DE112019001309T5 - Halbleitervorrichtung, halbleiterproduktionsverfahren und elektronische vorrichtung - Google Patents

Halbleitervorrichtung, halbleiterproduktionsverfahren und elektronische vorrichtung Download PDF

Info

Publication number
DE112019001309T5
DE112019001309T5 DE112019001309.2T DE112019001309T DE112019001309T5 DE 112019001309 T5 DE112019001309 T5 DE 112019001309T5 DE 112019001309 T DE112019001309 T DE 112019001309T DE 112019001309 T5 DE112019001309 T5 DE 112019001309T5
Authority
DE
Germany
Prior art keywords
hole
layer
semiconductor device
insulating film
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112019001309.2T
Other languages
English (en)
Inventor
Katsuhiko Takeuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of DE112019001309T5 publication Critical patent/DE112019001309T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Diese Halbleitervorrichtung umfasst Folgendes: eine Halbleiterschicht; einen Zwischenschichtisolationsfilm mit einem Durchgangsloch, das so bereitgestellt ist, dass es der Halbleiterschicht zugewandt ist, und einem Gebiet mit niedriger Permittivität, das in wenigstens einem Teil der Peripherie des Durchgangslochs bereitgestellt ist; eine Gate-Elektrode einschließlich eines eingebetteten Abschnitts, der in dem Durchgangsloch des Zwischenschichtisolationsfilms eingebettet ist, und eines verbreiterten Abschnitts, der der Halbleiterschicht über den Zwischenschichtisolationsfilm hinweg zugewandt ist und zu der Peripherie des eingebetteten Abschnitts verbreitert ist; und einen Gate-Isolationsfilm, der zwischen der Halbleiterschicht und dem eingebetteten Abschnitt der Gate-Elektrode bereitgestellt ist.

Description

  • Technisches Gebiet
  • Die vorliegende Technologie betrifft eine Halbleitervorrichtung, die eine Halbleiterschicht und eine Gate-Elektrode beinhaltet, ein Verfahren zum Herstellen der Halbleitervorrichtung und eine elektronische Einrichtung, die diese Halbleitervorrichtung beinhaltet.
  • Stand der Technik
  • Eine Halbleitervorrichtung, wie etwa ein Feldeffekttransistor (FET: Field Effect Transistor) beinhaltet zum Beispiel eine Halbleiterschicht, die eine Kanalschicht und eine dieser Halbleiterschicht gegenüberliegende Gate-Elektrode beinhaltet. Als die Form der Gate-Elektrode ist eine sogenannte T-förmige Gate-Elektrode vorgeschlagen (siehe zum Beispiel PTL 1). Diese T-förmige Gate-Elektrode beinhaltet einen eingebetteten Abschnitt, der in dem Isolationsfilm eingebettet ist, und einen verbreiterten Abschnitt, der so bereitgestellt ist, dass er breiter als der eingebettete Abschnitt ist, um den eingebetteten Abschnitt zu bedecken.
  • Zitatliste
  • Patentliteratur
  • PTL 1: Japanische ungeprüfte Patentanmeldung, Veröffentlichungs-Nr. H9-27505
  • Kurzdarstellung der Erfindung
  • Eine solche Halbleitervorrichtung ist notwendig, um zum Beispiel eine Transistorcharakteristik, wie etwa eine Ausschaltcharakteristik, zu verbessern.
  • Es ist dementsprechend wünschenswert, eine Halbleitervorrichtung, die ermöglicht, dass die Transistorcharakteristik verbessert wird, ein Verfahren zum Herstellen der Halbleitervorrichtung und eine elektronische Einrichtung einschließlich dieser Halbleitervorrichtung bereitzustellen.
  • Eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Technologie beinhaltet Folgendes: eine Halbleiterschicht; einen Zwischenschichtisolationsfilm mit einem Durchgangsloch und ein Gebiet mit niedriger dielektrischer Konstante; eine Gate-Elektrode, die einen eingebetteten Abschnitt und einen verbreiterten Abschnitt beinhaltet; und einen Gate-Isolationsfilm, der zwischen dem eingebetteten Abschnitt der Gate-Elektrode und der Halbleiterschicht bereitgestellt ist. Das Durchgangsloch ist so bereitgestellt, dass es der Halbleiterschicht gegenüberliegt. Das Gebiet mit niedriger dielektrischer Konstante ist für wenigstens einen Teil eines Bereichs um das Durchgangsloch herum bereitgestellt. Dieser eingebettete Abschnitt ist in dem Durchgangsloch des Zwischenschichtisolationsfilms eingebettet. Der verbreiterte Abschnitt liegt der Halbleiterschicht gegenüber, wobei der Zwischenschichtisolationsfilm zwischen dem verbreiterten Abschnitt und der Halbleiterschicht liegt und zu einem Bereich um den eingebetteten Abschnitt herum verbreitert ist.
  • Eine elektronische Einrichtung gemäß einer Ausführungsform der vorliegenden Technologie beinhaltet die oben beschriebene Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Technologie.
  • Die Halbleitervorrichtung und elektronische Einrichtung gemäß den jeweiligen Ausführungsformen der vorliegenden Technologie sind jeweils mit dem Gate-Isolationsfilm zwischen dem eingebetteten Abschnitt der Gate-Elektrode und der Halbleiterschicht versehen. Dies unterdrückt das Auftreten eines Leckstroms, verringert eine Stehspannung und dergleichen, die durch einen Kontakt zwischen der Gate-Elektrode und der Halbleiterschicht verursacht werden.
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Technologie beinhaltet Folgendes: Bilden einer Halbleiterschicht; Bilden eines Zwischenschichtisolationsfilms, der die Halbleiterschicht bedeckt; Bilden eines Durchgangslochs und eines Gebiets mit niedriger dielektrischer Konstante in dem Zwischenschichtisolationsfilm; Bilden eines Gate-Isolationsfilms auf wenigstens einer Unterseite des Durchgangslochs; und Bilden einer Gate-Elektrode durch Einbetten eines elektrisch leitfähigen Films in dem Durchgangsloch des Zwischenschichtisolationsfilms über den Gate-Isolationsfilm und Bedecken des Durchgangslochs mit dem elektrisch leitfähigen Film, der zu einem Bereich um das Durchgangsloch herum verbreitert ist. Das Durchgangsloch ist so angeordnet, dass es der Halbleiterschicht gegenüberliegt. Das Gebiet mit niedriger dielektrischer Konstante ist für wenigstens einen Teil eines Bereichs um das Durchgangsloch herum bereitgestellt.
  • Bei dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Technologie ist der Gate-Isolationsfilm auf der Unterseite des Durchgangslochs des Zwischenschichtisolationsfilms gebildet. Dieser Gate-Isolationsfilm wird dementsprechend zwischen der Gate-Elektrode und der Halbleiterschicht angeordnet. Dieser Gate-Isolationsfilm unterdrückt das Auftreten eines Leckstroms, verringert eine Stehspannung und dergleichen, die durch einen Kontakt zwischen der Gate-Elektrode und der Halbleiterschicht verursacht werden.
  • Bei der Halbleitervorrichtung, dem Verfahren zum Herstellen der Halbleitervorrichtung und der elektronischen Einrichtung einschließlich dieser Halbleitervorrichtung gemäß den jeweiligen Ausführungsformen der vorliegenden Technologie wird der Gate-Isolationsfilm zwischen der Gate-Elektrode (eingebetteter Abschnitt) und der Halbleiterschicht bereitgestellt. Zum Beispiel ermöglicht dies es, eine Abnahme der Ausschaltcharakteristik, wie etwa das Auftreten eines Leckstroms, und eine Abnahme einer Stehspannung zu unterdrücken. Dies ermöglicht es, eine Transistorcharakteristik zu verbessern.
  • Es ist anzumerken, dass die oben beschriebenen Inhalte ein Beispiel für die vorliegende Offenbarung sind. Die Effekte der vorliegenden Offenbarung sind nicht auf jene oben beschriebenen beschränkt, sondern können andere unterschiedliche Effekte sein oder können ferner beliebige andere Effekte beinhalten.
  • Figurenliste
    • [1] 1 ist ein schematisches Querschnittsdiagramm, das eine Konfiguration eines Hauptteils einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Technologie veranschaulicht.
    • [2] 2 ist ein schematisches Diagramm, das eine obere Konfiguration der in 1 veranschaulichten Halbleitervorrichtung veranschaulicht.
    • [3] 3 ist ein Energiebandkonfigurationsdiagramm der in 1 veranschaulichten Halbleitervorrichtung (Vg = 0 V).
    • [4A] 4A ist ein schematisches Querschnittsdiagramm, das einen Herstellungsschritt der in 1 veranschaulichten Halbleitervorrichtung veranschaulicht.
    • [4B] 4B ist ein schematisches Querschnittsdiagramm, das einen Schritt anschließend an 4A veranschaulicht.
    • [4C] 4C ist ein schematisches Querschnittsdiagramm, das einen Schritt anschließend an 4B veranschaulicht.
    • [4D] 4D ist ein schematisches Querschnittsdiagramm, das einen Schritt anschließend an 4C veranschaulicht.
    • [4E] 4E ist ein schematisches Querschnittsdiagramm, das einen Schritt anschließend an 4D veranschaulicht.
    • [5] 5 ist ein Energiebandkonfigurationsdiagramm der in 1 veranschaulichten Halbleitervorrichtung (zur Zeit eines Ausschaltvorgangs).
    • [6] 6 ist eine schematische Querschnittsansicht eines Ladungsträgerverarmungsgebiets, das zur Zeit des Ausschaltvorgangs der in 1 veranschaulichten Halbleitervorrichtung gebildet wird.
    • [7] 7 ist ein schematisches Querschnittsdiagramm, das eine Konfiguration eines Hauptteils einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel 1 veranschaulicht.
    • [8] 8 ist ein schematisches Querschnittsdiagramm, das eine Konfiguration eines Hauptteils einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel 2 veranschaulicht.
    • [9] 9 ist ein schematisches Querschnittsdiagramm, das eine Konfiguration eines Hauptteils einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel 3 veranschaulicht.
    • [10A] 10A ist ein Diagramm, das eine Gate-Drain-Kapazität (Cgd) zur Zeit eines Einschaltvorgangs der in 1 veranschaulichten Halbleitervorrichtung veranschaulicht.
    • [10B] 10B ist ein Diagramm, das die Gate-Drain-Kapazität (Cgd) zur Zeit des Ausschaltvorgangs der in 1 veranschaulichten Halbleitervorrichtung veranschaulicht.
    • [11] 11 ist ein schematisches Querschnittsdiagramm zum Beschreiben von in 10A und 10B veranschaulichten Breiten Wa und W23.
    • [12] 12 ist ein schematisches Querschnittsdiagramm, das eine Konfiguration eines Hauptteils einer Halbleitervorrichtung gemäß einem Modifikationsbeispiel 1 veranschaulicht.
    • [13] 13 ist ein schematisches Diagramm, das eine obere Konfiguration der in 12 veranschaulichten Halbleitervorrichtung veranschaulicht.
    • [14] 14 ist ein schematisches Querschnittsdiagramm, das eine Konfiguration eines Hauptteils einer Halbleitervorrichtung gemäß einem Modifikationsbeispiel 2 veranschaulicht.
    • [15] 15 ist ein schematisches Diagramm, das eine obere Konfiguration der in 14 veranschaulichten Halbleitervorrichtung veranschaulicht.
    • [16A] 16A ist ein schematisches Querschnittsdiagramm, das einen Herstellungsschritt der in 14 veranschaulichten Halbleitervorrichtung veranschaulicht.
    • [16B] 16B ist ein schematisches Querschnittsdiagramm, das einen Schritt anschließend an 16A veranschaulicht.
    • [16C] 16C ist ein schematisches Querschnittsdiagramm, das einen Schritt anschließend an 16B veranschaulicht.
    • [17] 17 ist ein Blockdiagramm, das ein Beispiel für eine Konfiguration einer Drahtloskommunikationseinrichtung veranschaulicht, auf die die in 1 veranschaulichte Halbleitervorrichtung oder dergleichen angewandt wird. Ausführungsweisen der Erfindung
  • Das Folgende beschreibt eine Ausführungsform der vorliegenden Technologie ausführlich unter Bezugnahme auf die Zeichnungen. Es wird angemerkt, dass die Beschreibung in der folgenden Reihenfolge gegeben ist.
  • Ausführungsform
  • Eine Halbleitervorrichtung, die mit einem Gate-Isolationsfilm zwischen einer T-förmigen Gate-Elektrode und einer Halbleiterschicht versehen ist
  • Modifikationsbeispiel 1
  • Ein Beispiel, bei dem ein Gebiet mit niedriger dielektrischer Konstante auf einer Drain-Seite größer als ein Gebiet mit niedriger dielektrischer Konstante auf einer Source-Seite ist
  • Modifikationsbeispiel 2
  • Ein Beispiel, bei dem Gebiete mit niedriger dielektrischer Konstante für mehrere Isolationsschichten (erste Isolationsschicht und zweite Isolationsschicht) bereitgestellt sind, die in einem Zwischenschichtisolationsfilm enthalten sind
  • <Ausführungsform>
  • (Konfiguration der Halbleitervorrichtung 1)
  • 1 ist eine Querschnittsansicht der Konfiguration eines Hauptteils einer Halbleitervorrichtung (Halbleitervorrichtung 1) gemäß einer Ausführungsform, auf die die vorliegende Technologie angewandt wird. 2 ist eine Draufsicht der Halbleitervorrichtung 1. Nachfolgendes beschreibt die ausführliche Konfiguration der Halbleitervorrichtung 1 basierend auf diesen Diagrammen.
  • Die Halbleitervorrichtung 1 beinhaltet eine Halbleiterschicht 10, einen Gate-Isolationsfilm 22, einen Zwischenschichtisolationsfilm 21 und eine Gate-Elektrode 23 auf einem Substrat 11 in dieser Reihenfolge. Die Halbleiterschicht 10 beinhaltet eine Kanalschicht 13. Die Gate-Elektrode 23 weist eine sogenannte T-förmige Struktur auf. Die Gate-Elektrode 23 beinhaltet einen eingebetteten Abschnitt 23B, der in dem Zwischenschichtisolationsfilm 21 eingebettet ist, und einen verbreiterten Abschnitt 23W, der oberhalb des Zwischenschichtisolationsfilms 21 bereitgestellt ist. Die Halbleitervorrichtung 1 beinhaltet eine gepaarte Source- und Drain-Elektrode (Source-Elektrode 24s und Drain-Elektrode 24d) (2), die elektrisch mit der Halbleiterschicht 10 gekoppelt sind. Die Source-Elektrode 24s, die Gate-Elektrode 23 und die Drain-Elektrode 24d sind in dieser Reihenfolge entlang der Kanallängsrichtung (X-Richtung in 2) angeordnet.
  • Das Substrat 11 beinhaltet ein Halbleitermaterial. Das Substrat 11 wie dieses beinhaltet zum Beispiel ein III-V-Verbindungshalbleitermaterial. Zum Beispiel wird ein halbisolierendes monokristallines GaN(Galliumnitrid)-Substrat für das Substrat 11 verwendet. Es ist auch möglich, für das Substrat 11 ein Substratmaterial mit einer Gitterkonstante zu verwenden, die von der Gitterkonstante der Kanalschicht 13 verschieden ist. Beispiele für ein solches in dem Substrat 11 enthaltenes Material beinhalten SiC (Siliciumcarbid), Saphir, Si (Silicium) oder dergleichen. Zu dieser Zeit passt eine Pufferschicht (unten beschriebene Pufferschicht 12) zwischen dem Substrat 11 und der Kanalschicht 13 die Gitterkonstante an. Es sind inselförmige aktive Gebiete a oberhalb des Substrats 11 bereitgestellt (2). Die angrenzenden aktiven Gebiete a sind zum Beispiel durch die Ionenimplantation von B (Bor) oder dergleichen separiert. Dies unterwirft die mehreren aktiven Gebiete einer Elementseparation. Jedes aktive Gebiet a ist mit der Gate-Elektrode 23, der Source-Elektrode 24s, der Drain-Elektrode 24d und dergleichen versehen. Eine Elementseparation kann in einem Verfahren außer einer Ionenimplantation durchgeführt werden. Zum Beispiel kann die Kanalschicht 13 durch Trockenätzen zur Elementseparation unterteilt werden.
  • Die Halbleiterschicht 10 weist eine Struktur auf, bei der die Pufferschicht 12, die Kanalschicht 13 und eine Barriereschicht 14 zum Beispiel der Reihe nach von der Seite des Substrats 11 gestapelt sind.
  • Die Pufferschicht 12 beinhaltet zum Beispiel eine Verbindungshalbleiterschicht, die epitaktisch auf das Substrat 11 aufgewachsen wurde. Ein Verbindungshalbleiter, der bevorzugt an das Substrat 11 gitterangepasst ist, wird verwendet, um die Pufferschicht 12 zu konfigurieren. Zum Beispiel ist eine u-GaN(u-gibt an, dass kein Fremdstoff hinzugefügt wird; das gleiche gilt nachfolgend)-Epitaxiewachstumsschicht ohne Fremdstoff auf dem Substrat 11, einschließlich eines monokristallinen GaN-Substrats, hinzugefügt. Wenn das Substrat 11 und die Kanalschicht 13 unterschiedliche Gitterkonstanten haben, ermöglicht die Pufferschicht 12, die zwischen dem Substrat 11 und der Kanalschicht 13 bereitgestellt ist, dass die Kanalschicht 13 einen vorteilhaften kristallinen Zustand hat, und ermöglicht, dass eine Waferwölbung unterdrückt wird. Wenn zum Beispiel das Substrat 11 Si beinhaltet und die Kanalschicht 13 GaN beinhaltet, ist es möglich, zum Beispiel AIN (Aluminiumnitrid), AlGaN (Aluminiumgalliumnitrid), GaN oder dergleichen für die Pufferschicht 12 zu verwenden. Die Pufferschicht 12 kann als eine einzige Schicht konfiguriert sein oder kann eine gestapelte Struktur aufweisen. Wenn die Pufferschicht 12 die Materialien von drei Elementen beinhaltet, können die jeweiligen Materialien sich graduell in der Zusammensetzung der Pufferschicht 12 unterscheiden.
  • Die Kanalschicht 13 zwischen der Pufferschicht 12 und der Barriereschicht 14 ist der Strompfad zwischen der Source-Elektrode 24s und der Drain-Elektrode 24d. Diese Kanalschicht 13 weist Ladungsträger auf, die darin aufgrund der Polarisation zwischen der Kanalschicht 13 und der Barriereschicht 14 akkumuliert werden. Es ist eine Zweidimensionales-Elektronengas(2DEG)-Schicht 13c nahe der Übergangsoberfläche (Heteroübergangsgrenzfläche) zu der Barriereschicht 14 bereitgestellt. Das heißt, die Halbleitervorrichtung 1 ist ein GaN-basierter Hetero-Feldeffekttransistor (HFET). Es ist wünschenswert, dass die Kanalschicht 13 wie diese ein Verbindungshalbleitermaterial beinhaltet, in dem Ladungsträger aufgrund der Polarisation zwischen dem Verbindungshalbleitermaterial und der Barriereschicht 14 wahrscheinlich akkumuliert werden. Zum Beispiel beinhaltet die Kanalschicht 13 GaN, das epitaktisch auf der Pufferschicht 12 aufgewachsen ist. Die Kanalschicht 13 kann u-GaN ohne hinzugefügten Fremdstoff beinhalten. In der Kanalschicht 13 einschließlich u-GaN wird die Fremdstoffstreuung von Ladungsträgern in der Kanalschicht 13 unterdrückt, wodurch ermöglicht wird, dass die Ladungsträgerbeweglichkeit erhöht wird.
  • GaN ist ein Halbleitermaterial mit breiter Bandlücke und weist eine hohe dielektrische Durchbruchspannung auf. Außerdem ist die Halbleiterschicht 10 einschließlich GaN bei hoher Temperatur betreibbar und weist auch eine hohe Sättigungsdriftgeschwindigkeit auf. Die Zweidimensionales-Elektronengas-Schicht 13c, die in der Kanalschicht 13 einschließlich GaN gebildet ist, weist eine hohe Beweglichkeit und hohe Schichtelektronendichte auf. Die Halbleitervorrichtung 1, die ein solcher GaN-basierter Hetero-Feldeffekttransistor ist, ist dazu in der Lage, Operationen mit niedrigem Widerstand, hoher Geschwindigkeit und hoher Stehspannung durchzuführen. Die Halbleitervorrichtung 1 wird bevorzugt für eine Leistungshalbleitervorrichtung, eine HF(Hochfrequenz)-Vorrichtung und dergleichen verwendet.
  • Es kann eine (nicht veranschaulichte) niedrigere Barriereschicht zwischen der Kanalschicht 13 und der Pufferschicht 12 bereitgestellt sein. Die bereitgestellte niedrigere Barriereschicht ermöglicht es, eine Elektronenverteilungsverbreiterung auf der Seite der Pufferschicht 12 in der Kanalschicht 13 zu unterdrücken. Dies ermöglicht es, einen Kurzkanaleffekt oder dergleichen zu unterdrücken und die Transistorcharakteristik zu verbessern.
  • Die zwischen der Kanalschicht 13 und dem Zwischenschichtisolationsfilm 21 bereitgestellte Barriereschicht 14 ist bevorzugt an die Kanalschicht 13 gitterangepasst. Diese Barriereschicht 14 bildet eine Heteroübergangsgrenzfläche mit der Kanalschicht 13. Die Barriereschicht 14 beinhaltet zum Beispiel ein Verbindungshalbleitermaterial mit einer breiteren Bandlücke als die Bandlücke der Kanalschicht 13. Zum Beispiel wird Al(l-x—y)GaxInyN (0 < x < 1 und 0 ≤ y < 1), das epitaktisch auf die Kanalschicht 13 aufgewachsen wird, für die Barriereschicht 14 verwendet. Die Barriereschicht 14 kann u-Al(l-x—y)GaxInyN ohne hinzugefügten Fremdstoff beinhalten. Die Verwendung der Barriereschicht 14 einschließlich u-Al(l-x—y)GaxInyN unterdrückt die Fremdstoffstreuung von Ladungsträgern in der Kanalschicht 13, wodurch ermöglicht wird, dass die Ladungsträgerbeweglichkeit erhöht wird. Die Barriereschicht 14 kann als eine einzige Schicht konfiguriert sein oder kann eine gestapelte Struktur aufweisen. Zum Beispiel kann die Barriereschicht 14 eine gestapelte Struktur aus Al(1-x—y)GaxInyN mit jeweils verschiedener Zusammensetzung beinhalten. Alternativ dazu kann Al(1-x—y)GaxInyN eine graduell verschiedene Zusammensetzung in der Barriereschicht 14 aufweisen.
  • Der Zwischenschichtisolationsfilm 21, der auf der Barriereschicht 14 bereitgestellt ist, beinhaltet einen gestapelten Film, in dem eine erste Isolationsschicht 21a und eine zweite Isolationsschicht 21b von der Seite der Barriereschicht 14 gestapelt sind. Dieser Zwischenschichtisolationsfilm 21 einschließlich der ersten Isolationsschicht 21a und der zweiten Isolationsschicht 21b ist mit Durchgangslöchern Ha und Hb und Gebieten Ra mit niedriger dielektrischer Konstante versehen. Der eingebettete Abschnitt 23B der Gate-Elektrode 23 geht durch die Durchgangslöcher Ha und Hb hindurch. Die Gebiete Ra mit niedriger dielektrischer Konstante sind zwischen dem verbreiterten Abschnitt 23W der Gate-Elektrode 23 und der Halbleiterschicht 10 angeordnet. Die Durchgangslöcher Ha und Hb sind bei Positionen gegenüber der Halbleiterschicht 10 bereitgestellt. Die Gebiete Ra mit niedriger dielektrischer Konstante, die für den Zwischenschichtisolationsfilm 21 bereitgestellt sind, verringern auf diese Weise jeweils eine Gate-Drain-Kapazität (Cgd) und eine Gate-Source-Kapazität (Cgs). Dies ermöglicht eine Verstärkungsverbesserung.
  • Die erste Isolationsschicht 21a auf der Barriereschicht 14 ist mit dem Durchgangsloch Ha (erstes Durchgangsloch) mit einer Breite (Größe in der X-Richtung in 1 und 2) Da versehen. Hier ist dieses Durchgangsloch Ha mit den Gebieten Ra mit niedriger dielektrischer Konstante versehen. Jedes dieser Gebiete Ra mit niedriger dielektrischer Konstante ist ein Gebiet, das eine niedrigere dielektrische Konstante als die dielektrische Konstante eines Materials aufweist, das in dem Zwischenschichtisolationsfilm 21 (erste Isolationsschicht 21a) enthalten ist. Das Gebiet Ra mit niedriger dielektrischer Konstante beinhaltet einen Raum der ersten Isolationsschicht 21a. Der eingebettete Abschnitt 23B ist für einen Teil (Gebiet, das dem Durchgangsloch Hb entspricht) des Gebiets des Durchgangslochs Ha der ersten Isolationsschicht 21a bereitgestellt. Das Gebiet Ra mit niedriger dielektrischer Konstante ist um den eingebetteten Abschnitt 23B (Durchgangsloch Hb) bereitgestellt, um diesen eingebetteten Abschnitt 23B (1 und 2) zu umgeben. Die Gebiete Ra mit niedriger dielektrischer Konstante sind zum Beispiel um den eingebetteten Abschnitt 23B herum mit im Wesentlichen der gleichen Größe bereitgestellt. Das heißt, das Gebiet Ra mit niedriger dielektrischer Konstante, das zwischen der Gate-Elektrode 23 und der Source-Elektrode 24s bereitgestellt ist, weist im Wesentlichen die gleiche Größe wie die Größe des Gebiets Ra mit niedriger dielektrischer Konstante auf, das zwischen der Gate-Elektrode 23 und der Drain-Elektrode 24d bereitgestellt ist. Es ist wünschenswert, die Gebiete Ra mit niedriger dielektrischer Konstante bereitzustellen, um das Gebiet um den eingebetteten Abschnitt 23B herum zu umgeben. Es reicht jedoch aus, falls die Gebiete Ra mit niedriger dielektrischer Konstante wenigstens für Teile (z. B. zwischen der Gate-Elektrode 23 und der Source-Elektrode 24s und zwischen der Gate-Elektrode 23 und der Drain-Elektrode 24d) des Bereichs um den eingebetteten Abschnitt 23B herum bereitgestellt werden. Die Gebiete Ra mit niedriger dielektrischer Konstante können jeweils ein Isolationsmaterial beinhalten, das eine niedrigere dielektrische Konstante als die dielektrische Konstante eines Materials aufweist, das in dem Zwischenschichtisolationsfilm 21 (erste Isolationsschicht 21a) enthalten ist.
  • Diese erste Isolationsschicht 21a beinhaltet zum Beispiel AI2O3 (Aluminiumoxid) mit einer Dicke (Größe in der Z-Richtung in 1) von etwa 50 nm. Die erste Isolationsschicht 21a wie dies fungiert als ein Isolationsfilm für die Barriereschicht 14 und weist eine Funktion zum Schützen der Oberfläche der Barriereschicht 14 vor einer durch einen Fremdstoff bewirkten Kontamination auf. Beispiele für diesen Fremdstoff beinhalten ein Ion und dergleichen. Außerdem unterdrückt eine vorteilhafte Grenzfläche, die zwischen der ersten Isolationsschicht 21a und der Barriereschicht 14 gebildet ist, die Verschlechterung der Vorrichtungscharakteristik. Es ist wünschenswert, dass die erste Isolationsschicht 21a ein Material beinhaltet, das Nassätzen erlaubt. 1:5 oder mehr wird als das Selektionsverhältnis für Nassätzen zwischen einem in der zweiten Isolationsschicht 21b enthaltenen Material und einem in der ersten Isolationsschicht 21a enthaltenem Material bevorzugt.
  • Die zweite Isolationsschicht 21b liegt der Barriereschicht 14 gegenüber, wobei die erste Isolationsschicht 21a dazwischen liegt. Diese zweite Isolationsschicht 21b ist mit dem Durchgangsloch Hb (zweites Durchgangsloch) mit einer kleineren Breite Db als die Breite Da des Durchgangslochs Ha der ersten Isolationsschicht 21a versehen. Dieses Durchgangsloch Hb der zweiten Isolationsschicht 21b kommuniziert mit dem Durchgangsloch Ha der ersten Isolationsschicht 21a. Der eingebettete Abschnitt 23B geht durch sowohl das Durchgangsloch Ha als auch das Durchgangsloch Hb hindurch. In einer Draufsicht (XY-Ebene in 1) ist das Durchgangsloch Hb in dem mittleren Abschnitt des Durchgangslochs Ha angeordnet. Das Durchgangsloch Hb der zweiten Isolationsschicht 21b definiert die Größe des eingebetteten Abschnitts 23B. Die Breite Db des Durchgangslochs Hb ist im Wesentlichen die gleiche wie die Breite des eingebetteten Abschnitts 23B. Das Durchgangsloch Hb der zweiten Isolationsschicht 21b kann eine sich verjüngende Form aufweisen. Zum Beispiel kann der untere Abschnitt (Seite der ersten Isolationsschicht 21a) des Durchgangslochs Hb eine kleinere Breite als die Breite des oberen Abschnitts (Seite des verbreiterten Abschnitts 23W) aufweisen. Die Breite des Durchgangslochs Hb ist zum Beispiel durch die Spezifikationen einer Einrichtung für einen Lithografieschritt beschränkt. Falls es notwendig ist, die Gate-Länge kleiner als jene der Spezifikationen der Einrichtung zu machen, kann jedoch das Durchgangsloch Hb mit einer solchen sich verjüngenden Form gebildet werden.
  • Die zweite Isolationsschicht 21b beinhaltet zum Beispiel SiO2 (Siliciumoxid) mit einer Dicke von etwa 100 nm. Die zweite Isolationsschicht 21b wie dies fungiert als ein Isolationsfilm für die Barriereschicht 14 zusammen mit der ersten Isolationsschicht 21a und weist eine Funktion zum Schützen der Oberfläche der Barriereschicht 14 vor einer durch einen Fremdstoff bewirkten Kontamination auf. Es ist wünschenswert, dass die zweite Isolationsschicht 21b ein Material beinhaltet, das Trockenätzen erlaubt. 1:5 oder mehr wird als das Selektionsverhältnis für Trockenätzen zwischen einem in der ersten Isolationsschicht 21a enthaltenen Material und einem in der zweiten Isolationsschicht 21b enthaltenen Material bevorzugt.
  • Bei der vorliegenden Ausführungsform sind die Seitenwand und untere Oberfläche der Durchgangslöcher Ha und Hb dieses Zwischenschichtisolationsfilms 21 mit dem Gate-Isolationsfilm 22 versehen. Der Gate-Isolationsfilm 22, der für die untere Oberfläche des Zwischenschichtisolationsfilms 21 bereitgestellt wird, ist zwischen der Halbleiterschicht 10 (Barriereschicht 14) und dem eingebetteten Abschnitt 23B der Gate-Elektrode 23 bereitgestellt. Das heißt, die Halbleitervorrichtung 1 weist eine MIS(Metall-Isolator-Halbleiter)-Struktur auf. Obwohl die Einzelheiten unten beschrieben sind, unterdrückt dies die Abnahme der Ausschaltcharakteristik oder dergleichen, die durch einen Kontakt zwischen der Halbleiterschicht 10 und der Gate-Elektrode 23 verursacht wird.
  • Der Gate-Isolationsfilm 22 bedeckt die Seitenwand und die untere Oberfläche der Durchgangslöcher Ha und Hb des Zwischenschichtisolationsfilms 21 von oberhalb des Zwischenschichtisolationsfilms 21 (zweite Isolationsschicht 21b). Der Gate-Isolationsfilm 22 auf dem Zwischenschichtisolationsfilm 21 ist zwischen dem verbreiterten Abschnitt 23W der Gate-Elektrode 23 und dem Zwischenschichtisolationsfilm 21 bereitgestellt. Der Gate-Isolationsfilm 22, der die Seitenwand der Durchgangslöcher Ha und Hb bedeckt, ist zwischen der zweiten Isolationsschicht 21b und dem eingebetteten Abschnitt 23B und der ersten Isolationsschicht 21a und den Gebieten Ra mit niedriger dielektrischer Konstante (Räume) bereitgestellt. Der Gate-Isolationsfilm 22, der die untere Oberfläche der Durchgangslöcher Ha und Hb bedeckt, ist nicht nur zwischen der Halbleiterschicht 10 und dem eingebetteten Abschnitt 23B, sondern auch zwischen der Halbleiterschicht 10 und den Räumen (Gebiete Ra mit niedriger dielektrischer Konstante) der ersten Isolationsschicht 21a angeordnet.
  • Dieser Gate-Isolationsfilm 22 beinhaltet zum Beispiel AI2O3, HfO2 (Hafniumoxid) oder dergleichen mit einer Dicke von etwa 10 nm. Der Gate-Isolationsfilm 22 kann als eine einzige Schicht konfiguriert sein oder kann eine gestapelte Struktur aufweisen. Der Gate-Isolationsfilm 22 wie dies fungiert als ein Isolationsfilm für die Barriereschicht 14 und den Zwischenschichtisolationsfilm 21 und weist eine Funktion zum Schützen der Oberfläche der Barriereschicht 14 vor einer durch einen Fremdstoff bewirkten Kontamination auf. Beispiele für diesen Fremdstoff beinhalten ein Ion und dergleichen. Außerdem unterdrückt eine vorteilhafte Grenzfläche, die zwischen dem Gate-Isolationsfilm 22 und der Barriereschicht 14 gebildet ist, die Verschlechterung der Vorrichtungscharakteri stik.
  • Die Gate-Elektrode 23, die der Halbleiterschicht 10 mit dem Gate-Isolationsfilm 22 dazwischenliegend gegenüberliegt, beinhaltet den eingebetteten Abschnitt 23B und den verbreiterten Abschnitt 23W in dieser Reihenfolge von der Seite des Gate-Isolationsfilms 22. Die Gate-Elektrode 23 wie dies beinhaltet zum Beispiel einen gestapelten Film, in dem Nickel (Ni) und Gold (Au) sequentiell von der Seite des Substrats 11 (Gate-Isolationsfilm 22) gestapelt sind.
  • Der eingebettete Abschnitt 23B, der in den Durchgangslöchern Ha und Hb des Zwischenschichtisolationsfilms 21 eingebettet ist, ist auf dem Gate-Isolationsfilm 22 bereitgestellt. Das heißt, der Gate-Isolationsfilm 22 ist zwischen der Barriereschicht 14 und dem eingebetteten Abschnitt 23B bereitgestellt. Die Breite (Größe in der X-Richtung in 1) dieses eingebetteten Abschnitts 23B definiert eine Gate-Länge (Lg) der Gate-Elektrode 23.
  • Der verbreiterte Abschnitt 23W, der der Halbleiterschicht 10 mit dem Zwischenschichtisolationsfilm 21 dazwischenliegend gegenüberliegt, bedeckt den eingebetteten Abschnitt 23B, der zu dem Bereich um den eingebetteten Abschnitt 23B verbreitert werden soll. Der verbreiterte Abschnitt 23W ist zum Beispiel über den gesamten Umfang des eingebetteten Abschnitts 23B verbreitert. Der verbreiterte Abschnitt 23W kann auch in einem Teil des Bereichs um den eingebetteten Abschnitt 23B herum verbreitert sein. Der verbreiterte Abschnitt 23W, der auf dem eingebetteten Abschnitt 23B bereitgestellt ist, erhöht die Fläche (Querschnittsfläche) der Gate-Elektrode 23, wodurch ermöglicht wird, dass der Gate-Widerstand (Rg) verringert wird. Es ist möglich, den Gate-Widerstand der Gate-Elektrode 23 einschließlich des eingebetteten Abschnitts 23B und des verbreiterten Abschnitts 23W, nämlich die Gate-Elektrode 23 mit einer T-förmigen Struktur, zu verringern, während die Gate-Länge verringert wird. Dies ermöglicht, dass die Grenzfrequenz (fmax) erhöht wird. Die Halbleitervorrichtung 1 einschließlich der Gate-Elektrode 23 wird dementsprechend vorteilhaft als eine Hochfrequenzvorrichtung verwendet.
  • Die Gate-Elektrode 23 weist die Source-Elektrode 24s auf einer Seite angeordnet auf. Die Gate-Elektrode 23 weist die Drain-Elektrode 24d auf der anderen Seite auf. Diese Source-Elektrode 24s und Drain-Elektrode 24d sind jeweils durch einen ohmschen Übergang mit der Barriereschicht 14 zusammengefügt. Die Source-Elektrode 24s und Drain-Elektrode 24d wie diese beinhalten jeweils einen gestapelten Film, in dem zum Beispiel Titan (Ti), Aluminium (Al), Nickel (Ni) und Gold (Au) in dieser Reihenfolge von der Seite des Substrats 11 gestapelt sind.
  • (Bandstruktur der Halbleitervorrichtung 1)
  • 3 ist ein Energiebandkonfigurationsdiagramm von Komponenten unterhalb der Gate-Elektrode 23 der Halbleitervorrichtung 1 mit der oben beschriebenen Konfiguration. 3 veranschaulicht einen Übergangszustand ohne angelegte Gate-Spannung Vg. Es ist anzumerken, dass dieses Energiebandkonfigurationsdiagramm einen Fall veranschaulicht, in dem die Kanalschicht 13 GaN beinhaltet und die Barriereschicht 14 den Mischkristall aus Al0,3Ga0,7N beinhaltet.
  • Bei der Halbleitervorrichtung 1 ist die Barriereschicht 14 mit einer breiteren Bandlücke als jene der Kanalschicht 13 mit der Kanalschicht 13 mit einer schmaleren Bandlücke zusammengefügt. Eine spontane Polarisation oder Piezopolarisation oder beides bewirkt daher, dass Ladungsträger nahe der Übergangsoberfläche in der Kanalschicht 13 zwischen der Kanalschicht 13 und der Barriereschicht 14 akkumuliert werden. Dies bildet die Zweidimensionales-Elektronengas-Schicht 13c in der Kanalschicht 13.
  • Außerdem ist ein diskontinuierlicher Betrag ΔEc zwischen der Leitungsbandkante der Kanalschicht 13 und der Leiterkante der Barriereschicht 14 groß genug (hier 0,3 eV). Entsprechend ist eine im Vergleich zu der Anzahl an Ladungsträgern (Elektronen), die in der Kanalschicht 13 verteilt sind, vernachlässigbar kleine Anzahl an Ladungsträgern (Elektronen) in der Barriereschicht 14 verteilt.
  • (Verfahren zum Herstellen der Halbleitervorrichtung 1)
  • Die Halbleitervorrichtung 1 mit einer solchen Konfiguration kann zum Beispiel wie folgt hergestellt werden. 4A bis 4E sind schematische Querschnittsdiagramme, die ein Verfahren zum Herstellen der Halbleitervorrichtung 1 in der Reihenfolge von Schritten veranschaulichen.
  • Wie in 4A veranschaulicht, werden die Pufferschicht 12, die Kanalschicht 13 und die Barriereschicht 14 durch epitaktisches Wachstum zuerst in dieser Reihenfolge auf dem Substrat 11 einschließlich zum Beispiel Si gebildet. Nachdem die Barriereschicht 14 gebildet wurde, werden zum Beispiel die Source-Elektrode 24s und die Drain-Elektrode 24d gebildet (siehe 2). Die Source-Elektrode 24s und die Drain-Elektrode 24d werden zum Beispiel in einem vorbestimmten Gebiet auf der Barriereschicht 14 gebildet, indem eine Temperbehandlung oder dergleichen durchgeführt wird, nachdem ein elektrisch leitfähiger Film gebildet wurde, der durch einen ohmschen Übergang mit der Barriereschicht 14 zusammengefügt ist. Um den Kontaktwiderstand der Source-Elektrode 24s und Drain-Elektrode 24d zu verringern, können selektives Nachwachsen, Ionenimplantation oder dergleichen durchgeführt werden. Nachdem zum Beispiel die Source-Elektrode 24s und die Drain-Elektrode 24d gebildet wurden, wird eine Elementseparation durchgeführt. Die Elementseparation wird zum Beispiel durchgeführt, indem die Ionenimplantation von B (Bor) oder dergleichen in dem Gebiet zwischen angrenzenden Elementen durchgeführt wird. Die Ionenimplantation erhöht den Widerstand des Gebiets zwischen Elementen und eine Elementseparation wird durchgeführt (das aktive Gebiet a wird gebildet). Die Source-Elektrode 24s und die Drain-Elektrode 24d können gebildet werden und eine Elementseparation kann in anschließenden (z. B. nachdem die Gate-Elektrode 23 gebildet wurde) Schritten durchgeführt werden.
  • Nachdem die Barriereschicht 14 gebildet wurde, werden die erste Isolationsschicht 21a und die zweite Isolationsschicht 21b auf der gesamten Barriereschicht 14 in dieser Reihenfolge gebildet, wie in 4B veranschaulicht ist. Dies bildet den Zwischenschichtisolationsfilm 21. Die erste Isolationsschicht 21a wird zum Beispiel gebildet, indem ein Film aus AI2O3 (Aluminiumoxid) durch Verwenden von Atomlagenabscheidung (ALD: Atomic Layer Deposition) gebildet wird. Die zweite Isolationsschicht 21b wird zum Beispiel gebildet, indem ein Film aus SiO2 (Siliciumoxid) durch Verwenden von chemischer Gasphasenabscheidung (CVD: Chemical Vapor Deposition) gebildet wird.
  • Nachdem die zweite Isolationsschicht 21b gebildet wurde, wird das Durchgangsloch Hb mit der Breite Db in einem vorbestimmten Gebiet der zweiten Isolationsschicht 21b gebildet, wie in 4C veranschaulicht ist. Das Durchgangsloch Hb wird bei einer Position gegenüber der Halbleiterschicht 10 gebildet. Die erste Isolationsschicht 21a wird auf der unteren Oberfläche des Durchgangslochs Hb freigelegt. Es ist wünschenswert, das Durchgangsloch Hb wie dies durch Verwenden von Trockenätzen zu bilden. Die Verwendung von Trockenätzen ermöglicht, dass die Breite Db genauer definiert wird. Die Verwendung angemessener Materialien ermöglicht, dass das Selektionsverhältnis der zweiten Isolationsschicht 21b zu der ersten Isolationsschicht 21a für Trockenätzen erhöht wird. Dies ermöglicht es, eine Filmreduktion in der ersten Isolationsschicht 21a oder dergleichen zu unterdrücken und die Verschlechterung der Halbleiterschicht 10 zu unterdrücken. Das Durchgangsloch Hb der zweiten Isolationsschicht 21b kann eine sich verjüngende Form aufweisen. Das oben beschriebene Durchgangsloch Hb mit einer sich verjüngenden Form kann zum Beispiel durch Anpassen einer Trockenätzbedingung gebildet werden.
  • Nachdem das Durchgangsloch Hb in der zweiten Isolationsschicht 21b gebildet wurde, wird das Durchgangsloch Ha mit der Breite Da in der ersten Isolationsschicht 21a gebildet, wie in 4D veranschaulicht ist. Das Durchgangsloch Ha wird in Kommunikation mit dem Durchgangsloch Hb gebildet. Die Barriereschicht 14 wird auf der unteren Oberfläche des Durchgangslochs Ha freigelegt. Es ist wünschenswert, das Durchgangsloch Ha wie dies durch Verwenden von Nassätzen zu bilden. Das Durchführen einer Seitenätzung an der ersten Isolationsschicht 21a in der horizontalen Richtung (X-Richtung in 4D) über das Durchgangsloch Hb bewirkt, dass das Durchgangsloch Ha so gebildet wird, dass es eine größere Breite Da als die Breite Db aufweist. Die Verwendung angemessener Materialien ermöglicht, dass das Selektionsverhältnis der ersten Isolationsschicht 21a zu der zweiten Isolationsschicht 21b für Nassätzen erhöht wird. Dies ermöglicht es, eine Zunahme der Breite Db des Durchgangslochs Hb der zweiten Isolationsschicht 21b zu erhöhen. Die Verwendung von Nassätzen zum Bilden des Durchgangslochs Ha ermöglicht es, die Verschlechterung der Oberfläche der Halbleiterschicht 10 zu unterdrücken.
  • Nachdem das Durchgangsloch Ha in der ersten Isolationsschicht 21a gebildet wurde, wird der Gate-Isolationsfilm 22 so gebildet, dass er die Seitenwand und untere Oberfläche der Durchgangslöcher Ha und Hb von oberhalb der zweiten Isolationsschicht 21b bedeckt, wie in 4E veranschaulicht ist. Der Gate-Isolationsfilm 22 wird zum Beispiel gebildet, indem ein Film aus AI2O3 (Aluminiumoxid) durch Verwenden von ALD gebildet wird. Die Verwendung von ALD ermöglicht eine gleichmäßige Filmbildung. Die freigelegten Oberflächen der Barriereschicht 14, der ersten Isolationsschicht 21a und der zweiten Isolationsschicht 21b werden dementsprechend mit einem gleichmäßigen Film bedeckt.
  • Wenn jedes der Gebiete Ra mit niedriger dielektrischer Konstante des Zwischenschichtisolationsfilms 21 ein Raum der ersten Isolationsschicht 21a ist, reicht es aus, falls der Gate-Isolationsfilm 22 gebildet wird und der folgende Schritt (Schritt des Bildens der Gate-Elektrode 23) dann durchgeführt wird. Falls die Gebiete Ra mit niedriger dielektrischer Konstante des Zwischenschichtisolationsfilms 21 jeweils ein Isolationsmaterial mit einer niedrigeren dielektrischen Konstante als jene eines Materials, das in dem Zwischenschichtisolationsfilm 21 enthalten ist, beinhalten, reicht es aus, falls der Gate-Isolationsfilm 22 gebildet wird und dieses Isolationsmaterial dann in den Durchgangslöchern Ha und Hb eingebettet wird. Nachdem das Isolationsmaterial eingebettet wurde, wird ein Teil dieses Isolationsmaterials anisotrop entfernt. Dies bildet die Gebiete Ra mit niedriger dielektrischer Konstante.
  • Nachdem der Gate-Isolationsfilm 22 gebildet wurde, werden der eingebettete Abschnitt 23B, der in den Durchgangslöchern Ha und Hb des Zwischenschichtisolationsfilms 21 gebildet wird, und der verbreiterte Abschnitt 23W, der in einer vorbestimmten Form strukturiert wird, auf dem Zwischenschichtisolationsfilm 21 gebildet. Dies bildet die Gate-Elektrode 23. Diese Gate-Elektrode 23 wird zum Beispiel durch anschließendes Durchführen einer Maskenaufdampfung mit Ni (Nickel) und Au (Gold) gebildet. Die in 1 und 2 veranschaulichte Halbleitervorrichtung 1 wird durch solche Schritte abgeschlossen.
  • (Betrieb der Halbleitervorrichtung 1)
  • Der Betrieb der Halbleitervorrichtung 1, wie dieser, ist durch Verwenden des Energiebandkonfigurationsdiagramms aus 5 und der Querschnittsansicht der Halbleitervorrichtung 1 aus 6 zusammen mit 3 oben beschrieben. Hier ist der Betrieb in einem Fall beschrieben, in dem die Halbleitervorrichtung 1 ein Transistor vom Verarmungstyp mit einer Schwellenspannung von -5 V ist.
  • 5 ist ein Diagramm zur Zeit eines Ausschaltvorgangs (Vg=-10 V). Außerdem veranschaulicht 5 einen Fall, in dem die Kanalschicht 13 GaN beinhaltet und die Barriereschicht 14 den Mischkristall aus Al0,3Ga0,7N, wie in 3, beinhaltet.
  • Wenn die negative Gate-Spannung Vg (z. B. etwa -10 V) an die Gate-Elektrode 23 in der Halbleitervorrichtung 1 angelegt wird, nimmt die Anzahl an Ladungsträgern in einem Gebiet (Ladungsträgerverarmungsgebiet A) der Kanalschicht 13 unmittelbar unterhalb der Gate-Elektrode 23 ab, wie in der Querschnittsansicht aus 6 veranschaulicht ist. Dies verringert die Anzahl an Elektronen in der Kanalschicht 13 und bewirkt, dass wenige Drain-Ströme Id fließen. Die Energiebandkonfiguration zu dieser Zeit ist wie in 5 veranschaulicht. Die Leitungsbandenergie Ec der Kanalschicht 13 ist durchgehend höher als ein Fermi-Niveau Ef.
  • Währenddessen führt das Anlegen der positiven Gate-Spannung Vg (z. B. etwa 1 V) an die Gate-Elektrode 23 zu dem Zustand zur Zeit eines Einschaltvorgangs. In diesem Fall verschwindet das in der Querschnittsansicht aus 6 veranschaulichte Ladungsträgerverarmungsgebiet A, nimmt die Anzahl an Elektronen in der Kanalschicht 13 zu und wird der Drain-Strom Id moduliert. Die Energiebandkonfiguration zu dieser Zeit ist wie in 3 veranschaulicht. Die Leitungsbandenergie Ec der Kanalschicht 13 ist niedriger als das Fermi-Niveau Ef.
  • (Funktionsweisen und Effekte der Halbleitervorrichtung)
  • Die Halbleitervorrichtung 1 gemäß der vorliegenden Ausführungsform ist mit der Gate-Elektrode 23 einschließlich des eingebetteten Abschnitts 23B und dem verbreiterten Abschnitt 23W, nämlich der T-förmigen Gate-Elektrode 23, versehen. Dies ermöglicht es, den Gate-Widerstand zu verringern, während die Gate-Länge verringert wird. Es ist dementsprechend möglich, die Grenzfrequenz (fmax) zu erhöhen.
  • Außerdem werden die Gebiete Ra mit niedriger dielektrischer Konstante für den Zwischenschichtisolationsfilm 21 (erste Isolationsschicht 21a) um den eingebetteten Abschnitt 23B herum bereitgestellt. Dies verringert die Gate-Drain-Kapazität (Cgd) und die Gate-Source-Kapazität (Cgs). Dies ermöglicht eine Verstärkungsverbesserung.
  • Ferner wird der Gate-Isolationsfilm 22 zwischen dem eingebetteten Abschnitt 23B der Gate-Elektrode 23 und der Halbleiterschicht 10 bereitgestellt. Dies ermöglicht es, das Auftreten eines Leckstroms zu unterdrücken, eine Stehspannung und dergleichen zu verringern, die durch einen Kontakt zwischen der Gate-Elektrode 23 und der Halbleiterschicht 10 verursacht werden. Es ist dementsprechend möglich, eine Abnahme der Ausschaltcharakteristik zu unterdrücken. Nachfolgendes beschriebt diese Arbeitsweisen und Effekte durch Verwenden von Vergleichsbeispielen (Vergleichsbeispiele 1, 2 und 3).
  • 7 veranschaulicht schematisch die Querschnittskonfiguration eines Hauptteils einer Halbleitervorrichtung (Halbleitervorrichtung 101) gemäß einem Vergleichsbeispiel 1. Diese Halbleitervorrichtung 101 ist ein HFET. Die Halbleitervorrichtung 101 beinhaltet eine Gate-Elektrode 123, die Source-Elektrode 24s und die Drain-Elektrode 24d auf der Halbleiterschicht 10. Der Effizienzindex eines solchen HFET als eine Hochfrequenzvorrichtung wird zum Beispiel durch Verwenden der Grenzfrequenz (fmax) ausgedrückt. Diese Grenzfrequenz (fmax) nimmt mit abnehmender Gate-Länge (Gate-Länge 123L) der Gate-Elektrode 123 zu. Die verringerte Gate-Länge 123L verringert jedoch die Querschnittsfläche der Gate-Elektrode 123, so dass der Gate-Widerstand (Rg) erhöht wird. Der erhöhte Gate-Widerstand (Rg) verringert die Grenzfrequenz (fmax). Das heißt, eine Abnahme der Gate-Länge 123L und eine Reduzierung des Gate-Widerstands (Rg) weisen eine Kompromissbeziehung auf. Die Anpassung von nur einem von ihnen ermöglicht es nicht, die Grenzfrequenz (fmax) zu erhöhen.
  • Eine Halbleitervorrichtung (Halbleitervorrichtung 102) gemäß einem in 8 veranschaulichten Vergleichsbeispiel 2 beinhaltet die T-förmige Gate-Elektrode 23. Bei dieser Gate-Elektrode 23 ist die Breite des eingebetteten Abschnitts 23B, nämlich eine Breite D eines Durchgangslochs H eines Zwischenschichtisolationsfilms 121, verringert, so dass die Gate-Länge verringert wird. Außerdem ist der verbreiterte Abschnitt 23W bereitgestellt. Diese verringern den Gate-Widerstand (Rg). Es ist dementsprechend bei der Halbleitervorrichtung 102 möglich, das oben beschriebene Kompromissproblem mit der Halbleitervorrichtung 101 zu lösen, wobei ermöglicht wird, dass die Grenzfrequenz (fmax) erhöht wird.
  • Bei der Halbleitervorrichtung 102 erhöht der verbreiterte Abschnitt 23W der Gate-Elektrode 23 jedoch die Gate-Drain-Kapazität (Cgd) und die Gate-Source-Kapazität (Cgs). Die erhöhte Gate-Drain-Kapazität (Cgd) verringert die Verstärkung. Ein Verfahren ist dementsprechend denkbar, das den Zwischenschichtisolationsfilm 121 mit einem Gebiet mit niedriger dielektrischer Konstante bereitstellt, um eine Zunahme der Gate-Drain-Kapazität (Cgd) zu unterdrücken.
  • Eine Halbleitervorrichtung 103 gemäß einem in 9 veranschaulichten Vergleichsbeispiel 3 ist mit dem eingebetteten Abschnitt 23B der Gate-Elektrode 23 in den Durchgangslöchern Ha, Hb und Hc des Zwischenschichtisolationsfilms 121 versehen. Die Gebiete Ra mit niedriger dielektrischer Konstante werden für den Zwischenschichtisolationsfilm 121 um diesen eingebetteten Abschnitt 23B herum bereitgestellt. Der Zwischenschichtisolationsfilm 121 weist eine gestapelte Struktur auf, bei der zum Beispiel eine erste Isolationsschicht 121a, eine zweite Isolationsschicht 121b und eine dritte Isolationsschicht 121c in dieser Reihenfolge von der Seite der Halbleiterschicht 10 gestapelt sind. Die Gebiete Ra mit niedriger dielektrischer Konstante beinhalten jeweils einen Raum der zweiten Isolationsschicht 121b. Das Erhöhen der Gate-Drain-Kapazität (Cgd) wird in der Halbleitervorrichtung 103 einschließlich des Gebiets Ra mit niedriger dielektrischer Konstante wie dies unterdrückt.
  • Diese Halbleitervorrichtung 103 ist jedoch mit keinem Gate-Isolationsfilm (z. B. dem Gate-Isolationsfilm 22 in 1) zwischen dem eingebetteten Abschnitt 23B und der Halbleiterschicht 10 versehen. Das heißt, die Gate-Elektrode 23 und die Halbleiterschicht 10 befinden sich in Kontakt miteinander. Dies fördert den Kontakt zwischen der Gate-Elektrode 23 und der Halbleiterschicht 10, so dass die Ausschaltcharakteristik oder dergleichen zu verringert wird. Die Abnahme der Ausschaltcharakteristik ist zum Beispiel eine Zunahme eines Leckstroms, eine Abnahme einer Stehspannung und dergleichen.
  • Außerdem ist in der Halbleitervorrichtung 103 die Breite des eingebetteten Abschnitts 23B (Größe in der X-Richtung aus 9), nämlich die Gate-Länge, durch die Breite des Durchgangslochs Ha der ersten Isolationsschicht 121a definiert. Es ist daher wünschenswert, das Durchgangsloch Ha in der ersten Isolationsschicht 121a durch Verwendung von Trockenätzen zu bilden. Die erste Isolationsschicht 121a ist in Kontakt mit der Halbleiterschicht 10 bereitgestellt. Dies kann bewirken, dass das Trockenätzen der ersten Isolationsschicht 121a die Oberfläche der Halbleiterschicht 10 verschlechtert. Insbesondere bewirkt zum Beispiel die Aussetzung der Halbleiterschicht 10 gegenüber Plasma zur Zeit des Trockenätzens, dass die Halbleiterschicht 10 verschlechtert wird. Die in dem Ätzgas enthaltenen Ionen treten in die Halbleiterschicht 10 ein, so dass sie eine Verschlechterung der Halbleiterschicht 10 bewirken. Die Verschlechterung der Oberfläche der Halbleiterschicht 10 wie dies bewirkt eine Abnahme der Einschaltcharakteristik und eine Abnahme der Ausschaltcharakteristik. Die Abnahme der Einschaltcharakteristik ist zum Beispiel eine Zunahme des Schichtwiderstands oder dergleichen.
  • Die Halbleitervorrichtung 1 behandelt solche Probleme mit den Halbleitervorrichtungen 101, 102 und 103 wie folgt. Die Halbleitervorrichtung 1 wird zuerst mit der Gate-Elektrode 23 einschließlich des eingebetteten Abschnitts 23B und dem verbreiterten Abschnitt 23W, nämlich der T-förmigen Gate-Elektrode 23, versehen. Dies ermöglicht es, den Gate-Widerstand zu verringern, während die Gate-Länge verringert wird. Es ist dementsprechend möglich, die Grenzfrequenz (fmax) zu erhöhen.
  • Außerdem werden die Gebiete Ra mit niedriger dielektrischer Konstante für den Zwischenschichtisolationsfilm 21 (erste Isolationsschicht 21a) um den eingebetteten Abschnitt 23B herum bereitgestellt. Dies verringert die Gate-Drain-Kapazität (Cgd) und die Gate-Source-Kapazität (Cgs).
  • 10A und 10B veranschaulichen jeweils ein Ergebnis, das durch Berechnen der Größe der Gate-Drain-Kapazität (Cgd) der Halbleitervorrichtung 1 durch Simulation erhalten wird. Eine Breite Wa in jeder der 10A und 10B ist ein Wert, der die Größe des Gebiets Ra mit niedriger dielektrischer Konstante angibt. Eine Breite W23 ist ein Wert, der die Größe des verbreiterten Abschnitts 23W angibt. 11 veranschaulicht die Breiten Wa und W23. 10A veranschaulicht ein Ergebnis, das erhalten wird, indem die Halbleitervorrichtung 1 zum Durchführen eines Einschaltvorgangs veranlasst wird. 10B veranschaulicht ein Ergebnis, das erhalten wird, indem die Halbleitervorrichtung 1 zum Durchführen eines Ausschaltvorgangs veranlasst wird.
  • Die Ergebnisse beweisen, dass es in der Halbleitervorrichtung 1 möglich ist, die Gate-Drain-Kapazität (Cgd) im Vergleich zu einem Fall, in dem kein Gebiet Ra mit niedriger dielektrischer Konstante bereitgestellt ist (Breite Wa = 0 µm), um etwa 10 % sowohl zur Zeit des Einschaltvorgangs als auch zur Zeit des Ausschaltvorgangs zu verringern. Dies ermöglicht, dass die Halbleitervorrichtung 1 die Gate-Drain-Kapazität (Cgd) zur Verstärkungsverbesserung verringert.
  • Außerdem ist die Halbleitervorrichtung 1 mit dem Gate-Isolationsfilm 22 zwischen dem eingebetteten Abschnitt 23B der Gate-Elektrode 23 und der Halbleiterschicht 10 versehen. Dies ermöglicht es, das Auftreten eines Leckstroms zu unterdrücken, eine Stehspannung und dergleichen zu verringern, die durch einen Kontakt zwischen der Gate-Elektrode 23 und der Halbleiterschicht 10 verursacht werden. Es ist dementsprechend möglich, eine Abnahme der Aus-Kennlinie zu unterdrücken. Insbesondere wenn die Barriereschicht 14 In (Indium) beinhaltet, nimmt der Leckstrom wahrscheinlich zu. Entsprechend wird die Ausschaltcharakteristik signifikant verbessert, wenn die Barriereschicht 14 In beinhaltet.
  • Außerdem ist in der Halbleitervorrichtung 1 die Breite des eingebetteten Abschnitts 23B durch die Breite Db des Durchgangslochs Hb der zweiten Isolationsschicht 21b definiert. Dies ermöglicht es, das Durchgangsloch Ha der ersten Isolationsschicht 21a in Kontakt mit der Halbleiterschicht 10 durch Nassätzen zu bilden. Es ist dementsprechend möglich, die Verschlechterung der Oberfläche der Halbleiterschicht 10 zu unterdrücken, die durch Trockenätzen verursacht wird, und die Abnahme der Einschaltcharakteristik und die Abnahme der Ausschaltcharakteristik zu unterdrücken.
  • Wie oben beschrieben, ist der Gate-Isolationsfilm 22 bei der vorliegenden Ausführungsform zwischen der Gate-Elektrode 23 (eingebetteter Abschnitt 23B) und der Halbleiterschicht 10 bereitgestellt. Zum Beispiel ermöglicht dies es, eine Abnahme der Aus-Kennlinie, wie etwa das Auftreten eines Leckstroms, und eine Abnahme einer Stehspannung zu unterdrücken. Dies ermöglicht es, die Transistorkennline zu verbessern.
  • Außerdem ist der Gate-Isolationsfilm 22 auch für die Gebiete Ra mit niedriger dielektrischer Konstante bereitgestellt und bedeckt die Oberfläche der Halbleiterschicht 10. Dies ermöglicht es, die Grenzflächencharakteristik zu verbessern und die Transistorcharakteristik effektiver zu verbessern.
  • Es ist anzumerken, dass der Fall der Halbleitervorrichtung 1 vom Verarmungstyp bei der oben beschriebenen Ausführungsform beschrieben wurde, aber das gleiche gilt für den Fall der Halbleitervorrichtung 1 vom Anreicherungstyp.
  • Nachfolgendes beschreibt Modifikationsbeispiele der oben beschriebenen Ausführungsform. In der folgenden Beschreibung sind die gleichen Komponenten wie jene der oben beschriebenen Ausführungsform durch die gleichen Bezugszeichen bezeichnet und ist eine Beschreibungen von diesen gegebenenfalls ausgelassen.
  • <Modifikationsbeispiel 1>
  • 12 veranschaulicht schematisch die Querschnittskonfiguration eines Hauptteils einer Halbleitervorrichtung (Halbleitervorrichtung 1A) gemäß einem Modifikationsbeispiel 1 der oben beschriebenen Ausführungsform. 13 veranschaulicht die planare Konfiguration der Halbleitervorrichtung 1A. In dieser Halbleitervorrichtung 1A ist das Gebiet Ra mit niedriger dielektrischer Konstante zwischen der Gate-Elektrode 23 und der Drain-Elektrode 24d so bereitgestellt, dass es breiter als das Gebiet Ra mit niedriger dielektrischer Konstante zwischen der Gate-Elektrode 23 und der Source-Elektrode 24s ist. Mit Ausnahme von diesem Punkt weist die Halbleitervorrichtung 1A eine Konfiguration ähnlich jener der Halbleitervorrichtung 1 auf und erzielt auch ähnliche Funktionsweisen und Effekte.
  • Die zweite Isolationsschicht 21b der Halbleitervorrichtung 1A weist ein Durchgangsloch Hb2, das zwischen der Gate-Elektrode 23 und der Drain-Elektrode 24d angeordnet ist, zusätzlich zu dem Durchgangsloch Hb auf. Das Durchführen einer Seitenätzung an der ersten Isolationsschicht 21a über dieses Durchgangsloch Hb2 verbreitert einen Raum der ersten Isolationsschicht 21a zu einer Seite (Seite der Drain-Elektrode 24d). Dies ermöglicht, dass das Gebiet Ra mit niedriger dielektrischer Konstante zwischen der Gate-Elektrode 23 und der Drain-Elektrode 24d breiter als das Gebiet Ra mit niedriger dielektrischer Konstante zwischen der Gate-Elektrode 23 und der Source-Elektrode 24s ist. Es ist bei dieser Halbleitervorrichtung 1A möglich, die Gate-Drain-Kapazität (Cgd) weiter zu verringern, ohne die Entfernung zwischen der Gate-Elektrode 23 und der Source-Elektrode 24s zu erhöhen.
  • Die Halbleitervorrichtung 1A gemäß dem vorliegenden Modifikationsbeispiel ist auch mit dem Gate-Isolationsfilm 22 zwischen der Gate-Elektrode 23 (eingebetteter Abschnitt 23B) und der Halbleiterschicht 10 bereitgestellt, wie bei der oben beschriebenen Halbleitervorrichtung 1. Zum Beispiel ermöglicht dies es, eine Abnahme der Aus-Kennlinie, wie etwa das Auftreten eines Leckstroms, und eine Abnahme einer Stehspannung zu unterdrücken. Dies ermöglicht es, die Transistorcharakteristik zu verbessern.
  • Außerdem ist das Gebiet Ra mit niedriger dielektrischer Konstante zwischen der Gate-Elektrode 23 und der Drain-Elektrode 24d breiter als das Gebiet Ra mit niedriger dielektrischer Konstante zwischen der Gate-Elektrode 23 und der Source-Elektrode 24s. Dies ermöglicht es, die Gate-Drain-Kapazität (Cgd) weiter zu verringern, ohne die Entfernung zwischen der Gate-Elektrode 23 und der Source-Elektrode 24s zu erhöhen. Das heißt, es ist möglich, die Gate-Drain-Kapazität (Cgd) effektiv zu verringern, während eine Zunahme des Source-Widerstands unterdrückt wird. Die Halbleitervorrichtung 1A ist vorteilhaft in einem Fall, in dem es erfordert wird, den niedrigen Source-Widerstand als die Vorrichtungscharakteristik zu behalten.
  • <Modifikationsbeispiel 2>
  • 14 veranschaulicht schematisch die Querschnittskonfiguration eines Hauptteils einer Halbleitervorrichtung (Halbleitervorrichtung 1B) gemäß einem Modifikationsbeispiel 2 der oben beschriebenen Ausführungsform. 15 veranschaulicht die planare Konfiguration der Halbleitervorrichtung 1B. In dieser Halbleitervorrichtung 1B ist das Gebiet Ra mit niedriger dielektrischer Konstante (Gebiete Ra und Rb mit niedriger dielektrischer Konstante) zwischen der Gate-Elektrode 23 und der Drain-Elektrode 24d so bereitgestellt, dass es breiter als das Gebiet Ra mit niedriger dielektrischer Konstante zwischen der Gate-Elektrode 23 und der Source-Elektrode 24s ist, wie bei der Halbleitervorrichtung 1A. Außerdem beinhalten diese Gebiete Ra und Rb mit niedriger dielektrischer Konstante, die zwischen der Gate-Elektrode 23 und der Drain-Elektrode 24d bereitgestellt sind, das Gebiet Rb mit niedriger dielektrischer Konstante, das für die zweite Isolationsschicht 21b bereitgestellt ist. Mit Ausnahme von diesem Punkt weist die Halbleitervorrichtung 1B eine Konfiguration ähnlich jener der Halbleitervorrichtung 1 auf und erzielt auch ähnliche Funktionsweisen und Effekte.
  • Die zweite Isolationsschicht 21b der Halbleitervorrichtung 1B weist das Durchgangsloch Hb2, das zwischen der Gate-Elektrode 23 und der Drain-Elektrode 24d angeordnet ist, zusätzlich zu dem Durchgangsloch Hb auf. Das Gebiet Rb mit niedriger dielektrischer Konstante der zweiten Isolationsschicht 21b ist zwischen dem Durchgangsloch Hb und dem Durchgangsloch Hb2 bereitgestellt. Dieses Gebiet Rb mit niedriger dielektrischer Konstante ist ein Gebiet, das eine niedrigere dielektrische Konstante als die dielektrische Konstante eines Materials aufweist, das in dem Zwischenschichtisolationsfilm 21 (zweite Isolationsschicht 21b) enthalten ist. Das Gebiet Rb mit niedriger dielektrischer Konstante beinhaltet einen Raum der zweiten Isolationsschicht 21b. Das Gebiet Rb mit niedriger dielektrischer Konstante kann ein Isolationsmaterial beinhalten, das eine niedrigere dielektrische Konstante als die dielektrische Konstante eines Materials aufweist, das in dem Zwischenschichtisolationsfilm 21 (zweite Isolationsschicht 21b) enthalten ist. Es ist wünschenswert, dass die zweite Isolationsschicht 21b ein Material beinhaltet, das Nassätzen erlaubt. 1:5 oder mehr wird als das Selektionsverhältnis für Nassätzen zwischen einem in dem Gate-Isolationsfilm 22 enthaltenen Material und einem in der zweiten Isolationsschicht 21b enthaltenen Material bevorzugt.
  • Die erste Isolationsschicht 21a weist ein Durchgangsloch Ha2 auf, das mit diesem Durchgangsloch Hb2 kommuniziert. Zum Beispiel sind das Durchgangsloch Ha und das Durchgangsloch Ha2 der ersten Isolationsschicht 21a durch das Isolationsmaterial der ersten Isolationsschicht 21a separiert. Das Durchgangsloch Ha und das Durchgangsloch Ha2 können miteinander kommunizieren.
  • Der Gate-Isolationsfilm 22 bedeckt die Seitenwände und die unteren Oberflächen der Durchgangslöcher Ha, Ha2, Hb und Hb2 von oberhalb des Zwischenschichtisolationsfilms 21. Der Gate-Isolationsfilm 22 auf der zweiten Isolationsschicht 21b weist ein Durchgangsloch H22 zwischen dem Durchgangsloch Hb und dem Durchgangsloch Hb2 der zweiten Isolationsschicht 21b auf. Dieses Durchgangsloch H22 des Gate-Isolationsfilms 22 liegt zum Beispiel dem Gebiet zwischen dem Durchgangsloch Ha und dem Durchgangsloch Ha2 der ersten Isolationsschicht 21a gegenüber. In einer Draufsicht ist das Gebiet Rb mit niedriger dielektrischer Konstante der zweiten Isolationsschicht 21b um dieses Durchgangsloch H22 herum angeordnet. Wie unten beschrieben, bewirkt das Durchführen einer Seitenätzung an der zweiten Isolationsschicht 21b über dieses Durchgangsloch H22 des Gate-Isolationsfilms 22, dass das Gebiet Rb mit niedriger dielektrischer Konstante in der zweiten Isolationsschicht 21b zwischen der Gate-Elektrode 23 und der Drain-Elektrode 24d gebildet wird. Bei dem vorliegenden Modifikationsbeispiel macht dieses Gebiet Rb mit niedriger dielektrischer Konstante die Gebiete Ra und Rb mit niedriger dielektrischer Konstante zwischen der Gate-Elektrode 23 und der Drain-Elektrode 24d breiter als das Gebiet Ra mit niedriger dielektrischer Konstante zwischen der Gate-Elektrode 23 und der Source-Elektrode 24s. Es ist dementsprechend bei dieser Halbleitervorrichtung 1B möglich, die Gate-Drain-Kapazität (Cgd) weiter zu verringern, ohne die Entfernung zwischen der Gate-Elektrode 23 und der Source-Elektrode 24s zu erhöhen.
  • 14 und 15 veranschaulichen jeweils das Beispiel, bei dem der Gate-Isolationsfilm 22 das eine Durchgangsloch H22 zwischen dem Durchgangsloch Hb und dem Durchgangsloch Hb2 der zweiten Isolationsschicht 21b aufweist, aber der Gate-Isolationsfilm 22 auch die mehreren Durchgangslöcher H22 aufweisen kann. Die mehreren bereitgestellten Durchgangslöcher H22 ermöglichen, dass die Gate-Drain-Kapazität (Cgd) weiter verringert wird.
  • Die Halbleitervorrichtung 1B kann zum Beispiel wie folgt hergestellt werden. 16A bis 16C sind schematische Querschnittsdiagramme, die ein Verfahren zum Herstellen der Halbleitervorrichtung 1B in der Reihenfolge von Schritten veranschaulichen.
  • Zuerst werden, wie bei der oben beschriebenen Ausführungsform beschrieben, die Halbleiterschicht 10 und der Zwischenschichtisolationsfilm 21 auf dem Substrat 11 gebildet (4B). Die Durchgangslöcher Hb und Hb2 werden dann in der zweiten Isolationsschicht 21b zum Beispiel durch Verwenden von Trockenätzen gebildet. Als Nächstes wird eine Nassätzung über diese Durchgangslöcher Hb und Hb2 an der ersten Isolationsschicht 21a durchgeführt. Dies unterwirft die erste Isolationsschicht 21a einer Seitenätzung und bewirkt, dass das Durchgangsloch Ha und das Durchgangsloch Ha2 in der ersten Isolationsschicht 21a gebildet werden. Das Durchgangsloch Ha kommuniziert mit dem Durchgangsloch Hb. Das Durchgangsloch Ha2 kommuniziert mit dem Durchgangsloch Hb2.
  • Danach wird, wie in 16A veranschaulicht, der Gate-Isolationsfilm 22 auf den Seitenwänden und unteren Oberflächen der Durchgangslöcher Ha, Ha2, Hb und Hb2 von oberhalb des Zwischenschichtisolationsfilms 21 gebildet. Der Gate-Isolationsfilm 22 wird zum Beispiel gebildet, indem ein Film aus AI2O3 (Aluminiumoxid) durch Verwenden von ALD gebildet wird. Die Verwendung von ALD ermöglicht eine gleichmäßige Filmbildung. Die freigelegten Oberflächen der Barriereschicht 14, der ersten Isolationsschicht 21a und der zweiten Isolationsschicht 21b werden dementsprechend mit einem gleichmäßigen Film bedeckt.
  • Wenn jeder der Gebiete Ra mit niedriger dielektrischer Konstante des Zwischenschichtisolationsfilms 21 ein Raum der ersten Isolationsschicht 21a ist, reicht es aus, falls der Gate-Isolationsfilm 22 gebildet wird und der folgende Schritt (Schritt des Bildens der Gate-Elektrode 23) dann durchgeführt wird. Falls die Gebiete Ra mit niedriger dielektrischer Konstante des Zwischenschichtisolationsfilms 21 jeweils ein Isolationsmaterial mit einer niedrigeren dielektrischen Konstante als jene eines Materials, das in dem Zwischenschichtisolationsfilm 21 enthalten ist, beinhalten, reicht es aus, falls der Gate-Isolationsfilm 22 gebildet wird und dieses Isolationsmaterial dann in den Durchgangslöchern Ha und Hb eingebettet wird. Nachdem das Isolationsmaterial eingebettet wurde, wird ein Teil dieses Isolationsmaterials anisotrop entfernt. Dies bildet die Gebiete Ra mit niedriger dielektrischer Konstante.
  • Nachdem der Gate-Isolationsfilm 22 gebildet wurde, werden der eingebettete Abschnitt 23B, der in den Durchgangslöchern Ha und Hb des Zwischenschichtisolationsfilms 21 gebildet wird, und der verbreiterte Abschnitt 23W, der in einer vorbestimmten Form strukturiert wird, auf dem Zwischenschichtisolationsfilm 21 gebildet, wie in 16B veranschaulicht ist. Dies bildet die Gate-Elektrode 23. Diese Gate-Elektrode 23 wird zum Beispiel durch anschließendes Durchführen einer Maskenaufdampfung mit Ni (Nickel) und Au (Gold) ausgebildet.
  • Nachdem die Gate-Elektrode 23 gebildet wurde, wird das Durchgangsloch H22 in dem Gate-Isolationsfilm 22 zwischen dem Durchgangsloch Hb und dem Durchgangsloch Hb2 gebildet, wie in 16C veranschaulicht ist. Das Durchgangsloch H22 wird zum Beispiel durch Verwenden von Trockenätzen gebildet. Die zweite Isolationsschicht 21b wird auf der unteren Oberfläche des Durchgangslochs H22 freigelegt.
  • Nachdem das Durchgangsloch H22 des Gate-Isolationsfilms 22 gebildet wurde, wird eine Nassätzung durch dieses Durchgangsloch H22 an der zweiten Isolationsschicht 21b durchgeführt. Dies unterwirft die zweite Isolationsschicht 21b um das Durchgangsloch H22 herum einer Seitenätzung und bewirkt, dass das Gebiet Rb mit niedriger dielektrischer Konstante in der zweiten Isolationsschicht 21b gebildet wird. Die Verwendung angemessener Materialien ermöglicht, dass das Selektionsverhältnis der zweiten Isolationsschicht 21b zu dem Gate-Isolationsfilm 22 für Nassätzen erhöht wird. Dies ermöglicht es, eine Filmreduktion in dem Gate-Isolationsfilm 22 oder dergleichen zu unterdrücken und die Verschlechterung der Halbleiterschicht 10 oder der Gate-Elektrode 23 zu unterdrücken. Zur Zeit dieses Nassätzens an der zweiten Isolationsschicht 21b kann die erste Isolationsschicht 21a zwischen dem Durchgangsloch Ha und dem Durchgangsloch Ha2 entfernt werden. Die in 14 und 15 veranschaulichte Halbleitervorrichtung 1B wird durch solche Schritte abgeschlossen.
  • Die Halbleitervorrichtung 1B gemäß dem vorliegenden Modifikationsbeispiel ist auch mit dem Gate-Isolationsfilm 22 zwischen der Gate-Elektrode 23 (eingebetteter Abschnitt 23B) und der Halbleiterschicht 10 bereitgestellt, wie bei der oben beschriebenen Halbleitervorrichtung 1. Zum Beispiel ermöglicht dies es, eine Abnahme der Ausschaltcharakteristik, wie etwa das Auftreten eines Leckstroms, und eine Abnahme einer Stehspannung zu unterdrücken. Dies ermöglicht es, die Transistorcharakteristik zu verbessern.
  • Außerdem sind die Gebiete Ra und Rb mit niedriger dielektrischer Konstante zwischen der Gate-Elektrode 23 und der Drain-Elektrode 24d breiter als das Gebiet Ra mit niedriger dielektrischer Konstante zwischen der Gate-Elektrode 23 und der Source-Elektrode 24s. Dies ermöglicht es, die Gate-Drain-Kapazität (Cgd) weiter zu verringern, ohne die Entfernung zwischen der Gate-Elektrode 23 und der Source-Elektrode 24s zu erhöhen. Das heißt, es ist möglich, die Gate-Drain-Kapazität (Cgd) effektiv zu verringern, während eine Zunahme des Source-Widerstands unterdrückt wird. Die Halbleitervorrichtung 1B ist vorteilhaft in einem Fall, in dem es erfordert wird, den niedrigen Source-Widerstand als die Vorrichtungscharakteristik zu behalten.
  • Bei der Halbleitervorrichtung 1B sind die Gebiete Ra mit niedriger dielektrischer Konstante der ersten Isolationsschicht 21a in der Breitenrichtung verbreitert und ist das Gebiet Rb mit niedriger dielektrischer Konstante der zweiten Isolationsschicht 21b in der Stapelungsrichtung bereitgestellt. Das heißt, das Anpassen der Größe des Gebiets Rb mit niedriger dielektrischer Konstante der zweiten Isolationsschicht 21b ermöglicht es, die Gebiete Ra und Rb mit niedriger dielektrischer Konstante zwischen der Gate-Elektrode 23 und der Drain-Elektrode 24d zu vergrößern. Dies ermöglicht es, die Gestaltungsfreiheit weiter zu verbessern.
  • <Anwendungsbeispiel>
  • Die bei der Ausführungsform und den Modifikationsbeispielen 1 und 2 beschriebenen Halbleitervorrichtungen 1, 1A und 1B, wie oben beschrieben, sind auf eine Vielzahl elektronischer Einrichtungen anwendbar. Zum Beispiel werden die Halbleitervorrichtungen 1, 1A und 1B jeweils für eine Drahtloskommunikationseinrichtung in einem Mobilkommunikationssystem und dergleichen verwendet. Insbesondere werden die Halbleitervorrichtungen 1, 1A und 1B jeweils als ein HF-Schalter, ein Leistungsverstärker oder dergleichen davon verwendet. Eine solche Drahtloskommunikationseinrichtung erzielt die Effekte insbesondere dann, wenn sie die Kommunikationsfrequenz eines UHF(Ultrahochfrequenz)-Bandes oder höher hat.
  • Mit anderen Worten ermöglichen die Halbleitervorrichtungen 1, 1A und 1B, die jeweils für einen HF-Schalter oder einen Leistungsverstärker einer Drahtloskommunikationseinrichtung verwendet werden, jeweils, dass die Drahtloskommunikationseinrichtung schneller ist, effizienter ist und weniger Leistung verbraucht. Die schnellere, effizientere und weniger Leistung verbrauchende Vorrichtung ermöglicht insbesondere, dass ein Mobilkommunikationsendgerät für eine längere Zeit verwendet wird. Dies ermöglicht, dass die Mobilität erhöht wird.
  • 17 veranschaulicht ein Beispiel für die Konfiguration einer Drahtloskommunikationseinrichtung (Drahtloskommunikationseinrichtung 4). Die Drahtloskommunikationseinrichtung 4 ist zum Beispiel ein Mobiltelefonsystem, das mehrere Funktionen, wie etwa Ton, Datenkommunikation und LAN-Kopplung, aufweist. Die drahtlose Kommunikationseinrichtung 4 beinhaltet zum Beispiel eine Antenne ANT, einen Antennenschalterschaltkreis 3, einen Hochleistungsverstärker HPA, einen integrierten Hochfrequenzschaltkreis HFIC (Radio Frequency Integrated Circuit), eine Basisbandeinheit BB, eine Tonausgabeeinheit MIC, eine Datenausgabeeinheit DT, eine Schnittstelleneinheit I/F (zum Beispiel Wireless-LAN (W-LAN: Wireless Local Area Network), Bluetooth (eingetragenes Markenzeichen) oder dergleichen). Der integrierte Hochfrequenzschaltkreis HFIC und die Basisbandeinheit BB können durch die Schnittstelleneinheit I/F gekoppelt sein. Zum Beispiel beinhaltet der Antennenschalterschaltkreis 3 oder der Hochleistungsverstärker HPA beliebige der oben beschriebenen Halbleitervorrichtungen 1, 1A und 1B.
  • Bei dieser Drahtlosübertragungsvorrichtung 4 wird während der Übertragung, d. h. wenn ein Übertragungssignal von einem Übertragungssystem der Drahtloskommunikationseinrichtung 4 an die Antenne ANT ausgegeben wird, ein von der Basisbandeinheit BB ausgegebenes Übertragungssignal über den integrierten Hochfrequenzschaltkreis HFIC, den Hochleistungsverstärker HPA und den Antennenschalterschaltkreis 3 an die Antenne ANT ausgegeben.
  • Während des Empfangs, d. h. wenn ein durch die Antenne ANT empfangenes Signal in ein Empfangssystem der Drahtloskommunikationseinrichtung eingegeben wird, kann ein Empfangssignal über den Antennenschalterschaltkreis 3 und den integrierten Hochfrequenzschaltkreis HFIC in die Basisbandeinheit BB eingegeben werden. Das durch die Basisbandeinheit BB verarbeitete Signal kann von Ausgabeeinheiten, wie etwa der Tonausgabeeinheit MIC, der Datenausgabeeinheit DT und der Schnittstelleneinheit I/F, ausgegeben werden.
  • Obiges hat die vorliegende Technologie unter Bezugnahme auf die Ausführungsform und die Modifikationsbeispiele beschrieben, aber die vorliegende Technologie ist nicht auf die oben beschriebene Ausführungsform und dergleichen beschränkt. Es ist möglich, verschiedene Arten von Modifikationen davon vorzunehmen. Zum Beispiel sind jede der Komponenten der Halbleitervorrichtungen 1, 1A und 1B, die bei der oben beschriebenen Ausführungsform und dergleichen exemplarisch genannt sind, die Anordnung davon, die Anzahl davon und dergleichen lediglich Beispiele. Alle der Komponenten müssen nicht notwendigerweise aufgenommen sein. Außerdem kann ferner eine weitere Komponente enthalten sein.
  • Außerdem sind das Material und die Dicke jeder Schicht, das Verfahren und die Bedingungen zum Bilden jeder Schicht oder dergleichen, was bei der oben beschriebenen Ausführungsform beschrieben ist, und dergleichen nicht beschränkt. Jede Schicht kann ein anderes Material beinhalten und eine andere Dicke haben. Alternativ dazu kann jede Schicht mit einem anderen Verfahren und unter einer anderen Bedingung gebildet werden. Zum Beispiel wurde bei der oben beschriebenen Ausführungsform oder dergleichen der Fall beschrieben, in dem die Halbleiterschicht 10 ein GaN-basiertes Verbindungshalbleitermaterial beinhaltet. Die Halbleiterschicht 10 kann jedoch zum Beispiel ein anderes Verbindungshalbleitermaterial, wie etwa ein GaAs(Galliumarsenid)-basiertes Material oder dergleichen, beinhalten. Alternativ dazu kann die Halbleiterschicht 10 ein Halbleitermaterial, wie etwa Si (Silicium), beinhalten.
  • Außerdem wurde bei den oben beschriebenen Modifikationsbeispielen 1 und 2 (12 bis 15) der Fall beschrieben, in dem das Gebiet Ra mit niedriger dielektrischer Konstante (oder die Gebiete Ra und Rb mit niedriger dielektrischer Konstante) zwischen der Gate-Elektrode 23 und der Drain-Elektrode 24d breiter als das Gebiet Ra mit niedriger dielektrischer Konstante zwischen der Gate-Elektrode 23 und der Source-Elektrode 24s ist. Das Gebiet Ra mit niedriger dielektrischer Konstante (oder die Gebiete Ra und Rb mit niedriger dielektrischer Konstante) zwischen der Gate-Elektrode 23 und der Source-Elektrode 24s kann jedoch gemäß den erforderlichen Vorrichtungscharakteristiken breiter als das Gebiet Ra mit niedriger dielektrischer Konstante zwischen der Gate-Elektrode 23 und der Drain-Elektrode 24d sein.
  • Es wird angemerkt, dass die in dieser Beschreibung beschriebenen Effekte lediglich Beispiele, aber nicht beschränkend sind. Außerdem kann es andere Effekte geben.
  • Es ist anzumerken, dass die vorliegende Technologie auch wie folgt konfiguriert sein kann.
    • (1) Eine Halbleitervorrichtung, die Folgendes beinhaltet: eine Halbleiterschicht; einen Zwischenschichtisolationsfilm mit einem Durchgangsloch und ein Gebiet mit niedriger dielektrischer Konstante, wobei das Durchgangsloch so bereitgestellt ist, dass es der Halbleiterschicht gegenüberliegt, wobei das Gebiet mit niedriger dielektrischer Konstante für wenigstens einen Teil eines Bereichs um das Durchgangsloch herum bereitgestellt ist; eine Gate-Elektrode, die einen eingebetteten Abschnitt und einen verbreiterten Abschnitt beinhaltet, wobei der eingebettete Abschnitt in dem Durchgangsloch des Zwischenschichtisolationsfilms eingebettet ist, wobei der verbreiterte Abschnitt der Halbleiterschicht gegenüberliegt, wobei der Zwischenschichtisolationsfilm zwischen dem verbreiterten Abschnitt und der Halbleiterschicht liegt und zu einem Bereich um den eingebetteten Abschnitt herum verbreitert ist; und einen Gate-Isolationsfilm, der zwischen dem eingebetteten Abschnitt der Gate-Elektrode und der Halbleiterschicht bereitgestellt ist.
    • (2) Die Halbleitervorrichtung gemäß (1), wobei der Zwischenschichtisolationsfilm eine erste Isolationsschicht und eine zweite Isolationsschicht beinhaltet, wobei die erste Isolationsschicht mit dem Gebiet mit niedriger dielektrischer Konstante bereitgestellt ist, wobei die zweite Isolationsschicht zwischen der ersten Isolationsschicht und dem verbreiterten Abschnitt der Gate-Elektrode bereitgestellt ist.
    • (3) Die Halbleitervorrichtung gemäß (2), wobei das Durchgangsloch ein erstes Durchgangsloch und ein zweites Durchgangsloch beinhaltet, wobei das erste Durchgangsloch für die erste Isolationsschicht bereitgestellt ist, wobei das zweite Durchgangsloch für die zweite Isolationsschicht in Kommunikation mit dem ersten Durchgangsloch bereitgestellt ist und eine kleinere Breite als eine Breite des ersten Durchgangslochs aufweist.
    • (4) Die Halbleitervorrichtung gemäß (2) oder (3), wobei die erste Isolationsschicht und die zweite Isolationsschicht jeweils mit dem Gebiet mit niedriger dielektrischer Konstante versehen sind.
    • (5) Die Halbleitervorrichtung gemäß einem von (1) bis (4), wobei das Gebiet mit niedriger dielektrischer Konstante einen Raum beinhaltet, der für den Zwischenschichtisolationsfilm bereitgestellt ist.
    • (6) Die Halbleitervorrichtung gemäß einem von (1) bis (5), wobei das Gebiet mit niedriger dielektrischer Konstante so bereitgestellt ist, dass es den eingebetteten Abschnitt der Gate-Elektrode umgibt.
    • (7) Die Halbleitervorrichtung gemäß einem von (1) bis (6), die ferner ein Substrat beinhaltet, wobei die Halbleiterschicht, der Gate-Isolationsfilm, der Zwischenschichtisolationsfilm und die Gate-Elektrode in dieser Reihenfolge auf dem Substrat bereitgestellt sind.
    • (8) Die Halbleitervorrichtung gemäß einem von (1) bis (7), die ferner eine gepaarte Source- und Drain-Elektrode beinhaltet, die elektrisch mit der Halbleiterschicht gekoppelt sind.
    • (9) Die Halbleitervorrichtung gemäß (8), wobei das Gebiet mit niedriger dielektrischer Konstante zwischen der Gate-Elektrode und jeder der gepaarten Source- und Drain-Elektrode bereitgestellt ist.
    • (10) Die Halbleitervorrichtung gemäß (9), wobei das Gebiet mit niedriger dielektrischer Konstante, das zwischen der Gate-Elektrode und einer der gepaarten Source- und Drain-Elektrode bereitgestellt ist, eine andere Größe als das Gebiet mit niedriger dielektrischer Konstante aufweist, das zwischen der Gate-Elektrode und einer anderen der gepaarten Source- und Drain-Elektrode angeordnet ist.
    • (11) Die Halbleitervorrichtung gemäß einem von (1) bis (10), wobei der Gate-Isolationsfilm auch zwischen dem Gebiet mit niedriger dielektrischer Konstante des Zwischenschichtisolationsfilms und der Halbleiterschicht bereitgestellt ist.
    • (12) Die Halbleitervorrichtung gemäß einem von (1) bis (11), wobei die Halbleiterschicht eine Kanalschicht und eine Barriereschicht beinhaltet, wobei die Barriereschicht zwischen der Kanalschicht und dem Gate-Isolationsfilm bereitgestellt ist, und die Barriereschicht einen Verbindungshalbleiter mit einer breiteren Bandlücke als eine Bandlücke der Kanalschicht beinhaltet.
    • (13) Die Halbleitervorrichtung gemäß einem von (1) bis (12), wobei die Halbleiterschicht ein Verbindungshalbleitermaterial beinhaltet.
    • (14) Eine elektronische Einrichtung, die Folgendes beinhaltet:
      • eine Halbleitervorrichtung, die Folgendes beinhaltet:
        • eine Halbleiterschicht,
        • einen Zwischenschichtisolationsfilm mit einem Durchgangsloch und ein Gebiet mit niedriger dielektrischer Konstante, wobei das Durchgangsloch so bereitgestellt ist, dass es der Halbleiterschicht gegenüberliegt, wobei das Gebiet mit niedriger dielektrischer Konstante für wenigstens einen Teil eines Bereichs um das Durchgangsloch herum bereitgestellt ist,
        • eine Gate-Elektrode, die einen eingebetteten Abschnitt und einen verbreiterten Abschnitt beinhaltet, wobei der eingebettete Abschnitt in dem Durchgangsloch des Zwischenschichtisolationsfilms eingebettet ist, wobei der verbreiterte Abschnitt der Halbleiterschicht gegenüberliegt, wobei der Zwischenschichtisolationsfilm zwischen dem verbreiterten Abschnitt und der Halbleiterschicht liegt und zu einem Bereich um den eingebetteten Abschnitt herum verbreitert ist, und
        • einen Gate-Isolationsfilm, der zwischen dem eingebetteten Abschnitt der Gate-Elektrode und der Halbleiterschicht bereitgestellt ist.
    • (15) Ein Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren Folgendes beinhaltet:
      • Bilden einer Halbleiterschicht;
      • Bilden eines Zwischenschichtisolationsfilms auf der Halbleiterschicht;
      • Bilden eines Durchgangslochs und eines Gebiets mit niedriger dielektrischer Konstante in dem Zwischenschichtisolationsfilm, wobei das Durchgangsloch so angeordnet ist, dass es der Halbleiterschicht gegenüberliegt, wobei das Gebiet mit niedriger dielektrischer Konstante für wenigstens einen Teil eines Bereichs um das Durchgangsloch herum bereitgestellt ist;
      • Bilden eines Gate-Isolationsfilms auf wenigstens einer Unterseite des Durchgangslochs; und
      • Bilden einer Gate-Elektrode durch Einbetten eines elektrisch leitfähigen Films in dem Durchgangsloch des Zwischenschichtisolationsfilms über den Gate-Isolationsfilm und Bedecken des Durchgangslochs mit dem elektrisch leitfähigen Film, der zu einem Bereich des Durchgangslochs verbreitert ist.
    • (16) Das Verfahren zum Herstellen der Halbleitervorrichtung gemäß (15), wobei der Zwischenschichtisolationsfilm durch Bilden einer ersten Isolationsschicht und einer zweiten Isolationsschicht auf der Halbleiterschicht in dieser Reihenfolge gebildet wird, und das Durchgangsloch und das Gebiet mit niedriger dielektrischer Konstante durch Bilden eines zweiten Durchgangslochs in der zweiten Isolationsschicht und Bilden eines ersten Durchgangslochs und des Gebiets mit niedriger dielektrischer Konstante in der ersten Isolationsschicht gebildet werden, wobei das erste Durchgangsloch mit dem zweiten Durchgangsloch kommuniziert.
    • (17) Das Verfahren zum Herstellen der Halbleitervorrichtung gemäß (16), wobei das zweite Durchgangsloch durch Verwenden von Trockenätzen gebildet wird, und das erste Durchgangsloch durch Verwenden von Nassätzen gebildet wird.
  • Diese Anmeldung beansprucht die Priorität auf Basis der japanischen Patentanmeldung mit der Nr. 2018-44046 , eingereicht beim japanischen Patentamt am 12. März 2018, deren gesamter Inhalt in dieser Anmeldung durch Bezugnahme aufgenommen wird.
  • Es versteht sich für einen Fachmann, dass verschiedene Modifikationen, Kombinationen, Unterkombinationen und Änderungen in Abhängigkeit von Designanforderungen und anderen Faktoren auftreten können, insofern diese innerhalb des Schutzumfangs der angehängten Ansprüche oder deren Äquivalente liegen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 201844046 [0101]

Claims (17)

  1. Halbleitervorrichtung, die Folgendes umfasst: eine Halbleiterschicht; einen Zwischenschichtisolationsfilm mit einem Durchgangsloch und ein Gebiet mit niedriger dielektrischer Konstante, wobei das Durchgangsloch so bereitgestellt ist, dass es der Halbleiterschicht gegenüberliegt, wobei das Gebiet mit niedriger dielektrischer Konstante für wenigstens einen Teil eines Bereichs um das Durchgangsloch herum bereitgestellt ist; eine Gate-Elektrode, die einen eingebetteten Abschnitt und einen verbreiterten Abschnitt beinhaltet, wobei der eingebettete Abschnitt in dem Durchgangsloch des Zwischenschichtisolationsfilms eingebettet ist, wobei der verbreiterte Abschnitt der Halbleiterschicht gegenüberliegt, wobei der Zwischenschichtisolationsfilm zwischen dem verbreiterten Abschnitt und der Halbleiterschicht liegt und zu einem Bereich um den eingebetteten Abschnitt herum verbreitert ist; und einen Gate-Isolationsfilm, der zwischen dem eingebetteten Abschnitt der Gate-Elektrode und der Halbleiterschicht bereitgestellt ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der Zwischenschichtisolationsfilm eine erste Isolationsschicht und eine zweite Isolationsschicht beinhaltet, wobei die erste Isolationsschicht mit dem Gebiet mit niedriger dielektrischer Konstante bereitgestellt ist, wobei die zweite Isolationsschicht zwischen der ersten Isolationsschicht und dem verbreiterten Abschnitt der Gate-Elektrode bereitgestellt ist.
  3. Halbleitervorrichtung nach Anspruch 2, wobei das Durchgangsloch ein erstes Durchgangsloch und ein zweites Durchgangsloch beinhaltet, wobei das erste Durchgangsloch für die erste Isolationsschicht bereitgestellt ist, wobei das zweite Durchgangsloch für die zweite Isolationsschicht in Kommunikation mit dem ersten Durchgangsloch bereitgestellt ist und eine kleinere Breite als eine Breite des ersten Durchgangslochs aufweist.
  4. Halbleitervorrichtung nach Anspruch 2, wobei die erste Isolationsschicht und die zweite Isolationsschicht jeweils mit dem Gebiet mit niedriger dielektrischer Konstante versehen sind.
  5. Halbleitervorrichtung nach Anspruch 1, wobei das Gebiet mit niedriger dielektrischer Konstante einen Raum beinhaltet, der für den Zwischenschichtisolationsfilm bereitgestellt ist.
  6. Halbleitervorrichtung nach Anspruch 1, wobei das Gebiet mit niedriger dielektrischer Konstante so bereitgestellt ist, dass es den eingebetteten Abschnitt der Gate-Elektrode umgibt.
  7. Halbleitervorrichtung nach Anspruch 1, die ferner ein Substrat umfasst, wobei die Halbleiterschicht, der Gate-Isolationsfilm, der Zwischenschichtisolationsfilm und die Gate-Elektrode in dieser Reihenfolge auf dem Substrat bereitgestellt sind.
  8. Halbleitervorrichtung nach Anspruch 1, die ferner eine gepaarte Source- und Drain-Elektrode umfasst, die elektrisch mit der Halbleiterschicht gekoppelt sind.
  9. Halbleitervorrichtung nach Anspruch 8, wobei das Gebiet mit niedriger dielektrischer Konstante zwischen der Gate-Elektrode und jeder der gepaarten Source- und Drain-Elektrode bereitgestellt ist.
  10. Halbleitervorrichtung nach Anspruch 9, wobei das Gebiet mit niedriger dielektrischer Konstante, das zwischen der Gate-Elektrode und einer der gepaarten Source- und Drain-Elektrode bereitgestellt ist, eine andere Größe als das Gebiet mit niedriger dielektrischer Konstante aufweist, das zwischen der Gate-Elektrode und einer anderen der gepaarten Source- und Drain-Elektrode angeordnet ist.
  11. Halbleitervorrichtung nach Anspruch 1, wobei der Gate-Isolationsfilm auch zwischen dem Gebiet mit niedriger dielektrischer Konstante des Zwischenschichtisolationsfilms und der Halbleiterschicht bereitgestellt ist.
  12. Halbleitervorrichtung nach Anspruch 1, wobei die Halbleiterschicht eine Kanalschicht und eine Barriereschicht beinhaltet, wobei die Barriereschicht zwischen der Kanalschicht und dem Gate-Isolationsfilm bereitgestellt ist, und die Barriereschicht einen Verbindungshalbleiter mit einer breiteren Bandlücke als eine Bandlücke der Kanalschicht beinhaltet.
  13. Halbleitervorrichtung nach Anspruch 1, wobei die Halbleiterschicht ein Verbindungshalbleitermaterial beinhaltet.
  14. Elektronische Einrichtung, die Folgendes umfasst: eine Halbleitervorrichtung, die Folgendes beinhaltet: eine Halbleiterschicht, einen Zwischenschichtisolationsfilm mit einem Durchgangsloch und ein Gebiet mit niedriger dielektrischer Konstante, wobei das Durchgangsloch so bereitgestellt ist, dass es der Halbleiterschicht gegenüberliegt, wobei das Gebiet mit niedriger dielektrischer Konstante für wenigstens einen Teil eines Bereichs um das Durchgangsloch herum bereitgestellt ist, eine Gate-Elektrode, die einen eingebetteten Abschnitt und einen verbreiterten Abschnitt beinhaltet, wobei der eingebettete Abschnitt in dem Durchgangsloch des Zwischenschichtisolationsfilms eingebettet ist, wobei der verbreiterte Abschnitt der Halbleiterschicht gegenüberliegt, wobei der Zwischenschichtisolationsfilm zwischen dem verbreiterten Abschnitt und der Halbleiterschicht liegt und zu einem Bereich um den eingebetteten Abschnitt herum verbreitert ist, und einen Gate-Isolationsfilm, der zwischen dem eingebetteten Abschnitt der Gate-Elektrode und der Halbleiterschicht bereitgestellt ist.
  15. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren Folgendes umfasst: Bilden einer Halbleiterschicht; Bilden eines Zwischenschichtisolationsfilms auf der Halbleiterschicht; Bilden eines Durchgangslochs und eines Gebiets mit niedriger dielektrischer Konstante in dem Zwischenschichtisolationsfilm, wobei das Durchgangsloch so angeordnet ist, dass es der Halbleiterschicht gegenüberliegt, wobei das Gebiet mit niedriger dielektrischer Konstante für wenigstens einen Teil eines Bereichs um das Durchgangsloch herum bereitgestellt ist; Bilden eines Gate-Isolationsfilms auf wenigstens einer Unterseite des Durchgangslochs; und Bilden einer Gate-Elektrode durch Einbetten eines elektrisch leitfähigen Films in dem Durchgangsloch des Zwischenschichtisolationsfilms über den Gate-Isolationsfilm und Bedecken des Durchgangslochs mit dem elektrisch leitfähigen Film, der zu einem Bereich des Durchgangslochs verbreitert ist.
  16. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 15, wobei der Zwischenschichtisolationsfilm durch Bilden einer ersten Isolationsschicht und einer zweiten Isolationsschicht auf der Halbleiterschicht in dieser Reihenfolge gebildet wird, und das Durchgangsloch und das Gebiet mit niedriger dielektrischer Konstante durch Bilden eines zweiten Durchgangslochs in der zweiten Isolationsschicht und Bilden eines ersten Durchgangslochs und des Gebiets mit niedriger dielektrischer Konstante in der ersten Isolationsschicht gebildet werden, wobei das erste Durchgangsloch mit dem zweiten Durchgangsloch kommuniziert.
  17. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 16, wobei das zweite Durchgangsloch durch Verwenden von Trockenätzen gebildet wird, und das erste Durchgangsloch durch Verwenden von Nassätzen gebildet wird.
DE112019001309.2T 2018-03-12 2019-02-14 Halbleitervorrichtung, halbleiterproduktionsverfahren und elektronische vorrichtung Withdrawn DE112019001309T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-044046 2018-03-12
JP2018044046 2018-03-12
PCT/JP2019/005228 WO2019176434A1 (ja) 2018-03-12 2019-02-14 半導体装置および半導体装置の製造方法、並びに電子機器

Publications (1)

Publication Number Publication Date
DE112019001309T5 true DE112019001309T5 (de) 2020-12-10

Family

ID=67907534

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019001309.2T Withdrawn DE112019001309T5 (de) 2018-03-12 2019-02-14 Halbleitervorrichtung, halbleiterproduktionsverfahren und elektronische vorrichtung

Country Status (3)

Country Link
US (1) US20210043744A1 (de)
DE (1) DE112019001309T5 (de)
WO (1) WO2019176434A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021100028A (ja) * 2019-12-20 2021-07-01 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法、並びに電子機器
US20230187529A1 (en) * 2020-05-13 2023-06-15 Nuvoton Technology Corporation Japan Semiconductor device for power amplification
US20230261099A1 (en) * 2020-07-20 2023-08-17 Sony Semiconductor Solutions Corporation Semiconductor device, semiconductor module, and wireless communication apparatus
JP2022029828A (ja) * 2020-08-05 2022-02-18 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法、並びに電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3486641B2 (ja) * 2000-12-12 2004-01-13 独立行政法人通信総合研究所 電界効果トランジスタの製造方法
WO2006080109A1 (ja) * 2005-01-25 2006-08-03 Fujitsu Limited Ｍｉｓ構造を有する半導体装置及びその製造方法
JP5789959B2 (ja) * 2010-11-12 2015-10-07 富士通株式会社 化合物半導体装置及びその製造方法
JP2012178458A (ja) * 2011-02-25 2012-09-13 Fujitsu Ltd 半導体装置の製造方法及び半導体基板の洗浄方法

Also Published As

Publication number Publication date
WO2019176434A1 (ja) 2019-09-19
US20210043744A1 (en) 2021-02-11

Similar Documents

Publication Publication Date Title
DE112019001309T5 (de) Halbleitervorrichtung, halbleiterproduktionsverfahren und elektronische vorrichtung
KR101359767B1 (ko) 고 효율 및/또는 고 전력 밀도의 넓은 밴드갭 트랜지스터들
EP2312634B1 (de) Transistoren mit Fluor-Behandlung
DE102013010487A1 (de) Gruppe III-Nitrid-Transistor unter Verwendung einer wiederaufgewachsenen Struktur
EP3008758B1 (de) Multigate-transistor mit hoher elektronenmobilität
DE102013008456A1 (de) In-situ Sperren-Oxidationstechniken und -gestaltungen
DE102012207370B4 (de) Selbstsperrender HEMT und Verfahren zu dessen Herstellung
EP2465142B1 (de) Halbleiterstruktur
DE102013008512A1 (de) Gruppe lll-Nitrid-Transistor mit Ladungs-Induzierschicht
EP1826823A2 (de) Transitoren of Nitridbasis für den Millimeterwellen-Betrieb
DE112011105978T5 (de) Gruppe III-N-Transistoren für Ein-Chip-System-(SOC-)Architektur mit Stromverwaltung und Hochfrequenzschaltungen
DE102013002986B4 (de) Integrierte Schottky-Diode für HEMTS und Verfahren zu deren Herstellung
DE102013108698B4 (de) III-Nitrid-Vorrichtung mit hoher Durchbruchspannung und Verfahren
DE112012000612T5 (de) lonenimplantierte und selbstjustierende Gate-Struktur für GaN-Transistoren
DE102013019401A1 (de) Transistor auf Gruppe III-Nitrid-Basis mit einem Gate-Dielektrikum mit einem Stoff auf Fluorid- oder Chlorid-Basis
DE102014107560A1 (de) Halbleiterbauelement und Verfahren
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE112014003545T5 (de) Integrierte Schaltung mit zusammenpassenden Schwellenspannungen und Verfahren zur Herstellung derselben
US20210111277A1 (en) Switching transistor and semiconductor module
DE112020006253T5 (de) Halbleitervorrichtung und verfahren zu deren herstellung und elektronische vorrichtung
US20220367697A1 (en) Group iii-nitride transistors with back barrier structures and buried p-type layers and methods thereof
DE112021001221T5 (de) Iii-nitrid-transistor mit einer deckschicht für hochfrequenz-operation
CN209747520U (zh) 一种新型增强型半导体器件
DE102017119356B4 (de) Halbleiter-lithographie-ausrichtungsstruktur mit epitaxieblocker
Lu Ultrawide Bandgap Nitride Semiconductor Heterojunction Field Effect Transistors

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee