DE112018005482T5 - Verfahren zum herstellen einer halbleitervorrichtung - Google Patents

Verfahren zum herstellen einer halbleitervorrichtung Download PDF

Info

Publication number
DE112018005482T5
DE112018005482T5 DE112018005482.9T DE112018005482T DE112018005482T5 DE 112018005482 T5 DE112018005482 T5 DE 112018005482T5 DE 112018005482 T DE112018005482 T DE 112018005482T DE 112018005482 T5 DE112018005482 T5 DE 112018005482T5
Authority
DE
Germany
Prior art keywords
procedure
sub
semiconductor wafer
wafer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112018005482.9T
Other languages
English (en)
Inventor
Shutaro TSUCHIMOCHI
Eisaku Tamba
Satoshi IKEO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Publication of DE112018005482T5 publication Critical patent/DE112018005482T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30608Anisotropic liquid etching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158Diaphragms, membranes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01FMEASURING VOLUME, VOLUME FLOW, MASS FLOW OR LIQUID LEVEL; METERING BY VOLUME
    • G01F1/00Measuring the volume flow or mass flow of fluid or fluent solid material wherein the fluid passes through a meter in a continuous flow
    • G01F1/68Measuring the volume flow or mass flow of fluid or fluent solid material wherein the fluid passes through a meter in a continuous flow by using thermal effects
    • G01F1/684Structural arrangements; Mounting of elements, e.g. in relation to fluid flow
    • G01F1/688Structural arrangements; Mounting of elements, e.g. in relation to fluid flow using a particular type of heating, cooling or sensing element
    • G01F1/69Structural arrangements; Mounting of elements, e.g. in relation to fluid flow using a particular type of heating, cooling or sensing element of resistive type
    • G01F1/692Thin-film arrangements
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0292Sensors not provided for in B81B2201/0207 - B81B2201/0285

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Fluid Mechanics (AREA)
  • Weting (AREA)
  • Measuring Volume Flow (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

Es wird ein Herstellungsverfahren in einer Herstellungstechnik einer Halbleitervorrichtung, die eine ultradünne Membran enthält, geschaffen, das zu einer Verbesserung der Produktionsausbeute beiträgt und eine hohe Praxistauglichkeit aufweist. Ein Verfahren zum Herstellen der Halbleitervorrichtung, die eine Membran enthält, gemäß der Erfindung enthält eine Prozedur, in der ein elektronisches Schaltungselement auf einer Oberfläche eines Halbleiterwafers gebildet wird, und eine Prozedur, in der eine Rückseite des Halbleiterwafers durch Ätzen entfernt wird, um die Membran zu bilden. Die Prozedur zum Bilden der Membran enthält eine Unterprozedur, in der ein Schutzband mit einer ultraviolett härtbaren Klebeschicht, die auf ein ultraviolettdurchlässiges Harzband geschichtet ist, auf einer Oberfläche des Halbleiterwafers angebracht wird, eine Unterprozedur, in der der Halbleiterwafer von einer Rückseitenoberfläche nassgeätzt wird, eine Unterprozedur, in der die Klebeschicht mit einem ultravioletten Strahl bestrahlt wird, und eine Unterprozedur, in der das Schutzband bei einer Temperatur, die gleich oder größer als eine Ätztemperatur des Nassätzens und gleich oder kleiner als eine Vicat-Erweichungstemperatur des Harzbandes ist, abgezogen wird.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Technologie eines mikroelektromechanischen Systems (MEMS) und insbesondere auf ein Verfahren zum stabilen Herstellen einer Halbleitervorrichtung, die eine Membranstruktur besitzt, in einem Halbleiterwafer.
  • Technischer Hintergrund
  • Das MEMS ist eine Vorrichtung, in der mechanische Elemente, Sensorelemente und elektronische Schaltungselemente auf einem Substrat (z. B. ein Halbleiterwafer) integriert sind. Der Marktumfang von MEMS-Vorrichtungen wuchs in den letzten Jahren über ein breites Spektrum von Anwendungsfeldern und MEMS-Vorrichtungen finden viel Aufmerksamkeit.
  • In einer MEMS-Vorrichtung ist, da verschiedene Elemente auf einem Substrat gebildet sind, wie oben beschrieben worden ist, eine Mikrofertigungstechnologie zum Bilden verschiedener Elemente eine Schlüsseltechnologie. Zusätzlich sind in einer derartigen Mikrofertigungstechnologie eine Technologie zum sicheren Halten eines Substrats und eine Technologie zum sicheren Schützen eines Bereichs (Nichtbearbeitungsbereich) außer dem zu bearbeitenden Bereich zusätzlich zu einer Technologie zur Mikrofertigungsbearbeitung selbst erforderlich.
  • Zum Beispiel offenbart PTL 1 ( JP 8-255781 A ) ein Verfahren zum Ätzen eines Halbleiterwafers, das eine erste Prozedur zum Bilden eines Schutzfilms durch Beschichten einer Nichtätzoberfläche eines Halbleiterwafers mit Silikonharz, eine zweite Prozedur zum Setzen des Halbleiterwafers in eine Spannvorrichtung des Ringtyps von einer Stirnfläche auf einer Seite in der Nähe des Schutzfilms zu einer ersten vorgegebenen Abmessung, eine dritte Prozedur zum Bilden eines antikorrosiven Stirnflächenfilms durch Abdecken des Silikonharzes in einer Lücke zwischen einer Stirnfläche in der Ätzoberfläche des Halbleiterwafers und der Spannvorrichtung des Ringtyps von der Stirnfläche in der Ätzoberfläche des Halbleiterwafers zu einer zweiten vorgegebenen Abmessung, eine vierte Prozedur das Durchführens einer Ätzbehandlung am Halbleiterwafer dort, wo der antikorrosive Stirnflächenfilm gebildet ist, und eine fünfte Prozedur des Abziehens des Schutzfilms, während der antikorrosive Stirnflächenfilm nach der Ätzbehandlung abgezogen wird, um die Spannvorrichtung des Ringtyps abzunehmen, enthält.
  • Gemäß PTL 1 ist es möglich, sicher zu verhindern, dass die Stirnfläche des Halbleiterwafers mit einer Ätzlösung durchsetzt wird.
  • PTL 2 ( JP 2004-143223 A ) offenbart ein Verfahren zum Bearbeiten eines Halbleiterwafers. Eine Klebefolie zum Bearbeiten des Halbleiterwafers enthält eine Klebeschicht, der durch Bestrahlen eines Materialfilms mit einem ultravioletten Strahl ein Haftvermögen gegeben wird und deren Haftvermögen durch Erhitzen verringert wird. Nachdem die Klebefolie mit dem Halbleiterwafer verbunden worden ist, wird der Halbleiterwafer bearbeitet. Danach wird die Klebeschicht der Klebefolie erhitzt, um die Klebefolie vom Halbleiterwafer abzuziehen.
  • Gemäß PTL 2 besteht kein Bedarf der Bestrahlung des ultravioletten Strahls, wenn die Klebefolie vom Halbleiterwafer abgezogen wird. Deshalb kann ein Wafer mit einem undurchsichtigen verbundenen Körper wie z. B. Metall verbunden werden. Zusätzlich wird eine Haftkraft der Klebeschicht durch Erhitzen verringert. Deshalb ist es möglich, die Klebefolie vom Halbleiterwafer einfach abzuziehen.
  • PTL 3 ( JP 2008-60151 A ) offenbart ein Verfahren zum Bearbeiten einer Rückseite eines Halbleiterwafers. Das Verfahren enthält eine Prozedur zum Kleben einer Klebefolie eines Strahlungshärtungstyps, wobei die Klebefolie eine Klebeschicht in einer einzelnen Oberfläche eines Materialfilms enthält, auf eine Oberfläche des Halbleiterwafers, die Unregelmäßigkeiten aufweist, eine Prozedur zum Schleifen der Rückseite des Halbleiterwafers in einem Zustand, in dem die Klebefolie des Strahlungshärtungstyps mit der Oberfläche des Halbleiterwafers verbunden ist, und eine Prozedur zum Durchführen einer Oberflächenbehandlung an der Rückseite des geschliffenen Halbleiterwafers, nachdem die Klebeschicht mit einem Strahlungsstrahl bestrahlt worden ist, um gehärtet zu werden.
  • Gemäß PTL 3 ist es unter Verwendung der Klebefolie des Strahlungshärtungstyps möglich, die Rückseite des Halbleiterwafers zu bearbeiten, was keine Risse des Halbleiterwafers und keine hinterlassene Paste auf dem Wafer verursacht und eine hohe Ausbeute sicherstellen kann.
  • Entgegenhaltungsliste
  • Patentliteratur
    • PTL 1: JP 8-255781 A
    • PTL 2: JP 2004-143223 A
    • PTL 3: JP 2008-60151 A
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Als ein Beispiel der MEMS-Vorrichtung existiert ein Luftdurchflusssensor für eine Fahrzeugkraftmaschine. Der Luftdurchflusssensor ist derart konfiguriert, dass ein elektronisches Schaltungselement (z. B. ein Heizwiderstand, ein Temperatursensorwiderstand) auf einer Hauptoberfläche des Halbleiterwafers gebildet ist und ein Bereich, in dem das elektronische Schaltungselement gebildet ist, als eine Membran, die ultradünn (z. B. im Bereich von 1 bis 5 µm dick) ist, aufgebaut ist, wobei eine Rückseite des Halbleiterwafers durch Ätzen entfernt wird. Mit anderen Worten besitzt der Luftdurchflusssensor eine Struktur, in der das elektronische Schaltungselement auf einer Grundoberflächenseite der ultradünnen Membran gebildet ist, wobei die Rückseitenoberfläche des Halbleiterwafers durch Ätzen entfernt wird.
  • Die ultradünne Membran im Luftdurchflusssensor trägt zur Verbesserung einer Antwortgeschwindigkeit des Sensors aufgrund der Verringerung der Wärmekapazität bei, wodurch die Struktur im Sinne der Leistungsfähigkeit bedeutsam ist.
  • Um den Luftdurchflusssensor herzustellen, wird normalerweise das elektronische Schaltungselement auf einer Hauptoberfläche des Halbleiterwafers (z. B. ein Siliziumwafer) gebildet und eine Rückseitenoberfläche des Halbleiterwafers wird durch Nassätzen entfernt, um die Membranstruktur zu bilden. Zum Zeitpunkt des Nassätzens wird, um den Bereich des elektronischen Elements (Nichtbearbeitungsbereich) nicht zu beeinflussen, die Oberfläche des Halbleiterwafers mit einer Ätzschutzschicht (z. B. ein Schutzwachs, ein Schutzband) beschichtet. Nach dem Nassätzen wird die Ätzschutzschicht abgezogen. Danach wird der Halbleiterwafer in Chip-Form geschnitten (Schneidprozedur).
  • Hier ist die Membran, die im Halbleiterwafer gebildet wird, bemerkenswert dünn und ihre mechanische Festigkeit ist extrem niedrig. Deshalb besteht das Problem, dass die Membran während eines Zeitraums, in dem die Ätzschutzschicht abgezogen wird, leicht beschädigt wird. Deshalb ist ein Prozess zum leichten Entfernen der Ätzschutzschicht, ohne die ultradünne Membran zu beschädigen, vom Standpunkt des Verbesserns der Produktionsausbeute des Luftdurchflusssensors wünschenswert.
  • Die Techniken, die in PTL 1 bis PTL 3 offenbart werden, werden derart betrachtet, dass sie operative Wirkungen in einem Umfang, der im jeweiligen Dokument beschrieben wird, aufweisen. Allerdings haben die Erfinder dieser Anmeldung eine einzelne Technik und eine einfache Kombination der Techniken, die in PTL 1 bis PTL 3 offenbart werden, untersucht. Als ein Ergebnis waren PTL 1 bis PTL 3 nicht in der Lage, das Anforderungsniveau vom Standpunkt des Verhinderns einer Beschädigung der ultradünnen Membran und/oder der Praxistauglichkeit (Bearbeitungskosten) zu erfüllen.
  • Andererseits liegt dann, wenn das Schutzwachs als eine Ätzschutzschicht verwendet wird, eine Schwierigkeit vor, dass die elektronischen Schaltungselemente leicht beschädigt werden, wenn das Schutzwachs aufgebracht wird und das aufgebrachte Schutzwachs entfernt wird. Zusätzlich wird dann, wenn das Schutzwachs entfernt wird, leicht ein Teil des Schutzwachses in Oberflächenunregelmäßigkeiten, die durch das elektronische Schaltungselement bewirkt werden, hinterlassen.
  • Diese Faktoren tragen alle zu einer Verringerung der Produktionsausbeute bei.
  • Deshalb ist es eine Aufgabe der Erfindung, ein Herstellungsverfahren in einer Herstellungstechnik einer Halbleitervorrichtung, die eine ultradünne Membran enthält, zu schaffen, das zu einer Verbesserung der Produktionsausbeute beiträgt und eine hohe Praxistauglichkeit aufweist.
  • Lösung des Problems
  • Gemäß einem Aspekt der Erfindung wird ein Verfahren zum Herstellen einer Halbleitervorrichtung, die eine Membran enthält, geschaffen. Das Verfahren enthält eine Prozedur zum Bilden eines elektronischen Schaltungselements, in der ein elektronisches Schaltungselement auf einer ersten Oberfläche eines Halbleiterwafers gebildet wird, und eine Membranbildungsprozedur, in der eine zweite Oberfläche des Halbleiterwafers durch Ätzen an einer Rückseitenoberfläche eines Bereichs, in dem das elektronische Schaltungselement gebildet ist, entfernt wird, um die Membran zu bilden. Die Membranbildungsprozedur enthält eine Schutzbandanbringungsunterprozedur, in der ein Schutzband, das durch Schichten einer ultraviolett härtbaren Klebeschicht auf einem ultraviolettdurchlässigen Harzband erhalten wird, auf der ersten Oberfläche des Halbleiterwafers angebracht wird, eine Nassätzunterprozedur, in der der Halbleiterwafer von der zweiten Oberfläche nassgeätzt wird, eine Unterprozedur für ultraviolette Bestrahlung, in der die Klebeschicht mit einem ultravioletten Strahl bestrahlt wird, um eine Haftkraft der Klebeschicht zu verringern, und eine Schutzbandabziehunterprozedur, in der das Schutzband bei einer Temperatur, die gleich oder größer als eine Ätztemperatur der Nassätzunterprozedur und gleich oder kleiner als eine Vicat-Erweichungstemperatur des Harzbandes ist, abgezogen wird.
  • Vorteilhafte Wirkungen der Erfindung
  • Gemäß der Erfindung ist es möglich, ein Herstellungsverfahren in einer Herstellungstechnik einer Halbleitervorrichtung, die eine ultradünne Membran enthält, zu schaffen, das zu einer Verbesserung der Produktionsausbeute beiträgt und eine hohe Praxistauglichkeit aufweist.
  • Figurenliste
    • [1] 1 ist ein Ablaufplan, der eine Beispielprozedur eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Erfindung veranschaulicht.
    • [2] 2 ist eine schematische Querschnittansicht, die ein Beispiel eines Halbleiterwafers veranschaulicht, wobei ein elektronisches Schaltungselement gebildet ist.
    • [3] 3 ist eine schematische Querschnittansicht, die ein Beispiel des Halbleiterwafers, an dem ein Schutzband angebracht ist, veranschaulicht.
    • [4] 4 ist eine schematische Draufsicht, die ein Beispiel einer Waferhaltespannvorrichtung veranschaulicht, eine schematische Querschnittansicht und eine schematische Querschnittansicht, die einen Zustand veranschaulicht, in dem die Waferhaltespannvorrichtung im Halbleiterwafer montiert ist.
    • [5] 5 ist eine schematische Querschnittansicht, die einen Überblick einer Schutzbandabziehprozedur veranschaulicht.
  • Beschreibung der Ausführungsformen
  • Die Erfindung kann im Verfahren zum Herstellen einer Halbleitervorrichtung, das oben beschrieben wird, wie folgt verbessert oder geändert werden.
    • (i) Die Membranbildungsprozedur enthält ferner eine Unterprozedur zur Waferhaltespannvorrichtungsbefestigung, in der eine Waferhaltespannvorrichtung im Halbleiterwafer montiert wird, wobei das Schutzband zwischen der Schutzbandanbringungsunterprozedur und der Nassätzunterprozedur daran angebracht wird. Die Waferhaltespannvorrichtung enthält einen Mechanismus, der einen Außenumfangsbereich des Halbleiter-Wafers von beiden Oberflächen des Halbleiter-Wafers über einen O-Ring einklemmt und zusammendrückt.
    • (ii) Der Druckmechanismus in der Waferhaltespannvorrichtung ist eine Anziehungskraft, die durch einen Magneten, der in die Waferhaltespannvorrichtung eingebaut ist, bewirkt wirkt.
    • (iii) Der Druckmechanismus in der Waferhaltespannvorrichtung ist eine Federkraft einer Federklemme, die in die Waferhaltespannvorrichtung eingebaut ist.
    • (iv) Die Membran besitzt eine Dicke im Bereich von 1 µm bis 5 µm und eine Größe im Bereich von 1 mm Kantenlänge bis 4 mm Kantenlänge.
    • (v) Das Harzband enthält eine Wärmebeständigkeit, derart, dass die Vicat-Erweichungstemperatur höher als die Ätztemperatur ist.
    • (vi) Der Halbleiterwafer ist ein Einkristallsiliziumwafer. Eine Ätzlösung der Nassätzunterprozedur ist eine Kaliumhydroxidlösung oder eine Tetramethylammoniumhydroxidlösung.
    • (vii) Die Halbleitervorrichtung ist ein Luftdurchflusssensor.
  • Im Folgenden werden Ausführungsformen gemäß der Erfindung über den Luftdurchflusssensor als ein Beispiel der Halbleitervorrichtung, die mit der Membran ausgestattet ist, unter Bezugnahme auf die Zeichnungen beschrieben. Allerdings ist die Erfindung nicht auf die Ausführungsformen hier beschränkt und kann mit dem verwandten Gebiet geeignet kombiniert werden oder kann auf der Grundlage des verwandten Gebiets in einem Umfang, der nicht von den technischen Gedanken der Erfindung abweicht, verbessert werden.
  • [Verfahren zum Herstellen einer Halbleitervorrichtung]
  • 1 ist ein Ablaufplan, der eine Beispielprozedur des Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der Erfindung veranschaulicht. Wie in 1 dargestellt ist, enthält das Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Erfindung grob eine Prozedur zum Bilden eines elektronischen Schaltungselements S1, eine Membranbildungsprozedur S2 und eine Schneidprozedur S3. Zusätzlich enthält die Membranbildungsprozedur S2 eine Schutzbandanbringungsunterprozedur S2a, die Unterprozedur zur Waferhaltespannvorrichtungsbefestigung S2b, eine Nassätzunterprozedur S2c, eine Unterprozedur für ultraviolette Bestrahlung S2d und eine Schutzbandabziehunterprozedur S2e. Im Folgenden wird jede Prozedur und Unterprozedur genauer beschrieben.
  • (Prozedur zum Bilden eines elektronischen Schaltungselements)
  • Diese Prozedur S1 ist eine Prozedur zum Bilden eines elektronischen Schaltungselements einer MEMS-Vorrichtung auf einer Hauptoberfläche (die als eine erste Oberfläche bezeichnet wird) des Halbleiterwafers. Das Verfahren zum Bilden des elektronischen Schaltungselements ist nicht besonders beschränkt und ein Verfahren des verwandten Gebiets kann eingesetzt werden. Zum Beispiel wird ein Siliziumwafer als der Halbleiterwafer verwendet und Ionen von Dotierstoffatomen können injiziert werden, um das elektronische Schaltungselement zu bilden.
  • 2 ist eine schematische Querschnittansicht, die ein Beispiel des Halbleiterwafers veranschaulicht, wobei das elektronische Schaltungselement gebildet ist. Eine MEMS-Vorrichtung besitzt normalerweise eine Größe von etwa einigen mm Kantenlänge. Deshalb können z. B. wenn ein Halbleiterwafer mit 6 Zoll Durchmesser verwendet wird, einige hundert bis zweitausend Chips aus einem Wafer erhalten werden. Mit anderen Worten werden, wie in 2 veranschaulicht ist, elektronische Schaltungselemente 2 in mehrere Bereichen auf einer ersten Oberfläche eines Halbleiterwafers 1 gebildet.
  • Ferner ist in der Erfindung die Prozedur zum Bilden eines elektronischen Schaltungselements S1 nicht darauf beschränkt, vor der Membranbildungsprozedur S2 durchgeführt zu werden. Allerdings wird in einem Fall, in dem eine mechanische Festigkeit der Membran niedrig ist, die Prozedur zum Bilden eines elektronischen Schaltungselements S1 von einem Standpunkt des Sicherstellens einer Produktionsausbeute bevorzugt vor der Membranbildungsprozedur durchgeführt (um eine Beschädigung der Membran während dieser Prozedur zu verhindern).
  • (Membranbildungsprozedur)
  • Diese Prozedur S2 ist eine Prozedur, in der die weitere Hauptoberfläche (die als eine zweite Oberfläche bezeichnet wird) des Halbleiterwafers auf einer Rückseitenoberfläche eines Bereichs, in dem das elektronische Schaltungselement gebildet ist, durch Ätzen entfernt wird, um die Membran zu bilden. Wie oben beschrieben wird, enthält diese Prozedur S2 mehrere Unterprozeduren S2a bis S2e.
  • Unterprozedur für Schutzbandanbringung
  • Diese Unterprozedur S2a ist eine Unterprozedur, in der das Schutzband auf der ersten Oberfläche des Halbleiterwafers 1 angebracht ist, wobei das elektronische Schaltelement 2 derart gebildet ist, dass das elektronische Schaltelement 2 nicht durch das nachfolgende Nassätzen beeinflusst wird. Es ist bevorzugt, als ein Schutzband ein Schutzband zu verwenden, in dem ein ultraviolett härtbarer Klebstoff (z. B. ein ultraviolett härtbarer Klebstoff aus Acrylharz) auf ein ultraviolettdurchlässiges Harzband (z. B. ein Polyolefinband) geschichtet ist. Zusätzlich ist bevorzugt, als ein Harzband ein Harzband zu verwenden, das eine derartige Wärmebeständigkeit aufweist, dass die Vicat-Erweichungstemperatur des Harzbandes höher als die Ätztemperatur des nachfolgenden Nassätzens ist.
  • 3 ist eine schematische Querschnittansicht, die ein Beispiel des Halbleiterwafers, an dem ein Schutzband angebracht ist, veranschaulicht. Wie in 3 veranschaulicht ist, ist das Schutzband 3 (ein Harzband 4, eine Klebeschicht 5) auf der ersten Oberfläche, auf der das elektronische Schaltungselement 2 des Halbleiterwafers 1 gebildet ist, angebracht.
  • Das Verfahren zum Anbringen des Schutzbandes 3 ist nicht besonders beschränkt und ein Verfahren des verwandten Gebiets kann eingesetzt werden. Zum Beispiel wird die zweite Oberfläche des Halbleiterwafers 1 durch Vakuumabsorption befestigt und das Schutzband 3 kann auf der ersten Oberfläche angebracht werden, während eine Spannkraft derart eingestellt wird, dass das Schutzband 3 nicht knittert.
  • Außerdem wird ein zusätzlicher Abschnitt des Schutzbandes 3, der von der äußeren Erscheinungsform des Halbleiterwafers 1 vorsteht, wünschenswerterweise entlang der äußeren Erscheinungsform des Halbleiterwafers 1 abgeschnitten.
  • Unterprozedur für Waferhaltespannvorrichtungsbefestigung
  • Diese Unterprozedur S2b ist eine Unterprozedur, in der die Waferhaltespannvorrichtung im Halbleiterwafer 1 montiert wird, wobei das Schutzband 3 angebracht wird. Diese Unterprozedur S2b ist keine wesentliche Unterprozedur, sondern wird vom Standpunkt des Verhinderns einer Verringerung der Produktionsausbeute, die durch die unerwünschte Ätzlösung bewirkt wird, die vom Ende des Schutzbandes 3 während des nachfolgenden Nassätzens durchdringt, bevorzugt durchgeführt.
  • 4 ist eine schematische Draufsicht, die ein Beispiel der Waferhaltespannvorrichtung veranschaulicht, eine schematische Querschnittansicht und eine schematische Querschnittansicht, die einen Zustand veranschaulicht, in dem die Waferhaltespannvorrichtung im Halbleiterwafer montiert ist. Wie in 4 veranschaulicht ist, ist eine Waferhaltespannvorrichtung 10 mit einer ersten Spannvorrichtung 11 und einer zweiten Spannvorrichtung 12 konfiguriert. Die zweite Spannvorrichtung 12 ist ringförmig, wobei ein zu ätzender Bereich weitgehend geöffnet ist. Jede der ersten Spannvorrichtung 11 und der zweiten Spannvorrichtung 12 enthält einen elastischen O-Ring 13, der ausgelegt ist, am Außenumfangsbereich des Halbleiterwafers 1 anzuliegen, und ist derart montiert, dass sie den Außenumfangsbereich des Halbleiterwafers 1 von beiden Oberflächen des Halbleiterwafers 1 durch den O-Ring 13 einklemmt.
  • Die erste Spannvorrichtung 11, die zweite Spannvorrichtung 12 und der O-Ring 13 sind bevorzugt durch ein Material konfiguriert, wovon mindestens die äußerste Oberfläche eine derartige chemische Beständigkeit besitzt, dass sie einem Eintauchen in eine Ätzlösung widerstehen kann. Bevorzugt kann z. B. Polytetrafluorethylen (PTFE) oder Polyphenylensulfid (PPS) verwendet werden.
  • Ferner ist in 4 die erste Spannvorrichtung 11 scheibenförmig gebildet, jedoch ist die Erfindung nicht darauf beschränkt. Ähnlich zur zweiten Spannvorrichtung 12 kann die erste Spannvorrichtung 11 ringförmig gebildet werden. Zusätzlich sind die äußeren Erscheinungsformen der ersten Spannvorrichtung 11 und der zweiten Spannvorrichtung 12 nicht auf eine Kreisform beschränkt und können eine Rechteckform besitzen. Mehrere Halbleiterwafer 1 können in der ersten Spannvorrichtung 11 und der zweiten Spannvorrichtung 12 montiert werden.
  • Die Waferhaltespannvorrichtung 10 (die erste Spannvorrichtung 11, die zweite Spannvorrichtung 12) enthält bevorzugt einen Mechanismus, der den Halbleiterwafer 1 zum Zeitpunkt des Befestigens auf den Halbleiterwafer 1 drückt. Als ein Druckmechanismus wird bevorzugt eine Anziehungskraft eines Magneten (z. B. ein Seltenerdmagnet), der in die Waferhaltespannvorrichtung 10 eingebaut ist, verwendet. Falls ein Magnet in die Waferhaltespannvorrichtung 10 eingebaut ist, können die Magneten sowohl in die erste Spannvorrichtung 11 als auch in die zweite Spannvorrichtung 12 eingebaut sein. Darüber hinaus kann ein Magnet in eine der Spannvorrichtungen eingebaut sein und ein ferromagnetisches Material wie z. B. Eisen kann in die andere Spannvorrichtung eingebaut sein.
  • Zusätzlich kann als ein weiterer Druckmechanismus eine Federkraft einer Federklemme oder einer Klammer, die die Waferhaltespannvorrichtung 10 einklemmt, verwendet werden.
  • Mit dem Druckmechanismus der Waferhaltespannvorrichtung 10 kompensiert selbst dann, wenn die Klebeschicht 5 beim Ende des Schutzbandes 3 während des Nassätzens in die Ätzlösung ausgeschmolzen wird und die Dicke dünn wird, der Druckmechanismus der Waferhaltespannvorrichtung 10 die Abnahme der Dicke (und entfernt einen Raum aufgrund der Abnahme der Dicke). Deshalb ist es möglich, das Durchdringen der Ätzlösung zu verhindern. Als ein Ergebnis ist es möglich, eine Verringerung der Produktionsausbeute, die durch das Durchdringen unerwünschter Ätzlösung bewirkt wird, zu verhindern.
  • Unterprozedur für Nassätzung
  • Diese Unterprozedur S2c ist eine Unterprozedur, in der die Membran an einem gewünschten Ort durch Nassätzen des Halbleiterwafers 1 aus der zweiten Oberfläche gebildet wird. Das Nassätzverfahren ist nicht besonders beschränkt und ein Verfahren des verwandten Gebiets kann eingesetzt werden. Zum Beispiel kann, falls der Halbleiterwafer 1 ein Einkristallsiliziumwafer ist, ein anisotropes Kristallnassätzen unter Verwendung einer Kaliumhydroxidlösung oder einer Tetramethylammoniumhydroxidlösung als eine Ätzlösung geeignet eingesetzt werden, nachdem eine Ätzmaske in einem Bereich, der nicht geätzt werden soll, gebildet worden ist.
  • Der Halbleiterwafer 1 mit montierter Waferhaltespannvorrichtung 10 wird durch Eintauchen des Halbleiterwafers 1 in eine Ätzlösung während eines Zeitraums, der einer Ätzgeschwindigkeit und einer erwarteten Ätztiefe entspricht, nassgeätzt. Ferner wird, um die Ätzgeschwindigkeit zu verbessern (d. h. um die Ätzzeit zu verringern), die Ätztemperatur (die Temperatur der Ätzlösung) normalerweise zu im Bereich von 70 bis 80 °C gesteuert.
  • Nachdem das Nassätzen in einem vorgegebenen Zeitraum durchgeführt worden ist, wird der Halbleiterwafer 1 mit montierter Waferhaltespannvorrichtung 10 herausgenommen und durch reines Wasser gereinigt und getrocknet. Danach wird die Waferhaltespannvorrichtung 10 abgenommen.
  • Unterprozedur für ultraviolette Bestrahlung
  • Diese Unterprozedur S2d ist eine Unterprozedur, in der die Klebeschicht 5 mit einem ultravioletten Strahl bestrahlt wird, um eine Haftkraft der Klebeschicht 5 des Schutzbandes 3 zu reduzieren. Wie oben beschrieben wurde, ist die Klebeschicht 5 aus einem ultraviolett härtbaren Klebstoff hergestellt. Der ultraviolett härtbare Klebstoff besitzt ein spezifisches Merkmal, indem er vor der Bestrahlung mit einem ultravioletten Strahl eine starke Haftkraft aufweist, die Haftkraft jedoch aufgrund einer Bestrahlung mit dem ultravioletten Strahl stark reduziert wird. Das Verfahren zum Bestrahlen mit dem ultravioletten Strahl ist nicht besonders beschränkt und ein Verfahren des verwandten Gebiets kann eingesetzt werden. In dieser Unterprozedur S2d wird die Haftkraft der Klebeschicht 5 reduziert, um das Abziehen des Schutzbandes 3 im Voraus vorzubereiten.
  • Unterprozedur für Schutzbandabziehung
  • Diese Unterprozedur S2e ist eine Unterprozedur, in der das Schutzband 3 bei einer Temperatur gleich oder größer als die Ätztemperatur der Nassätzunterprozedur S2c und gleich oder kleiner als die Vicat-Erweichungstemperatur des Harzbandes 4 abgezogen wird. Die Erfindung besitzt in der Unterprozedur S2e ein bemerkenswertes Merkmal.
  • Die Erfinder dieser Anmeldung haben das Problem, dass eine ultradünne Membran, die durch Ätzen gebildet wird, zum Zeitpunkt des Abziehens des Schutzbandes im verwandten Gebiet unter Verwendung des Schutzbandes als eine Ätzschutzschicht leicht beschädigt wird, genau untersucht und erwogen und haben Folgendes bestimmt.
  • Während des Nassätzens der Nassätzunterprozedur S2c wird der Halbleiterwafer 1 zur Ätztemperatur erhitzt und selbstverständlich wird auch das Schutzband 3 zur Ätztemperatur erhitzt. Dann wird erwogen, dass die Klebeschicht 5 des Schutzbandes 3 thermisch erweicht wird, entlang Oberflächenunregelmäßigkeiten, die durch das elektronische Schaltungselement 2 bewirkt werden, fließt und in ihnen angebracht wird. Wenn eine Raumtemperatur nach der Nassätzunterprozedur S2c wiederhergestellt wird, wird erwogen, dass die Klebeschicht 5 von einem thermisch erweichten Zustand zu einem normalen Zustand (einem Zustand außer dem thermisch erweichten Zustand) zurückkehrt.
  • Danach wird die Haftkraft der Klebeschicht 5 durch die Unterprozedur für ultraviolette Bestrahlung S2d wesentlich reduziert. Allerdings wird erwogen, dass eine Befestigungskraft (der sogenannte Ankereffekt), die durch die Klebeschicht 5, die in den Oberflächenunregelmäßigkeiten des elektronischen Schaltungselements 2 verwurzelt ist, bewirkt wird, übrig ist. Dann wird erwogen, dass die ultradünne Membran als Ergebnis des Ankereffekts zerbrochen wird.
  • Deshalb haben die Erfinder dieser Anmeldung erwogen, dass die Klebeschicht 5 von den Oberflächenunregelmäßigkeiten des elektronischen Schaltungselements 2 reibungslos abgezogen wird, wenn die Klebeschicht 5 zu einem Zustand zurückgeführt wird, in dem der Ankereffekt erhalten wird. Mit anderen Worten wird erwogen, dass die Klebeschicht 5 reibungslos abgezogen wird, wenn die Schicht zum Zeitpunkt des Nassätzens im gleichen Umfang des thermisch erweichten Zustands oder mehr thermisch erweicht wird (insbesondere wird die Schicht zur Ätztemperatur oder mehr erhitzt).
  • Andererseits beginnt als verschiedene Typen von Versuchsergebnissen, die durch die Erfinder dieser Anmeldung erhalten wurden, wenn die Temperatur der Schutzbandabziehunterprozedur erhöht wird, das Harzband 4 sich auszudehnen und eine Abziehspannung verbreitet sich unregelmäßig (es werden einige Orte erzeugt, an denen die Abziehbelastung konzentriert ist). Deshalb wird bestimmt, dass die ultradünne Membran leicht zerbrochen wird. Dann wurde festgestellt, dass die Temperatur, bei der das Harzband 4 beginnt, sich auszudehnen, eine starke Beziehung zu der Vicat-Erweichungstemperatur (die durch JIS K7206 gemessen werden kann) des Harzbandes 4 aufweist.
  • Aus den oben beschriebenen wird diese Unterprozedur S2e bei einer Temperatur, die gleich oder größer als die Ätztemperatur der Nassätzunterprozedur S2c und gleich oder kleiner als die Vicat-Erweichungstemperatur des Harzbandes 4 ist, bevorzugt durchgeführt.
  • 5 ist eine schematische Querschnittansicht, die den Überblick der Schutzbandabziehprozedur veranschaulicht. Wie in 5 veranschaulicht wird, ist ein Betriebsverfahren dieser Unterprozedur S2e nicht besonders beschränkt und das herkömmliche Verfahren kann verwendet werden, wenn die oben beschriebene Temperaturbedingung erfüllt ist. Zum Beispiel kann als ein Temperatursteuerverfahren der Abziehvorgang auf einem Heiztisch durchgeführt werden. Eine Abziehgeschwindigkeit im Bereich von 1 bis 30 mm/s ist bevorzugt anwendbar. Zusätzlich kann als ein Abziehwinkel (ein Hilfswinkel, der durch eine Ziehrichtung des Schutzbandes und das Schutzband in einem Verbindungszustand gebildet wird) ein stumpfer Winkel bevorzugt verwendet werden (der Abziehwinkel in 5 ist 180°).
  • (Schneidprozedur)
  • Diese Prozedur S3 ist eine Prozedur, in der der Halbleiterwafer 1, in dem das elektronische Schaltungselement 2 und eine Membran 6 (siehe 5) gebildet sind, in eine Chip-Form geschnitten wird. Das Schneidverfahren ist nicht besonders beschränkt und ein Verfahren des verwandten Gebiets kann eingesetzt werden.
  • Beispiele
  • Im Folgenden wird die Erfindung unter Verwendung von Experimentbeispielen genauer beschrieben. Darüber hinaus ist die Erfindung nicht auf diese Experimentbeispiele beschränkt.
  • Ein 6 Zoll-Einkristallsiliziumwafer wurde als der Halbleiterwafer 1 verwendet und die Prozedur zum Bilden eines elektronischen Schaltungselements S1 bis zur Nassätzunterprozedur S2c wurden durchgeführt, um die elektronischen Schaltungselemente 2 und die Membranen 6 (Dicke: 2 µm, Größe: 2 mm Kantenlänge), die etwa 2.000 Chips pro Wafer entsprechen, zu bilden. Die Ätztemperatur in der Nassätzunterprozedur S2c wurde zu 70 °C gesetzt. Als ein Ergebnis des Überprüfens der Vicat-Erweichungstemperatur des Harzbandes 4 lag sie bei etwa 95 °C.
  • Dann wurde nach der Unterprozedur für ultraviolette Bestrahlung S2d die Schutzbandabziehunterprozedur S2e in einem Abziehtemperaturzustand im Bereich von 50 bis 100 °C durchgeführt. Der Abziehwinkel wurde zu 180° gesetzt (siehe 5) und die Abziehgeschwindigkeit wurde zu 10 mm/s gesetzt. Bei jeder Abziehtemperatur wurde eine Beschädigungsauftrittsrate der Membran 6 unter Verwendung der Membranen 6, die etwa 10.000 Chips entsprechen, als ein Nenner überprüft. Die Beschädigungsauftrittsrate von weniger als 0,1 % wurde als bestanden festgelegt und die Beschädigungsauftrittsrate von 0,1 % oder mehr wurde als Fehler festgelegt. Die Ergebnisse sind in Tabelle 1 veranschaulicht. [Tabelle 1]
    Tabelle 1: Beziehung zwischen Abziehtemperaturen und
    Beschädigungsauftrittsraten der Membran in der
    Schutzbandabziehunterprozedur
    Abziehtemperatur (°C) 50 60 70 80 90 100
    Beschädigungsauftrittsrate (%) 55 2,1 0,02 0,01 0,09 0,14
    Bestimmung von Bestanden oder Fehler Fehler Bestanden Fehler
  • Wie in Tabelle 1 veranschaulicht ist, wurde ein Fall, in dem die Abziehtemperatur im Bereich von 50 bis 60 °C war, was niedriger als die Ätztemperatur ist, als Fehler bestimmt. Es wird erwogen, dass als Grund des oben beschriebenen Fehlers das thermische Erweichen der Klebeschicht 5 nicht ausreichend war. Andererseits wurde auch dann ein Fehler bestimmt, wenn die Abziehtemperatur 100 °C war, was die Vicat-Erweichungstemperatur des Harzbandes 4 überschreitet. Es wird erwogen, dass sich als der Grund des oben beschriebenen Fehlers das Harzband 4 ausdehnte und eine Spannung, die an die Membran 6 angelegt wurde, zur Zeit des Abziehens ungleichmäßig war. Im Gegensatz wurde ein Fall, in dem die Abziehtemperatur im Bereich von 70 bis 90 °C lag, was gleich oder größer als die Ätztemperatur des Harzbandes 4 ist, als bestanden bestimmt.
  • Aus dem oben beschriebenen Experiment wurde bestätigt, dass das Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Erfindung zu einer Verbesserung der Produktionsausbeute beiträgt. Zusätzlich besteht kein Bedarf für eine bestimmte Vorrichtung oder eine bestimmte Prozedur im Herstellungsverfahren, wenn der Zweck der Schutzbandabziehunterprozedur erreicht wird. Deshalb kann man sagen, dass die Praxistauglichkeit erhöht ist.
  • Bezugszeichenliste
  • 1
    Halbleiterwafer
    2
    elektronisches Schaltungselement
    3
    Schutzband
    4
    Harzband
    5
    Klebeschicht
    6
    Membran
    10
    Waferhaltespannvorrichtung
    11
    erste Spannvorrichtung
    12
    zweite Spannvorrichtung
    13
    O-Ring
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 8255781 A [0004, 0009]
    • JP 2004143223 A [0006, 0009]
    • JP 2008060151 A [0008, 0009]

Claims (8)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, die eine Membran enthält, das Folgendes umfasst: eine Prozedur zum Bilden eines elektronischen Schaltungselements, in der ein elektronisches Schaltungselement auf einer ersten Oberfläche eines Halbleiterwafers gebildet wird; und eine Membranbildungsprozedur, in der eine zweite Oberfläche des Halbleiterwafers durch Ätzen an einer Rückseitenoberfläche eines Bereichs, in dem das elektronische Schaltungselement gebildet ist, entfernt wird, um die Membran zu bilden, wobei die Membranbildungsprozedur Folgendes enthält: eine Schutzbandanbringungsunterprozedur, in der ein Schutzband, das durch Schichten einer ultraviolett härtbaren Klebeschicht auf einem ultraviolettdurchlässigen Harzband erhalten wird, auf der ersten Oberfläche des Halbleiterwafers angebracht wird, eine Nassätzunterprozedur, in der der Halbleiterwafer von der zweiten Oberfläche nassgeätzt wird, eine Unterprozedur für ultraviolette Bestrahlung, in der die Klebeschicht mit einem ultravioletten Strahl bestrahlt wird, um eine Haftkraft der Klebeschicht zu verringern, und eine Schutzbandabziehunterprozedur, in der das Schutzband bei einer Temperatur, die gleich oder größer als eine Ätztemperatur der Nassätzunterprozedur und gleich oder kleiner als eine Vicat-Erweichungstemperatur des Harzbandes ist, abgezogen wird.
  2. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 1, wobei die Membranbildungsprozedur ferner eine Unterprozedur zur Waferhaltespannvorrichtungsbefestigung enthält, in der eine Waferhaltespannvorrichtung im Halbleiterwafer montiert wird, wobei das Schutzband zwischen der Schutzbandanbringungsunterprozedur und der Nassätzunterprozedur angebracht wird, und die Waferhaltespannvorrichtung einen Mechanismus enthält, der einen Außenumfangsbereich des Halbleiter-Wafers von beiden Oberflächen des Halbleiter-Wafers über einen O-Ring einklemmt und zusammendrückt.
  3. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 2, wobei der Druckmechanismus in der Waferhaltespannvorrichtung eine Anziehungskraft ist, die durch einen Magneten, der in die Waferhaltespannvorrichtung eingebaut ist, bewirkt wirkt.
  4. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 2, wobei der Druckmechanismus in der Waferhaltespannvorrichtung eine Federkraft ist, die durch eine Federklemme, die in die Waferhaltespannvorrichtung eingebaut ist, bewirkt wird.
  5. Verfahren zum Herstellen der Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei die Membran eine Dicke im Bereich von 1 µm bis 5 µm und eine Größe im Bereich von 1 mm Kantenlänge bis 4 mm Kantenlänge besitzt.
  6. Verfahren zum Herstellen der Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei das Harzband eine Wärmebeständigkeit enthält, derart, dass die Vicat-Erweichungstemperatur höher als die Ätztemperatur ist.
  7. Verfahren zum Herstellen der Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei der Halbleiterwafer ein Einkristallsiliziumwafer ist und eine Ätzlösung der Nassätzunterprozedur eine Kaliumhydroxidlösung oder eine Tetramethylammoniumhydroxidlösung ist.
  8. Verfahren zum Herstellen der Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die Halbleitervorrichtung ein Luftdurchflusssensor ist.
DE112018005482.9T 2017-09-28 2018-08-01 Verfahren zum herstellen einer halbleitervorrichtung Pending DE112018005482T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-187802 2017-09-28
JP2017187802 2017-09-28
PCT/JP2018/028793 WO2019064906A1 (ja) 2017-09-28 2018-08-01 半導体デバイスの製造方法

Publications (1)

Publication Number Publication Date
DE112018005482T5 true DE112018005482T5 (de) 2020-10-15

Family

ID=65903809

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018005482.9T Pending DE112018005482T5 (de) 2017-09-28 2018-08-01 Verfahren zum herstellen einer halbleitervorrichtung

Country Status (3)

Country Link
JP (1) JPWO2019064906A1 (de)
DE (1) DE112018005482T5 (de)
WO (1) WO2019064906A1 (de)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006013115A (ja) * 2004-06-25 2006-01-12 Seiko Epson Corp エッチング方法及び微細構造体の製造方法
JP5082211B2 (ja) * 2005-03-25 2012-11-28 富士電機株式会社 半導体装置の製造方法
JP4353975B2 (ja) * 2006-11-29 2009-10-28 日東電工株式会社 粘着シートの貼付・剥離方法及び粘着シートの貼付装置並びに粘着シートの剥離装置
JP2008218919A (ja) * 2007-03-07 2008-09-18 Nec Electronics Corp 半導体ウエハの表面保護方法および表面保護構造
JP2010067782A (ja) * 2008-09-10 2010-03-25 Tokyo Seimitsu Co Ltd 表面保護フィルム剥離装置
JP5547954B2 (ja) * 2009-12-14 2014-07-16 日東電工株式会社 粘着テープ剥離方法およびその装置

Also Published As

Publication number Publication date
WO2019064906A1 (ja) 2019-04-04
JPWO2019064906A1 (ja) 2020-04-02

Similar Documents

Publication Publication Date Title
DE2333787C3 (de) Für weiche Röntgenstrahlen durchlässiges Substrat für eine Maske aus einer weiche Röntgenstrahlen absorbierenden Schicht
DE19805146B4 (de) Verfahren zur Chipherstellung und eine druckempfindliche Haftschicht für die Chipherstellung
DE10037741A1 (de) Verfahren zur Herstellung von Halbleiterchips
WO2020228893A1 (de) Verfahren zur herstellung eines ein trägersubstrat aufweisenden displays, ein nach diesem verfahren hergestelltes trägersubstrat sowie ein für ein flexibles display bestimmtes deckglas
DE19508502A1 (de) Substratträger-Spanneinrichtung und Verfahren zum Herstellen eines LCD-Elements unter Verwendung desselben
DE1665794A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
EP0999583B1 (de) Stabilisierung eines Substrats mittels Trägerelement
DE3022748C2 (de) Photoätzverfahren
DE3119682C2 (de)
DE69225881T2 (de) Verfahren zur Herstellung eines Substrates vom SOI-Typ mit einer uniformen dünnen Silizium-Schicht
WO2010121702A1 (de) Vorrichtung zur ausrichtung und vorfixierung eines wafers
DE102004018250A1 (de) Wafer-Stabilisierungsvorrichtung und Verfahren zu dessen Herstellung
DE1302727C2 (de) Verfahren zum herstellen einer mit wenigstens einer elektrode versehenen kornschicht, vorzugsweise fuer halbleiterbauelemente
DE2620998A1 (de) Verfahren zur herstellung von traegern fuer die verarbeitung von ic-chips
DE69905985T2 (de) Verfahren zum Entschichten eines Resistmaterials
DE112018005482T5 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2849597A1 (de) Verfahren zur herstellung einer p-n- grenzschicht, insbesondere fuer eine zener- diode
DE102011117498B4 (de) Verfahren zum fertigen eines substrats
DE2355661B2 (de) Magnetempfindliches Dünnschichthalbleiterbauelement und Verfahren zu seiner Herstellung
DE1546014A1 (de) Verfahren zum AEtzen von Metallschichten mit laengs der Schichtdicke unterschiedlicher Zusammensetzung
DE3432846A1 (de) Herstellung einer lichtempfindlichen harzplatte
DE3339624A1 (de) Verfahren zur herstellung einer maske fuer die mustererzeugung in lackschichten mittels roentgenstrahllithographie
DE102019112472B3 (de) Verfahren zur Herstellung eines ein Trägersubstrat aufweisenden Displays sowie ein nach diesem Verfahren hergestelltes Trägersubstrat
DE3150056A1 (de) "maske zur verwendung bei lithopraphischen verfahren"
DE3934140A1 (de) Verfahren zur die ausbildung von getterfaehigen zentren induzierenden oberflaechenbehandlung von halbleiterscheiben und dadurch erhaeltliche beidseitig polierte scheiben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee