DE112017005521T5 - Elektronische vorrichtung - Google Patents

Elektronische vorrichtung Download PDF

Info

Publication number
DE112017005521T5
DE112017005521T5 DE112017005521.0T DE112017005521T DE112017005521T5 DE 112017005521 T5 DE112017005521 T5 DE 112017005521T5 DE 112017005521 T DE112017005521 T DE 112017005521T DE 112017005521 T5 DE112017005521 T5 DE 112017005521T5
Authority
DE
Germany
Prior art keywords
wiring patterns
resin molding
solder resist
straight
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017005521.0T
Other languages
English (en)
Inventor
Kosuke Suzuki
Atsushi Kashiwazaki
Yuki SANADA
Toshihiro Nakamura
Shinya Uchibori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE112017005521T5 publication Critical patent/DE112017005521T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/564Details not otherwise provided for, e.g. protection against moisture
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114Pad being close to via, but not surrounding the via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/285Permanent coating compositions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989Coating free areas, e.g. areas other than pads or lands free of solder resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation
    • H05K2203/1327Moulding over PCB locally or completely
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ein Lötstopplack (3) ist so konfiguriert, dass Musterabdeckabschnitte (3a) des Lötstopplacks (3), die gerade Abschnitte (1ca) von benachbarten Verdrahtungsmustern (1c) abdecken, in einem Bereich außerhalb eines Harzformteils (4) voneinander getrennt sind. Auch bei einem Riss im Lötstopplack (3) entstehen keine Risse, die eine Verbindung zwischen den benachbarten Verdrahtungsmustern (1c) herstellen. Von daher kommt es, auch wenn Feuchtigkeit durch Kondensation oder dergleichen in den Riss eintritt, weniger wahrscheinlich zu einem Kurzschluss zwischen den benachbarten Verdrahtungsmustern (1c).

Description

  • QUERVERWEIS AUF IN BEZIEHUNG STEHENDE ANMELDUNG
  • Diese Anmeldung basiert auf der am 1. November 2016 eingereichten japanischen Patentanmeldung Nr. 2016-214541 , auf deren Offenbarung hiermit vollinhaltlich Bezug genommen ist.
  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich auf eine elektronische Vorrichtung, bei der auf einem Substrat gebildete Verdrahtungsmuster mit einem Lötstopplack abgedeckt sind und der Lötstopplack und die Verdrahtungsmuster teilweise mit einem geformten Harz abgedeckt sind.
  • STAND DER TECHNIK
  • Bekannt ist eine elektronische Vorrichtung mit einer Konfiguration, bei der Verdrahtungsmuster, die auf einem Substrat gebildet sind, wie beispielsweise eine Leiterplatte, mit einem Lötstopplack abgedeckt sind und der Lötstopplack und die Verdrahtungsmuster teilweise mit einem geformten Harz abgedeckt sind. Der Lötstopplack ist so gebildet, dass er das Verdrahtungsmuster, mit Ausnahme eines elektrischen Verbindungsabschnitts des Verdrahtungsmusters, der mit einer Außenseite zu verbinden ist, wie beispielsweise eine Durchkontaktierung, vollständig abdeckt. Der Lötstopplack ist ferner gebildet, um zwischen benachbarten Verdrahtungsmustern, auch außerhalb des geformten Harzes, zu verbinden.
  • LITERATUR ZUM STAND DER TECHNIK
  • PATENTLITERATUR
  • Patentdokument 1: JP 2011-71181 A
  • KURZDARSTELLUNG DER ERFINDUNG
  • Wenn solch eine elektronische Vorrichtung unter schwierigen Umgebungsbedingungen verwendet wird, können Risse in dem Teil des Lötstopplacks auftreten, der aufgrund der thermischen Belastung vom geformten Harz freiliegt. In einem solchen Fall besteht die Befürchtung, dass bei Kondensation Feuchtigkeit in den Riss eindringen könnte und ein Kurzschluss zwischen den benachbarten Verdrahtungsmustern auftreten könnte.
  • Es ist Aufgabe der vorliegenden Offenbarung, eine elektronische Vorrichtung bereitzustellen, die in der Lage ist, einen Kurzschluss zwischen benachbarten Verdrahtungsmustern aufgrund eines Risses eines Lötstopplacks zu unterbinden.
  • Eine elektronische Vorrichtung gemäß einem Aspekt der vorliegenden Offenbarung weist auf: ein Substrat, das eine Oberfläche und eine andere Oberfläche gegenüber der einen Oberfläche aufweist und mehrere Verdrahtungsmuster beinhaltet, die jeweils mindestens einen geraden Abschnitt aufweisen; einen Lötstopplack, der die Verdrahtungsmuster abdeckt; eine elektronische Komponente, die elektrisch mit einem Abschnitt von mindestens einem der Verdrahtungsmuster auf der einen Oberfläche des Substrats verbunden ist, wobei der Abschnitt vom Lötstopplack freiliegt; und einen Harzformteil, der auf der einen Oberfläche des Substrats angeordnet ist, um die elektronische Komponente abzudecken und die Verdrahtungsmuster und den Lötstopplack teilweise abzudecken. Bei solch einer Konfiguration sind die Verdrahtungsmuster so angeordnet, dass sich die geraden Abschnitte zu einem, d.h. in einen Bereich außerhalb des Harzformteils erstrecken. Der Lötstopplack beinhaltet Musterabdeckabschnitte, die die geraden Abschnitte von mindestens zwei der Verdrahtungsmuster abdecken, und die Musterabdeckabschnitte sind in dem Bereich außerhalb des Harzformteils voneinander getrennt.
  • Die Musterabdeckabschnitte des Lötstopplacks, die die geraden Abschnitte der benachbarten Verdrahtungsmuster abdecken, sind, wie vorstehend beschrieben, voneinander getrennt. Selbst wenn der Lötstopplack gerissen ist, erstreckt sich daher kein Riss, um eine Verbindung zwischen den benachbarten Verdrahtungsmustern herzustellen. Auch wenn Feuchtigkeit durch Kondensation oder dergleichen in den Riss eintritt, ist es daher unwahrscheinlicher, dass ein Kurzschluss zwischen den benachbarten Verdrahtungsmustern auftritt.
  • Bei einer elektronischen Vorrichtung gemäß einem weiteren Aspekt der vorliegenden Offenbarung sind die Verdrahtungsmuster so angeordnet, dass sich die geraden Abschnitte in einen Bereich außerhalb des Harzformteils erstrecken. Der Lötstopplack beinhaltet Musterabdeckabschnitte, die die geraden Abschnitte der Verdrahtungsmuster abdecken, und einen Verbindungsabschnitt, der zwischen den Abdeckabschnitten verbindet. Ein Endabschnitt des Verbindungsabschnitts ragt in den Bereich außerhalb des Harzformteils. Die Musterabdeckabschnitte und der Verbindungsabschnitt sind konfiguriert, um ein Verhältnis von a > 2 x b zu erfüllen, wobei „a“ ein Abstand zwischen den benachbarten geraden Abschnitten ist und „b“ eine vorstehende Länge des Verbindungsabschnitts von einem Endabschnitt des Harzformteils ist.
  • Da der Abstand „a“ und die vorstehende Länge „b“, wie vorstehend beschrieben, definiert sind, um das Verhältnis von a > 2 x b zu erfüllen, kann ein Überschneiden von entstandenen Rissen eingeschränkt werden. Dementsprechend ist es unwahrscheinlicher, dass bei Kondensation oder dergleichen ein Kurzschluss zwischen den benachbarten Verdrahtungsmustern auftritt.
  • Figurenliste
    • 1 zeigt eine Abbildung zur Veranschaulichung eines Layouts einer oberen Oberfläche einer Halbleitervorrichtung gemäß einer ersten Ausführungsform.
    • 2 zeigt eine Abbildung zur Veranschaulichung einer Querschnittsansicht entlang einer Linie II-II in 1.
    • 3 zeigt eine Abbildung zur Veranschaulichung einer vergrößerten Ansicht eines linken Eckabschnitts in 1.
    • 4 zeigt eine Abbildung zur Veranschaulichung eines teilweise vergrößerten Layouts einer oberen Oberfläche einer elektronischen Vorrichtung mit einem vollständig abdeckenden Lötstopplack als ein Vergleichsbeispiel.
    • 5 zeigt eine Abbildung zur Veranschaulichung eines vergrößerten Layouts einer oberen Oberfläche eines Teils einer elektronischen Vorrichtung gemäß einer zweiten Ausführungsform.
    • 6 zeigt eine Abbildung zur Veranschaulichung eines vergrößerten Layouts einer oberen Oberfläche eines Teils einer elektronischen Vorrichtung gemäß einer Modifikation der zweiten Ausführungsform.
    • 7 zeigt eine Abbildung zur Veranschaulichung eines vergrößerten Layouts einer oberen Oberfläche eines Teils einer elektronischen Vorrichtung gemäß der zweiten Ausführungsform.
    • 8 zeigt eine Abbildung zur Veranschaulichung eines Verhältnisses zwischen einem Ende eines Harzformteils, einem Ende eines Verbindungsabschnitts eines Lötstopplacks und einem Riss.
    • 9 zeigt eine Abbildung zur Veranschaulichung eines Verhältnisses zwischen einem Ende eines Harzformteils, einem Ende eines Verbindungsabschnitts eines Lötstopplacks und einem Riss gemäß einer weiteren Ausführungsform.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Nachstehend sind Ausführungsformen der vorliegenden Offenbarung unter Bezugnahme auf die Zeichnungen beschrieben. In der nachfolgenden Beschreibung der jeweiligen Ausführungsformen sind gleiche oder äquivalente Teile mit den gleichen Bezugszeichen versehen.
  • (Erste Ausführungsform)
  • Nachstehend ist eine elektronische Vorrichtung gemäß einer ersten Ausführungsform unter Bezugnahme auf die 1 bis 3 beschrieben. Die elektronische Vorrichtung ist beispielsweise an einem Fahrzeug, wie beispielsweise einem Auto, montiert und wird als Vorrichtung zur Ansteuerung jeder Vorrichtung des Fahrzeugs verwendet. Wenn die elektronische Vorrichtung beispielsweise zur Ansteuerung eines Mechanismus verwendet wird, der in einem Motorraum viel Wärme erzeugt, ist sie somit schwierigen Umgebungsbedingungen ausgesetzt, in denen sie eine thermische Belastung erfährt.
  • Wie in den 1 bis 3 gezeigt, wird eine Leiterplatte 1 in Form einer gedruckten Leiterplatte oder dergleichen in der elektronischen Vorrichtung als ein Substrat verwendet. Wenn die Leiterplatte 1 als gedruckte Leiterplatte gebildet ist, ist das Basismaterial Epoxidharz oder dergleichen.
  • Die Leiterplatte 1 weist, wie in 2 gezeigt, eine Oberfläche 1a und eine andere Oberfläche 1b gegenüber der einen Oberfläche 1a auf. Gewünschte Verdrahtungsmuster 1c, die durch Oberflächenverdrahtungen oder dergleichen bereitgestellt werden, sind auf der einen Oberfläche 1a gebildet. Die Verdrahtungsmuster 1c sind beispielsweise aus Kupfer aufgebaut. Die Verdrahtungsmuster 1c sind durch Ätzen oder dergleichen so ausgebildet, dass sie vorbestimmte Musterformen aufweisen.
  • Wie in den 1 und 3 gezeigt, werden die Verdrahtungsmuster 1c durch mehrere voneinander getrennte Abschnitte bereitgestellt. Jedes der Verdrahtungsmuster 1c weist ein Ende auf, das mit einem Kontaktstellenabschnitt 1d ausgebildet ist, und ein anderes Ende, das mit einer Durchkontaktierung 1e verbunden ist. So ist beispielsweise, wie durch eine gestrichelte Linie in 2 gezeigt, eine elektronische Komponente 2 auf dem Kontaktstellenabschnitt 1d befestigt. Auf diese Weise werden elektrische Verbindungen zwischen der elektronischen Komponente 2 und den Verdrahtungsmustern 1a hergestellt. Beispiele für die elektronische Komponente 2 umfassen einen Transistor, einen Kondensator, einen Widerstand und dergleichen, und die Anschlüsse der elektronischen Komponente 2 sind elektrisch mit den Kontaktstellenabschnitten 1d verbunden.
  • Die Durchkontaktierung 1e ermöglicht eine elektrische Verbindung zwischen dem Verdrahtungsmuster 1c und einer externen Vorrichtung, wenn ein Anschluss (nicht gezeigt), der beispielsweise eine Stiftform aufweist, in die Durchkontaktierung 1e eingeführt wird. Bei solch einer Konfiguration wird die elektronische Komponente 2 vom Kontaktstellenabschnitt 1d über das Verdrahtungsmuster 1c und die Durchkontaktierung 1e elektrisch mit der externen Vorrichtung verbunden.
  • Insbesondere ist jedes Verdrahtungsmuster 1c in einer Linienform ausgebildet. Obgleich nicht gezeigt, erstreckt sich das Verdrahtungsmuster 1c bis zu einer gewünschten Position, an der die elektronische Komponente 2 oder dergleichen montiert ist, innerhalb eines Harzformteils 4, der nachstehend noch beschrieben ist. Der Kontaktstellenabschnitt 1d ist an dem Ende gebildet, das sich zu der gewünschten Position erstreckt. In der Nähe der Außenkante des Harzformteils 4 sind die Verdrahtungsmuster 1c parallel angeordnet und erstrecken sich in einen Bereich außerhalb des Harzformteils 4. Der Abstand zwischen den benachbarten Verdrahtungsmustern 1c muss nicht unbedingt konstant sein. In der vorliegenden Ausführungsform ist jedoch der Fall gezeigt, dass der Abstand konstant ist.
  • Ferner ist, auf der einen Oberfläche 1a der Leiterplatte 1, ein Lötstopplack 3 gebildet, um die Verdrahtungsmuster 1c abzudecken. Der Lötstopplack 3 ist beispielsweise aus einem Material auf Epoxidbasis aufgebaut. Im Falle der vorliegenden Ausführungsform ist der Lötstopplack 3 in mehrere Abschnitte unterteilt, um jedes der Verdrahtungsmuster 1c separat abzudecken. Insbesondere ist, im Falle der vorliegenden Ausführungsform, der Lötstopplack 3 so ausgebildet, dass er die Verdrahtungsmuster 1c und die Peripherie der Verdrahtungsmuster 1c abdeckt. Bei einem geraden Abschnitt 1ca des Verdrahtungsmusters 1c ist die Breite des Lötstopplacks 3 größer als die Breite des geraden Abschnitts 1ca, um den geraden Abschnitt 1ca vollständig abzudecken, und ragt der Lötstopplack 3 von beiden Seiten des geraden Abschnitts 1cs um eine vorbestimmte Breite über.
  • Der Überstand des Lötstopplacks 3, der von beiden Seiten des geraden Abschnitts 1ca vorsteht, ist jedoch geringer als die Hälfte des Abstands zwischen den benachbarten geraden Abschnitten 1ca. Somit verbleibt ein vorbestimmter Spalt zwischen dem benachbarten Lötstopplack 3a. Das heißt, ein Abschnitt des Lötstopplacks 3, der entlang des geraden Abschnitts 1ca gebildet ist und den geraden Abschnitt 1ca abdeckt, ist als Musterabdeckabschnitt 3a bezeichnet. Benachbarte Musterabdeckabschnitte 3a, die die benachbarten geraden Abschnitte 1ca abdecken, sind voneinander beabstandet.
  • Der Lötstopplack 3 ist wenigstens auf der Innenwandoberfläche der Durchkontaktierung 1e nicht gebildet, so dass die Innenwandoberfläche der Durchkontaktierung 1e elektrisch mit dem Verbindungsanschluss (nicht gezeigt) verbunden werden kann.
  • Auf der einen Oberfläche 1a der Leiterplatte 1 ist der Harzformteil 4 so ausgebildet, dass er die elektronische Komponente 2 sowie die Verdrahtungsmuster 1c und den Lötstopplack 3 abdeckt. In diesem Beispiel wird der Harzformteil 4 durch eine Harzformtechnik, wie beispielsweise Formpressen oder Transferpressen, gebildet. Der Harzformteil 4 kann jedoch auch durch Vergießen oder dergleichen gebildet werden.
  • In der vorliegenden Ausführungsform weist der Harzformteil 4 eine rechteckige Form als obere Oberflächenform auf. Die Verdrahtungsmuster 1c und der Lötstopplack 3 sind teilweise vom Harzformteil 4 freiliegend, da sich die geraden Abschnitte 1ca und die Musterabdeckabschnitte 3a von einer Seite der rechteckigen oberen Form des Harzformteils 4 in den Bereich außerhalb des Harzformteils 4 erstrecken. Insbesondere sind der gerade Abschnitt 1ca und der Musterabdeckabschnitt 3a senkrecht zu der einen Seite des Harzformteils 4 „herausgezogen“.
  • Die elektronische Vorrichtung der vorliegenden Ausführungsform ist wie vorstehend beschrieben konfiguriert. Die gemäß obiger Beschreibung konfigurierte elektronische Vorrichtung wird elektrisch mit einer externen Vorrichtung verbunden, wenn mehrere Verbindungsanschlüsse, die aus einer Bodenoberfläche eines Gehäuses ragen, in die Durchkontaktierungen 1a eingefügt werden, um in direktem Kontakt mit den Durchkontaktierungen 1e zu stehen oder durch Lötmittel verbunden zu werden.
  • Für den Fall, dass solch eine elektronische Vorrichtung als Vorrichtung zur Ansteuerung jeder Vorrichtung eines Fahrzeugs verwendet wird, wie beispielsweise als Vorrichtung zur Ansteuerung eines Mechanismus, der eine große Menge an Wärme in einem Motorraum erzeugt, ist die elektronische Vorrichtung schwierigen Umgebungsbedingungen ausgesetzt, bei denen sie eine thermische Belastung erfährt. In solch einem Fall kann infolge der thermischen Belastung ein Riss im Lötstopplack 3 entstehen.
  • Folglich kann bei einer konventionellen Konfiguration, bei der ein Bereich verschieden von den Durchkontaktierungen 1e, wie in 4 gezeigt, mit dem Lötstopplack 3 abgedeckt ist, infolge des Risses ein Kurzschluss zwischen benachbarten Verdrahtungsmustern 1c auftreten, da der Lötstopplack 3 über die gesamte Oberfläche gebildet ist.
  • Demgegenüber sind, in der vorliegenden Ausführungsform, die Musterabdeckabschnitte 3a des Lötstopplacks 3, die die geraden Abschnitte 1ca der benachbarten Verdrahtungsmuster 1c abdecken, in dem Bereich außerhalb des Harzformteils 4 voneinander getrennt. Selbst wenn also ein Riss im Lötstopplack 3 auftritt, ist es weniger wahrscheinlich, dass sich der Riss so weit ausdehnt, dass die benachbarten Verdrahtungsmuster 1c verbunden werden. Dementsprechend ist es auch dann möglich, einen Kurzschluss zwischen den benachbarten Verdrahtungsmustern 1c zu unterbinden, wenn Feuchtigkeit durch Kondensation oder dergleichen in den Riss eintritt.
  • (Zweite Ausführungsform)
  • Nachstehend ist eine zweite Ausführungsform beschrieben. In der vorliegenden Ausführungsform ist ein Layout der oberen Oberfläche des Lötstopplacks 3 gegenüber demjenigen der ersten Ausführungsform modifiziert, sind die übrigen Konfigurationen jedoch denen der ersten Ausführungsform ähnlich. Nachstehend sind nur Konfigurationen beschrieben, die sich von der ersten Ausführungsform unterscheiden.
  • In der vorliegenden Ausführungsform sind die Musterabdeckabschnitte 3a, die die benachbarten geraden Abschnitte 1ca abdecken, wie in 5 gezeigt, miteinander verbunden. Ein Verbindungsabschnitt der Musterabdeckabschnitte 3a ist jedoch mit dem Harzformteil 4 abgedeckt, während die Musterabdeckabschnitte 3a in dem Bereich außerhalb des Harzformteils 4 voneinander getrennt sind. Das heißt, die Gesamtheit eines Endabschnitts des Verbindungsabschnitts 3b, der die Musterabdeckabschnitte 3a verbindet, die die benachbarten geraden Abschnitte 1ca abdecken, befindet sich in einem mit dem Harzformteil 4 abgedeckten Bereich als der Endabschnitt des Harzformteils 4.
  • Auch bei Kondensation wird der Eintritt von Feuchtigkeit in einen mit dem Harzformteil 4 abgedeckten Bereich eingeschränkt. Aus diesem Grund tritt bei Betauung, auch wenn der Lötstopplack 3 gerissen ist, keine Feuchtigkeit in den Riss ein, so dass ein Kurzschluss zwischen den benachbarten Verdrahtungsmustern 1c unterbunden werden kann. Dementsprechend können die gleichen Effekte wie in der ersten Ausführungsform erzielt werden.
  • (Modifikation der zweiten Ausführungsform)
  • In der zweiten Ausführungsform ist für den Fall, dass die Musterabdeckabschnitte 3a, die die benachbarten Verdrahtungsmuster 1c abdecken, über den Verbindungsabschnitt 3b verbunden sind, eine Struktur veranschaulicht, in der die Musterabdeckabschnitte 3a in dem Bereich außerhalb des Harzformteils 4 nicht verbunden sind. Solch eine Struktur ist nicht auf eine Struktur beschränkt, bei der sich die Gesamtheit des Endabschnitts des Verbindungsabschnitts 3b in dem mit dem Harzformteil 4 abgedeckten Bereich befindet. So ist beispielsweise eine Struktur anwendbar, bei der sich mindestens ein Teil des Endabschnitts des Verbindungsabschnitts 3b in dem mit dem Harzformteil 4 abgedeckten Bereich befindet. Der Endabschnitt des Verbindungsabschnitts 3b kann beispielsweise, wie in 6 gezeigt, teilweise in dem mit dem Harzformteil 4 abgedeckten Bereich an der Grenzposition zwischen dem Verbindungsabschnitt 3b und dem Musterabdeckabschnitt 3a angeordnet sein.
  • (Dritte Ausführungsform)
  • Nachstehend ist eine dritte Ausführungsform beschrieben. In der vorliegenden Ausführungsform ist ein Layout der oberen Oberfläche des Lötstopplacks 3 gegenüber denjenigen der ersten und der zweiten Ausführungsform modifiziert, sind die übrigen Konfigurationen jedoch denen der ersten und der zweiten Ausführungsform ähnlich. Nachstehend sind nur Konfigurationen beschrieben, die sich von der ersten und der zweiten Ausführungsform unterscheiden.
  • In der ersten und der zweiten Ausführungsform sind die Musterabdeckabschnitte 3a, die die benachbarten Verdrahtungsmuster 1c abdecken, in dem Bereich außerhalb des Harzformteils 4 nicht miteinander verbunden. In der vorliegenden Ausführungsform hingegen sind die Musterabdeckabschnitte 3a, die die benachbarten geraden Abschnitte 1ca abdecken und über den Verbindungsabschnitt 3b miteinander verbunden sind, in einem Bereich außerhalb des Harzformteils 4 miteinander verbunden. Ferner ist der Abstand vom Endabschnitt des Harzformteils 4 zum Endabschnitt des Verbindungsabschnitts 3b vorgesehen, so dass die gleichen Effekte wie in der ersten und der zweiten Ausführungsform erzielbar sind.
  • Wie in 7 gezeigt, ragt der Verbindungsabschnitt 3b in der vorliegenden Ausführungsform teilweise von dem Endabschnitt des Harzformteils 4 hervor, so dass sich ein Teil des Verbindungsabschnitts 3b in dem Bereich außerhalb des Harzformteils 4 befindet.
  • In einem Fall, in dem der Harzformteil 4 durch Harzformung, wie beispielsweise eine Formpresstechnik, gebildet wird, wird vorzugsweise ein Formstufenabschnitt gebildet, mit dem der Umfang einer Kavität eines zum Formen verwendeten Formwerkzeugs, d.h. das offene Ende des Formwerkzeugs, in Kontakt gebracht wird. Insbesondere wenn der Formstufenabschnitt vollständig um den Außenumfang der Kavität herum ausgebildet ist, kann das Formwerkzeug über den gesamten Bereich um die Kavität mit dem Formstufen- bzw. Formprofilabschnitt in Kontakt gebracht werden. In einem solchen Fall kann das Austreten eines Harzes während des Formens wirksam unterbunden werden.
  • In einem Fall, in dem die Rolle eines solchen Formstufenabschnitts durch den Lötstopplack 3 bereitgestellt wird, wird der Lötstopplack 3 vorzugsweise so ausgebildet, dass er sich vollständig um den Außenumfang der Kavität erstreckt. In diesem Fall ragen nicht nur die Musterabdeckabschnitte 3a, sondern auch der Verbindungsabschnitt 3b in den Bereich außerhalb des Harzformteils 4.
  • Risse, die im Lötstopplack 3 erzeugt werden, entstehen typischerweise an gegenüberliegenden Enden der Basisabschnitte der Verdrahtungsmuster 1c, als Rissanfangspunkte, in einem Winkel von 45 ° in Bezug auf das Ende des Harzformteils 4, so wie es in 8 gezeigt ist. Die gegenüberliegenden Enden der Basisabschnitte beschreiben/bedeuten gegenüberliegende Seiten der Verdrahtungsmuster 1c an den Grenzpositionen zwischen dem Verdrahtungsmuster 1c und dem Harzformteil 4 in Breitenrichtung der Verdrahtungsmuster 1c.
  • Da sich die Risse auf die vorstehend beschriebene Weise entwickeln, kann, wenn die vorstehende Menge des Verbindungsabschnitts 3b aus dem Harzformteil 4 nur so bestimmt wird, dass sich die entwickelten Risse nicht überschneiden, ein Kurzschluss zwischen den benachbarten Verdrahtungsmustern 1c, beispielsweise bei auftretender Kondensation, eingeschränkt werden.
  • In diesem Fall sind daher die Musterabdeckabschnitte 3a und die Verbindungsendabschnitte 3b so konfiguriert, dass sie ein Verhältnis erfüllen, das durch die nachfolgende Formel 1 ausgedrückt wird. In der Formel 1 beschreibt „a“ den Abstand zwischen den benachbarten Verdrahtungsmustern 1c und „b“ die vorstehende Menge des Verbindungsabschnitts 3b vom Endabschnitt des Harzformteils 4. In diesem Fall ist die vorstehende Menge des Verbindungsabschnitts 3b vom Endabschnitt des Harzformteils 4 nachstehend auch als ein Abstand zwischen dem Endabschnitt des Harzformteils 4 und dem Endabschnitt des Verbindungsabschnitts 3b in der Erstreckungsrichtung des geraden Abschnitts 1ca bezeichnet.
    a > 2 × b
    Figure DE112017005521T5_0001
  • Wenn der Abstand „a“ und die vorstehende Menge „b“ so bestimmt sind, dass das in der Formel 1 gezeigte Verhältnis von „a > 2 x b“ erfüllt ist, kann ein Überschneiden der entstandenen Risse unterbunden werden. Daher ist es möglich, einen Kurzschluss zwischen den benachbarten Verdrahtungsmustern 1c aufgrund von Kondensation oder dergleichen zu unterbinden.
  • (Weitere Ausführungsformen)
  • Obgleich die vorliegende Offenbarung vorstehend anhand ihrer Ausführungsformen beschrieben ist, sollte wahrgenommen werden, dass sie nicht auf die Ausführungsformen und Konstruktionen beschränkt ist. Die vorliegende Offenbarung soll verschiedene Modifikationen und äquivalente Anordnungen abdecken. Darüber hinaus sollen die verschiedenen Kombinationen und Konfigurationen, aber auch andere Kombinationen und Konfigurationen, einschließlich mehr, weniger oder nur eines einzigen Elements, als im Sinne und Umfang der vorliegenden Offenbarung beinhaltet verstanden werden.
  • So kann der Musterabdeckabschnitt 3a beispielsweise entlang des geraden Abschnitts 1ca gebildet sein. Es ist nicht stets erforderlich, dass der Musterabdeckabschnitt 3a in gerader Form vorliegt. Das heißt, es ist nicht stets erforderlich, dass die gegenüberliegenden Seiten des Musterabdeckabschnitts 3a gerade sind.
  • In der zweiten und dritten Ausführungsform ist der Endabschnitt des Verbindungsabschnitts 3b gerade. In der Modifikation der zweiten Ausführungsform ist, obwohl der Endabschnitt des Verbindungsabschnitts 3b gerade ist, der Endabschnitt des Verbindungsabschnitts 3b teilweise vertieft. Es ist jedoch nicht stets erforderlich, dass der Endabschnitt des Verbindungsabschnitts 3b gerade ist. In einem Fall, in dem die benachbarten Musterabdeckabschnitte 3a wie in der dritten Ausführungsform über den Verbindungsabschnitt 3b miteinander verbunden sind, können die Musterabdeckabschnitte 3a und der Verbindungsabschnitt 3b so konfiguriert sein, dass der Abstand „a“ und die vorstehende Menge „b“ das durch die obige Formel 1 definierte Verhältnis erfüllen, zumindest an einer Position weiter von dem Bereich, in dem sich die Risse im Verbindungsabschnitt 3b entwickeln.
  • Insbesondere kann in einer Anordnungsrichtung, in der die benachbarten geraden Abschnitte 1ca angeordnet sind, die vorstehende Menge „b“ größer als die Hälfte des Abstandes „a“ sein, und zwar an der Position, an der ein Abstand vom Anfangspunkt des Risses geringer ist als die vorstehende Menge „b“. So kann beispielsweise, wie in 9 gezeigt, in einem Abschnitt des Verbindungsabschnitts 3b, der sich in der Nähe des geraden Abschnitts 1ca befindet, die vorstehende Menge „b“, die zwischen dem Endabschnitt des Harzformteils 4 und dem Endabschnitt des Verbindungsabschnitts 3b definiert ist, vergrößert werden, um größer zu sein als diejenige in dem Abschnitt, der sich an einer zentralen Position zwischen den benachbarten geraden Abschnitten 1ca befindet. Auch in diesem Fall wird das Verhältnis von „a < 2b“ an der Position erfüllt, an der der Abstand vom Rissanfangspunkt geringer ist als die Hälfte des Abstandes „a“, und das Verhältnis von „a > 2b“ an der Position erfüllt, an der der Abstand vom Rissanfangspunkt die Hälfte des Abstandes „a“ oder mehr beträgt. Auch bei solch einer Struktur werden sich die von den benachbarten Anfangspunkten aus entstandenen Risse nicht überschneiden. Dadurch können die Effekte ähnlich denjenigen der dritten Ausführungsform erzielt werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2016214541 [0001]
    • JP 2011071181 A [0004]

Claims (5)

  1. Elektronische Vorrichtung, aufweisend: - ein Substrat (1) mit einer Oberfläche (1a) und einer anderen Oberfläche (1b) gegenüber der einen Oberfläche (1a) und mit mehreren Verdrahtungsmustern (1c), die jeweils mindestens einen geraden Abschnitt (1ca) aufweisen; - einen Lötstopplack (3), der die Verdrahtungsmuster abdeckt; - eine elektronische Komponente (2), die elektrisch mit einem Abschnitt von mindestens einem der Verdrahtungsmuster auf der einen Oberfläche des Substrats verbunden ist, wobei der Abschnitt vom Lötstopplack freiliegt; und - einen Harzformteil (4), der auf der einen Oberfläche des Substrats angeordnet ist, um die elektronische Komponente abzudecken und um die Verdrahtungsmuster und den Lötstopplack teilweise abzudecken, wobei - die Verdrahtungsmuster so angeordnet sind, dass sich die geraden Abschnitte in einen Bereich außerhalb des Harzformteils erstrecken, - der Lötstopplack Musterabdeckabschnitte (3a) beinhaltet, die die geraden Abschnitte von mindestens zwei der Verdrahtungsmuster abdecken, und - die Musterabdeckabschnitte (3a) in dem Bereich außerhalb des Harzformteils voneinander getrennt sind.
  2. Elektronische Vorrichtung nach Anspruch 1, wobei - der Lötstopplack einen Verbindungsabschnitt (3b) aufweist, der zwischen den Musterabdeckabschnitten verbindet, die die geraden Abschnitte der mindestens zwei benachbarten Verdrahtungsmuster abdecken, und - eine Gesamtheit eines Endabschnitts des Verbindungsabschnitts in einem mit dem Harzformteil abgedeckten Bereich angeordnet ist.
  3. Elektronische Vorrichtung nach Anspruch 1, wobei - der Lötstopplack einen Verbindungsabschnitt (3b) aufweist, der zwischen den Musterabdeckabschnitten verbindet, die die geraden Abschnitte der mindestens zwei benachbarten Verdrahtungsmuster abdecken, und - ein Endabschnitt des Verbindungsabschnitts in den Bereich außerhalb des Harzformteils hervorragt, während ein Teil des Endabschnitts des Verbindungsabschnitts in einem mit dem Harzformteil abgedeckten Bereich angeordnet ist.
  4. Elektronische Vorrichtung, aufweisend: - ein Substrat (1) mit einer Oberfläche (1a) und einer anderen Oberfläche (1b) gegenüber der einen Oberfläche (1a) und mit mehreren Verdrahtungsmustern (1c), die jeweils mindestens einen geraden Abschnitt (1ca) aufweisen; - einen Lötstopplack (3), der die Verdrahtungsmuster abdeckt; - eine elektronische Komponente (2), das elektrisch mit einem Abschnitt von mindestens einem der Verdrahtungsmuster auf der einen Oberfläche des Substrats verbunden ist, wobei der Abschnitt vom Lötstopplack freiliegt; und - einen Harzformteil (4), der auf der einen Oberfläche des Substrats angeordnet ist, um die elektronische Komponente abzudecken und um die Verdrahtungsmuster und den Lötstopplack teilweise abzudecken, wobei - die Verdrahtungsmuster so angeordnet sind, dass sich die geraden Abschnitte in einen Bereich außerhalb des Harzformteils erstrecken, - der Lötstopplack Musterabdeckabschnitte (3a), die die geraden Abschnitte der Verdrahtungsmuster abdecken, und einen Verbindungsabschnitt (3b), der zwischen den Abdeckabschnitten verbindet, aufweist, - ein Endabschnitt des Verbindungsabschnitts in den Bereich außerhalb des Harzformteils ragt, und - die Musterabdeckabschnitte und der Verbindungsabschnitt konfiguriert sind, um ein Verhältnis von a > 2 x b zu erfüllen, wobei a ein Abstand zwischen den benachbarten geraden Abschnitten ist, und wobei b eine vorstehende Menge des Verbindungsabschnitts ist, die von einem Endabschnitt des Harzformteils vorsteht.
  5. Elektronische Vorrichtung nach Anspruch 4, wobei, in einer Anordnungsrichtung der nebeneinander angeordneten geraden Abschnitte, der Verbindungsabschnitt konfiguriert ist, um ein Verhältnis von a < 2b an einer Position zu erfüllen, die um weniger als die Hälfte des Abstandes a von dem geraden Abschnitt entfernt ist, und um ein Verhältnis von a > 2b an einer Position zu erfüllen, die um die Hälfte oder mehr als die Hälfte des Abstandes a von dem geraden Abschnitt entfernt ist.
DE112017005521.0T 2016-11-01 2017-10-19 Elektronische vorrichtung Pending DE112017005521T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-214541 2016-11-01
JP2016214541A JP6520889B2 (ja) 2016-11-01 2016-11-01 電子装置
PCT/JP2017/037894 WO2018083997A1 (ja) 2016-11-01 2017-10-19 電子装置

Publications (1)

Publication Number Publication Date
DE112017005521T5 true DE112017005521T5 (de) 2019-07-25

Family

ID=62076505

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017005521.0T Pending DE112017005521T5 (de) 2016-11-01 2017-10-19 Elektronische vorrichtung

Country Status (4)

Country Link
US (1) US10651118B2 (de)
JP (1) JP6520889B2 (de)
DE (1) DE112017005521T5 (de)
WO (1) WO2018083997A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7131628B2 (ja) * 2018-11-08 2022-09-06 株式会社村田製作所 セラミック電子部品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071181A (ja) 2009-09-24 2011-04-07 Hitachi Chem Co Ltd プリント配線板
JP2016214541A (ja) 2015-05-20 2016-12-22 タイヨーエレック株式会社 遊技機

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291320A (ja) * 1992-04-07 1993-11-05 Japan Aviation Electron Ind Ltd 電子部品及びその製造方法
US6175152B1 (en) * 1998-06-25 2001-01-16 Citizen Watch Co., Ltd. Semiconductor device
JP2001094018A (ja) * 1999-09-20 2001-04-06 Nippon Circuit Kogyo Kk 半導体パッケージ及びその製法
JP2002016339A (ja) 2000-06-30 2002-01-18 Matsushita Electric Ind Co Ltd プリント配線板の製造方法およびそれを用いたプリント配線板
JP3554533B2 (ja) * 2000-10-13 2004-08-18 シャープ株式会社 チップオンフィルム用テープおよび半導体装置
JP3536023B2 (ja) * 2000-10-13 2004-06-07 シャープ株式会社 Cof用テープキャリアおよびこれを用いて製造されるcof構造の半導体装置
JP2015130379A (ja) * 2014-01-06 2015-07-16 アピックヤマダ株式会社 樹脂封止製品の製造方法および樹脂封止製品
JP6016965B2 (ja) * 2015-03-02 2016-10-26 三菱電機株式会社 電子機器ユニット及びその製造金型装置
JP6365360B2 (ja) * 2015-03-12 2018-08-01 株式会社デンソー 電子装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071181A (ja) 2009-09-24 2011-04-07 Hitachi Chem Co Ltd プリント配線板
JP2016214541A (ja) 2015-05-20 2016-12-22 タイヨーエレック株式会社 遊技機

Also Published As

Publication number Publication date
US20190244886A1 (en) 2019-08-08
WO2018083997A1 (ja) 2018-05-11
JP6520889B2 (ja) 2019-05-29
US10651118B2 (en) 2020-05-12
JP2018074061A (ja) 2018-05-10

Similar Documents

Publication Publication Date Title
DE69127799T2 (de) Kunststoffgekapseltes Halbleiterbauteil und Verfahren zu dessen Herstellung
DE69000153T2 (de) Tragbare, mit bausteinen verbindbare elektronik.
DE102018219225A1 (de) Elektronische Leiterplatte
DE112018006654T5 (de) Elektronische leiterplatte und elektronische schaltungsvorrichtung
DE112016004880T5 (de) Elektrischer verteilerkasten
DE112016000586B4 (de) Schaltungsanordnung
DE102019135716A1 (de) Elektronische vorrichtung
DE102015206961B4 (de) Verbinder
DE112017002785T5 (de) Platineneinheit
DE112017005521T5 (de) Elektronische vorrichtung
DE102006023514B4 (de) Plattengepasster, aus Harz geformter Gegenstand und Verfahren zum Formen desselben
DE112015003374B4 (de) Schaltungsanordnung
DE102017218365A1 (de) Die-Kontaktstelle, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102014116522B4 (de) Strukturen zum Schutz vor Lötbrücken bei Leiterplatten, Halbleiterpaketen und Halbleiteranordnungen
DE112018005718T5 (de) Verbinder
DE102004022755A1 (de) Mehrschichtige Substratanordnung zur Reduzierung der Layout-Fläche
DE202022100906U1 (de) Elektrischer Verbinder
WO2021115710A1 (de) Elektronik-baugruppe
DE60036238T2 (de) Vielschicht-Keramikkondensator für dreidimensionale Montage
DE112016004150T5 (de) Schaltungsanordnung und Verfahren zur Herstellung derselben
DE102013109234B4 (de) Leiterplatteneinheit mit Mitteln zur Kontaktierung eines Randkontaktsteckers
DE102017215027A1 (de) Halbleiterbauelement und Kontaktieranordnung mit einem Halbleiterbauelement und einer Leiterplatte
WO2019202021A1 (de) Oberflächenmontierbares bauteil
DE102018216126A1 (de) Elektronische Vorrichtung und Verfahren zur Fertigung der elektronischen Vorrichtung
DE102019201242A1 (de) Leistungshalbleitervorrichtung und Leistungsmodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings