DE112017004978T5 - Zwischenverbindungsstruktur für ein mikroelektronisches bauelement - Google Patents

Zwischenverbindungsstruktur für ein mikroelektronisches bauelement Download PDF

Info

Publication number
DE112017004978T5
DE112017004978T5 DE112017004978.4T DE112017004978T DE112017004978T5 DE 112017004978 T5 DE112017004978 T5 DE 112017004978T5 DE 112017004978 T DE112017004978 T DE 112017004978T DE 112017004978 T5 DE112017004978 T5 DE 112017004978T5
Authority
DE
Germany
Prior art keywords
contacts
group
semiconductor die
redistribution layer
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017004978.4T
Other languages
English (en)
Inventor
Bernd Waidhas
Georg Seidemann
Andreas Wolter
Klaus Reingruber
Thomas Wagner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of DE112017004978T5 publication Critical patent/DE112017004978T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H01L2224/09177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Ein mikroelektronisches Gehäuse mit zwei Halbleiter-Dies, die auf gegenüberliegenden Seiten einer Redistributionsschicht 108 gekoppelt sind und miteinander zumindest teilweise überlappen. Zumindest ein erster der Halbleiter-Dies umfasst zwei Sätzen von Kontakten, wobei die erste Gruppe von Kontakten in einem geringeren Abstand relativ zueinander angeordnet ist als dies eine zweite Gruppe von Kontakten ist. Die erste Gruppe von Kontakten in dem größeren Abstand sind platziert, um Kontakte in einer Redistributionsschicht 108 in Eingriff zu bringen. Die zweite Gruppe von Kontakten in dem geringeren Abstand sind platziert, um jeweilige Kontakte in dem gleichen Abstand auf dem zweiten Halbleiter-Die in Eingriff zu bringen.

Description

  • Prioritätsanmeldungen
  • Diese Anmeldung beansprucht den Nutzen der Priorität der US-Patentanmeldung, Aktenzeichen 15/282,855, die am 30. September 2016 eingereicht wurde und deren Inhalt hierin durch Bezugnahme in seiner Gesamtheit aufgenommen ist.
  • Technisches Gebiet
  • Hierin beschriebene Ausführungsbeispiele beziehen sich im Allgemeinen auf Verfahren und Vorrichtungen zum Bereitstellen von Zwischenverbindungen bei mikroelektronischen Bauelementen; und beziehen sich insbesondere auf Verfahren und Vorrichtungen zum Zwischenverbinden von zumindest zwei Halbleiter-Dies miteinander durch Verwendung von Kontakten, die in einer dichteren Beabstandung zueinander platziert sind als Kontakte, die für andere Zwischenverbindungen von zumindest einem der Halbleiter-Dies verwendet werden.
  • Hintergrund
  • Viele Formen von mikroelektronischen Bauelementen, z. B. IC- (integrierte Schaltung; integrated circuit) Gehäusen, umfassen einen oder mehrere Halbleiter-Dies, die mit einer Redistributionsstruktur gekoppelt sind, die angepasst ist, um Zwischenverbindungen mit anderen Bauelementen (zum Beispiel einer gedruckten Schaltungsplatine (PCB; Printed Circuit Board) wie einer Hauptplatine, oder einer anderen modularen Anordnung) zu ermöglichen. Zum Beispiel kann eine solche Redistributionsstruktur (hierin eine „Redistributionsschicht“ genannt) mit den Kontakten auf einem Halbleiter-Die verbunden sein und elektrische Leiterbahnen bereitstellen, um die elektrischen Pfade von den Die-Kontakten zu anderen Stellen neu zu verteilen (to redistribute). Im Fall von „Fan-Out“- (Ausfächer-) Gehäusen umfasst die Redistributionsschicht elektrische Leiterbahnen, die angeordnet sind, um zumindest einen wesentlichen Abschnitt, oder alle, der Kontakten auf dem Die auf Kontaktstellen außerhalb der lateralen Abmessungen des Halbleiter-Dies selbst (der „Fußabdruck“ des Dies) neu zu verteilen. In vielen Fällen ist die laterale Beabstandung zwischen Kontakten, bekannt als der „Abstand“ („Pitch“) der Kontakte, der erforderlich ist zur Schnittstellenbildung mit einer solchen Redistributionsschicht, viel größer als durch Halbleiterherstellungstechnologie für den Die selbst erreicht werden kann. Es wäre wünschenswert, den erforderlichen Abstand einer Gruppe von Kontakten eines Halbleiter-Dies zu minimieren und eine direkte Verbindung durch solche Kontakte mit einem anderen Halbleiter-Die anstatt mit einer Redistributionsschicht zu ermöglichen.
  • Figurenliste
    • 1A-B stellen in 1A einen Querschnitt eines beispielhaften IC-Gehäuses dar, der die hierin beschriebenen Techniken einbezieht; und in 1B das beispielhafte IC-Gehäuse von 1A, das zusätzliche optionale Strukturen umfasst.
    • 2A-H stellen aufeinanderfolgende Stufen eines beispielhaften Prozessablaufs zum Bilden eines IC-Gehäuses, z. B. dem von 1A, dar.
    • 3 stellt eine Verarbeitungsstufe eines Halbleiter-Dies dar, um ein anderes Ausführungsbeispiel zu ergeben, das geeignet ist zur Verwendung in einem IC-Gehäuse, z. B. dem von 1A.
    • 4 stellt ein Flussdiagramm eines beispielhaften Prozessablaufs zum Bilden eines IC-Gehäuses, z. B. dem von 1A, dar.
    • 5 stellt ein Systemebenendiagramm dar, das ein mikroelektronisches Bauelement, z. B. das IC-Gehäuse von 1A, umfassen kann.
  • Beschreibung von Ausführungsbeispielen
  • Die folgende Beschreibung und die Zeichnungen stellen spezifische Ausführungsbeispiele ausreichend dar, um dem Fachmann deren Ausführung zu ermöglichen. Andere Ausführungsbeispiele können strukturelle, logische, elektrische Prozesse und andere Änderungen umfassen. Abschnitte und Merkmale einiger Ausführungsbeispiele können in jenen von anderen Ausführungsbeispielen umfasst sein oder durch jene von anderen Ausführungsbeispielen ersetzt werden. Die in den Ansprüchen dargelegten Ausführungsbeispielen umfassen alle verfügbaren Entsprechungen dieser Ansprüche.
  • Wie vorangehend erwähnt wurde erfordern viele Herstellungsprozesse, dass ein Halbleiter-Die mit einem Kontaktabstand hergestellt wird, der geeignet ist zum Ineingriffbringen mit einer Redistributionsschicht, bei der der Kontaktabstand größer ist als ein Kontaktabstand, dessen Herstellung auf dem Halbleiter-Die technisch machbar wäre. Dies kann dazu führen, dass die Größe eines Halbleiter-Dies teilweise durch den Bereich diktiert wird, der benötigt wird, um die notwendigen externen Kontakte in einem Abstand bereitzustellen, der für ein Ineingriffbringen mit einer Redistributionsschicht geeignet ist. Nach hiesiger Verwendung wird der Begriff „Redistributionsschicht“ im Einklang mit seiner gängigen Terminologie in der Industrie verwendet, um zusammen auf die mehreren Materialebenen (z. B. zwei Dielektrikumsschichten auf gegenüberliegenden Seiten eines Metalls oder einer anderen leitfähigen Materialschicht) Bezug zu nehmen, die zusammen Kontakte und leitfähige Leiterbahnen bilden, die die Kontakte des Halbleiter-Dies auf (gemeinhin) lateral versetzte Stellen neu verteilen. Der Begriff betrachtet Redistributionsstrukturen, die entweder eine einzelne Ebene eines Metalls oder anderen Leiters oder mehrere Ebenen eines Metalls oder anderer Leiter umfassen, die voneinander vertikal versetzt sind, und in vielen Fällen durch Zwischenverbindungen in der Redistributionsschicht selektiv miteinander kommunizieren.
  • In einigen Fällen erfordern allerdings nicht alle Kontakte eines Halbleiter-Dies eine solche Redistribution durch eine Redistributionsschicht, und erfordern somit nicht den Kontaktabstand, wie er durch die Anforderungen des Ineingriffbringens einer Redistributionsschicht diktiert sein kann. Ein Beispiel eines solchen mikroelektronischen Bauelements ist eines, bei dem ein erster Halbleiter-Die mit einem zweiten Halbleiter-Die direkt kommuniziert. Viele Beispiele solcher mikroelektronischer Bauelemente kann man sich vorstellen, aber als ein Beispiel kann ein Halbleiter-Die, z. B. der für einen Prozessor, mit einem anderen Die, z. B. einem Speicher, einem Graphikprozessor, einem drahtlosen Schnittstellenbauelement und einem oder mehreren von vielen anderen Die-Typen, direkt kommunizieren. Wie hierin identifiziert, kann ein Gehäuse, das eine direkte Kommunikation zwischen dem ersten und zweiten Die erleichtert, auch ausgebildet sein zum Ermöglichen der direkten Kommunikation zwischen den zwei Dies durch eine jeweilige Gruppe von Kontakten auf jedem Die, die in einem feineren Abstand sind als Kontakte (von einem der Dies), die eine Redistributionsschicht in Eingriff bringen.
  • Bezug nehmend auf 1A stellt diese Figur einen vertikalen Querschnitt eines beispielhaften IC-Gehäuses dar, das im Allgemeinen mit 100 angezeigt ist, und das die hierin beschriebenen Techniken umfasst. Das Gehäuse 100 umfasst einen ersten Halbleiter-Die 102 und einen zweiten Halbleiter-Die 104, der mit dem ersten Halbleiter-Die 102 direkt gekoppelt ist (wie nachfolgend ausführlicher beschrieben wird). Bei dem beispielhaften Gehäuse 100 ist der erste Halbleiter-Die 102 innerhalb einer Formstruktur 106 umhüllt, die zusammen mit dem ersten Halbleiter-Die 102 eine Redistributionsschicht 108 stützt, wobei sich der erste Halbleiter-Die 102 auf einer ersten Seite der Redistributionsschicht 108 befindet. Wie in der Figur zu sehen ist, ist der zweite Halbleiter-Die 104 auf der gegenüberliegenden Seite der Redistributionsschicht 108, was im Stand der Technik manchmal als eine „Hängende-Die“- („hanging die“-) Konfiguration bezeichnet wird. Obwohl bei dem gezeigten beispielhaften Gehäuse 100 nur ein einzelner hängender Die dargestellt ist, können mehrere hängende Dies mit dem ersten Halbleiter-Die auf dieselbe Weise gekoppelt sein, wie hierin für den zweiten Halbleiter-Die 104 beschrieben ist. Das Gehäuse 100 dient nur der Veranschaulichung, und kann irgendeine erwünschte Struktur aufweisen, gemäß der hierin bereitgestellten Beschreibung. Zum Beispiel erstrecken sich viele Gehäuse lateral in einer erheblich größeren Abmessung und stellen mehrere Reihen von Kontaktkugeln 114 bereit, sich um das Gehäuse erstrecken.
  • Bei dem dargestellten beispielhaften Gehäuse 100 ist die Redistributionsschicht 108 in der Form einer „Fan-Out-“Schicht, bei der eine erste Gruppe von Kontakten, im Allgemeinen mit 110 (siehe eingeklammerter Bereich) angezeigt, auf dem ersten Halbleiter-Die 102 durch leitfähige Leiterbahnen 112 in der Redistributionsschicht 108 neu verteilt sind auf Stellen über die lateralen Abmessungen des ersten Halbleiter-Dies 102 hinaus, wie durch die Kontaktkugeln 114 (auch bekannt als „Lötkugeln“, ohne ein bestimmtes Material für die Kugeln zu implizieren) angezeigt. Bei dem dargestellten Beispiel sind die Kontaktkugeln 114 auf derselben Seite der Redistributionsschicht 108 wie der zweite Halbleiter-Die 104.
  • Wie von dem dargestellten Paar von Kontakten innerhalb der ersten Gruppe 110 ersichtlich ist, sind die benachbarten Kontakte durch eine angegebene Distanz, oder „Abstand“ (Pitch), wie mit 116 angezeigt, getrennt. Wie hierin bereits ausgeführt wird, der Abstand 116 für diese erste Gruppe von Kontakten 110, die mit der Redistributionsschicht 108 gekoppelt werden, typischerweise zumindest teilweise ansprechend auf die minimale Linienbreite und Kontaktbeabstandung für die Redistributionsschicht 108 bestimmt. Wie für den Fachmann offensichtlich ist, umfasst bei einigen Beispielen die erste Gruppe von Kontakten 110, die in dem vorliegenden Querschnitt dargestellt ist, mehrere Kontakte, die in einer ausgewählten Struktur (Array) angeordnet sind, die sich in X-Y-Richtungen über einen Abschnitt der Kontaktoberfläche des Halbleiter-Dies 102 erstreckt. Bei einigen Beispielen ist, oder umfasst, die Struktur ein rechteckiges Array von Kontakten, die alle in dem ersten Abstand relativ zueinander angeordnet sind. Somit kann die dargestellte erste Gruppe von Kontakten 110, die in einer Reihe in der Ebene des Querschnitts dargestellt ist (z. B. in der X-Richtung entlang des Halbleiter-Dies 102), bei vielen Beispielen eine zusätzliche Reihe von Kontakten über die Ebene der Seite hinaus und eine zusätzliche Reihe von Kontakten über der Ebene der Seite (dabei sind sie in der Y-Richtung angeordnet, die sich perpendikulär zu der Ebene des Querschnitts erstreckt) entlang des Halbleiter-Dies 102 umfassen, die alle in dem ersten Abstand relativ zu anderen Kontakten der ersten Gruppe angeordnet sind.
  • Der erste Halbleiter-Die 102 umfasst auch eine zweite Gruppe von Kontakten, im Allgemeinen angezeigt mit 118, die ausgebildet ist zum Ineingriffbringen des zweiten Halbleiter-Dies 104. Wie aus der Figur zu sehen ist, befinden sich Kontakte der zweiten Gruppe von Kontakten 118 in einem zweiten Abstand 120. Der zweite Abstand 120 ist geringer als der erste Abstand 116 (und somit ein „feinerer“ Abstand als der erste Abstand 116). Bei einigen Beispielen ist der zweite Abstand 120 nicht mehr als ungefähr 70 % der Abmessung des ersten Abstands 116; während bei anderen Beispielen der zweite Abstand 120 nicht mehr als ungefähr 50 % der Abmessung des ersten Abstands 116 ist. Solche Vergleichsabmessungen sind allerdings nicht zwingend erforderlich, da Vorteile erzielt werden können, selbst wenn der zweite Abstand größer, sogar wesentlich größer, ist als ungefähr 70 % der Abmessung des ersten Abstands 116.
  • Bei einigen Beispielen, wie dargestellt, umfassen Kontakte der zweiten Gruppe 118 metallische Säulen, die sich von dem ersten Halbleiter-Die 102 zumindest teilweise durch die Redistributionsschicht 108 erstrecken. Bei einigen Beispielen können die Säulen, die die Kontakte der zweiten Gruppe 118 bilden, eine Abmessung aufweisen, die sich ausreichend erstreckt, um Kontaktoberflächen im Wesentlichen an der Oberfläche des zweiten Halbleiter-Dies 104 in Eingriff zu bringen. Bei anderen Konfigurationen, wie die, die in 1A dargestellt sind, umfasst der zweite Halbleiter-Die 104 allerdings eine dritte Gruppe von Kontakten, im Allgemeinen mit 122 angezeigt, und die Kontakte dieser dritten Gruppe 122 umfassen jeweils metallische Säulen, die sich von der Oberfläche des zweiten Halbleiter-Dies 104 erstrecken. Die metallischen Säulen der zweiten und dritten Gruppe von Kontakten können zum Beispiel Kupfer- (Cu-) Säulen sein. Bei solchen Beispielen werden solche Kupfersäulen der zweiten und dritten Gruppe von Kontakten miteinander durch eine Zinn-Silber- (Sn-Ag-) Schnittstelle gebondet, die an die Oberfläche der Kontakte von einer der ersten oder zweiten Gruppe von Kontakten (oder beiden), 118 und/oder 122, angelegt ist.
  • Wie bei der ersten Gruppe von Kontakten 110 umfassen auch die zweite und dritte Gruppe von Kontakten 118, die in einer Reihe in der Ebene des Querschnitts dargestellt sind, mehrere Kontakte, die in einer ausgewählten Struktur (Array) angeordnet sind, die sich in X-Y-Richtungen über einen Abschnitt der Kontaktoberfläche des Halbleiter-Dies 102 erstreckt. Bei einigen Beispielen wiederum ist, oder umfasst, die Struktur ein rechteckiges Array von Kontakten, die alle in dem zweiten Abstand relativ zueinander angeordnet sind. Somit können jede der dargestellten zweiten Gruppe von Kontakten 118 und die dritte Gruppe von Kontakten, die in jeweiligen Reihen in der Ebene des Querschnitts dargestellt ist, bei vielen Beispielen eine oder mehrere zusätzliche Reihen von Kontakten über die Ebene der Seite hinaus und eine oder mehrere zusätzliche Reihen von Kontakten über der Ebene der Seite umfassen, die alle in dem zweiten Abstand relativ zu anderen Kontakten der jeweiligen Gruppe angeordnet sind. Bei einigen Beispielen können die Kontakte der zweiten und/oder dritten Gruppe 118, 122, zusätzlich dazu, dass sie in dem zweiten kleineren Abstand angeordnet sind, auch jeweils eine kleinere laterale Abmessung (Breite) aufweisen als die Kontakte der ersten Gruppe 110.
  • Während sich die vorliegende Beschreibung auf die Kontakte der ersten, zweiten und dritten Gruppe konzentriert, können die Halbleiter-Dies auch zusätzliche Kontakte (einzeln oder ein Array) umfassen, die nicht Teil der ersten und zweiten Gruppe sind. Die folgende Diskussion identifiziert, dass der zweite Halbleiter-Die 104 einen oder mehrere zusätzliche Kontakte, wie mit 124 angezeigt, umfassen kann, was nicht Teil der dritten Gruppe von Kontakten ist. Auf die gleiche Weise kann der erste Halbleiter-Die 102 auch einen oder mehrere Kontakte (umfassend ein Array von Kontakten) umfassen, die nicht Teil der Kontakte von entweder der ersten Gruppe 110 oder der zweiten Gruppe 118 sind. Zusätzliche Kontakte auf entweder dem Halbleiter-Die 102 oder 104 können davon unterschieden werden, dass sie Teil von irgendeiner der Kontaktgruppen 110, 118 oder 122 (wie jeweils anwendbar) sind, dadurch dass sie von den Kontakten von irgendwelchen dieser Gruppen durch eine Distanz beabstandet sind, die größer ist als der Abstand einer solchen Kontaktgruppe.
  • Das Gehäuse 100 umfasst einen Mechanismus zum Koppeln von Kontakten der ersten Gruppe von Kontakten 110 mit einer ersten Seite der Redistributionsschicht 108. Bei einigen Ausführungsbeispielen, wie dem in 1A Dargestellten, umfasst dieser Mechanismus die erste Gruppe von Kontakten mit planaren Metallkontaktanschlussflächen, die zum Beispiel aus Aluminium oder Kupfer gebildet sind. Wie relativ zu 2A-H ausführlicher beschrieben umfasst dieser Mechanismus auch in der Redistributionsschicht 108 gebildete metallische Leiterbahnen, die sich erstrecken, um jeweilige Kontakte der ersten Gruppe von Kontakten 110 elektrisch zu kontaktieren. Bei anderen Ausführungsbeispielen kann der Mechanismus zum Koppeln von Kontakten der ersten Gruppe von Kontakten mit einer ersten Seite der Redistributionsschicht Kontakte der ersten Gruppe von Kontakten 110 umfassen, die mit metallischen Säulen oder ähnlichen Erstreckungsstrukturen, z. B. Kupfersäulen, gebildet sind, die sich zu der Oberfläche von irgendeiner Passivierungsschicht, oder über dieselbe hinaus, über dem ersten Halbleiter-Die erstrecken. Die Redistributionsschicht 108 kann dann über solchen Säulen der ersten Gruppe von Kontakten 110 gebildet werden.
  • Das Gehäuse 100 umfasst auch einen Mechanismus zum Koppeln von Kontakten der zweiten Gruppe von Kontakten 118 mit Kontakten der dritten Gruppe von Kontakten 112 auf dem zweiten Halbleiter-Die 104. Aufgrund des feineren Abstands von Kontakten der zweiten Gruppe von Kontakten 118 kann eine für einen solchen feineren Abstand geeignete Zwischenverbindungstruktur anstelle anderer Strukturen, z. B. wie für die erste Gruppe von Kontakten 110 verwendet werden können, verwendet werden. Da es für die zweite und/oder dritte Gruppe von Kontakten 118, 122 nicht notwendig ist, die Redistributionsschicht 108 elektrisch in Eingriff zu bringen, ist die Konfiguration dieser Kontakte offen für strukturelle Optionen, die eine direkte Verbindung miteinander ermöglichen. Bei einigen Beispielen kann der Mechanismus zum Koppeln von Kontakten der zweiten und dritten Gruppe von Kontakten umfassen, dass entweder die zweite oder dritte Gruppe von Kontakten als planare Oberflächen gebildet sind, die Säulen oder andere Erstreckungen der anderen Gruppe von Kontakten in Eingriff bringen. Bei anderen Beispielen, z. B. den Beispielen von 1A, kann der Mechanismus umfassen, dass sowohl die zweite als auch die dritte Gruppe von Kontakten Säulen umfassen, die in dem gleichen (zweiten) Abstand platziert sind und die direkt miteinander gebondet sein können. Bei einigen Beispielen (von einer der Konfigurationen) umfasst der Kopplungsmechanismus ein Bondschnittstellenmaterial, um das beschriebene Bonden zu ermöglichen. In den Fällen, in denen die Erstreckungssäulen zum Beispiel Kupfer (Cu) sind, kann eine Schnittstelle aus Zinn-Silber (SnAg) vorteilhaft verwendet werden, um das Bonden zwischen den Kontakten zu ermöglichen.
  • Das Gehäuse 100 stellt auch die Verwendung eines oder mehrerer zusätzlicher Kontakte 124 (bei dem dargestellten Beispiel als ein einzelner Kontakt) außerhalb der dritten Gruppe von Kontakten 122 dar. Wenn der zweite Halbleiter-Die 104 in nur teilweise überlappender Beziehung mit dem ersten Halbleiter-Die 102 ist (wie in dem vorliegenden Beispiel dargestellt), kann der zweite Halbleiter-Die 104 (einen) zusätzliche(n) Kontakt(e) 124 umfassen, die sich erstrecken, um jeweilige Kontakte 126 in Eingriff zu bringen, die in der Redistributionsschicht 108 gebildet sind. In den Fällen, in denen der eine oder die mehreren zusätzlichen Kontakte mehrere Kontakte umfassen, können jene Kontakte in einem größeren Abstand als dem zweiten Abstand 120 der zweiten und dritten Gruppe von Kontakten sein. Dieser größere Abstand dient wiederum, um irgendwelchen Einschränkungen bei der Beabstandung entgegenzukommen, die durch die Anforderungen der Redistributionsschicht 108 auferlegt sind. Bei einigen Beispielen, und wie relativ zu dem Gehäuse 100 dargestellt, kontaktieren der eine oder die mehreren zusätzlichen Kontakte 124 die Redistributionsschicht 108 an einem Kontakt, wie mit 126 angezeigt, der sich lateral über die Peripherie oder den Fußabdruck des ersten Halbleiter-Dies 102 hinaus befindet. Wie vorangehend erörtert wurde, können (ein) zusätzliche(r) Kontakt(e) 124 als nicht zur dritten Gruppe von Kontakten zugehörig identifiziert werden, weil er von der dargestellten dritten Gruppe von Kontakten 122 durch eine Distanz beabstandet ist, die größer ist als der zweite Abstand, in dem eine solche dritte Gruppe von Kontakten 122 beabstandet ist.
  • Bei einigen Beispielen stellen der zusätzliche/die zusätzlichen Kontakt(e) 124 eine elektrische Verbindung zwischen dem zweiten Halbleiter-Die 104 und elektrischen Leiterbahnen innerhalb der Redistributionsschicht 108 dar. Bei anderen Beispielen können der zusätzliche/die zusätzlichen Kontakt(e) 124 allerdings nur eine Verbindung mit einem elektrisch isolierten Kontakt herstellen, um eine weitere mechanische Verbindung zwischen dem zweiten Halbleiter-Die 104 und der zusätzlichen Struktur des Gehäuses 100 bereitzustellen. Somit umfassen die hierin beschriebenen „Kontakt“-Strukturen, sind aber nicht begrenzt auf, Zwischenverbindungen zum Kommunizieren von elektrischen Signalen von einem Bauelement oder Stelle zu einer anderen, und umfassen ausdrücklich Zwischenverbindungen zum Herstellen von ausschließlich mechanischen Verbindungen.
  • Bei einigen beispielhaften mikroelektronischen Gehäusen, selbst in Fällen, in denen die Redistributionsschicht in einer „Fan-Out“-Konfiguration ist, kann sich der zweite Halbleiter-Die vollständig innerhalb der Peripherie des ersten Halbleiter-Dies erstrecken, oder alle elektrischen Verbindungen des zweiten Halbleiter-Dies können mit der zweiten Gruppe von Kontakten auf dem ersten Halbleiter-Die koppeln. Allerdings ist, wie es aus 1A ersichtlich ist, eine andere wahrscheinliche Konfiguration, dass der zweite Halbleiter-Die 104 in nur teilweise überlappendem Verhältnis zu dem ersten Halbleiter-Die 102 ist, und somit in Kontakt mit der Redistributionsschicht 108 durch einen oder mehrere zusätzliche Kontakte 124, wie oben beschrieben, sein kann.
  • Ein Vorteil der beschriebenen Struktur ist das Reduzieren der Abmessungsanforderungen eines Halbleiter-Dies durch Ermöglichen von direkten Verbindungen zwischen mehreren Dies unter Verwendung von Kontakten, die in einem feineren Abstand beabstandet sind als Kontakte, die beabstandet sind, um die Redistributionsschicht in Eingriff zu bringen. Zusätzlich stellt die beschriebene Struktur Zwischenverbindungen zwischen den Dies mit einer minimalen Länge bereit, wodurch potenziell negative Effekte von längeren Zwischenverbindungen minimiert werden.
  • Bezug nehmend auf 1B stellt die Figur ein modifiziertes Gehäuse 130 da, das die Struktur des Gehäuses 100 mit zusätzlich, darin gebildeten Strukturen umfasst. Folglich werden die in Bezug auf das Gehäuse 100 verwendeten Bezugszeichen hier in Bezug auf das Gehäuse 130 wiederholt. Eine erste zusätzliche Struktur findet sich in einem Unterfüllmaterial 132, das zwischen den zweiten Halbleiter-Die 104 und die Redistributionsschicht 108 platziert ist. Das Unterfüllmaterial 132 kann aus verschiedenen Typen sein, die einem Fachmann bekannt sind, und kann durch verschiedene, diesem Fachmann bekannte Mechanismen platziert werden. Zum Beispiel kann das Unterfüllmaterial 132 ein Epoxidharz sein, das in vielen Fällen Siliziumoxid (SiO2) enthält, und zum Beispiel durch einen Kapillarunterfüllprozess platziert werden kann.
  • Das Gehäuse 130 umfasst auch eine Einkapselung, im Allgemeinen mit 134 angezeigt, die sich erstreckt, um die äußeren Oberflächen des zweiten Halbleiter-Dies 104 zu bedecken und sich vorzugsweise zu der unteren Oberfläche der Redistributionsschicht 108 erstreckt (wie dargestellt). Die Einkapselung 134 erstreckt sich vorzugsweise zumindest in die Nähe des zweiten Halbleiter-Dies 104. Bei anderen Beispielen kann sich die Einkapselung erstrecken, um einen größeren Abschnitt, oder die Gesamtheit, der dargestellten unteren Oberfläche der Redistributionsschicht 108 zu bedecken (mit der Ausnahme, dass sie die Kontaktkugeln 114 nicht bedeckt).
  • Entweder das Unterfüllmaterial 132 oder die Einkapselung 134 können eine mechanische Verbindung des zweiten Halbleiter-Dies 104 innerhalb des Gehäuses 130 verbessern. Das Unterfüllmaterial 132 und die Einkapselung 134 können unabhängig voneinander verwendet werden. Folglich kann nur eines von dem Unterfüllmaterial 132 und der Einkapselung 134 vorhanden sein; oder beide oder keines kann verwendet werden.
  • Bezug nehmend auf 2A-H zeigen diese Figuren aufeinanderfolgende Stufen eines beispielhaften Prozessablaufs zum Bilden eines IC-Gehäuses, wie z. B. das von 1A. 2A beginnt mit einem Halbleiter-Die 200, der innerhalb einer Formmassenkomponente 202 (nur ein Abschnitt derselben ist dargestellt) platziert wird, was eine „Rekonstitution“ eines Wafers repräsentiert. Als ein Beispiel einer solchen „Rekonstitution“ eines Wafers, wie einem Fachmann bekannt ist, werden individuelle vereinzelte Dies auf einen Formträger in beabstandetem Verhältnis zueinander platziert, wobei die Beabstandung ausgewählt ist, um eine beabsichtigte Abmessung bereitzustellen zum Unterbringen einer Redistributionsschicht einer ausgewählten Abmessung, die relativ zu jedem Die gebildet werden soll, und zum Unterbringen einer nachfolgenden Vereinzelung der Redistributionsschichten und stützenden Formstruktur (mit angebrachtem Die).
  • Bei einem beispielhaften Ablauf wird eine Separationsschicht, z. B. eine Folienschicht, auf einen Formträger laminiert. Individuelle Dies werden auf der Folienschicht in der gewünschten Beabstandung platziert, z. B. durch Verwendung eines Nehmen- und Platzieren-Werkzeugs. Eine Formmasse wird dann in den Formträger platziert und unter entsprechenden Bedingungen geformt, um jeden Die in der erforderlichen Abmessung zu umgeben. Sobald die Formgebung abgeschlossen ist, wird der rekonstituierte Wafer von der Folie gelöst (debonded) und der Rest des Formträgers ist für die weitere Verarbeitung.
  • 2A zeigt den Beginn des Prozessablaufs nach einer solchen Rekonstitution des Wafers. Wie dargestellt, umfasst der Halbleiter-Die 200 eine Passivierungsschicht 204, die geöffnet wird, um Zugang zu Metallkontaktanschlussflächen 206 bereitzustellen. Die Metallkontaktanschlussflächen 206, z. B. Aluminiumkontaktanschlussflächen, bilden eine erste Gruppe von Kontakten 208, die in einem ersten relativen Abstand zueinander angeordnet sind, im Allgemeinen mit 210 angezeigt. Der Halbleiter-Die 200 umfasst auch eine zweite Gruppe von Kontakten 212, die jeweils eine jeweilige metallische Säule, z. B. eine Kupfersäule 214, umfassen. In dieser zweiten Gruppe von Kontakten 212 sind metallische Säulen in einem zweiten Abstand 218 angeordnet, der ein feinerer Abstand ist als der Abstand 210 der ersten Gruppe von Kontakten 208. Bei einigen Beispielprozessen werden die Passivierungsschicht 204 und die Kupfersäulen 214 während der Verarbeitung des Halbleiter-Dies gebildet. Bei anderen Prozessen kann die Passivierungsschicht 204 nach der Rekonstitution des Wafers, wie in 2A dargestellt, gebildet werden, oder falls sie vorher gebildet wurde, kann dieselbe geöffnet werden. Auf ähnliche Weise können bei einigen Prozessabläufen die Kupfersäulen 214 nach der Rekonstitution des Wafers gebildet werden.
  • Bezug nehmend auf 2B wird eine erste dielektrische Schicht 216, die einen Abschnitt einer Redistributionsschicht bildet, über einem Abschnitt des Halbleiter-Dies 200 und der Formkomponente 202 gebildet. Bei einigen Beispielen umfasst die erste dielektrische Schicht 216 eine Polyamidschicht und wird durch Abscheidung über die Oberfläche des rekonstituierten Wafers und eine nachfolgende photolithographische Strukturierung gebildet. Bei dem dargestellten Beispiel wird die dielektrische Schicht 216 in der Nähe der zweiten Gruppe von Kontakten 212 entfernt. Allerdings ist eine solche Entfernung nicht erforderlich und bei einigen Prozessen kann die dielektrische Schicht 216 an Ort und Stelle verbleiben, wobei sie die Kupfersäulen 214 umgibt (sich aber nicht über dieselben erstreckt).
  • Bezug nehmend auf 2C wird eine Keimschicht 220 für eine elektrochemische Plattierung von Leiterbahnen in der Redistributionsschicht abgeschieden. Bei Beispielen, bei denen die Leiterbahnen in der Redistributionsschicht Kupfer sind, kann die Keimschicht eine gesputterte metallische Schicht, z. B. Titan-Wolfram (TiW/Cu) oder Titan/Kupfer (Ti/Cu), sein.
  • Bei einigen Beispielen, z. B. dem in 2C Dargestellten, wird die Keimschicht auf die Oberfläche des rekonstituierten Wafers gesputtert. Bei anderen Beispielen kann die Region neben der zweiten Gruppe von Kontakten 212 vor dem Bilden der Keimschicht maskiert werden.
  • Bezug nehmend auf 2D wird bei dem dargestellten Beispiel ein Plattierungs-Resist 222 über der Keimschicht abgeschieden und dann auf herkömmliche Weise strukturiert, um die Kontouren zum Bilden von leitfähigen Leiterbahnen der Redistributionsschicht zu definieren.
  • Bezug nehmend auf 2E wird dann eine Metallschicht 224, z. B. Kupfer, über den Abschnitten der Keimschicht 220 abgeschieden, die durch strukturiertes Plattierungs-Resist 222 freigelegt bleiben. Ein Beispielverfahren zum Abscheiden des zusätzlichen Kupfers (oder anderen Metalls) ist Elektroplattierung.
  • Bezug nehmend auf 2F kann dann, sobald die Metallschicht 224 gebildet ist, das strukturierte Plattierungs-Resist 222 entfernt werden. Bezug nehmend auf 2G, der jetzt freigelegte Abschnitt der Keimschicht 220 kann dann geätzt werden. Bei Beispielen, wie z. B. dem Beschriebenen, wobei die Keimschicht entweder Titan-Wolfram/Kupfer (TiW/Cu) oder Titan/Kupfer (Ti/Cu) ist, ist eine beispielhafte geeignete Chemie zum Entfernen des gesputterten Kupfers Salpetersäure (HNO3), und eine beispielhafte geeignete Chemie zum Entfernen des Titans (Ti) oder Titan-Wolframs (TiW) ist Wasserstoffperoxid (H2O2) plus Ammoniak (NH4OH). Die Entfernung des freigelegten Abschnitts der Keimschicht 220 isoliert die abgeschiedenen Metall- (Cu-) Leiterbahnen 226 für die Redistributionsschicht und isoliert auch die Kupfersäulen 214 voneinander.
  • Bezug nehmend auf 2H wird dann eine zweite dielektrische Schicht 228 über der rekonstituierten Waferoberfläche gebildet und strukturiert (geöffnet), um die zweite Gruppe von Kontakten 212 freizulegen und auch um Zugang zu Kontaktabschnitten von Metallleiterbahnen 226 der Redistributionsschicht durch Öffnungen 230 zu ermöglichen. Wie relativ zu dem Gehäuse 100 von 1A erörtert, erstrecken sich die leitfähigen Leiterbahnen (226) über die Formkomponente 202, um die Platzierung von Kontaktkugeln (214 in 1A) über die Peripherie (d. h. den Fußabdruck) des Halbleiter-Dies 200 hinaus zu ermöglichen, wobei die Redistributionsschicht durch die Formkomponente 202 gestützt wird.
  • Bezug nehmend auf 3 stellt die Figur eine alternative Konfiguration für ein mikroelektronisches Gehäuse 300 dar, das sich von den Gehäusen von 1A-B und 2A-H darin unterscheidet, dass es eine Multi-Ebenen-Redistributionsschicht umfasst, die im Allgemeinen mit 302 angezeigt ist. Strukturen von 3 sind direkt parallel zu denjenigen, die in 2H dargestellt sind, und wurden daher in 3 identisch nummeriert. Die Grundstruktur des Gehäuses 300 ist ähnlich zu der in 2H Dargestellten, aber eine zusätzliche Ebene von leitfähigen Leiterbahnen 304 ist über der zweiten dielektrischen Schicht 228 angeordnet. Die zusätzliche Ebene von leitfähigen Leiterbahnen 304 ist dann durch eine dritte dielektrische Schicht 306 bedeckt. Die leitfähigen Leiterbahnen 304 erstrecken sich zu Metallleiterbahnen 226, um das Leiten von Signalen von dem Halbleiter-Die 200 zu gewünschten Stellen auf die in 1A dargestellte Weise weiter zu vereinfachen. Um eine Anbringung eines zweiten Halbleiter-Dies an den Kupfersäulen 214 auf die in Bezug auf 1A beschriebene Weise zu ermöglichen, kann es wünschenswert sein, Kupfersäulen 308 von erhöhter Höhe relativ zu der der Kupfersäulen 214 in der Einzelne-Ebene-Redistributionsschicht von 2A-H zu bilden. Zusätzlich kann es bei einigen Ausführungsbeispielen wünschenswert sein, die erste dielektrische Schicht 216 so zu bilden, dass sie sich um die Kupfersäulen 308 (nicht eigens dargestellt) erstreckt.
  • Bezug nehmend auf 4 stellt die Figur ein Flussdiagramm dar, das Operationen eines Beispielverfahrens 400 zum Bilden eines mikroelektronischen Bauelementgehäuses des hierin beschriebenen Typs identifiziert. Zunächst wird Bezug genommen auf Operation 402, wobei eine Trägerstruktur über einem ersten Halbleiter-Die gebildet wird, die erste und zweite Gruppen von Kontakten umfasst, die in unterschiedlichen Abständen voneinander angeordnet sind, und wobei Kontakte der zweiten Gruppe von Kontakten in einem feineren Abstand angeordnet sind als Kontakte der ersten Gruppe. Bei vielen Beispielen ist die Trägerstruktur eine Formstruktur.
  • Bei Operation 404 wird eine Redistributionsschicht über der aktiven Oberfläche des ersten Halbleiter-Dies und über zumindest einem Abschnitt der Formstruktur gebildet. Wie an anderer Stelle hierin beschrieben umfasst die Redistributionsschicht leitfähige Leiterbahnen, die sich von Kontakten der ersten Gruppe von Kontakten des ersten Halbleiter-Dies zu erwünschten Stellen zum Platzieren von Kontaktkugeln zum Herstellen von elektrischen Verbindungen mit anderen Strukturen erstrecken. Bei einigen Beispielen sind zumindest einige der erwünschten Stellen für Kontaktkugeln über die lateralen Abmessungen des ersten Halbleiter-Dies hinaus, und sind somit in einer Region, in der die Redistributionsschicht durch die über dem ersten Halbleiter-Die gebildete Formstruktur gestützt wird.
  • Bei Operation 406 erstreckt sich ein zweiter Halbleiter-Die auf der gegenüberliegenden Seite der Redistributionsschicht von dem ersten Halbleiter-Die und wird in zumindest teilweise überlappendem Verhältnis zu dem ersten Halbleiter-Die platziert. Der zweite Halbleiter-Die ist mit dem ersten Halbleiter-Die durch dritte Menge von Kontakten gekoppelt, die in dem gleichen Abstand platziert werden wie die Kontakte der zweiten Gruppe von Kontakten auf dem ersten Halbleiter-Die, und jeweilige Kontakte der zweiten und dritten Gruppe von Kontakten sind miteinander gebondet. Bei verschiedenen Beispielen kann die Redistributionsschicht eine einzelne Ebene von leitfähigen Leiterbahnen umfassen, während bei anderen Beispielen die Redistributionsschicht zwei oder mehr Ebenen von leitfähigen Leiterbahnen aufweisen kann.
  • Bei der optionalen Operation 408 kann der zweite Halbleiter-Die einen oder mehrere zusätzliche Kontakte (wie mit 124 in 1A identifiziert) umfassen, getrennt von der dritten Menge von Kontakten, und das Verfahren können ferner ein Bonden des/der zusätzlichen Kontakts/Kontakte mit jeweiligen Kontakten auf der Redistributionsschicht umfassen. Bei einigen Beispielen dieses Verfahrens kann ein oder mehrere der zusätzlichen Kontakte mit einem Kontakt auf der Redistributionsschicht gebondet sein, der über die laterale Abmessung des ersten Halbleiter-Dies hinaus ist. Wie an anderer Stelle hierin angemerkt, können einer oder mehrere zusätzliche Kontakte mit Redistributionsschicht-Kontakten gekoppelt sein, die entweder mit einer elektrischen Leiterbahn gekoppelt sind oder die elektrisch isoliert sind.
  • Bei der optionalen Operation 410 wird ein Kopplungsmaterial angewandt, um sowohl den zweiten Halbleiter-Die als auch die Redistributionsschicht in Eingriff zu bringen. Bei einigen Bespielen ist das Kopplungsmaterial ein Unterfüllmaterial, das zwischen den zweiten Halbleiter-Die und die Redistributionsschicht platziert wird; während bei anderen Beispielen das Kopplungsmaterial in der Form einer Einkapselung ist, die sich um den zweiten Halbleiter-Die erstreckt. Bei einigen Beispielen umfasst das Kopplungsmaterial sowohl ein Unterfüllmaterial als auch ein Einkapselungsmaterial.
  • Wie bereits angemerkt können viele Halbleiter-Die-Typen auf die hierin beschriebene Weise vorteilhaft zusammen in einem mikroelektronischen Bauelement gehäust (packaged) werden. Ein Beispiel einer solchen vorteilhaften Kombination wäre ein Prozessor-Die in Kombination mit einem anderen Bauelement-Die, z. B. einem Speicherbauelement, einem Chipsatz, einem Graphikprozessor etc. Das sich ergebende mikroelektronische Bauelementgehäuse kann dann in einer größeren elektronischen Vorrichtung oder System umfasst sein.
  • 5 stellt ein Systemebenendiagramm gemäß einem Ausführungsbeispiel der Erfindung dar. Zum Beispiel stellt 5 ein Beispiel einer elektronischen Vorrichtung (z. B. System) dar, die das mikroelektronische Bauelement umfasst, das wie in der vorliegenden Offenbarung beschrieben gehäust ist. 5 zeigt ferner ein Beispiel einer Bauelementanwendung einer höheren Ebene für die vorliegende Erfindung. Bei einem Ausführungsbeispiel umfasst ein System 500, ist aber nicht begrenzt auf, einen Desktop-Computer, einen Laptop-Computer, ein Netbook, ein Tablet, einen Notebook-Computer, einen Personaldigitalassistenten (PDA; Personal Digital Assistant), einen Server, eine Arbeitsstation, ein Mobiltelefon, eine mobile Rechenvorrichtung, ein Smartphone, eine Internet-Gerät oder einen anderen Typ von Rechenvorrichtung. Bei einigen Ausführungsbeispielen ist das System 500 ein System-aufeinem-Chip (SOC-; System On a Chip) System.
  • Bei einem Ausführungsbeispiel umfasst ein Prozessor 510 einen oder mehrere Verarbeitungskerne 512 und 512N, wobei 512N den N. Verarbeitungskern im Inneren des Prozessors 510 repräsentiert, wobei N eine positive Ganzzahl ist. Bei einem Ausführungsbeispiel umfasst das System 500 mehrere Prozessoren, umfassend 510 und 505, wobei der Prozessor 505 eine Logik aufweist, die ähnlich oder identisch zu der Logik des Prozessors 510 ist. Bei einigen Ausführungsbeispielen umfasst der Verarbeitungskern 512, ist aber nicht begrenzt auf, eine Vorgriffs-Logik (Prefetch-Logik), um Anweisungen zu holen, Decodierungslogik zum Decodieren der Anweisungen, Ausführungslogik zum Ausführen der Anweisungen und Ähnliches. Bei einigen Ausführungsbeispielen umfasst der Prozessor 510 einen Cache-Speicher 516, um Anweisungen und/oder Daten für das System 500 zu cachen. Der Cache-Speicher 516 kann in eine hierarchische Struktur organisiert sein, die eine oder mehrere Cache-Speicher-Ebenen umfasst.
  • Bei einigen Ausführungsbeispielen umfasst der Prozessor 510 eine Speichersteuerung 514, die wirksam ist, um Funktionen auszuführen, die es dem Prozessor 510 ermöglichen, auf einen Speicher 530 zuzugreifen und mit demselben zu kommunizieren, der einen flüchtigen Speicher 532 und/oder einen nicht-flüchtigen Speicher 534 umfasst. Bei einigen Ausführungsbeispielen ist der Prozessor 510 mit dem Speicher 530 und einem Chipsatz 520 gekoppelt. Der Prozessor 510 kann auch mit einer drahtlosen Antenne 578 gekoppelt sein, um mit irgendeiner Vorrichtung zu kommunizieren, die ausgebildet ist zum Senden und/oder Empfangen von drahtlosen Signalen. Bei einem Ausführungsbeispiel arbeitet die drahtlose Antennenschnittstelle 578 gemäß, aber nicht begrenzt auf, dem IEEE 802.11-Standard und seiner zugehörigen Familie, Home Plug AV (HPAV), Ultrabreitband (UWB; Ultra Wide Band), Bluetooth, WiMax oder irgendeiner Form von drahtlosem Kommunikationsprotokoll.
  • Bei einigen Ausführungsbeispielen umfasst der flüchtige Speicher 532, ist aber nicht begrenzt auf, einen synchronen dynamischen Direktzugriffsspeicher (SDRAM; Synchronous Dynamic Random Access Memory), einen dynamischen Direktzugriffsspeicher (DRAM; Dynamic Random Access Memory), einen RAMBUS-Dynamisch-Direktzugriffsspeicher (RDRAM; RAMBUS Dynamic Random Access Memory) und/oder irgendeinen anderen Typ von Direktzugriffsspeicher-Vorrichtung. Der nicht-flüchtige Speicher 534 umfasst, ist aber nicht begrenzt auf, einen Flash-Speicher, einen Phasenänderungsspeicher (PCM; Phase Change Memory, einen Nurlesespeicher (ROM; Read-Only Memory), einen elektrisch löschbaren programmierbaren Nurlesespeicher (EEPROM; Erasable Programmable Read-Only Memory) oder irgendeinen anderen Typ von nicht-flüchtiger Speichervorrichtung.
  • Der Speicher 530 speichert Information und Anweisungen, die durch den Prozessor 510 auszuführen sind. Bei einem Ausführungsbeispiel kann der Speicher 530 auch temporäre Variablen oder andere intermediäre Information speichern, während der Prozessor 510 Anweisungen ausführt. Bei dem dargestellten Ausführungsbeispiel verbindet sich der Chipsatz 520 mit dem Prozessor 510 via Punkt-zu-Punkt- (PtP- oder P-P- (Point-to-Point)) Schnittstellen 517 und 522. Der Chipsatz 520 ermöglicht es dem Prozessor 510, sich mit anderen Elementen in dem System 500 zu verbinden. Bei einigen Ausführungsbeispielen der Erfindung arbeiten die Schnittstellen 517 und 522 gemäß einem PtP-Kommunikationsprotokoll, z. B. dem Intel® QuickPath Interconnect (QPI) oder Ähnlichem. Bei anderen Ausführungsbeispielen kann eine unterschiedliche Zwischenverbindung verwendet werden.
  • Bei einigen Ausführungsbeispielen ist der Chipsatz 520 wirksam, um mit dem Prozessor 510, 505N, einer Anzeigevorrichtung 540 und anderen Vorrichtungen 572, 576, 574, 560, 562, 564, 566, 577 etc. zu kommunizieren. Der Chipsatz 520 kann auch mit einer drahtlosen Antenne 578 gekoppelt sein, um mit irgendeiner Vorrichtung zu kommunizieren, die ausgebildet ist zum Senden und/oder Empfangen von drahtlosen Signalen.
  • Der Chipsatz 520 verbindet sich mit der Anzeigevorrichtung 540 via eine Schnittstelle 526. Die Anzeige 540 kann zum Beispiel eine Flüssigkristallanzeige (LCD; Liquid Crystal Display), eine Plasmaanzeige, eine Kathodenstrahlröhren- (CRT; Cathode Ray Tube) Anzeige oder irgendeine andere Form von visueller Anzeigevorrichtung sein. Bei einigen Ausführungsbeispielen der Erfindung sind der Prozessor 510 und der Chipsatz 520 in einem einzelnen SOC vereint. Zusätzlich verbindet sich der Chipsatz 520 mit einem oder mehreren Bussen 550 und 555, die verschiedene Elemente 574, 560, 562, 564, und 566 zwischenverbinden. Die Busse 550 und 555 können zusammen via eine Bus-Brücke 572 zwischenverbunden sein. Bei einem Ausführungsbeispiel koppelt der Chipsatz 520 mit einem nicht-flüchtigen Speicher 560, (einer) Massenspeichervorrichtung(en) 562, einer Tastatur/Maus 564 und einer Netzwerkschnittstelle 566 via eine Schnittstelle 524 und/oder 504, einen Smart-TV 576, Verbraucherelektronik 577 etc.
  • Bei einem Ausführungsbeispiel umfasst die Massenspeichervorrichtung 562, ist aber nicht begrenzt auf, ein Solid-State-Laufwerk, ein Festplattenlaufwerk, ein Flash-Speicher-Laufwerk mit universellem seriellem Bus (Universal Serial Bus) oder irgendeine andere Form von Computerdatenspeichermedium. Bei einem Ausführungsbeispiel ist die Netzwerkschnittstelle 566 durch irgendeinen Typ von bekanntem Netzwerkschnittstellenstandard implementiert, umfassend, aber nicht begrenzt auf, eine Ethernet-Schnittstelle, eine Universaler-Serieller-Bus-(USB-) Schnittstelle, eine Peripher-Komponente-Zwischenverbindung (PCI-; Peripheral-Component-Interconnect-) Express-Schnittstelle, eine drahtlose Schnittstelle und/oder irgendeinen anderen geeigneten Schnittstellentyp. Bei einem Ausführungsbeispiel arbeitet die drahtlose Schnittstelle gemäß, aber nicht begrenzt auf, dem IEEE 802.11-Standard und seiner zugehörigen Familie, Home Plug AV (HPAV), Ultrabreitband (UWB), Bluetooth, WiMax oder irgendeiner Form von drahtlosem Kommunikationsprotokoll.
  • Während die in 5 gezeigten Module als separate Blöcke innerhalb des Systems 500 dargestellt sind, können die durch einige dieser Blöcke ausgeführten Funktionen innerhalb einer einzelnen Halbleiterschaltung integriert sein oder können unter Verwendung von zwei oder mehr separaten integrierten Schaltungen implementiert sein. Obwohl der Cache-Speicher 516 als ein separater Block innerhalb des Prozessors 510 dargestellt ist, kann der Cache-Speicher 516 (oder ausgewählte Aspekte von 516) zum Beispiel in den Verarbeitungskern 512 integriert sein.
  • Zur besseren Veranschaulichung der hierin beschriebenen Verfahren und Vorrichtungen ist im Folgenden eine nicht einschränkende Menge von Ausführungsbeispielen als zahlenmäßig identifizierte Beispiele dargelegt:
  • Beispiel 1 ist ein mikroelektronisches Bauelement, umfassend: einen ersten Halbleiter-Die mit einer ersten Gruppe von Kontakten in einem ersten Abstand relativ zueinander, und einer zweiten Gruppe von Kontakten in einem zweiten Abstand relativ zueinander, wobei der zweite Abstand geringer ist als der erste Abstand; eine Redistributionsschicht mit einer ersten Seite, die mit dem ersten Halbleiter-Die gekoppelt ist; und einen zweiten Halbleiter-Die auf der gegenüberliegenden Seite der Redistributionsschicht von dem ersten Halbleiter-Die, wobei das zweite Halbleiterbauelement eine dritte Gruppe von Kontakten in dem zweiten Abstand umfasst, wobei die Kontakte der dritten Gruppe von Kontakten mit jeweiligen Kontakten der zweiten Gruppe von Kontakten gekoppelt sind.
  • Bei Beispiel 2 umfasst der Gegenstand von Beispiel 1 optional, dass das zweite Halbleiterbauelement ferner zumindest einen zusätzlichen Kontakt außerhalb der dritten Gruppe von Kontakten umfasst.
  • Bei Beispiel 3 umfasst der Gegenstand von Beispiel 2 optional, dass der zusätzliche Kontakt mit einem Kontakt der Redistributionsschicht gekoppelt ist, der außerhalb eines Fußabdrucks des ersten Halbleiter-Dies ist.
  • Bei Beispiel 4 umfasst der Gegenstand von einem oder mehreren der Beispiele 2-3 optional, dass zumindest eine von der ersten und zweiten Gruppe von Kontakten ein Array von Kontakten umfasst, das sich entlang sowohl der X- als auch der Y-Abmessungen des ersten Halbleiter-Dies erstreckt.
  • Bei Beispiel 5 umfasst der Gegenstand von einem oder mehreren der Beispiele 1-4 optional, dass die Redistributionsschicht zumindest einige Kontakte der ersten Gruppe von Kontakten mit jeweiligen Stellen außerhalb eines Fußabdrucks des ersten Halbleiter-Dies koppelt.
  • Bei Beispiel 6 umfasst der Gegenstand von einem oder mehreren der Beispiele 1-5 optional eine Formstruktur, die die Redistributionsschicht stützt und den ersten Halbleiter-Die kapselt.
  • Bei Beispiel 7 umfasst der Gegenstand von einem oder mehreren der Beispiele 1-6 optional, dass die Redistributionsschicht mehrere Ebenen von leitfähigen Leiterbahnen umfasst.
  • Beispiel 8 ist ein Gehäuse für ein mikroelektronisches Bauelement, umfassend: einen ersten Halbleiter-Die mit einer ersten Gruppe von Kontakten in einem ersten Abstand relativ zueinander sowohl in X- als auch in Y-Richtung, und einer zweiten Gruppe von Kontakten in einem zweiten Abstand relativ zueinander sowohl in X- als auch in Y-Richtung, wobei der zweite Abstand geringer ist als der erste Abstand; eine Formstruktur, die sich über den ersten Halbleiter-Die erstreckt; eine Redistributionsschicht mit einer ersten Seite, die mit dem ersten Halbleiter-Die gekoppelt ist und zumindest teilweise durch die Formstruktur gestützt wird; und einen zweiten Halbleiter-Die, der sich auf der gegenüberliegenden Seite der Redistributionsschicht von dem ersten Halbleiter-Die erstreckt, wobei der zweite Halbleiter-Die eine dritte Gruppe von Kontakten umfasst, wobei die Kontakte der dritten Gruppe von Kontakten in dem zweiten Abstand sowohl in X- als auch in Y-Richtung angeordnet sind und mit jeweiligen Kontakten der zweiten Gruppe von Kontakten gekoppelt sind.
  • Bei Beispiel 9 umfasst der Gegenstand von Beispiel 8 optional, dass die Redistributionsschicht Kontaktkugeln umfasst, und wobei zumindest ein Abschnitt der Kontakte der ersten Gruppe von Kontakten durch die Redistributionsschicht mit jeweiligen Kontaktkugeln lateral über die lateralen Abmessungen des ersten Halbleiter-Dies hinaus verbunden ist.
  • Bei Beispiel 10 umfasst der Gegenstand von einem der Beispiele 8-9 optional, dass die Redistributionsschicht Kontaktkugeln umfasst, und wobei zumindest ein Abschnitt der Kontakte der ersten Gruppe von Kontakten durch die Redistributionsschicht mit jeweiligen Kontaktkugeln lateral über die lateralen Abmessungen des ersten Halbleiter-Dies hinaus verbunden ist, und sich die Kontaktkugeln auf der gleichen Seite der Redistributionsschicht befinden wie der zweite Halbleiter-Die.
  • Bei Beispiel 11 umfasst der Gegenstand von einem oder mehreren der Beispiele 8-10 optional, dass der zweite Halbleiter-Die zumindest einen zusätzlichen Kontakt außerhalb der dritten Gruppe von Kontakten umfasst, und wobei der zumindest eine zusätzliche Kontakt mit einem Kontakt in der Redistributionsschicht gekoppelt ist.
  • Bei Beispiel 12 umfasst der Gegenstand von Beispiel 11 optional, dass ein zusätzlicher Kontakt gekoppelt ist, um nur eine mechanische Verbindung mit der Redistributionsschicht bereitzustellen.
  • Bei Beispiel 13 umfasst der Gegenstand von einem oder mehreren der Beispiele 8-12 optional, dass die Redistributionsschicht mehrere Ebenen von Leitern umfasst.
  • Bei Beispiel 14 umfasst der Gegenstand von einem oder mehreren der Beispiele 8-13 optional, dass die Kontakte der zweiten Gruppe von Kontakten mit jeweiligen Kontakten der dritten Gruppe von Kontakten durch Kupfersäulen, die auf jedem von dem ersten und zweiten Halbleiter-Die gebildet sind, gekoppelt sind.
  • Bei Beispiel 15 umfasst der Gegenstand von einem oder mehreren der Beispiele 8-14 optional, dass der Abstand der zweiten Gruppe von Kontakten nicht mehr ist als ungefähr 70 % des Abstands der ersten Gruppe von Kontakten.
  • Bei Beispiel 16 umfasst der Gegenstand von einem oder mehreren der Beispiele 8-15 optional, dass der Abstand der zweiten Gruppe von Kontakten nicht mehr ist als ungefähr 50 % des Abstands der ersten Gruppe von Kontakten.
  • Beispiel 17 ist ein mikroelektronisches Bauelement, umfassend: einen ersten Halbleiter-Die mit einer ersten Gruppe von Kontakten in einem ersten Abstand relativ zueinander, und einer zweiten Gruppe von Kontakten in einem zweiten Abstand relativ zueinander, wobei der zweite Abstand geringer ist als der erste Abstand; ein Mittel zum Koppeln der ersten Gruppe von Kontakten des ersten Halbleiter-Dies mit einer ersten Seite einer Redistributionsschicht; und ein Mittel zum Koppeln eines zweiten Halbleiter-Dies mit der zweiten Gruppe von Kontakten des ersten Halbleiter-Dies, wobei sich der zweite Halbleiter-Die auf der gegenüberliegenden Seite der Redistributionsschicht von dem ersten Halbleiter-Die befindet.
  • Bei Beispiel 18 umfasst der Gegenstand von Beispiel 17 optional das Mittel zum Koppeln des zweiten Halbleiter-Dies mit der zweiten Gruppe von Kontakten, umfassend eine dritte Gruppe von Kontakten auf dem zweiten Halbleiter-Die, wobei die dritte Gruppe von Kontakten in dem zweiten Abstand relativ zueinander angeordnet ist; und wobei die Kontakte von zumindest einer von der zweiten und dritten Gruppe von Kontakten metallische Säulen umfassen, die eine elektrische Kommunikation mit der anderen Menge von Kontakten herstellen.
  • Bei Beispiel 19 umfasst der Gegenstand von Beispiel 18 optional, dass die Kontakte von sowohl der zweiten als auch der dritten Gruppe von Kontakten Kupfersäulen umfassen.
  • Bei Beispiel 20 umfasst der Gegenstand von einem oder mehreren der Beispiele 17-19 optional, dass die Redistributionsschicht Kontaktkugeln umfasst, um eine Trägerstruktur in Eingriff zu bringen, wobei zumindest einige der Kontaktkugeln mit jeweiligen Kontakten der ersten Gruppe von Kontakten elektrisch gekoppelt sind.
  • Bei Beispiel 21 umfasst der Gegenstand von einem oder mehreren der Beispiele 19-20 optional, dass die metallischen Säulen sich durch eine Separation in die Redistributionsschicht erstrecken, um mit der anderen Menge von Kontakten in Eingriff zu sein.
  • Beispiel 22 ist ein Verfahren zum Bilden eines Gehäuses eines mikroelektronischen Bauelements, umfassend: Bilden einer Formstruktur über einem ersten Halbleiter-Die, wobei der Die eine erste und zweite Gruppe von Kontakten umfasst, wobei die Kontakte von jeder von der ersten und zweiten Gruppe in einem ersten und/oder zweiten Abstand angeordnet sind, und wobei die Kontakte der zweiten Gruppe in einem feineren Abstand sind als die Kontakte der ersten Gruppe; Bilden einer Redistributionsschicht über dem ersten Halbleiter-Die und zumindest einem Abschnitt der Formstruktur; und Koppeln eines zweiten Halbleiter-Dies mit dem ersten Halbleiter-Die, wobei der zweite Halbleiter-Die auf der gegenüberliegenden Seite der Redistributionsschicht von dem ersten Halbleiter-Die ist, wobei der zweite Halbleiter-Die eine dritte Gruppe von Kontakten umfasst, die in dem gleichen Abstand angeordnet sind wie die Kontakte der zweiten Gruppe, und wobei der zweite Halbleiter-Die mit dem ersten Halbleiter-Die zumindest teilweise durch Bonden von Kontakten der dritten Gruppe mit jeweiligen Kontakten der zweiten Gruppe gekoppelt ist.
  • Bei Beispiel 23 umfasst der Gegenstand von Beispiel 22 optional, dass das Bonden von Kontakten der dritten Gruppe mit jeweiligen Kontakten der zweiten Gruppe ein Zusammenbonden von Kupfersäulen umfasst, die auf sowohl den Kontakten der zweiten Gruppe als auch den Kontakten der dritten Gruppe gebildet sind.
  • Bei Beispiel 24 umfasst der Gegenstand von einem oder mehreren der Beispiele 22-23 optional, dass der zweite Halbleiter-Die zumindest einen zusätzlichen Kontakt außerhalb der dritten Gruppe von Kontakten umfasst, und wobei der zusätzliche Kontakt mit einem Kontakt auf der Redistributionsschicht gebondet ist.
  • Bei Beispiel 25 umfasst der Gegenstand von einem oder mehreren der Beispiele 22-24 optional ein Platzieren eines Unterfüllmaterials zwischen den zweiten Halbleiter-Die und die Redistributionsschicht.
  • Bei Beispiel 26 umfasst der Gegenstand von einem oder mehreren der Beispiele 22-25 optional ein Bilden einer Einkapselung über dem zweiten Halbleiter-Die.
  • Bei Beispiel 27 umfasst der Gegenstand von einem oder mehreren der Beispiele 22-26 optional, dass zumindest eine von der ersten und zweiten Gruppe von Kontakten ein Array von Kontakten umfasst, das sich in sowohl der X- als auch der Y-Richtung auf dem ersten Halbleiter-Die erstreckt.
  • Bei Beispiel 28 umfasst der Gegenstand von einem oder mehreren der Beispiele 22-27 optional ein Bilden von Kontaktkugeln auf Kontakten der Redistributionsschicht.
  • Bei Beispiel 29 umfasst der Gegenstand von Beispiel 28 optional, dass Kontakte der ersten Gruppe von Kontakten mit jeweiligen Kontaktkugeln durch in der Redistributionsschicht gebildete, leitfähige Pfade gekoppelt sind.
  • Bei Beispiel 30 umfasst der Gegenstand von einem oder mehreren der Beispiele 22-29 optional, dass der Abstand der zweiten Gruppe von Kontakten nicht mehr ist als ungefähr 70 % des Abstands der ersten Gruppe von Kontakten.
  • Bei Beispiel 31 umfasst der Gegenstand von einem oder mehreren der Beispiele 22-30 optional, dass der Abstand der zweiten Gruppe von Kontakten nicht mehr ist als ungefähr 50 % des Abstands der ersten Gruppe von Kontakten.
  • Bei Beispiel 32 umfasst der Gegenstand von einem oder mehreren der Beispiele 22-31 optional, dass das Gehäuse ein Fan-Out-Gehäuse ist.
  • Bei Beispiel 33 umfasst der Gegenstand von einem oder mehreren der Beispiele 22-32 optional, dass die Kupfersäulen von der ersten und zweiten Gruppe von Kontakten miteinander durch Verwendung einer Zinn-Silber- (SnAg-) Schicht gebondet sind.
  • Bei Beispiel 34 umfasst der Gegenstand von einem oder mehreren der Beispiele 23-33 optional, dass die Kupfersäulen von der zweiten und dritten Menge von Kontakten keine elektrische Verbindung mit der Redistributionsschicht bilden.
  • Beispiel 35 ist ein elektronisches System, umfassend: ein mikroelektronisches Bauelement, umfassend: einen ersten Halbleiter-Die mit einer ersten Gruppe von Kontakten in einem ersten Abstand relativ zueinander, und einer zweiten Gruppe von Kontakten in einem zweiten Abstand relativ zueinander, wobei der zweite Abstand geringer ist als der erste Abstand; eine Redistributionsschicht mit einer ersten Seite, die mit dem ersten Halbleiter-Die gekoppelt ist; und einen zweiten Halbleiter-Die auf der gegenüberliegenden Seite der Redistributionsschicht von dem ersten Halbleiter-Die und in teilweise überlappendem Verhältnis zu dem ersten Halbleiter-Die, wobei das zweite Halbleiterbauelement eine dritte Gruppe von Kontakten in dem zweiten Abstand umfasst, wobei die Kontakte der dritten Gruppe von Kontakten mit jeweiligen Kontakten der zweiten Gruppe von Kontakten gekoppelt sind; und zumindest eines von einer Massenspeichervorrichtung und einer Netzwerkschnittstelle, die wirksam mit dem mikroelektronischen Bauelement gekoppelt ist.
  • Bei Beispiel 36 umfasst der Gegenstand von Beispiel 35 optional, dass das zweite Halbleiterbauelement ferner zumindest einen zusätzlichen Kontakt außerhalb der dritten Gruppe von Kontakten umfasst.
  • Bei Beispiel 37 umfasst der Gegenstand von einem der Beispiele 34-36 optional, dass das zweite Halbleiterbauelement ferner zumindest einen zusätzlichen Kontakt außerhalb der dritten Gruppe von Kontakten umfasst, und der zusätzliche Kontakt mit einem Kontakt in der Redistributionsschicht gekoppelt ist.
  • Bei Beispiel 38 umfasst der Gegenstand von Beispiel 37 optional, dass das zweite Halbleiterbauelement ferner zumindest einen zusätzlichen Kontakt außerhalb der dritten Gruppe von Kontakten umfasst, und der zusätzliche Kontakt außerhalb eines Fußabdrucks des ersten Halbleiter-Dies ist.
  • Die obige detaillierte Beschreibung nimmt Bezug auf die beiliegenden Zeichnungen, die Bestandteil der detaillierten Beschreibung sind. Veranschaulichend zeigen die Zeichnungen spezifische Ausführungsbeispiele, bei denen die Erfindung ausgeführt werden kann. Auf diese Ausführungsbeispiele wird hierin auch als „Beispiele“ Bezug genommen. Solche Beispiele können Elemente zusätzlich zu den Gezeigten und Beschriebenen umfassen. Allerdings betrachten die vorliegenden Erfinder auch Beispiele, bei den nur jene Elemente, die gezeigt oder beschrieben sind, bereitgestellt sind. Ferner betrachten die vorliegenden Erfinder auch Beispiele, die irgendeine Kombination oder Permutation jener gezeigten oder beschriebenen Elemente (oder einen oder mehrere Aspekte derselben) verwenden, entweder im Hinblick auf ein bestimmtes Beispiel (oder einen oder mehrere Aspekte desselben) oder im Hinblick auf andere Beispiele (oder einen oder mehrere Aspekte derselben).
  • In diesem Dokument werden die Begriffe „ein, eine“ verwendet, wie in Patentdokumenten üblich, um einen oder mehrere als einen zu umfassen, unabhängig von irgendwelchen anderen Fällen oder Verwendungen von „zumindest ein,e,s“ oder ein,e,s oder mehrere“. In diesem Dokument wird der Begriff „oder“ verwendet, um auf ein nicht-exklusives oder Bezug zu nehmen, derart, dass „A oder B“ „A aber nicht B“, „B aber nicht A“ und „A und B“ umfasst, sofern es nicht anderweitig angegeben ist. In diesem Dokument werden die Begriffe „aufweisend“ und „bei dem,r“ als die einfachen Entsprechungen der jeweiligen Begriffe „umfassend“ und „wobei“ verwendet. In den folgenden Ansprüchen sind ferner die Begriffe „aufweisend“ und „umfassend“ offene Begriffe, d.h. ein System, Bauelement/Vorrichtung (device), Artikel, Zusammensetzung, Formulierung oder Prozess, der Elemente zusätzlich zu jenen umfasst, die nach einem solchen Begriff in einem Anspruch aufgeführt sind, fällt immer noch in den Schutzbereich dieses Anspruchs. Ferner werden in den folgenden Ansprüchen die Begriffe „erste,r,s“ „zweite,r,s“ und „dritte,r,s“ etc. lediglich als Kennzeichnungen verwendet und sollen ihren Objekten keine numerischen Anforderungen auferlegen.
  • Die obige Beschreibung soll veranschaulichend und nicht einschränkend sein. Zum Beispiel können die vorstehend beschriebenen Beispiele (oder einer oder mehrere Aspekte derselben) in Kombination miteinander verwendet werden. Andere Ausführungsbeispiele können verwendet werden, wie sie z. B. ein Fachmann nach Prüfung der obigen Beschreibung erkennt. Die Zusammenfassung ist bereitgestellt, um 37 C.F.R. §1.72(b) zu entsprechen, um es dem Leser zu erlauben, das Wesen der technischen Offenbarung schnell zu verstehen. Sie wird mit dem Verständnis eingereicht, dass sie nicht benutzt wird, um den Schutzbereich oder die Bedeutung der Ansprüche zu interpretieren oder einzuschränken. Ferner können in der obigen detaillierten Beschreibung verschiedene Merkmale zu einer Gruppe zusammengefasst werden, um die Offenbarung zu vereinheitlichen. Dies soll nicht so ausgelegt werden, als ob beabsichtigt ist, dass ein nicht beanspruchtes, offenbartes Merkmal für einen Anspruch wesentlich ist. Im Gegenteil, der erfinderische Gegenstand kann in weniger als allen Merkmalen eines bestimmten offenbarten Ausführungsbeispiels liegen. Somit sind die folgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wobei jeder Anspruch als getrenntes Ausführungsbeispiel für sich steht, und es wird in Erwägung gezogen, dass solche Ausführungsbeispiele miteinander in verschiedenen Kombinationen oder Permutationen kombiniert werden können. Der Schutzbereich der Erfindung sollte Bezug nehmend auf die beigefügten Ansprüche bestimmt werden, zusammen mit dem vollständigen Schutzbereich von Entsprechungen, auf welche solche Ansprüche Anrecht haben.

Claims (25)

  1. Ein mikroelektronisches Bauelement, umfassend: einen ersten Halbleiter-Die mit einer ersten Gruppe von Kontakten in einem ersten Abstand relativ zueinander, und einer zweiten Gruppe von Kontakten in einem zweiten Abstand relativ zueinander, wobei der zweite Abstand geringer ist als der erste Abstand; eine Redistributionsschicht mit einer ersten Seite, die mit dem ersten Halbleiter-Die gekoppelt ist; und einen zweiten Halbleiter-Die auf der gegenüberliegenden Seite der Redistributionsschicht von dem ersten Halbleiter-Die, wobei das zweite Halbleiterbauelement eine dritte Gruppe von Kontakten in dem zweiten Abstand umfasst, wobei die Kontakte der dritten Gruppe von Kontakten mit jeweiligen Kontakten der zweiten Gruppe von Kontakten gekoppelt sind.
  2. Das mikroelektronische Bauelement gemäß Anspruch 1, wobei das zweite Halbleiterbauelement ferner zumindest einen zusätzlichen Kontakt außerhalb der dritten Gruppe von Kontakten umfasst.
  3. Das mikroelektronische Bauelement gemäß Anspruch 2, wobei der zusätzliche Kontakt mit einem Kontakt der Redistributionsschicht gekoppelt ist, der außerhalb eines Fußabdrucks des ersten Halbleiter-Dies ist.
  4. Das mikroelektronische Bauelement gemäß Anspruch 1, wobei zumindest eine von der ersten und zweiten Gruppe von Kontakten ein Array von Kontakten umfasst, das sich entlang sowohl der X- als auch der Y-Abmessungen des ersten Halbleiter-Dies erstreckt.
  5. Das mikroelektronische Bauelement gemäß Anspruch 1, wobei die Redistributionsschicht zumindest einige Kontakte der ersten Gruppe von Kontakten mit jeweiligen Stellen außerhalb eines Fußabdrucks des ersten Halbleiter-Dies koppelt.
  6. Das mikroelektronische Bauelement gemäß Anspruch 1, ferner umfassend eine Formstruktur, die die Redistributionsschicht stützt und den ersten Halbleiter-Die kapselt.
  7. Das mikroelektronische Bauelement gemäß Anspruch 1, wobei die Redistributionsschicht mehrere Ebenen von leitfähigen Leiterbahnen umfasst.
  8. Das mikroelektronische Bauelement gemäß einem der Ansprüche 1-7, wobei die Redistributionsschicht Kontaktkugeln umfasst, und wobei zumindest ein Abschnitt der Kontakte der ersten Gruppe von Kontakten durch die Redistributionsschicht mit jeweiligen Kontaktkugeln lateral über die lateralen Abmessungen des ersten Halbleiter-Dies hinaus verbunden ist.
  9. Das mikroelektronische Bauelement gemäß Anspruch 8, wobei die Kontaktkugeln sich auf der gleichen Seite der Redistributionsschicht befinden wie der zweite Halbleiter-Die.
  10. Das mikroelektronische Bauelement gemäß Anspruch 1, wobei der zweite Halbleiter-Die zumindest einen zusätzlichen Kontakt außerhalb der dritten Gruppe von Kontakten umfasst, und wobei der zumindest eine zusätzliche Kontakt mit einem Kontakt in der Redistributionsschicht gekoppelt ist.
  11. Das mikroelektronische Bauelement gemäß einem der Ansprüche 1, wobei die Kontakte der zweiten Gruppe von Kontakten mit jeweiligen Kontakten der dritten Gruppe von Kontakten durch Kupfersäulen gekoppelt sind, die auf jedem von dem ersten und zweiten Halbleiter-Die gebildet sind.
  12. Das mikroelektronische Bauelement gemäß einem der Ansprüche 1-7, wobei der Abstand der zweiten Gruppe von Kontakten nicht mehr ist als ungefähr 70 % des Abstands der ersten Gruppe von Kontakten.
  13. Das mikroelektronische Bauelement gemäß einem der Ansprüche 1-7, wobei der Abstand der zweiten Gruppe von Kontakten nicht mehr ist als ungefähr 50 % des Abstands der ersten Gruppe von Kontakten.
  14. Das mikroelektronische Bauelement gemäß einem der Ansprüche 1-7, ferner umfassend ein Mittel zum Koppeln der dritten Gruppe von Kontakten des zweiten Halbleiter-Dies mit jeweiligen Kontakten des zweiten Halbleiter-Dies.
  15. Das mikroelektronische Bauelement gemäß Anspruch 14, wobei das Mittel zum Koppeln der dritten Gruppe von Kontakten des zweiten Halbleiter-Dies mit jeweiligen Kontakten des zweiten Halbleiter-Dies Kupfersäulen auf den Kontakten von zumindest einer von der zweiten und dritten Gruppe von Kontakten umfasst.
  16. Das mikroelektronische Bauelement gemäß Anspruch 15, wobei Kontakte von sowohl der zweiten als auch der dritten Menge von Kontakten Kupfersäulen umfassen.
  17. Ein Verfahren zum Bilden eines mikroelektronischen Bauelementgehäuses, umfassend: Bilden einer Formstruktur über einem ersten Halbleiter-Die, wobei der Die eine erste und zweite Gruppe von Kontakten umfasst, wobei die Kontakte von jeder von der ersten und zweiten Gruppe von Kontakten entsprechend in ersten oder zweiten Abständen angeordnet sind, und wobei die Kontakte der zweiten Gruppe in einem feineren Abstand sind als die Kontakte der ersten Gruppe; Bilden einer Redistributionsschicht über dem ersten Halbleiter-Die und zumindest einem Abschnitt der Formstruktur; und Koppeln eines zweiten Halbleiter-Dies mit dem ersten Halbleiter-Die, wobei der zweite Halbleiter-Die auf der gegenüberliegenden Seite der Redistributionsschicht von dem ersten Halbleiter-Die ist, wobei der zweite Halbleiter-Die eine dritte Gruppe von Kontakten umfasst, die in dem gleichen Abstand angeordnet sind wie die Kontakte der zweiten Gruppe, und wobei der zweite Halbleiter-Die mit dem ersten Halbleiter-Die zumindest teilweise durch Bonden von Kontakten der dritten Gruppe mit jeweiligen Kontakten der zweiten Gruppe gekoppelt ist.
  18. Das Verfahren gemäß Anspruch 17, wobei das Bonden von Kontakten der dritten Gruppe mit jeweiligen Kontakten der zweiten Gruppe ein Zusammenbonden von Kupfersäulen umfasst, die auf sowohl den Kontakten der zweiten Gruppe als auch den Kontakten der dritten Gruppe gebildet sind.
  19. Das Verfahren gemäß Anspruch 18, wobei der zweite Halbleiter-Die zumindest einen zusätzlichen Kontakt außerhalb der dritten Gruppe von Kontakten umfasst, und wobei der zusätzliche Kontakt mit einem Kontakt auf der Redistributionsschicht gebondet wird.
  20. Das Verfahren gemäß Ansprüche 17, wobei der Abstand der zweiten Gruppe von Kontakten nicht mehr ist als ungefähr 70 % des Abstands der ersten Gruppe von Kontakten.
  21. Das Verfahren gemäß Ansprüche 17, wobei der Abstand der zweiten Gruppe von Kontakten nicht mehr ist als ungefähr 50 % des Abstands der ersten Gruppe von Kontakten.
  22. Das Verfahren gemäß Anspruch 17, wobei das Gehäuse ein Fan-Out-Gehäuse ist.
  23. Ein elektronisches System, umfassend: ein mikroelektronisches Bauelement, umfassend einen ersten Halbleiter-Die mit einer ersten Gruppe von Kontakten in einem ersten Abstand relativ zueinander, und einer zweiten Gruppe von Kontakten in einem zweiten Abstand relativ zueinander, wobei der zweite Abstand geringer ist als der erste Abstand; eine Redistributionsschicht mit einer ersten Seite, die mit dem ersten Halbleiter-Die gekoppelt ist; und einen zweiten Halbleiter-Die auf der gegenüberliegenden Seite der Redistributionsschicht von dem ersten Halbleiter-Die und in teilweise überlappendem Verhältnis zu dem ersten Halbleiter-Die, wobei das zweite Halbleiterbauelement eine dritte Gruppe von Kontakten in dem zweiten Abstand umfasst, wobei die Kontakte der dritten Gruppe von Kontakten mit jeweiligen Kontakten der zweiten Gruppe von Kontakten gekoppelt sind; und zumindest eines von einer Massenspeichervorrichtung und einer Netzwerkschnittstelle, die wirksam mit dem mikroelektronischen Bauelement gekoppelt.
  24. Das elektronischen System gemäß Anspruch 23, wobei das zweite Halbleiterbauelement ferner zumindest einen zusätzlichen Kontakt außerhalb der dritten Gruppe von Kontakten umfasst.
  25. Das elektronische System gemäß Anspruch 24, wobei der zusätzliche Kontakt mit einem Kontakt in der Redistributionsschicht gekoppelt ist.
DE112017004978.4T 2016-09-30 2017-08-09 Zwischenverbindungsstruktur für ein mikroelektronisches bauelement Pending DE112017004978T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/282,855 2016-09-30
US15/282,855 US10366968B2 (en) 2016-09-30 2016-09-30 Interconnect structure for a microelectronic device
PCT/US2017/046027 WO2018063512A1 (en) 2016-09-30 2017-08-09 Interconnect structure for a microelectronic device

Publications (1)

Publication Number Publication Date
DE112017004978T5 true DE112017004978T5 (de) 2019-06-13

Family

ID=61758342

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017004978.4T Pending DE112017004978T5 (de) 2016-09-30 2017-08-09 Zwischenverbindungsstruktur für ein mikroelektronisches bauelement

Country Status (5)

Country Link
US (2) US10366968B2 (de)
KR (1) KR102617627B1 (de)
CN (1) CN109643708A (de)
DE (1) DE112017004978T5 (de)
WO (1) WO2018063512A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10957611B2 (en) * 2017-08-01 2021-03-23 Mediatek Inc. Semiconductor package including lid structure with opening and recess
US11587918B2 (en) 2019-12-17 2023-02-21 Micron Technology, Inc. Semiconductor devices, semiconductor device packages, electronic systems including same, and related methods

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3345541B2 (ja) * 1996-01-16 2002-11-18 株式会社日立製作所 半導体装置及びその製造方法
USRE44438E1 (en) * 2001-02-27 2013-08-13 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
US8143108B2 (en) * 2004-10-07 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
US7442629B2 (en) * 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US6762489B2 (en) * 2001-11-20 2004-07-13 International Business Machines Corporation Jogging structure for wiring translation between grids with non-integral pitch ratios in chip carrier modules
US7122904B2 (en) * 2002-04-25 2006-10-17 Macronix International Co., Ltd. Semiconductor packaging device and manufacture thereof
US7339275B2 (en) * 2004-11-22 2008-03-04 Freescale Semiconductor, Inc. Multi-chips semiconductor device assemblies and methods for fabricating the same
JP4581768B2 (ja) * 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
US7485969B2 (en) * 2005-09-01 2009-02-03 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing microelectronic devices
US20080157316A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
US9818680B2 (en) * 2011-07-27 2017-11-14 Broadpak Corporation Scalable semiconductor interposer integration
US8367470B2 (en) 2009-08-07 2013-02-05 Stats Chippac, Ltd. Semiconductor device and method of forming cavity in build-up interconnect structure for short signal path between die
US9385095B2 (en) * 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US8519537B2 (en) 2010-02-26 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US8866301B2 (en) 2010-05-18 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers with interconnection structures
US8502372B2 (en) * 2010-08-26 2013-08-06 Lsi Corporation Low-cost 3D face-to-face out assembly
US20120074562A1 (en) * 2010-09-24 2012-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Three-Dimensional Integrated Circuit Structure with Low-K Materials
US8338945B2 (en) * 2010-10-26 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Molded chip interposer structure and methods
US20120267779A1 (en) * 2011-04-25 2012-10-25 Mediatek Inc. Semiconductor package
US9704766B2 (en) * 2011-04-28 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Interposers of 3-dimensional integrated circuit package systems and methods of designing the same
US8587127B2 (en) * 2011-06-15 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods of forming the same
US9245852B2 (en) * 2011-09-08 2016-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection for 2.5D/3D integrated circuit systems
US8779588B2 (en) * 2011-11-29 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for multi-chip packaging
KR20130071884A (ko) 2011-12-21 2013-07-01 삼성전자주식회사 다이 패키지 및 이를 포함하는 시스템
US9059179B2 (en) * 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
US9368437B2 (en) * 2011-12-31 2016-06-14 Intel Corporation High density package interconnects
US8716859B2 (en) * 2012-01-10 2014-05-06 Intel Mobile Communications GmbH Enhanced flip chip package
US8901730B2 (en) 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
US8878360B2 (en) * 2012-07-13 2014-11-04 Intel Mobile Communications GmbH Stacked fan-out semiconductor chip
US9478474B2 (en) * 2012-12-28 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for forming package-on-packages
US8970023B2 (en) 2013-02-04 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of forming same
US8907480B2 (en) * 2013-03-14 2014-12-09 Intel Mobile Communications GmbH Chip arrangements
US20140264831A1 (en) 2013-03-14 2014-09-18 Thorsten Meyer Chip arrangement and a method for manufacturing a chip arrangement
US9318474B2 (en) * 2013-12-16 2016-04-19 Apple Inc. Thermally enhanced wafer level fan-out POP package
US20150380392A1 (en) * 2014-06-27 2015-12-31 Apple Inc. Package with memory die and logic die interconnected in a face-to-face configuration
US10319607B2 (en) * 2014-08-22 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure with organic interposer
US9666559B2 (en) * 2014-09-05 2017-05-30 Invensas Corporation Multichip modules and methods of fabrication
US9640521B2 (en) * 2014-09-30 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die package with bridge layer and method for making the same
JP2017503360A (ja) 2014-12-15 2017-01-26 インテル コーポレイション オポッサム・ダイ型パッケージ・オン・パッケージ装置
WO2016099523A1 (en) 2014-12-19 2016-06-23 Intel IP Corporation Stacked semiconductor device package with improved interconnect bandwidth
US9633974B2 (en) * 2015-03-04 2017-04-25 Apple Inc. System in package fan out stacking architecture and process flow
US9711488B2 (en) 2015-03-13 2017-07-18 Mediatek Inc. Semiconductor package assembly
US9653428B1 (en) * 2015-04-14 2017-05-16 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
US9768145B2 (en) * 2015-08-31 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming multi-die package structures including redistribution layers
US10163856B2 (en) * 2015-10-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuit structure and method of forming
US10115668B2 (en) * 2015-12-15 2018-10-30 Intel IP Corporation Semiconductor package having a variable redistribution layer thickness
WO2017108121A1 (en) 2015-12-23 2017-06-29 Intel IP Corporation Semiconductor die package with more than one hanging die
EP3288076B1 (de) * 2016-08-25 2021-06-23 IMEC vzw Halbleiterchipgehäuse und verfahren zur herstellung des gehäuses
US10157828B2 (en) * 2016-09-09 2018-12-18 Powertech Technology Inc. Chip package structure with conductive pillar and a manufacturing method thereof
US20180076179A1 (en) * 2016-09-09 2018-03-15 Powertech Technology Inc. Stacked type chip package structure and manufacturing method thereof
US10217720B2 (en) * 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US11469206B2 (en) * 2018-06-14 2022-10-11 Intel Corporation Microelectronic assemblies

Also Published As

Publication number Publication date
CN109643708A (zh) 2019-04-16
KR20190050777A (ko) 2019-05-13
KR102617627B1 (ko) 2023-12-27
US20190333886A1 (en) 2019-10-31
US10366968B2 (en) 2019-07-30
US20180096970A1 (en) 2018-04-05
WO2018063512A1 (en) 2018-04-05

Similar Documents

Publication Publication Date Title
DE102014107514B4 (de) Bridge-verbindung mit geschichteten verbindungsstrukturen und verfahren zur bridge-verbindung
DE112008002459B4 (de) Integrierte-Schaltkreis-Bausteine mit hoch-dichten bumpless bild-up layers und einem Substrat mit dichtevermindertem Kern oder einem kernlosen Substrat
DE102015105981A1 (de) Gehäuse und Verfahren zum Bilden von Gehäusen
DE112016007578T5 (de) Verbindungstruktur für einen gestapelten Die in einem mikroelektronischen Bauelement
DE112015004444B4 (de) Halbleitervorrichtung und Verfahren diese zu Bilden mit Integration passiver Vorrichtungen auf Wafer-Ebene
DE102019128460A1 (de) Halbleiterpackages und verfahren für deren herstellung
DE102016100021A1 (de) Gehäusestrukturen und Verfahren ihrer Herstellung
DE112009000383T5 (de) Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins
DE102018203820A1 (de) Substratverbinder mit eingebetteten Brücken und Verfahren zu deren Montage
DE102019118492A1 (de) Eingebettete spannungsreglerstruktur undverfahren zum bilden derselben
DE102012109374A1 (de) Halbleitergehäuse und Verfahren zum Herstellen desselben
DE112016007575T5 (de) Smarte ungehäuster-die-brücke, verbunden mit kupfersäulen für system-in-gehäuse-vorrichtung
DE102018129433B4 (de) Fan-Out-Gehäuse und Verfahren
DE102020002273B4 (de) Package-oberseiten-eingebettete multi-die-verbindungs-brücke
DE102018112868B4 (de) Monolitischer Siliziumbrückenstapel, umfassend einen hybriden Basisband-Prozessorchip, der Prozessoren und einen Speicher trägt und Verfahren zur Bildung eines monolithischen Chipstapels
DE112017006496T5 (de) Skalierbare eingebettete siliziumbrücken-via-säulen in lithographisch definierten vias und verfahren zum herstellen derselben
DE112015006904T5 (de) Kostenreduktion bei hochentwickeltem Knoten durch ESD-Zwischenschalter
DE112011105967T5 (de) Mikroelektronisches Gehäuse und gestapelte mikroelektronische Baugruppe und Rechensystem mit denselben
DE112017004976T5 (de) Elektronisches bauelementgehäuse
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102022120948A1 (de) Halbleiterbauelement mit lötfreier die-verbindung zur distributionsschicht
DE112012006409T5 (de) Mehrfachstapel-BBUL-Paket
DE112017004978T5 (de) Zwischenverbindungsstruktur für ein mikroelektronisches bauelement
DE112019003318T5 (de) In ein substrat eingebettete magnetkerninduktivitäten
DE102019124237A1 (de) Heterogene antenne im fan-out-package

Legal Events

Date Code Title Description
R081 Change of applicant/patentee

Owner name: INTEL CORPORATION, SANTA CLARA, US

Free format text: FORMER OWNER: INTEL IP CORPORATION, SANTA CLARA, CA, US

R082 Change of representative

Representative=s name: 2SPL PATENTANWAELTE PARTG MBB SCHULER SCHACHT , DE

R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0025070000

Ipc: H01L0025065000