DE112017003669T5 - Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE112017003669T5
DE112017003669T5 DE112017003669.0T DE112017003669T DE112017003669T5 DE 112017003669 T5 DE112017003669 T5 DE 112017003669T5 DE 112017003669 T DE112017003669 T DE 112017003669T DE 112017003669 T5 DE112017003669 T5 DE 112017003669T5
Authority
DE
Germany
Prior art keywords
circuit board
semiconductor device
insulated circuit
radiator
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112017003669.0T
Other languages
English (en)
Other versions
DE112017003669B4 (de
Inventor
Kenshi KAI
Rikihiro Maruyama
Yoshihiro Miyazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112017003669T5 publication Critical patent/DE112017003669T5/de
Application granted granted Critical
Publication of DE112017003669B4 publication Critical patent/DE112017003669B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4018—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by the type of device to be heated or cooled
    • H01L2023/4031—Packaged discrete devices, e.g. to-3 housings, diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/405—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4075—Mechanical elements
    • H01L2023/4087—Mounting accessories, interposers, clamping or screwing parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Eine Halbleitervorrichtung, welche eine isolierte Leiterplatte (3a, 3b, 3b), auf der ein Halbleiterchip (7) angebracht ist, und ein Gehäuse (1a) umfasst, das durch eine Mehrzahl von Seitenwänden implementiert ist, die mindestens ein erstes Paar von gegenüberliegenden Seitenwänden beinhalten, wobei jede der gegenüberliegenden Seitenwände Verbindungskanten (8) hat, die so konfiguriert sind, dass sie mit der isolierten Leiterplatte (3a, 3b, 3c) verbunden sind, und jede der Verbindungskanten (8) eine Bogenform hat, sodass ein Zentrum in einer Erstreckungsrichtung der Verbindungskante (8) mehr als beide Enden der Erstreckungsrichtung der Verbindungskante (8) in Richtung der isolierten Leiterplatte (3a, 3b, 3c) vorsteht.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN UND EINBEZIEHUNG DURCH BEZUGNAHME
  • Diese Anmeldung ist eine Fortsetzung der Internationalen Anmeldung Nr. PCT/JP2017/044094 , eingereicht am 7. Dezember 2017, und beansprucht ferner den Nutzen der Priorität unter 35 USC 119 basierend auf JP2017-024091 , eingereicht am 13. Februar 2017, dessen gesamter Inhalt durch Bezugnahme hierin einbezogen ist.
  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Technik der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und ein Verfahren zur Herstellung der Halbleitervorrichtung.
  • Beschreibung des Standes der Technik
  • Zum Ableiten von Wärme, die durch einen Betrieb eines Halbleiterchips erzeugt wird, wird ein Schema zur Befestigung einer durch den Halbleiterchip implementierten Halbleitervorrichtung an einem Kühler, wie beispielsweise einem Kühlkörper oder einer Kühlrippe, insbesondere einer Halbleitervorrichtung, die in der Leistungselektronik oder dergleichen verwendet wird, an dem Kühler befestigt. Im Folgenden wird die in der Leistungselektronik verwendete Halbleitervorrichtung als „Leistungshalbleitervorrichtung“ bezeichnet. Wenn sich in der Leistungshalbleitervorrichtung ein Heizzustand während eines Betriebs und ein Kühlzustand während eines Nichtbetriebs wiederholen, kann sich eine isolierte Leiterplatte, auf der ein Halbleiterchip der Leistungshalbleitervorrichtung angebracht ist, aufgrund einer thermischen Ausdehnungsdifferenz verziehen, und dann wird sich eine Form des Halbleiterchips ändern. Eine Wiederholung des Heizzustands und des Kühlzustands wird als ein „Wärmekreislauf“ bezeichnet.
  • Es gibt zwei Fälle beim Verzug der isolierten Leiterplatte: die isolierte Leiterplatte kann so gekrümmt sein, dass sie in Richtung des Kühlers vorsteht, wobei sich der Kühler auf einer dem Halbleiterchip gegenüberliegenden Seite der isolierten Leiterplatte befindet, und umgekehrt kann die isolierte Leiterplatte so gekrümmt sein, dass sie in Richtung des Halbleiterchips vorsteht. Im Folgenden wird ein Verzug, bei dem die isolierte Leiterplatte in Richtung der Kühlerseite vorsteht, als ein „positiver Verzug“ definiert, und ein Verzug, bei dem die isolierte Leiterplatte in Richtung des Halbleiterchips vorsteht, als ein „negativer Verzug“ definiert.
  • Wenn der negative Verzug auftritt, verringert sich zum Beispiel die Haftung zwischen Bondflächen der isolierten Leiterplatte und des Kühlers, sodass Spalte oder Hohlräume erzeugt werden, und alternativ gibt es einen Fall, in dem das wärmeleitende Fett zwischen den Bondflächen ausfließen oder ausgepumpt werden kann. Infolgedessen nimmt die Wärmeleitfähigkeit oder der Wärmeleitwert zwischen den Bondflächen ab. Wenn sich die Haftung zwischen den Bondflächen verringert oder das Auspumpen des Fetts weiter voranschreitet, wird die Wärmeabfuhrleistung der Halbleitervorrichtung erheblich verschlechtert, und der Halbleiterchip kann thermisch beschädigt oder die Lebensdauer verkürzt werden.
  • Bei der Untersuchung einer Technik, die in der Lage ist, den negativen Verzug zu verhindern, offenbart zum Beispiel Patentliteratur 1 eine Technik, bei der eine Halbleitervorrichtung über eine metallische wärmeabführende Platte, auf der eine isolierte Leiterplatte angebracht ist, an einem Kühler befestigt ist, und eine Mehrzahl von Vorsprüngen auf einer Fläche eines Gehäuses der Halbleitervorrichtung gegenüber der wärmeabführenden Platte bereitgestellt sind. In der Technik, die in Patentliteratur 1 beschrieben ist, ist in Bezug auf die Länge und Position der Vorsprünge des Gehäuses, die die Montagefläche der wärmeabführenden Platte pressen, jede Länge der Vorsprünge so angepasst, dass die Vorsprünge, die näher an dem Zentrum in der gesamten wärmeabführenden Platte sind, länger gemacht sind. Dann wird die gesamte Fläche der wärmeabführenden Platte durch die Vorsprünge, die verschiedene Längen haben, gepresst, und die wärmeabführende Platte wird deformiert, sodass die zentrale Region in den positiven Verzug gekrümmt wird.
  • Zusätzlich offenbart Patentliteratur 2 ein Paket, das eine leitende Basisplatte, eine Halbleitervorrichtung, die auf der leitenden Basisplatte angeordnet ist, und eine metallische Wand, die aus einem Material besteht, das von der leitenden Basisplatte verschieden ist, beinhaltet, die Halbleitervorrichtung involvierend und auf der leitenden Basisplatte angeordnet. Die leitende Basisplatte hat ein Paar gegenüberliegender Kanten, die einen graduellen Bogen haben, und die Metallwand hat auch einen graduellen Bogen. In der Technik, die in Patentliteratur 2 beschrieben ist, wird ein Verzug in einer kürzeren Seitenwandrichtung der leitenden Basisplatte unter Verwendung einer Pressform gebildet, um eine Stärke in einer Richtung der langen Seite der leitenden Basisplatte zu geben, und Verzüge werden verhindert, die während des Bondens, Implementierens und Kappenlötens des Halbleitersubstrats auftreten.
  • Da Patentliteratur 1 eine Technik zur Deformation der metallischen wärmeabführenden Platte ist, kann jedoch die Technik, die in Patentliteratur 1 offenbart ist, nicht auf eine Halbleitervorrichtung mit einer „basisfreien Struktur“ angewandt werden, wobei dies eine Struktur ohne eine wärmeabführende Platte ist, in der basisfreien Struktur wird eine isolierte Leiterplatte zum Beispiel direkt an einem Kühler befestigt. Insbesondere beinhaltet die isolierte Leiterplatte ein isolierendes Substrat, das hauptsächlich aus Keramik oder ähnlichem hergestellt ist. Daher sind technische Erwägungen bezüglich der Stärke der isolierten Leiterplatte in der basisfreien Struktur und bezüglich eines Problems der Befestigung zwischen der isolierten Leiterplatte, die in dem positiven Verzug gekrümmt ist, und dem Kühler notwendig, wenn die isolierte Leiterplatte unter Verwendung der Technik von Patentliteratur 1, die auf der Deformation der metallischen wärmeabführenden Platte basiert, in dem positiven Verzug gekrümmt ist. Die technischen Erwägungen wurden jedoch in Patentliteratur 1 nicht ausreichend durchgeführt.
  • Auch in dem Fall der Technik, die in Patentliteratur 2 beschrieben ist, ist die technische Prüfung auf Deformation der isolierten Leiterplatte nicht ausreichend durchgeführt. Obwohl die leitende Basisplatte durch eine Pressform gebogen wird, kann zum Beispiel in Patentliteratur 2, da die Stärke des isolierenden Substrats einschließlich Keramik und dergleichen vollkommen verschieden von einer Stärke einer metallischen Basisplatte ist und die Stärke des isolierenden Substrats kleiner als die der metallischen Basisplatte ist, wenn die Pressform direkt auf die isolierte Leiterplatte angewandt wird, die isolierte Leiterplatte durch die Kraft, die während des Pressens angewandt wird, beschädigt werden. Ferner, da der Halbleiterchip, der auf der isolierten Leiterplatte angebracht ist, ein hochentwickeltes und empfindliches elektronisches Gerät ist, kann der Halbleiterchip beschädigt werden, wenn die isolierte Leiterplatte durch die Pressform deformiert wird. Daher ist es bei der Herstellung einer Halbleitervorrichtung, die eine basisfreie Struktur hat, praktisch schwierig, eine Pressform anzuwenden.
  • Liste der Anführungen
  • Patentliteratur
    • [Patentliteratur 1] JP 2004-363521 A
    • [Patentliteratur 2] JP 2012-178525 A
  • Technische Aufgabe
  • Die vorliegende Erfindung wurde in Anbetracht des obigen Problems gemacht, und es ist ein Ziel der vorliegenden Erfindung, eine Halbleitervorrichtung und ein Verfahren zur Herstellung derselben bereitzustellen, die in der Lage ist, eine Formänderung einer isolierten Leiterplatte zu verhindern und eine Wärmeabfuhr auch in einer basisfreien Struktur zu verbessern.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Um das oben genannte Ziel zu erreichen, besteht ein Aspekt der vorliegenden Erfindung in einer Halbleitervorrichtung, welche beinhaltet: (a) eine isolierte Leiterplatte, auf der ein Halbleiterchip angebracht ist; und (b) ein Gehäuse, das durch eine Mehrzahl von Seitenwänden implementiert ist, die mindestens ein erstes Paar von gegenüberliegenden Seitenwänden beinhalten, wobei jede der gegenüberliegenden Seitenwände Verbindungskanten hat, die so konfiguriert sind, dass sie mit der isolierten Leiterplatte verbunden sind, und jede der Verbindungskanten eine Bogenform hat, sodass ein Zentrum in einer Erstreckungsrichtung der Verbindungskante mehr als beide Enden der Erstreckungsrichtung der Verbindungskante in Richtung der isolierten Leiterplatte vorsteht.
  • Ein weiterer Aspekt der vorliegenden Erfindung besteht in einem Verfahren zur Herstellung einer Halbleitervorrichtung, welches beinhaltet: (a) Montieren eines Halbleiterchips auf einer isolierten Leiterplatte; (b) Bereitstellen eines Gehäuses, das durch eine Mehrzahl von Seitenwänden implementiert ist, die mindestens ein erstes Paar von gegenüberliegenden Seitenwänden beinhalten, wobei jede der gegenüberliegenden Seitenwände Verbindungskanten hat, die so konfiguriert sind, dass sie mit der isolierten Leiterplatte verbunden sind, und jede der Verbindungskanten eine Bogenform hat, sodass ein Zentrum in einer Erstreckungsrichtung der Verbindungskante mehr als beide Enden der Erstreckungsrichtung der Verbindungskante in Richtung der isolierten Leiterplatte vorsteht; und (c) Verbinden der isolierten Leiterplatte mit dem Gehäuse.
  • Vorteilhafte Wirkungen der Erfindung
  • Gemäß der vorliegenden Erfindung ist es auch in einer Halbleitervorrichtung mit einer basisfreien Struktur möglich, eine Halbleitervorrichtung und ein Verfahren zur Herstellung der Halbleitervorrichtung bereitzustellen, die in der Lage ist, eine Formänderung einer isolierten Leiterplatte zu verhindern und eine Wäremeabfuhr zu verbessern.
  • Figurenliste
    • 1 ist eine schematische Perspektivansicht oder schematische Vogelperspektivansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer ersten Ausführungsform darstellt;
    • 2 ist eine schematische Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer ersten Ausführungsform darstellt;
    • 3 ist eine Querschnittsansicht, gesehen aus der Richtung der Linie III-III in 2;
    • 4 ist eine Querschnittsansicht entlang der Linie IV-IV in 2;
    • 5 ist eine schematische Perspektivansicht, die einen Zustand darstellt, in dem ein thermisches Fett gepresst wird und von einem Zentrum zu einer Außenseite ausgebreitet wird, wenn die Halbleitervorrichtung gemäß der ersten Ausführungsform an einem Kühler befestigt wird;
    • 6 ist eine Querschnittsansicht, die eine interne Struktur der Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt, wenn die Halbleitervorrichtung an dem Kühler befestigt ist;
    • 7 ist eine Querschnittsansicht, die eine Wäremeabfuhr von der Halbleitervorrichtung gemäß der ersten Ausführungsform zu dem Kühler darstellt, wenn die Halbleitervorrichtung an dem Kühler befestigt ist;
    • 8 ist eine Querschnittsansicht, die einen Ausbreitungszustand des thermischen Fetts zwischen der Halbleitervorrichtung und dem Kühler darstellt, wenn die Halbleitervorrichtung, die eine isolierte Leiterplatte hat, die in einem negativen Verzug gekrümmt ist, an dem Kühler befestigt ist;
    • 9 ist eine schematische Seitenansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel darstellt;
    • 10 ist eine Querschnittsansicht, die eine interne Struktur der Halbleitervorrichtung darstellt, wenn die Halbleitervorrichtung gemäß dem Vergleichsbeispiel an dem Kühler befestigt ist;
    • 11 ist eine Querschnittsansicht, die eine Wäremeabfuhr von der Halbleitervorrichtung gemäß dem Vergleichsbeispiel zu dem Kühler darstellt, wenn die Halbleitervorrichtung an dem Kühler befestigt ist;
    • 12 ist eine Querschnittsansicht, die eine Verschlechterung der Wärmeabfuhrleistung von der Halbleitervorrichtung gemäß dem Vergleichsbeispiel zu dem Kühler darstellt, nachdem ein Wärmezyklus auf die Halbleitervorrichtung, die an dem Kühler befestigt ist, geladen wird;
    • 13 ist eine schematische Perspektivansicht, die ein Herstellungsverfahren für eine Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt, --Teil 1--;
    • 14 ist eine schematische Querschnittsansicht, die das Herstellungsverfahren für die Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt, --Teil 2--;
    • 15 ist eine schematische Perspektivansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer ersten Modifikation der ersten Ausführungsform darstellt;
    • 16 ist eine schematische Perspektivansicht, die einen Zustand darstellt, in dem ein thermisches Fett gepresst wird und von einem Zentrum zu einer Außenseite ausgebreitet wird, wenn die Halbleitervorrichtung gemäß der der ersten Modifikation an einem Kühler befestigt ist;
    • 17 ist eine schematische Perspektivansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer zweiten Modifikation der ersten Ausführungsform darstellt;
    • 18 ist eine schematische Perspektivansicht, die einen Zustand darstellt, in dem ein thermisches Fett gepresst wird und von einem Zentrum zu einer Außenseite ausgebreitet wird, wenn die Halbleitervorrichtung gemäß der zweiten Modifikation an einem Kühler befestigt ist;
    • 19 ist eine von einer Rückseite, die eine kühlere Seite ist, gesehene schematische Perspektivansicht, die eine Konfiguration eines Behältnisses darstellt, das in einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform verwendet wird;
    • 20 ist eine von der Rückseite gesehene schematische Perspektivansicht, die eine Konfiguration der Halbleitervorrichtung gemäß der zweiten Ausführungsform darstellt;
    • 21 ist eine vergrößerte Querschnittsansicht eines Abschnitts E in 20, der in einer Ebene orthogonal zu der Richtung einer kürzeren Seitenwand des Behältnisses in einer auf dem Kopf stehenden Anordnung geschnitten ist; und
    • 22 ist eine von einer Rückseite gesehene schematische Perspektivansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer dritten Ausführungsform darstellt.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Die erste bis dritte Ausführungsform der vorliegenden Erfindung wird unten beschrieben. In der folgenden Beschreibung der Zeichnungen werden gleiche oder ähnliche Teile mit den gleichen oder ähnlichen Bezugszahlen bezeichnet. Man beachte jedoch, dass die Zeichnungen schematisch sind und das Verhältnis zwischen der Dicke und der planaren Abmessung, das Verhältnis zwischen der Dicke jeder Vorrichtung und jedes Elements usw. sich von dem tatsächlichen unterscheiden können. Daher sollen spezifische Dicken und Abmessungen mit Bezug auf die folgende Beschreibung bestimmt werden. Darüber hinaus ist zu verstehen, dass die jeweiligen Zeichnungen mit Abmessungsverhältnissen und Proportionen dargestellt sind, die sich voneinander unterscheiden.
  • Ferner sind in den folgenden Beschreibungen die Begriffe, die sich auf Richtungen beziehen, wie zum Beispiel „links und rechts“ oder „oben und unten“ nur zu Illustrationszwecken definiert, und daher beschränken solche Definitionen nicht den technischen Geist der vorliegenden Erfindung. Wenn daher zum Beispiel die Papierebene um 90 Grad gedreht wird, werden das „links und rechts“ und das „oben und unten“ vertauscht gelesen. Wenn die Papierebene um 180 Grad gedreht wird, ändert sich das „links“ zu „rechts“ und das „rechts“ zu „links“.
  • (ERSTE AUSFÜHRUNGSFORM)
  • - STRUKTUR DER HALBLEITERVORRICHTUNG -
  • Wie in 1 und 4 dargestellt, beinhaltet eine Halbleitervorrichtung gemäß einer ersten Ausführungsform eine isolierte Leiterplatte (3a, 3b, 3c) mit einer Rechteckform, auf der ein Halbleiterchip 7 angebracht ist, und ein kastenförmiges Gehäuse 1a mit einer Rechteck-Parallelepiped-Topologie. Die unteren Kanten der vier Seitenwände des Gehäuses 1a dienen als Verbindungskanten 8, die mit dem Umfang der isolierten Leiterplatte (3a, 3b, 3c) verbunden sind. Das Gehäuse 1a ist mit der isolierten Leiterplatte (3a, 3b, 3c) über eine Ebene eines Haftmittels 13 verbunden. Das Gehäuse 1a hat eine erste Befestigungsplatte 2a und eine zweite Befestigungsplatte 2b zum Befestigen eines Kühlers.
  • In der Halbleitervorrichtung gemäß der ersten Ausführungsform haben unter vier unteren Kanten der Seitenwände, welche die Verbindungskanten 8 des Gehäuses 1a bereitstellen, die unteren Kanten eines Paars von kürzeren Seitenwänden in den vier Seitenwänden, oder der beiden Seiten der gegenüberliegenden Seitenwände, die auf der rechten Rückseite und der linken Vorderseite des in 1 dargestellten Gehäuses 1a positioniert sind, jeweils eine glatte Bogenform, die nach unten konvex ist. Mit anderen Worten hat jede der beiden Verbindungskanten 8 an den unteren Kanten der beiden kürzeren Seitenwände des Gehäuses 1a eine Bogenform, sodass, wenn von jeder der Fronten der Hauptflächen der zwei Seitenwände gesehen, jedes der Zentren in Erstreckungsrichtungen der kürzeren Seitenwände gekrümmt ist und mehr als beide Enden der Erstreckungsrichtungen in Richtung der isolierten Leiterplatte (3a, 3b, 3c) vorsteht, um nach unten konvex zu sein. Wie aus dem durch Schraffur in 2 schematisch dargestellten Bereich ersichtlich ist, sind die Verbindungskanten 8 des Gehäuses 1a entlang der vier Seiten des rechteckigen isolierenden Substrats 3a der isolierten Leiterplatte (3a, 3b, 3c) angeordnet.
  • Die Halbleitervorrichtung gemäß der ersten Ausführungsform ist durch ein Halbleitermodul implementiert, das den Halbleiterchip 7, die isolierte Leiterplatte (3a, 3b, 3c) und das Gehäuse 1a beinhaltet. Ein Kühler ist an dem Halbleitermodul befestigt. Der Kühler ist auf einer kühlerseitigen Hauptfläche der isolierten Leiterplatte (3a, 3b, 3c) angeordnet, die kühlerseitige Hauptfläche ist der gegenüberliegenden Seite der Chip-seitigen Hauptfläche zugeordnet, auf der der Halbleiterchip 7 angebracht ist. Die Darstellung des Kühlers ist in 1 und 2 ausgelassen.
  • Das Gehäuse 1a kann aus einem isolierenden Material wie zum Beispiel einem Harz bestehen, und wie in 1 dargestellt, kann das Gehäuse 1a in einer Kastenform mit einer wesentlichen Rechteck-Parallelepiped-Topologie realisiert sein, in der ein Fenster auf einem Teil der Unterseite des Parallelepipeds bereitgestellt ist. In dem Halbleitermodul wird der Halbleiterchip 7 durch das Fenster an der Unterseite des Gehäuses 1a innerhalb des Gehäuses 1a angeordnet. Der Halbleiterchip 7, eine Chip-seitige Leiterfolie 3b und die Chip-seitige Hauptfläche des isolierenden Substrats 3a sind innerhalb des Gehäuses 1a beherbergt. Das isolierende Substrat 3a ist so angeordnet, dass es das Fenster in der unterseitigen Fläche des Gehäuses 1a verdeckt.
  • Wie in 3 dargestellt, wird, wenn die isolierte Leiterplatte (3a, 3b, 3c) mit dem Gehäuse 1a verbunden wird, die Form der isolierten Leiterplatte (3a, 3b, 3c) durch die untere Kante der kürzeren Seitenwände des Gehäuses 1a gezwungen, sich in dem positiven Verzug in Richtung der Kühlerseite zu krümmen. Wie in 3 dargestellt, erscheint, wenn die Hauptfläche der Seitenwand von vorne betrachtet wird, die Verbindungskante 8, die an der unteren Kante der kürzeren Seitenwand des Gehäuses 1a angeordnet ist, in einer Bogenform.
  • Eine obere Grenze eines Verzugsbetrags kann in Anbetracht einer Vermeidung einer Rissbildung der isolierten Leiterplatte (3a, 3b, 3c) gesetzt werden. In dem Gehäuse 1a der in 4 dargestellten Halbleitervorrichtung wird der Verzugsbetrag w auf größer als Null Mikrometer und etwa oder weniger als 100 Mikrometer gesetzt. Das heißt, Null Mikrometer < w ≦ 100 Mikrometer. Der „positive Verzugsbetrag w“ ist ein Abstand zwischen der höchsten Position in der unterseitigen Fläche der kühlerseitigen Leiterfolie 3c an dem linken oder rechten Ende in 4 und der am meisten nach unten zu der Kühlerseite vorstehenden Position an dem Zentrum der kühlerseitigen Leiterfolie 3c.
  • Für die isolierte Leiterplatte (3a, 3b, 3c) kann zum Beispiel ein Kupfer-gebondetes Substrat verwendet werden, wie zum Beispiel ein Direct Copper Bonding (DCB)-Substrat oder dergleichen, in dem eine Kupferplatte oder dergleichen an eine Chip-seitige Hauptfläche des keramikbasierten isolierenden Substrats 3a als die Chip-seitige Leiterfolie 3b gebondet ist und ferner die Kupferplatten oder dergleichen an eine kühlerseitige Hauptfläche des isolierenden Substrats 3a als die kühlerseitige Leiterfolie 3c gebondet sind. In 1 ist die Chip-seitige Hauptfläche einer Hauptfläche einer Hauptfläche der Schaltungsmusterseite zugeordnet, und die kühlerseitige Hauptfläche ist einer gegenüberliegenden Hauptfläche zugeordnet, welche mit dem Kühler verbunden werden soll. Als repräsentative Beispiele für das Kupfer-gebondete Substrat sind ein DCB-Substrat und ein Active Metal Brazing (AMB)-Substrat bekannt.
  • Für das isolierende Substrat 3a können zum Beispiel Aluminiumoxid (Al2O3)-Keramiken, Aluminiumnitrid (AlN)-Keramiken, Siliziumnitrid (Si3N4)-Keramiken oder dergleichen verwendet werden. In dem isolierenden Substrat 3a wird ein bestimmter Verzug ursprünglich in dem Produktionsprozess des isolierenden Substrats 3a erzeugt. Durch Anpassung von Inhalten von Keramiken in dem isolierenden Substrat 3a und einer Dicke des isolierenden Substrats 3a kann der Verzugsbetrag, der in dem isolierenden Substrat 3a in dem Herstellungsprozess der Halbleitervorrichtung gemäß der ersten Ausführungsform erzeugt wird, im Voraus gesteuert werden.
  • Eine Fläche und eine Dicke der kühlerseitigen Leiterfolie 3c sind so gesetzt, dass ein Volumen der kühlerseitigen Leiterfolie 3c größer als ein Volumen der Chip-seitigen Leiterfolie 3b ist. Da das Volumen der kühlerseitigen Leiterfolie 3c, die sich an der kühlerseitigen Hauptfläche des isolierenden Substrats 3a befindet, größer als das Volumen der Chip-seitigen Leiterfolie 3b ist, die sich an der Chip-seitigen Hauptfläche des isolierenden Substrats 3a befindet, ist ein Ausdehnungsbetrag durch Erwärmen in einem Wärmezyklus größer in der kühlerseitigen Leiterfolie 3c als in der Chip-seitigen Leiterfolie 3b. Um das Volumen der kühlerseitigen Leiterfolie 3c größer als das Volumen der Chip-seitigen Leiterfolie 3b zu machen, kann zum Beispiel ein spezifisches Verfahren verwendet werden, bei dem die Dicke der kühlerseitigen Leiterfolie 3c dicker gemacht wird als die der Chip-seitigen Leiterfolie 3b, während die Flächen wesentlich gleich gemacht werden.
  • Für den Halbleiterchip 7 kann zum Beispiel ein Halbleiterelement verwendet werden, wie zum Beispiel ein Insulated Gate Bipolar Transistor (IGBT) oder dergleichen. Der Halbleiterchip 7 wird zum Beispiel durch Löten elektrisch mit der Chip-seitigen Leiterfolie 3b verbunden. Eine Darstellung der Stapelstruktur oder einer Anordnung der Halbleiterbereiche innerhalb des Halbleiterchips 7 ist ausgelassen.
  • Für das Haftmittel 13 ist ein thermoplastisches Harz vorzuziehen, das in Abhängigkeit von der Temperatur weicher oder härter wird, oder ein Harz vom Thermokompressionstyp, das als eine Hauptkomponente ein wärmehärtbares Harz enthält, das sich durch chemische Reaktion beim Erwärmen verfestigt. Je größer die Haftkraft, die der Härte nach dem Härten des Haftmittels 13 entspricht, desto größer ist die Kraft, mit der die isolierte Leiterplatte (3a, 3b, 3c) der Bogenform der unteren Kante der Seitenwand des Gehäuses 1a folgt. In der Halbleitervorrichtung gemäß der ersten Ausführungsform wird die Folgekraft der unteren Kante der Seitenwand des Gehäuses 1a an die Bogenform durch Anpassung der Haftkraft des Haftmittels 13 gesteuert.
  • Spezifischer werden in der Halbleitervorrichtung gemäß der ersten Ausführungsform die Form der unteren Kante der Seitenwand, die als die Verbindungskante 8 in dem Gehäuse 1a dient, der ursprüngliche Verzug der isolierten Leiterplatte (3a, 3b, 3c), der in dem Herstellungsprozess erzeugt wird, und die Haftkraft des Haftmittels 13 jeweils angepasst und kombiniert. Durch eine solche Kombination kann der positive Verzugsbetrag w der isolierten Leiterplatte (3a, 3b, 3c), die in dem Halbleitermodul einbezogen ist, gesteuert werden.
  • Wie in 5 dargestellt, ist das Halbleitermodul an einem Kühler 5 befestigt, zum Beispiel unter Verwendung einer ersten Befestigungsschraube 4a und einer zweiten Befestigungsschraube 4b, die aus Metall bestehen. Die erste Befestigungsschraube 4a wird über eine erste Befestigungsplatte 2a des Gehäuses 1a in ein Gewindeloch eingeführt, das in dem Kühler 5 bereitgestellt ist, und eine zweite Befestigungsschraube 4b wird über eine zweite Befestigungsplatte 2b des Gehäuses 1a in ein Gewindeloch eingeführt, das in dem Kühler 5 bereitgestellt ist.
  • Ein „erster Befestigungsabschnitt“ ist durch die erste Befestigungsschraube 4a und die erste Befestigungsplatte 2a implementiert, die auf der linken Rückseite in 5 positioniert ist, und ein „zweiter Befestigungsabschnitt“ ist durch die zweite Befestigungsschraube 4b und die zweite Befestigungsplatte 2b implementiert, die auf der rechten Vorderseite in 5 positioniert ist. Da die erste Befestigungsplatte 2a und die zweite Befestigungsplatte 2b zum Beispiel aus Metall bestehen und eine bestimmte Elastizität haben, kann, wenn das Halbleitermodul an dem Kühler 5 befestigt wird, aufgrund des Federeffekts eine Spannung, die auf das isolierende Substrat 3a ausgeübt wird, reduziert werden und eine Rissbildung der Keramik verhindert werden.
  • Als der Kühler 5 kann, wie in 5 dargestellt, eine Kühlrippe verwendet werden, welche eine gesamte Wärmeübertragungsfläche ausdehnt, um eine Wärmeaustauscheffizienz zu erhöhen, indem eine Mehrzahl von Wärmestrahlungsplatten 5a, 5b, ..., auf einer unteren Kante des Kühlers 5 bereitgestellt werden. Außerdem kann ein Kühlkörper oder dergleichen, der einer Wärmestrahlung und einer Wärmeabsorption dient, für den Kühler 5 verwendet werden.
  • Eine große Wärmemenge wird während des Stromversorgungsbetriebs des Halbleiterchips 7 erzeugt, und die in dem Halbleiterchip 7 erzeugte Wärme wird zu dem Kühler 5 übertragen und nach außen abgegeben, sodass die Temperatur des Halbleitermoduls durch die erzeugte Wärme nicht zu sehr ansteigt. Wie in 5 dargestellt, sind die Wärmestrahlungsplatten 5a, 5b, ... parallel mit gleichen Intervallen angeordnet und erstrecken sich in einer Richtung orthogonal zu der langen Seite des Gehäuses 1a, von der linken Rückseite zu der rechten Vorderseite in 5. In 5 ist eine Darstellung des Halbleiterchips 7 für eine zweckmäßige Erläuterung ausgelassen.
  • Zwischen dem Halbleitermodul und dem Kühler 5 kann ein thermisches Fett verwendet werden, um die Wäremeabfuhr zu verstärken. Das thermische Fett 6 wird so aufgebracht, dass es eine rechteckige Form in einem planaren Muster hat. Wie in 5 dargestellt, ist in der isolierten Leiterplatte (3a, 3b, 3) ein Nahbereich C1, der sich in einer Stabform entlang der längeren Seitenwände erstreckt, zwischen den unteren Kanten der gegenüberliegenden kürzeren Seitenwände definiert. Die Stabform erstreckt sich nämlich zwischen den ungefähren Zentren der unteren Kanten der gegenüberliegenden kürzeren Seitenwände. Der Nahbereich C1 ist ein Beispiel für einen Bereich in der Nähe des Kühlers 5.
  • 6 ist eine Querschnittsansicht entlang der Linie IV-IV in 2 des Halbleitermoduls, das an dem Kühler 5 befestigt ist. Wie in 6 dargestellt, wird das thermische Fett 6 aus dem Nahbereich C1 an dem Zentrum in Richtung der zwei längeren Seitenwände auf der linken und rechten Seite des Gehäuses 1a herausgedrückt. In dem Innern des Gehäuses 1a in 5 sind die Herausdrückrichtungen des thermischen Fetts 6 schematisch mit sechs durchgezogenen Pfeilen dargestellt.
  • Wie in 6 dargestellt, ist in einer Ebene des thermischen Fetts 6 eine Dicke in einem begrenzten Bereich der isolierten Leiterplatte (3a, 3b, 3c) im Kontakt mit dem Nahbereich C1 verglichen mit den anderen Bereichen am dünnsten, und daher hat der Bereich im Kontakt mit dem Nahbereich C1 den höchsten Wärmeleitwert.
  • Wie in 6 dargestellt, wird in der Halbleitervorrichtung gemäß der ersten Ausführungsform zwischen der kühlerseitigen Leiterfolie 3c der isolierten Leiterplatte (3a, 3b, 3c) und dem Kühler eine metallische Wärmeabfuhrbasis nicht verwendet. Um eine Kostenreduzierung und eine Reduzierung des thermischen Widerstands zu erreichen, hat die Halbleitervorrichtung gemäß der ersten Ausführungsform eine sogenannte basisfreie Struktur, in der das Halbleitermodul nur über das thermische Fett 6 ohne Verwendung einer Wärmeabfuhrbasis direkt an dem Kühler 5 fixiert ist. In der Halbleitervorrichtung gemäß der ersten Ausführungsform folgt, da die isolierte Leiterplatte (3a, 3b, 3c) eine Rechteckform hat und die isolierte Leiterplatte (3a, 3b, 3c) mit dem Gehäuse 1a an den Verbindungskanten, die den unteren Kanten der vier Seitenwände des Gehäuses 1a zugeordnet sind, in Kontakt ist, die isolierte Leiterplatte (3a, 3b, 3c) den Bogenformen der unteren Kanten der kürzeren Seitenwände des Gehäuses 1a an einem rahmenartigen Umfang der isolierten Leiterplatte (3a, 3b, 3c) und wird gezwungen, sich in einer Konvexform in Richtung des Kühlers 5 zu krümmen. Durch die Verwendung der isolierten Leiterplatte (3a, 3b, 3c), die gezwungen wird, sich nach unten zu krümmen, wie in 7 dargestellt, kann daher eine Formänderung der isolierten Leiterplatte (3a, 3b, 3c) verhindert werden und Wärme kann verlässlich über eine lange Zeitdauer abgeführt werden, auch wenn ein Wärmezyklus angewandt wird.
  • - VERGLEICHSBEISPIEL -
  • Wie in 8 dargestellt, kann in einer Halbleitervorrichtung gemäß eines Vergleichsbeispiels noch vor einer Anwendung des oben in der ersten Ausführungsform erläuterten Wärmezyklus die isolierte Leiterplatte (3a, 3b, 3c) aufgrund einer Wärmehistorie, die während eines Lötprozesses zum Montieren des Halbleiterchips 7 auf die isolierte Leiterplatte (3a, 3b, 3c) angewandt wird, nach oben in einer Konvexform gekrümmt werden. Da die Größe und Form des Halbleiterchips entsprechend Spezifikationen, die von Kunden gewünscht werden, unterschiedlich sind, ist auch die Wärmemenge unterschiedlich, die während des Prozesses, wie zum Beispiel des Lötens, angewandt wird. Daher variieren die Krümmungsrichtung und der Verzugsbetrag, die in der isolierten Leiterplatte (3a, 3b, 3c) erzeugt werden, in Abhängigkeit von dem angebrachten Halbleiterchip 7.
  • Genauer gesagt ist es in der Regel sehr schwierig, eine einzige Bedingung zur Steuerung des Verzugsbetrags von verschiedenen isolierten Leiterplatten (3a, 3b, 3c) anzuwenden, die jeweils von einer Vielzahl von Verhaltensweisen und Leistungen abhängen, indem die Wärmemenge angepasst wird, die angewandt werden soll, wenn die verschiedenen Arten von Halbleiterchips 7 angebracht werden. Wenn die isolierte Leiterplatte (3a, 3b, 3c) in einem negativen Verzug gekrümmt ist, wie in dem Fall des in 8 dargestellten Vergleichsbeispiels, kann das thermische Fett 6 beim Befestigen an dem Kühler 5 nicht ausreichend ausgebreitet werden, und dann kann ein Spalt 10 gebildet werden, wodurch sich die enge Haftwirkung zwischen der isolierten Leiterplatte (3a, 3b, 3c) und dem Kühler 5 verschlechtert, und daher kann die Wärmeabfuhrfähigkeit des Halbleiterchips 7 reduziert werden.
  • In der Halbleitervorrichtung gemäß der ersten Ausführungsform, in der die Verbindungskanten 8 des Gehäuses so eingestellt sind, dass sie die Bogenform haben, ist es jedoch möglich, da die isolierte Leiterplatte (3a, 3b, 3c) gezwungen wird, sich mit dem Verzugsbetrag w in den positiven Verzug zu krümmen, die Probleme einer Krümmungsrichtung und eines Verzugsbetrags der isolierten Leiterplatte (3a, 3b, 3c) zu lösen, die durch Differenzen in verschiedenen Vorrichtungsspezifikationen verursacht werden. Infolgedessen ist es möglich, die positive Verzugsform der isolierten Leiterplatte (3a, 3b, 3c) stabil zu halten.
  • Weiter wird die Halbleitervorrichtung gemäß dem Vergleichsbeispiel untersucht. Wie in 9 dargestellt, ist in der Halbleitervorrichtung gemäß dem Vergleichsbeispiel eine Form von jeder der unteren Kanten der Seitenwände in einem Rechteck-Parallelepiped-Gehäuse 1z nicht reguliert, und die Verbindungskanten, die sich an den unteren Kanten befinden und mit der isolierten Leiterplatte (3a, 3b, 3c) verbunden sind, sind nicht in einer Bogenform angepasst, sondern bleiben in einer horizontalen Richtung flach. Daher wird, wie in 10 dargestellt, der Umfangsbereich der isolierten Leiterplatte (3a, 3b, 3c), der mit den unteren Kanten der Seitenwände des Gehäuses 1z verbunden ist, nicht gezwungen, sich in den positiven Verzug zu krümmen, und die isolierte Leiterplatte (3a, 3b, 3c) bleibt auch flach. Da die anderen Strukturen der Halbleitervorrichtung gemäß dem Vergleichsbeispiel jeweils äquivalent zu den entsprechenden Strukturen in der Halbleitervorrichtung gemäß der ersten Ausführungsform sind, wird die redundante Beschreibung weggelassen.
  • Auch in der Halbleitervorrichtung gemäß dem Vergleichsbeispiel wird, wie in 11 dargestellt, wenn Wärme durch den Betrieb des Halbleiterchips 7 erzeugt wird, die erzeugte Wärme über das thermische Fett 6 zu dem Kühler übertragen, der in der unteren Position bereitgestellt ist, und über die Wärmestrahlungsplatten 5a, 5b, ... nach außen verteilt. Wenn ein Wärmezyklus auf die isolierte Leiterplatte (3a, 3b, 3c) angewandt wird, ändert sich jedoch die Form der isolierten Leiterplatte (3a, 3b, 3c) in der negativen Verzugsrichtung aufgrund einer Differenz in den thermischen Ausdehnungen. Dann treten, wie in 12 durch einen bidirektionalen Pfeil in dem Zentrum der Halbleitervorrichtung dargestellt, der positive Verzug und der negative Verzug wiederholt auf und ein Wärmeleitungsabschnitt kann um das Zentrum der isolierten Leiterplatte (3a, 3b, 3c) herum verloren gehen, sodass der Spalt 10 erzeugt wird. Ferner kann, wie beispielhaft an beiden Enden der Unterseite des Gehäuses 1z in 12 dargestellt, ein thermisches Fett 6a, das ein Teil des thermischen Fetts 6 ist, von der verbundenen Grenzfläche zwischen der isolierten Leiterplatte (3a, 3b, 3c) und dem Kühler 5 nach außen gepumpt werden.
  • In der Halbleitervorrichtung gemäß der ersten Ausführungsform ist die isolierte Leiterplatte (3a, 3b, 3c) mit den Verbindungskanten 8 verbunden, die an den unteren Kanten der kürzeren Seitenwände des Gehäuses 1a bereitgestellt sind und mit Absicht in der Bogenform reguliert sind, sodass die isolierte Leiterplatte (3a, 3b, 3c) gezwungen werden kann, sich nach unten in den positiven Verzug zu krümmen. Auch wenn ein Wärmezyklus auf die isolierte Leiterplatte (3a, 3b, 3c) angewandt wird, sodass die isolierte Leiterplatte (3a, 3b, 3c) gezwungen wird, sich aufgrund einer Differenz in den thermischen Ausdehnungen nach oben in den negativen Verzug zu krümmen, kann daher, wie in 7 dargestellt, eine Formänderung der isolierten Leiterplatte (3a, 3b, 3c) definitiv verhindert werden, und der negative Verzug kann nicht auftreten. Daher kann die Wärmeabfuhrfähigkeit der Halbleitervorrichtung verbessert werden. Insbesondere wird in dem Fall einer Halbleitervorrichtung mit einer basisfreien Struktur zur Wäremeabfuhr die Wirksamkeit, dass die isolierte Leiterplatte (3a, 3b, 3c) nicht in den negativen Verzug gekrümmt werden kann, bemerkenswert.
  • Ferner besteht in der Halbleitervorrichtung gemäß der ersten Ausführungsform das Gehäuse 1a, das eine Quelle der Kraft auf die isolierte Leiterplatte (3a, 3b, 3c) ist, aus einem Harz mit einer hohen Isoliereigenschaft, damit eine Formänderung des Gehäuses 1a selbst unterdrückt wird, die Formänderung des Gehäuses 1a kann sehr klein sein, auch wenn Wärmezyklen angewandt werden. Wenn die unteren Kanten der kürzeren Seitenwände des Gehäuses 1a eine nach oben konvexe Bogenform haben, hat hier auch die isolierte Leiterplatte (3a, 3b, 3c), die mit den unteren Kanten über die Verbindungskanten verbunden ist, eine Form in dem negativen Verzug. Genauer gesagt haben die Formen der unteren Kanten des Gehäuses 1a kombiniert mit der isolierten Leiterplatte (3a, 3b, 3c) über die Verbindungskanten einen starken Einfluss auf die Form der isolierten Leiterplatte (3a, 3b, 3c). Indem die Form der unteren Kanten der kürzeren Seitenwände des Gehäuses 1a mit Absicht in der Bogenform konvex nach unten reguliert wird, kann daher in der Halbleitervorrichtung gemäß der ersten Ausführungsform der positive Verzug in der über die Verbindungskanten 8 verbundenen isolierten Leiterplatte (3a, 3b, 3c) über eine lange Zeitdauer stabil gehalten werden. Infolgedessen kann eine hohe Wärmeabfuhrfähigkeit aufrechterhalten werden.
  • Da das Gehäuse 1a durch Massenproduktion unter Verwendung von Spritzguss oder dergleichen hergestellt werden kann, gibt es außerdem kaum einen Unterschied in der Herstellung jedes der einzelnen Produkte. Daher kann die Wirksamkeit des Haltens der Form des positiven Verzugs in der isolierten Leiterplatte (3a, 3b, 3c) über eine lange Zeitdauer durch das Gehäuse 1a auf eine große Menge von Halbleitervorrichtungen angewandt werden.
  • Da die kühlerseitige Leiterfolie 3c, die ein größeres Volumen als die an die Chip-seitige Hauptfläche gebondete Chip-seitige Leiterfolie 3b hat, an die kühlerseitige Hauptfläche des isolierenden Substrats 3a der isolierten Leiterplatte (3a, 3b, 3c) gebondet ist, ist es ferner in der Halbleitervorrichtung gemäß der ersten Ausführungsform durch Verwendung der Differenz in dem Erstreckungsbetrag aufgrund der Differenz in der thermischen Ausdehnung einfach, das isolierende Substrat 3a zu krümmen, sodass es nach unten vorsteht, und dadurch kann die Stabilität des positiven Verzugs in der isolierten Leiterplatte (3a, 3b, 3c) verbessert werden.
  • Ferner sind in der Halbleitervorrichtung gemäß der ersten Ausführungsform, wie in 5 dargestellt, die Wärmestrahlungsplatten 5a, 5b, ..., die sich in einer Richtung parallel zu den kürzeren Seitenwänden des Gehäuses 1a erstrecken, mit gleichen Intervallen parallel zur Unterseite der isolierten Leiterplatte (3a, 3b, 3c) angeordnet, orthogonal zu den längeren Seitenwänden des Gehäuses 1a. Daher kann eine Anzahl der Wärmestrahlungsplatten 5a, 5b, ..., die sich vertikal mit dem Nahbereich C1 schneiden, der sich in der Stabform entlang der längeren Seitenwand des Gehäuses 1a erstreckt, maximiert werden. Daher ist es möglich, die Wärme, die innerhalb des Gehäuses 1a um den Nahbereich C1 abgeführt wird, an eine größere Anzahl der Wärmestrahlungsplatten 5a, 5b, ... zu übertragen. Infolgedessen ist es möglich, ein Ungleichgewicht der Wäremeabfuhr von dem Halbleitermodul zu dem Kühler 5 zu verhindern, um eine Nivellierung der Wäremeabfuhr zu erreichen und um Wärme als Ganzes effizient abzuführen.
  • - HERSTELLUNGSVERFAHREN DER HALBLEITERVORRICHTUNG -
  • Als nächstes wird ein Herstellungsverfahren der Halbleitervorrichtung gemäß der ersten Ausführungsform, wie in 1 bis 7 dargestellt, beispielhaft mit Bezug auf 13 und 14 beschrieben. Zuerst wird die isolierte Leiterplatte (3a, 3b, 3c), die einer Lötplattierung oder dergleichen auf einem vorbestimmten Bereich auf der Oberfläche durch eine Drucktechnik oder dergleichen unterzogen wurde, vorbereitet. Danach werden, wie in dem unteren Teil von 13 dargestellt, der Halbleiterchip 7 und andere vorbestimmte Teile auf der isolierten Leiterplatte (3a, 3b, 3c) angebracht.
  • Als nächstes wird, wie in dem oberen Teil von 13 dargestellt, das Gehäuse 1a vorbereitet, das Paare von gegenüberliegenden Seitenwänden hat und mit dem Umfang der isolierten Leiterplatte (3a, 3b, 3c) unter Verwendung jeder unteren Kante der Seitenwände als Verbindungskante 8 verbunden ist. Jede untere Kante der gegenüberliegenden kürzeren Seitenwände des Gehäuses 1a hat eine Bogenform, sodass ein Zentrum in einer Erstreckungsrichtung der unteren Kante der kürzeren Seitenwände von beiden Enden der Erstreckungsrichtung der unteren Kante in Richtung der isolierten Leiterplatte (3a, 3b, 3c) vorsteht, um konvex gekrümmt zu sein. Als nächstes wird die isolierte Leiterplatte (3a, 3b, 3c) ausgerichtet, um in einer unteren Innenseite des Gehäuses 1a installiert zu werden. Ferner wird, obwohl eine Darstellung ausgelassen ist, ein Haftmittel 13 auf die Verbindungskanten 8 der Seitenwände des Gehäuses 1a aufgebracht.
  • Als nächstes werden, wie in 14 dargestellt, die isolierte Leiterplatte (3a, 3b, 3c) und das Gehäuse 1a gepresst und über die Verbindungskanten 8 an den unteren Kanten der Seitenwände des Gehäuses 1a verbunden. Dann werden die Oberseite der isolierten Leiterplatte (3a, 3b, 3c) und die Unterseite des Gehäuses 1a gepresst, um das Haftmittel 13 auszuhärten, und damit werden die isolierte Leiterplatte (3a, 3b, 3c) und das Gehäuse 1a verbunden. Die isolierte Leiterplatte (3a, 3b, 3c) folgt durch die Verbindung über die Verbindungskanten 8 der unteren Kanten der Seitenwände mit der Bogenform jeder Form der unteren Kanten der Seitenwände, sodass sie gezwungen wird, sich in einem positiven Verzug in den kürzeren Seitenwänden des Gehäuses 1a mit einem Verzugsbetrag w von etwa 100 Mikrometern oder weniger zu krümmen.
  • Als nächstes werden Oberflächen von Elektroden, wie zum Beispiel einer Ausgangselektrode, einer Gate-Elektrode und dergleichen, des Halbleiterchips 7 mit vorbestimmten Verbindungs-Terminals verbunden, die auf dem Gehäuse 1a bereitgestellt sind, unter Verwendung eines Verbindungsteils, wie zum Beispiel eines Bonddrahts, eines Leiterrahmens oder dergleichen. Man beachte, dass es möglich ist, die bekannte Technologie in den nachfolgenden Prozessen nach dem Verbindungsprozess des Halbleiterchips 7 und des Verbindungs-Terminals zu verwenden und daher eine Darstellung weggelassen wird. Wenn der Leiterrahmen oder dergleichen verwendet wird, werden zum Beispiel ein Lötplattierungsprozess auf der Oberfläche der Elektrode oder dergleichen durch eine Drucktechnik oder dergleichen, ein Löten unter Verwendung eines Stickstoffgases oder dergleichen, und ein vorbestimmter Reinigungsprozess oder dergleichen geeignet ausgeführt. Dann wird ein schützender Füllstoff, wie zum Beispiel ein Silikongel, ein Epoxidharz oder dergleichen in das Gehäuse 1a gefüllt und auf eine vorbestimmte Härte gehärtet, um das Innere des Gehäuses 1a abzudichten, und somit wird ein Halbleitermodul hergestellt.
  • Als nächstes wird das thermische Fett 6 auf dem Kühler 5 aufgebracht. Dann wird das hergestellte Halbleitermodul auf dem Kühler 5 unter Verwendung der ersten Befestigungsschraube 4a und der ersten Befestigungsplatte 2a sowie der zweiten Befestigungsschraube 4b und der zweiten Befestigungsplatte 2b befestigt. Während der Befestigung drückt, wie in 5 dargestellt, die kühlerseitige Hauptfläche der isolierten Leiterplatte (3a, 3b, 3c), die in dem positiven Verzug gekrümmt ist, das thermische Fett 6 von dem Zentrum nach außen heraus. Durch die Folge der oben beschriebenen Prozesse kann die Halbleitervorrichtung gemäß der ersten Ausführungsform erhalten werden.
  • In dem Herstellungsverfahren der Halbleitervorrichtung gemäß der ersten Ausführungsform wird die isolierte Leiterplatte (3a, 3b, 3c) gezwungen, sich in dem positiven Verzug zu krümmen, wobei die Verbindungskanten 8 verwendet werden, die an den unteren Kanten der kürzeren Seitenwände des Gehäuses 1a bereitgestellt sind, die unteren Kanten sind so ausgebildet, dass sie sich jeweils in einer nach unten konvex vorstehenden Form krümmen. Daher ist es möglich, eine Halbleitervorrichtung mit einer basisfreien Struktur herzustellen, in der, auch wenn ein Wärmezyklus auftritt, eine Formänderung der isolierten Leiterplatte (3a, 3b, 3c) verhindert werden und eine Wärmeabfuhr verbessert werden kann.
  • Ferner wird in dem Herstellungsverfahren der Halbleitervorrichtung gemäß der ersten Ausführungsform die isolierte Leiterplatte (3a, 3b, 3c) verwendet, die sich in dem positiven Verzug krümmt und konvex in Richtung des thermischen Fetts 6 vorsteht, das auf der kühlerseitigen Hauptfläche der isolierten Leiterplatte (3a, 3b, 3c) bereitgestellt wird. Daher können, wenn die isolierte Leiterplatte (3a, 3b, 3c) und das thermische Fett 6 verbunden werden, Benetzbarkeits- und Ausbreitungseigenschaften des thermischen Fetts 6 verbessert werden, und eine Dicke des thermischen Fetts 6 kann dünner als in früheren Montageschemen von Halbleitervorrichtungen gemacht werden. Daher ist es möglich, während des Betriebs des Halbleiterchips 7 wirksam Wärme nach außen abzuführen, während die insgesamt verwendete Menge des thermischen Fetts 6 reduziert wird.
  • Insbesondere tritt in dem Herstellungsverfahren der Halbleitervorrichtung gemäß der ersten Ausführungsform ein Federeffekt in dem ersten Befestigungsabschnitt und dem zweiten Befestigungsabschnitt auf, die jeweils an den Zentren der unteren Kanten der längeren Seitenwände in dem Gehäuse bereitgestellt sind. Durch Kombination des Federeffekts mit dem Verbinden über die Verbindungskanten 8 des Gehäuses 1a, das die Seitenwände hat, in denen die unteren Kanten sich krümmen, um nach unten konvex vorzustehen, ist es möglich, das thermische Fett 6 einfacher herauszudrücken.
  • Ferner sind die erste Befestigungsplatte 2a und die zweite Befestigungsplatte 2b an den Zentren der längeren Seitenwände des Gehäuses 1a bereitgestellt, das bei dem Herstellungsverfahren der Halbleitervorrichtung gemäß der ersten Ausführungsform verwendet wird. Hier wird zum Beispiel in dem Gehäuse 1z, wie in 10 dargestellt, in dem die unteren Kanten der Seitenwände flach sind, eine Verbindungskraft zum Vergleich herangezogen, wo die erste Befestigungsplatte 2a und die zweite Befestigungsplatte 2b an den Zentren der Seitenwände in den längeren Seitenwänden bereitgestellt sind. In dem Gehäuse 1z, das flache untere Kanten der Seitenwände hat, wird, wenn das Halbleitermodul an dem Kühler 5 befestigt wird, die Verbindungskraft zwischen dem Gehäuse 1z und der isolierten Leiterplatte (3a, 3b, 3c) verringert, da die Spannung in dem Bereich des Zentrums jeder kürzeren Seitenwand des Gehäuses 1z kleiner wird als in den anderen Bereichen.
  • Jedoch stehen bei dem Herstellungsverfahren der Halbleitervorrichtung gemäß der ersten Ausführungsform, wie in 13 dargestellt, die Formen der zentralen Abschnitte D1, D2 an den unteren Kanten der Seitenwände in dem Paar der kürzeren Seitenwände des Gehäuses von Bereichen an beiden Enden in der linken und rechten Richtung vor, um sich nach unten konvex zu krümmen. Daher kann die Verbindungskraft zwischen dem Gehäuse 1a und der isolierten Leiterplatte (3a, 3b, 3c) verringert werden, wenn die erste Befestigungsplatte 2a und die zweite Befestigungsplatte 2b verwendet werden.
  • (ERSTE MODIFIKATION)
  • In dem Gehäuse 1a der Halbleitervorrichtung, dargestellt in 1, werden die unteren Kanten der kürzeren Seitenwände des Gehäuses 1a den Verbindungskanten 8 zugeordnet und in der Bogenform gebildet. Auch wenn die unteren Kanten der kürzeren Seitenwände nicht in der Bogenform gebildet sind, ist es jedoch möglich, die gleiche Wirksamkeit wie bei der Halbleitervorrichtung gemäß der ersten Ausführungsform zu erreichen. Zum Beispiel können, als ein Gehäuse 1b einer Halbleitervorrichtung gemäß einer ersten Modifikation, dargestellt in 15, die unteren Kanten eines Paars von längeren Seitenwänden des Gehäuses 1b in einer Bogenform gekrümmt sein, sodass die Zentren der unteren Kanten in den längeren Seitenwänden konvex in Richtung der isolierten Leiterplatte (3a, 3b, 3c) vorstehen. Wenn eine Hauptfläche der Seitenwand in der längeren Seitenwand von vorne betrachtet wird, erscheinen die unteren Kanten der Seitenwände, die den Verbindungskanten 8 zugeordnet werden, in einer Bogenform. Wie in 16 dargestellt, wird das thermische Fett 6 gepresst und in einer Erstreckungsrichtung der kürzeren Seitenwand von einem Nahbereich C2, der sich in einer Stabform entlang der kürzeren Seitenwand erstreckt, ausgebreitet, approximativ in dem Zentrum der kürzeren Seitenwand zwischen den gegenüberliegenden längeren Seitenwänden der isolierten Leiterplatte (3a, 3b, 3c). In einer Ebene des thermischen Fetts 6 ist eine Dicke eines Bereichs im Kontakt mit dem Nahbereich C2 in der isolierten Leiterplatte (3a, 3b, 3c) im Vergleich mit den anderen Bereichen die dünnste. Da die anderen Strukturen der Halbleitervorrichtung gemäß der ersten Modifikation jeweils äquivalent zu den Bestandteilen mit dem gleichen Namen in der Halbleitervorrichtung entsprechend der ersten Ausführungsform sind, wird die redundante Beschreibung weggelassen. Auch in der Halbleitervorrichtung gemäß der ersten Modifikation wird durch Verbinden über die Verbindungskanten 8 in den unteren Kanten der Seitenwände des Gehäuses 1b, in dem die unteren Kanten der längeren Seitenwände so gekrümmt sind, dass sie konvex in die untere Richtung vorstehen, die isolierte Leiterplatte (3a, 3b, 3c) gezwungen, sich in dem positiven Verzug in Richtung des Kühlers 5 zu krümmen, der auf der kühlerseiteigen Hauptfläche der isolierten Leiterplatte (3a, 3b, 3c) angeordnet ist.
  • (ZWEITE MODIFICATION)
  • Außerdem, als ein Gehäuse 1c einer Halbleitervorrichtung gemäß einer zweiten Modifikation, dargestellt in 17, selbst wenn alle unteren Kanten der vier Seitenwände des Gehäuses 1c, denen die Verbindungskanten 8 zugeordnet sind, in Bogenformen gekrümmt sind, sodass sie konvex in Richtung der isolierten Leiterplatte (3a, 3b, 3c) vorstehen, ist es auch möglich, die gleiche Wirksamkeit wie bei der Halbleitervorrichtung gemäß der ersten Ausführungsform zu erreichen. Wenn die Hauptflächen der Seitenwände in längeren Seitenwänden und kürzeren Seitenwänden des Gehäuses 1c jeweils von vorne betrachtet werden, erscheinen die Verbindungskanten 8, die den unteren Kanten der jeweiligen Seitenwände zugeordnet sind, in Bogenformen. Wie in 18 dargestellt, wird das thermische Fett 6 aus einem Nahbereich C3, der sich in dem Zentrum der isolierten Leiterplatte (3a, 3b, 3c) befindet, in Richtung der vier Umfangsseiten herausgedrückt, und in einer Ebene des thermischen Fetts 6 ist eine Dicke eines Bereichs im Kontakt mit dem Nahbereich C3 in der isolierten Leiterplatte (3a, 3b, 3c) verglichen mit den anderen Bereichen die dünnste. Da die anderen Strukturen der Halbleitervorrichtung gemäß der zweiten Modifikation jeweils äquivalent zu den Bestandteilen mit dem gleichen Namen in der Halbleitervorrichtung entsprechend der ersten Ausführungsform sind, wird die redundante Beschreibung weggelassen. Auch in der Halbleitervorrichtung gemäß der zweiten Modifikation wird, wie in 18 dargestellt, über die Verbindungskanten 8, die den unteren Kanten der vier Seitenwände des Gehäuses 1c, in dem die unteren Kanten der vier Seitenwände so gekrümmt sind, dass sie konvex in Richtung der Unterseite vorstehen, zugeordnet sind, die isolierte Leiterplatte (3a, 3b, 3c) gezwungen, sich in dem positiven Verzug in Richtung des Kühlers 5 zu krümmen, der auf der kühlerseiteigen Hauptfläche der isolierten Leiterplatte (3a, 3b, 3c) angeordnet ist.
  • (ZWEITE AUSFÜHRUNGSFORM)
  • Eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform beinhaltet eine isolierte Leiterplatte mit einer Rechteckform, auf der ein Halbleiterchip angebracht ist, und ein Gehäuse 21 mit einer Rechteck-Parallelepiped-Topologie, das ein Innenbehältnis 21a hat, das mit einem Umfang der isolierten Leiterplatte verbunden ist, wie in 19 dargestellt, wobei die oberen Kanten des Innenbehältnisses 21a jeweils den Verbindungskanten zugeordnet sind.
  • Die Seitenwände des Gehäuses 21 beinhalten das Innenbehältnis 21a und ein Stützbehältnis 21b, das im Kontakt mit dem Innenbehältnis 21a an den Außenseiten des Innenbehältnisses 21a bereitgestellt ist. Wie in 20 dargestellt, wird ein Halbleitermodul montiert, indem die isolierte Leiterplatte in einem inneren Bereich des Gehäuses 21 angeordnet wird, umgeben von dem Stützbehältnis 21b und den Innenwandflächen 21s des Innenbehältnisses 21a, und der Umfangsbereich der isolierten Leiterplatte berührt die oberen Kanten des Innenbehältnisses 21a. In 20 sind zu Illustrationszwecken das isolierende Substrat 3a und die kühlerseitige Leiterfolie 3c auf der Oberseite des Halbleitermoduls positioniert. Da der Kühler auf einer oberseitigen Fläche der kühlerseitigen Leiterfolie 3c in 20 angebracht ist, wird die isolierte Leiterplatte (3a, 3b, 3c) so gekrümmt, dass sie konvex in Richtung des Kühlers vorsteht, das heißt, in 19 und 20 sind das Gehäuse 21 und die isolierte Leiterplatte gegenüber der Halbleitervorrichtung der ersten Ausführungsform, die in 1 bis 18 dargestellt ist, auf dem Kopf stehend veranschaulicht, sodass die kühlerseitige Leiterfolie 3c der isolierten Leiterplatte nach oben zeigt. In der Halbleitervorrichtung gemäß der zweiten Ausführungsform werden die oberen Kanten eines Paars von kürzeren Seitenwänden unter den vier Seitenwänden des Innenbehältnisses 21a den Verbindungskanten zugeordnet, die den unteren Kanten der kürzeren Seitenwände des Gehäuses 1a in der Halbleitervorrichtung gemäß der ersten Ausführungsform entsprechen.
  • Wie in 19 dargestellt, implementieren die vier oberen Kanten des Innenbehältnisses 21 einen rechteckigen Rahmen. Die Verbindungskanten, die sich an den oberen Kanten des Paars der kürzeren Seitenwände befinden, welche zwei gegenüberliegende Seitenwände unter den vier Seitenwänden des Innenbehältnisses 21a sind, sind in der Bogenform gekrümmt, sodass die Zentren in einer Erstreckungsrichtung der zwei gegenüberliegenden Seitenwände von beiden Enden der zwei Seitenwände konvex in Richtung der isolierten Leiterplatte vorstehen, genauso wie die der Halbleitervorrichtung der ersten Ausführungsform. Wie in 19 dargestellt, ist das Stützbehältnis 21b des Gehäuses 21 höher als das Innenbehältnis 21a und ganz außerhalb des Innenbehältnisses 21a in den vier Seitenwänden des Gehäuses 21 bereitgestellt. Da das Innenbehältnis 21a und das Stützbehältnis 21b unterschiedliche Höhen haben, wird an der Oberseite des Gehäuses 21, die an der oberen Kante in 19 erscheint, durch die oberen Kanten des Innenbehältnisses 21a und die vertikalen Flächen der Seitenwände des Stützbehältnisses 21b eine Stufe gebildet. Die Halbleitervorrichtung gemäß der zweiten Ausführungsform unterscheidet sich von der Halbleitervorrichtung gemäß der ersten Ausführungsform mit dem Gehäuse 1a dadurch, dass die Stufe durch das Stützbehältnis 21b bereitgestellt wird.
  • 21 ist eine Teilschnittansicht des Gehäuses 21, entsprechend einem Abschnitt E in 20, in dem die isolierte Leiterplatte (3a, 3b, 3c) in einem Zustand beherbergt ist, in dem die Kante der isolierten Leiterplatte (3a, 3b, 3c) an der Stufe der Seitenwand (21a, 21b) des Gehäuses 21 angebracht ist. Durch Verbinden der isolierten Leiterplatte (3a, 3b, 3c) mit der oberen Kante des Innenbehältnisses 21a über ein Haftmittel 23 wird die isolierte Leiterplatte (3a, 3b, 3c) an der Chip-seitigen Hauptfläche der isolierten Leiterplatte (3a, 3b, 3c) gestützt, wie in der linken Endposition in 21 dargestellt. Außerdem wird die isolierte Leiterplatte (3a, 3b, 3c), wie in dem Kontaktzustand zwischen einer linken Kante des isolierenden Substrats 3a und einer vertikalen Fläche des Stützbehältnisses 21b, der auf der linken Seite in 21 dargestellt ist, veranschaulicht, auch durch das Stützbehältnis 21b an den Kanten des isolierenden Substrats 3a gestützt.
  • In 21 ist ein Verbindungsabschnitt 22 dargestellt, der ein Teil einer Verbindungskante zwischen dem isolierenden Substrat 3a und dem Innenbehältnis 21a des Gehäuses 21 ist. Der Verbindungsabschnitt 22 ist in der Nähe paralleler, gegenüberliegender Flächen zwischen einer horizontalen Fläche der unteren Kante des inneren Gehäuses 1a und der Chip-seitigen Hauptfläche des isolierenden Substrats 3a gebildet. Auf der linken Seite des Verbindungsabschnitts 22 in 21 ist zwischen dem linken Randseitenabschnitt der Chip-seitigen Hauptfläche des isolierenden Substrats 3a und dem Stützgehäuse 21b des Gehäuses 21 ein relativ großer Luftspalt mit einem rechteckigen Querschnitt als eine Außentasche 24 gebildet.
  • Auch ist, wie in 21 kopfüber dargestellt, in einem Übergangsbereich von den Innenwandflächen 21s des Innenbehältnisses 21a zu dem Verbindungsabschnitt 22 eine geneigte Fläche gebildet, sodass eine Dicke des Innenbehältnisses 21 von der Innenseite zu der Außenseite bei Annäherung an die Chip-seitige Hauptfläche des isolierenden Substrats 3a abnimmt. Auf der rechten Seite des Verbindungsabschnitts 22 in 21 ist zwischen der geneigten Fläche und der Chip-seitigen Leiterfolie 3b ein relativ großer Luftspalt mit einem dreieckigen Querschnitt als eine Innentasche 25 gebildet.
  • Das Haftmittel 23 ist so bereitgestellt, dass es über dem Verbindungsabschnitt 22, der Außentasche 24 und der Innentasche 25 liegt. Das Haftmittel 23 in der Innentasche 25 und die Chip-seitige Leiterfolie 3b, die sich innerhalb der Innentasche 25 befindet, haben einen Abstand voneinander, sodass sie nicht miteinander in Kontakt sind. Daher kommen der Verbindungsabschnitt 22 und das Schaltungsmuster, das auf der Chip-seitigen Leiterfolie 3b gebildet ist, nicht über das Haftmittel 23 miteinander in Kontakt. Ferner erstreckt sich die kühlerseitige Leiterfolie 3c bis in die Nähe des linken Endes des isolierenden Substrats 3a, sodass sich die linke Kante auf der Seite des Gehäuses 21 in 21 außerhalb des Verbindungsabschnitts 22 befindet.
  • Da die anderen Strukturen der Halbleitervorrichtung gemäß der zweiten Ausführungsform äquivalent zu den entsprechenden Strukturen in der Halbleitervorrichtung gemäß der ersten Ausführungsform sind, wird die redundante Beschreibung weggelassen. Obwohl in 19 bis 21 nicht dargestellt, können die erste Befestigungsplatte 2a und die zweite Befestigungsplatte 2b in dem Gehäuse 21 bereitgestellt sein, wie in dem Fall der Halbleitervorrichtung gemäß der ersten Ausführungsform.
  • In der Halbleitervorrichtung gemäß der zweiten Ausführungsform wird, ähnlich zu dem Fall der Halbleitervorrichtung gemäß der ersten Ausführungsform, die isolierte Leiterplatte (3a, 3b, 3c) gezwungen, sich in dem positiven Verzug in Richtung des Kühlers zu krümmen, durch Verbinden über die Verbindungskanten, die an den oberen Kanten in den Seitenwänden des Gehäuses 21 bereitgestellt sind, in dem die oberen Kanten in den Seitenwänden so gekrümmt sind, dass sie konvex nach oben vorstehen. Daher kann, auch wenn ein Wärmezyklus auftritt, eine Formänderung der isolierten Leiterplatte (3a, 3b, 3c) verhindert werden und die Wärmeabfuhrleistung verbessert werden.
  • Ferner wird in der Halbleitervorrichtung gemäß der zweiten Ausführungsform die Position der isolierten Leiterplatte (3a, 3b, 3c) durch das Stützbehältnis 21b geführt, das an der äußersten Seite des Gehäuses 21 bereitgestellt ist, und der Kontaktbereich zwischen der isolierten Leiterplatte (3a, 3b, 3c) und dem Gehäuse wird vergrößert. Daher kann die Spannung, die von dem Gehäuse 21 auf die isolierte Leiterplatte (3a, 3b, 3c) ausgeübt wird, verteilt werden.
  • Ferner ist es in der Halbleitervorrichtung gemäß der zweiten Ausführungsform durch die Bereitstellung der Außentasche 24 und der Innentasche 25, die in der Lage sind das Haftmittel einzulagern, möglich, zu verhindern, dass das Haftmittel 23 von dem Seitenende des isolierenden Substrats 2a zur Außenseite des Gehäuses 21 überfließt. Daher ist es möglich, eine Verschlechterung der Benetzbarkeits- und Ausbreitungseigenschaften des thermischen Fetts beim Anbringen des Kühlers 5 zu unterdrücken, indem durch das Überfließen des Haftmittels 23 eine Wand des Haftmittels 23 gebildet wird.
  • Ferner sind in der Halbleitervorrichtung gemäß der zweiten Ausführungsform das Gehäuse 21 und die isolierte Leiterplatte (3a, 3b, 3c) nicht nur über das Haftmittel 23 des Verbindungsabschnitts 22, sondern auch über das Haftmittel 23, das in der Außentasche 24 und der Innentasche 25 auf beiden Seiten des Verbindungsabschnitts 22 enthalten ist, verbunden. Daher kann die Verbindungskraft zwischen dem Gehäuse 21 und der isolierten Leiterplatte (3a, 3b, 3c) vergrößert werden.
  • Ferner ist es in der Halbleitervorrichtung gemäß der zweiten Ausführungsform möglich, zu verhindern, dass die Anwendung des Wärmezyklus über das Schaltungsmuster auf den Verbindungsabschnitt 22 übertragen wird, da der Verbindungsabschnitt 22 und das Schaltungsmuster, das auf der Chip-seitigen Leiterfolie 3b gebildet wird, nicht miteinander in Kontakt kommen.
  • Ferner, wie in 21 kopfüber dargestellt, erstreckt sich in der Halbleitervorrichtung gemäß der zweiten Ausführungsform die kühlerseitige Leiterfolie 3c bis in die Nähe der Kante des isolierenden Substrats 3a, sodass sie mit dem unteren Ende des Innenbehältnisses 21 überlappt, das als die Verbindungskante des Innenbehältnisses 21a in der vertikalen Richtung dient. Da die Stärke der Gesamtheit der isolierten Leiterplatte (3a, 3b, 3c) vergrößert werden kann, ist es somit möglich, zu verhindern, dass die isolierte Leiterplatte (3a, 3b, 3c) durch den Einfluss einer Spannung von den Verbindungskanten bricht. Die anderen Wirkungen der Halbleitervorrichtung gemäß der zweiten Ausführungsform sind die gleichen wie die der Halbleitervorrichtung der ersten Ausführungsform.
  • (DRITTE AUSFÜHRUNGSFORM)
  • Wie in 22 dargestellt, beinhaltet eine Halbleitervorrichtung gemäß einer dritten Ausführungsform eine isolierte Leiterplatte, auf der ein Halbleiterchip angebracht ist, und ein Gehäuse 31 mit einer Verbindungskante, die mit dem Umfang der isolierten Leiterplatte verbunden ist. In 22 ist eine Darstellung des Halbleiterchips ausgelassen. Außerdem stellt 22, genauso wie 19 und 20, das Gehäuse 31 zur Erleichterung der Erklärung kopfüber dar.
  • In der Halbleitervorrichtung gemäß der dritten Ausführungsform sind sechs Rechteck-Parallelepiped-Aussparungen in dem unteren Teil eines Gehäuses, das ein oberes Teil in 22 ist, bereitgestellt, und Halbleitermodule 31a, 31b, 31c, 31d, 31e, 31f sind jeweils innerhalb der sechs Aussparungen bereitgestellt. In vier Seitenwänden in jeder der Aussparungen ist ein Paar von kürzeren Seitenwänden enthalten, wobei jede obere Kante der Seitenwände in einer Bogenform gebildet ist, sodass die isolierte Leiterplatte der Halbleitermodule 31a bis 31f in einem positiven Verzug in Richtung des Kühlers gekrümmt wird, der sich auf der Oberseite in 22 befindet. Ähnlich zu der Halbleitervorrichtung gemäß der ersten Ausführungsform sind die oberen Kanten der kürzeren Seitenwände so implementiert, dass sich ein Zentrum in einer Erstreckungsrichtung der kürzeren Seitenwände krümmt und mehr als die beiden Enden der isolierten Leiterplatte in Richtung der isolierten Leiterplatte konvex nach unten vorsteht.
  • Ähnlich wie die Seitenwände (21a, 21b) des Gehäuses 21 in der Halbleitervorrichtung gemäß der zweiten Ausführungsform, dargestellt in 19, kann jeder Wandabschnitt, der eine Stufe in jeder der sechs Aussparungen implementiert, integral durch eine Innenwand und eine stützende Außenwand erreicht werden. Genauer gesagt ist die Halbleitervorrichtung gemäß der dritten Ausführungsform dadurch gekennzeichnet, dass eine Mehrzahl von Strukturen in dem unteren Teil in dem einen Gehäuse 31 bereitgestellt sind, von denen jede äquivalent zu der Seitenwand (21a, 21b) ist, die die Stufe implementiert, die in dem Gehäuse der Halbleitervorrichtung gemäß der zweiten Ausführungsform beschrieben wird.
  • In 22 sind sechs isolierende Substrate 3a1, 3a2, 3a3, 3a4, 3a5, 3a6, die von der kühlerseitigen Hauptfläche der Halbleitervorrichtung zu der Kühlerseite vorstehen, sodass sie konvex gekrümmt sind, und sechs kühlerseitige Leiterfolien 3c1, 3c2, 3c3, 3c4, 3c5, 3c6 veranschaulicht. Die anderen Strukturen der Halbleitervorrichtung gemäß der dritten Ausführungsform sind äquivalent zu den entsprechenden Strukturen in den Halbleitervorrichtungen gemäß den ersten und zweiten Ausführungsformen, und daher wird die redundante Beschreibung weggelassen.
  • In der Halbleitervorrichtung gemäß der dritten Ausführungsform wird, ähnlich wie bei den Halbleitervorrichtungen gemäß den ersten und zweiten Ausführungsformen, jede isolierte Leiterplatte durch die Verbindung mit dem Gehäuse 31 über die Verbindungskanten, die den oberen Kanten der Seitenwände in dem Gehäuse 31 zugeordnet sind, gezwungen, sich in einem positiven Verzug in Richtung der Kühlerseite zu krümmen, und wird so gekrümmt, dass sie konvex nach oben vorsteht. Daher kann, auch wenn ein Wärmezyklus auftritt, eine Formänderung der isolierten Leiterplatte verhindert werden und die Wärmeabfuhrleistung verbessert werden.
  • Da die mehreren Halbleitermodule, in denen jeweils die Wärmeabfuhreigenschaft verbessert ist, in dem einen Gehäuse 31 integriert sind, ist es in der Halbleitervorrichtung gemäß der dritten Ausführungsform ferner möglich, die Kapazität der Halbleitervorrichtung zu erhöhen. Die anderen Wirksamkeiten der Halbleitervorrichtung gemäß der dritten Ausführungsform sind die gleichen wie die der Halbleitervorrichtungen gemäß den ersten und zweiten Ausführungsformen.
  • (ANDERE AUSFÜHRUNGSFORMEN)
  • Obwohl die vorliegende Erfindung durch die oben offenbarten Ausführungsformen beschrieben wurde, ist zu verstehen, dass die vorliegende Erfindung nicht auf die Beschreibungen und die Zeichnungen beschränkt sein soll, die einen Teil dieser Offenbarung implementieren. Verschiedene alternative Ausführungsformen, Beispiele und technische Anwendungen werden für den Fachmann nach dieser Offenbarung ersichtlich sein.
  • So wurde zum Beispiel in der ersten bis dritten Ausführungsform das Rechteck-Parallelepiped-Gehäuse, das in einem planaren Muster als eine rechteckige Form erscheint, als ein Gehäuse beschrieben, aber die Form des Gehäuses ist nicht auf eine Rechteck-Parallelepiped-Topologie beschränkt. Andere dreidimensionale Formen können verwendet werden, wie zum Beispiel eine sechseckige Säulenform, eine achteckige Säulenform oder dergleichen, bei denen Seitenwände, die in einem Paar gegenüberliegender Seiten in einem planaren Muster bereitgestellt sind, als Bereiche, die mit den Rändern der isolierten Leiterplatte verbunden werden sollen, enthalten sind. Weiterhin wurde in der ersten bis dritten Ausführungsform das Gehäuse mit Seitenwänden und einem Deckenabschnitt, in dem eine Seitenfläche als ein unterseitiger Abschnitt geöffnet ist, als ein Beispiel beschrieben, aber der Deckenabschnitt kann auch ein von den Seitenwänden separates Element sein. Insbesondere kann das Gehäuse, das in der Halbleitervorrichtung gemäß der vorliegenden Erfindung verwendet wird, nur aus den Seitenwänden aufgebaut sein.
  • In der ersten Ausführungsform ist das IGBT als ein Beispiel für das Halbleiterelement beschrieben, welches der Halbleiter-Chip ist, aber in der vorliegenden Erfindung ist das Halbleiterelement nicht auf das IGBT beschränkt. Zum Beispiel können verschiedene Halbleiterelemente wie MOSFETs, Dioden und dergleichen, die in Halbleitermodulen verwendet werden und Wärme erzeugen, eingesetzt werden. Weiterhin kann die Halbleitervorrichtung mehrere Halbleiterelemente beinhalten.
  • Ferner kann die Halbleitervorrichtung gemäß der vorliegenden Erfindung durch teilweise Kombination der Konfigurationen der jeweiligen Halbleitervorrichtungen, die in 1 bis 22 dargestellt sind, erreicht werden. Wie oben beschrieben, ist zu beachten, dass die vorliegende Erfindung verschiedene Ausführungsformen beinhaltet, die hier nicht offenbart sind. Daher wird der Umfang der vorliegenden Erfindung nur durch „die technischen Merkmale, die die Erfindung spezifizieren“ definiert, welche durch die Ansprüche festgelegt werden, die sinnvoll aus der bisherigen Beschreibung abgeleitet werden.
  • Bezugszeichenliste
    • 1a, 1b, 1c, 1z
    Gehäuse
    2a
    erste Befestigungsplatte
    2b
    zweite Befestigungsplatte
    3a
    isolierendes Substrat
    3b
    oberseitige Leiterfolie
    3c
    unterseitige Leiterfolie
    4a
    erste Befestigungsschraube
    4b
    zweite Befestigungsschraube
    5
    Kühler
    5a,
    5b Wärmestrahlungsplatte
    6,
    6a thermisches Fett
    7
    Halbleiterchip
    8
    Verbindungsbereich
    10
    Spalt
    13
    Haftmittel
    21
    Gehäuse
    21s
    Innenwandfläche
    21a
    Innenwand
    21b
    stützende Außenwand
    22
    Verbindungsabschnitt
    23
    Haftmittel
    24
    Außentasche
    25
    Innentasche
    31
    Gehäuse
    31a bis 31f
    erstes bis sechstes Halbleitermodul
    3a1 bis 3a6
    isolierendes Substrat
    3c1 bis 3c6
    unterseitige Leiterfolie
    C1
    Nahbereich
    C2
    Nahbereich
    C3
    Nahbereich
    D1, D2
    zentraler Bereich
    w
    positiver Verzugsbetrag
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2017/044094 PCT [0001]
    • JP 2017024091 [0001]
    • JP 2004363521 A [0009]
    • JP 2012178525 A [0009]

Claims (11)

  1. Was beansprucht wird, ist:
  2. Eine Halbleitervorrichtung, die umfasst: eine isolierte Leiterplatte, auf der ein Halbleiterchip angebracht ist; und ein Gehäuse, das durch eine Mehrzahl von Seitenwänden implementiert ist, die mindestens ein erstes Paar von gegenüberliegenden Seitenwänden beinhalten, wobei jede der gegenüberliegenden Seitenwände Verbindungskanten hat, die so konfiguriert sind, dass sie mit der isolierten Leiterplatte verbunden sind, und jede der Verbindungskanten eine Bogenform hat, sodass ein Zentrum in einer Erstreckungsrichtung der Verbindungskante mehr als beide Enden der Erstreckungsrichtung der Verbindungskante in Richtung der isolierten Leiterplatte vorsteht.
  3. Die Halbleitervorrichtung nach Anspruch 1, wobei ein Verzugsbetrag der isolierten Leiterplatte, der durch die Bogenformen der Verbindungskanten erreicht wird, größer als Null Mikrometer und gleich oder kleiner als 100 Mikrometer ist.
  4. Die Halbleitervorrichtung nach Anspruch 2, wobei das Gehäuse eine Rechteck-Parallelepiped-Topologie hat und die Verbindungskanten an kürzeren Seitenwänden des Gehäuses bereitgestellt sind.
  5. Die Halbleitervorrichtung nach Anspruch 3, welche ferner ein Paar von Befestigungselementen umfasst, die so konfiguriert sind, dass sie an einem Kühler befestigt werden, wobei die Befestigungselemente jeweils an längeren Seitenwänden des Gehäuses bereitgestellt sind.
  6. Die Halbleitervorrichtung nach Anspruch 4, wobei ein Verzug der isolierten Leiterplatte, der durch die Bogenformen erreicht wird, einen Nahbereich implementiert, der als ein Bereich in der Nähe des Kühlers in einem Spalt zwischen der isolierten Leiterplatte und dem Kühler definiert ist, und wobei der Kühler eine Mehrzahl von Wärmestrahlungsplatten hat, die sich in eine Richtung erstrecken, die senkrecht auf eine Erstreckungsrichtung des Nahbereichs steht.
  7. Die Halbleitervorrichtung nach Anspruch 1, wobei jede der Seitenwände ferner eine stützende Außenwand beinhaltet, die die isolierte Leiterplatte stützt.
  8. Die Halbleitervorrichtung nach Anspruch 6, welche ferner eine Tasche umfasst, die so konfiguriert ist, dass sie ein Haftmittel zwischen den Seitenwänden und der isolierten Leiterplatte beinhaltet.
  9. Die Halbleitervorrichtung nach Anspruch 6, wobei die isolierte Leiterplatte ein isolierendes Substrat und eine kühlerseitige Leiterfolie hat, die auf einer kühlerseitigen Hauptfläche des isolierenden Substrats gegenüber dem Halbleiterchip bereitgestellt ist, und wobei die kühlerseitige Leiterfolie sich zu den Enden des isolierenden Substrats erstreckt, sodass sie die Verbindungskanten überlappt.
  10. Die Halbleitervorrichtung nach Anspruch 1, wobei das Gehäuse eine Mehrzahl von Paaren von Seitenwänden hat, jedes der Paare von Seitenwänden Verbindungskanten hat und jede der Verbindungskanten eine Bogenform hat.
  11. Ein Verfahren zur Herstellung einer Halbleitervorrichtung, welches umfasst: Anbringen eines Halbleiterchips auf einer isolierten Leiterplatte; Bereitstellen eines Gehäuses, das durch eine Mehrzahl von Seitenwänden implementiert ist, die mindestens ein erstes Paar von gegenüberliegenden Seitenwänden beinhalten, wobei jede der gegenüberliegenden Seitenwände Verbindungskanten hat, die so konfiguriert sind, dass sie mit der isolierten Leiterplatte verbunden sind, und jede der Verbindungskanten eine Bogenform hat, sodass ein Zentrum in einer Erstreckungsrichtung der Verbindungskante mehr als beide Enden der Erstreckungsrichtung der Verbindungskante in Richtung der isolierten Leiterplatte vorsteht; und Verbinden der isolierten Leiterplatte mit dem Gehäuse.
DE112017003669.0T 2017-02-13 2017-12-07 Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung Active DE112017003669B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017024091 2017-02-13
JP2017-024091 2017-02-13
PCT/JP2017/044094 WO2018146933A1 (ja) 2017-02-13 2017-12-07 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE112017003669T5 true DE112017003669T5 (de) 2019-03-28
DE112017003669B4 DE112017003669B4 (de) 2022-08-25

Family

ID=63107400

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017003669.0T Active DE112017003669B4 (de) 2017-02-13 2017-12-07 Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US10978371B2 (de)
JP (1) JP6743916B2 (de)
CN (1) CN109564908B (de)
DE (1) DE112017003669B4 (de)
WO (1) WO2018146933A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300868B (zh) * 2018-10-23 2024-06-11 重庆中车四方所智能装备技术有限公司 一种基于陶瓷片的绝缘导热散热结构
JP7134137B2 (ja) * 2019-05-31 2022-09-09 三菱電機株式会社 半導体装置
JP7354605B2 (ja) * 2019-06-17 2023-10-03 富士電機株式会社 半導体モジュールおよび半導体装置
JP7359647B2 (ja) * 2019-10-30 2023-10-11 日立Astemo株式会社 パワー半導体装置およびパワー半導体装置の製造方法
KR20220159950A (ko) 2020-03-26 2022-12-05 덴카 주식회사 세라믹스 회로 기판, 방열 부재 및 알루미늄-다이아몬드계 복합체
US20230118890A1 (en) * 2020-03-26 2023-04-20 Mitsubishi Electric Corporation Semiconductor device, and manufacturing method therefor
DE102020204941A1 (de) * 2020-04-20 2020-10-29 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren und Vorrichtung zum Herstellen eines mit einer aushärtbaren Vergussmasse versehenen Substrats
US20220102288A1 (en) * 2020-09-25 2022-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
WO2023065177A1 (zh) * 2021-10-20 2023-04-27 华为技术有限公司 一种电路板组件、电子设备以及托架

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363521A (ja) 2003-06-09 2004-12-24 Toyota Motor Corp 半導体装置の放熱構造
JP2012178525A (ja) 2011-02-28 2012-09-13 Toshiba Corp パッケージ
JP2017024091A (ja) 2015-07-16 2017-02-02 株式会社ジェイテクト 砥石車
JP2017044094A (ja) 2015-08-25 2017-03-02 孝平 吉村 発電装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4233073A1 (de) * 1992-10-01 1994-04-07 Siemens Ag Verfahren zum Herstellen eines Halbleiter-Modulaufbaus
JP3003452B2 (ja) * 1993-04-08 2000-01-31 富士電機株式会社 二つの導体の導通接触構造
DE4338107C1 (de) * 1993-11-08 1995-03-09 Eupec Gmbh & Co Kg Halbleiter-Modul
JP3225457B2 (ja) * 1995-02-28 2001-11-05 株式会社日立製作所 半導体装置
JP3126297B2 (ja) * 1995-08-02 2001-01-22 松下電子工業株式会社 樹脂封止型半導体装置
EP0805492B1 (de) 1996-04-03 2004-06-30 Jürgen Dr.-Ing. Schulz-Harder Gewölbtes Metall-Keramik-Substrat
JP3919398B2 (ja) * 1999-10-27 2007-05-23 三菱電機株式会社 半導体モジュール
JP2002141253A (ja) * 2000-10-31 2002-05-17 Disco Abrasive Syst Ltd 半導体装置
US6969641B2 (en) * 2003-08-27 2005-11-29 Texas Instruments Incorporated Method and system for integrated circuit packaging
JP4380442B2 (ja) * 2004-03-08 2009-12-09 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
EP1819963B1 (de) * 2004-11-01 2010-04-21 Panasonic Corporation Lichtemittierendes modul, beleuchtungsvorrichtung und anzeigevorrichtung
US7319591B2 (en) * 2005-05-26 2008-01-15 International Business Machines Corporation Optimized thermally conductive plate and attachment method for enhanced thermal performance and reliability of flip chip organic packages
US8154114B2 (en) * 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
US8053284B2 (en) * 2009-08-13 2011-11-08 International Business Machines Corporation Method and package for circuit chip packaging
JP5362624B2 (ja) * 2010-03-09 2013-12-11 株式会社三社電機製作所 パワー半導体モジュール
DK2727143T3 (en) * 2011-06-30 2018-05-22 Vestas Wind Sys As REFRIGERATORS FOR REFRIGERATING POWER SEMICONDUCTORS
US8288208B1 (en) * 2011-07-27 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for semiconductor packages with improved warpage
US9576830B2 (en) * 2012-05-18 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for adjusting wafer warpage
WO2014041936A1 (ja) * 2012-09-13 2014-03-20 富士電機株式会社 半導体装置、半導体装置に対する放熱部材の取り付け方法及び半導体装置の製造方法
JPWO2014045766A1 (ja) * 2012-09-19 2016-08-18 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6323325B2 (ja) * 2014-04-21 2018-05-16 三菱電機株式会社 半導体装置、半導体装置の製造方法
JP6356550B2 (ja) 2014-09-10 2018-07-11 三菱電機株式会社 半導体装置およびその製造方法
DE202014106063U1 (de) * 2014-12-16 2015-02-12 Danfoss Silicon Power Gmbh Kühlwanne, Kühler und Leistungsmodulbaugruppe
JP6551182B2 (ja) 2015-11-18 2019-07-31 富士電機株式会社 半導体モジュール
WO2017122254A1 (ja) * 2016-01-15 2017-07-20 パナソニックＩｐマネジメント株式会社 電子機器
JP2018195717A (ja) * 2017-05-17 2018-12-06 富士電機株式会社 半導体モジュール、半導体モジュールのベース板および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363521A (ja) 2003-06-09 2004-12-24 Toyota Motor Corp 半導体装置の放熱構造
JP2012178525A (ja) 2011-02-28 2012-09-13 Toshiba Corp パッケージ
JP2017024091A (ja) 2015-07-16 2017-02-02 株式会社ジェイテクト 砥石車
JP2017044094A (ja) 2015-08-25 2017-03-02 孝平 吉村 発電装置

Also Published As

Publication number Publication date
US20190157183A1 (en) 2019-05-23
DE112017003669B4 (de) 2022-08-25
CN109564908A (zh) 2019-04-02
JPWO2018146933A1 (ja) 2019-06-27
JP6743916B2 (ja) 2020-08-19
CN109564908B (zh) 2022-06-24
US10978371B2 (en) 2021-04-13
WO2018146933A1 (ja) 2018-08-16

Similar Documents

Publication Publication Date Title
DE112017003669B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102007019809B4 (de) Gehäuste Schaltung mit einem wärmeableitenden Leitungsrahmen und Verfahren zum Häusen einer integrierten Schaltung
DE102009002191B4 (de) Leistungshalbleitermodul, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
DE10322745B4 (de) Leistungshalbleiter-Bauelement mit hoher Abstrahlungseffizienz
DE102012206596B4 (de) Halbleitervorrichtung
DE102012224355B4 (de) Leistungsmodul
DE112018002707B4 (de) Halbleiterbauelement
DE102010036402B4 (de) Lufthohlraum-Baustein mit Kupferkühlkörper und keramischem Fensterrahmen und Verfahren zu seiner Herstellung
DE102008035911B4 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE102015118633A1 (de) Ein Leistungshalbleitermodul mit einem Direct Copper Bonded Substrat und einem integrierten passiven Bauelement und ein integriertes Leistungsmodul
DE112004002702B4 (de) Verfahren zum Herstellen einer Halbleiterbaugruppe und Matrixbaugruppe
DE102020111652A1 (de) Halbleitergehäuse mit leitfähigem clip mit mehreren ebenen zur kühlung der oberseite
DE102014107088B4 (de) Halbleiterpackage und Verfahren
DE102021000800A1 (de) Gehäuse für Halbleiter-Packages und damit verbundene Verfahren
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung
DE102021129498A1 (de) Vergossenes halbleiter-package mit zwei integrierten wärmeverteilern
DE102010063455B4 (de) Halbleitergehäuse, Verfahren zum Herstellen eines Halbleitergehäuses und Verfahren zum Herstellen einer Substratanordnung
DE102018201013A1 (de) Halbleiter-package mit kühlkörper und nietfreiem die-befestigungsbereich
DE102015223300B4 (de) Halbleitervorrichtung
DE102020129423B4 (de) Linearer Abstandshalter zum Beabstanden eines Trägers eines Packages
EP2006910B1 (de) Leistungselektronikmodul
DE102015115132B4 (de) Halbleitermodul mit integrierter Stift- oder Rippenkühlstruktur und Verfahren zu seiner Herstellung
DE102020121943A1 (de) Halbleitergehäuse mit kühlung der ober- oder unterseite
DE102021122591A1 (de) Mehrlagiges verbindungsband
DE102017202345A1 (de) Leiterrahmen, halbleitergehäuse, das einen leiterrahmen umfasst, und verfahren zum bilden eines halbleitergehäuses

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final