DE112012004162T5 - Bindungsverfahren für Wafer und Struktur der Bindungsstelle - Google Patents

Bindungsverfahren für Wafer und Struktur der Bindungsstelle Download PDF

Info

Publication number
DE112012004162T5
DE112012004162T5 DE112012004162.3T DE112012004162T DE112012004162T5 DE 112012004162 T5 DE112012004162 T5 DE 112012004162T5 DE 112012004162 T DE112012004162 T DE 112012004162T DE 112012004162 T5 DE112012004162 T5 DE 112012004162T5
Authority
DE
Germany
Prior art keywords
wafer
layer
binding site
bonding
ausn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112012004162.3T
Other languages
English (en)
Other versions
DE112012004162B4 (de
Inventor
c/o Omron Corporation Fujiwara Takeshi
c/o Omron Corporation Hinuma Kenichi
c/o Omron Corporation Ahihara Yoshiki
c/o Omron Corporation Okuno Toshiaki
c/o Omron Corporation Inoue Katsuyuki
c/o Omron Corporation Yamamoto Junya
c/o Omron Corporation Miyaji Takaaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Publication of DE112012004162T5 publication Critical patent/DE112012004162T5/de
Application granted granted Critical
Publication of DE112012004162B4 publication Critical patent/DE112012004162B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H01L2224/06182—On opposite sides of the body with specially adapted redistribution layers [RDL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13173—Rhodium [Rh] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13176—Ruthenium [Ru] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13178—Iridium [Ir] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16502—Material at the bonding interface comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16505—Material outside the bonding interface, e.g. in the bulk of the bump connector
    • H01L2224/16506—Material outside the bonding interface, e.g. in the bulk of the bump connector comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32502—Material at the bonding interface comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32506—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Abstract

An der Oberfläche von Wafer 1 wird eine Festklebeschicht 4 gebildet, auf diese Festklebeschicht 4 wird eine Diffusionsverhinderungsschicht 7 aus einem Material geschichtet, das von AuSn schlecht benetzbar ist. Vom Rand der Diffusionsverhinderungsschicht 7 nach innen versetzt wird an der Oberfläche der Diffusionsverhinderungsschicht 7 eine Klebeschicht 8 ausgebildet, und an der Oberfläche des Wafers 1 wird eine Bindungsstelle 3 ausgeformt. An der Unterseite von Wafer 11 ist eine Bindungsstelle 13 vorgesehen, unter der Bindungsstelle 13 ist eine AuSn Lötzinnschicht 19 vorgesehen. Wafer 1 und Wafer 11 werden einander gegenübergestellt, AuSn Lötzinn 19 wird geschmolzen, und Bindungsstelle 3 und Bindungsstelle 13 werden durch AuSn Lötzinn 22 eutektisch miteinander verbunden.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf Bindungsverfahren für Wafer und Strukturen von Bindungsstellen, konkreter gesagt auf ein Bindungsverfahren, um zwei Waferscheiben mittels AuSn eutektisch miteinander zu verbinden, und auf die Struktur dieser Bindungsstelle.
  • TECHNISCHER HINTERGRUND
  • Zur Verbindung der Bindungsstellen von zwei Waferscheiben kann eine eutektische AuSn-Bindung verwendet werden. Eine eutektische AuSn-Bindung ist ein Verfahren, bei welchem die Bindung durch eine eutektische Reaktion zwischen Metall und AuSn erfolgt, eine eutektische AuSn-Bindung an Wafern wird bei ultramodernen MEMS Packages und auf dem Gebiet der dreidimensionalen Laminierungstechnik verwendet. Da bei eutektischen AuSn-Bindungen AuSn wie Lötzinn schmilzt, hat dies den Vorteil, dass leicht eine Bindung erreicht werden kann, auch wenn die Oberfläche der Bindungsstelle rau ist wie eine Plattierungsschicht.
  • Wenn auf diese Weise die Bindungsstellen von Wafern durch eine eutektische AuSn-Bindung verbunden werden, kann auf einem der Wafer als Kontaktschicht zum Wafer (unterste Schicht) eine Festklebeschicht aus Cr vorgesehen sein (siehe z. B. Patentliteratur 1). Diese Festklebeschicht hat die Aufgabe, die Klebefestigkeit der Bindungsstelle am Wafer zu erhöhen.
  • Wenn allerdings beim Verbinden der beiden Bindungsstellen das geschmolzene AuSn Lötzinn die Festklebeschicht berührt und das AuSn in die Festklebeschicht hinein diffundiert, wird die Klebefestigkeit der Festklebeschicht am Wafer schwächer und die Zuverlässigkeit der Bindungsstelle lässt nach.
  • Des Weiteren kann am anderen Wafer eine den Wafer durchdringende Durchgangsleitung mit der an der Oberfläche des Wafers vorgesehenen Bindungsstelle (Pol) verbunden sein (siehe z. B. Patentliteratur 2). Dabei wird an der Oberfläche des Wafers eine Bindungsstelle vorgesehen, es wird eine den Wafer durchdringende Durchgangsöffnung ausgebildet, durch Plattieren wird in der Durchgangsöffnung eine Durchgangsleitung ausgebildet, und diese Durchgangsleitung ist mit der Bindungsstelle verbunden. Da jedoch die Bindungsstelle üblicherweise aus dem gleichen Material besteht wie die Durchgangsleitung der Durchgangsöffnung (z. B. Al), besteht die Gefahr, dass beim Ausbilden der Durchgangsöffnung durch Ätzen des Wafers oder beim Ausformen der Durchgangsleitung durch Plattieren die Bindungsstelle durch die Ätzlösung bzw. die Plattierungslösung (üblicherweise wird eine saure Lösung verwendet) verätzt und dadurch beschädigt wird.
  • DOKUMENTE ZUM STAND DER TECHNIK
  • PATENTDOKUMENTE
    • Patentdokument 1: JP 3303227 B
    • Patentdokument 2: JP 2007-311771 A
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • AUFGABEN, DIE DURCH DIE ERFINDUNG GELÖST WERDEN SOLLEN
  • Die vorliegende Erfindung wurde durch Konzentration auf die oben dargestellten technischen Probleme gemacht, ihr Ziel besteht darin, ein Bindungsverfahren für Wafer und eine Struktur einer Bindungsstelle zur Verfügung zu stellen, mit welchem/welcher eine Verschlechterung der Bindungsstelle durch AuSn verhindert werden kann. Ein weiteres Ziel der vorliegenden Erfindung besteht darin, eine Struktur einer Bindungsstelle zur Verfügung zu stellen, die beim Ausbilden einer Durchgangsleitung in einer Durchgangsöffnung kaum beschädigt werden kann.
  • MITTEL ZUR LÖSUNG DER AUFGABEN
  • Das erfindungsgemäße Bindungsverfahren für Wafer ist dadurch gekennzeichnet, dass ein Arbeitsschritt, in dem an der Oberfläche eines ersten Wafers eine erste Bindungsstelle ausgebildet wird, indem auf den ersten Wafer eine Diffusionsverhinderungsschicht aus einem mit AuSn schlecht benetzbaren Material geschichtet wird und auf der Oberfläche dieser Diffusionsverhinderungsschicht, vom Rand dieser Diffusionsverhinderungsschicht nach innen versetzt, eine Klebeschicht ausgebildet wird,
    ein Arbeitsschritt, in dem an der Oberfläche eines zweiten Wafers eine zweite Bindungsstelle ausgebildet wird, und
    ein Arbeitsschritt vorgesehen sind, in dem der erste Wafer und der zweite Wafer gegenübergestellt werden und die erste Bindungsstelle und die zweite Bindungsstelle mittels AuSn Lötzinn eutektisch miteinander verbunden werden.
  • Da beim erfindungsgemäßen Bindungsverfahren für Wafer die Klebeschicht, die auf der Oberfläche der Diffusionsverhinderungsschicht aus einem mit AuSn schlecht benetzbaren Material vorgesehen ist, vom Rand der Diffusionsverhinderungsschicht nach innen versetzt ist, verteilt sich beim eutektischen Verbinden der ersten Bindungsstelle mittels AuSn das geschmolzene AuSn Lötzinn kaum auf der Oberfläche der Diffusionsverhinderungsschicht, und es ist kaum zu befürchten, dass das AuSn Lötzinn zum ersten Wafer fließt. Auch wenn sich also zwischen dem ersten Wafer und der Diffusionsverhinderungsschicht eine Schicht befindet, die durch die Diffusion von AuSn leicht in ihrer Funktionalität eingeschränkt werden könnte, wird es für AuSn schwierig gemacht, in diese Schicht zu diffundieren und die Funktionalität zu beeinträchtigen. Zum Beispiel kann an der Oberfläche des ersten Wafers eine Festklebeschicht ausgebildet sein, die hauptsächlich aus Cr besteht. Da Cr gut am Wafer haftet, kann die erste Bindungsstelle fest mit dem ersten Wafer verklebt werden. Wenn in einem solchen Fall AuSn in die Festklebeschicht diffundiert, wird die Haftfähigkeit der Festklebeschicht beeinträchtigt, aber da bei der vorliegenden Erfindung das Diffundieren von AuSn in die Festklebeschicht verhindert werden kann, wird die Gefahr, dass sich die Festklebeschicht ablöst, aus dem Weg geräumt. Wenn unter der ersten Bindungsstelle ein Antriebselement (actuator) o. ä. ausgebildet ist, kann außerdem verhindert werden, dass sich das aus der Diffusionsverhinderungsschicht hervorquellende AuSn Lötzinn am Antriebselement festsetzt.
  • Beim erfindungsgemäßen Bindungsverfahren für Wafer wird zumindest auf eine Oberfläche der ersten oder zweiten Bindungsstelle abwechselnd Au und Sn aufgeschichtet, oder es wird eine von einer AuSn-Legierung gebildete AuSn Lötzinnschicht ausgebildet, und durch das Schmelzen der AuSn Lötzinnschicht werden die erste und die zweite Bindungsstelle mittels AuSn eutektisch miteinander verbunden. Wenn auf diese Weise im Vorhinein eine AuSn Lötzinnschicht vorgesehen wird, erspart man sich die Arbeit, beim Verbinden der ersten und zweiten Bindungsstelle auf eine Bindungsstelle AuSn Lötzinn aufbringen zu müssen.
  • Als Diffusionsverhinderungsschicht der ersten Bindungsstelle wird vorzugsweise ein Material verwendet, das hauptsächlich Metalle der Platin-Gruppe enthält, wie z. B. Pt, Rh, Pd, Ir, Ru, Os etc. Denn da Material, das hauptsächlich Metalle der Platin-Gruppe enthält, mit AuSn nur schlecht benetzbar ist, breitet sich das geschmolzene AuSn Lötzinn auf der Oberfläche der Diffusionsverhinderungsschicht kaum aus. Außerdem kann mit einem hauptsächlich aus Metallen der Platin-Gruppe bestehenden Material verhindert werden, dass AuSn die Diffusionsverhinderungsschicht durchdringt und bis in die darunter liegenden Schichten vordringt.
  • Als Klebeschicht der ersten Bindungsstelle wird vorzugsweise ein Material verwendet, das hauptsächlich aus Au besteht. Denn dies ist leicht mit AuSn zu fusionieren.
  • Des Weiteren kann zwischen der Festklebeschicht und der Diffusionsverhinderungsschicht auch eine Au-Schicht vorgesehen sein. Die Diffusionsverhinderungsschicht wird zwar sehr stark belastet und es besteht die Gefahr der Ablösung, aber wenn zwischen der Festklebeschicht und der Diffusionsverhinderungsschicht eine Au-Schicht ausgebildet ist, wird die Belastung der Diffusionsverhinderungsschicht abgemildert, und dadurch kann eine Ablösung verhindert werden.
  • Eine Ausführungsform eines erfindungsgemäßen Bindungsverfahrens für Wafer ist dadurch gekennzeichnet, dass im Arbeitsschritt, in welchem an der Oberfläche eines ersten Wafers eine erste Bindungsstelle ausgebildet wird, an der Oberfläche des ersten Wafers Schichten aus dem gleichen Material wie bei der Bindungsstelle in der gleichen Reihenfolge aufgeschichtet werden und so ein Ein-Aus-Kontaktpunkt ausgebildet wird. Insbesondere ist es wünschenswert, dass die einzelnen Schichten, aus welchen der Ein-Aus-Kontaktpunkt besteht, an der ersten Bindungsstelle aus den entsprechend gleichen Materialschichten in der gleichen Stärke und in der gleichen Höhe von der Oberfläche des ersten Wafers vorgesehen sind. Da bei dieser Ausführungsform der Ein-Aus-Kontaktpunkt gleichzeitig im selben Arbeitsschritt wie die erste Bindungsstelle ausgebildet werden kann, können die Herstellungskosten gering gehalten werden.
  • In einer anderen Ausführungsform eines erfindungsgemäßen Bindungsverfahrens für Wafer kann jene Fläche der zweiten Bindungsstelle, die mit dem zweiten Wafer in Kontakt kommt, von einer leitfähigen Schicht aus chemisch sehr widerstandsfähigem Material (z. B. eines oder mehrere Materialien von Ti, TiN, W oder Platin-Metallen) gebildet sein, an der der zweiten Bindungsstelle entsprechenden Stelle kann am zweiten Wafer eine Durchgangsöffnung vorgesehen sein, und in der Durchgangsöffnung kann eine Durchgangsleitung ausgebildet sein, damit auch die aus chemisch sehr widerstandsfähigem Material bestehende leitfähige Schicht verbunden ist. An der zweiten Bindungsstelle des zweiten Wafers können ein am zweiten Wafer vorgesehener integrierter Halbleiter-Schaltkreis und ein Antriebselement angeschlossen sein, das am ersten Wafer vorgesehene Antriebselement und der integrierte Halbleiter-Schaltkreis können durch die erste Bindungsstelle verbunden sein. In diesem Fall kann die zweite Bindungsstelle durch die in der Durchgangsöffnung am zweiten Wafer vorgesehene Durchgangsleitung mit einem an der Außenseite des zweiten Wafers vorgesehenen Vorsprung (bump) o. ä. verbunden sein. Da auch in diesem Fall bei diesem Ausführungsbeispiel von der zweiten Bindungsstelle die mit dem zweiten Wafer in Kontakt kommende Fläche aus einer leitfähigen Schicht aus chemisch sehr widerstandsfähigem Material gebildet ist, wird die zweite Bindungsstelle durch die Ätzlösung beim Öffnen der Durchgangsöffnung am zweiten Wafer oder durch die Plattierungslösung bei der Ausbildung der Durchgangsleitung kaum beschädigt.
  • Wenn an der zweiten Bindungsstelle eine relativ dicke leitfähige Schicht aus einem oder mehreren Materialien aus Al, Cu, Ni, W oder Polysilicium vorgesehen wird, kann zwischen dem ersten Wafer und dem zweiten Wafer ein noch breiterer Abstand gebildet werden.
  • Wenn die Oberfläche der zweiten Bindungsstelle eine Au-Schicht ist und die Außenumfangsfläche und der Außenrand der Oberfläche der zweiten Bindungsstelle von einem isolierenden Film bedeckt sind, wird die exponierte Fläche an der Oberfläche der zweiten Bindungsstelle kleiner, und daher kann sich bei der eutektischen AuSn-Verbindung der zweiten Bindungsstelle das AuSn Lötzinn nicht so gut auf der Oberfläche der zweiten Bindungsstelle ausbreiten.
  • Die erfindungsgemäße Struktur der ersten Bindungsstelle ist dadurch gekennzeichnet, dass auf einem Wafer eine Diffusionsverhinderungsschicht aus einem für AuSn schwer benetzbaren Material aufgeschichtet ist, auf der Oberfläche der Diffusionsverhinderungsschicht, vom Rand nach innen versetzt, eine Klebeschicht ausgebildet ist, und zwischen dem Wafer und der Diffusionsverhinderungsschicht eine Funktionsschicht ausgebildet ist, deren Funktionalität bei Diffusion von AuSn leicht beeinträchtigt werden kann. Da bei dieser Struktur der Bindungsstelle die Klebeschicht, die auf der Oberfläche der Diffusionsverhinderungsschicht aus mit AuSn schlecht benetzbarem Material vorgesehen ist, vom Rand der Diffusionsverhinderungsschicht nach innen versetzt ist, kann sich bei der Herstellung der eutektischen AuSn-Verbindung an der ersten Bindungsstelle das geschmolzene AuSn Lötzinn nur schwer auf der Oberfläche der Diffusionsverhinderungsschicht verteilen, und es ist kaum zu befürchten, dass das AuSn Lötzinn auf die Funktionsschicht rinnt oder tropft, deren Funktionalität durch eine Diffusion von AuSn leicht beeinträchtigt werden würde. Daher wird es für AuSn schwer, in die Funktionsschicht zu diffundieren und diese zu beeinträchtigen.
  • Für die Diffusionsverhinderungsschicht der ersten Bindungsstelle wird vorzugsweise Material verwendet, das hauptsächlich Pt, Rh, Pd, Ir, Ru, Os und andere Metalle der Platin-Gruppe enthält. Der Grund besteht darin, dass Material, das hauptsächlich aus Platin-Metallen besteht, von AuSn schlecht benetzbar ist, und sich daher das geschmolzene AuSn Lötzinn nur schwer auf der Oberfläche der Diffusionsverhinderungsschicht ausbreiten kann. Außerdem kann mit Material, das hauptsächlich Metalle der Platin-Gruppe enthält, verhindert werden, dass AuSn durch die Diffusionsverhinderungsschicht dringt und in die darunter liegenden Schichten diffundiert.
  • Die Funktionsschicht der ersten Bindungsstelle ist z. B. eine an der Oberfläche des ersten Wafers ausgebildete, hauptsächlich aus Cr bestehende Festklebeschicht. Da Cr sehr gut am Wafer haftet, kann damit die erste Bindungsstelle fest am ersten Wafer angeklebt werden. Wenn AuSn in die Festklebeschicht diffundierte, ließe deren Klebefestigkeit nach, aber mit der vorliegenden Erfindung kann verhindert werden, dass AuSn in die Festklebeschicht gelangt.
  • Für die Klebeschicht der ersten Bindungsstelle wird vorzugsweise ein Material verwendet, das hauptsächlich aus Au besteht. Denn dieses ist leicht mit AuSn zu fusionieren.
  • Eine Ausführungsform der erfindungsgemäßen Struktur einer Bindungsstelle ist dadurch gekennzeichnet, dass ein Ein-Aus-Kontaktpunkt ausgebildet ist, wobei an der Oberfläche des ersten Wafers Schichten aus dem gleichen Material wie bei der ersten Bindungsstelle in der gleichen Reihenfolge übereinandergeschichtet sind. Insbesondere ist es wünschenswert, dass die einzelnen Schichten, aus welchen der Ein-Aus-Kontaktpunkt besteht, an der ersten Bindungsstelle aus den entsprechend gleichen Materialschichten in der gleichen Stärke und in der gleichen Höhe von der Oberfläche des ersten Wafers vorgesehen sind. Da bei dieser Ausführungsform der Ein-Aus-Kontaktpunkt im selben Arbeitsschritt wie die erste Bindungsstelle gleichzeitig ausgebildet werden kann, können die Herstellungskosten gering gehalten werden.
  • Die erfindungsgemäße Struktur der zweiten Bindungsstelle ist dadurch gekennzeichnet, dass sie eine an der Oberfläche des Wafers ausgebildete erste leitfähige Schicht aus chemisch sehr widerstandsfähigem Material, eine zweite, über der ersten leitfähigen Schicht ausgebildete, relativ dickere zweite leitfähige Schicht und eine über der zweiten leitfähigen Schicht ausgebildete Barriereschicht aufweist. Da durch diese Struktur der Bindungsstelle die mit dem Wafer in Kontakt kommende Fläche von einer aus chemisch sehr widerstandsfähigem Material bestehenden leitfähigen Schicht gebildet wird, können die Ätzlösung bei der Bildung der Durchgangsöffnung des Wafers bzw. die Plattierungslösung bei der Ausbildung der Durchgangsleitung nur schwer in die Bindungsstelle eindringen.
  • Wenn in einem Paar Wafer, das nach dem erfindungsgemäßen Verfahren zur Verbindung von Wafern verbunden wurde, ein Konstruktionskörper eines elektrischen Bauteils ausgebildet wird, kann so ein elektrischer Bauteil hergestellt werden.
  • Die Mittel zur Lösung der Aufgaben der vorliegenden Erfindung sind dadurch gekennzeichnet, dass sie eine geeignete Kombination der oben erläuterten Konstruktionselemente aufweisen, und die vorliegende Erfindung ermöglicht eine Vielzahl von Variationsmöglichkeiten durch Kombinationen dieser Konstruktionselemente.
  • EINFACHE ERKLÄRUNG DER ZEICHNUNGEN
  • 1: 1(A) und 1(B) sind schematische Querschnitte zur Erläuterung des Verbindungsverfahrens für Wafer nach einer erfindungsgemäßen Ausführungsform.
  • 2: 2(A) und 2(B) sind schematische Querschnitte zur Erläuterung des Verbindungsverfahrens für Wafer nach dem Vergleichsbeispiel.
  • 3: 3(A) ist eine Infrarot-Aufnahme, die den Zustand der Festklebeschicht zeigt, wenn die Wafer nach dem Vergleichsbeispiel verbunden sind. 3(B) ist eine Infrarot-Aufnahme, die den Zustand der Festklebeschicht zeigt, wenn die Wafer nach einem erfindungsgemäßen Ausführungsbeispiel verbunden sind.
  • 4: 4(A) und 4(B) sind schematische Querschnitte zu Erläuterung des Arbeitsschrittes, in dem nach der Verbindung der Wafer miteinander am zweiten Wafer eine Durchgangsleitung ausgebildet wird.
  • 5: 5(A) und 5(B) sind schematische Querschnitte zur Erläuterung des Arbeitsschrittes, in dem nach Verbindung der Wafer miteinander am zweiten Wafer eine Durchgangsleitung ausgebildet wird, sie zeigen den Arbeitsschritt, der auf 4(B) folgt.
  • 6: 6(A) und 6(B) sind schematische Querschnitte zur Erläuterung des Arbeitsschrittes, in dem nach Verbindung der Wafer miteinander am zweiten Wafer eine Durchgangsleitung ausgebildet wird, sie zeigen den Arbeitsschritt, der auf 5(B) folgt.
  • 7 ist ein schematischer Querschnitt durch ein elektrostatisches Relais, das unter Anwendung des erfindungsgemäßen Verfahrens zur Verbindung von Wafern hergestellt wurde.
  • Bezugszeichenliste
    • 1
    Wafer (erster Wafer)
    3
    Bindungsstelle (erste Bindungsstelle)
    4
    Festklebeschicht
    6
    Au-Schicht
    7
    Diffusionsverhinderungsschicht
    8
    Klebeschicht
    11
    Wafer (zweiter Wafer)
    13
    Bindungsstelle (zweite Bindungsstelle)
    14
    erste leitfähige Schicht
    15
    zweite leitfähige Schicht
    16
    Barriereschicht
    17
    Isolierfolie
    18
    Ti/Au-Schicht
    19
    AuSn Lötzinnschicht
    20
    Sn-Schicht
    21
    Au-Schicht
    22
    AuSn Lötzinn
    31
    Isolierschicht
    32
    Durchgangsöffnung
    33
    Durchgangsleitung
    34
    Schutzfolie
    35
    Vorsprung
  • AUSFÜHRUNGSFORM DER ERFINDUNG
  • Im Folgenden wird unter Bezugnahme auf die beigefügten Zeichnungen eine ideale Ausführungsform der vorliegenden Erfindung erläutert. Die vorliegende Erfindung ist jedoch nicht auf die im Folgenden dargestellte Ausführungsform beschränkt und kann im Rahmen des Inhalts der vorliegenden Erfindung in Entwurf und Planung auf verschiedene Weise verändert werden.
  • Struktur der Bindungsstelle und Verbindungsverfahren:
  • 1(A) und 1(B) sind schematische Querschnitte zur Erläuterung des Verbindungsverfahrens für Wafer nach einer erfindungsgemäßen Ausführungsform. 1(A) stellt die Struktur des ersten und zweiten Wafers vor der Verbindung dar, 1(B) zeigt die Struktur nach der Verbindung der Wafer miteinander.
  • Wie in 1(A) zu sehen ist, ist auf Wafer 1, d. h. an der Oberfläche des ersten Wafers, eine erste Bindungsstelle, d. h. Bindungsstelle 3 vorgesehen. Wafer 1 ist ein Si-Wafer, an seiner Oberfläche ist eine Isolierschicht 2 aus SiO2 oder SiN o. ä. ausgebildet. An der Oberfläche der Isolierschicht 2 ist eine Festklebeschicht 4 ausgebildet, und an der Oberfläche der Festklebeschicht 4 ist eine Au-Schicht 6 ausgebildet. Auf der Au-Schicht 6 wiederum sind der Reihe nach eine Diffusionsverhinderungsschicht 7 und eine Klebeschicht 8 aufgeschichtet. Die Bindungsstelle 3 besteht also aus der Festklebeschicht 4, der Au-Schicht 6, der Diffusionsverhinderungsschicht 7 und der Klebeschicht 8. Die Bindungsstelle 3 kann blockförmig sein, sie kann aber auch bandförmig in die Länge gezogen sein.
  • Die Festklebeschicht 4 ist eine Cr-Folie, die durch Sputtern o. ä. auf der Oberfläche der Isolierschicht 2 ausgeformt wurde. Die aus Cr bestehende Festklebeschicht 4 sichert die Haftfestigkeit zwischen der Bindungsstelle 3 und der Isolierschicht 2 und erschwert eine Ablösung der Bindungsstelle 3.
  • Die Diffusionsverhinderungsschicht 7 über der Au-Schicht 6 besteht aus Material, das eine schlechte Benetzungsfähigkeit mit AuSn aufweist, z. B. Material, das hauptsächlich aus Pt, Rh, Pd, Ir, Ru, Os und anderen Metallen der Platin-Gruppe besteht. Die Diffusionsverhinderungsschicht 7 hat die Aufgabe einer Barriereschicht und verhindert, dass AuSn Lötzinn in die Au-Schicht 6 diffundiert.
  • Da die Diffusionsverhinderungsschicht 7 starken Belastungen ausgesetzt ist, besteht die Gefahr der Ablösung, insbesondere wenn sie direkt auf der Festklebeschicht 4 ausgebildet ist. Daher befindet sich bei dieser Bindungsstelle 3 zwischen der Festklebeschicht 4 und 7 eine weiche und relativ dicke Au-Schicht 6, wodurch die Belastungen der Diffusionsverhinderungsschicht 7 abgemildert werden und die Diffusionsverhinderungsschicht 7 gleichzeitig auch fest angeklebt wird. Durch das Vorsehen der Au-Schicht 6, die nur einen geringen elektrischen Widerstand aufweist, wird es möglich, die Bindungsstelle 3 auch als Leitung zu nutzen.
  • Die Klebeschicht 8 ist für eine eutektische Verbindung mit dem AuSn Lötzinn vorgesehen, sie besteht aus einer mit Au plattierten Folie. Außerdem ist sie vom Rand der Diffusionsverhinderungsschicht 7 nach innen versetzt vorgesehen. Das bedeutet, wenn die Bindungsstelle 3 blockförmig ist, ist der gesamte Umfang der Klebeschicht 8 vom Umfang der Diffusionsverhinderungsschicht 7 nach innen versetzt. Wenn die Bindungsstelle 3 andererseits bandförmig ist, sind die beiden Seitenränder in Breitenrichtung der Klebeschicht 8 von den beiden Seitenrändern der Diffusionsverhinderungsschicht 7 nach innen versetzt.
  • Wie in 1(A) zu sehen ist, ist an der unteren Fläche des zweiten Wafers, d. h. des Wafers 11, eine zweite Bindungsstelle, d. h. Bindungsstelle 13 vorgesehen. Wafer 11 ist ein Si-Wafer, an seiner Unterseite ist eine Isolierschicht 12 aus SiO2 oder SiN o. ä. ausgebildet. An der Unterseite von Isolierschicht 2 ist eine erste leitfähige Schicht 14 ausgebildet, d. h. eine chemisch sehr widerstandsfähige leitfähige Schicht (die insbesondere beständig gegen Säure ist), und an der Unterseite der ersten leitfähigen Schicht 14 ist eine leitfähige Schicht aus Material, das leicht dick aufgetragen werden kann, d. h. eine zweite leitfähige Schicht 15 ausgebildet. An der Unterseite der zweiten leitfähigen Schicht 15 wiederum ist eine Barriereschicht 16 ausgebildet. Die Bindungsstelle 13 besteht also aus der ersten leitfähigen Schicht 14, der zweiten leitfähigen Schicht 15 und der Barriereschicht 16. Auch die Bindungsstelle 13 kann blockförmig oder auch bandförmig in die Länge gezogen sein.
  • Die erste leitfähige Schicht 14 ist elektrisch leitfähig, sie wird aus chemisch sehr widerstandsfähigem Material in Form einer Folie hergestellt. Sie kann z. B. aus Ti, TiN, W, Metallen der Platin-Gruppe etc. bestehen. Vorzugsweise besteht sie aus Ti, das hochgradig widerstandsfähig gegen die Plattierungslösung Kupfersulfat ist und gut an der Isolierschicht 12 haften kann, und hat eine Folienstärke von 500–1000 Å. Die zweite leitfähige Schicht 15 wird als Folie aus einem Material hergestellt, mit welchem eine relativ große Stärke erreicht werden kann und das für die Ausbildung von Steuerungskreisläufen und Leitungen günstig ist. Sie sollte aus einem Material bestehen, mit welchem durch Plattieren, Sputtern, CVD und anderen Folienherstellungsverfahren eine dicke Folie hergestellt werden kann. Mit Al, Cu, Ni, W oder Polysilicium kann eine Stärke von ca. 2 μm erreicht werden. Von diesen Materialien ist Al bevorzugt, da es preisgünstig und universell einsetzbar ist und in großen Mengen hergestellt wird. Wenn andererseits Hochfrequenzsignale übertragen werden, ist Ni nicht günstig, da es magnetisch ist. Bei Al werden vorzugsweise ungefähr 5%-Masse Cu zugesetzt, um Al-Spitzen zu verhindern. Die Barriereschicht 16 verhindert, dass Au in die zweite leitfähige Schicht 15 diffundiert, und dass das Material der zweiten leitfähigen Schicht 15 (Al) in das Au der Ti/Au-Schicht 18 diffundiert, und sorgt dafür, dass sich das Leitungsmaterial und das Bindungsmaterial nicht vermischen. Die Barriereschicht 16 besteht aus TiN, das eine hohe Barrierefähigkeit aufweist, und wird in einer Folienstärke von ca. 400 Å ausgebildet.
  • Die Außenumfangsfläche der Bindungsstelle 13 und der äußere Umfang der Unterseite sind von einer Isolierfolie 17 aus SiO2 oder SiN bedeckt, ein Teil der Unterseite der Bindungsstelle 13 (Barriereschicht 16) wird von der Isolierfolie 17 frei gelassen. Dabei ist die Öffnung der Isolierfolie 17 nicht so breit wie die Barriereschicht 16. An der Unterseite der Bindungsstelle 13 ist eine Ti/Au-Schicht 18 aus einer Ti-Unterschicht und einer Au-Oberschicht ausgebildet, die eine größere Fläche aufweist als die Öffnung der Isolierfolie 17. Die Breite der Ti/Au-Schicht 18 ist größer als die Breite der Öffnung der Isolierfolie 17 und kleiner als die Breite der Barriereschicht 16. An der Unterseite der Ti/Au-Schicht 18 ist eine AuSn Lötzinnschicht 19 ausgebildet, wobei eine Sn-Schicht 20 und eine Au-Schicht 21 abwechselnd übereinander geschichtet sind. Diese AuSn Lötzinnschicht 19 kann jedoch auch aus einer Au-Sn-Legierung bestehen.
  • Wie in 1(A) zu sehen ist, werden der Wafer 1 mit der Bindungsstelle 3 an seiner Oberseite und der Wafer 11 mit der Bindungsstelle 13 an seiner Unterseite einander gegenübergestellt, und die AuSn Lötzinnschicht 19 unter der Bindungsstelle 13 kommt auf die Oberseite der Bindungsstelle 3 zu liegen. Während in diesem Zustand die AuSn Lötzinnschicht 19 geschmolzen wird, werden Wafer 11 und Wafer 1 mit entsprechender Kraft zusammengepresst. Infolge dessen schmelzen die AuSn Lötzinnschicht 19 und auch die Au-Schicht der Ti/Au-Schicht 18 und die Klebeschicht 8 (Au-Schicht) und werden zu AuSn Lötzinn 22, wie in 1(B) zu sehen ist, und es kommt zu einer eutektischen AuSn-Verbindung zwischen der Bindungsstelle 13 und der Bindungsstelle 3.
  • Da die Klebeschicht 8 vom Rand der Diffusionsverhinderungsschicht 7 nach innen versetzt ist und die Diffusionsverhinderungsschicht 7, die hauptsächlich aus Metallen der Platin-Gruppe besteht, eine schlechte AuSn-Benetzungsfähigkeit aufweist, kann sich das geschmolzene AuSn Lötzinn 22 nicht bis zum Rand der Diffusionsverhinderungsschicht 7 ausbreiten. Aus diesem Grund kann das AuSn Lötzinn 22 nicht über die Seite der Bindungsstelle 3 hinaus und hinunterfließen und zur Festklebeschicht 4 gelangen, und es kann daher auch nicht in die Festklebeschicht 4 hinein diffundieren. Folglich kann es auch nicht passieren, dass AuSn in die Festklebeschicht 4 hinein diffundiert und die Klebefähigkeit der Festklebeschicht 4 beeinträchtigt.
  • Da des Weiteren der Umfang der Unterseite der Barriereschicht 16 mit einer Isolierfolie 17 bedeckt ist und die exponierte Fläche der Barriereschicht 16 klein ist, kann sich auch an der Bindungsstelle 13 das AuSn Lötzinn 22 nur schwer ausbreiten.
  • Wenn die Folienstärke der zweiten leitfähigen Schicht 15 groß gewählt wird, kann der Abstand zwischen den Wafern 1 und 11 noch vergrößert werden.
  • Vergleich zwischen der erfindungsgemäßen Ausführungsform und einem Vergleichsbeispiel
  • Im Folgenden wird erläutert, wie gemäß einem Vergleichsbeispiel für ein Verbindungsverfahren für Wafer die Bindungsstellen 3, 13 mittels AuSn eutektisch miteinander verbunden werden. 2(A) stellt die Struktur des ersten und zweiten Wafers des Vergleichsbeispiels vor der Verbindung dar, 2(B) zeigt die Unzulänglichkeiten des Vergleichsbeispiels nach der Verbindung der beiden Wafer.
  • Der Unterschied zwischen der erfindungsgemäßen Ausführungsform und dem Vergleichsbeispiel besteht darin, dass bei der erfindungsgemäßen Ausführungsform, die in 1(A) zu sehen ist, an der Bindungsstelle 3 die Breite der Klebeschicht 8 geringer ist als die der Diffusionsverhinderungsschicht 7 und die Klebeschicht 8 vom Rand der Diffusionsverhinderungsschicht 7 nach innen versetzt ist, während im Vergleichsbeispiel, das in 2(A) zu sehen ist, die Klebeschicht 8 und die Diffusionsverhinderungsschicht 7 gleich breit sind und der Rand der Klebeschicht 8 und der Rand der Diffusionsverhinderungsschicht 7 genau übereinander liegen.
  • Da bei Vergleichsbeispiel 2 die Klebeschicht 8 die gesamte Diffusionsverhinderungsschicht 7 bedeckt, breitet sich, wie in 2(B) zu sehen ist, beim Schmelzen der AuSn Lötzinnschicht 19 das geschmolzene AuSn Lötzinn 22 bis zum Rand der Diffusionsverhinderungsschicht 7 aus, und es besteht die Gefahr, dass es auch noch über diesen Rand auf die Seitenfläche der Bindungsstelle 3 ausläuft. Wenn das auslaufende AuSn Lötzinn 22 mit der Festklebeschicht 4 in Kontakt kommt, diffundiert es in die Festklebeschicht 4 hinein, und dadurch wird die Haftfähigkeit der Festklebeschicht 4 am Wafer 1 beeinträchtigt. Infolge dessen sinkt der Nutzwert der verklebten Wafer.
  • Da bei der erfindungsgemäßen Ausführungsform im Gegensatz dazu die von der Klebeschicht 8 exponierte Diffusionsverhinderungsschicht 7 von AuSn nur schlecht benetzbar ist, breitet sich das AuSn Lötzinn 22 nicht bis zum Rand der Diffusionsverhinderungsschicht 7 aus, und AuSn kann nicht in die Festklebeschicht 4 hinein diffundieren.
  • 3(A) ist eine Infrarot-Aufnahme, die den Zustand der Festklebeschicht 4 zeigt, wenn die Wafer nach dem Verfahren des Vergleichsbeispiels mittels AuSn verbunden sind. 3(B) ist eine Infrarot-Aufnahme, die den Zustand der Festklebeschicht 4 zeigt, wenn die Wafer nach dem Verfahren der erfindungsgemäßen Ausführungsform mittels AuSn verbunden sind. Sowohl in 3(A) als auch in 3(B) ist die Grenze zwischen der Festklebeschicht 4 und der Isolierschicht 2 von der Unterseite aus gesehen dargestellt.
  • In 3(A), die das Vergleichsbeispiel zeigt, ist der Zustand der Festklebeschicht 4 ziemlich schlecht, da AuSn eingedrungen ist. An den mit K bezeichneten Stellen ist die Verschlechterung durch die Diffusion besonders deutlich. Im Gegensatz dazu ist in 3(B), die das Vergleichsbeispiel 1 darstellt, die Festklebeschicht 4 noch immer schön glatt und eben.
  • Vorhandensein einer Durchgangsöffnung und einer Durchgangsleitung
  • An den Orten, wo die Bindungsstellen der Wafer einfach mittels AuSn eutektisch miteinander verbunden sind (z. B. Bindungsstellen zum Abdichten am äußeren Umfang zwischen den Wafern bei einem elektrostatischen Relais, wie es weiter unten beschrieben ist), kann die Struktur wie in 1(B) dargestellt sein. Es kann jedoch auch sein, dass an der Unterseite des Wafers 11 (des zweiten Wafers) ein integrierter Halbleiter-Schaltkreis ausgebildet ist, der mit der Bindungsstelle 13 verbunden ist. In einem solchen Fall muss im Wafer 11 eine Durchgangsöffnung hergestellt werden, und die Bindungsstelle 13 und ein an der Oberfläche des Wafers 11 vorgesehener Vorsprung (bump) etc. müssen durch eine in der Durchgangsöffnung vorgesehene Durchgangsleitung miteinander verbunden werden. Des Weiteren kann am Wafer 1 (am ersten Wafer) ein Antriebselement (actuator) vorgesehen sein, dessen Elektrode über die leitfähige Bindungsstelle 3 elektrisch mit der Bindungsstelle 13 verbunden ist. Auch in diesem Fall muss im Wafer 11 eine Durchgangsöffnung hergestellt werden, und die Bindungsstelle 13 und ein an der Oberfläche des Wafers 11 vorgesehener Vorsprung etc. müssen durch eine in der Durchgangsöffnung vorgesehene Durchgangsleitung miteinander verbunden werden.
  • Die Stellen an Wafer 11, wo eine Durchgangsöffnung und eine Durchgangsleitung vorgesehen werden müssen, können nach der Verbindung von Wafer 1 und Wafer 11 miteinander durch Bearbeitung von Wafer 11 ausgebildet werden, wie es in 4–6 dargestellt ist.
  • In 4–6 sind die Arbeitsschritte der erfindungsgemäßen Ausführungsform dargestellt, wie nach der Verbindung der Wafer 1 und 11 miteinander in Wafer 11 eine Durchgangsöffnung 32 und eine Durchgangsleitung 33 hergestellt werden. Diese Arbeitsschritte werden nun an Hand der Zeichnungen von 4–6 erläutert.
  • Zuerst wird, wie in 4(A) zu sehen ist, an der Oberfläche von Wafer 11 eine Isolierschicht 31 aus SiO2 oder SiN etc. ausgebildet, direkt auf der Bindungsstelle 13 wird am Wafer 11 eine Durchgangsöffnung 32 geschaffen, am Boden der Durchgangsöffnung 32 liegt die Isolierschicht 12 frei.
  • Wie in 4(B) zu sehen ist, wird SiO2 bzw. SiN auf die gesamte Fläche des Wafers 11 aufgedampft und so an der Innenfläche der Durchgangsöffnung 32 eine Isolierschicht 31 vorgesehen, und die Stärke der Isolierschicht 31 auf der Oberfläche des Wafers 11 wird eher groß gewählt.
  • Danach werden, wie in 5(A) zu sehen ist, die Isolierschicht 31 am Boden der Durchgangsöffnung 32 und die Isolierschicht 12 weggeätzt, und am Boden der Durchgangsöffnung 32 kommt die erste leitfähige Schicht 14 zum Vorschein.
  • Wie in 5(B) zu sehen ist, wird eine Durchgangsleitung 33 ausgebildet, indem vom Boden der Durchgangsöffnung 32 und von der Innenumfangsfläche auf die Isolierschicht 31 ein leitfähiges Material wie Cu oder Al etc. plattiert wird, wonach, wie in 6(A) zu sehen ist, der Durchgangsleitung 33 durch Ätzen ein bestimmtes Muster verliehen wird. Da für die erste leitfähige Schicht 14 Ti, TiN, W oder ein ähnliches, chemisch sehr widerstandsfähiges Material verwendet wird, können bei der Ausbildung der Durchgangsöffnung 32 und der Durchgangsleitung 33 mittels Plattieren die Ätzlösung bzw. die Plattierungslösung von der ersten leitfähigen Schicht 14 gestoppt und so die Bindungsstelle 13 vor diesen Lösungen geschützt werden.
  • Danach wird, wie in 6(B) zu sehen ist, die Oberfläche des Wafers 11 mit einer Schutzfolie 34 aus Polyimid o. ä. bedeckt, diese wird stellenweise geöffnet, um einen Teil der Durchgangsleitung 33 hervorschauen zu lassen, und auf den exponierten Stellen der Durchgangsleitung 33 ist ein Vorsprung 35 vorgesehen.
  • Elektrostatisches Relais
  • Im Folgenden wird nun als konkretes Beispiel für einen Körper aus verbundenen Wafern ein elektrostatisches Relais 41 (elektronischer Bauteil) erläutert. 7 ist ein schematischer Querschnitt durch dieses elektrostatische Relais.
  • An Wafer 1 ist unter Verwendung der MEMS Bearbeitungstechnik ein elektrostatisches Relais 41 ausgebildet. Das elektrostatische Relais 41 besteht aus einem fixen Kontaktpunkt 46 und einem beweglichen Kontaktpunkt 45 (diese beiden Kontaktpunkte sind die Ein-Aus-Kontaktpunkte), die einander gegenüberliegend angeordnet sind, und einem elektrostatischen Antriebselement 42, das den beweglichen Kontaktpunkt 45 mittels elektrostatischer Kraft parallel verschiebt. Das elektrostatische Antriebselement 42 besteht aus einem fixen Teil 43, der von einem Teil des Wafers 1 gebildet wird, und einem beweglichen Teil 44. Der fixe Teil 43 ist wie ein Kamm mit mehreren Reihen von Zinken aufgebaut und einstückig mit dem Wafer 1 ausgebildet. Auch der bewegliche Teil 44 ist wie ein Kamm mit mehreren Reihen von Zinken aufgebaut, wird getrennt vom Wafer 1 gehalten und kann sich horizontal vorwärts und rückwärts bewegen. Sie greifen so ineinander ein, dass sich die Zinkenstruktur des fixen Teils 43 und die Zinkenstruktur des beweglichen Teils 44 nicht berühren, und wenn zwischen den beiden Zinkenstrukturen Spannung angelegt wird, wird der bewegliche Teil 44 durch die zwischen den beiden Zinkenstrukturen 43 und 44 entstehende elektrostatische Kraft zum fixen Teil 43 hingezogen, so dass er sich horizontal dorthin bewegt.
  • Der Bindungsteil 47 befindet sich am äußeren Rand von Wafer 1 und 11 und dichtet den Zwischenraum zwischen Wafer 1 und Wafer 11 ab. Am Bindungsteil 47 sind Bindungsstelle 3 und Bindungsstelle 13 mit Hilfe von AuSn Lötzinn 22 eutektisch miteinander verbunden.
  • Der Bindungsteil 48 dient zur elektrischen Verbindung des elektrostatischen Antriebselements 42 mit der Durchgangsleitung 33 und dem Vorsprung 35. Auch am Bindungsteil 48 sind Bindungsstelle 3 und Bindungsstelle 13 mit Hilfe von AuSn Lötzinn 22 eutektisch miteinander verbunden.
  • Der bewegliche Kontaktpunkt 45 ist an der Oberfläche des beweglichen Teils 44 des elektrostatischen Antriebselements 42 vorgesehen. Der fixe Kontaktpunkt 46 ist derart an der Oberfläche des Wafers 1 vorgesehen, dass er dem beweglichen Kontaktpunkt 45 gegenübersteht. Der bewegliche Kontaktpunkt 45 und der fixe Kontaktpunkt 46 sind zwar keine Bindungsstellen, aber sie werden gleichzeitig mit der Bindungsstelle 3 ausgebildet und weisen die gleiche Schichtstruktur wie diese auf. Das bedeutet, der bewegliche Kontaktpunkt 45 und der fixe Kontaktpunkt 46 bestehen der Reihe nach aus einer Festklebeschicht 4, einer Au-Schicht 6, einer Diffusionsverhinderungsschicht 7 und einer Klebeschicht 8, und die einzelnen Schichten haben die gleiche Stärke wie die entsprechenden Schichten der Bindungsstelle 3 und sind in der gleichen Höhe von der Oberfläche des Wafers 1 vorgesehen. Eine Schicht (die gleich ist wie die Diffusionsverhinderungsschicht 7), die hauptsächlich aus Metallen der Platin-Gruppe besteht, bildet den fixen Kontaktpunkt 45a und den beweglichen Kontaktpunkt 46a. Eine Schicht aus Au (die gleich ist wie die Au-Schicht 6) verläuft parallel zur Oberfläche des Wafers 1 und bildet den Leitungsteil, der den fixen Kontaktpunkt 45a und den beweglichen Kontaktpunkt 46a miteinander verbindet.
  • Dadurch, dass bei Bindungsstelle 13 die Stärke der zweiten leitfähigen Schicht 15 aus Al groß gewählt wird, kann eine große Höhe des Abstandes zwischen den Wafern 1 und 11 erreicht werden, und auf diese Weise kann verhindert werden, dass der bewegliche Kontaktpunkt 45 bei seiner horizontalen Bewegung den Wafer 11 stört.
  • Da des Weiteren die Klebeschicht 8 nicht so breit ist wie die Diffusionsverhinderungsschicht 7 und das AuSn Lötzinn von die Bindungsstelle 3 nicht nach unten fließen kann, ist auch die Gefahr gebannt, dass AuSn Lötzinn auf den beweglichen Teil 44 fließen und dadurch dessen Beweglichkeit beeinträchtigen könnte.
  • An der Unterseite des Wafers 11 ist eine Verarbeitungsschaltung vorgesehen, die die vom elektrostatischen Relais 41 abgegebenen Erkennungssignale verarbeitet, diese ist jedoch in 7 nicht dargestellt.

Claims (21)

  1. Bindungsverfahren für Wafer, wobei ein Arbeitsschritt, in dem an der Oberfläche eines ersten Wafers eine erste Bindungsstelle ausgebildet wird, indem auf den ersten Wafer eine Diffusionsverhinderungsschicht aus einem mit AuSn schlecht benetzbaren Material geschichtet wird und an der Oberfläche dieser Diffusionsverhinderungsschicht, vom Rand dieser Diffusionsverhinderungsschicht nach innen versetzt, eine Klebeschicht ausgebildet wird, ein Arbeitsschritt, in dem an der Oberfläche eines zweiten Wafers eine zweite Bindungsstelle ausgebildet wird, und ein Arbeitsschritt vorgesehen sind, in dem der erste Wafer und der zweite Wafer einander gegenübergestellt werden und die erste Bindungsstelle und die zweite Bindungsstelle mittels AuSn Lötzinn eutektisch miteinander verbunden werden.
  2. Bindungsverfahren für Wafer gemäß Anspruch 1, dadurch gekennzeichnet, dass die Diffusionsverhinderungsschicht der ersten Bindungsstelle aus Material besteht, das hauptsächlich Metalle der Platin-Gruppe enthält, wie z. B. Pt, Rh, Pd, Ir, Ru, Os etc.
  3. Bindungsverfahren für Wafer gemäß Anspruch 1, dadurch gekennzeichnet, dass die Klebeschicht der ersten Bindungsstelle aus einem Material besteht, das hauptsächlich Au enthält.
  4. Bindungsverfahren für Wafer gemäß Anspruch 1, dadurch gekennzeichnet, dass an der Oberfläche des ersten Wafers eine Festklebeschicht ausgebildet wird, die hauptsächlich aus Cr besteht.
  5. Bindungsverfahren für Wafer gemäß Anspruch 4, dadurch gekennzeichnet, dass zwischen der Festklebeschicht und der Diffusionsverhinderungsschicht eine Au-Schicht ausgebildet wird.
  6. Bindungsverfahren für Wafer gemäß Anspruch 1, dadurch gekennzeichnet, dass an zumindest einer der Oberflächen der ersten Bindungsstelle bzw. der zweiten Bindungsstelle durch abwechselndes Aufschichten von Au und Sn oder durch eine Au-Sn-Legierung eine AuSn Lötzinnschicht ausgebildet wird und durch das Schmelzen der AuSn Lötzinnschicht die erste Bindungsstelle und die zweite Bindungsstelle eutektisch durch AuSn verbunden werden.
  7. Bindungsverfahren für Wafer gemäß Anspruch 1, wobei im Arbeitsschritt, in welchem an der Oberfläche des ersten Wafers eine erste Bindungsstelle ausgebildet wird, an der Oberfläche des ersten Wafers Schichten aus dem gleichen Material wie bei der Bindungsstelle in der gleichen Reihenfolge aufgeschichtet werden und so ein Ein-Aus-Kontaktpunkt ausgebildet wird.
  8. Bindungsverfahren für Wafer gemäß Anspruch 7, wobei die einzelnen Schichten, aus welchen der Ein-Aus-Kontaktpunkt besteht, an der ersten Bindungsstelle aus den entsprechend gleichen Materialschichten in der gleichen Stärke und in der gleichen Höhe von der Oberfläche des ersten Wafers vorgesehen sind.
  9. Bindungsverfahren für Wafer gemäß Anspruch 1, dadurch gekennzeichnet, dass bei der zweiten Bindungsstelle die Fläche, die mit dem zweiten Wafer in Kontakt kommt, von einer leitfähigen Schicht aus einem chemisch sehr widerstandsfähigen Material gebildet wird, an der der zweiten Bindungsstelle entsprechenden Stelle am zweiten Wafer eine Durchgangsöffnung gebildet wird, und in dieser Durchgangsöffnung eine Durchgangsleitung vorgesehen ist, um auch die leitfähige Schicht aus chemisch sehr widerstandsfähigem Material anzuschließen.
  10. Bindungsverfahren für Wafer gemäß Anspruch 1, dadurch gekennzeichnet, dass die zweite Bindungsstelle eine relativ dicke leitfähige Schicht aufweist.
  11. Bindungsverfahren für Wafer gemäß Anspruch 1, dadurch gekennzeichnet, dass die Oberfläche der zweiten Bindungsstelle eine Au-Schicht ist, und die Außenumfangsfläche und der Außenrand der Oberfläche der zweiten Bindungsstelle von einer isolierenden Folie bedeckt sind.
  12. Bindungsverfahren für Wafer gemäß Anspruch 9, dadurch gekennzeichnet, dass das chemisch sehr widerstandsfähige Material ein oder mehrere Materialien aus Ti, TiN, W oder Platin-Metallen ist.
  13. Bindungsverfahren für Wafer gemäß Anspruch 10, dadurch gekennzeichnet, dass die relativ dicke leitfähige Schicht ein oder mehrere Materialien aus Al, Cu, Ni, W oder Polysilicium ist.
  14. Struktur einer Bindungsstelle, wobei auf einem Wafer eine Diffusionsverhinderungsschicht aus einem für AuSn schwer benetzbaren Material aufgeschichtet ist, an der Oberfläche der Diffusionsverhinderungsschicht, vom Rand nach innen versetzt, eine Klebeschicht ausgebildet ist, und zwischen dem Wafer und der Diffusionsverhinderungsschicht eine Funktionsschicht ausgebildet ist, die durch Diffusion von AuSn in ihrer Funktionalität leicht beeinträchtigt werden könnte.
  15. Struktur einer Bindungsstelle gemäß Anspruch 14, dadurch gekennzeichnet, dass die Diffusionsverhinderungsschicht der ersten Bindungsstelle aus einem Material besteht, das hauptsächlich Pt, Rh, Pd, Ir, Ru, Os und andere Metalle der Platin-Gruppe enthält.
  16. Struktur einer Bindungsstelle gemäß Anspruch 14, dadurch gekennzeichnet, dass die Funktionsschicht der ersten Bindungsstelle eine an der Oberfläche des ersten Wafers ausgebildete, hauptsächlich aus Cr bestehende Festklebeschicht ist.
  17. Struktur einer Bindungsstelle gemäß Anspruch 14, dadurch gekennzeichnet, dass die Klebeschicht der ersten Bindungsstelle aus einem Material besteht, das hauptsächlich Au enthält.
  18. Struktur einer Bindungsstelle gemäß Anspruch 14, wobei ein Ein-Aus-Kontaktpunkt ausgebildet ist, wobei an der Oberfläche des ersten Wafers Schichten aus dem gleichen Material wie bei der ersten Bindungsstelle in der gleichen Reihenfolge übereinandergeschichtet sind.
  19. Struktur einer Bindungsstelle gemäß Anspruch 14, wobei die einzelnen Schichten, die den Ein-Aus-Kontaktpunkt bilden, an der ersten Bindungsstelle in der gleichen Stärke wie die Schichten aus dem entsprechend gleichen Material und in der gleichen Höhe von der Oberfläche des ersten Wafers vorgesehen sind.
  20. Struktur einer Bindungsstelle, die eine an der Oberfläche des Wafers ausgebildete erste leitfähige Schicht aus chemisch sehr widerstandsfähigem Material, eine zweite, auf der ersten leitfähigen Schicht ausgebildete, relativ dickere zweite leitfähige Schicht und eine auf der zweiten leitfähigen Schicht ausgebildete Barriereschicht aufweist.
  21. Elektronischer Bauteil, wobei in einem Paar Wafer, das unter Verwendung des Bindungsverfahrens für Wafer gemäß Anspruch 1 verbunden ist, ein Konstruktionskörper eines elektrischen Bauteils vorgesehen ist.
DE112012004162.3T 2011-10-06 2012-09-27 Bindungsverfahren für Wafer und Struktur der Bindungsstelle Active DE112012004162B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-222284 2011-10-06
JP2011222284A JP5716627B2 (ja) 2011-10-06 2011-10-06 ウエハの接合方法及び接合部の構造
PCT/JP2012/074955 WO2013051463A1 (ja) 2011-10-06 2012-09-27 ウエハの接合方法及び接合部の構造

Publications (2)

Publication Number Publication Date
DE112012004162T5 true DE112012004162T5 (de) 2014-07-10
DE112012004162B4 DE112012004162B4 (de) 2017-12-21

Family

ID=48043623

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012004162.3T Active DE112012004162B4 (de) 2011-10-06 2012-09-27 Bindungsverfahren für Wafer und Struktur der Bindungsstelle

Country Status (5)

Country Link
US (1) US9136232B2 (de)
JP (1) JP5716627B2 (de)
DE (1) DE112012004162B4 (de)
TW (1) TWI484532B (de)
WO (1) WO2013051463A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508663B2 (en) * 2013-07-24 2016-11-29 Invensense, Inc. Assembly and packaging of MEMS device
CN105531836A (zh) * 2013-09-26 2016-04-27 迪睿合株式会社 发光装置、各向异性导电粘接剂、发光装置制造方法
JP6546376B2 (ja) * 2014-08-07 2019-07-17 浜松ホトニクス株式会社 電子部品
JP6487032B2 (ja) * 2014-08-11 2019-03-20 レイセオン カンパニー 応力低減レイヤを有する密封されたパッケージ
JP6891203B2 (ja) * 2014-08-11 2021-06-18 レイセオン カンパニー 応力低減レイヤを有する密封されたパッケージ
JP6891202B2 (ja) * 2014-08-11 2021-06-18 レイセオン カンパニー 応力低減レイヤを有する密封されたパッケージ
US11018099B2 (en) * 2014-11-26 2021-05-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having a conductive bump with a plurality of bump segments
EP3064166B1 (de) * 2015-03-06 2018-07-04 Schott AG Hermetisch abgedichtete led-leuchte sowie verfahren zur herstellung einer hermetisch abgedichteten led-leuchte
CN106373900A (zh) * 2015-07-20 2017-02-01 中芯国际集成电路制造(北京)有限公司 晶圆级键合封装方法以及共晶键合的晶圆结构
SG11201710863QA (en) * 2015-09-17 2018-01-30 Murata Manufacturing Co Mems device and method for producing same
KR102336096B1 (ko) * 2017-03-29 2021-12-06 미쓰비시덴키 가부시키가이샤 중공 밀봉 디바이스 및 그 제조 방법
WO2023242185A1 (en) * 2022-06-14 2023-12-21 Ams-Osram International Gmbh Method for producing a semiconductor device and semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3303227B2 (ja) 1996-06-13 2002-07-15 日本航空電子工業株式会社 ＡｕＳｎ多層ハンダ
JP2000288770A (ja) * 1999-03-31 2000-10-17 Kyocera Corp ＡｕＳｎ多層ハンダ
JP3718380B2 (ja) * 1999-08-18 2005-11-24 株式会社日立製作所 はんだ接続構造を有する回路装置およびその製造方法
JP3994980B2 (ja) * 2004-03-29 2007-10-24 株式会社日立製作所 素子搭載用基板及びその製造方法並びに半導体素子実装方法
JP2007311771A (ja) 2006-04-21 2007-11-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5273073B2 (ja) * 2010-03-15 2013-08-28 オムロン株式会社 電極構造及び当該電極構造を備えたマイクロデバイス用パッケージ
US8962358B2 (en) * 2011-03-17 2015-02-24 Tsmc Solid State Lighting Ltd. Double substrate multi-junction light emitting diode array structure

Also Published As

Publication number Publication date
US20140339710A1 (en) 2014-11-20
TW201330051A (zh) 2013-07-16
US9136232B2 (en) 2015-09-15
JP2013084689A (ja) 2013-05-09
DE112012004162B4 (de) 2017-12-21
JP5716627B2 (ja) 2015-05-13
WO2013051463A1 (ja) 2013-04-11
TWI484532B (zh) 2015-05-11

Similar Documents

Publication Publication Date Title
DE112012004162B4 (de) Bindungsverfahren für Wafer und Struktur der Bindungsstelle
DE1965546C3 (de) Halbleiterbauelement
DE60011702T2 (de) Verfahren und Struktur zum Verbinden von Schichten in einer Halbleitervorrichtung
DE69937180T2 (de) Lichtemittierende Halbleitervorrichtung in Chipbauweise
WO2009092584A1 (de) Piezoelektrisches vielschichtbauelement
EP1547162A2 (de) Strahlungsemittierendes halbleiterbauelement und verfahren zur herstellung
DE1614872A1 (de) Vielschichtiges Leitungssystem mit ohmischen Kontakten fuer integrierte Schaltkreise
DE102014221620B4 (de) Halbleitervorrichtung
DE112012005288T5 (de) Struktur einer Bindungsstelle und deren Bindungsverfahren sowie elektrisches Bauteil
WO2008009262A2 (de) Modul mit flachem aufbau und verfahren zur bestückung
DE112013001641T5 (de) Solarzelle und Verfahren zum Herstellen einer Solarzelle
DE102017004626A1 (de) Bleifreie Lötfolie zum Diffusionslöten
DE102013103081A1 (de) Verfahren zum Verbinden von Fügepartnern und Anordnung von Fügepartnern
EP2501517B1 (de) Piezoelektrisches bauelement ein lotmaterial zur befestigung einer aussenelektrode enthaltend
EP2232599B1 (de) Piezoelektrisches vielschichtbauelement
DE102006060899A1 (de) Anschlussdraht, Verfahren zur Herstellung eines solchen und Baugruppe
DE102012208246B4 (de) Halbleitervorrichtung
EP2287899B1 (de) Lötverbindung mit einer mehrlagigen lötbaren Schicht und entsprechendes Herstellungsverfahren
DE112014005925B4 (de) Halbleitervorrichtung
DE102014115202B4 (de) Verfahren zum verlöten mindestens eines substrats mit einer trägerplatte
DE112020000826T5 (de) Halbleiterbauteil und verfahren zum herstellen eines halbleiterbauteils
WO2012004106A1 (de) Elektrisch leitende verbindung zwischen zwei kontaktflächen
DE102007023590A1 (de) Bauelement mit mechanisch belastbarer Anschlussfläche
DE102007002807A1 (de) Chipanordnung und Verfahren zur Herstellung einer Chipanordnung
DE10158770B4 (de) Leiterrahmen und Bauelement mit einem Leiterrahmen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: KILIAN KILIAN & PARTNER MBB PATENTANWAELTE, DE

Representative=s name: KILIAN KILIAN & PARTNER, DE

R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023020000

Ipc: H01L0021500000

R018 Grant decision by examination section/examining division
R020 Patent grant now final