DE112011103626B4

DE112011103626B4 - Verfahren, System und Vorrichtung zur Hochfrequenz- und Gleichstromschaltung

Info

Publication number: DE112011103626B4
Application number: DE112011103626.4T
Authority: DE
Inventors: L. Burgener Mark; Fleming Lam
Original assignee: PSemi Corp
Current assignee: PSemi Corp
Priority date: 2010-10-27
Filing date: 2011-10-21
Publication date: 2022-05-25
Anticipated expiration: 2031-10-22
Also published as: US20120105127A1; DE112011103626T5; WO2012058122A1; US8373490B2

Abstract

Schaltungs-Vorrichtung geeignet zum Erzeugen eines zweiten Signals (20C) aus einem ersten Signal (20B) basierend auf einem Steuersignal (20A), umfassend:ein erstes Summiermodul (12A) zum Summieren des Steuersignals (20A) mit dem ersten Signal (20B), um ein erstes summiertes Vorspannungssignal (13A) zu erzeugen;ein zweites Summiermodul (12B) zum Summieren des Steuersignals (20A) mit dem zweiten Signal (20C), um ein zweites summiertes Vorspannungssignal (13F) zu erzeugen; undeinen gestapelten FET-Schalter (40A-F), wobei der gestapelte FET-Schalter (40A-F) das erste Signal (20B), das erste summierte Vorspannungssignal (13A) und das zweite summierte Vorspannungssignal (13F) empfängt und das zweite Signal (20C) aus dem ersten Signal (20B) erzeugt, wobei das erste und zweite summierte Vorspannungssignal (13A, 13F) derart ausgebildet sind, dass sie den gestapelten FET-Schalter (40A-F) steuern, wobei das erste Signal (20B) ein Eingangssignal des gestapelten FET-Schalters (40A-F) ist und das zweite Signal (20C) ein Ausgangssignal des gestapelten FET-Schalters ist.

Description

Technisches Gebiet
Verschiedene Ausführungsformen, die hierin beschrieben werden, betreffen im Allgemeinen Schaltvorgänge und umfassen Systeme und Verfahren, die beim Umschalten von Nieder- auf Hochfrequenz (HF) verwendet werden.
Hintergrundinformationen
Es kann wünschenswert sein, Signale durchzulassen, die einen Frequenzgehaltsbereich aufweisen, der Nieder-, Hoch-, Mittel- und Basisbandfrequenzen umfasst, und die vorliegende Erfindung stellt ein System, ein Verfahren und eine Vorrichtung dafür bereit.
In der DE 698 18 279 T2 ist eine Mehrwerkoperationsverstärkerrohrordnung mit dynamischer Nullpunktabweichungskorrektur, gesteuerter Sättigungsstrombegrenzung und Stromrückkopplung zur erhöhten, bedingten Stabilität offenbart. Dieser Operationsverstärker weist mindestens drei Integrationsstufen in einem Niederfrequenzweg von einem Signaleingang zu einem Signalausgang und einem Überbrückungsweg mit relativ hoher Frequenz vom Signaleingang zum Signalausgang zum Überbrücken einer ersten der Integratorstufen im Niederfrequenzweg auf. Die erste der Integrationsstufen umfasst einen Differenzverstärker und eine dynamische Versatzverringerungsschaltung, die mit dem Differenzverstärker verbunden ist, um eine Verringerung der Differenzversatzspannung der ersten der Integratorstufen vorzusehen.
Aus der DE 15 49 648 A gehen ein Verfahren und eine Schaltungsanordnung zum Zusammensetzen von zwei Wechselspannungs-Analogsignalen hervor. Diese zwei Wechselspannungs-Analogsignale sind zum Erzeugen eines dritten resultierenden Signals vorgesehen, das representativ für eine mathematische Beziehung zwischen den beiden Analogsignalen ist. Auf diese Weise sollen ein Verfahren und eine Schaltungsanordnung zum Multiplizieren oder Subtrahieren von Signalen, um zum exakten und einfachen Ausbilden eines Ausgangssignals, dass gleich das Produkt oder der Differenz eines ersten und eines zweiten analogen Eingangssignals ist geschaffen werden, wobei dieses Ausgangssignal unter sämtlichen Betriebsbedingungen, auch wenn ein Eingangssignal Null oder fast Null ist, exakt sein soll.
Figurenliste

1A ist ein Blockdiagramm eines Signalverarbeitungssystems gemäß verschiedenen Ausführungsformen.
1B ist ein Blockdiagramm eines anderen Signalverarbeitungssystems gemäß verschiedenen Ausführungsformen.
1C ist ein Blockdiagramm eines anderen Signalverarbeitungssystems gemäß verschiedenen Ausführungsformen.
1D ist ein Blockdiagramm eines anderen Signalverarbeitungssystems gemäß verschiedenen Ausführungsformen.
2A ist ein Blockdiagramm eines Signalverarbeitungssystems gemäß verschiedenen Ausführungsformen.
2B ist ein Blockdiagramm eines anderen Signalverarbeitungssystems gemäß verschiedenen Ausführungsformen.
2C ist ein Blockdiagramm eines Segments eines Signalverarbeitungssystems gemäß verschiedenen Ausführungsformen.
3A ist ein Blockdiagramm einer Summiervorrichtung gemäß verschiedenen Ausführungsformen.
3B ist ein Blockdiagramm einer anderen Summiervorrichtung gemäß verschiedenen Ausführungsformen.
3C ist ein Blockdiagramm einer anderen Summiervorrichtung gemäß verschiedenen Ausführungsformen.

Ausführliche Beschreibung
1A ist ein Blockdiagramm eines Signalverarbeitungssystems 10A gemäß verschiedenen Ausführungsformen. Wie in 1A dargestellt, umfasst das System 10A ein Operationsverstärker (OP-AMP)-Modul 14A, Widerstände 16A, 16C und 16D, ein Frequenzsignalgeneratormodul 30 und ein steuerbares Modul 40A. Das Frequenzsignalgeneratormodul 30 kann Signale erzeugen, die verschiedene Frequenzen von Nieder- bis Hochfrequenz (HF) umfassen. Die Kombination des OP-AMPs 14A und des Widerstands 16A kann das Steuer- oder Vorspannungssignal 20A verstärken. Das steuerbare Modul 40A kann das Signal 20B basierend auf dem verstärkten Vorspannungssignal 20A verarbeiten. Das vom Modul 40A verarbeitete Signal 20C kann am Widerstand 16D abgelesen werden.
In einer Ausführungsform kann das Signalverarbeitungsmodul 40A ein oder mehr steuerbare Elemente (wie beispielsweise einen komplementären n-Metalloxidhalbleiter (N-CMOS)-Transistor, der in 1C dargestellt ist, zwei N-CMOS-Transistoren, die in 1D dargestellt sind, oder eine Mehrzahl von N-CMOS-Transistoren, die in 2B und 2C dargestellt sind) umfassen. Verschiedene steuerbare Elemente können einen kapazitiven Effekt umfassen, der ein Signal 20B verzerren kann, das niederfrequente Komponenten umfasst. In einer Ausführungsform kann das Frequenzsignal 20B durch Elemente (42A in 1C) des Moduls 40A in Abhängigkeit vom Vorspannungssignal 20A und dem Frequenzgehalt des Frequenzsignals 20B, das an das Modul 40A angelegt wird, verzerrt werden. Ferner kann auch eine Gleichstrom (GS)-Vorspannung an das Signal 20B angelegt werden. Das Modul 40A kann den Gehalt oder die Komponenten des Frequenzsignals 20B weiter verzerren, wenn ein GS-Vorspannungssignal an das Signal 20B angelegt wird.
1B ist ein Blockdiagramm eines Signalverarbeitungssystems 10B gemäß verschiedenen Ausführungsformen. Wie in 1B dargestellt, umfasst das System 10B einen Summierer 12, ein Operationsverstärker (OP-AMP)-Modul 14A, Widerstände 16A, 16B, 16C und 16D, einen Kondensator 18, ein Frequenzsignalgeneratormodul 30 und ein steuerbares Modul 40A. Das Frequenzsignalgeneratormodul 30 kann Signale erzeugen, die verschiedene Frequenzen von Nieder- bis Hochfrequenz (HF) umfassen. Ein Summiermodul 12 kann das Vorspannungssignal 20A mit dem Frequenzsignal 20B verknüpfen. Das OP-AMP-Modul 14A kann das verknüpfte Signal 13A verstärken. Die Widerstände 16A, 16B und der Kondensator 18 bilden ein Filter, um Komponenten des verstärkten, verknüpften Signals 13A abzuschwächen.
Das steuerbare Modul 40A kann das Signal 20B basierend auf dem gefilterten, verstärkten, verknüpften Signal 13C verarbeiten. Das vom Modul 40A verarbeitete Signal 20C kann am Widerstand 16D abgelesen werden. In einer Ausführungsform können die Widerstände 16A und 16B etwa 10 Kiloohm betragen, die Widerstände 16C und 16D können etwa 50 Ohm betragen, und der Kondensator kann etwa 1,5 pF betragen. Obwohl das Summiermodul 12 und das OP-AMP-Modul 14A eine Verzögerung und/oder eine Verstärkung einführen können, kann das durch die Widerstände 16A, 16B und den Kondensator 18 gebildete Schaltungsmodul die Verzögerung und die Verstärkung für optimale Leistung über der Frequenz modifizieren. Das System 10B kann ermöglichen, dass das Signal 20B durch das steuerbare Modul 40A mit geringer Verzerrung zu niedrigerfrequenten oder GS-Komponenten des Signals 20B verarbeitet wird.
1C ist ein Blockdiagramm eines Signalverarbeitungssystems 10C gemäß verschiedenen Ausführungsformen. Wie in 1C dargestellt, umfasst das System 10C einen Summierer 12, ein Operationsverstärker (OP-AMP)-Modul 14A, Widerstände 16A, 16B, 16C und 16D, einen Kondensator 18, ein Frequenzsignalgeneratormodul 30 und ein steuerbares Modul 40B. In einer Ausführungsform umfasst das steuerbare Modul 40B einen N-CMOS-Transistor 42A. Die Source (S) des Transistors 42A ist mit dem Signalgeneratormodul 30 gekoppelt, um das Signal 20B zu empfangen. Das Gate (G) des Transistors 42A ist mit dem Schaltungsmodul aus den Widerständen 16A, 16B und dem Kondensator 18 gekoppelt, um das gefilterte, verstärkte, verknüpfte Vorspannungssignal 13C zu empfangen. Der Drain (D) des Transistors 42A ist mit dem Widerstand 16D gekoppelt, um das verarbeitete Frequenzsignal 20C bereitzustellen.
Der Transistor 42A kann das an seiner Source empfangene Signal 20B in Abhängigkeit von dem am Gate empfangenen gefilterten, verstärkten, verknüpften Signal 13C modulieren oder umschalten, wie für einen Fachmann nachzuvollziehen ist. Das vom Modul 40B verarbeitete Signal 20C kann am Widerstand 16D abgelesen werden. In einer Ausführungsform können die Widerstände 16A und 16B etwa 10 Kiloohm betragen, die Widerstände 16C und 16D können etwa 50 Ohm betragen, und der Kondensator kann etwa 1,5 pF betragen. Das System 10C kann ermöglichen, dass das Signal 20B durch den Transistor 42A mit geringer Verzerrung zu niedrigerfrequenten oder GS-Komponenten des Signals 20B verarbeitet wird.
1D ist ein Blockdiagramm eines Signalverarbeitungssystems 10D gemäß verschiedenen Ausführungsformen. Wie in 1D dargestellt, umfasst das System 10D einen Summierer 12, ein Operationsverstärker (OP-AMP)-Modul 14A, Widerstände 16A, 16B, 16C, 16D, 16E und 16F, einen Kondensator 18, ein Frequenzsignalgeneratormodul 30 und ein steuerbares Modul 40C. In einer Ausführungsform umfasst das steuerbare Modul 40C zwei gestapelte N-CMOS-Transistoren 42A, 42B. Ein Spannungsführungspegel des N-CMOS-Transistors 42A kann in einer Ausführungsform auf etwa 3 Volt begrenzt sein. Das Modul 40C kann mehrere Transistoren 42A, 42B umfassen, um die Leistungs- oder Spannungsbelastbarkeitsgrenze des Systems 10D zu erhöhen. In einer Ausführungsform kann das System 10D in der Lage sein, Signale 20D mit einem Spannungspegel von etwa 6 Volt zu verarbeiten.
Die Source (S) des Transistors 42B kann mit dem Signalgeneratormodul 30 gekoppelt sein, um das Signal 20B zu empfangen. Die Gates (G) der Transistoren 42A und 42B können über die Widerstände 16E beziehungsweise 16F mit dem Schaltungsmodul aus den Widerständen 16A, 16B und dem Kondensator 18 gekoppelt sein, um das gefilterte, verstärkte, verknüpfte Vorspannungssignal 13C zu empfangen. Der Drain (D) des Transistors 42B kann mit der Source des Transistors 42A gekoppelt sein, um das Frequenzsignal 20C zu übermitteln. Der Drain (D) des Transistors 42A kann mit dem Widerstand 16D gekoppelt sein, um das verarbeitete Frequenzsignal 20C bereitzustellen.
Die Transistoren 42A, 42B können das an ihrer Source empfangene Signal 20B in Abhängigkeit von dem an ihren jeweiligen Gates empfangenen gefilterten, verstärkten, verknüpften Signal 13C direkt oder indirekt modulieren oder umschalten, wie für einen Fachmann nachzuvollziehen ist. Das vom Modul 40B verarbeitete Signal 20C kann am Widerstand 16D abgelesen werden. In einer Ausführungsform können die Widerstände 16A und 16B etwa 10 Kiloohm betragen, die Widerstände 16C, 16D, 16E und 16F können etwa 50 Ohm betragen, und der Kondensator kann etwa 1,5 pF betragen. Das System 10D kann ermöglichen, dass ein Signal 20B höherer Spannung durch die Transistoren 42A, 42B mit geringer Verzerrung zu niedrigerfrequenten oder GS-Komponenten des Signals 20B verarbeitet wird.
2A ist ein Blockdiagramm eines Signalverarbeitungssystems 10E gemäß verschiedenen Ausführungsformen. Wie in 2A dargestellt, umfasst das System 10E einen Summierer 12A, einen Summierer 12B, ein Operationsverstärker (OP-AMP)-Modul 14A, ein Operationsverstärker (OP-AMP)-Modul 14B, ein Frequenzsignalgeneratormodul 30 und ein steuerbares Modul 40D. Das Frequenzsignalgeneratormodul 30 kann Signale erzeugen, die verschiedene Frequenzen von Basisband- bis Hochfrequenz (HF) umfassen. Das Summiermodul 12A kann das Vorspannungssignal 20A mit dem Frequenzsignal 20B verknüpfen. Das OP-AMP-Modul 14A kann das verknüpfte Signal 13A verstärken, um ein verstärktes, verknüpftes Signal 13D an das steuerbare Modul 40D zu liefern. Das Summiermodul 12B kann das Vorspannungssignal 20A mit einem verarbeiteten Frequenzsignal 20C verknüpfen. Das OP-AMP-Modul 14B kann das verknüpfte Signal 13F verstärken, um ein verstärktes, verknüpftes Signal 13E an das steuerbare Modul 40D zu liefern.
Das steuerbare Modul 40D kann das Signal 20B sowohl basierend auf dem verstärkten, verknüpften Signal 13D als auch auf dem verstärkten, verknüpften Signal 13E verarbeiten, um ein verarbeitetes Frequenzsignal 20C zu erzeugen. Die Signale 13D, 13E liefern ein symmetrisches Vorspannungs- oder Steuersignal an das Modul 40D. Das System 10E kann ermöglichen, dass das Signal 20B durch das steuerbare Modul 40D mit geringer Verzerrung zu niedrigerfrequenten oder GS-Komponenten des Signals 20B verarbeitet wird.
2B ist ein Blockdiagramm eines Signalverarbeitungssystems 10F gemäß verschiedenen Ausführungsformen. Wie in 2B dargestellt, umfasst das System 10F einen Summierer 12A, einen Summierer 12B, ein Operationsverstärker (OP-AMP)-Modul 14A, ein Operationsverstärker (OP-AMP)-Modul 14B, ein Frequenzsignalgeneratormodul 30 und ein steuerbares Modul 40E. Das Frequenzsignalgeneratormodul 30 kann Signale erzeugen, die verschiedene Frequenzen von Nieder- bis Hochfrequenz (HF) umfassen. Das Summiermodul 12A kann das Vorspannungssignal 20A mit dem Frequenzsignal 20B verknüpfen. Das OP-AMP-Modul 14A kann das verknüpfte Signal 13A verstärken, um ein verstärktes, verknüpftes Signal 13D an das steuerbare Modul 40E zu liefern. Das Summiermodul 12B kann das Vorspannungssignal 20A mit einem verarbeiteten Frequenzsignal 20C verknüpfen. Das OP-AMP-Modul 14B kann das verknüpfte Signal 13F verstärken, um ein verstärktes, verknüpftes Signal 13E an das steuerbare Modul 40E zu liefern.
Das Modul 40E kann mehrere Transistoren 42A, 42B, 42C, 42D, 42E umfassen, um die Leistungs- oder Spannungsbelastbarkeitsgrenze des Systems 10D zu erhöhen. In einer Ausführungsform kann das System 10D in der Lage sein, Signale 20D mit einem Spannungspegel von etwa (3-mal der Anzahl von Transistoren) Volt zu verarbeiten. In einer Ausführungsform können die verstärkten, verknüpften Signale 13D, 13E über die Widerstände 16A, 16B gleichmäßig an die Gates der Gruppe von Transistoren 42A, 42B, 42C, 42D, 42E verteilt werden. In einer Ausführungsform beträgt der Ohm-Wert des Widerstands 16B das Doppelte des Ohm-Werts des Widerstands 16A. Das System 10E, 10F kann Stromverlust an den Transistoren 42A, 42B, 42C, 42D, 42E verringern und die Spannungsteilung über die Transistoren 42A, 42B, 42C, 42D, 42E ausgleichen.
In der Ausführungsform kann die Source (S) des Transistors 42A mit dem Signalgeneratormodul 30 gekoppelt sein, um das Signal 20B zu empfangen. Die Gates (G) der Transistoren 42A bis 42E können mit dem Schaltungsmodul aus den Widerständen 16A, 16B gekoppelt sein, um die verstärkten, verknüpften Vorspannungssignale 13D, 13E zu empfangen. Der Drain (D) der Transistoren 42B, 42C, 42D, 42E kann mit der Source der Transistoren 42A, 42A, 42B, 42C bzw. 42D gekoppelt sein, um das Frequenzsignal 20B zu übermitteln. Der Drain (D) des Transistors 42E kann mit dem Summierer 12B gekoppelt sein, um das verarbeitete Frequenzsignal 20C bereitzustellen.
Die Transistoren 42A, 42B, 42C, 42D, 42E des Moduls 40E können das an ihrer Source empfangene Signal 20B in Abhängigkeit von den an ihren jeweiligen Gates empfangenen verstärkten, verknüpften Signalen 13D, 13E direkt oder indirekt modulieren oder umschalten, wie für einen Fachmann nachzuvollziehen ist. In einer Ausführungsform können die Widerstände 16A etwa 10 Kiloohm sein, und die Widerstände 16B können etwa 20 Kiloohm sein. Das System 10D kann ermöglichen, dass ein Signal 20B hoher Spannung durch die Transistoren 42A, 42B, 42C, 42D, 42E mit geringer Verzerrung zu niedrigerfrequenten oder GS-Komponenten des Signals 20B verarbeitet wird. Demgemäß kann das steuerbare Modul 40E das Signal 20B sowohl basierend auf dem verstärkten, verknüpften Signal 13D als auch auf dem verstärkten, verknüpften Signal 13E verarbeiten, um ein verarbeitetes Frequenzsignal 20C zu erzeugen. Die Signale 13D, 13E liefern ein symmetrisches Vorspannungs- oder Steuersignal an das Modul 40E.
2C ist ein Blockdiagramm eines steuerbaren Moduls 40F, das in einem System 10E, 10F von 2A bzw. 2B gemäß verschiedenen Ausführungsformen eingesetzt werden kann. Wie in 2C dargestellt, kann das Modul 40F mehrere Transistoren 42A, 42B, 42C, 42D, 42E, 42F umfassen, die mit einem Widerstandsschaltungsmodul gekoppelt sind. Das Widerstandsschaltungsmodul umfasst die Widerstände 16A, welche die Signale 13D und 13E gleichermaßen an die Gates der Transistoren 42A, 42B, 42C, 42D, 42E, 42F koppeln. Wie zuvor erhöht die Verwendung einer Mehrzahl von Transistoren die Leistungs- oder Spannungsbelastbarkeitsgrenze des steuerbaren Moduls 40F. In einer Ausführungsform kann das steuerbare Modul 40F in der Lage sein, Signale 20D mit einem Spannungspegel von etwa (3-mal der Anzahl von Transistoren) Volt zu verarbeiten.
In einer Ausführungsform können die verstärkten, verknüpften Signale 13D, 13E über das Schaltungsmodul 17 aus den Widerständen 16A an die Gates der Gruppe von Transistoren 42A, 42B, 42C, 42D, 42E gleichermaßen verteilt werden. Das Widerstandsschaltungsmodul 17 umfasst Abzweige zwischen dem Drain und der Source jedes benachbarten Paares von Transistoren 42A, 42B, 42C, 42D, 42E. Das steuerbare Modul 40F kann Stromverlust an den Transistoren 42A, 42B, 42C, 42D, 42E verringern und die Spannungsteilung über die Transistoren 42A, 42B, 42C, 42D, 42E ausgleichen.
In der Ausführungsform empfängt eine Source (S) des Transistors 42A das Signal 20B. Die Gates (G) der Transistoren 42A bis 42F können mit den Widerständen 16A des Schaltungsmoduls 17 gekoppelt sein, um die verstärkten, verknüpften Vorspannungssignale 13D, 13E zu empfangen. Der Drain (D) der Transistoren 42B, 42C, 42D, 42E, 42F kann mit der Source der Transistoren 42A, 42A, 42B, 42C, 42D bzw. 42F gekoppelt sein, um das Frequenzsignal 20B zu übermitteln. Der Drain (D) des Transistors 42F kann das verarbeitete Frequenzsignal 20C bereitstellen.
Die Transistoren 42A, 42B, 42C, 42D, 42E, 42F des Moduls 40F können das an ihrer Source empfangene Signal 20B in Abhängigkeit von den an ihren jeweiligen Gates empfangenen verstärkten, verknüpften Signalen 13D, 13E direkt oder indirekt modulieren oder umschalten, wie für einen Fachmann nachzuvollziehen ist. In einer Ausführungsform können die Widerstände 16A etwa 10 K betragen. Das steuerbare Modul 40F kann ermöglichen, dass ein Signal 20B hoher Spannung durch die Transistoren 42A, 42B, 42C, 42D, 42E, 42F mit geringer Verzerrung zu niedrigerfrequenten oder GS-Komponenten des Signals 20B verarbeitet wird. Demgemäß kann das steuerbare Modul 40F das Signal 20B sowohl basierend auf dem verstärkten, verknüpften Signal 13D als auch auf dem verstärkten, verknüpften Signal 13E verarbeiten, um ein verarbeitetes Frequenzsignal 20C zu erzeugen.
In einer Ausführungsform können die Systeme 10B bis 10F als Schalter eingesetzt werden, um den Durchgang des Frequenzsignals 20B außer bei gewünschten Zeitintervallen zu steuern oder zu begrenzen. Die Systeme 10B bis 10F können in einem HF-Sender eingesetzt werden, um ein gewünschtes Frequenzsignal 20B in einen oder mehrere Übertragungsschlitze einzufügen. Infolge der Verringerung des kapazitiven Widerstands der Systeme 10B bis 10F kann die Schutzzeit, die zum Einfügen eines gewünschten Signals in einen gewünschten Zeitschlitz erforderlich ist, verkürzt werden.
3A bis 3C sind Blockdiagramme von Summiermodulen 12C, 12D beziehungsweise 12E, die in einem System 10B bis 10F gemäß verschiedenen Ausführungsformen eingesetzt werden können. Das Summiermodul 12C, das in 3A dargestellt ist, umfasst Widerstände 16F, 16G und OP-AMPs 14C, 14D. Ein erstes Signal 20A und ein zweites Signal 13B werden über die Widerstände 16F summiert und dann über die OP-AMPs 14C, 14D verstärkt. Die Verstärkung der Eingangssignale 20A, 13B zum Ausgangssignal 13A entspricht dem Verhältnis des Widerstands 16G zum Widerstand 16F (ihren Ohm-Werten). In einer Ausführungsform ist der Ohm-Wert des Widerstands 16F ähnlich dem Ohm-Wert des Widerstands 16G.
Das Summiermodul 12D von 3B ähnelt dem Summiermodul 12C von 3A. Das Summiermodul 12D umfasst ferner ein zusätzliches Schaltungsmodul eines Widerstands 16H und Kondensators 18 am Eingang 20A des OP-AMPs 14C. Solch eine Konfiguration kann die Antwort des Summiermoduls 12D verzögern. Das Summiermodul 12E von 3C ähnelt ebenfalls dem Summiermodul 12C von 3A. Das Summiermodul 12E von 3C umfasst ferner ein Schaltungsmodul aus einem Widerstand 16F und Kondensator 18 am Ausgang 13A. Das Summiermodul 12E von 3C kann die Eingangssignale 20A, 13B übersteuern. Die Summiermodule 12C, 12D, 12E können in den Systemen 10B bis 10F basierend auf der gewünschten Antwort der Systeme 10B bis 10F eingesetzt werden.
In einer Ausführungsform können die OP-AMPs 14A, 14B, 14C, 14D einen symmetrischen Satz von N- und P-CMOS-Transistoren aufweisen, wie in der ebenfalls anhängigen und gemeinsam übertragenen US-Patentanmeldung 12/807,365 mit dem Titel „Amplifiers and Related Biasing Methods and Devices“, eingereicht am 1. September 2010, Anwalts-Aktenzeichen PER-040, beschrieben, die durch Bezugnahme hierin aufgenommen wird.
Die beiliegenden Zeichnungen, die einen Teil hiervon bilden, stellen spezifische Ausführungsformen, in welchen der Gegenstand in die Praxis umgesetzt werden kann, in veranschaulichender und nicht in einschränkender Weise dar. Die veranschaulichten Ausführungsformen sind in ausreichenden Einzelheiten beschrieben, um Fachleute zu befähigen, die hierin offenbarten Lehren in die Praxis umzusetzen. Es können andere Ausführungsformen verwendet und davon abgeleitet werden, sodass strukturelle und logische Ersetzungen und Änderungen vorgenommen werden können, ohne vom Schutzbereich dieser Offenbarung abzuweichen. Diese ausführliche Beschreibung ist daher nicht in einem einschränkenden Sinne auszulegen, und der Schutzbereich von verschiedenen Ausführungsformen wird ausschließlich durch die angehängten Ansprüche definiert, zusammen mit sämtlichen Äquivalenten, zu welchen diese Ansprüche berechtigt sind.
Solche Ausführungsformen des erfindungsgemäßen Gegenstands können hierin lediglich der Zweckmäßigkeit halber und ohne die Absicht, den Schutzbereich dieser Anmeldung willentlich auf eine einzige Erfindung oder ein einziges erfinderisches Konzept zu beschränken, falls tatsächlich mehr als eine/eines offenbart sind, einzeln oder zusammen durch den Begriff „Erfindung“ bezeichnet sein. Obwohl hierin spezifische Ausführungsformen veranschaulicht und beschrieben wurden, können demnach die dargestellten spezifischen Ausführungsformen durch eine beliebige Anordnung ersetzt werden, von der angenommen wird, dass sie den gleichen Zweck erreicht. Diese Offenbarung soll sämtliche Anpassungen oder Varianten von verschiedenen Ausführungsformen abdecken. Für Fachleute sind bei Durchsicht der vorstehenden Beschreibung Kombinationen der vorstehenden Ausführungsformen sowie andere, hierin nicht spezifisch beschriebene Ausführungsformen ersichtlich.
Die Zusammenfassung der Offenbarung ist gemäß Artikel 37 C.F.R. §1.72(b) vorgesehen, der eine Zusammenfassung vorschreibt, die es dem Leser ermöglichen soll, die Natur der technischen Offenbarung schnell zu erfassen. Sie wird unter der Voraussetzung eingereicht, dass sie nicht zur Interpretation oder Einschränkung des Schutzbereichs oder der Bedeutung der Ansprüche verwendet wird. In der vorstehenden ausführlichen Beschreibung sind verschiedene Merkmale zum Zwecke der Vereinfachung der Offenbarung in einer einzigen Ausführungsform zusammengefasst. Dieses Offenbarungsverfahren ist nicht dahingehend auszulegen, dass es mehr Merkmale erfordert, als in jedem Anspruch ausdrücklich erwähnt werden. Vielmehr ist der erfinderische Gegenstand in weniger als allen Merkmalen einer einzigen offenbarten Ausführungsform zu erkennen. Demnach werden die folgenden Ansprüche hiermit in die ausführliche Beschreibung aufgenommen, wobei jeder Anspruch für sich selbst als eine separate Ausführungsform steht.

Claims

Schaltungs-Vorrichtung geeignet zum Erzeugen eines zweiten Signals (20C) aus einem ersten Signal (20B) basierend auf einem Steuersignal (20A), umfassend: ein erstes Summiermodul (12A) zum Summieren des Steuersignals (20A) mit dem ersten Signal (20B), um ein erstes summiertes Vorspannungssignal (13A) zu erzeugen; ein zweites Summiermodul (12B) zum Summieren des Steuersignals (20A) mit dem zweiten Signal (20C), um ein zweites summiertes Vorspannungssignal (13F) zu erzeugen; und einen gestapelten FET-Schalter (40A-F), wobei der gestapelte FET-Schalter (40A-F) das erste Signal (20B), das erste summierte Vorspannungssignal (13A) und das zweite summierte Vorspannungssignal (13F) empfängt und das zweite Signal (20C) aus dem ersten Signal (20B) erzeugt, wobei das erste und zweite summierte Vorspannungssignal (13A, 13F) derart ausgebildet sind, dass sie den gestapelten FET-Schalter (40A-F) steuern, wobei das erste Signal (20B) ein Eingangssignal des gestapelten FET-Schalters (40A-F) ist und das zweite Signal (20C) ein Ausgangssignal des gestapelten FET-Schalters ist.
Schaltungs-Vorrichtung nach Anspruch 1, ferner umfassend einen ersten Verstärker (14A) zum Verstärken des ersten summierten Vorspannungssignals (13A), und wobei der gestapelte FET-Schalter (40A-F) das erste Signal (20B), das verstärkte erste summierte Vorspannungssignal (13D) und das zweite summierte Vorspannungssignal (13F) empfängt und das zweite Signal (20C) aus dem ersten Signal (20B) erzeugt.
Schaltungs-Vorrichtung nach Anspruch 2, ferner umfassend einen zweiten Verstärker (14B) zum Verstärken des zweiten Vorspannungssignals (13F), und wobei der gestapelte FET-Schalter (40A-F) das erste Signal (20B), das verstärkte erste summierte Vorspannungssignal (13D) und das verstärkte zweite summierte Vorspannungssignal (13E) empfängt und das zweite Signal (20C) aus dem ersten Signal (20B) erzeugt.
Schaltungs-Vorrichtung nach Anspruch 1, wobei der gestapelte FET-Schalter (40A-F) einen CMOS-Transistor (42A) umfasst, der Transistor ein Gate, eine Source und einen Drain umfasst, wobei das erste summierte Vorspannungssignal (13A) und das zweite summierte Vorspannungssignal (13F) am Gate empfangen wird, das erste Signal (20B) an der Source empfangen wird und das zweite Signal (20C) am Drain erzeugt wird.
Schaltungs-Vorrichtung nach Anspruch 1, wobei das erste Signal (20B) eine HF-Komponente umfasst.
Schaltungs-Vorrichtung nach Anspruch 5, wobei das erste Signal (20B) ferner eine Basisbandkomponente umfasst, die eine geringere Frequenz als die Hochfrequenz-Komponente hat.
Schaltungs-Vorrichtung nach Anspruch 5, wobei das erste Signal (20B) ferner eine GS-Komponente umfasst.
Schaltungs-Vorrichtung nach Anspruch 2, wobei die Schaltungs-Vorrichtung eine Mehrzahl von CMOS-Transistoren mit einem Gate-Vorspannungswiderstand-Stapel umfasst, jeder Transistor ein Gate, eine Source und einen Drain umfasst und das verstärkte erste summierte Vorspannungssignal (13D) und das verstärkte zweite summierte Vorspannungssignal (13E) am Gate jedes Transistors modifiziert durch den Vorspannungswiderstand-Stapel empfangen wird.
Schaltungs-Vorrichtung nach Anspruch 8, wobei das verstärkte erste summierte Vorspannungssignal (13D) und das verstärkte zweite summierte Vorspannungssignal (13E) ihre Signale gleichmäßig auf jedes Gate der Mehrzahl von CMOS-Transistoren (42A-42E) durch den Vorspannungswiderstand-Stapel verteilen.
Schaltungs-Vorrichtung nach Anspruch 3, wobei der gestapelte FET-Schalter (40A-F) das erste Signal (20B) moduliert, um das zweite Signal (20C) basierend auf dem verstärkten ersten summierten Vorspannungssignal(13D) und dem verstärkten zweiten summierten Vorspannungssignal (13E) zu erzeugen, so dass die Schaltungs-Vorrichtung ein HF-Schalter ist.
Schaltungs-Vorrichtung nach Anspruch 3, wobei der gestapelte FET-Schalter (40A-F) eine Mehrzahl von CMOS-Transistoren (42A-42E) und eine Mehrzahl von Widerständen (16A, 16B) umfasst, jeder Transistor ein Gate, eine Source und einen Drain umfasst und das verstärkte erste summierte Vorspannungssignal(13D) und das verstärkte zweite summierte Vorspannungssignal (13E) über mindestens einen Widerstand am Gate jedes Transistors empfangen wird.
Schaltungs-Vorrichtung nach Anspruch 3, wobei der gestapelte FET-Schalter (40A-F) eine Mehrzahl von CMOS-Transistoren (42A-42E) und eine Mehrzahl von Widerständen (16A, 16B) umfasst, jeder Transistor ein Gate, eine Source und einen Drain umfasst und das verstärkte erste summierte Vorspannungssignal (13D) und das zweite summierte Vorspannungssignal (13E) ungefähr gleichermaßen durch die Mehrzahl der Widerstände verteilt wird und dann über mindestens einen Widerstand am Gate jedes Transistors empfangen wird.
Verfahren zum Erzeugen eines zweiten Signals (20C) aus einem ersten Signal (20B) basierend auf einem Steuersignal (20A), umfassend: Summieren des Steuersignals (20A) mit dem ersten Signal (20B), um ein erstes summiertes Vorspannungssignal (13A) zu erzeugen; Summieren des Steuersignals (20A) mit dem zweiten Signal (20C), um ein zweites summiertes Vorspannungssignal (13F) zu erzeugen; und Empfangen an einem gestapelten FET-Schalter (40A-F) des ersten Signals (20B), des ersten summierten Vorspannungssignals (13A) und des zweiten summierten Vorspannungssignals (13F) und Erzeugen des zweiten Signals (20C) aus dem ersten Signal (20B), wobei das erste und zweite summierte Vorspannungssignal (13A, 13F) die Gates des gestapelten FET-Schalters (40A-F) steuern und das erste Signal (20B) Eingang zu dem gestapelten FET-Schalter (40A-F) ist und das zweite Signal (20C) Ausgang von dem gestapelten FET-Schalter ist .
Verfahren nach Anspruch 13, ferner umfassend ein Verstärken des ersten summierten Vorspannungssignals (13A), um ein verstärktes erstes summiertes Vorspannungssignal (13D) zu erzeugen, und Empfangen am gestapelten FET-Schalter (40A-F) des ersten Signals (20B), des verstärkten ersten summierten Vorspannungssignals (13D) und des zweiten summierten Vorspannungssignals (13F) und Erzeugen des zweiten Signals (20C) aus dem ersten Signal (20B).
Verfahren nach Anspruch 14, ferner umfassend ein Verstärken des zweiten summierten Vorspannungssignals (13F) und Empfangen am gestapelten FET-Schalter (40A-F) des ersten Signals (20B), des verstärkten ersten summierten Vorspannungssignals (13D) und des verstärkten zweiten summierten Vorspannungssignals (13E) und Erzeugen des zweiten Signals (20C) aus dem ersten Signal (20B).
Verfahren nach Anspruch 13, wobei der gestapelte FET-Schalter (40A-F) einen CMOS-Transistor (42A) umfasst, der Transistor ein Gate, eine Source und einen Drain umfasst und das erste summierte Vorspannungssignals (13A) und das zweite summierte Vorspannungssignals (13F) am Gate empfangen wird, das erste Signal (20B) an der Source empfangen wird und das zweite Signal (20C) am Drain erzeugt wird.
Verfahren nach Anspruch 13, wobei das erste Signal (20B) eine HF-Komponente umfasst.
Verfahren nach Anspruch 17, wobei das erste Signal (20B) ferner eine Basisbandkomponente umfasst, die eine geringere Frequenz als die HF-Komponente hat.
Verfahren nach Anspruch 18, wobei das erste Signal (20B) ferner eine GS-Komponente umfasst.
Verfahren nach Anspruch 13, wobei der gestapelte FET-Schalter (40A-F) eine Mehrzahl von CMOS-Transistoren umfasst, jeder Transistor ein Gate, eine Source und einen Drain umfasst, und das erste summierte Vorspannungssignal und das zweite summierte Vorspannungssignal am Gate jedes Transistors durch einen Vorspannungswiderstand-Stapel empfangen wird.