DE112011103224T5 - Elektrolytische Gold- oder Goldpalladium-Oberflächenveredelungsanwendung in der Bearbeitung eines kernlosen Substrats - Google Patents

Elektrolytische Gold- oder Goldpalladium-Oberflächenveredelungsanwendung in der Bearbeitung eines kernlosen Substrats Download PDF

Info

Publication number
DE112011103224T5
DE112011103224T5 DE112011103224T DE112011103224T DE112011103224T5 DE 112011103224 T5 DE112011103224 T5 DE 112011103224T5 DE 112011103224 T DE112011103224 T DE 112011103224T DE 112011103224 T DE112011103224 T DE 112011103224T DE 112011103224 T5 DE112011103224 T5 DE 112011103224T5
Authority
DE
Germany
Prior art keywords
layer
copper
gold
copper layer
palladium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112011103224T
Other languages
English (en)
Inventor
Tao Wu
Charavanakumara Gurumurthy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112011103224T5 publication Critical patent/DE112011103224T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/018—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of a noble metal or a noble metal alloy
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/003—3D structures, e.g. superposed patterned layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/02—Noble metals
    • B32B2311/04—Gold
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/02—Noble metals
    • B32B2311/09—Palladium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/12—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12389—All metal or with adjacent metals having variation in thickness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12875—Platinum group metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12889—Au-base component

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

Es werden elektronische Baugruppen, die kernlose Substrate mit einer Oberflächenveredelung enthalten, und deren Herstellung beschrieben. Ein Verfahren enthält das elektrolytische Plattieren einer ersten Kupferschicht auf einem Metallkern in einer Öffnung in einer gemusterten Photoresistschicht. Eine Goldschicht wird elektrolytisch auf die erste Kupferschicht in der Öffnung plattiert. Eine elektrolytisch plattierte Palladiumschicht wird auf der Goldschicht gebildet. Eine zweite Kupferschicht wird elektrolytisch auf der Palladiumschicht plattiert. Nach dem elektrolytischen Plattieren der zweiten Kupferschicht werden der Metallkern und die erste Kupferschicht entfernt, wobei ein kernloses Substrat verbleibt. Andere Ausführungsformen sind beschrieben und beansprucht.

Description

  • Allgemeiner Stand der Technik
  • Integrierte Schaltungen können auf Halbleiterwafern gebildet werden, die aus Materialien wie Silizium bestehen. Die Halbleiterwafer werden zur Bildung verschiedener elektronischer Vorrichtungen bearbeitet. Die Wafers werden in Halbleiterchips geschnitten (ein Chip ist im Englischen auch als ”Die” bekannt), die dann unter Anwendung einer Reihe bekannter Methoden an einem Substrat befestigt werden können. Das Substrat ist für gewöhnlich so gestaltet, dass es den Chip an eine gedruckte Leiterplatte, Buchse oder andere Verbindung koppelt. Das Substrat kann auch eine oder mehrere andere Funktionen ausüben, einschließlich, ohne aber darauf beschränkt zu sein, des Schutzes, der Isolierung, der Isolation und/oder Wärmeregulierung des Chips. Das Substrat wurde üblicherweise aus einem Kern gebildet, der aus einer laminierten mehrschichtigen Struktur besteht, die verwobene Glasschichten enthält, die mit einem Epoxyharzmaterial imprägniert sind. Auf der Struktur werden Kontaktstellen und Leiterbahnen zur elektrischen Kopplung des Chips an die Vorrichtung gebildet, an die das Substratpaket gekoppelt wird. Es wurden kernlose Substrate zur Verringerung der Dicke des Substrats entwickelt. In einem kernlosen Substrat wird für gewöhnlich eine entfernbare Kernschicht vorgesehen, leitende und dielektrische Schichten werden auf dem entfernbaren Kern aufgebaut und dann wird der Kern entfernt.
  • Auf dem kernlosen Substrat kann eine Oberflächenveredelung vorgesehen sein. Die Oberflächenveredelung dient für gewöhnlich zum Schutz der darunter liegenden elektrischen Substratverbindungen bis zur Montage. Wenn zum Beispiel das Substrat Kupfer(Cu)-Verbindungen enthält, kann eine Oberflächenveredelung über dem Kupfer angebracht werden. Wenn eine Vorrichtung an das Substrat gelötet wird, kann die Oberflächenveredelung mit dem Lötmittel interagieren. Als Alternative kann die Oberflächenveredelung unmittelbar vor dem Lötvorgang entfernt werden. Typische Oberflächenveredelungen zum Schutz von Kupfer enthalten Nickel/Palladium/Gold(Ni(Pd/Au)-Schichten und organische Lötschutzschichten (Organic Solderability Preservative – OSP). Die Oberflächenveredelung aus Nickel-Palladium-Gold enthält eine Nickelschicht auf dem Kupfer, gefolgt von einer Palladiumschicht auf dem Nickel, gefolgt von einer Goldschicht auf dem Palladium. Das Nickel bietet eine Sperre gegenüber einer Kupferwanderung und schützt die Kupferfläche vor einer Oxidation. Das Palladium wirkt als Oxidationssperre für die Nickelschicht. Die Goldschicht dient zur Verbesserung der Benetzbarkeit während der Bildung einer Lötverbindung. Eine OSP-Oberflächenveredelung enthält für gewöhnlich eine organische Verbindung auf Wasserbasis, die selektiv mit Kupfer zur Bildung einer organometallischen Schicht bindet, die einen Schutz des Kupfers vor Oxidation bewirkt.
  • Wenn bleifreie Lötmittel zum Koppeln des Substrats an eine Struktur wie eine Platte verwendet werden, werden im Allgemeinen Lötmittel auf Zinnbasis verwendet, die Legierungen aus Zinn, Silber und Kupfer (SAC) enthalten. Die Oberflächenveredelung ist wichtig, um eine starke, dauerhafte Verbindungsstelle zu garantieren. Wenn zum Beispiel die Oberflächenveredelung das Kupfer unzureichend schützt, kann eine Oxidation eintreten und Wechselwirkungen zwischen dem oxidierten Kupfer und dem bleifreien Lötmittel können zur Bildung einer ungeeigneten Verbindungsstelle führen. Zusätzlich können abhängig von den Materialien, die in der Oberflächenveredelung verwendet werden, unerwünschte Reaktionen auftreten, die die Eigenschaften der Verbindungsstelle beeinträchtigen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Es werden Ausführungsformen als Beispiel unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben, die nicht maßstabgetreu gezeichnet sind, wobei:
  • 1(A)–1(N) Ansichten von Bearbeitungsmethoden zur Bildung eines kernlosen Substrats mit einer Oberflächenveredelung gemäß bestimmten Ausführungsformen zeigen;
  • 2 eine Ansicht eines kernlosen Substrats mit einer Oberflächenveredelung gemäß bestimmten Ausführungsformen zeigt;
  • 3 ein Flussdiagramm eines Montageprozesses zur Bildung eines kernlosen Substrats mit einer Oberflächenveredelung gemäß bestimmten Ausführungsformen zeigt;
  • 4 ein Flussdiagramm eines Montageprozesses zur Bildung eines kernlosen Substrats mit einer Oberflächenveredelung gemäß bestimmten Ausführungsformen zeigt;
  • 5(A)–5(B) Ansichten der Bildung einer Baugruppe gemäß bestimmten Ausführungsformen zeigt, die ein kernloses Substrat mit einer Oberflächenveredelung und ein Substrat enthält, mit dem das kernlose Substrat verbunden ist;
  • 6 eine elektronische Systemanordnung zeigt, in der Ausführungsformen Anwendung finden können.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Wie oben festgehalten, kann derzeit die Bildung einer Lötmittelverbindungsstelle zwischen Vorrichtungen und Substraten mit einem bleifreien SAC-Lötmittel und einem Substrat mit einer Oberflächenveredelung aus Nickel-Palladium-Gold ausgeführt werden. Eine herkömmliche Methode zur Bildung der Oberflächenveredelung ist die Verwendung eines stromlosen Nickel/Palladium-Tauch-Goldverfahrens. In einem stromlosen Plattierungsprozess ist kein elektrischer Strom vorgesehen. Metallionen werden durch Chemikalien in den Plattierungslösungen reduziert und das gewünschte Metall wird auf allen Oberflächen abgeschieden.
  • Gewisse Ausführungsformen betreffen Verfahren, in welchen gewisse Schichten mit einem elektrolytischen Plattierungsverfahren gebildet werden, das sich von einem stromlosen Plattierungsverfahren unterscheidet. Zunächst verwendet ein elektrolytisches Plattierungsverfahren elektrischen Strom, der durch eine Lösung geleitet wird, die gelöste Metallionen enthält, wobei die Ionen zu der geladenen Metalloberfläche angezogen und auf dieser abgeschieden werden. Zweites ist das Metall, das mit einer stromlosen Abscheidungsmethode abgeschieden wird, für gewöhnlich von amorpher Struktur, während das elektrolytisch abgeschiedene Metall von kristalliner Struktur ist. Gewisse Ausführungsformen verwenden eine Methode, in der ein vorübergehender Substratkern elektrisch an eine Stromversorgung gekoppelt ist und dann verschiedene Oberflächenveredelungsmetallschichten elektrolytisch der Reihe nach abgeschieden werden.
  • 1(A)–1(N) zeigen Prozesse in einem Verfahren zur Bildung eines kernlosen Substrats, das Oberflächenveredelungsschichten enthält, einschließlich elektrolytisch abgeschiedener Gold- und Palladiumschichten. Wie in 1(A) erkennbar ist, ist ein vorübergehender Substratkern 10 vorgesehen. Der Kern 10 kann zum Beispiel aus einem Metall wie Kupfer gebildet sein. 1(B) zeigt die Bildung einer gemusterten Resistschicht 12 mit einer Öffnung 14 darin, die den Kern 10 freilegt. Eine erste Kupferschicht 16 wird elektrolytisch auf den Kern 10 plattiert, wie in 1(C) dargestellt. Eine Goldschicht 18 wird elektrolytisch auf die erste Kupferschicht 16 plattiert, wie in 1(D) dargestellt. Eine Palladiumschicht 20 wird elektrolytisch auf die Goldschicht 18 plattiert, wie in 1(E) dargestellt. Dann wird eine zweite Kupferschicht 22 elektrolytisch auf die Palladiumschicht 20 plattiert, wie in 1(F) dargestellt. An diesem Punkt des Herstellungsverfahrens steht eine erste Oberfläche der Goldschicht 18 in direktem Kontakt mit der Kupferschicht 16 und eine zweite Oberfläche steht in direktem Kontakt mit der Palladiumschicht 20. Eine erste Oberfläche der Palladiumschicht 20 steht in direktem Kontakt mit der Goldschicht 18 und eine zweite Oberfläche steht in direktem Kontakt mit der zweiten Kupferschicht 22.
  • Wie in 1(G) dargestellt, wird anschließend der gemusterte Resist 12 entfernt. Eine dielektrische Schicht 24 wird über dem Kern 10 und den elektrolytisch plattierten Schichten 16, 18, 20, 22 gebildet, wie in 1(H) dargestellt. Die dielektrische Schicht 24 kann in einem Aufbauverfahren mit einem Material wie zum Beispiel einem Polymer gebildet werden. Ein Beispiel für ein geeignetes Material ist ein polymerer Epoxyfilm, bekannt als Aginomoto Build-up Film (ABF), erhältlich von Ajinomoto Fine-Techno Company, Inc. In der dielektrischen Schicht 24 kann eine Durchkontaktierung 26 gebildet werden, um die zweite Kupferschicht 22 freizulegen, wie in 1(I) dargestellt. Die Durchkontaktierung kann mit jeder geeigneten Technik gebildet werden, zum Beispiel der Schichtbohrung. Die Durchkontaktierung 28 kann mit einem leitenden Material gefüllt werden, das seinerseits an eine andere leitende Struktur gekoppelt wird. Eine Methode zur Bildung des leitenden Materials in der Durchkontaktierung 26 ist die Bildung einer dünnen Metallschicht 28 als Aussaatschicht auf den Oberflächen, die die Durchkontaktierung 26, die den frei liegenden Abschnitt der zweiten Kupferschicht 22 enthält, und die dielektrische Schicht 24 definieren, wie in 1(J) dargestellt. Dann kann eine gemusterte Photoresistschicht auf der dünnen Metallschicht 28 gebildet werden und eine Öffnung definieren, die die Durchkontaktierungsregion freilegt, wie in 1(K) dargestellt. Danach, wie in 1(L) dargestellt, kann ein Metall elektrolytisch in die Durchkontaktierung abgeschieden werden, um eine Schicht 32, zum Beispiel Kupfer, zu bilden. Die Photoresistschicht 30 kann dann entfernt werden, wie in 1(M) dargestellt.
  • Wie in 1(N) dargestellt, kann dann der Kern 10 entfernt werden. wodurch ein kernloses Substrat 8 gebildet wird. Die erste Kupferschicht 16 kann auch entfernt werden, wodurch eine Struktur verbleibt, die eine Vertiefung 36 enthält, die teilweise durch die Goldschicht 18 der Oberflächenveredelung gebildet wird. Die vertiefte Oberflächenveredelung kann zum Beispiel als Aufnahmeraum für eine andere Struktur wie zum Beispiel eine Kontaktstelle oder eine Lötkugel nützlich sein. Wie in 1(N) dargestellt, enthält die Oberflächenveredelung eine Goldschicht 18 und eine Palladiumschicht 20 über der Goldschicht 18. Die elektrisch leitende Schicht 34 enthält die zweite Kupferschicht 22, die dünne Metallschicht 28 und die Metallschicht 32.
  • 2 zeigt eine andere Ausführungsform eines kernlosen Substrats 108, das eine Oberflächenveredelungsschicht 118 enthält, die aus elektrolytisch plattiertem Gold gebildet ist, und in einer dielektrischen Schicht 124 angeordnet ist. Das kernlose Substrat 108 enthält auch eine elektrisch leitende Schicht 134. Es kann auch eine Vertiefung 136 vorhanden sein und zum Beispiel als Aufnahmestelle für eine Verbindung mit einer anderen Struktur verwendet werden. Diese Ausführungsform kann mit ähnlichen Verfahren wie oben für 1(A)–1(N) beschrieben hergestellt werden, mit der Ausnahme, dass keine elektrolytisch plattierte Palladiumschicht im Substrat gebildet wird.
  • 3 zeigt ein Flussdiagramm von Prozessen zur Bildung eines kernlosen Substrats mit einer Oberflächenveredelung, die Gold- und Palladiumschichten enthält, gemäß bestimmten Ausführungsformen. Der Kasten 202 ist das Bereitstellen eines vorübergehenden Kerns. Der vorübergehende Kern kann so gebildet werden, dass er ein Metall wie zum Beispiel Kupfer umfasst. Der Kasten 204 ist die Bildung einer elektrolytisch plattierten Goldschicht auf dem vorübergehenden Kern. Der vorübergehende Kern kann elektrisch an eine Stromversorgung gekoppelt sein, die Strom für die elektrolytische Abscheidung liefert. Der Kasten 206 ist das Bilden einer Palladiumschicht auf der Goldschicht. Der Kasten 208 ist das Bilden einer Kupferschicht auf der Palladiumschicht. Die Palladium- und Kupferschichten können mit einem elektrolytischen Abscheidungsverfahren wie oben beschrieben gebildet werden. Wenn eine dielektrische Schicht gebildet wird und eine Öffnung zum Freilegen der Palladiumschicht, wie oben in Verbindung mit 1(H)–1(J) beschrieben, gebildet wird, kann eine dünne Metallschicht auf der dielektrischen Schichtfläche (und auf der frei liegenden Palladiumschicht) gebildet werden, so dass eine elektrolytische Abscheidung der Kupferschicht ausgeführt werden kann. Der Kasten 210 ist die Entfernung des vorübergehender Kerns mit jeder geeigneten Methode, einschließlich, ohne aber darauf beschränkt zu sein, der Verwendung eines Ätzprozesses.
  • Der Kasten 212 ist das Bereitstellen eines bleifreien Lötmittels in Kontakt mit und/oder neben der Oberflächenveredelung, die auf dem Substrat nach Entfernung des vorübergehenden Kerns vorhanden ist. Das bleifreie Lötmittel kann die Form einer Lötkugel aufweisen, wobei die Schichten so orientiert sind, dass die Au- und Pd-Schichten zwischen dem bleifreien Lötmittel und der Kupferschicht positioniert sind, die auf der Palladiumschicht gebildet ist. Der Kasten 214 ist die Bereitstellung von Wärme für einen Rückfluss des Lötmittels und die Bildung einer Lötbindung zwischen dem Kupfer auf dem Substrat und einer Struktur auf der anderen Seite des bleifreien Lötmittels.
  • 4 zeigt ein Flussdiagramm von Prozessen zur Bildung einer Oberflächenveredelung eines kernlosen Substrats, die eine Goldschicht enthält, gemäß bestimmten Ausführungsformen. Die Prozesse sind ähnlich den oben für 3 beschriebenen, mit der Ausnahme, dass keine Palladiumschicht gebildet wird. Der Kasten 302 ist die Bereitstellung eines vorübergehenden Kerns. Der vorübergehende Kern kann ein Metall wie zum Beispiel Kupfer umfassen. Der Kasten 304 ist die Bildung einer elektrolytisch plattierten Goldschicht auf dem vorübergehenden Kern. Der Kasten 308 ist die Bildung einer Kupferschicht auf der Goldschicht. Die Gold- und Kupferschichten können mit einem elektrolytischen Abscheidungsverfahren wie oben beschrieben gebildet werden. Der Kasten 310 ist die Entfernung des vorübergehenden Kerns mit einer geeigneten Methode, einschließlich. ohne aber darauf beschränkt zu sein, der Verwendung eines Ätzprozesses.
  • Der Kasten 312 ist die Bereitstellung eines bleifreien Lötmittels. Das bleifreie Lötmittel kann in Kontakt mit und/oder neben der Oberflächenveredelung sein, die auf dem Substrat nach Entfernung des vorübergehenden Kerns vorhanden ist. Das bleifreie Lötmittel kann die Form einer Lötkugel haben, wobei die Schichten so orientiert sind, dass die Au-Schicht zwischen dem bleifreien Lötmittel und der Kupferschicht positioniert ist. Der Kasten 314 ist die Bereitstellung von Wärme für einen Rückfluss des Lötmittels und die Bildung einer Lötbindung zwischen dem Kupfer auf dem Substrat und einer Struktur auf der anderen Seite des bleifreien Lötmittels.
  • 5(A)–5(B) zeigen einen Teil einer Baugruppe gemäß bestimmten Ausführungsformen. 5(A) zeigt ein kernloses Substrat 24 mit einer Oberflächenveredelung, die eine Goldschicht 18 und eine Palladiumschicht 20 enthält, die auf der Kupferschicht 22 positioniert ist. In dieser Ausführungsform, ist die äußere Schicht der Oberflächenveredelung die Goldschicht 18 und die innere Schicht der Oberflächenveredelung ist die Palladiumschicht 20. Eine bleifreie Lötkugel 42 (zum Beispiel SAC), die an einer Bindungsstelle 44 auf der Platte 46 positioniert ist, ist unmittelbar neben und in leichtem Kontakt mit der Goldschicht 18 der Oberflächenveredelung positioniert. 5(B) zeigt die Baugruppe nachdem ein Lötmittelrückflussverfahren ausgeführt wurde, um eine Lötmittelverbindungsstelle zu bilden, die das kernlose Substrat 24 an die Platte 46 koppelt. Eine elektrische Verbindung wird durch die Lötkugel 42 und die elektrisch leitende Region 38 in dem kernlosen Substrat hergestellt. Die elektrisch leitende Region 38 enthält sämtliche Teile der Goldschicht 18 und Palladiumschicht 20, die nicht während der Rückflusserwärmung zur Reaktion gebracht wurden, wie auch die darunter liegende Kupferschicht 22 und sämtliche anderen Schichten, die über der Kupferschicht 22 angeordnet sind. Die Fläche bei oder nahe der Grenzfläche 40 der leitenden Region 38 und der Lötkugel 42 kann Reaktionsprodukte aus der Rückflusserwärmung enthalten, die verschiedene Legierungen und intermetallische Verbindungen enthalten können, die zum Beispiel aus verschiedenen Kombinationen von Kupferschicht 28, dem Zinn, Silber und Kupfer im bleifreien SAC-Lötmittel und den Gold- und Palladiumschichten 18 und 20 der Oberflächenveredelung gebildet sind.
  • Es hat sich gezeigt, dass die Verwendung von elektrolytisch abgeschiedenen Oberflächenveredelungen, die nur eine Goldschicht oder eine Goldschicht und eine Palladiumschicht enthalten, effektiv eine Kupferdiffusion hemmen und eine Oxidation von Kupfer durch die Goldoberfläche minimieren kann. Es wird festgehalten, dass die elektrolytisch abgeschiedenen Schichten kristallin sind und im Allgemeinen eine wesentlich größere Dichte als stromlos abgeschiedene Schichten haben. Es wurde auch festgestellt, dass mit elektrolytisch abgeschiedenen Gold- oder Gold- und Palladiumschichten einer Kupferoberfläche eine Bildung qualitativ hochwertiger Lötmittelverbindungsstellen zwischen dem Kupfer und einem bleifreien Lötmittel (SAC) erreicht werden kann. Es wird angenommen, dass dies zumindest teilweise auf die Bildung intermetallischer Verbindungen zwischen dem Kupfer und dem Zinn im bleifreien SAC-Lötmittel zurückzuführen ist.
  • Baugruppen, die Körper wie Substrate mit Oberflächenveredelungsschichten wie in den oben stehenden Ausführungsformen enthalten, können in zahlreichen Komponenten Anwendung finden. 6 zeigt schematisch ein Beispiel einer elektronischen Systemumgebung, in der Aspekte von beschriebenen Ausführungsformen ausgeführt werden können. Andere Ausführungsformen müssen nicht alle der Merkmale enthalten, die in 6 spezifiziert sind, und können andere Merkmale enthalten, die nicht in 6 spezifiziert sind.
  • Das System 401 von 6 kann mindestens eine zentrale Verarbeitungseinheit (CPU) 403 enthalten. Die CPU 403, auch als Mikroprozessor bezeichnet, kann ein Chip sein, der an einem integrierten Schaltungssubstratpaket 405 befestigt ist, das an eine gedruckte Leiterplatte 407 gekoppelt wird, die in dieser Ausführungsform eine Hauptplatine sein kann. Die CPU 403 und das Substratpaket 405, das an die Platte 407 gekoppelt ist, ist ein Beispiel einer elektronischen Vorrichtungsbaugruppe, die gemäß den oben beschriebenen Ausführungsformen gebildet werden kann. Eine Reihe anderer Systemkomponenten, einschließlich, ohne aber darauf beschränkt zu sein, eines Speichers und anderer in der Folge besprochener Komponenten, kann auch Strukturen enthalten, die gemäß den oben beschriebenen Ausführungsformen gebildet sind.
  • Das System 401 kann ferner einen Speicher 409 und eine oder mehrere Steuerung(en) 411a, 411b...411n enthalten, die auch auf der Hauptplatine 407 angeordnet sind. Die Hauptplatine 407 kann eine einschichtige oder mehrschichtige Platte sein, die mehrere Leitungen hat, die für eine Kommunikation zwischen den Schaltungen in dem Paket 405 und anderen Komponenten sorgen, die auf der Platine 407 montiert sind, Als Alternative können eine oder mehrere von der CPU 403, dem Speicher 409 und den Steuerungen 411a, 411b...411n auf Karten angeordnet sind, wie Tochterkarten oder Erweiterungskarten. Die CPU 403, der Speicher 409 und die Steuerungen 411a, 411b...411n können jeweils in einzelnen Buchsen aufgenommen sein oder können direkt an eine bedruckte Leiterplatte angeschlossen sein. Eine Anzeige 415 kann ebenso enthalten sein.
  • Jedes geeignete Betriebssystem und verschiedene Anwendungen laufen auf der CPU 403 und liegen im Speicher 409. Der Inhalt, der im Speicher 409 liegt, kann nach bekannten Zwischenspeicherungstechniken zwischengespeichert werden. Programme und Daten im Speicher 409 können als Teil von Speicherverwaltungsprozessen in den Speicher 413 überführt werden. Das System 401 kann jede geeignete Rechnervorrichtung umfassen, einschließlich, ohne aber darauf beschränkt zu sein, eines Mainframes, Servers, Personal Computers, eines Arbeitsplatzrechners, eines Laptops, eines von Hand gehaltenen Computers, einer von Hand gehaltenen Spielvorrichtung, einer von Hand gehaltenen Unterhaltungsvorrichtung (zum Beispiel, MP3(Moving Picture Experts Group Layer-3 Audio)-Player), eines PDA (Persönlicher Digitaler Assistent), einer Telephonievorrichtung (drahtlos oder verdrahtet), eines Netzwerkgeräts, einer Virtualisierungsvorrichtung, einer Speichersteuerung, einer Netzsteuerung, eines Routers, usw.
  • Die Steuerungen 411a, 411b...411n können eines oder mehrere von einer Systemsteuerung, peripheren Steuerung, Speichersteuerung, Netzknotensteuerung, I/O(Eingabe/Ausgabe)-Bussteuerung, Videosteuerung, Netzsteuerung, Speichersteuerung, Kommunikationssteuerung, usw. enthalten. Zum Beispiel kann eine Speichersteuerung das Auslesen und das Schreiben der Daten aus dem bzw. in den Speicher 413 in Übereinstimmung mit einer Speicherprotokollschicht steuern. Das Steuerprotokoll der Schicht kann eine beliebige Anzahl von bekannten Steuerprotokollen sein. Daten, die in den Speicher 413 geschrieben oder von diesem ausgelesen werden, können nach bekannten Zwischenspeicherungstechniken zwischengespeichert werden. Eine Netzsteuerung kann eine oder mehrere Protokollschichten zum Senden und Empfangen von Netzpaketen zu und von fernen Vorrichtungen über ein Netz 417 enthalten. Das Netz 417 kann ein lokales Netzwerk (LAN), das Internet, ein Weitverkehrsnetzwerk (WAN), ein Speichernetzwerk (SAN), usw. umfassen. Ausführungsformen können so konfiguriert sein, dass sie Daten über ein drahtloses Netz oder eine drahtlose Verbindung senden und empfangen. In gewissen Ausführungsformen können die Netzsteuerung und verschiedene Protokollschichten das Ethernetprotokoll über nicht abgeschirmte verdrillte Kabelpaare, das Token-Ring-Protokoll, das Fibre-Channel-Protokoll usw. oder jedes andere geeignete Netzkommunikationsprotokoll verwenden.
  • Die Begriffe ”einer”, ”eine” und ”eines” wie hierin verwendet, bezeichnen das Vorhandensein mindestens eines des genannten Gegenstandes und bedeuten keine Einschränkung der Menge. Zusätzlich bezeichnen Begriffe wie ”erster”, ”zweiter” und dergleichen, wie hierin verwendet, nicht unbedingt eine bestimmte Reihenfolge, Menge oder Bedeutung, sondern werden zur Unterscheidung eines Elements von einem anderen verwendet.
  • Obwohl zuvor gewisse beispielhafte Ausführungsformen beschrieben und in den beiliegenden Zeichnungen gezeigt wurden, ist klar, dass solche Ausführungsformen nur veranschaulichend und nicht einschränkend sind und dass Ausführungsformen nicht auf die spezifischen dargestellten und beschriebenen Konstruktionen und Anordnungen beschränkt sind, da für einen Fachmann Modifizierungen nahe liegend sein können.

Claims (18)

  1. Verfahren, umfassend: Bereitstellung eines Metallkerns, wobei das Metall Kupfer umfasst; Bilden einer gemusterten Photoresistschicht auf dem Metallkern; elektrolytisches Plattieren einer ersten Kupferschicht auf dem Metallkern in einer Öffnung in der gemusterten Photoresistschicht; elektrolytisches Plattieren einer Goldschicht auf der ersten Kupferschicht in der Öffnung, so dass die erste Kupferschicht zwischen dem Metallkern und der Goldschicht positioniert ist; elektrolytisches Plattieren einer Palladiumschicht auf der Goldschicht, so dass die Goldschicht zwischen der ersten Kupferschicht und der Palladiumschicht positioniert ist; elektrolytisches Plattieren einer zweiten Kupferschicht auf der Palladiumschicht; wobei die Goldschicht eine erste Oberfläche in direktem Kontakt mit der ersten Kupferschicht und eine zweite Oberfläche in direktem Kontakt mit der Palladiumschicht enthält; wobei die Palladiumschicht eine erste Oberfläche in direktem Kontakt mit der Goldschicht und eine zweite Oberfläche in direktem Kontakt mit der zweiten Kupferschicht enthält; und nach dem elektrolytischen Plattieren der zweiten Kupferschicht, Entfernen des Metallkerns und der ersten Kupferschicht, wobei ein kernloses Substrat verbleibt.
  2. Verfahren nach Anspruch 1, des Weiteren umfassend, nach dem elektrolytischen Plattieren der zweiten Kupferschicht und vor dem Entfernen des Metallkerns: Entfernen der Photoresistschicht; Bilden eines dielektrischen Materials auf dem Kern und auf den elektrolytisch plattierten Schichten; Bilden einer Durchkontaktierung in dem dielektrischen Material, wobei die Durchkontaktierung zum Freilegen eines Teils der zweiten Kupferschicht positioniert ist; Bilden einer Metallschicht auf dem dielektrischen Material und auf dem frei liegenden Teil der zweiten Kupferschicht in der Durchkontaktierung; Bilden einer gemusterten Photoresistschicht auf der Metallschicht, wobei die Durchkontaktierung nicht von der gemusterten Photoresistschicht bedeckt ist; elektrolytisches Plattieren einer dritten Kupferschicht auf der Metallschicht in der Durchkontaktierung; und Entfernen der gemusterten Photoresistschicht.
  3. Verfahren nach Anspruch 1, wobei keine Nickelschicht im kernlosen Substrat gebildet ist.
  4. Verfahren nach Anspruch 1, wobei eine Oberfläche des kernlosen Substrats eine Vertiefung enthält und die äußere Oberflächenveredelungsschicht aus Gold in der Vertiefung positioniert ist.
  5. Verfahren nach Anspruch 1, des Weiteren umfassend das Positionieren einer Lötkugel, die bleifreies Lötmittel enthält, in Kontakt mit der Goldschicht, und das Bereitstellen von Wärme zum Schmelzen des Lötmittels und Bilden einer Lötverbindungsstelle, wobei die Lötverbindungsstelle eine intermetallische Verbindung umfasst, die Zinn vom Zinnlötmittel und Kupfer von der zweiten Kupferschicht enthält.
  6. Verfahren, umfassend: Bereitstellen eines Metallkerns, wobei das Metall Kupfer umfasst; Bilden einer gemusterten Photoresistschicht auf dem Metallkern; elektrolytisches Plattieren einer ersten Kupferschicht auf dem Metallkern in einer Öffnung in der gemusterten Photoresistschicht; elektrolytisches Plattieren einer Goldschicht auf der ersten Kupferschicht in der Öffnung, so dass die erste Kupferschicht zwischen dem Metallkern und der Goldschicht positioniert ist; elektrolytisches Plattieren einer zweiten Kupferschicht auf der Palladiumschicht; wobei die Goldschicht eine erste Oberfläche in direktem Kontakt mit der ersten Kupferschicht und eine zweite Oberfläche in direktem Kontakt mit der zweiten Kupferschicht enthält; und nach dem elektrolytischen Plattieren der zweiten Kupferschicht, Entfernen des Metallkerns und der ersten Kupferschicht, wobei ein kernloses Substrat verbleibt.
  7. Verfahren nach Anspruch 6, des Weiteren umfassend, nach dem elektrolytischen Plattieren der zweiten Kupferschicht und vor dem Entfernen des Metallkerns: Entfernen der Photoresistschicht; Bilden eines dielektrischen Materials auf dem Kern und auf den elektrolytisch plattierten Schichten; Bilden einer Durchkontaktierung in dem dielektrischen Material, wobei die Durchkontaktierung zum Freilegen eines Teils der zweiten Kupferschicht positioniert ist; Bilden einer Metallschicht auf dem dielektrischen Material und auf dem frei liegenden Teil der zweiten Kupferschicht in der Durchkontaktierung; Bilden einer gemusterten Photoresistschicht auf der Metallschicht, wobei die Durchkontaktierung nicht von der gemusterten Photoresistschicht bedeckt ist; elektrolytisches Plattieren einer dritten Kupferschicht auf der Metallschicht in der Durchkontaktierung; und Entfernen der gemusterten Photoresistschicht.
  8. Verfahren nach Anspruch 6, wobei eine Oberfläche des kernlosen Substrats eine Vertiefung enthält und eine äußere Oberflächenveredelungsschicht aus Gold in der Vertiefung positioniert ist.
  9. Verfahren nach Anspruch 6, wobei die dielektrische Schicht ABF umfasst.
  10. Verfahren nach Anspruch 6, des Weiteren umfassend das Positionieren einer Lötkugel, die bleifreies Lötmittel enthält, in Kontakt mit der Goldschicht, und das Bereitstellen von Wärme zum Schmelzen des Lötmittels und Bilden einer Lötverbindungsstelle, wobei die Lötmittelverbindungsstelle eine intermetallische Verbindung umfasst, die Zinn von dem Zinnlötmittel und Kupfer von der zweiten Kupferschicht enthält.
  11. Baugruppe, umfassend: ein kernloses Substrat mit einer Kupferschicht, einer dielektrischen Schicht und einer Oberflächenveredelung auf der Kupferschicht; wobei die Kupferschicht eine kristalline Kupferschicht umfasst; wobei die Oberflächenveredelung eine kristalline Goldschicht umfasst; wobei die kristalline Goldschicht so positioniert ist, dass sie eine Oberfläche der Kupferschicht bedeckt.
  12. Baugruppe nach Anspruch 11, wobei die Oberflächenveredelung ferner eine kristalline Palladiumschicht umfasst, wobei die kristalline Palladiumschicht zwischen der kristallinen Goldschicht und der kristallinen Kupferschicht positioniert ist.
  13. Baugruppe nach Anspruch 11, wobei die kristalline Goldschicht und die kristalline Kupferschicht jeweils durch ein elektrolytisches Abscheidungsverfahren gebildet werden.
  14. Baugruppe nach Anspruch 12, wobei die kristalline Goldschicht, die kristalline Palladiumschicht und die kristalline Kupferschicht jeweils durch ein elektrolytisches Abscheidungsverfahren gebildet werden.
  15. Baugruppe nach Anspruch 11, wobei das kernlose Substrat eine Vertiefung an seiner Oberfläche enthält und wobei die Oberflächenveredelung in der Vertiefung positioniert ist.
  16. Baugruppe nach Anspruch 12, wobei das kernlose Substrat eine Vertiefung auf seiner Oberfläche enthält und wobei die Oberflächenveredelung in der Vertiefung positioniert ist.
  17. Baugruppe nach Anspruch 11, wobei das kernlose Substrat keine Nickelschicht enthält.
  18. Baugruppe nach Anspruch 12, wobei das kernlose Substrat keine Nickelschicht enthält.
DE112011103224T 2010-09-25 2011-09-26 Elektrolytische Gold- oder Goldpalladium-Oberflächenveredelungsanwendung in der Bearbeitung eines kernlosen Substrats Pending DE112011103224T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/890,661 US20120077054A1 (en) 2010-09-25 2010-09-25 Electrolytic gold or gold palladium surface finish application in coreless substrate processing
US12/890,661 2010-09-25
PCT/US2011/053338 WO2012040743A2 (en) 2010-09-25 2011-09-26 Electrolytic gold or gold palladium surface finish application in coreless substrate processing

Publications (1)

Publication Number Publication Date
DE112011103224T5 true DE112011103224T5 (de) 2013-07-18

Family

ID=45870973

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011103224T Pending DE112011103224T5 (de) 2010-09-25 2011-09-26 Elektrolytische Gold- oder Goldpalladium-Oberflächenveredelungsanwendung in der Bearbeitung eines kernlosen Substrats

Country Status (8)

Country Link
US (1) US20120077054A1 (de)
JP (1) JP2013538015A (de)
KR (1) KR101492805B1 (de)
CN (1) CN103238204B (de)
DE (1) DE112011103224T5 (de)
GB (1) GB2500811B (de)
TW (1) TWI525226B (de)
WO (1) WO2012040743A2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056505B2 (en) * 2013-03-15 2018-08-21 Inkron Ltd Multi shell metal particles and uses thereof
US11404310B2 (en) * 2018-05-01 2022-08-02 Hutchinson Technology Incorporated Gold plating on metal layer for backside connection access

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2514218B2 (ja) * 1988-01-14 1996-07-10 松下電工株式会社 印刷配線板の製法
JPH03208347A (ja) * 1990-01-10 1991-09-11 Mitsubishi Electric Corp 突起電極形成方法
US7414319B2 (en) * 2000-10-13 2008-08-19 Bridge Semiconductor Corporation Semiconductor chip assembly with metal containment wall and solder terminal
US6762122B2 (en) * 2001-09-27 2004-07-13 Unitivie International Limited Methods of forming metallurgy structures for wire and solder bonding
JP2003309214A (ja) * 2002-04-17 2003-10-31 Shinko Electric Ind Co Ltd 配線基板の製造方法
US7273540B2 (en) * 2002-07-25 2007-09-25 Shinryo Electronics Co., Ltd. Tin-silver-copper plating solution, plating film containing the same, and method for forming the plating film
JP2005302814A (ja) * 2004-04-07 2005-10-27 Denso Corp 配線基板
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
JP5001542B2 (ja) * 2005-03-17 2012-08-15 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置の製造方法
TW200709377A (en) * 2005-08-26 2007-03-01 Bridge Semiconductor Corp Method of making a semiconductor chip assemby with a metal containment wall and a solder terminal
JP5113346B2 (ja) * 2006-05-22 2013-01-09 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
US7820233B2 (en) * 2006-09-27 2010-10-26 Unimicron Technology Corp. Method for fabricating a flip chip substrate structure
TW200847882A (en) * 2007-05-25 2008-12-01 Princo Corp A surface finish structure of multi-layer substrate and manufacturing method thereof.
US8555494B2 (en) * 2007-10-01 2013-10-15 Intel Corporation Method of manufacturing coreless substrate
US20090166858A1 (en) * 2007-12-28 2009-07-02 Bchir Omar J Lga substrate and method of making same
CN101654797B (zh) * 2008-08-19 2011-04-20 陈允盈 一种化学-电镀铜液及镀铜生产工艺
JP2010067888A (ja) * 2008-09-12 2010-03-25 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP5120342B2 (ja) * 2009-06-18 2013-01-16 ソニー株式会社 半導体パッケージの製造方法

Also Published As

Publication number Publication date
GB201305218D0 (en) 2013-05-01
KR20130063005A (ko) 2013-06-13
US20120077054A1 (en) 2012-03-29
GB2500811A8 (en) 2014-05-14
WO2012040743A2 (en) 2012-03-29
KR101492805B1 (ko) 2015-02-12
TWI525226B (zh) 2016-03-11
TW201219613A (en) 2012-05-16
JP2013538015A (ja) 2013-10-07
GB2500811B (en) 2017-06-21
GB2500811A (en) 2013-10-02
CN103238204A (zh) 2013-08-07
WO2012040743A3 (en) 2012-05-31
CN103238204B (zh) 2016-08-10

Similar Documents

Publication Publication Date Title
DE102014107514B4 (de) Bridge-verbindung mit geschichteten verbindungsstrukturen und verfahren zur bridge-verbindung
DE69125233T2 (de) Verfahren zur Herstellung von gedruckten Schaltungen
DE3885834T2 (de) Lötstelle und Verfahren zu ihrer Bewerkstelligung.
DE112011104211B4 (de) Bondhügellose Aufbauschicht- und Laminatkernhybridstrukturen und Verfahren für ihre Montage
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE102008029194B4 (de) Verfahren zum Ausbilden einer Metallelektrode eines Systems in einem Gehäuse
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE10148042A1 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
DE112010005011T5 (de) Polymerblockgehäuse mit Durchkontakten
EP1716595A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102007005920A1 (de) Leiterplatte mit einem eingebetteten Nacktchip und Verfahren derselben
DE112016007578T5 (de) Verbindungstruktur für einen gestapelten Die in einem mikroelektronischen Bauelement
DE112013000419T5 (de) System-In-Package mit eingebetteter RF-Chiplage in kernlosem Substrat
DE102019123780B4 (de) Verfahren zum herstellen eines halbleiter-package und halbleiter-package
DE112017001828T5 (de) Elektrische verbindungsbrücke
DE102020113774A1 (de) Lithographisch definierter vertikaler verbindungszugang (via) für eine brücken-die-erste-ebene-verbindung (fli)
DE102007008490A1 (de) Substrat mit vergrabenem Schaltbild und Herstellungsverfahren dafür
DE102014003462A1 (de) Substrat-Routing mit lokaler hoher Dichte
DE69530698T2 (de) Verfahren zur herstellung einer leiterplatte
DE112011103224T5 (de) Elektrolytische Gold- oder Goldpalladium-Oberflächenveredelungsanwendung in der Bearbeitung eines kernlosen Substrats
DE19622971A1 (de) Halbleitereinrichtung zur Oberflächenmontage und Halbleitereinrichtungs-Montagekomponente sowie Verfahren zu ihrer Herstellung
DE10301510A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE2839215A1 (de) Anordnung zum verbinden von mikroschaltungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: MAUCHER JENKINS, DE

Representative=s name: MAUCHER BOERJES JENKINS, DE

Representative=s name: MAUCHER JENKINS PATENTANWAELTE & RECHTSANWAELT, DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021200000

Ipc: H01L0021208000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021200000

Ipc: H01L0021208000

Effective date: 20140630

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021208000

Ipc: H01L0021600000

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings