DE112011102068T5

DE112011102068T5 - Dreieckförmig oder rautenförmig geformte gallium- und stickstoffhaltige anordnung für optische bauelemente

Info

Publication number: DE112011102068T5
Application number: DE112011102068T
Authority: DE
Inventors: Andrew Felker; Rajat Sharma
Original assignee: Soraa Inc
Current assignee: Soraa Inc
Priority date: 2010-06-18
Filing date: 2011-06-20
Publication date: 2013-03-28
Also published as: WO2011160129A2; JP5870097B2; US8293551B2; JP2013535109A; JP2016006881A; US20110315999A1; CN102947492A; WO2011160129A3; JP6073988B2

Abstract

Ein gallium- und stickstoffhaltiges optisches Bauelement weist einen Basisbereich und nicht mehr als drei plane Hauptseitenbereiche auf, die in einer durch den Basisbereich gegebenen dreieckigen Anordnung ausgebildet sind.

Description

BEZUGNAHME AUF EINE ZUGEHÖRIGE ANMELDUNG
Diese Anmeldung nimmt die Priorität der am 18. Juni 2010 eingereichten provisorischen US-Anmeldung Nr. 61/356,473 in Anspruch, welche hiermit für alle Zwecke durch Bezugnahme aufgenommen wird.
HINTERGRUND DER ERFINDUNG
Die Erfindung bezieht sich auf Beleuchtungstechniken im Allgemeinen. Ausführungsformen der Erfindung umfassen insbesondere Techniken zur Herstellung von optischen Bauelementen wie beispielsweise lichtemittierende Dioden (LEDs) unter Verwendung eines Verfahrens zum Zerteilen von dicken gallium- und stickstoffhaltigen Substraten wie beispielsweise ein mit polaren Kristallorientierungen ausgebildetes GaN. Bei einigen Ausführungsformen ist das gallium- und stickstoffhaltige Substrat in einer Dreiecksform oder Rautenform ausgebildet. Die Erfindung kann in Anwendungen wie Weißlichtbeleuchtung, Mehrfarbenbeleuchtung, allgemeiner Beleuchtung, dekorativer Beleuchtung, Kraftfahrzeug- und Luftfahrzeugleuchtmitteln, Straßenbeleuchtung, Beleuchtung für das Pflanzenwachstum, Anzeigeleuchten, Beleuchtung von Flachbildschirmen und anderen optoelektronischen Bauelementen eingesetzt werden.
Im ausgehenden 19. Jahrhundert hat Thomas Edison die Glühbirne erfunden. Die herkömmliche Glühbirne, die allgemein die ”Edison-Birne” genannt wird, wurde mehr als 100 Jahre lang verwendet. Die herkömmliche Glühbirne verwendet einen Wolframfaden, der in einem am Sockel abgedichteten Glaskolben eingeschlossen ist, wobei der Sockel in eine Fassung geschraubt wird. Die Fassung wird mit einer Wechselstrom- oder Gleichstromquelle verbunden. Die herkömmliche Glühbirne ist gewöhnlich in Häusern, Gebäuden, Außenbeleuchtungen und anderen Licht erfordernden Bereichen aufzufinden. Bedauerlicherweise weist die herkömmliche Edison-Glühbirne Nachteile auf. Die herkömmliche Glühbirne setzt nämlich mehr als 90% der eingesetzten Energie in Wärmeenergie um. Zudem versagt die herkömmliche Glühbirne regelmäßig infolge der thermischen Ausdehnung und Kontraktion des Fadenelementes.
Beleuchtungstechniken auf Festkörperbasis sind bekannt. Zur Herstellung lichtemittierender Dioden, die gewöhnlich LEDs genannt werden, stützen sich Festkörperbeleuchtungen auf Halbleitermaterialien. Als Erstes wurden rote LEDs vorgestellt und in den Handel eingeführt. Rote LEDs verwenden Aluminium-Indium-Gallium-Phosphid- bzw. AlInGaP-Halbleitermaterialien. Für blaue LEDs hat Shuji Nakamura unlängst der Verwendung von InGaN-Materialien zur Herstellung von Licht im blauen Farbspektrum emittieren LEDs den Weg bereitet. Die blaufarbigen LEDs führten zu Innovationen wie beispielsweise weißen Festkörperbeleuchtungen, der blauen Laserdiode, die wiederum den Blu-Ray^®-(Marke der Blu-Ray Disc Association) DVD-Player ermöglichte, und anderen Entwicklungen. Auch andere farbige LEDs wurden vorgeschlagen.
Es wurden auf GaN basierende UV-, blaue und grüne LEDs hoher Intensität vorgeschlagen und sogar mit einigem Erfolg vorgeführt. Die Wirkungsgrade waren üblicherweise im UV-Violettbereich am höchsten und nahmen mit sich ins blaue bzw. grüne vergrößernden Emissionswellenlängen ab. Die Herstellung von grünen LEDs mit hohem Wirkungsgrad und hoher Intensität auf GaN-Basis war leider besonders problembehaftet. Außerdem war die Herstellung von LEDs auf GaN-Basis im großen Maßstab auf effiziente Weise teuer und schwierig.
KURZE ZUSAMMENFASSUNG DER ERFINDUNG
Herkömmliche LED-Herstellungsverfahren verwenden zum Erstellen einzelner LED-Chips üblicherweise eine Prozedur zum Ritzen und Brechen von Wafern. Die Wafer werden hierbei normalerweise entlang zweier zueinander im Wesentlichem orthogonaler Achsen geritzt, wobei die einzelnen Achsen jeweils parallel zu zwei nichtäquivalenten Kristallebenenorientierungen des Wafers verlaufen und zu diesen komplanar angeordnet sind. Zum Beispiel verlaufen die zwei zueinander orthogonalen Ritzachsen bei einem GaN auf Saphir aufweisenden LED-Wafer, der in quadratische oder rechteckförmige Chips vereinzelt ist, jeweils parallel zu den Orientierungen der m-Ebene und der a-Ebene des Saphirwafers und sind komplanar zu diesen angeordnet, wobei die m-Ebenen und die a-Ebenen definitionsgemäß nicht äquivalent sind.
Bei einer konkreten Ausführungsform umfasst das vorliegende Verfahren einen Ritz- und Brechvorgang für c-Ebenen GaN-Grundwafer. Die Wafer werden entlang von zwei oder mehr nichtorthogonalen Achsen geritzt. Diese zwei oder mehr Achsen verlaufen jeweils parallel zu äquivalenten Kristallebenen des GaN-Wafers und sind zu diesen komplanar angeordnet. Ein c-Ebenen GaN-Grundwaferkristall wird zum Beispiel entlang von drei Achsen (die unter einem Winkel von 60° zueinander verlaufen) geritzt, wobei diese drei Achsen jeweils parallel zu den drei m-Ebenen-Orientierungen des c-Ebenen GaN-Wafers verlaufen und zu diesen komplanar angeordnet sind. Bei einer konkreten Ausführungsform sind die drei m-Ebenen-Orientierungen definitionsgemäß äquivalent. Ein oder mehrere Aspekte der vorliegenden Erfindung umfassen im Falle von c-Ebenen GaN-Wafern ein Verfahren zum Herstellen einer dreieckförmigen bzw. rautenförmigen Chipgeometrie, die gegenüber herkömmlichen quadratischen oder rechteckförmigen Geometrien diverse Vorteile aufweisen kann. Die vorliegende Erfindung nutzt bei einer konkreten Ausführungsform die sechsfache Rotationssymmetrie innerhalb der Ebene und die Kristallographie, die – GaN besitzt eine Wurtzit-Kristallstruktur – einzigartig für c-Ebenen GaN-Grundwafer ist. Bei einer alternativ bevorzugten Ausführungsform kann der c-Ebenen GaN-Grundwafer entlang von drei Achsen (die unter einem Winkel von 60° zueinander verlaufen) geritzt werden, wobei diese drei Achsen jeweils parallel zu drei a-Ebenen-Orientierungen des c-Ebenen GaN-Wafers verlaufen und komplanar zu diesen angeordnet sind, und wobei die drei a-Ebenen-Orientierungen definitionsgemäß äquivalent sind.
Bei einer konkreten Ausführungsform stellt die vorliegende Erfindung ein gallium- und stickstoffhaltiges Substrat zur Verfügung, das in einer höchstens fünf Oberflächenbereiche besitzenden dreieckigen Form ausgebildet ist. Vorzugsweise umfassen die fünf Oberflächenbereiche drei Oberflächenbereiche, die von jeweiligen ersten äquivalenten Ebenen gebildet sind, und zwei Oberflächenbereiche, die von zweiten äquivalenten Ebenen gebildet sind.
Bei alternativen Ausführungsformen stellt die Erfindung ein rautenförmiges Substrat zur Verfügung, das nicht mehr als sechs Oberflächenbereiche besitzt. Vorzugsweise weisen die sechs Oberflächenbereiche vier Oberflächenbereiche auf, die von jeweiligen ersten äquivalenten Ebenen gebildet sind, und zwei Oberflächenbereiche, die von zweiten äquivalenten Ebenen gebildet sind. Ein erster Oberflächenbereich ist in einer c-Ebenen-Orientierung und ein zweiter Oberflächenbereich ist in der c-Ebenen-Orientierung angeordnet. Das Verfahren umfasst ferner ein Freilegen von zumindest einem ersten m-Ebenen-Bereich, einem zweiten m-Ebenen-Bereich und einem dritten m-Ebenen-Bereich. Außerdem stellt die vorliegende Erfindung ein Verfahren zum Abtrennen von Chips von einem gallium- und stickstoffhaltigen Substrat zur Verfügung. Die Erfindung umfasst ferner ein gallium- und stickstoffhaltiges optisches Bauelement. Das Bauelement umfasst ein gallium- und stickstoffhaltiges Substrat, das einen Basisbereich und nicht mehr als drei plane Hauptseitenbereiche aufweist, die in einer durch den Basisbereich gegebenen dreieckigen Anordnung ausgebildet sind.
Bei einer bevorzugten Ausführungsform können das vorliegende Verfahren und der vorliegende Aufbau eines oder mehrere der nachfolgend aufgeführten Elemente aufweisen, die Variationen, Modifikationen und Alternativen umfassen können.

1. Ein c-Ebenen GaN-Grundwafer mit einer darauf angeordneten epitaktischen LED-Struktur und mit p-leitenden und n-leitenden Metallisierungen wird so gefertigt, dass entlang dreier Richtungen (mit einem Winkel von 60° relativ zueinander) 'Ritzstraßen' vorliegen, die einzelne LED-Abschnitte auf dem Wafer voneinander trennen. Die Ritzstraßen sind jeweils parallel zu drei m-Ebenen-Orientierungen des c-Ebenen GaN-Wafers ausgerichtet und deren Überkreuzungen sind so konzipiert, dass die von drei Ritzlinien definierte Dreiecksform ein gleichseitiges Dreieck bildet.
2. Der LED-Wafer wird mit einem Laser an einer ersten Oberfläche des Wafers entlang einer ersten 'Ritzstraßen'-Richtung geritzt. Die Ritztiefe in den geritzten Bereichen der ersten Oberfläche beträgt typischerweise 20 bis 50% der Dicke des LED-Wafers.
3. Der LED-Wafer wird daraufhin mit einem Laser an einer ersten Oberfläche des Wafers entlang einer zweiten 'Ritzstraßen'-Richtung geritzt. Die Ritztiefe in den geritzten Bereichen an der ersten Oberfläche beträgt typischerweise 20 bis 50% der Dicke des LED-Wafers.
4. Der LED-Wafer wird mit einem Laser an einer ersten Oberfläche des Wafers entlang einer dritten 'Ritzstraßen'-Richtung geritzt. Die Ritztiefe in den geritzten Bereichen der ersten Oberfläche beträgt typischerweise 20 bis 50% der Dicke des LED-Wafers.
5. Die Ritztiefe in den geritzten Bereichen an der zweiten Oberfläche beträgt typischerweise 20 bis 50% der Dicke des LED-Wafers.
6. Der geritzte Wafer wird dann unter Verwendung eines Ambossbrechaufbaus entlang der drei 'Ritzstraßen'-Richtungen gebrochen. Das Brechen erfolgt bei einer konkreten Ausführungform entlang der durch die geritzen Bereiche an der ersten Waferoberfläche festgelegten Ebenen. Das Brechen entlang der dritten 'Ritzstraßen'-Richtung liefert die einzelnen dreieckförmigen LED-Chips.

Bei einer konkreten Ausführungsform stellt die Erfindung ein Verfahren zum Vereinzeln von dicken c-Ebenen GaN-Wafern in dreieckförmige LED-Chips zur Verfügung, die von drei äquivalenten, an m-Ebenen ausgerichteten Seitenwänden umgrenzt sind. Im Falle von c-Ebenen GaN-Wafern bildet die m-Ebene bei einer oder mehreren Ausführungsformen eine leicht zu spaltende natürliche Bruchebene, und daher weist ein Vereinzelungsverfahren, das ein Brechen ausschließlich oder vorwiegend entlang eines Satzes von m-Ebenen-Orientierungen beinhaltet, eine höhere Ausbeute auf als ein Verfahren, das ein Brechen sowohl entlang von m-Ebenen-Orientierungen als auch entlang von a-Ebenen-Orientierungen beinhaltet. Bei einer anderen konkreten Ausführungsform stellt die vorliegende Erfindung ein Verfahren zum Vereinzeln von c-Ebenen GaN-Wafern in dreieckförmige LED-Chips zur Verfügung, die von drei äquivalenten, an m-Ebenen ausgerichteten Seitenwänden umgrenzt sind. Bei einer oder mehreren Ausführungsformen bringt das Brechen entlang der a-Ebene eine charakteristische Oberflächentextur hervor, die zu einer verbesserten Lichtauskopplung führt.
Die Erfindung macht dreieckförmige Chips verfügbar, die sich im Vergleich zu herkömmlichen quadratischen oder rechteckförmigen Chips, aufgrund einer von der Abnahme der Wahrscheinlichkeit für eine interne Totalreflexion an den Seitenwänden herrührenden Zunahme der Austrittswahrscheinlichkeit pro Durchgang der Emission innerhalb der Ebene, durch eine verbesserte Lichtauskopplung auszeichnen. Außerdem bilden dreieckförmige Chips weniger eingeschlossene Lichtbahnen als quadratische oder rechteckförmige Chips, wodurch der Wirkungsgrad der Lichtauskopplung erhöht werden kann.
KURZBESCHREIBUNG DER FIGUREN
Die 1 bis 3 zeigen graphische Darstellungen zur Veranschaulichung eines Verfahrens zum Ausbilden eines dreieckförmigen gallium- und stickstoffhaltigen Materials.
Die 4 bis 6 zeigen graphische Darstellungen zum Veranschaulichen eines Verfahrens zum Ausbilden eines rautenförmigen gallium- und stickstoffhaltigen Materials.
7 zeigt in einer graphischen Darstellung die relativen Orientierungen von m-Ebenen (rote Linien) und a-Ebenen (grüne Linien), wobei die Ebene der graphischen Darstellung im Falle der GaN-Kristallstruktur (Wurtzit) eine c-Ebene wiedergibt.
Die graphische Darstellung einer Seitenansicht in 8 verbildlicht einen Laserritzvorgang für ein optisches Bauelement.
Die graphische Darstellung einer Seitenansicht in 9 verbildlicht einen Brechvorgang für ein optisches Bauelement.
10 zeigt ein Lichtauskopplungsdiagramm, das durch Modellieren der Lichtauskopplung für einen quadratischen und einen dreieckförmigen Chip erhalten wurde.
11 zeigt eine Simulation des Wirkungsgrades der Lichtauskopplung bei einem dreieckförmigen Chip als Funktion der Rauheit der Seitenwandoberfläche.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
Die 1 bis 3 stellen vereinfachte graphische Darstellungen zum Veranschaulichen eines Verfahrens zur Ausbildung eines dreieckförmigen gallium- und stickstoffhaltigen Materials nach einer Ausführungsform der vorliegenden Erfindung dar. Wie in 1 gezeigt, stellt die Erfindung ein gallium- und stickstoffhaltiges Substratelement bereit. Das Element umfasst eine dreieckförmig ausgebildete gallium- und stickstoffhaltige Materiallage, die nicht mehr als fünf Oberflächenbereiche besitzt. Vorzugsweise weisen die fünf Oberflächenbereiche drei von entsprechenden ersten äquivalenten Ebenen gebildete Oberflächenbereiche auf, wobei die fünf Oberflächenbereiche außer den drei Oberflächenbereichen zwei Oberflächenbereiche aufweisen, die von zweiten äquivalenten Ebenen gebildet sind. Wie zu sehen ist eine Draufsicht auf einen dreieckförmigen Chip dargestellt, der die Orientierung von drei Kanten relativ zu GaN-m-Ebenen gemäß einer konkreten Ausführungsform anzeigt (siehe gestrichelte bzw. rote Linie).
Bei einer konkreten Ausführungsform ist das gallium- und stickstoffhaltige Substrat dreieckig geformt. Das dreieckförmige Substrat kann eine dreieckige Extrusionsform besitzen. Bei einer konkreten Ausführungsform handelt es sich bei den drei Oberflächenbereichen der dreieckförmigen Bereiche um entsprechend erste äquivalente Ebenen, die wie aus 2 ersichtlich entweder von m-Ebenen oder a-Ebenen gebildet sind: Bei den zweiten Oberflächenbereichen der dreieckförmigen Bereiche handelt es sich um entsprechend zweite äquivalente Ebenen, die von c-Ebenen gebildet sind. Bei einer konkreten Ausführungsform handelt es sich bei dem gallium- und stickstoffhaltigen Substrat um ein GaN-Substrat. Es kann natürlich andere Variationen, Modifikationen und Alternativen geben.
Bei einer konkreten Ausführungsform sind die drei Oberflächenbereiche der dreieckförmigen Bereiche aus entsprechenden, an entsprechenden ersten äquivalenten Ebenen vorgenommenen, Ritzungen gebildet. Die drei Oberflächenbereiche werden beispielsweise von einem Innenbereich von 180 Grad oder dergleichen gebildet. Bei anderen Beispielen sind die beiden Oberflächenbereiche in einer zueinander parallelen Anordnung angeordnet.
In 3 ist ein optisches Mikrobild eines dreieckförmigen LED-Chips illustriert. Das GaN-Substrat wird wie gezeigt von einem c-Ebenen GaN-Stück gebildet, das drei freiliegende Oberflächen mit m-Ebenen-Orientierung aufweist. Wie ferner gezeigt, weist das gallium- und stickstoffhaltige Element bei zumindest einer konkreten Ausführungsform zumindest ein sich darauf befindendes optisches Bauelement auf. Das optische Bauelement kann eine lichtemittierende Diode, eine Laservorrichtung oder eine andere Vorrichtung sowie eine Kombination von optischer und elektrischer Vorrichtung sein.. Andere Arten von Bauelementen können elektrische Schaltvorrichtungen, mechanische Vorrichtungen oder beliebige Kombinationen dieser und dergleichen umfassen.
Die 4 bis 6 stellen vereinfachte Graphiken zum Veranschaulichen eines Verfahrens zum Erstellen eines dreieckförmigen gallium- und stickstoffhaltigen Materials gemäß einer Ausführungsform der vorliegenden Erfindung dar. Wie gezeigt besitzt das Substrat vier jeweils an GaN-m-Ebenen (siehe gepunktete oder rote Linien) verlaufende Kanten. Das Substratelement umfasst eine rautenförmig ausgebildete gallium- und stickstoffhaltige Materiallage, die nicht mehr als sechs Oberflächenbereiche aufweist. Vorzugsweise umfassen die sechs Oberflächenbereiche vier von entsprechenden ersten äquivalenten Ebenen gebildete Oberflächenbereiche, wobei die sechs Oberflächenbereiche außer den vier Oberflächenbereichen zwei von zweiten äquivalenten Ebenen gebildete Oberflächenbereiche aufweisen.
Bei einer konkreten Ausführungsform weist das rautenförmige Substrat bei keiner der Überschneidungen von zweien der von den sechs Oberflächenbereichen ersten vier Bereiche einen Winkel von 90 Grad auf. Bei einer konkreten Ausführungsform umfasst die Rautenform die ersten äquivalenten Ebenen, die wie in 5 veranschaulicht entweder von m-Ebenen oder a-Ebenen gebildet sind. Wie gezeigt, sind die vier Kanten a-Ebenen (grüne gestrichelte Linien oder gestrichelte Linien) des GaN zugeordnet. Bei einer konkreten Ausführungsform umfasst die Rautenform die von c-Ebenen gebildeten zweiten äquivalenten Ebenen.
Die vier Oberflächenbereiche der Rautenform sind bei einer konkreten Ausführungsform aus entsprechenden, an entsprechenden ersten äquivalenten Ebenen vorgenommenen, Ritzungen gebildet. Vorzugsweise sind die vier Oberflächenbereiche durch einen Innenbereich ohne 90-Grad-Winkel gebildet. Vorzugsweise sind die beiden Oberflächenbereiche in einer zueinander parallelen Anordnung ausgebildet.
In 6 ist ein optisches Mikrobild eines rautenförmigen LED-Chips illustriert. Das GaN-Substrat wird wie gezeigt von einem c-Ebenen GaN-Stück gebildet, das vier freiliegende Oberflächen mit m-Ebenen-Orientierung aufweist. Wie ferner gezeigt weist das gallium- und stickstoffhaltige Element bei zumindest einer konkreten Ausführungsform zumindest ein sich darauf befindendes optisches Bauelement auf. Das optische Bauelement kann eine lichtemittierende Diode, eine Laservorrichtung oder eine andere Vorrichtung sowie eine Kombination von optischen und elektrischen Vorrichtungen sein.
Die vereinfachte graphische Darstellung von 7 zeigt die relativen Orientierungen von m-Ebenen (rote Linien) und a-Ebenen (grüne Linien), wobei im Falle der GaN-Kristallstruktur (Wurtzit) die Ebene der graphischen Darstellung bei einer Ausführungsform der vorliegenden Erfindung die c-Ebene repräsentiert.
8 stellt eine vereinfachte graphische Darstellung einer Seitenansicht dar, die einen Laserritzvorgang für ein optisches Bauelement gemäß einer Ausführungsform der vorliegenden Erfindung verbildlicht. Bei einer konkreten Ausführungsform wird der LED-Wafer entsprechend einer konkreten Ausführungsform mit einem Laser an einer ersten Oberfläche des Wafers innerhalb von 'Ritzstraßen' entlang einer oder mehrerer Achsen geritzt. Bei anderen Ausführungsformen kann das Ritzen unter Verwendung einer Säge, eines Diamantritzers, eines chemischen Ätzmittels (mit oder ohne photogestützte Komponente), eines reaktiven Ionen- oder Plasmaätz- bzw. -Abtragmittels, Kombinationen hiervon oder dergleichen erfolgen. Die Ritztiefe in den geritzten Bereichen an der ersten Oberfläche beträgt bei einer konkreten Ausführungsform typischerweise 20 bis 50% der LED-Waferdicke. Bei anderen Ausführungsformen kann die Ritztiefe davon abweichen und andere Größen annehmen.
Bei einer konkreten Ausführungsform wird der LED-Wafer anschließend umgedreht und dann mit einem Laser innerhalb der 'Ritzstrassen' an einer zweiten Oberfläche des Wafers entlang einer oder mehrerer Achsen geritzt, wobei sorgfältig sichergestellt wird, dass die Ritzungen an der zweiten Oberfläche so ausgerichtet sind, dass sie im Wesentlichen über den Ritzungen an der ersten Seite des Wafers liegen. Bei einer konkreten Ausführungsform beträgt die Ritztiefe in den geritzten Bereichen an der zweiten Oberfläche typischerweise 20 bis 50% der LED-Waferdicke. Danach wird der geritzte Wafer unter Verwendung eines wie weiter unten beschriebenen Ambossbrechaufbaus gebrochen.
9 stellt eine vereinfachte graphische Darstellung einer Seitenansicht dar, die einen Brechvorgang für ein optisches Bauelement nach einer Ausführungsform der vorliegenden Erfindung verbildlicht. Wie gezeigt, erfolgt das Brechen entlang der Ebenen, die von zwei aneinander ausgerichteten Ritzbereichen an den beiden sich gegenüberliegenden Seiten des Wafers festgelegt sind. Bei einer konkreten Ausführungsform ermöglicht das vorliegende Verfahren eine Vereinzelung von dicken GaN-Wafern, so dass die Notwendigkeit für teure und zeitaufwändige Läpp- und Polierschritte beim Verfahren zur LED-Herstellung entfällt.
10 gibt Ergebnisse von Modellierungen wieder, die den Wirkungsgrad der Lichtauskopplung Cex von quadratischen und dreieckigen Chips miteinander vergleicht. Ergebnis der Simulation ist ein Lichtauskopplungsdiagramm, z. B. der Wirkungsgrad der Auskopplung als Funktion der Emissionsrichtung der Photonen (kx, ky). Wie zu sehen weisen quadratische Chips 5 Auskopplungskonusse (pro Seite einen) auf, die Cex = 46% ergeben. Dreieckige Chips weisen 7 Auskopplungskonusse (jede der senkrechten Seitenwände kann Licht innerhalb der Ebene (in-plane light) direkt oder nach einer Reflexion an einer anderen Seitenwand auskoppeln) auf, die Cex = 57% ergeben. Diese Zahlen gehören zu realistischen Strukturen (einschließlich der Verluste in den Metallen und dem GaN-Substrat) und schließen keine Oberflächenrauheiten der Chipwände ein.
11 veranschaulicht den mittels Modellierung prognostizierten Einfluss der Seitenwandrauheit auf den Wirkungsgrad der Lichtauskopplung. Bei effizienter Rauheit der Seitenwände kann der Wirkungsgrad der Lichtauskopplung eines dreieckigen Chips mehr als 80% (gegenüber 57% für glatte Seitenwände) betragen.
Bei einer konkreten Ausführungsform ermöglicht das vorliegende Verfahren eine Vereinzelung von dicken GaN-Wafern in einzelne LED-Chips, deren laterale Chipabmessungen deutlich kleiner sind als jene, die mit standardgemäßen einseitigen Ritzverfahren möglich sind. Bei anderen Ausführungsformen gewährleistet das vorliegende Verfahren bei den Verfahrensschritten zum Ritzen, und Brechen gegenüber herkömmlichen Verfahren höhere Verfahrensausbeuten. Außerdem kommt es seltener zu Chip-Ausfällen sowie zu Doubletten (Paare von beim Brechschritt nicht getrennter Chips). Bei anderen Ausführungsformen können die Ritzbereiche an den Seitenwänden der erzeugten LED-Chips eine Oberflächenrauheit hervorrufen, die die Lichtauskopplung aus den Chips im Vergleich zu Chips, die mittels einseitigem Ritzen erzeugt wurden, verbessern.
Bei anderen Ausführungsformen kann das vorliegende Verfahren wie nachstehend beschrieben auch andere Variationen, Kombinationen oder Modifikationen umfassen.

1. Der LED-Wafer kann ein c-Ebenen GaN-Wafer sein.
2. Ein einzelner LED-Wafer kann bei anderen Ausführungsformen an zumindest einer der beiden Oberflächen unter Verwendung von zumindest einem von mehreren Ritzverfahren geritzt sein. Die Ritzverfahren können zumindest zwei oder mehr Verfahren umfassen, die unter Laserritzen, Diamantritzen und Sägen/Trennen ausgewählt sind.
3. Bei einer konkreten Ausführungsform kann die Ritztiefe an jeder beliebigen Seite des LED-Wafers zwischen 0,5% und 99,5% der LED-Waferdicke variieren.
4. Bei einer alternativen Ausführungsform können die geritzten Bereiche kontinuierliche Ritzlinien aufweisen oder gestrichelte oder punktierte Ritzlinien umfassen. Die entlang von zwei oder mehr Achsen geritzten Bereiche können sich je nach Gestaltung gemäß einer konkreten Ausführungsform in den Kreuzungsbereichen der 'Ritzstraßen' kreuzen oder nicht kreuzen.
5. Ferner kann das Ritzen entlang zumindest einer 'Ritzstraßen'-Richtung an einer ersten Oberfläche und entlang zumindest einer 'Ritzstraßen'-Richtung an der zweiten Oberfläche bei einer konkreten Ausführungsform so durchgeführt werden, dass die zumindest zwei gewählten 'Ritzstraßen'-Richtungen nicht parallel zueinander verlaufen.
6. Der geritzte LED-Wafer kann unter Verwendung eines Verfahrens oder mehrerer Verfahren gebrochen werden, das bzw. die unter einer Gruppe ausgewählt ist bzw. sind, die einen Ambossbrecher, einen Rollenbrecher oder eine Brechstange, Kombinationen hiervon oder dergleichen umfassen.

Auch wenn das oben Beschriebene eine vollständige Beschreibung konkreter Ausführungsformen darstellt, können verschiedene Modifikationen, alternative Ausführungen und Äquivalente verwendet werden. Die vorliegende Beschreibung erläutert eine oder mehrere konkrete gallium- und stickstoffhaltige Oberflächenorientierungen, wobei ersichtlich ist, dass jede beliebige von mehreren Ebenenorientierungsfamilien verwendet werden kann. Die oben angegebene Beschreibung wie auch die Illustrationen sollten nicht als den durch die beigefügten Ansprüche bestimmten Umfang der vorliegenden Erfindung beschränkend angesehen werden.

Claims

Gallium- und stickstoffhaltiges Substrat, das Folgendes aufweist: eine in einer dreieckigen Form ausgebildete Materiallage, die nicht mehr als fünf Oberflächenbereiche aufweist; wobei die fünf Oberflächenbereiche drei Oberflächenbereiche aufweisen, die von entsprechenden ersten äquivalenten Kristallebenen gebildet sind; und wobei die fünf Oberflächenbereiche außer den drei Oberflächenbereichen zwei Oberflächenbereiche aufweisen, die von zweiten äquivalenten Kristallebenen gebildet sind.
Substrat nach Anspruch 1, worin die ersten äquivalenten Ebenen entweder m-Ebenen oder a-Ebenen sind.
Substrat nach Anspruch 1, worin die zweiten äquivalenten Ebenen c-Ebenen sind.
Substrat nach Anspruch 1, worin die drei Oberflächenbereiche von jeweiligen Ritzungen erhalten werden, die innerhalb einer Umgebung von jeweiligen ersten äquivalenten Ebenen vorgenommen wurden.
Substrat nach Anspruch 1, worin die ersten äquivalenten Ebenen auf jeweiligen a-Ebenen ausgebildet sind.
Substrat nach Anspruch 1, worin die beiden Oberflächenbereiche parallel zueinander angeordnet sind.
Gallium- und stickstoffhaltiges Substrat, das Folgendes aufweist: eine in einer Rautenform ausgebildete Materiallage, die nicht mehr als sechs Oberflächenbereiche aufweist; wobei die sechs Oberflächenbereiche vier Oberflächenbereiche aufweisen, die von entsprechenden ersten äquivalenten Kristallebenen gebildet sind; und wobei die sechs Oberflächenbereiche außer den vier Oberflächenbereichen zwei Oberflächenbereiche aufweisen, die von zweiten äquivalenten Kristallebenen gebildet sind.
Substrat nach Anspruch 7, worin die Rautenform am Zusammentreffen von zwei beliebigen Oberflächenbereichen der vier Oberflächenbereiche keine 90-Grad-Ecken aufweist.
Substrat nach Anspruch 7, worin die ersten äquivalenten Ebenen entweder m-Ebenen oder a-Ebenen sind.
Substrat nach Anspruch 7, worin die zweiten äquivalenten Ebenen c-Ebenen sind.
Substrat nach Anspruch 7, worin die vier Oberflächenbereiche von jeweiligen Ritzungen erhalten werden, die innerhalb einer Umgebung von jeweiligen ersten äquivalenten Ebenen vorgenommen wurden.
Substrat nach Anspruch 7, worin die ersten äquivalenten Ebenen auf jeweiligen a-Ebenen ausgebildet sind.
Substrat nach Anspruch 7, worin die beiden Oberflächenbereiche parallel zueinander angeordnet sind.
Verfahren zum Abtrennen von zumindest einem Chip von einem gallium- und stickstoffhaltigen Substrat, das Folgendes aufweist: Bereitstellen des gallium- und stickstoffhaltigen Substrats, das einen in einer c-Ebenen-Orientierung ausgebildeten ersten Oberflächenbereich und einen in der c-Ebenen-Orientierung ausgebildeten zweiten Oberflächenbereich aufweist; Erstellen eines ersten Ritzbereichs zum Freilegen eines ersten m-Ebenen-Bereichs; Erstellen eines zweiten Ritzbereichs zum Freilegen eines zweiten m-Ebenen-Bereichs; Erstellen eines dritten Ritzbereichs zum Freilegen eines dritten m-Ebenen-Bereichs; und Zerteilen des Chips unter Verwendung von zumindest des ersten Ritzbereichs, des zweiten Ritzbereichs und des dritten Ritzbereichs.
Verfahren zum Abtrennen von zumindest einem Chip von einem gallium- und stickstoffhaltigen Substrat, das einen in einer c-Ebenen-Orientierung ausgebildeten ersten Oberflächenbereich und einen in der c-Ebenen-Orientierung ausgebildeten zweiten Oberflächenbereich aufweist, und Freilegen von zumindest einem ersten m-Ebenen-Bereich, einem zweiten m-Ebenen-Bereich und einem dritten m-Ebenen-Bereich für die Ausbildung des zumindest einen Chips.
Verfahren zum Abtrennen von zumindest einem Chip von einem gallium- und stickstoffhaltigen Substrat, das Folgendes umfasst: Bereitstellen des gallium- und stickstoffhaltigen Substrats mit einem in einer c-Ebenen-Orientierung ausgebildeten ersten Oberflächenbereich und einem in der c-Ebenen-Orientierung ausgebildeten zweiten Oberflächenbereich; und Freilegen von zumindest einem ersten a-Ebenen-Bereich, einem zweiten a-Ebenen-Bereich und einem dritten a-Ebenen-Bereich für die Ausbildung des zumindest einen Chips.
Verfahren zum Abtrennen von zumindest einem Chip aus Gallium und Stickstoff, der einen in einer c-Ebenen-Orientierung ausgebildeten ersten Oberflächenbereich und einen in der c-Ebenen-Orientierung ausgebildeten zweiten Oberflächenbereich aufweist, wobei das Verfahren Folgendes umfasst: Freilegen von zumindest einem ersten m-Ebenen-Bereich und einem zweiten m-Ebenen-Bereich, die in einer ersten im Wesentlichen parallelen Anordnung ausgebildet sind; Freilegen von zumindest einem dritten m-Ebenen-Bereich und einem vierten m-Ebenen-Bereich, die in einer zweiten im Wesentlichen parallelen Anordnung ausgebildet sind; und Entfernen von zumindest einem Chip.
Verfahren zum Abtrennen von zumindest einem Chip von einem gallium- und stickstoffhaltigen Substrat, das einen in einer c-Ebenen-Orientierung ausgebildeten ersten Oberflächenbereich und einen in der c-Ebenen-Orientierung ausgebildeten zweiten Oberflächenbereich aufweist, wobei das Verfahren Folgendes umfasst: Freilegen von zumindest einem ersten a-Ebenen-Bereich und einem zweiten a-Ebenen-Bereich, die in einer ersten im Wesentlichen parallelen Anordnung ausgebildet sind; Freilegen von zumindest einem dritten a-Ebenen-Bereich und einem vierten a-Ebenen-Bereich, die in einer zweiten im Wesentlichen parallelen Anordnung ausgebildet sind; und Entfernen von zumindest einem Chip.