DE112006000584B4 - Verfahren zum Ausbilden einer Halbleiteranordnung - Google Patents
Verfahren zum Ausbilden einer Halbleiteranordnung Download PDFInfo
- Publication number
- DE112006000584B4 DE112006000584B4 DE112006000584T DE112006000584T DE112006000584B4 DE 112006000584 B4 DE112006000584 B4 DE 112006000584B4 DE 112006000584 T DE112006000584 T DE 112006000584T DE 112006000584 T DE112006000584 T DE 112006000584T DE 112006000584 B4 DE112006000584 B4 DE 112006000584B4
- Authority
- DE
- Germany
- Prior art keywords
- gate
- forming
- sidewall spacer
- layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 125000006850 spacer group Chemical group 0.000 claims abstract description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 36
- 239000010703 silicon Substances 0.000 claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 14
- 150000004767 nitrides Chemical class 0.000 claims description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 11
- 239000002019 doping agent Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 239000003870 refractory metal Substances 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 239000007864 aqueous solution Substances 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 239000002243 precursor Substances 0.000 claims description 2
- 239000000243 solution Substances 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims 2
- 238000002513 implantation Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 abstract 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 241000027294 Fusi Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Verfahren zum Ausbilden einer Halbleiteranordnung mit den Schritten:
Ausbilden eines Gate-Dielektrikums (42) über einem Halbleiterkörper (40);
Ausbilden einer Silizium-Gate-Schicht (50) über dem Gate-Dielektrikum (42);
Ausbilden einer Opferschicht (52) über der Silizium-Gate-Schicht (50);
Strukturieren der Silizium-Gate-Schicht (50) und der Opferschicht (52) zum Ausbilden einer Gate-Struktur, wobei die Gate-Struktur ein Silizium-Gate und ein darüberliegendes Opfer-Gate aufweist;
Ausbilden eines Seitenwand-Abstandsstücks (54, 56) angrenzend an eine Seitenwand der Gate-Struktur;
Dotieren des Halbleiterkörpers zum Ausbilden eines Source-Gebiets (58) und eines Drain-Gebiets (58), die selbstjustiert zu dem Seitenwand-Abstandsstück (54, 56) sind;
Entfernen der Opferschicht selektiv zu dem Seitenwand-Abstandsstück und dem Silizium-Gate;
Ausbilden einer Metallschicht (60) über dem Source-Gebiet (58), dem Drain-Gebiet (58) und dem Silizium-Gate (50); und
Reagieren der Metallschicht mit dem Source-Gebiet, dem Drain-Gebiet und dem Silizium-Gate zum Ausbilden eines silizidierten Source-Kontakts (64), eines silizidierten Drain-Kontakts (64) und eines silizidierten Gates (62),
dadurch gekennzeichnet, dass...
Ausbilden eines Gate-Dielektrikums (42) über einem Halbleiterkörper (40);
Ausbilden einer Silizium-Gate-Schicht (50) über dem Gate-Dielektrikum (42);
Ausbilden einer Opferschicht (52) über der Silizium-Gate-Schicht (50);
Strukturieren der Silizium-Gate-Schicht (50) und der Opferschicht (52) zum Ausbilden einer Gate-Struktur, wobei die Gate-Struktur ein Silizium-Gate und ein darüberliegendes Opfer-Gate aufweist;
Ausbilden eines Seitenwand-Abstandsstücks (54, 56) angrenzend an eine Seitenwand der Gate-Struktur;
Dotieren des Halbleiterkörpers zum Ausbilden eines Source-Gebiets (58) und eines Drain-Gebiets (58), die selbstjustiert zu dem Seitenwand-Abstandsstück (54, 56) sind;
Entfernen der Opferschicht selektiv zu dem Seitenwand-Abstandsstück und dem Silizium-Gate;
Ausbilden einer Metallschicht (60) über dem Source-Gebiet (58), dem Drain-Gebiet (58) und dem Silizium-Gate (50); und
Reagieren der Metallschicht mit dem Source-Gebiet, dem Drain-Gebiet und dem Silizium-Gate zum Ausbilden eines silizidierten Source-Kontakts (64), eines silizidierten Drain-Kontakts (64) und eines silizidierten Gates (62),
dadurch gekennzeichnet, dass...
Description
- Die vorliegende Erfindung bezieht sich allgemein auf ein Verfahren zum Ausbilden einer Halbleiteranordnung und insbesondere auf ein Integrationsschema für ein vollständig silizidiertes Gate.
- Halbleiteranordnungen werden bei einer Vielzahl elektronischer Anwendungen verwendet, wie z. B. Computern und Mobiltelefonen. Die Halbleiterindustrie im Allgemeinen ist gefordert, die Größe der auf integrierten Schaltungen angeordneten Halbleiteranordnungen zu verringern. Eine Miniaturisierung wird allgemein benötigt, um der sich erhöhenden Dichte von Schaltungen, die für heutige Halbleiterprodukte nötig ist, Rechnung zu tragen.
- Eine übliche Technologie ist ein Komplementär-Metalloxid-Halbleiter (CMOS, Complimentary Metal Oxide Semiconductor), welcher bevorzugt wird, weil die Komponenten so hergestellt werden können, dass sie bei relativ niedrigen Leistungsraten arbeiten.
1 zeigt einen herkömmlichen MOS-Transistors10 mit einem Source-Gebiet12 und einem Drain-Gebiet14 , welche beide in einem Halbleitersubstrat16 ausgebildet sind. Ein Gate18 liegt über einem Kanal20 zwischen dem Source-Gebiet14 und dem Drain-Gebiet16 und ist davon durch ein Gate-Dielektrikum22 isoliert. Ebenso sind flache Grabenisolations-Gebiete24 dargestellt, welche dazu dienen können, den Transistor10 von Nachbaranordnungen zu isolieren. - In vielen Anwendungen wird das Gate
18 aus dotiertem Polysilizium ausgebildet. Es ist häufig wünschenswert, dass der Widerstand des dotierten Polysilizium-Gates18 verringert wird. - Ein Weg dieses Ziel zu erreichen ist es, eine Silizid-Schicht
30 über dem Gate-Polysilizium18 auszubilden. Das Silizid-Material hat einen geringeren Widerstand als das Polysilizium und deshalb wird die Gesamtleitfähigkeit des Gates höher sein. In ähnlicher Weise können Silizid-Gebiete26 und28 jeweils über dem Source-Gebiet12 bzw. dem Drain-Gebiet14 ausgebildet werden, um den Kontaktwiderstand zu diesen Gebieten zu verringern. Beispielsweise können die Silizid-Gebiete26 ,28 und30 unter Verwendung eines Salizid-(selbstjustiertes Silizid) Prozesses ausgebildet werden, wobei eine Deckschicht eines hochschmelzenden Metalls über dem Transistor abgeschieden wird und mit jedem freiliegenden Silizium (z. B. dem Silizium von Source-Gebiet14 , Drain-Gebiet16 und Gate18 ) reagiert. Nicht-reagiertes hochschmelzendes Metall kann dann entfernt werden. - Eine aufkommende Transistortechnologie verwendet ein vollständig silizidiertes (FUSI, Fully Silicided) Gate. Beispielsweise kann ein hochschmelzendes Metall auf einem strukturierten Polysilizium-Gate abgeschieden werden. Ein Sinter-Prozess kann dann durchgeführt werden, so dass eine Diffusion zwischen dem Metall und dem Polysilizium auftritt, was zu einer vollständigen Reaktion bis hinunter zur Gate-Dielektrikum-Grenzfläche führt. Ein solches Gate kann Vorteile gegenüber Polysilizium-Gates haben, indem die Effekte der Gate-Verarmung und Dotierstoff-Durchdringung verringert werden.
- Ein Verfahren zum Ausbilden eines vollständig silizidierten Transistor-Gates ist beispielsweise aus der Druckschrift
EP 1 496 541 A1 bekannt. Gemäß diesem Verfahren wird eine Opferschicht über dem Gate-Silizium aufgebracht. Die Opferschicht wirkt als Maske während der Source-/Drain-Dotierung und verhindert, dass Dotierstoffe in das Kanalgebiet des Transistors gelangen. Während der Silizidierung des Gates werden auch die Source-/Drain-Gebiete silizidiert. - Obwohl mit diesem Verfahren die Source-/Drain-Gebiete gleichzeitig mit dem Gate silizidiert werden können und ein vollständig silizidiertes Gate ausgebildet werden kann, ist dieses Verfahren problematisch. Die für die vollständige Silizidierung des Gates erforderliche Temperung kann dazu führen, dass die Source-/Drain-Gebiete zu weit silizidieren, d. h. dass die Übergänge der Source- bzw. Draingebiete geschädigt werden.
- Der Erfindung liegt folglich die Aufgabe zugrunde, ein einfaches Verfahren zum Ausbilden einer Halbleiteranordnung mit verbesserten elektrischen Eigenschaften bereitzustellen.
- Diese Aufgabe wird durch die Maßnahmen des Patentanspruchs 1 gelöst.
- Bei dem erfindungsgemäßen Verfahren wird zunächst ein Gate-Dielektrikum über einem Halbleiterkörper ausgebildet. Dann wird eine Silizium-(z. B. Polysilizium)Gateschicht über dem Gate-Dielektrikum ausgebildet und eine Opferschicht wird über der Silizium-Gateschicht ausgebildet. Die Silizium-Gateschicht und die Opferschicht werden zum Ausbilden einer Gate-Struktur strukturiert, wobei die Gate-Struktur ein Silizium-Gate und ein darüberliegendes Opfergate aufweist. Ein Seitenwand-Abstandsstück (spacer), wie z. B. ein Oxid-Seitenwand-Abstandsstück und ein Nitrid-Seitenwand-Abstandsstück, wird angrenzend an die Seitenwand der Gate-Struktur ausgebildet. Der Halbleiterkörper wird dann zum Ausbilden eines Source-Gebiets und eines Drain-Gebiets dotiert, die selbstjustiert zu dem Seitenwand-Abstandsstück sind. Die Opferschicht wird dann selektiv zu dem Seitenwand-Abstandsstück und dem Silizi um-Gate entfernt. Eine Metallschicht (z. B. Nickel) wird über dem Source-Gebiet, dem Drain-Gebiet und dem Silizium-Gate ausgebildet. Die Metallschicht reagiert mit dem Source-Gebiet, dem Drain-Gebiet und dem Silizium-Gate zum Ausbilden eines silizidierten Source-Kontakts, eines silizidierten Drain-Kontakts und eines silizidierten Gates. Die Opferschicht umfasst eine Titannitridschicht und das Entfernen der Opferschicht erfolgt selektiv zu den Source- und Draingebieten.
- Unter Verwendung des erfindungsgemäßen Verfahrens können die Source, das Drain und das Gate alle in einem einzigen Prozessschritt silizidiert werden. Darüber hinaus kann durch strategisches Auswählen von Titannitrid als Opfermaterial mit geeigneter Ätz-Selektivität, eine Transistor-Struktur, die Siliziumoxid, Siliziumnitrid und Silizium beinhaltet, ohne Verschlechterung ausgebildet werden.
- In den Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.
- Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnungen näher beschrieben. Es zeigen:
-
1 eine Schnittansicht eines herkömmlichen Transistors; und -
2 –6 Schnittansichten während verschiedener Stadien der Fabrikation eines Transistors hergestellt gemäß dem Verfahren der vorliegenden Erfindung. - Die vorliegende Erfindung wird mit Bezug auf bevorzugte Ausführungsbeispiele in einem spezifischen Zusammenhang beschrieben, nämlich anhand eines MOS-Transistors. Die Erfin dung kann jedoch ebenso auf andere Halbleiterstrukturen angewandt werden.
- Ein bevorzugtes Ausführungsbeispiel, hergestellt entsprechend dem Verfahren der vorliegenden Erfindung, wird nun mit Bezug auf die
2 bis6 beschrieben, nämlich die Ausbildung eines MOS-Transistors, der ein silizidiertes Gate aufweist, vorzugsweise ein vollständig silizidiertes Gate.2 zeigt eine Schnittansicht eines ersten Stadiums der Fabrikation einer solchen Anordnung. Ein Halbleiterkörper40 umfasst vorzugsweise einkristallines Silizium. Dieser Körper40 kann ein Bulk-Halbleitersubstrat, eine Schicht, die über einem Substrat ausgebildet ist (z. B. eine epitaktisch aufgewachsene Schicht oder eine Silizium-auf-Isolator-Schicht), oder ein Gebiet innerhalb eines anderen Körpers (z. B. eine Wanne) sein. Darüberhinaus können andere Halbleiter wie z. B. Silizium-Germanium, Gallium-Arsenid verwendet werden. - Eine dielektrische Schicht
42 wird über dem Halbleiterkörper40 ausgebildet. Beispielsweise umfasst die dielektrische Schicht42 ein Oxid wie z. B. Siliziumdioxid. Alternativ kann das Dielektrikum ein Nitrid wie z. B. Silizium-Nitrid oder eine Kombination von Oxid und Nitrid umfassen (z. B. Siliziumoxinitrid oder Oxid-Nitrid-Oxid). Beispielsweise kann das Dielektrikum ein Dielektrikum mit hohem k sein (d. h. ein Dielektrikum mit einer dielektrischen Konstante größer als die von Si3N4). Beispielsweise kann das Dielektrikum ein Hafniumbasiertes Dielektrikum sein. - Eine leitende Gate-Schicht
44 wird über der dielektrischen Schicht42 ausgebildet. Vorzugsweise umfasst die leitende Gate-Schicht eine Silizium-Schicht, insbesondere Polysilizium. Das Polysilizium kann in-situ oder nachdem es abgeschieden ist dotiert werden. Beispielsweise kann amorphes Silizium ab geschieden werden. Die Gate-Schicht44 ist vorzugsweise bis zu einer Dicke zwischen ungefähr 20 nm und ungefähr 60 nm abgeschieden, vorzugsweise ungefähr 30 nm. - Eine Opferschicht
46 wird über der leitenden Gate-Schicht44 ausgebildet. Die Opferschicht wird vorzugsweise aus einem Material ausgebildet, das in Bezug auf andere Materialien in der Anordnung selektiv geätzt werden kann, wobei die anderen Materialien üblicherweise Silizium, Siliziumoxid und Siliziumnitrid sind. Die Opferschicht sollte ebenfalls mit angrenzenden Materialien kompatibel sein, vorzugsweise sollte sie ohne die Verwendung von Barrieren oder anderen Schichten aufgebracht sein. - Vorzugsweise wird die Opferschicht aus Titannitrid ausgebildet. Das TiN kann stöchiometrisch (d. h. gleiche Mengen von Ti- und N-Atomen) sein oder nicht. Dieses Material wird bevorzugt, weil es in Bezug auf Silizium, Siliziumoxid und Siliziumnitrid selektiv geätzt werden kann. Darüber hinaus kann das TiN
46 auf dem Polysilizium44 direkt abgeschieden werden ohne irgendwelche dazwischenliegende Schichten (intervening layers). Wenn eine andere Opferschicht, z. B. Aluminium, verwendet würde, sollte eine Barriereschicht (z. B. Ti und/oder TiN) verwendet werden, um eine Wechselwirkung zwischen dem Aluminium und dem darunterliegenden Silizium zu vermeiden, ebenso wie um eine Oxidation des Aluminiums an seiner Oberfläche zu vermeiden. Das TiN46 wird vorzugsweise bis zu einer Dicke abgeschieden, die durch die Erfordernisse der notwendigen Abstandsstück-Abmessungen bestimmt ist (z. B. zwischen ungefähr 60 nm und ungefähr 100 nm, vorzugsweise ungefähr 90 nm). Beispielsweise wird die Dicke des TiN und Polysiliziums basierend auf den verschiedenen Silizidierungsgeschwindigkeiten von Polysilizium (für das Gate) und einkri stallinem Silizium (für die Source und das Drain) eingestellt. - Nun Bezug nehmend auf
3 werden die leitende Gate-Schicht44 und die Opferschicht46 (und möglicherweise die Gate-Dielektrikum-Schicht42 ) z. B. unter Verwendung einer Maske, die nicht gezeigt ist, in die Form der Gate-Struktur48 strukturiert. Die Gate-Struktur48 weist das Silizium-Gate50 und das Opfer-Gate52 auf. Während nur eine einzelne Gate-Struktur48 dargestellt ist, sollte verstanden werden, dass viele (z. B. Tausende oder Millionen) von ähnlichen Strukturen gleichzeitig ausgebildet werden können. - Zu diesem Zeitpunkt können (nicht gezeigte) leicht dotierte Source- und Drain-Gebiete durch Ionen-Implantation ausgebildet werden. Für n-Kanal Transistoren sind die Dotierstoffe vorzugsweise Arsen oder Phosphor, während für p-Kanal Transistoren die Dotierstoffe vorzugsweise Bor sind. Andere Dotierstoffarten könnten alternativ verwendet werden. Diese leicht dotierten Gebiete werden vorzugsweise in einer Art und Weise selbstjustiert zu der Gate-Struktur
48 implantiert. - Als nächstes wird ein Seitenwand-Abstandsstück angrenzend an die Seitenwände der Gate-Struktur
48 ausgebildet. Vorzugsweise wird eine (nicht gezeigte) Oxid-Schicht konform abgeschieden und bis zu einer gewünschten Höhe anisotrop zurückgeätzt. Anschließend wird eine Nitrid-Schicht konform abgeschieden und anisotrop zurückgeätzt. Vorzugsweise ist die Oxid-Schicht SiO2 und die Nitrid-Schicht ist Si3N4, aber es versteht sich, dass andere Oxid- und/oder Nitrid-Materialien verwendet werden können. Diese Bearbeitung bildet ein Oxid-Abstandsstück54 und Nitrid-Abstandsstück56 aus. Darüber hinaus ist es wünschenswert, aber nicht erforderlich, dass die Nitrid-Schicht über dem Oxid so ausgebildet ist, dass das Nitrid als ein Ätz-Stopp während der Ätzung der Source/Drain Kontaktlöcher dienen kann. Die Halbleiteranordnung kann beispielsweise nur ein einziges Abstandsstück oder mehr als zwei Abstandsstücke (z. B. drei Abstandsstücke) aufweisen. Das Verwenden von sowohl einem Oxid-Abstandsstück54 als auch einem Nitrid-Abstandsstück56 ist wünschenswert, weil das Verwenden von nur einem einzigen Abstandsstück die Struktur nachteilig beanspruchen kann. - Nach dem Ausbilden des Seitenwand-Abstandsstücks
54 /58 , können Source- und Drain-Gebiete58 ausgebildet werden. Vorzugsweise werden die Source- und Drain-Gebiete58 durch Implantieren von Dotierstoffen in einer Art und Weise die selbstjustiert zu den Abstandsstücken54 /56 ist ausgebildet. Die Dotierstoffkonzentration, Dosis und Energieniveaus sind für die Erfindung nicht entscheidend. Wie für die leicht dotierten Gebiete, sind für n-Kanal Transistoren die Dotierstoffe vorzugsweise Arsen oder Phosphor, während für p-Kanal Transistoren die Dotierstoffe vorzugsweise Bor sind. Wieder könnten andere Dotierstoffarten alternativ verwendet werden. - Nun Bezug nehmend auf
4 wird das Opfer-Gate52 in Bezug auf das Seitenwand-Abstandsstück (z. B. das Oxid-Seitenwand-Abstandsstück und das Nitrid-Seitenwand-Abstandsstück) und das Gate-Gebiet50 selektiv entfernt. In dem Fall, wo das Opfer-Gate52 aus TiN ausgebildet ist, kann dieses selektive Entfernen mit einem Ätzen durchgeführt werden, das eine wässrige Lösung verwendet, die NH3 und H2O2 beinhaltet. Beispielsweise kann eine Ätzung bei ungefähr 50°C mit einem Mischungsverhältnis H2O:NH4OH(30%):H2O2(30%) von ungefähr 50:2:1 durchgeführt werden. Solch eine Ätzung sollte das TiN selektiv entfernen, ohne im Wesentlichen Material von dem Seitenwand-Abstandsstück54 /56 , Polysilizium von der Gate-Struktur50 oder Silizium von den Source- und Drain-Gebieten58 zu ent fernen. Wenn ein anderes Opfermaterial (andere Opfermaterialien) verwendet wird (werden), dann kann die Ätzlösung entsprechend ausgewählt werden. -
5 zeigt das Abscheiden einer Metallschicht60 über dem Source- und Drain-Gebiet58 und dem Gate50 . Vorzugsweise wird die Metallschicht60 aus Nickel ausgebildet. Beispielsweise kann eine Nickelschicht durch Chemische Gasphasenabscheidung unter Verwendung von Ni(CO)4 als Prekursor abgeschieden werden. Vorzugsweise wird dieses Material bei atmosphärischem Druck und einer Temperatur von ungefähr 180°C bis ungefähr 230°C (Mond-Prozess) abgeschieden. Andere Abscheidetechniken wie z. B. Physikalische Gasphasenabscheidung oder Verdampfung können alternativ verwendet werden. Die Dicke der Metallschicht60 ist vorzugsweise zwischen ungefähr 5 nm und ungefähr 15 nm, vorzugsweise ungefähr 10 nm. Beispielsweise können andere Metalle wie z. B. Cobalt, Tantal, Titan, Platin oder Molybdän einschließlich ihrer Legierungen (z. B. NixPty) verwendet werden. -
6 zeigt eine Struktur, nachdem die Metallschicht60 mit Silizium-Gebieten50 und58 reagiert hat und nicht-reagierte Teilbereiche der Metallschicht entfernt worden sind. Vorzugsweise kann diese Reaktion bei einer Temperatur von ungefähr 400°C für eine Zeit von ungefähr 5 Sekunden stattfinden, gefolgt von einem Spike-Ausheilen bei ungefähr 500°C nachdem das überschüssige Metall entfernt worden ist. Dieser Silizidierungs-Prozess wird Nickelsilizid ausbilden (oder andere Silizid-Materialien abhängig von dem Metall in Schicht60 ). Die Silizidierungsgebiete64 werden dazu dienen, den Source/Drain-Kontaktwiderstand zu vermindern und können eine Dicke von zwischen ungefähr 20 nm und ungefähr 50 nm haben. - Zu der gleichen Zeit zu der die Silzid-Gebiete
64 ausgebildet werden, wird das Gate50 vorzugsweise, aber nicht notwendigerweise, vollständig silizidiert werden. Das vollständig silizidierte Gate ist in6 mit Bezugszeichen62 bezeichnet. Dieses vollständig silizidierte Gate62 kann eine Dicke von zwischen ungefähr 20 nm und ungefähr 50 nm haben. - Wie oben beschrieben sind die nicht-reagierten Teilbereiche der Metall-Schicht
60 entfernt worden. Dieses nicht-reagierte Metall beinhaltet Teilbereiche der Metallschicht60 über den Seitenwand-Abstandsstücken54 /56 und über den Isolationsgebieten (nicht gezeigt; s. z. B.1 ). Das Entfernen von diesen Leitern verhindert, dass leitende Kurzschlüsse auf dem Chip ausgebildet werden. Vorzugsweise wird dieser Entfernungsprozess mit Königswasser (aqua regia) als Ätz-Chemie durchgeführt. - Obwohl nicht gezeigt, kann die gezeigte Anordnung mit einer dielektrischen Schicht bedeckt sein, wie z. B. einem Oxid oder einem dotierten Oxid. Kontaktlöcher können in diese dielektrische Schicht geätzt werden und leitende Stöpsel (plugs) können ausgebildet werden, um die Source/Drain-Gebiete
58 und das Gate62 , wie gewünscht, elektrisch anzuschließen. Andere Merkmale wie z. B. die Metallisierung sind ebenso der Einfachheit halber weggelassen.
Claims (19)
- Verfahren zum Ausbilden einer Halbleiteranordnung mit den Schritten: Ausbilden eines Gate-Dielektrikums (
42 ) über einem Halbleiterkörper (40 ); Ausbilden einer Silizium-Gate-Schicht (50 ) über dem Gate-Dielektrikum (42 ); Ausbilden einer Opferschicht (52 ) über der Silizium-Gate-Schicht (50 ); Strukturieren der Silizium-Gate-Schicht (50 ) und der Opferschicht (52 ) zum Ausbilden einer Gate-Struktur, wobei die Gate-Struktur ein Silizium-Gate und ein darüberliegendes Opfer-Gate aufweist; Ausbilden eines Seitenwand-Abstandsstücks (54 ,56 ) angrenzend an eine Seitenwand der Gate-Struktur; Dotieren des Halbleiterkörpers zum Ausbilden eines Source-Gebiets (58 ) und eines Drain-Gebiets (58 ), die selbstjustiert zu dem Seitenwand-Abstandsstück (54 ,56 ) sind; Entfernen der Opferschicht selektiv zu dem Seitenwand-Abstandsstück und dem Silizium-Gate; Ausbilden einer Metallschicht (60 ) über dem Source-Gebiet (58 ), dem Drain-Gebiet (58 ) und dem Silizium-Gate (50 ); und Reagieren der Metallschicht mit dem Source-Gebiet, dem Drain-Gebiet und dem Silizium-Gate zum Ausbilden eines silizidierten Source-Kontakts (64 ), eines silizidierten Drain-Kontakts (64 ) und eines silizidierten Gates (62 ), dadurch gekennzeichnet, dass die Opferschicht (52 ) eine Titannitridschicht umfasst und dass das Entfernen der Opferschicht selektiv zu den Source- und Draingebieten (58 ) erfolgt. - Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, dass das Ausbilden des Seitenwand-Abstandsstücks (
54 ,56 ) ein Ausbilden eines Siliziumdioxid-Seitenwand-Abstandsstücks umfasst. - Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, dass das Ausbilden des Seitenwand-Abstandsstücks (
54 ,56 ) ein Ausbilden eines Siliziumnitrid-Seitenwand-Abstandsstücks umfasst. - Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, dass das Ausbilden des Seitenwand-Abstandsstücks (
54 ,56 ) ein Ausbilden eines Oxid-Seitenwand-Abstandsstücks (54 ) und ein Ausbilden eines Nitrid-Seitenwand-Abstandsstücks (56 ) umfasst. - Verfahren nach Patentanspruch 4, dadurch gekennzeichnet, dass das Ausbilden des Nitrid-Seitenwand-Abstandsstücks (
56 ) ein Ausbilden eines Nitrid-Seitenwand-Abstandsstücks umfasst, das von der Gate-Struktur durch das Oxid-Seitenwand-Abstandsstück (54 ) getrennt ist. - Verfahren nach Patentanspruch 4 oder 5, dadurch gekennzeichnet, dass das Ausbilden des Oxid-Seitenwand-Abstandsstücks (
54 ) ein Ausbilden eines Siliziumdioxid-Seitenwand-Abstandsstücks umfasst. - Verfahren nach Patentanspruch 4 oder 5, dadurch gekennzeichnet, dass das Ausbilden des Nitrid-Seitenwand-Abstandsstücks (
56 ) ein Ausbilden eines Si3N4-Seitenwand-Abstandsstücks umfasst. - Verfahren nach einem der Patentansprüche 1 bis 7, dadurch gekennzeichnet, dass das Ausbilden des Gate-Dielektrikums (
42 ) ein Ausbilden eines Gate-Oxids umfasst. - Verfahren nach einem der Patentansprüche 1 bis 7, dadurch gekennzeichnet, dass das Ausbilden des Gate-Dielektrikums (
42 ) ein Abscheiden eines Dielektrikums mit hohem k umfasst. - Verfahren nach einem der Patentansprüche 1 bis 9, dadurch gekennzeichnet, dass das Ausbilden der Silizium-Gate- Schicht (
50 ) ein Abscheiden einer Polysilizium-Schicht umfasst. - Verfahren nach einem der Patentansprüche 1 bis 9, dadurch gekennzeichnet, dass das Ausbilden der Silizium-Gate-Schicht (
50 ) ein Abscheiden von amorphem Silizium umfasst. - Verfahren nach einem der Patentansprüche 1 bis 11, dadurch gekennzeichnet, dass das Entfernen der Opferschicht (
52 ) ein Durchführen eines Titannitrid-Ätzens mit einer NH3 und H2O2 beinhaltenden Lösung umfasst. - Verfahren nach einem der Patentansprüche 1 bis 11, dadurch gekennzeichnet, dass das Entfernen der Opferschicht (
52 ) ein Durchführen eines Titannitrid-Ätzens mit einer NH4OH und H2O2 beinhaltenden, wässrigen Lösung umfasst. - Verfahren nach einem der Patentansprüche 1 bis 13, dadurch gekennzeichnet, dass das Ausbilden der Metall-Schicht (
60 ) ein Ausbilden einer Nickel-Schicht umfasst. - Verfahren nach Patentanspruch 14, dadurch gekennzeichnet, dass das Ausbilden der Metall-Schicht (
60 ) ein Durchführen einer Chemischen Gasphasenabscheidung unter Verwendung von Ni(CO)4 als einen Prekursor umfasst. - Verfahren nach einem der Patentansprüche
1 bis 13, dadurch gekennzeichnet, dass das Ausbilden der Metallschicht (60 ) ein Abscheiden eines hochschmelzenden Metalls umfasst, wobei das hochschmelzende Metall aus einer Gruppe ausgewählt wird, die aus Cobalt, Platin, Titan, Tantal und Molybdän besteht. - Verfahren nach einem der Patentansprüche 1 bis 16, dadurch gekennzeichnet, dass das Reagieren der Metallschicht (
60 ) ein Ausbilden eines vollständig silizidierten Gates (62 ) umfasst. - Verfahren nach einem der Patentansprüche 1 bis 17 weiterhin gekennzeichnet durch ein Entfernen nicht-reagierter Teilbereiche der Metallschicht nach dem Reagieren der Metallschicht.
- Verfahren nach einem der Patentansprüche 1 bis 18, dadurch gekennzeichnet, dass das Dotieren des Halbleiterkörpers ein Implantieren von Dotierstoffen in den Halbleiterkörper (
40 ) ausgerichtet auf das Seitenwand-Abstandsstück (54 ,56 ) umfasst, wobei das Implantieren ein Source-Gebiet (58 ) und ein Drain-Gebiet (58 ) angrenzend an die Gate-Struktur ausbildet, und wobei das selektive Entfernen des Titannitrids erfolgt, ohne im Wesentlichen Material von dem Seitenwand-Abstandsstück (54 ,56 ), Polysilizium von der Gate-Struktur oder Silizium von dem Source-Gebiet (58 ) und Drain-Gebiet (58 ) zu entfernen.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/094,367 | 2005-03-30 | ||
US11/094,367 US7544553B2 (en) | 2005-03-30 | 2005-03-30 | Integration scheme for fully silicided gate |
PCT/EP2006/060632 WO2006103158A2 (en) | 2005-03-30 | 2006-03-10 | Integration scheme for fully silicided gate |
Publications (3)
Publication Number | Publication Date |
---|---|
DE112006000584T5 DE112006000584T5 (de) | 2008-01-10 |
DE112006000584T8 DE112006000584T8 (de) | 2008-04-17 |
DE112006000584B4 true DE112006000584B4 (de) | 2010-04-29 |
Family
ID=36588794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112006000584T Expired - Fee Related DE112006000584B4 (de) | 2005-03-30 | 2006-03-10 | Verfahren zum Ausbilden einer Halbleiteranordnung |
Country Status (3)
Country | Link |
---|---|
US (1) | US7544553B2 (de) |
DE (1) | DE112006000584B4 (de) |
WO (1) | WO2006103158A2 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1914800A1 (de) * | 2006-10-20 | 2008-04-23 | Interuniversitair Microelektronica Centrum | Verfahren zur Herstellung eines Halbleiterbauelements mit mehreren Dielektrika |
US8216894B2 (en) | 2008-06-17 | 2012-07-10 | Nxp B.V. | FinFET method and device |
US8148227B2 (en) * | 2008-10-27 | 2012-04-03 | Infineon Technologies Ag | Method for providing a self-aligned conductive structure |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1496541A1 (de) * | 2003-07-10 | 2005-01-12 | Samsung Electronics Co., Ltd. | Methode zur Herstellung eines MOS Transistors |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5225896A (en) * | 1989-02-01 | 1993-07-06 | U.S. Philips Corporation | Protection element and method of manufacturing same |
US5891784A (en) * | 1993-11-05 | 1999-04-06 | Lucent Technologies, Inc. | Transistor fabrication method |
JPH1117181A (ja) * | 1997-06-26 | 1999-01-22 | Sony Corp | 半導体装置の製造方法 |
US6777759B1 (en) * | 1997-06-30 | 2004-08-17 | Intel Corporation | Device structure and method for reducing silicide encroachment |
US6013569A (en) * | 1997-07-07 | 2000-01-11 | United Microelectronics Corp. | One step salicide process without bridging |
US6087271A (en) | 1997-12-18 | 2000-07-11 | Advanced Micro Devices, Inc. | Methods for removal of an anti-reflective coating following a resist protect etching process |
US6090653A (en) * | 1998-03-30 | 2000-07-18 | Texas Instruments | Method of manufacturing CMOS transistors |
US6100173A (en) * | 1998-07-15 | 2000-08-08 | Advanced Micro Devices, Inc. | Forming a self-aligned silicide gate conductor to a greater thickness than junction silicide structures using a dual-salicidation process |
US6479166B1 (en) * | 1998-10-06 | 2002-11-12 | Case Western Reserve University | Large area polysilicon films with predetermined stress characteristics and method for producing same |
US6271133B1 (en) * | 1999-04-12 | 2001-08-07 | Chartered Semiconductor Manufacturing Ltd. | Optimized Co/Ti-salicide scheme for shallow junction deep sub-micron device fabrication |
US6287925B1 (en) * | 2000-02-24 | 2001-09-11 | Advanced Micro Devices, Inc. | Formation of highly conductive junctions by rapid thermal anneal and laser thermal process |
US6555453B1 (en) | 2001-01-31 | 2003-04-29 | Advanced Micro Devices, Inc. | Fully nickel silicided metal gate with shallow junction formed |
US6787424B1 (en) | 2001-02-09 | 2004-09-07 | Advanced Micro Devices, Inc. | Fully depleted SOI transistor with elevated source and drain |
US6753242B2 (en) | 2002-03-19 | 2004-06-22 | Motorola, Inc. | Integrated circuit device and method therefor |
US6784101B1 (en) * | 2002-05-16 | 2004-08-31 | Advanced Micro Devices Inc | Formation of high-k gate dielectric layers for MOS devices fabricated on strained lattice semiconductor substrates with minimized stress relaxation |
DE10234931A1 (de) * | 2002-07-31 | 2004-02-26 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz |
KR20050084382A (ko) | 2002-12-20 | 2005-08-26 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 반도체 장치의 제조 방법 및 그 제조 방법으로 얻어진반도체 장치 |
FR2853134B1 (fr) | 2003-03-25 | 2005-07-01 | St Microelectronics Sa | Procede de fabrication d'un transistor a grille metallique, et transistor correspondant |
US6902994B2 (en) | 2003-08-15 | 2005-06-07 | United Microelectronics Corp. | Method for fabricating transistor having fully silicided gate |
FR2881575B1 (fr) | 2005-01-28 | 2007-06-01 | St Microelectronics Crolles 2 | Transistor mos a grille totalement siliciuree |
-
2005
- 2005-03-30 US US11/094,367 patent/US7544553B2/en not_active Expired - Fee Related
-
2006
- 2006-03-10 DE DE112006000584T patent/DE112006000584B4/de not_active Expired - Fee Related
- 2006-03-10 WO PCT/EP2006/060632 patent/WO2006103158A2/en not_active Application Discontinuation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1496541A1 (de) * | 2003-07-10 | 2005-01-12 | Samsung Electronics Co., Ltd. | Methode zur Herstellung eines MOS Transistors |
Also Published As
Publication number | Publication date |
---|---|
US7544553B2 (en) | 2009-06-09 |
WO2006103158A3 (en) | 2006-12-07 |
WO2006103158A2 (en) | 2006-10-05 |
DE112006000584T5 (de) | 2008-01-10 |
DE112006000584T8 (de) | 2008-04-17 |
US20060228844A1 (en) | 2006-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102017119616B4 (de) | Abstandshalter für Nanodraht-basierte integrierte Schaltungsvorrichtung und Herstellungsverfahren | |
DE102009055392B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements | |
DE112008000094B4 (de) | CMOS-Vorrichtung mit Dual-Epi-Kanälen und selbstausgerichteten Kontakten und Herstellungsverfahren | |
DE102005020133B4 (de) | Verfahren zur Herstellung eines Transistorelements mit Technik zur Herstellung einer Kontaktisolationsschicht mit verbesserter Spannungsübertragungseffizienz | |
DE102011090163B4 (de) | Halbleiterbauelement mit Austauschgateelektrodenstrukturen und selbstjustierten Kontaktelementen, die durch eine späte Kontaktfüllung hergestellt sind und Herstellungsverfahren dafür | |
DE112007001436B4 (de) | CMOS-Schaltungen mit geringem Kontaktwiderstand | |
DE112008000974B4 (de) | Durch Verformung verbesserte Halbleiterbauelemente und Verfahren zu deren Herstellung | |
DE60001601T2 (de) | Fertigungsverfahren zur Herstellung eines CMOS integrieten Schaltkreises mit vertikalen Transistoren | |
DE102006040764B4 (de) | Halbleiterbauelement mit einem lokal vorgesehenem Metallsilizidgebiet in Kontaktbereichen und Herstellung desselben | |
DE10323013B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes mit PMOS- und NMOS-Transistor | |
DE102009021485B4 (de) | Halbleiterbauelement mit Metallgate und einem siliziumenthaltenden Widerstand, der auf einer Isolationsstruktur gebildet ist sowie Verfahren zu dessen Herstellung | |
DE102007041207B4 (de) | CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung | |
DE112007002306B4 (de) | Verspannter Feldeffekttransistor und Verfahren zu dessen Herstellung | |
DE112008002270B4 (de) | Verfahren zur Herstellung von MOS-Strukturen mit einem geringeren Kontaktwiderstand | |
DE112006002952B4 (de) | Verfahren zur Herstellung von Halbleiteranordnungen mit Spacern | |
DE102005009976A1 (de) | Transistor mit Dotierstoff tragendem Metall im Source- und Drainbereich | |
DE112011101433B4 (de) | Stressor mit eingebetteter Dotierstoff-Monoschicht für hochentwickelten CMOS-Halbleiter | |
DE102010001406B4 (de) | Austausch-Gate-Verfahren auf der Grundlage eines früh aufgebrachten Austrittsarbeitsmetalls | |
DE102010064288B4 (de) | Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten | |
DE102009055393B4 (de) | Verfahren zur Herstellung und Halbleiterbauelement mit besserem Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε | |
DE112004000745B4 (de) | Aufbau und Verfahren zum Bilden eines Feldeffekttransistors mit gekerbtem Gate | |
DE112007000760T5 (de) | Struktur und Herstellungsverfahren für eine selektiv abgeschiedene Verkappungsschicht auf einem epitaxial aufgewachsenen Source-Drain | |
DE10208904B4 (de) | Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement | |
DE102019113425B4 (de) | Finfet-aufbau und verfahren mit reduzierter finnenknickung | |
DE10345374B4 (de) | Halbleiterbauteil mit einem Nickel/Kobaltsilizidgebiet, das in einem Siliziumgebiet gebildet ist und Verfahren zu seiner Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8696 | Reprint of erroneous front page | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |