DE1115490B

DE1115490B - Verfahren und Anordnung zur Gueltigkeitspruefung von in einem binaeren Exzessschluessel dargestellten Informationen

Info

Publication number: DE1115490B
Application number: DEO7341A
Authority: DE
Inventors: Dipl-Ing Hugo Reichert
Original assignee: Olympia Werke AG
Current assignee: Olympia Werke AG
Priority date: 1960-04-11
Filing date: 1960-04-11
Publication date: 1961-10-19
Also published as: CH387988A; US3091391A; GB911051A

Description

Die Erfindung bezieht sich auf ein Verfahren und eine Schaltungsanordnung zur Gültigkeitsprüfung von in einem binären Exzeßschlüssel dargestellten Informationen.

Es wird bei der Entwicklung von elektronischen Rechenmaschinen häufig die Aufgabe gestellt, die in die Maschine eingegebenen Ziffern bei ihrer Verarbeitung innerhalb der Maschine zu verfolgen und an wichtigen Schaltungspunkten der Maschine die erarbeiteten verschlüsselten Informationen daraufhin zu prüfen, ob die Binärziffer- bzw. Bitkombinationen der Informationen innerhalb des verwendeten Schlüssels liegenden Kombinationen entsprechen, ob es sich also bei einer Einzelinformation um ein »gültiges« Zeichen handelt. Ein »ungültiges« Zeichen, d. h. eine Bitkombination, die innerhalb des für die Darstellung der Ziffern benutzten Schlüssels nicht vorhanden ist, soll zu einer Fehlanzeige führen bzw. entsprechende Funktionen auslösen. Besonders wichtig ist eine solche Prüfung bei elektronischen datenverarbeitenden Anlagen, die alphanumerische Informationen verarbeiten, da bei diesen für die Rechenoperationen eindeutig zwischen den zu verrechnenden, verschlüsselten Ziffern und den für die Verrechnung unbrauchbaren, ebenfalls verschlüsselten Buchstaben unterschieden werden muß.

Grundsätzlich ist es möglich, eine Schaltung auszubauen, die für jede gültige Bitkombination einen besonderen Schaltweg vorsieht, bei der das vollständige Zeichen, also sämtliche Bits, zur Prüfung benutzt werden. Diese Schaltungsform erfordert jedoch einen erheblichen Schaltungsaufwand, besonders bei Schlüsseln mit einer großen Bitzahl (6er-Code, 8er-Code usw.). Ferner ist es bekannt, den Informationen darstellenden Bitkombinationen eines Schlüssels ein Prüfbit so hinzuzufügen, daß für alle gültigen Kombinationen eine beispielsweise gerade Anzahl von L-Bits entsteht. Die Zeichen werden dann auf Vorhandensein einer beispielsweise geraden Anzahl von L-Bits geprüft, bei ungerader Anzahl wird ein Fehlersignal abgegeben. Die Nachteile dieses Verfahrens sind leicht zu erkennen. Das Hinzufügen eines Prüfbits erweitert die Zahl der zu verarbeitenden Bits, bei Paralleldarstellung der Zeichen ist also ein zusätzlicher Kanal erforderlich, bei Seriendarstellung zusätzlich die Verarbeitungszeit für eine Binärstelle.

Demgegenüber wird durch das Verfahren zur Gültigkeitsprüfung gemäß der Erfindung eine einfache und zeitsparende Methode zur Prüfung von in einem Exzeßschlüssel binärdezimal verschlüsselten Ziffern angegeben, die außerdem den Aufbau einer einfachen und mit geringem Schaltungsaufwand erstellbaren Verfahren und Anordnung zur Gültigkeitsprüfung von in einem binären Exzeßschlüssel dargestellten Informationen

Anmelder: Olympia Werke A. G., Wilhelmshaven

Dipl.-Ing. Hugo Reichert, Wilhelmshaven, ist als Erfinder genannt worden

Schaltungsanordnung zur Ausführung des Verfahrens ermöglicht.

Gekennzeichnet ist das Verfahren gemäß der Erfindung dadurch, daß die Prüfung durch Feststellen des Vorhandenseins der zur Kennzeichnung der Zugehörigkeit zum Gültigkeitsbereich hinreichenden Zeichenabschnitte vorgenommen wird.

Ferner ist die Schaltungsanordnung zur Ausführung des Verfahrens, bei der die zu prüfende, verschlüsselte Ziffer in einem aus bistabilen, einen Normal- und einen Komplementausgang aufweisenden Schaltgliedern aufgebauten Register gespeichert wird, dadurch gekennzeichnet, daß für jede Bitkombination der die Gültigkeit bestimmenden Zeichenabschnitte eine UND-Schaltung vorgesehen ist, daß die Eingänge der UND-Schaltungen mit den Normal- und Komplementausgängen der für die entsprechenden gültigen Bitkombination vorgesehenen Registerschaltglieder derart verbunden sind, daß beim Auftreten der die Gültigkeit bestimmenden Bitkombinationen die zugehörige UND-Schaltung durchlässig ist.

Die Vorteile und Merkmale des erfindungsgemäßen Verfahrens und der zur Durchführung entwickelten Schaltungsanordnung werden mit HiKe der Beschreibung eines Ausführungsbeispiels an Hand der Zeichnungen erläutert. Dabei zeigt

Fig. 1 die in einem 3-Exzeß-Schlüssel zur Darstellung der Ziffern 0 bis 9 erforderlichen Bitkombinationen,

Fig. 2 die in einem 27-Exzeß-Schlüssel zur Darstellung der Ziffern 0 bis 9 erforderlichen Bitkombinationen,

Fig. 3 eine Schaltungsanordnung zur Ausführung des Verfahrens gemäß der Erfindung für einen 27-Exzeß-Schlüssel gemäß Fig. 2.

109 709/182

3 4

Fig. 1 zeigt die bekannten Kombinationen des bzw. Zeichenzusammenstellungen, deren Vorhanden-

3-Exzeß-Schlüssels. Als weiteres Beispiel für einen sein durch die Schaltung geprüft werden soll, sind ge-

Exzeßschlüssel zeigt Fig. 2 die Bitkombinationen maß der Erfindung nur vier UND-Schaltungen Zi₁

eines Exzeßschlüssels, der in Anlehnung an den bis M₄ mit den Ausgängen verbunden. In bekannter

3-Exzeß-Schlüssel als 27-Exzeß-Schlüssel bezeichnet 5 Weise wird eine UND-Schaltung dann zur Abgabe

werden möge. Analog zu einem wird jede Dezimal- eines Signals durchlässig, wenn an allen ihren Ein-

ziffer binär dargestellt durch Addition der für die gangen ein Signal auftritt. Daher sind diejenigen

Ziffer in einem Schlüssel mit sechs Codeelementen in Eingangsleitungen der UND-Schaltungen, die auf das

der Wertigkeit 32, 16, 8, 4, 2, 1 erhaltenen Bitkombi- Vorhandensein eines binären L ansprechen sollen,

nationen mit der mit diesen Wertigkeitsstufen erhal- io mit dem Normalausgang des zugehörigen bistabilen

tenen Bitkombination der Zahl 27. Schaltgliedes des Verschieberegisters verbunden und

Dem erfindungsgemäßen Verfahren liegt nunfolgen- diejenigen Eingangsleitungen, die auf das Vorhanden-

der Gedanke zugrunde. In einem Exzeßschlüssel be- sein einer binären Null ansprechen sollen, mit dem

sitzen, wie die Fig. 1 und 2 zeigen, acht der zehn Komplementausgang des zugehörigen bistabilen

ZifferndarstellendenBitkombinationenZeichenzusam- 15 Schaltgliedes.

menstellungen, die in keiner weiteren Bitkombination Gemäß den in Fig. 2 dargestellten vier kenninnerhalb aller möglichen Bitkombinationen auf- zeichnenden Kombinationen sind die Eingänge der treten. Und zwar sind es im 3-Exzeß-Schlüssel die UND-Schaltungen M₁ bis M₄ in folgender Weise mit Zeichenabschnitte »ÖL« für die Ziffern »1« bis »4« den Normal- bzw. Komplementausgängen der Flip- und »LO« für die Ziffern »5« bis »8« in den zwei 20 Flops FF₁ bis FF₆ verbunden:
höchsten Binärstellen, im 27-Exzeß-Schlüssel die M₁ dient zur Prüfung auf Vorhandensein des voll-Zeichenabschnitte »OLLL« für die Ziffern »1« bis ständigen Schlüsselzeichens OLLOLL der Dezimal- »4« und »LOOO« für die Ziffern »5« bis »8«. Um ziffer O. Entsprechend diesem Zeichen ist die Eindie Gültigkeit dieser acht Codezeichen eindeutig zu gangsleitung M₁₁ der UND-Schaltung M₁ mit dem prüfen, ist es daher erfindungsgemäß ausreichend, die 25 Komplementausgang von Flip-Flop FF₁, Eingangseingegebenen verschlüsselten Zeichen auf Vorhan- leitung M₁₂ mit dem Normalausgang von FF₂, u_ls mit densein dieser kennzeichnenden Zeichenabschnitte zu dem Normalausgang von FF₃, K₁₄ mit dem Komuntersuchen. Darüber hinaus ist für die Bitkombina- plementausgang von FF₄, U₁₅ mit dem Normaltionen zur Darstellung der Ziffern »0« und »9« eine ausgang von FF₅ und M₁₆ mit dem Normalausgang Prüfung der vollständigen Codekombination auf 30 von FF₀ verbunden.
Richtigkeit erforderlich. M₂ dient zur Prüfung auf Vorhandensein des die

Es ist ersichtlich, daß auf diese Weise die Prüfung Bitkombinationen der Dezimalziffern 1 bis 4 kennaußerordentlich vereinfacht wird und eine eindeutige zeichnenden Zeichenabschnitts OLLL. Dementspre-Aussage über die Gültigkeit liefert, ohne daß dem chend ist die Eingangsleitung M₂₁ der UND-Schaltung verschlüsselten Zeichen ein Prüfbit hinzugefügt wird 35 M₂ mit dem Komplementausgang des Flip-Flops FF₁, oder ein besonderer, die Verarbeitung der Zeichen Eingangsleitung M₂₂ mit dem Normalausgang von erschwerender Schlüssel verwendet werden muß. FF₂, U₂₃ mit dem Normalausgang von FF₃ und M₂₄

Besonders augenfällig wird der Vorteil des er- mit dem Normalausgang von FF₁ verbunden,

findungsgemäßen Verfahrens bei der Betrachtung der M₃ dient zur Prüfung auf Vorhandensein des die

Schaltungsanordnung zur Ausführung des Prüfverfah- 40 Bitkombinationen der Dezimalziffern 5 bis 8 kenn-

rens. Fig. 3 zeigt als Ausführungsbeispiel eine Schal- zeichnenden Zeichenabschnitts LOOO. Entsprechend

tungsanordnung zur Gültigkeitsprüfung von im diesem Zeichenabschnitt ist die Eingangsleitung M₃₁

27-Exzeß-Schlüssel dargestellten Informationen. der UND-Schaltung M₃ mit dem Normalausgang des

In Fig. 3 werden die zu prüfenden verschlüsselten Flip-Flops FF₁ verbunden, Eingangsleitung M₃₂ mit Zeichen über einen Zahleneingang ZE auf ein in be- 45 dem Komplementausgang von FF₂, M₃₃ mit dem kannter Weise aus bistabilen Schaltgliedern FF₁ bis Komplementausgang des Flip-Flops FF₃ und M₃₄ mit FF₆, beispielsweise aus Flip-Hops, aufgebautes dem Komplementausgang FF₄.
Schieberegister gegeben. Die bistabilen Schaltglieder Die UND-Schaltung M₄ dient zur Prüfung auf Vor- FF₁ bis FF₆ sind in bekannter Weise durch Ver- handensein des vollständigen Schlüsselzeichens zögerungsglieder V miteinander verbunden. Die Wir- 50 LOOLOO der Dezimalziffer 9. Entsprechend diesem kungsweise eines solchen Verschieberegisters ist be- Schlüsselzeichen ist die Eingangsleitung M₄₁ der kannt und soll daher im folgenden nicht näher UND-Schaltung M₄ mit dem Normalausgang des erläutert werden. Der zur Verschiebung der In- Flip-Flops FF₁, Eingangsleitung M₄₂ mit dem Komformationen im Register erforderliche Verschiebe- plementausgang von FF₂, M₄₃ mit dem Komplementtakt wird von einer Klemme T auf das Register ge- 55 ausgang von FF₃, M₄₄ mit dem Normalausgang von geben. FF₁, u_i5 mit dem Komplementausgang von FF₅ und

Die bistabilen Schaltglieder des Schieberegisters M₄₆ mit dem Komplementausgang von FF₆ verbunden, besitzen in bekannter Weise jeweils einen Normal- Aus vorstehendem wird ersichtlich, daß jeweils ausgang und einen Komplementausgang. Und zwar eine der UND-Schaltungen M₁ bis M₄ ein Ausgangsmöge in Fig. 3 der rechte Ausgang jeder bistabilen 60 signal abgibt, wenn ihre zugehörige Bitkombination Schaltstufe den Normalausgang darstellen, es möge, _- in dem Verschieberegister gespeichert ist. Die vier in diesem Beispiel auf diesem Ausgang ein Signal "bei Ausgangsleitungen M₁₀ bis M₄₀ der UND-Schaltungen der Binärziffer L auftreten und kein Signal bei der M₁ bis M₄ werden über eine ODER-Schaltung O₁ zu-Binärziffer O. Der linke Ausgang jedes bistabilen sammengeführt und mit dem Eingang der Inverter-Schaltgliedes stellt den Komplementausgang dar, auf 65 stufe I₁ verbunden. Der Ausgang der Inverterstufe Z₁ dem gleichzeitig mit den Signalen auf dem Normal- ist verbunden mit dem Eingang einer UND-Schalausgang die Komplementwerte dieser Signale auf- tung M₅. Ein zweiter Eingang der UND-Schaltung M₅ treten. Entsprechend den vier verschiedenen Zeichen ist verbunden mit einer Eingangsklemme P. An die

Eingangsklemme P wird ein Prüftakt gelegt, der gewährleisten soll, daß die Prüfung auf Gültigkeit der eingespeicherten Bitkombinationen erst dann erfolgt, wenn die vollständige Bitkombination im Register eingespeichert ist. Der Ausgang der UND-Schaltung U₅ führt auf den Ergebnisausgang A, an dem bei Ungültigkeit der zu prüfenden Bitkombination ein Signal zur Fehleranzeige abgegeben wird.

Die Wirkungsweise der Schaltungsanordnung nach Fig. 3 möge im folgenden kurz beschrieben werden: Auf Gültigkeit zu prüfen sei die Bitkombination OLLOOO, ein »ungültiges« Zeichen. Das genannte Zeichen wird auf den Zahleneingang ZE in Serie eingegeben und durch den Verschiebetakt T in das Register aufgenommen. Nach fünf Verschiebetakten an T ist das Zeichen vollständig im Register aus den Flip-Flops FF₁ bis FF₆ gespeichert.

Gemäß der genannten Bitkombination erscheinen Signale an den folgenden Ausgängen der Flip-Flops FF₁ bis FF₆: Am Komplementausgang von FF₁, am Normalausgang von FF₂, am Normalausgang von FF₃, am Komplementausgang von FF'₄, am Komplementausgang von FF₅ und am Komplementausgang von FFg. Wie leicht ersichtlich, erhält keine der UND-Schaltungen U₁ bis M₄ auf sämtlichen Eingangsleitungen ein Signal, es wird also von keiner UND-Schaltung ein Ausgangssignal auf den Ausgangsleitungen M₁₀ bis M₄₀ abgegeben. Dieses Nichtvorhandensein eines Signals wird durch die Inverterstufe Z₁ in ein Ausgangssignal umgeformt. Dieses Ausgangssignal erscheint am ersten Eingang der UND-Schaltung M₅. Der Prüftakt an der Eingangsklemme P möge in seiner Folgefrequenz so gewählt sein, daß immer nach Eingabe eines vollständigen Zeichens in das Verschieberegister aus FF₁ ein Prüftakt auftritt bis FF₆, der die UND-Schaltung M₅ zur Abgabe eines Ausgangssignals veranlaßt. Im gewählten Beispiel hatte die Inverterstufe I₁ ein Ausgangssignal abgegeben, zusammen mit dem erscheinenden Prüftakt gibt die UND-Schaltung somit ein Ausgangssignal an die Klemmet ab, wodurch die Ungültigkeit des geprüften Zeichens angezeigt wird.

Wie leicht ersichtlich, wird ein durch Auftreten eines gültigen Zeichens erzeugtes Ausgangssignal auf einer der Ausgangsleitungen M₁₀ bis M₄₀ der UND-Schaltungen M₁ bis M₄ durch die Inverterstufe Z₁ unterdrückt, am Ausgang der Inverterstufe I₁ und somit am ersten Eingang der UND-Schaltung M₅ tritt kein Signal auf. Beim Eingeben des Prüftaktes an P gibt somit die UND-Schaltung M₅ kein Ausgangssignal ab, was als Kriterium für die Gültigkeit des geprüften Zeichens gewertet wird.

Es möge bemerkt werden, daß die erfindungsgemäße Prüfschaltung auch für parallel verschlüsselte Zeichen benutzt werden kann. Die Bitkombinationen des zu prüfenden Zeichens werden dann in bekannter Weise parallel, also gleichzeitig, in die Flip-Flops FF₁ bis FF₆ des Schieberegisters eingegeben.

Claims

PATENTANSPRÜCHE:

1. Verfahren zur Gültigkeitsprüfung von in einem binären Exzeßschlüssel dargestellten Ziffern, dadurch gekennzeichnet, daß die Prüfung durch Feststellen des Vorhandenseins der zur Kennzeichnung der Zugehörigkeit zum Gültigkeitsbereich hinreichenden Zeichenabschnitte vorgenommen wird.

2. Schaltungsanordnung zur Ausführung des Verfahrens nach Anspruch 1, bei der die zu prüfende verschlüsselte Ziffer in einem aus bistabilen, einen Normal- und einen Komplementausgang aufweisenden Schaltgliedern aufgebauten Register gespeichert wird, dadurch gekennzeichnet, daß für jede Bitkombination der die Gültigkeit bestimmenden Zeichenabschnitte eine UND-Schaltung (M₁ bis M₄) vorgesehen ist und daß die Eingänge der UND-Schaltungen mit den Normal- und Komplementausgängen der für die entsprechende gültige Bitkombination vorgesehenen Registerschaltglieder (FF₁ bis FF₆) derart verbunden sind, daß beim Auftreten der die Gültigkeit bestimmenden Bitkombination die zugehörige UND-Schaltung durchlässig ist.

Hierzu 1 Blatt Zeichnungen