DE1286554B - Mehrere UND- und ODER-Torschaltungen enthaltende logische Schaltung mit Fehleranzeige - Google Patents

Mehrere UND- und ODER-Torschaltungen enthaltende logische Schaltung mit Fehleranzeige

Info

Publication number
DE1286554B
DE1286554B DEI30934A DEI0030934A DE1286554B DE 1286554 B DE1286554 B DE 1286554B DE I30934 A DEI30934 A DE I30934A DE I0030934 A DEI0030934 A DE I0030934A DE 1286554 B DE1286554 B DE 1286554B
Authority
DE
Germany
Prior art keywords
circuit
circuits
exclusive
error
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DEI30934A
Other languages
English (en)
Inventor
Geller Alan Richard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1286554B publication Critical patent/DE1286554B/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection

Description

  • Die Erfindung betrifft eine mehrere UND- und ODER Torschaltungen enthaltende logische Schaltung mit Fehleranzeige zur Durchführung logischer Funktionen an zwei Impulsfolgen.
  • Bei den hier in. Frage stehenden logischen Operationen, die auf Impulsfolgen angewendet werden, können Fehler auftreten. Aus Curt Rindt, »Handbuch für Hochfrequenz- und Elektro-Techniker«, Bd. IV, 1957, S. 28, Absatz 2 und 3, ist es bekannt, Fehler in der Nachrichtenverarbeitung durch Redundanzen, die in die Impulsfolgen eingefügt werden, erkennbar zu machen.
  • Aufgabe der Erfindung ist es, eine Schaltung der eingangs genannten Art so auszugestalten, daß unter Verwendung von Prüfimpulsen Fehler mit einfachen Mitteln aufgedeckt werden.
  • Die Erfindung ist gekennzeichnet durch eine Prüfschaltung für in den Impulsfolgen enthaltene Prüfimpulse, enthaltend eine erste exklusive ODER-Schaltung, die mit zwei Eingängen an zwei Eingangsleitungen für die Impulsfolgen und mit zwei weiteren Eingängen unter Zwischenschaltung einer zweiten und dritten exklusiven ODER-Schaltung an Ausgänge der Torschaltungskombination angeschlossen ist und deren Ausgang als Fehleranzeige dient. Die Erfindung macht sich dabei den Umstand zunutze, daß Prüfimpulse, die den Impulsfolgen angeheftet sind, am Ausgang der Torschaltungskombination in. einer ganz bestimmten Ordnung auftreten müssen. Diese ausgangsseitigen Prüfimpulse werden nach der Erfindung mit den eingangsseitig vorhandenen Prüfimpulsen verglichen, und wenn dieser Vergleich nicht zu dem der Torschaltungskombination entsprechenden Ergebnis führt, dann wird daraus eine Fehleranzeige abgeleitet.
  • Umfaßt die Torschaltungskombination nur UND-Schaltungen und ODER-Schaltungen, dann ist eine sehr einfache Ausgestaltung der Erfindung möglich, die gekennzeichnet ist durch eine Vielzahl von UND-Schaltungen und eine Vielzahl von ODER-Schaltungen der Torschaltkombination, die eingangsseitig an die zwei Eingangsleitungen für die Impulsfolgen angeschlossen sind und wobei. die UND-Schaltungen ausgangsseitig an ein Ergebnisregister und an die zweite exklusive ODER-Schaltung und die ODER-Schaltungen ausgangsseitig an das Ergebnisregister und an die dritte exklusive ODER-Schaltung angeschlossen sind. Da bei dieser Ausgestaltung der Erfindung nur zwei Impulsfolgen verarbeitet werden, an denen eingangsseitig entweder ein Prüfimpuls angehängt ist oder nicht, ist immer dann ein Fehler vorgekommen, wenn die Summe der eingangsseitigen Prüfimpulse und die der ausgangsseitigen Prüfimpulse ungeradzahlig ist. Dieser Umstand kann dann unmittelbar gemäß einer bevorzugten Weiterbildung der Erfindung zur Anzeige einer fehlerhaften Operation und einer fehlerfreien Operation ausgenutzt werden, die dadurch gekennzeichnet ist, daß der Ausgang der ersten exklusiven ODER Schaltung eine Fehlerleitung ist, auf der im Falle ungeradzahlig in die erste exklusive ODER-Schaltung eingespeister Prüfimpulse ein Fehlersignal ausgelöst wird und die über einen Inverter an eine Nichtfehlerleitung angeschlossen ist, auf der bei geradzahlig eingespeisten Prüfimpulsen das komplementäre Signal als Nichtfehlersignal ausgelöst wird.
  • Die Erfindung wird nun an Hand der Zeichnung an Hand zweier Ausführungsbeispiele näher erläutert, aus denen sich weitere wesentliche Merkmale der Erfindung ergeben. In. der Zeichnung zeigt F i g.1 im Blockdiagramm ein erstes Ausführungsbeispiel nach der Erfindung, F i g. 2 ebenfalls im Blockdiagramm ein zweites Ausführungsbeispiel nach der Erfindung, F i g. 3 im Blockschema die Arbeitsweise von Torschaltungen des ersten Ausführungsbeispiels, F i g. 4 im Blockschema die Arbeitsweise der Prüfschaltung des ersten Ausführungsbeispiels, F i g. 5 im Blockdiagramm die Arbeitsweise des Ergebnisregisters aus F i g. 1 und F i g. 6 eine Tabelle zur Erläuterung des der Erfindung zugrunde liegenden Konzeptes.
  • Gemäß F i g. 1 werden zwei Impulsfolgen, umfassend je acht Nachrichtenimpulse und einen Prüfimpuls, über eine X-Leitung und eine Y-Leitung eingespeist. Die einzelnen Nachrichtenimpulse beider Impulsfolgen gelangen sowohl an UND-Schaltungen 10 als auch an ODER-Schaltungen 12. Die Ausgänge der UND-Schaltungen 10 werden in eine exklusive ODER-Schaltung 16 und die Ausgänge der ODER-Schaltungen 12 in eine exklusive ODER-Schaltung 18 eingespeist. Außerdem werden alle Ausgänge der UND-Schaltungen 10 in eine jeweils zugeordnete UND-Schaltung von mehreren UND-Schaltungen 20 eingespeist, so daß, wenn diese UND-Schaltungen über ein Signal auf der UND-Leitung 2 vorbereitet werden, eine Vielzahl von zugeordneten ODER Schaltungen 22 entsprechende Stufen 24 eines nachgeschalteten Registers beaufschlagt. Die UND-Schaltungen 20 und die ODER-Schaltungen 22 sprechen auch auf die Ausgänge der exklusiven ODER-Schaltung 16 an. In entsprechender Weise beaufschlagen die UND-Schaltungen 26 die ODER-Schaltungen 22, wenn ein Signal auf der ODER-Leitung 4 vorliegt. Mit anderen Worten, die Stufen 24 des Registers sprechen entweder auf die UND-Schaltungen 10 oder auf die ODER-Schaltungen 12 sowie auf die zugehörigen Prüfimpulse der exklusiven ODER-Schaltungen 16 bzw. 18 an. Die Ausgänge der exklusiven ODER Schaltungen 16 und 18 werden außerdem in die exklusive ODER-Schaltung 14 eingespeist, so daß auf der Fehlerleitung 6 ein Fehlersignal erzeugt wird, wenn eine ungerade Zahl von Eingängen an der exklusiven ODER-Schaltung 14 vorliegt. Die UND-Schaltungen 10 und die exklusiven ODER-Schaltungen 16 sowie die ODER-Schaltungen 12 und die exklusiven ODER-Schaltungen 18 erzeugen, unabhängig davon, ob eine UND-Operation oder eine ODER-Operation durchgeführt wird, Ausgänge, die bei diesen Operationen in die exklusive ODER-Schaltung 14 eingespeist werden. Die Ausgänge der UND-Schaltungen 10 und der ODER-Schaltungen 12 werden noch besonders weiterverarbeitet, und zwar nach Maßgabe eines Signals auf der UND-Leitung 2 bzw. der ODER-Leitung 4. Wenn weder die UND-Leitung 2 noch die ODER-Leitung 4 beaufschlagt ist, werden die Stufen 24 nicht geschaltet. Weitere Einzelheiten der Ausgestaltung der Schaltung nach F i g.1 ergeben sich aus der nun folgenden Erläuterung der F i g. 3 bis 6.
  • Gemäß F i g. 3 ist eine Vielzahl von UND-Schaltungen mit 10 bezeichnet. Jede dieser UND-Schaltungen spricht auf über die X-Leitung und die Y-Leitung eingespeiste Impulse an und erzeugt Signale auf den Leitungen UND 0, UND 1 ... UND 7. Entsprechend sind mehrere ODER-Schaltungen 12 vorgesehen, die Signale auf zugeordneten Leitungen ODER 0, ODER1... ODER 7 erzeugen, und zwar nach Maßgabe zugeordneter Impulspaare, enthaltend gleiche Eingangsimpulse, wie z. B. X0, Y0. Die Ausgangssignale der UND-Schaltungen 10 und der ODER-Schaltungen 12 werden in eine Inverterschaltung eingespeist, für die der Einfachheit halber nur die Inverterschaltung 28 dargestellt ist.
  • Der Ausgang der Schaltung nach F i g. 3 gelangt, wie in F i g. 4 dargestellt, in exklusive ODER-Schaltungen 16 bzw. 18. Der Ausgang dieser exklusiven ODER-Schaltungen wird in die exklusive ODER-Schaltung 14 eingespeist, in die auch über die Leitungen XP und YP die Prüfimpulse eingespeist werden, und zwar diejenigen für die ODER-Schaltungen und diejenigen für die UND-Schaltungen unabhängig voneinander, so daß die Prüfung der UND-Operation und der ODER-Operation unabhängig voneinander vorgenommen werden kann. Diese Prüfimpulse werden jedoch beide jederzeit erzeugt, so daß sie an der exklusiven ODER-Schaltung 14 vorliegen, deren Ausgang dann einen Fehler anzeigt, wenn in den UND-Schaltungen oder in den ODER-Schaltungen ein Fehler vorgekommen ist, und zwar unabhängig davon, ob der Fehler nun in den UND-Schaltungen oder in den ODER-Schaltungen aufgetreten ist. Der Ausgang der exklusiven ODER-Schaltung 14 ergibt eine Fehleranzeige auf der Fehlerleitung 8 oder als Komplement dazu über den Inverter 30 eine Nichtfehleranzeige auf der Nichtfehlerleitung 9.
  • Das Register ist im einzelnen in F i g. 5 dargestellt und enthält, wie bereits erwähnt, eine Vielzahl von Stufen 24, und zwar je eine für jeden Datenimpuls, eine für den Prüfimpuls und gegebenenfalls eine für den Fehler. Jede dieser Stufen 24 wird vor- oder rückgeschaltet durch einen entsprechenden UND-Impuls oder einen entsprechenden ODER-Impuls, je nachdem, ob eine UND-Operation oder eine ODER-Operation in Frage kommt. Während einer UND-Operation sprechen die UND-Schaltungen 20a, 20b auf die Ausgänge und die Komplemente dieser Ausgänge der UND-Schaltungen 10 an. Während einer ODER-Operation sprechen die UND-Schaltungen 26a, 26b auf die Ausgänge der ODER-Schaltungen 12 an, je nachdem, ob die Impulse eine 1 oder eine 0 sind. Auf diese Weise kann der Prüfimpuls für die Aufzeichnung in den Stufen 24 separiert werden.
  • Das der Erfindung zugrunde liegende Konzept wird für eine drei Impulse umfassende Folge an Hand der Tabelle aus F i g. 6 erläutert. In der Spalte d der Tabelle ist beispielsweise ein X-Wert 011 mit einem Prüfimpuls P angegeben. In Zeile E der Tabelle ist ein Y-Wert 100 ohne Prüfimpuls angegeben. Das Ergebnis der ODER-Operation mittels dieser beiden Werte ist zuoberst und das der UND-Operation darunter im Kreuzpunkt der Spalte d mit der Zeile E angegeben. Das ODER-Ergebnis lautet 111 ohne Prüfimpuls, und das UND-Ergebnis lautet 000 mit Prüfimpuls. Für den X-Wert und das UND-Ergebnis liegt ein Prüfimpuls vor; dagegen nicht für den Y-Wert und das ODER-Ergebnis; die Prüfung ist gerade (zwei Prüfimpulse), und es liegt kein Fehler vor. Die anderen in der Tabelle gemäß F i g. 6 aufgezeichneten Beispiele zeigen, daß die Gesamtzahl der richtigen Prüfimpulse immer geradzahlig ist (Null, Zwei oder Vier). Wenn dagegen sich eine ungerade Zahl von Prüfünpulsen ergibt, dann ist dies ein Zeichen dafür, daß ein Fehler vorgekommen ist. In F i g. 2 ist ein abgeändertes Ausführungsbeispiel der Erfindung dargestellt. Die Schaltung nach F i g. 2 enthält zum Unterschied gegenüber der aus F i g. 1 zusätzlich eine Vielzahl von exklusiven ODER-Schaltungen 13, die eine exklusive ODER-Operation auf die entsprechenden Impulse der eingespeisten Impulsfolgen anwendet. Außerdem ist eine zugehörige exklusive ODER-Schaltung 19 vorgesehen. Schließlich sind zusätzliche UND-Schaltungen 27 mit einer vorbereitenden EXKLUSIV-ODER-Leitung 3 vorgesehen, über die die Ausgänge der exklusiven ODER-Schaltung 19 in die Stufen 24 des Registers eingespeist werden. Der Ausgang der exklusiven ODER-Schaltung 19 steht für alle Prüfimpulse der eingespeisten Impulsfolgen und ist äquivalent den zwei Prüfimpulsen, die den eingespeisten Impulsfolgen angehören. Der Ausgang der exklusiven ODER-Schaltung 19 wird in eine exklusive ODER-Schaltung 14a eingespeist, die der exklusiven ODER-Schaltung 14 aus F i g. 1 entspricht, und erzeugt dort ein Fehlersignal. Bei dieser Ausführungsform ist es möglich, die Richtigkeit des Ausganges der exklusiven ODER-Schaltung 19 zu prüfen, indem man einen Vergleich mit der Gleichheit der zwei Prüfimpulse am Eingang einer exklusiven ODER-Schaltung 15 vornimmt. Hierdurch ergibt sich eine zusätzliche Prüfungsmöglichkeit. Die exklusive ODER-Schaltung 15 erzeugt ein Fehlersignal, wenn ein Ausgang der exklusiven ODER-Schaltung 19 vorliegt, im Falle die eingangsseitig eingespeisten Prüfimpulse gleich sind.

Claims (3)

  1. Patentansprüche: 1. Mehrere UND- und ODER-Torschaltungen enthaltende logische Schaltung mit Fehleranzeige zur Durchführung logischer Funktionen an zwei Impulsfolgen, gekennzeichnet durch eine Prüfschaltung für in den Impulsfolgen enthaltene Prüfimpulse, enthaltend eine erste exklusive ODER-Schaltung (14), die mit zwei Eingängen (XP, YP) an zwei Eingangsleitungen (X, Y) für die Impulsfolgen und mit zwei weiteren Eingängen unter Zwischenschaltung einer zweiten und dritten exklusiven ODER-Schaltung (16, 18) an Ausgänge der Torschaltungskombination (10, 12) angeschlossen ist und deren Ausgang als Fehleranzeige dient.
  2. 2. Schaltung nach Anspruch 1, gekennzeichnet durch eine Vielzahl von UND-Schaltungen (10) und eine Vielzahl von ODER-Schaltungen (12) der Torschaltungskombination, die eingangsseitig an die zwei Eingangsleitungen (X, Y) für die Impulsfolgen angeschlossen sind und wobei die ÜND-Schaltungen (10) ausgangsseitig an ein Ergebnisregister (24) und an die zweite exklusive ODER-Schaltung (16) und die ODER-Schaltungen (12) ausgangsseitig an das Ergebnisregister (24) und an die dritte exklusive ODER-Schaltung (18) angeschlossen sind.
  3. 3. Schaltung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß der Ausgang der ersten exklusiven ODER-Schaltung (14) eine Fehlerleitung (8) ist, auf der im Falle ungeradzahlig in die erste exklusive ODER-Schaltung (14) eingespeister Prüfimpulse ein Fehlersignal ausgelöst wird und die über einen Inverter (30) an eine Nichtfehlerleitung (9) angeschlossen ist, auf der bei geradzahlig eingespeisten Prüfimpulsen das komplementäre Signal als Nichtfehlersignal ausgelöst wird.
DEI30934A 1965-10-18 1966-05-26 Mehrere UND- und ODER-Torschaltungen enthaltende logische Schaltung mit Fehleranzeige Withdrawn DE1286554B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US49725765A 1965-10-18 1965-10-18

Publications (1)

Publication Number Publication Date
DE1286554B true DE1286554B (de) 1969-01-09

Family

ID=23976091

Family Applications (1)

Application Number Title Priority Date Filing Date
DEI30934A Withdrawn DE1286554B (de) 1965-10-18 1966-05-26 Mehrere UND- und ODER-Torschaltungen enthaltende logische Schaltung mit Fehleranzeige

Country Status (4)

Country Link
US (1) US3459927A (de)
DE (1) DE1286554B (de)
FR (1) FR1497327A (de)
GB (1) GB1090520A (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1288628B (de) * 1966-09-30 1969-02-06 Siemens Ag Verfahren und Schaltungsanordnung zur gesicherten UEbertragung von kodierten Nachrichtenzeichen, wobei jedes Nachrichtenzeichen durch zwei oder mehr Modulationsmerkmale uebertragen wird
US4035626A (en) * 1976-03-29 1977-07-12 Sperry Rand Corporation Parity predict network for M-level N'th power galois arithmetic gate
USRE34363E (en) 1984-03-12 1993-08-31 Xilinx, Inc. Configurable electrical circuit having configurable logic elements and configurable interconnects
US4870302A (en) * 1984-03-12 1989-09-26 Xilinx, Inc. Configurable electrical circuit having configurable logic elements and configurable interconnects
GB2202355B (en) * 1985-02-27 1989-10-11 Xilinx Inc Configurable storage circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2854192A (en) * 1954-11-23 1958-09-30 Ibm Timing and data selection means for a register display device
NL202134A (de) * 1954-11-23
DE1074891B (de) * 1956-04-27 1960-02-04 Western Electric Company, Incorporated, New York N Y (V St A) (V St A) I Vergleichsschaltung zur Erzeugung eines Ausgangs-Signals, das den relativen Wert von zwei Zahlen anzeigt
US3114130A (en) * 1959-12-22 1963-12-10 Ibm Single error correcting system utilizing maximum length shift register sequences
US3188609A (en) * 1962-05-04 1965-06-08 Bell Telephone Labor Inc Method and apparatus for correcting errors in mutilated text
US3196259A (en) * 1962-05-09 1965-07-20 Sperry Rand Corp Parity checking system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Also Published As

Publication number Publication date
FR1497327A (fr) 1967-10-06
US3459927A (en) 1969-08-05
GB1090520A (en) 1967-11-08

Similar Documents

Publication Publication Date Title
DE2023741A1 (de) Testeinrichtung für komplexe, eine Vielzahl von Anschlußstiften aufweisende Funktionslogikschaltungen
DE2536625C2 (de) Paritätsprüfschaltung für ein binär zählendes Register
DE2715029C3 (de) Schaltungsanordnung zur Diagnose oder Prüfung von funktionellen Hardware-Fehlern in einer digitalen EDV-Anlage
DE2952631C2 (de) Schaltungsanordnung zur Diagnose einer Datenverarbeitungsanlage
DE1524135A1 (de) Fehlersuchverfahren fuer ein Speichersystem
DE1959231A1 (de) Verfahren und Vorrichtung zur Korrektur von bis zu drei Fehlern eines aus 23 Bits bestehenden Codewortes
AT391765B (de) Einrichtung zur signaltechnisch sicheren darstellung eines meldebildes
DE1286554B (de) Mehrere UND- und ODER-Torschaltungen enthaltende logische Schaltung mit Fehleranzeige
DE1257457B (de) Vorrichtung zum Erkennen von sich in Mehrfachausgaengen aeusserden Fehlern in einer ausgewaehlten Zeile oder Spalte einer ebenen bzw. kubischen Kreuzpunktanordnung
DE3838940A1 (de) Schaltung mit testfunktionsschaltung
DE2628847A1 (de) Selbstpruefende lese- und schreibschaltung
DE3324313A1 (de) Einrichtung zur signaltechnisch sicheren darstellung von information auf einem datensichtgeraet
DE3019473C2 (de) Logikanalysator
DE2534454A1 (de) Schaltungspruefgeraet
EP0031025B1 (de) Fehlererkennungs- und -korrektureinrichtung für eine logische Anordnung
DE3918886C2 (de) Rücksetzanordnung in einer Datenverarbeitungseinheit
EP0508061B1 (de) Schaltungsanordnung zum Testen integrierter Schaltungen
DE2333194A1 (de) Einbaumessgeraet fuer elektronische anlagen
DE2812241C2 (de) Einrichtung zur Dateneingabe und Datenausgabe in bzw. aus einem Mikroprozessor
DE2854301C2 (de)
DE2646081C2 (de) Verfahren mit einem binären Logik- oder Verdrahtungs-Testgerät, zur seriellen Zustandsabfrage der jeweils noch nicht aktiviert gewesenen Anschlüsse eines Prüflings
DE2365718C3 (de) Dateneingabeeinrichtung mit dynamischer Datenanzeige
DE2131848C3 (de) Verfahren und Vorrichtung zur Fehlererkennung und -korrektur
DE1524263B2 (de) Schaltung zum pruefen eines binaerzaehlers
DE2030763B2 (de) Codewandler zur Umwandlung eines ternären Codes mit beschränkter Disparität in einen binären Code

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee