DE1524135A1 - Fehlersuchverfahren fuer ein Speichersystem - Google Patents

Fehlersuchverfahren fuer ein Speichersystem

Info

Publication number
DE1524135A1
DE1524135A1 DE19661524135 DE1524135A DE1524135A1 DE 1524135 A1 DE1524135 A1 DE 1524135A1 DE 19661524135 DE19661524135 DE 19661524135 DE 1524135 A DE1524135 A DE 1524135A DE 1524135 A1 DE1524135 A1 DE 1524135A1
Authority
DE
Germany
Prior art keywords
parity
memory
circuit
address
check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19661524135
Other languages
English (en)
Other versions
DE1524135C3 (de
DE1524135B2 (de
Inventor
Ottaway Gerald H
Klaus Tertel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1524135A1 publication Critical patent/DE1524135A1/de
Publication of DE1524135B2 publication Critical patent/DE1524135B2/de
Application granted granted Critical
Publication of DE1524135C3 publication Critical patent/DE1524135C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Control Of Position Or Direction (AREA)
  • Debugging And Monitoring (AREA)
  • Detection And Correction Of Errors (AREA)

Description

Böbiingen, 20. Juni 1969
Anmelderin: International Business Machines Corporation
Armonk, N. Y. 10 504
Aktenzeichen: Neuanmeldung
Aktenz. d. Anm.: Docket 7803; Ge 21/65
Fehlersuchverfahren für ein Speichersystem
Die Erfindung betrifft ein Fehlersuchverfahren für ein Speichersystem mit Paritätsprüfung.
' Beim Betrieb von Datenverarbeitungsanlagen sind automatisch ablau-
I
fende Maschinengänge vorgesehen, in denen die Anlage auf Fehlerquellen hin untersucht wird. Eine Bedingung für diese automatische Selbstüberprüfung der Anlage besteht darin, daß ein mit Sicherheit fehlerfreier Steuerteil in der Anlage vorhanden ist, der die Prüfung übernehmen kann. Die Selbstüberprüfung dieses Steuerteüs ist bis jetzt nicht allgemein möglich. In Rechenanlagen, die von einem mit Makroinstruktionen arbeitenden Ablaufsteuerungsspeicher gesteuert werden, fehlt die Selbstüberprüfung dieses Steuerteüs. Ein Ablaufsteuerungsspeicher besteht häufig
009828/1374
" jeue Unterlaaen (Art. 7 g ι Ab·. 2 Nr. 1 a»n 3 am»
aus einem Festwertspeicher, der in üblicher Weise adressiert wird. Die Adressierung des Speichers erfolgt über Treiber- und Torkreise, die über Treiber- und Torentschlüssler ausgewählt werden. Die Ausgangssignale des Speichers steuern die DatenkanäleXder Rechenanlage.
Ein gebräuchlicher Ablaufsteuerungsspeicher enthält an Adressenregister und vier Entschlüssler. Die Entschlüssler steuern die individuellen Treiber und Tore, über die die einzelnen Speicherplätze angewählt werden. In den Entschlüsslern auftretende Fehlerquellen können die Ansteuerung falscher Speicherplätze und damit nicht erkennbare Fehler verursachen.
Es ist das Ziel der Erfindung, Fehler in den Entschlüsslern, Treiberund Torkreisen zu lokalisieren und insbesondere auch solche Fehler ausfindig zu machen, die als Folge von Kurzschlüssen in den einzelnen Schaltelementen auftreten und sogenannte doppelte Lesefehler verur-Sachen. Weiterhin soll durch die Erfindung die Adressen der Speicherplätze in eine Paritätsprüfung einbezogen werden.
I
Gemäß der Erfindung wird deshalb vorgeschlagen, daß die einzelnen Teilkreise der Ansteuerungswege systematisch nacheinander gesperrt und jeweils de restlichen Teilkreise adressiert und erregt werden
009828/1374 ' " 3 "
und daß der dem jeweils adressierten Ansteuerung sweg zugeordnete Ausgang des Speichers über einen Paritätsprüfkreis einer "Nicht NuIl"-Prüfung unterzogen und "Nicht Null"-Ausgangs signale als Fehler angezeigt werden.
Zur Feststellung intermittierender Fehler wird vorgeschlagen, über eine Wiederholungsschaltung die einzelnen Prüfgänge mehrmals durchzuführen.
Weiterhin wird vorgeschlagen, daß die Parität eines im Speicher gespeicherten Wortes in bezug auf die Parität der Adresse des Speicherplatzes festgelegt wird, in einem ersten Zyklus die Parität des Speicherplatzes in einem Verriegelungskreis gespeichert und in einem zweiten Zyklus die Parität des aus diesem Speicherplatz ausgelesenen Wortes mit dem Inhalt des Verriegelungskreises verglichen wird.
Besondere Vorteile ergeben sich dadurch, daß in Speicherplätzen mit gerader Parität der Adresse Worte mit ungerader Parität gespeichert werden und umgekehrt.
Die Erfindung ist im folgenden an Hand eines in der Zeichnung dargestellten Ausführungsbeispieles näher erläutert.
&4D OFUGINAL
009828/ 1374
7803 - 4 -
Ein Ablauf steuerungs speicher 101 wird über Tore 102 und Treiber 103 angesteuert. Der Ausgang des Ablaufsteuerungsspeichers 101 ist über die Leseverstärker 105 bis 108 mit dem Datenregister. 109 des Ablaufsteuerungsspeichers verbunden. Das Datenregister 109 ist mit einem Paritätsbitgenerator 110, einem'Paritätsprüfkreis 111 und einem Prüf-
,, ' ,, verbunden
kreis 112 für eine Mikrooperation Nicht Null1'-Prüfung< Der Adressenteil des Datenregisters 109 steht mit dem Adressenregister 113 des Ablaufsteuerungsspeichers in Verbindung. Das Adressenregister 113 steuert direkt die Entschlüssler 114 und 115 für die Tore und die Entschlüssler 116 und 117 für die Treiber. Der Teil des Datenregisters für die Mikrooperation (Bits 1 bis 9) eignet sich dazu, eine in der Zeichnung nicht dargestellte Datenverarbeitungsanlage zu überwachen. Die Adressenteile Bits 10 bis 15 und 16 bis 21 werden über die UND-Schalter 124 und 125 ins Adressenregister 113 übertragen, um die nächste Mikrooperation zu erhalten. Das Bit Q_ des Adressenregisters 113 wird vom Paritätsbitgenerator 110 bestimmt und über den Verriegelungskreis 126 zum Paritätsprüfkreis 111 geführt.
Bei der Fehlersuchoperation kann durch die Schalter 151 das Adressenregister 113 auf einen bestimmten Wert und durch den Schalter 152 die ständige Wiederholung der Mikrooperation zur Eingrenzung intermittie-
7803 . 5-
0 0-9 828/1374
render Fehler eingestellt werden. Um Kurzschlüsse in Transistoren festzustellen, sind die Schalter 153 der Reihe nach mit den Treiberentschlüsslern 117 und 116 und den Torentschlüsslern 115 und 114 so verbunden, daß der jeweilige Entschlüssler gesperrt werden kann. Sobald die Schalter 153-1 und 153-2 betätigt sind, sind beide Torentschlüssler 114 und 115 gesperrt. Ein Ausgangs signal des Ablaufsteuerungsspeichers 101 hat ein Ausgangs signal des Prüfkreises 112 für die Mikrooperation "Nicht Null"-Prüfung zur Folge, das über den UND-Schalter 155 und den Paritätsprüfkreis 111 das Fehler signal hervorruft.
Der Zweck des Fehlersuchverfahrens besteht darin, zunächst einen geeigneten Teil der Anlage auszuprüfen, der dann den restlichen Teil der Anlage selbständig überprüfen kann. Es ist vorteilhaft, dafür den Ablaufsteuerungsspeicher zu verwenden.
Da der Ablauf steuerungs speicher in eine" Paritätsprüfung einbezogen ist, ist der wahrscheinlichste Fehler, der unbemerkt auftreten könnte, ein Kurzschluß in einem Treiber- oder Tortransistor. Entsprechende Fehler können in Dioden und Widerständen entstehen und lassen nicht angesteuerte Treiber oder Tore ausgewählt erscheinen. Diese Kurzschlüsse können doppelte Lesefehler verursachen. Ein falsches Wort
009828/1374 " _6_
wird zusammen mit einem ausgewählten Wort ausgelesen und die Bits beider überlagern sich. Es ist möglich, daß diese doppelt ausgelesenen Lesesignale die Paritätsprüfung als echte Lesesignale überstehen.
Ein weiterer möglicher Fehler kann durch eine Unterbrechung in einer Treiber-, Tor- oder Entschlüsslerschaltung entstehen. Solche Fehler hätten ein fehlerhaftes Auslesen des Speichers, d. h., einen Mikrooperationscode mit Nullen, zur Folge; dieser würde aber in der Mikrooperation "Nicht Null"-Prüfung als Fehler angezeigt.
Die Erkennung von Schaltkreisunterbrechungen ist meist einfach, da die Datenverarbeitungsanlage im Falle ihres Auftretens stoppen würde.
Die Erkennung von Kurzschlüssen in Bauteilen ist mit üblichen Fehlersuchmethoden ohne zusätzliche Schalteinrichtungen nicht einfach. Demzufolge wird die Prüfung auf Kurzschlüsse in Bauteilen zuerst durchgeführt. Die weiteren Prüfungen, die die Prüfung auf Unterbrechungen beinhalten, werden mittels ohnehin vorhandenen Maschineneinheiten durchgeführt. Bei der Prüfung der Tr.eiber und Tore des Ablaufsteuerungsspeichers werden auch die Leseverstärker und Paritätsschaltkreise des Speichers aus geprüft.
7803 , - 7 -'
009828/1374
Das Ablaufsteuerungs speicher system besteht aus einem Ablaufsteuerungsspeicher 101, der über die Tore 102 und die Treiber 103 angesteuert wird und dessen Ausgänge mit Leseverstärkern 105 bis 108 verbunden sind. Die Ausgangssignale des Speichers 101 ergeben einen Mikrooperationscode mit Bits 1 bis 9 und eine zweiteilige Adresse mit den Bits 10 bis 15 und 16 bis 21. Diese werden zum Datenregister des Ablaufsteuerungsspeichers geführt und von da zum Paritätsgenerator 110, Paritätsprüfkreis lllund zum Prüfkreis 112 der Mikrooperation "Nicht Null". Die beiden Adressenteile des Datenregisters 109 sind mit dem Adressenregister 113 verbunden, das direkt die Torentschlüssler 114, 115 und die Treiberentschlüssler 116, 117 steuert. Das Adressenregister 113 steuert auch die Auswahl der Leseverstärker über die Auswahllogik 118 und die Tore 119 bis 123. Die Leseverstärkerauswahl gestattet die Adressierung eines 56 Bit-Ablaufsteuerungsspeichers und ergibt einen 22 Bit-Ausgang zum Datenregister 109. Der MikroOperationsteil des Datenregisters 109, Bits 1 bis 9, kann die nicht gezeigte Datenverarbeitungsanlage.durch Steuerung der Datenkanäle überwachen. Die Adressenteile, bestehend aus den Bits 10 bis 15 und 16 bis 21, werden über die UND-Schalter 124 und 125 in das Adressenregister 113 übertragen und stellen die Adresse für die nächste MikroOperation dar. Das Bit Q0 des Adressenregisters 113
7803 0 0 9828/1374 . " 8 "
wird vom Paritätsbitgenerator 110 geliefert und über den 'Verriegelungskreis 126 in den Paritätsprüfkreis 111 übertragen. Der Parität sgenerator 110 ist erforderlich, weil der Adressenteil des Datenregisters keine Paritätsbestimmung enthält.
. Der hier beschriebene Vorgang findet während eines normalen Operationszyklus des Ablaufsteuerungsspeichers statt. Zur Ausprüfung des Ablaufsteuerungsspeichers muß ein Fehlersuchzyklus eingeschaltet werden. Mittels der Schalter 151 kann das Adressenregister 113 auf eine durch den Fehlersuchvorgang bestimmte Adresse eingestellt werden. Diese Adresse kann beispielsweise aus lauter Nullen bestehen. Der Wiederholungsschalter 152 für die Mikrooperation gestattet die Wiederholung der laufenden Mikrooperation, was besonders nützlich zur Eingrenzung intermittierender Fehler ist.
Um Fehler durch Kurzschluß in Transistoren zu finden, sind die Schalter 153, der ODER-Schalter 154 und der UND-Schalter 155 eingefügt; ebenso ist der Prüfkreis 112 für die Mikrooperation notwendig. Die Schalter 151 können manuell betätigbar oder aber von einem Zählring oder dergleichen gesteuert werden. Über die vier Ausgänge der Schalter. 153 können Treiberentschlüssler 1 (117), Treiberentschlüssler 2
7803 009828/1374 -9-
(116), Torentschlüssler 1 (115) und Torentschlüssler 2 (114) gesperrt werden. Ein "Nicht Null1'-Ausgangssignal aus dem Ablaufsteuerungsspeicher 101 wälirend einer Sperrung dieser ausgewählten Entschlüssler kennzeichnet einen Kurzschlußfehler.
Nur der Treiberentschlüssler 2 (116) ist als Beispiel in Einzelheiten ausgeführt. Der Schalter 153-2 führt über die Diode 161 ein Sperrsignal an den UND-Schalter 162. Weitere Eingangs signale erhält der UND-Schalter 162 aus den Bitstellen 15 und 18 des Adressenregisters 113. Bei betätigtem Schalter 153-2 kann der UND-Schalter 162 kein Ausgangs signal abgeben, wenn nicht er selbst fehlerhaft ist, also einen Kurzschluß aufweist. Wenn Schalter 153-2 nicht betätigt ist, kann der UND-Schalter 162 durch die Kombination zweier Einer-Werte in den Bitstellen 15 und 18 des Adressenregisters 113 über den Transistor 163 ein bedingtes Eingangssignal für den zugeordneten Treiber abgeben. Ähnliche Schaltkreise werden für andere Bitwerte verwendet.
Im folgenden ist eine Folge von Schritten zur Fehlereingrenzung in einer Anlage zusammengestellt.
0098 28/137 4 - io -
Schalter 3 und 4 sind beim Schritt 1 betätigt.· Sie sperren die Torentschlüssler 114 und 115, so daß der Ablaufsteuerungsspeicher nicht über die Tore 102 angesteuert werden kann. Gleichzeitig wird in einem normalen Operationszyklus der Ablauf steuerungs speicher entsprechend dem Inhalt des Adressenregisters adressiert. Die Treiberentschlüssler 116 und 117 wählen einen der Treiber 103 aus. Da zur Ansteuerung eines Speichers jeweils ein Treiber und ein Tor erforderlich ist, erhält man nur dann ein Ausgangs signal, wenn ein Tor einen Kurzschlußfehler enthält. Das aus Nullen bestehende Ausgangssignal des Ablaufsteuerungsspeichers 101 wird auf den ausgewählten Leseverstärker und die Tore 119 bis 123 übertragen. Das Datenregister 109 wird durch den Prüfkreis 112 auf "Nicht Null"■*Signale überprüft. Dieser Prüfkreis kann in einfacher Weise aus einem ODEB Schalter mit mehreren Eingängen bestehen. Ermittelt die Mikrooperation keine Null, so erhält der UND-Schalter 155 ein Signal zusammen mit einem weiteren Signal vom ODER-Schalter 154, das besagt, daß ein oder mehrere der Schalter 153 betätigt sind, und der Paritätsprüfkreis 111 gibt Fehler signal. Das Fehlersignal zeigt einen Kurzschlußfehler im Tor 102 an. Ein Kurzschlußfehler in einem aber nicht in beiden Torentschlüsslern 114, 115 würde das Tor 102 nicht aktivieren und damit auch kein "Nicht Null" Ausgangssignal ergeben. Zeigt
7803 009828/1374 . u
der Schritt 1 keinen Fehler im Tor 102, wird Schritt 2 eingeleitet, bei dem. der Schalter .153-4 eine Verbindung zum Torentschlüssler herstellt. Die Schalter 151 waren schon vorher alle auf Null gesetzt. Ein'Nicht Null"-Ausgangssignal meldet der-Paritätsprüfkreis 111 als Fehler im Torentschlüssler 114. Die,Kenntnis des Dateninhaltes des Speichers 101 erlaubt durch Vergleich die Bestimmung, in welchem Torkreis der Fehler liegt. Tritt kein Fehlersignal auf, so liegt der Fehler nicht im Torentschlüssler 114.','
Schritt 3 dient zur alleinigen Sperrung des Torentschlüsslers 115" durch Schließen des Schalters 153-3 und nimmt einen Zyklus in Anspruch. Ein dabei auftretendes Fehlersignal zeigt an, daß der Fehler im Torentschlüssler 115 liegt.
Lassen die Schritte 1 bis 3 keine Kurzschlußfehler in den Toren 102 und den Torentschlüsslern 114, 115 erkennen, wird Schritt 4 eingeleitet. Hierbei werden die Treiber auf Kurzschlüsse untersucht, indem die Treiberentschlüssler 116, 117 gesperrt werden. Zu diesem Zwecke werden die Schalter 153-1 und 153-2 betätigt, die verhindern, daß einer der Treiber 103 den Speicher 101 adressiert. Sollte ein Treiber einen Kurzschluß aufweisen, so wird der Speicher 101 angesteuert und
7803 0 09828/1374 ' _ 12 -
ein "Nicht Null"-Wert über die Leseverstärker in das Datenregister 109 eingeschrieben. Der Prüfkreis 112 erkennt diesen Wert und bedingt, daß über den UND-Schalter 155, dessen zweite UND-Bedingung vom ODER-Schalter 154 kommt, ein Fehlersignal vom Paritätsprüfkreis 111 abgegeben wird.
Verlaufen die Schritte 1 bis 4 ohne Fehleranzeige, d. h., liegen keine Kurzschlußfehler im Torsystem 102, 114, 115 oder in den Treibern so werden die Schritte 5 und 6 eingeleitet. Diese sind ähnlich den Schritten 2 und 3 für die Torentschlüssler. Es werden die Schalter 153-1 und 153-2 betätigt, während die Schalter 151 auf Null gesetzt bleiben.
Zeigen auch die Schritte 1 bis 6 keine Fehler, kann der Schritt 7 erfolgen. Wird jedoch noch ein Fehler im Treiber-Tor-System vermutet, so ist es ratsam, die Schritte 1 bis 6 zu wiederholen.
Im Schritt 7 wird das Adressenregister 113 geprüft. Da das Adressenregister 113 gewöhnlich mit einem Anzeigesteuerpult in Verbindung steht, kann mit Hilfe der Schalter 151 eine einfache Prüfung der Funktion des Adressenregisters durchgeführt werden. Mit Hilfe der Schalter 151 werden verschiedene Adressen eingestellt und der Inhalt des
7803 009828/1374 .13-
Ablaufsteuerungsspeichers 101 während einiger Zyklen ausgelesen und die ausgelesenen Werte mit den einwandfreien Werten verglichen. Es können die Adressenbits 10 bis 21 des Adressenregisters überprüft werden.
Verläuft auch Schritt 7 erfolgreich, kann die Datenverarbeitungsanlage unter der Kontrolle des AblaufsteuerungsSpeichers betrieben werden. Sollte der Ablaufsteuerungsspeicher 101 während dieser Funktionsprüfung an allen Ausgängen Nullen ergeben, so wird dies in der normalen Prüfung des Datenregisters'109 durch den Paritätsprüfkreis als Paritätsfehler erkannt und als Fehler angezeigt. Der Fehler kann in einer Unterbrechung in einem Tor ent schlüssler Treiberentschlüssler, Tor, Treiber, Diode oder Speicherelement liegen.
Nach dieser Prüfserie kann angenommen werden, daß der Ablaufsteuerungsspeicher einwandfrei funktionsfähig und für die Steuerung des Fehlersuchprogramms für den restlichen Teil der Anlage brauchbar ist.
Es ist vorteilhaft, eine Prüfung auf sachgemäße Funktion des Ablaufsteuerungsspeichers 101 dadurch aufrecht zu erhalten, daß die Parität
' - 009828/1374 . 14
eines ganzen Wortes in bezug auf die Anzahl der Bits der Adresse dieses Wortes festgelegt wird. An geraden Speicher-
i
platzen gespeicherte Worte sollen ungerade Parität und an ungeraden Speicherplätzen gespeicherte Worte sollen gerade Parität aufweisen. Diese Vorschrift stellt bei einem Speicher vom Typ eines Festwertspeichers kein Problem dar, da die Daten in einem derartigen Speicher sorgfältig kontrolliert werden können. Der Paritätsprüfkreis 111 dient dazu, die tatsächliche Parität des Adreesenteils der laufenden Einstellung des Datenregisters zu vergleichen mit der Parität, die durch die Speicheradresse festgelegt ist ■, von der die Daten des Datenregisters kamen. Hatte die Adresse eine gerade Patität, so muß der Inhalt des Speicherplatzes ungerade Parität aufweisen. Der Paritätsprüfkreis 111 erhält ein einstweiliges Paritätsbit vom Paritätsgenerator 110, dem MikroOperationsteil P», 1, 2 bis 9 des Datenregister β und dem Ausgang des Verriegelungskreises 126, um eine Parität aus diesen Signalen zu bilden. Stimmt die Parität des Inhaltes des Datenregisters 109 nicht mit der durch die Adresse entsprechend der Vorschrift vorbestimmten Parität überein, wird Fehlersignal gegeben.
Beispielsweise sei angenommen, Speicherstelle 6 des Ablaufsteuerungsspeichers 101 werde ausgelesen. Sechs ist eine gerade Adresse, da es
009828/1374 -15-
AS
eine gerade Zahl Bits enthält, wenn es binär als 0110 ausgedrückt ist. Die Vorechriften für die Parität ergeben sich durch folgende Gleichung:
Parität^= Parität der Daten enthalten in der durch die Adresse angegebenen Stelle: = ,1 (Antivalenz-Verknüpfung).
Da die Adresse der Speicherstelle 6 eine gerade Parität aufweist, muß der Inhalt der Speicherstelle 6 eine ungerade Parität aufweisen. Die gerade Parität der Adresse 6 hat ein Null-Bit zur Folge, das im Verriegelungskreis 126 in dem Zyklus gespeichert wird, in dem die Speicherstelle 6 vom Adressenregister 113 adressiert wird. Im nächsten Zyklus wird die Speicherstelle 6 in das Datenregister 109 ausgelesen und, wenn kein Fehler vorliegt, enthält dieses eine ungerade Parität aller Bits. Der gesamte Inhalt des .Datenregisters 109 wird zusammen mit dem Inhalt des Verriegelungskreises 126 jn den Paritätsprtifkrejs 111 übertragen. Der Paritatsprüfkreis 111 gibt Fehlersignal, wenn die Vorschriften für die Parität nicht erfüllt sind. Der Paritätsbitgenerator 110 dient als ein Teil des Paritätsprüfkreises 111 und hat auch die Aufgabe, die Parität des Adressenregisters 113 zu markieren.
0Ό9828/1374

Claims (4)

PATENTANSPRÜCHE
1. Fehlersuchverfahren für ein Speichersystem mit Paritätsprüfung, dadurch gekennzeichnet, daß die einzelnen Teilkreise der Ansteuerungs· wege systematisch nacheinander gesperrt und jeweils die restlichen Teilkreise adressiert und erregt werden und daß der dem jeweils adressierten Ansteuerungs weg zugeordnete Ausgang des Speichers über einen Paritätsprüfkreis einer "Nicht Null"-Prüfung unterzogen und "Nicht Null"-Ausgangssignale als Fehler angezeigt werden.
2. Fehlersuchverfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Feststellung intermittierender Fehler über eine Wiederholungsschaltung die einzelnen Prüfgänge mehrmals durchgeführt werden.
3. Fehlersuchverfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Parität eines im Speicher gespeicherten Wortes in bezug auf die Parität der Adresse des Speicherplatzes festgelegt wird, in einem ersten Zyklus die Parität des Speicherplatzes in einem Verriegelungskreis gespeichert und in einem zweiten Zyklus die Parität des aus diesem Speicherplatz ausgelesenen Wortes mit dem Inhalt des Verriegelungskreises verglichen wird.
4. Fehler suchverfähren nach Anspruch 3, dadurch gekennzeichnet, ,.;. daß in Speicherplätzen mit gerader Parität der Adresse Worte mit ungerader Parität gespeichert sind und umgekehrt.
0 098 28/1374
Docket 7803
DE1524135A 1965-01-12 1966-01-05 Fehlersuchverfahren für ein Speichersystem und Einrichtung zur Durchführung Expired DE1524135C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US425008A US3387262A (en) 1965-01-12 1965-01-12 Diagnostic system

Publications (3)

Publication Number Publication Date
DE1524135A1 true DE1524135A1 (de) 1970-07-09
DE1524135B2 DE1524135B2 (de) 1973-08-16
DE1524135C3 DE1524135C3 (de) 1974-03-28

Family

ID=23684758

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1524135A Expired DE1524135C3 (de) 1965-01-12 1966-01-05 Fehlersuchverfahren für ein Speichersystem und Einrichtung zur Durchführung

Country Status (9)

Country Link
US (1) US3387262A (de)
BE (1) BE674335A (de)
CH (1) CH433826A (de)
DE (1) DE1524135C3 (de)
ES (1) ES321587A1 (de)
FR (1) FR1462706A (de)
GB (1) GB1072618A (de)
NL (1) NL152381B (de)
SE (1) SE326060B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1131085A (en) * 1966-03-25 1968-10-23 Secr Defence Improvements in or relating to the testing and repair of electronic digital computers
US3510845A (en) * 1966-09-06 1970-05-05 Gen Electric Data processing system including program transfer means
DE1927549A1 (de) * 1969-05-30 1970-12-03 Ibm Deutschland Fehlerpruefeinrichtung in elektronischen Datenverarbeitungsanlagen
US3593297A (en) * 1970-02-12 1971-07-13 Ibm Diagnostic system for trapping circuitry
JPS5040745B1 (de) * 1970-06-22 1975-12-26
USRE28421E (en) * 1971-07-26 1975-05-20 Encoding network
FR2161742B1 (de) * 1971-10-01 1976-03-26 Honeywell Bull
US3751646A (en) * 1971-12-22 1973-08-07 Ibm Error detection and correction for data processing systems
US3814922A (en) * 1972-12-01 1974-06-04 Honeywell Inf Systems Availability and diagnostic apparatus for memory modules
FR2250450A5 (de) * 1973-09-10 1975-05-30 Honeywell Bull Soc Ind
US3909802A (en) * 1974-04-08 1975-09-30 Honeywell Inf Systems Diagnostic maintenance and test apparatus
US3963908A (en) * 1975-02-24 1976-06-15 North Electric Company Encoding scheme for failure detection in random access memories
US3988603A (en) * 1975-08-15 1976-10-26 The Bendix Corporation Micro-programming fault analyzer
US5241547A (en) * 1987-08-31 1993-08-31 Unisys Corporation Enhanced error detection scheme for instruction address sequencing of control store structure
US6134682A (en) * 1998-08-31 2000-10-17 International Business Machines Corporation Testable bus control logic circuitry and method for using same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3047843A (en) * 1957-02-15 1962-07-31 Rca Corp Monitoring circuits
US3311890A (en) * 1963-08-20 1967-03-28 Bell Telephone Labor Inc Apparatus for testing a storage system

Also Published As

Publication number Publication date
NL152381B (nl) 1977-02-15
BE674335A (de) 1966-04-15
SE326060B (de) 1970-07-13
FR1462706A (fr) 1966-12-16
ES321587A1 (es) 1966-10-01
DE1524135C3 (de) 1974-03-28
CH433826A (de) 1967-04-15
NL6600354A (de) 1966-07-13
DE1524135B2 (de) 1973-08-16
US3387262A (en) 1968-06-04
GB1072618A (en) 1967-06-21

Similar Documents

Publication Publication Date Title
DE2359776C2 (de) Speichermodul
DE1524135A1 (de) Fehlersuchverfahren fuer ein Speichersystem
DE2550342C2 (de) Schaltungsanordnung zur Prüfung von Matrixanordnungen
DE69706245T2 (de) Lokalisierung eines fehlerhaften Moduls in einem fehlertoleranten Rechnersystem
DE1900042A1 (de) Verfahren und Anordnung zur Ortung von Fehlern in einer Datenverarbeitungsanlage
DE2030760A1 (de) Speicherschaltung
DE2747384A1 (de) Datenverarbeitungseinheit
DE2715029C3 (de) Schaltungsanordnung zur Diagnose oder Prüfung von funktionellen Hardware-Fehlern in einer digitalen EDV-Anlage
DE2442847A1 (de) Test- und diagnoseanordnung fuer eine datenverarbeitungseinheit
DE2157829C2 (de) Anordnung zum Erkennen und Korrigieren von Fehlern in Binärdatenmustern
DE2461592C3 (de) Anordnung zur Durchführung von Wartungsoperationen bei einem Datenverarbeitungssystem
DE1935944C3 (de) Steuereinrichtung in einer elektronischen Datenverarbeitungsanlage
DE3889812T2 (de) Datenprozessor mit einer Prüfstruktur für Multipositionsverschieber.
DE3411015C2 (de)
DE1910582B2 (de) Schaltungsanordnung zur Steuerung eines digitalen Speichersystems
EP0615211A1 (de) Verfahren zum Speichern sicherheitsrelevanter Daten
EP0031025B1 (de) Fehlererkennungs- und -korrektureinrichtung für eine logische Anordnung
DE2534454A1 (de) Schaltungspruefgeraet
DE3618087A1 (de) Fehlertoleranter empfaenger
DE1296669B (de) Schaltungsanordnung zur Codeumsetzung mit Fehlersicherung
DE69629823T2 (de) Verfahren und gerät zur erkennung doppelter eintragungen in einer nachschlagtabelle
DE1286554B (de) Mehrere UND- und ODER-Torschaltungen enthaltende logische Schaltung mit Fehleranzeige
DE1774141A1 (de) Fehlerauffindungsschaltung fuer eine Zaehlergruppe
DE3134057A1 (de) Datenverarbeitungsanlage
DE2025916C3 (de) Dekodiernetzwerk mit Fehlersicherung und Fehleranzeige

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee