DE1113990B - Verfahren zum gleichzeitigen Herstellen von zwei oder mehr Legierungskontakten an der gleichen Oberflaeche eines Halbleiterkoerpers - Google Patents

Verfahren zum gleichzeitigen Herstellen von zwei oder mehr Legierungskontakten an der gleichen Oberflaeche eines Halbleiterkoerpers

Info

Publication number
DE1113990B
DE1113990B DEL32329A DEL0032329A DE1113990B DE 1113990 B DE1113990 B DE 1113990B DE L32329 A DEL32329 A DE L32329A DE L0032329 A DEL0032329 A DE L0032329A DE 1113990 B DE1113990 B DE 1113990B
Authority
DE
Germany
Prior art keywords
alloy
vapor
semiconductor
layers
vapor deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEL32329A
Other languages
German (de)
English (en)
Inventor
Dipl-Phys Karl-Heinz Ginsbach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to NL247848D priority Critical patent/NL247848A/xx
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DEL32329A priority patent/DE1113990B/de
Priority to FR816829A priority patent/FR1246537A/fr
Priority to GB3274/60A priority patent/GB927869A/en
Publication of DE1113990B publication Critical patent/DE1113990B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Conductive Materials (AREA)
  • Catalysts (AREA)
  • Electrodes Of Semiconductors (AREA)
DEL32329A 1959-01-29 1959-01-29 Verfahren zum gleichzeitigen Herstellen von zwei oder mehr Legierungskontakten an der gleichen Oberflaeche eines Halbleiterkoerpers Pending DE1113990B (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
NL247848D NL247848A (enrdf_load_html_response) 1959-01-29
DEL32329A DE1113990B (de) 1959-01-29 1959-01-29 Verfahren zum gleichzeitigen Herstellen von zwei oder mehr Legierungskontakten an der gleichen Oberflaeche eines Halbleiterkoerpers
FR816829A FR1246537A (fr) 1959-01-29 1960-01-27 Procédé de fabrication de deux ou plusieurs contacts par alliage à la même surface d'un corps semi-conducteur
GB3274/60A GB927869A (en) 1959-01-29 1960-01-29 A method of producing two or more junctions on the same surface of a semi-conductor body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEL32329A DE1113990B (de) 1959-01-29 1959-01-29 Verfahren zum gleichzeitigen Herstellen von zwei oder mehr Legierungskontakten an der gleichen Oberflaeche eines Halbleiterkoerpers

Publications (1)

Publication Number Publication Date
DE1113990B true DE1113990B (de) 1961-09-21

Family

ID=7265871

Family Applications (1)

Application Number Title Priority Date Filing Date
DEL32329A Pending DE1113990B (de) 1959-01-29 1959-01-29 Verfahren zum gleichzeitigen Herstellen von zwei oder mehr Legierungskontakten an der gleichen Oberflaeche eines Halbleiterkoerpers

Country Status (4)

Country Link
DE (1) DE1113990B (enrdf_load_html_response)
FR (1) FR1246537A (enrdf_load_html_response)
GB (1) GB927869A (enrdf_load_html_response)
NL (1) NL247848A (enrdf_load_html_response)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2695852A (en) * 1952-02-15 1954-11-30 Bell Telephone Labor Inc Fabrication of semiconductors for signal translating devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2695852A (en) * 1952-02-15 1954-11-30 Bell Telephone Labor Inc Fabrication of semiconductors for signal translating devices

Also Published As

Publication number Publication date
FR1246537A (fr) 1960-11-18
NL247848A (enrdf_load_html_response)
GB927869A (en) 1963-06-06

Similar Documents

Publication Publication Date Title
DE1027325B (de) Verfahren zur Herstellung von Silicium-Legierungs-Halbleiter-Anordnungen
DE68918565T2 (de) Verfahren zur herstellung von sonnenzellenkontakten.
DE1200439B (de) Verfahren zum Herstellen eines elektrischen Kontaktes an einem oxydueberzogenen Halbleiterplaettchen
DE1032404B (de) Verfahren zur Herstellung von Flaechenhalbleiterelementen mit p-n-Schichten
DE1187326B (de) Verfahren zur Herstellung einer Silizium-Schaltdiode
DE2041497A1 (de) Halbleiterelement und Verfahren zur Herstellung desselben
DE1446161A1 (de) Verfahren zum Herstellen eines Supraleiters mit verbesserter Supraleitfaehigkeit und unveraenderten Abmessungen
DE1084381B (de) Legierungsverfahren zur Herstellung von pn-UEbergaengen an der Oberflaeche eines Halbleiterkoerpers
DE1127488B (de) Halbleiteranordnung aus Silizium oder Germanium und Verfahren zu ihrer Herstellung
DE1105067B (de) Halbleiteranordnung aus Siliciumcarbid und Verfahren zu deren Herstellung
DE1061447B (de) Verfahren zur Herstellung von Halbleiteranordnungen mittels Diffusion und Legieren
DE3011952C2 (de) Sperrfreier niederohmiger Kontakt auf III-V-Halbleitermaterial
DE1018558B (de) Verfahren zur Herstellung von Richtleitern, Transistoren u. dgl. aus einem Halbleiter
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE1521414C3 (de) Verfahren zum Aufbringen von nebeneinander liegenden, durch einen engen Zwischenraum voneinander getrennten Metallschichten auf eine Unterlage
DE1614218B2 (de) Verfahren zum herstellen einer kontaktschicht fuer halbleiteranordnungen
DE1816748C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3006716A1 (de) Verfahren zum elektroplattieren
DE1113990B (de) Verfahren zum gleichzeitigen Herstellen von zwei oder mehr Legierungskontakten an der gleichen Oberflaeche eines Halbleiterkoerpers
DE2141718A1 (de) Verfahren zum Herstellen elektri scher Kontakte auf der Oberflache eines Halbleiterbauteils
DE1217502B (de) Unipolartransistor mit einer als duenne Oberflaechenschicht ausgebildeten stromfuehrenden Zone eines Leitungstyps und Verfahren zum Herstellen
DE102015121633A1 (de) Elektrolyt, Verfahren zum Ausbilden einer Kupferschicht und Verfahren zum Ausbilden eines Chips
DE1639546B1 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit pn-UEbergaengen und einem Halbleiterkoerper aus Silizium
DE1283975B (de) Verfahren zur sperrfreien Kontaktierung von p-leitendem Galliumarsenid
DE1163977B (de) Sperrfreier Kontakt an einer Zone des Halbleiterkoerpers eines Halbleiterbauelementes