DE1113990B - Method for the simultaneous production of two or more alloy contacts on the same surface of a semiconductor body - Google Patents
Method for the simultaneous production of two or more alloy contacts on the same surface of a semiconductor bodyInfo
- Publication number
- DE1113990B DE1113990B DEL32329A DEL0032329A DE1113990B DE 1113990 B DE1113990 B DE 1113990B DE L32329 A DEL32329 A DE L32329A DE L0032329 A DEL0032329 A DE L0032329A DE 1113990 B DE1113990 B DE 1113990B
- Authority
- DE
- Germany
- Prior art keywords
- alloy
- vapor
- semiconductor
- layers
- vapor deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000956 alloy Substances 0.000 title claims description 47
- 229910045601 alloy Inorganic materials 0.000 title claims description 44
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 238000000034 method Methods 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000463 material Substances 0.000 claims description 41
- 238000007740 vapor deposition Methods 0.000 claims description 10
- 238000005275 alloying Methods 0.000 claims description 8
- 229910052738 indium Inorganic materials 0.000 claims description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- SAZXSKLZZOUTCH-UHFFFAOYSA-N germanium indium Chemical compound [Ge].[In] SAZXSKLZZOUTCH-UHFFFAOYSA-N 0.000 claims 1
- 229910052732 germanium Inorganic materials 0.000 description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 7
- 239000000126 substance Substances 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000012190 activator Substances 0.000 description 1
- 239000013543 active substance Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Conductive Materials (AREA)
- Catalysts (AREA)
- Electrodes Of Semiconductors (AREA)
Description
DEUTSCHESGERMAN
PATENTAMTPATENT OFFICE
ANMELDETAG:REGISTRATION DAY:
BEKANNTMACHUNG
DER ANMELDUNG
UND AUSGABE DEB
AUStEGESCHRIET;NOTICE
THE REGISTRATION
AND ISSUE DEB
DEPRECIATED;
29, J A N U A R 195929, J A N U A R 1959
21. SEPTEMBER 1961SEPTEMBER 21, 1961
Bei der Verarbeitung von Silizium und Germanium und einigen halbleitenden intermetallischen Verbindungen hat die Herstellung von Legierungskontakten in breitem Umfange Eingang gefunden. Man versteht darunter eine Technik, bei der auf die Oberfläche eines Halbleiterkörpers auf irgendeine Weise, z. B. durch Aufdampfen, Auflegen, Elektrolysieren, ein Material aufgebracht wird, das geeignet ist, den Leitfähigkeitstyp des Halbleiters zu beeinflussen. In erster Linie wird das Material danach ausgewählt, ob p-leitende oder η-leitende Legierungen erzeugt werden sollen. Dabei ist noch zu berücksichtigen, daß diese Materialien, selbst wenn sie dem Vorzeichen nach gleiche Wirkung hervorrufen, unterschiedliches Dotierungsvermögen besitzen, d. h., bei gleichem Halbleitergrundmaterial und bei gleicher aufgebrachter Menge ist der Leitfähigkeitscharakter der entstehenden Legierung des einen Materials mit dem Halbleiter stärker ausgeprägt als der der Legierung des anderen Materials. Prinzipiell eignen sich als Legierungskomponente die Elemente der III. und V. Nebengruppe besonders gut. Der Legierungsprozeß als solcher und die dabei ablaufenden Vorgänge sind so allgemein bekannt, daß darauf nicht näher eingegangen zu werden braucht. Es ist weiterhin bekannt, daß man mit diesem Verfahren sowohl p-n-Ubergänge als auch n-n+- oder p-p+-Übergänge erzeugen kann, wobei die letzteren gewöhnlich als sperrfreie oder Basiskontakte Verwendung finden.In the processing of silicon and germanium and some semiconducting intermetallic compounds, the production of alloy contacts has found wide acceptance. It is understood to be a technique in which the surface of a semiconductor body is applied in some way, e.g. B. by vapor deposition, laying on, electrolyzing, a material is applied which is suitable for influencing the conductivity type of the semiconductor. First and foremost, the material is selected according to whether p-conducting or η-conducting alloys are to be produced. It must also be taken into account that these materials, even if they produce the same effect in terms of their sign, have different doping capacities, i.e. with the same basic semiconductor material and the same amount applied, the conductivity character of the resulting alloy of one material with the semiconductor is more pronounced than that the alloy of the other material. In principle, the elements of III. and V. subgroup especially good. The alloying process as such and the processes involved are so well known that they do not need to be discussed in more detail. It is also known that this method can be used to produce both pn junctions and nn + or p-p + junctions, the latter usually being used as non-blocking or base contacts.
Bei der praktischen Ausübung des Verfahrens ergeben sich jedoch beträchtliche technologische Schwierigkeiten, die einmal daher rühren, daß die anzulegierenden Materialien eine möglichst duktile Legierung mit möglichst geringer Legierungstemperatur ergeben sollen, daß sie weiterhin den Halbleitergrundkörper innerhalb eines genau festgelegten Bereiches gleichmäßig benetzen und anlösen sollen und daß sie schließlich selbst so duktil sein sollen, daß sie beim Erhöhen der Temperatur bei Beginn des eigentlichen Legierungsvorganges nicht von dem Halbleitergrundkörper abplatzen. Alle diese Forderungen müssen gestellt werden, um eine möglichst geringe Verspannung des Halbleitergrundkörpers zu gewährleisten und Übergänge hoher mechanischer und elektrischer Gleichmäßigkeit und Beständigkeit zu erzielen.In practicing the process, however, there are considerable technological implications Difficulties that arise from the fact that the materials to be applied are as ductile as possible Alloy with the lowest possible alloy temperature should result in that it continues to form the semiconductor base body should evenly wet and dissolve within a precisely defined area and that they should ultimately themselves be so ductile that when the temperature is increased at the beginning of the the actual alloying process does not flake off from the semiconductor base body. All of these demands must be provided in order to ensure that the main body of the semiconductor is strained as little as possible and transitions of high mechanical and electrical uniformity and durability achieve.
Zu diesen die Auswahl der zur Verfügung stehenden Materialien stark beschränkenden Bedingungen, die man durch Verwendung von Legierungen mit und aus den dotierenden Stoffen zu erfüllen suchte, tritt bei der Herstellung z. B. von Transistoren, aber auch von Gleichrichtern, deren Elektroden auf ein und Verfahren zum gleichzeitigen Herstellen von zwei oder mehr LegierungskontaktenThese conditions, which severely restrict the selection of the available materials, which one sought to fulfill through the use of alloys with and from the doping substances occurs in the production of e.g. B. of transistors, but also of rectifiers, the electrodes of which on and Method for making two or more alloy contacts simultaneously
an der gleichen Oberflächeon the same surface
eines Halbleiterkörpersa semiconductor body
Anmelder:Applicant:
LICENTIA Patent -Verwaltungs - G. m. b. H., Frankfurt/M., Theodor-Stern-Kai 1LICENTIA Patent Administration - G. m. B. H., Frankfurt / M., Theodor-Stern-Kai 1
DipL-Phys. Karl-Heinz Ginsbach, Warstein (Sauerl.), ist als Erfinder genannt wordenDiploma Phys. Karl-Heinz Ginsbach, Warstein (Sauerl.), Has been named as the inventor
derselben Oberfläche des Halbleitergrundkörpers liegen, folgende Schwierigkeit: Die Abstände solcher, auf ein und derselben Oberfläche des Halbleitergrundkörpers aufgebrachten Elektroden sollen auch nach dem Legieren noch möglichst gleichmäßig sein, Diese Forderung fällt vor allem dann ins Gewicht, wenn die Elektroden, wie bei Transistoren die Emitter- und Basiselektroden, in Form konzentrischer Kreise und Kreisringe angeordnet sind. Da zur Vorbereitung des Legierungsverfahrens nur das Aufdampfen mit genau auf der Halbleiteroberfläche aufliegenden Blenden Erfolg verspricht, war man also gezwungen, z. B. für Basis und Emitter eines Transistors zwei verschiedene Substanzen auf zwei geometrisch genau bestimmte Bereiche der Halbleiteroberfläche unter sorgfältiger Abdeckung der übrigen Oberflächenbereiche und bei Legierungen bisweilen in mehreren Schritten entsprechend den Legierungskomponenten aufzudampfen. Berücksichtigt man ferner, daß die Elektrodenabstände zwischen Basis und Emitter mit sehr geringer Toleranz meist weniger als 100 μ betragen sollen, so ist ohne weiteres ersichtlich, daß mit diesem Verfahren ein außergewöhnlich großer Aufwand an Justierungsarbeit und Präzision verknüpft ist, verbunden mit einer starken Einengung der Materialauswahl. Neben dem bereits erwähnten Aufdampfen des Legierungsmaterials war es auch bekannt, zwei verschiedene Halbleiterkörper durch einethe same surface of the semiconductor base body, the following difficulty: The distances between those, Electrodes applied to one and the same surface of the semiconductor base body should also be as uniform as possible after alloying, This requirement is particularly important when when the electrodes, as in transistors the emitter and base electrodes, are in a more concentric shape Circles and circular rings are arranged. Since only the vapor deposition is used in preparation for the alloying process promises success with apertures lying precisely on the semiconductor surface, so one was forced z. B. for the base and emitter of a transistor two different substances on two geometrically precisely defined areas of the semiconductor surface with careful coverage of the remaining surface areas and sometimes with alloys to be vapor-deposited in several steps according to the alloy components. If you take into account Furthermore, the electrode distances between the base and emitter are usually less with a very low tolerance should be than 100 μ, it can be seen without further ado that with this method an extraordinarily large amount of adjustment work and precision is linked, connected with a strong constriction the choice of material. In addition to the already mentioned vapor deposition of the alloy material, it was also known two different semiconductor bodies by one
109 689/189109 689/189
aufgedampfte Schicht aus Aktivatorenmaterial miteinander zu verlöten.to solder the vapor-deposited layer of activator material to one another.
Die vorliegende Erfindung bezieht sich nun auf ein Verfahren zum gleichzeitigen Herstellen von zwei ' oder mehr Legierungskontakten an der. gleichen Oberfläche eines Halbleiterkörpers durch Aufdampfen von Legierungsmaterial auf einander nicht überlappende Bereiche der Halbleiteroberfläche, das sich von den bisher bekannten dadurch unterscheidet, daß zunächst ein Metall mit vergleichsweise ge- ίο ringem, hinsichtlich des Vorzeichens jedoch beliebigem Dotierungsvermögen bis zu einer solchen Stärke aufgedampft wird, daß die Aufdampfschichten als Lot für die Zuleitungen verwendet werden können, und dann auf die Aufdampfschichten Materialien mit vergleichsweise starkem, hinsichtlich des Vorzeichens jedoch unterschiedlichem Dotierungsvermögen in solcher Konzentration oder Masse aufgebracht werden, daß sie den Leitfähigkeitscharakter der beim anschließenden Legieren ent- stehenden Legierungsschichten bestimmen und daß sodann die Legierung vorgenommen wird.The present invention relates now to a method for the simultaneous production of two ' or more alloy contacts on the. same surface of a semiconductor body by vapor deposition of alloy material on non-overlapping areas of the semiconductor surface, the differs from the previously known in that initially a metal with comparatively ge ίο ringem, but with regard to the sign any doping capacity up to such Strength is vapor-deposited that the vapor-deposited layers are used as solder for the leads can, and then on the vapor deposition materials with comparatively strong, in terms of of the sign, however, different doping capacity in such concentration or mass applied so that they improve the conductivity character of the subsequent alloying Determine standing alloy layers and that the alloy is then made.
Das erfindungsgemäße Verfahren läßt sich dann besonders leicht ausüben, wenn die Aufdampfschichten aus einem Material bestehen, das mit dem Halbleitergrundkörper eine duktile Legierung mit geringer Legierungstemperatur ergibt.The method according to the invention can be carried out particularly easily when the vapor-deposited layers consist of a material that is a ductile alloy with the semiconductor base body with low Alloy temperature results.
Das Metall der Aufdampfschichten wird mit Vorteil in einer Dicke größer als 50 μ, vorzugsweise größer als 100 μ, aufgebracht.The metal of the vapor deposition layers is advantageously greater than 50 μ thick, preferably greater than 100 μ, applied.
Bei der Herstellung von Legierungskontakten nach der Erfindung mit Germanium als Halbleiter hat es sich bewährt, Indium in einer Stärke von 250 μ aufzudampfen. Dabei wird mit besonderem Vorteil das Indium in Form konzentrischer Kreise und Kreisringe aufgedampft und das aufzubringende Material ebenfalls in Form von Kreis- und Kreisringscheiben aufgebracht.In the production of alloy contacts according to the invention with germanium as the semiconductor, it has proven to vaporize indium in a thickness of 250 μ. The Evaporated indium in the form of concentric circles and circular rings and the material to be applied also applied in the form of circular and circular ring disks.
Das erfindungsgemäße Verfahren kann an Hand der in zum Teil schematisch dargestellten Figuren erläutert werden, wobei das aufgedampfte Metall mit Material A und das vor dem Legieren auf dieses aufgelegte Material mit B bezeichnet wird. Stoffbeispiele für die Materialien A und B folgen weiter unten, ebenso Angaben über das Halbleitermaterial, Legierungstemperaturen u. dgl.The method according to the invention can be explained on the basis of the figures, some of which are shown schematically, with the vapor-deposited metal being denoted by material A and the material placed on this prior to alloying with B. Examples of substances for materials A and B follow below, as well as information about the semiconductor material, alloy temperatures and the like.
Nach Fig. 1 wird zunächst unter direkter Auflage von Blenden auf die eine Oberfläche 1 des Halbleiterkörpers 2 ein Material A in Form eines Kreises 3 und zweier dazu konzentrischer Kreisringe 4 und 5 aufgedampft. Der Kreisring 4 sei für den Emitter und der Kreis 3 sowie der Kreisring 5 für die Basis eines Transistors bestimmt. Dementsprechend wird auf den Kreis 3 und den Kreisring 4 eine Kreisscheibe 6 und eine Kreisringscheibe 7 aus gleichem Material B1 aufgelegt, das der später entstehenden Legierungsschicht den gleichen Leitfähigkeitscharakter, jedoch eine wesentlich höhere Leitfähigkeit verleiht, als sie dem Halbleitergrundkörper eigen ist. Es wird dort also ein n-n+- oder p-p+-Ubergang entstehen. Im Gegensatz dazu wird auf den Kreisring 4 eine Kreisringscheibe 8 aus einem Material B2 gelegt, das der später entstehenden Legierungsschicht den entgegengesetzten Leitfähigkeitscharakter verleiht, als ihn der Halbleitergrundkörper besitzt. Die Stücke 6, 7 und 8 werden durch Ausstanzen aus gewalzten Blechen gewonnen. Sodann wird das ganze System in einem Arbeitsgang legiert, und es entsteht die in Fig. 2 dargestellte Anordnung. Das Material der Teile 3, 4 und 5 ist mit dem der Teile 6, 8 und 7 nach Fig. 1 verschmolzen, und es sind die Legierungsschichten 9, 10 und 11 entstanden, die gegen den Halbleitergrundkörper deutliche Legierungsfronten bilden, so daß an den Fronten 12 und 13 nicht sperrende Basisübergänge vom Typ n-n+ oder p-p+ entstanden sind, während an den Fronten 14 ein p-n-Ubergang für den Emitter entstanden ist. Die Schichten 9,10 und 11 bestehen nun also aus Legierungen der Materialien A mit B1 bzw. B2 und dem Material des Halbleitergrundkörpers. According to FIG. 1, a material A in the form of a circle 3 and two circular rings 4 and 5 concentric thereto is first vapor-deposited with diaphragms placed directly on one surface 1 of the semiconductor body 2. The circular ring 4 is intended for the emitter and the circuit 3 and the circular ring 5 for the base of a transistor. Accordingly, a circular disk 6 and a circular ring disk 7 made of the same material B 1 are placed on the circle 3 and the circular ring 4, which gives the alloy layer that is created later the same conductivity character, but a significantly higher conductivity than is inherent in the semiconductor base body. There will therefore be an nn + or p-p + transition. In contrast to this, a circular ring disk 8 made of a material B 2 is placed on the circular ring 4, which gives the alloy layer that is created later the opposite conductivity character than the semiconductor base body has. The pieces 6, 7 and 8 are obtained by punching out of rolled metal sheets. The entire system is then alloyed in one operation, and the arrangement shown in FIG. 2 is produced. The material of parts 3, 4 and 5 is fused with that of parts 6, 8 and 7 according to FIG 12 and 13 non-blocking base junctions of the type nn + or pp + have arisen, while a pn junction for the emitter has arisen at the fronts 14. The layers 9, 10 and 11 now consist of alloys of the materials A with B 1 or B 2 and the material of the semiconductor base body.
Auf die Ausbildung des als Kollektor dienenden p-n-Überganges an der Unterseite der Halbleiterscheibe sei hier nicht weiter eingegangen.The formation of the p-n junction serving as a collector on the underside of the semiconductor wafer did not go into further here.
Der auch mit dem Kollektor versehene Halbleiterkörper kann sodann wie in Fig. 3 durch Anlöten mit den Zuleitungen 15 und 16 versehen und in ein Gehäuse 17 eingebaut werden. Die Zuleitung 15 hat einen metallischen Ring und einen damit verbundenen Stift 19. Sie führt zu den Basisübergängen 20 und 21. Die Zuleitung 16 hat einen Ring 22, der an den Emitterübergang 23 führt. Die Zuleitungen 15 undThe semiconductor body, which is also provided with the collector, can then, as in FIG. 3, by soldering the supply lines 15 and 16 are provided and installed in a housing 17. The lead 15 has a metallic ring and a pin 19 connected to it. It leads to the base transitions 20 and 21. The lead 16 has a ring 22 which leads to the emitter junction 23. The leads 15 and
16 sind mit Glasdurchführungen gegen das Gehäuse16 are with glass bushings against the housing
17 isoliert.17 isolated.
Bei dem Verfahren gemäß der Erfindung kann das stark dotierende Material den Aufdampfschichten noch als Komponente des Materials der Zuleitungen zugeführt werden, wobei dann die Zuleitungen gleichzeitig mit der Legierungsbildung an die Legierungskontakte angelötet werden. Dazu werden zweckmäßig die Zuleitungen an der Lötstelle mit dem dotierenden Material überzogen. Es kann somit ein weiterer Arbeitsgang eingespart werden.In the method according to the invention, the highly doping material can be the vapor deposition layers can still be supplied as a component of the material of the supply lines, in which case the supply lines be soldered to the alloy contacts at the same time as the alloy is formed. To do this, be expedient the leads are coated with the doping material at the soldering point. It can thus be a further work step can be saved.
Das erfindungsgemäße Verfahren eignet sich, wie bereits aus den Beispielen hervorgeht, besonders zur Herstellung von Basis- und Emitterkontakten an Elektroden.The inventive method is, as can be seen from the examples, particularly for Manufacture of base and emitter contacts on electrodes.
Beispiel 1
Halbleitergrundkörper:example 1
Semiconductor base body:
η-leitendes Germanium,
160 μ dick, 10 Ohm·cm.η-conductive germanium,
160 µ thick, 10 ohm cm.
Material^:Material ^:
Indium+10 Gewichtsprozent Germanium,Indium + 10 percent by weight germanium,
5ΊΟ-5 Torr und in einer Schichtdicke von 250 μ.5ΊΟ- 5 Torr and in a layer thickness of 250 μ.
Material B1:Material B 1 :
Zinn+1 Gewichtsprozent Arsen, 0,15 mm dick.Tin + 1 weight percent arsenic, 0.15 mm thick.
Material B2:Material B 2 :
Indium+10 Gewichtsprozente Germanium,
!AliiOlGld 0,2mm dick.Indium + 10 percent by weight germanium,
! AliiOlGld 0.2mm thick.
Legieren:Alloy:
Im Wasserstoff von 1 Atmosphäre bei 440° C. Vom Anheizen bis zum Abkühlen dauert die Erhitzung etwa 5 Minuten, wovon auf den eigentlichen Legierungsprozeß etwa 1,2 Minuten entfallen. In hydrogen of 1 atmosphere at 440 ° C. The heating lasts from heating up to cooling down about 5 minutes, of which the actual alloying process takes about 1.2 minutes.
Beispiel2
Halbleitergrundkörper:Example2
Semiconductor base body:
p-leitendes Silizium, 100 μ dick, 50 Ohm·cm.p-type silicon, 100μ thick, 50 ohm cm.
Material A: Material A:
Gold, aufgedampft im Vakuum von 1 bis 5 · 10-3 Torr und in einer Schichtdicke von 10 μ.Gold is evaporated in the vacuum of 1 to 5 x 10- 3 torr and in a layer thickness of 10 μ.
Material B1: Material B 1 :
Aluminium, 50 μ dick.Aluminum, 50μ thick.
Material B2: Material B 2 :
Gold+0,7 Gewichtsprozent Antimon, 40 μ dick.Gold + 0.7 percent by weight antimony, 40μ thick.
IOIO
Legieren:Alloy:
In Wasserstoff von 1 Atmosphäre bei 68O0C. Vom Anheizen bis zum Abkühlen auf etwa 200° C dauert die Erhitzung etwa 2 Minuten, so daß auf den eigentlichen Legierungsvorgang nur ig ein Bruchteil einer Minute entfällt.In hydrogen atmosphere at 1 68O 0 C. From the initial heating to cooling to about 200 ° C, the heating takes about 2 minutes, so that only strength is attributable to the actual alloy process, a fraction of a minute.
Die Legierungsdauer ist nach oben dadurch begrenzt, daß bei zu langer Dauer ein zu tiefes Eindringen der Legierungsfront eintritt und dadurch die Gefahr eines Kurzschlusses mit der auf der anderen Seite der Halbleiterscheibe vorgesehenen Elektrode bzw. deren Legierungsfront besteht oder schon eine räumliche Überlappung der Raumladungsschichten vor den Legierungsfronten den Halbleiterkörper unbrauchbar macht.The upper limit of the alloy duration is that if the duration is too long, it will penetrate too deeply occurs on the alloy front and thereby the risk of a short circuit with the one on the other Side of the semiconductor wafer provided electrode or its alloy front exists or already has one spatial overlap of the space charge layers in front of the alloy fronts makes the semiconductor body unusable power.
Im Beispiel 1 ist im Material B1 das Arsen die Substanz, die den Leitfähigkeitscharakter bestimmt, während das Zinn eine niedrige Legierungstemperatur, hohe Duktilität der Legierung und eine geringe Eindringtiefe der Legierungsfront bewirkt. Im Material B2 ist der eigentlich wirksame Stoff das Aluminium. Dies ist jedoch bei 440° C nicht verwendbar, deswegen wird zur Herabsetzung der Legierungstemperatur das Indium verwendet. Das Germanium begrenzt die Tiefe der Einlegierung, weil die Schmelze früher die Sättigung mit gelöstem Germanium erreicht. Gold bringt eine allgemeine Verbesserung der Legierung mit sich und vermindert deren Oxydationsfreudigkeit.In example 1, in material B 1, the arsenic is the substance that determines the conductivity character, while the tin causes a low alloy temperature, high ductility of the alloy and a low penetration depth of the alloy front. In material B 2 , the actually active substance is aluminum. However, this cannot be used at 440 ° C., which is why indium is used to lower the alloy temperature. The germanium limits the depth of the alloy because the melt reaches saturation with dissolved germanium earlier. Gold brings with it a general improvement in the alloy and reduces its susceptibility to oxidation.
Im Beispiel 2 ist im Material B2 das Antimon die Substanz, die den Leitfähigkeitscharakter bestimmt, während das Gold eine niedrige Legierungstemperatur bewirkt.In example 2, in material B 2, the antimony is the substance that determines the conductivity character, while the gold causes a low alloy temperature.
Claims (7)
USA.-Patentschrift Nr. 2 695 852;
Zeitschrift »Das Elektron«, 1951/52, Bd.
. 435/436.Considered publications:
U.S. Patent No. 2,695,852;
"Das Elektron" magazine, 1951/52, vol.
. 435/436.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL247848D NL247848A (en) | 1959-01-29 | ||
| DEL32329A DE1113990B (en) | 1959-01-29 | 1959-01-29 | Method for the simultaneous production of two or more alloy contacts on the same surface of a semiconductor body |
| FR816829A FR1246537A (en) | 1959-01-29 | 1960-01-27 | A method of manufacturing two or more alloy contacts on the same surface of a semiconductor body |
| GB327460A GB927869A (en) | 1959-01-29 | 1960-01-29 | A method of producing two or more junctions on the same surface of a semi-conductor body |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DEL32329A DE1113990B (en) | 1959-01-29 | 1959-01-29 | Method for the simultaneous production of two or more alloy contacts on the same surface of a semiconductor body |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1113990B true DE1113990B (en) | 1961-09-21 |
Family
ID=7265871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DEL32329A Pending DE1113990B (en) | 1959-01-29 | 1959-01-29 | Method for the simultaneous production of two or more alloy contacts on the same surface of a semiconductor body |
Country Status (4)
| Country | Link |
|---|---|
| DE (1) | DE1113990B (en) |
| FR (1) | FR1246537A (en) |
| GB (1) | GB927869A (en) |
| NL (1) | NL247848A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2695852A (en) * | 1952-02-15 | 1954-11-30 | Bell Telephone Labor Inc | Fabrication of semiconductors for signal translating devices |
-
0
- NL NL247848D patent/NL247848A/xx unknown
-
1959
- 1959-01-29 DE DEL32329A patent/DE1113990B/en active Pending
-
1960
- 1960-01-27 FR FR816829A patent/FR1246537A/en not_active Expired
- 1960-01-29 GB GB327460A patent/GB927869A/en not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2695852A (en) * | 1952-02-15 | 1954-11-30 | Bell Telephone Labor Inc | Fabrication of semiconductors for signal translating devices |
Also Published As
| Publication number | Publication date |
|---|---|
| NL247848A (en) | |
| GB927869A (en) | 1963-06-06 |
| FR1246537A (en) | 1960-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1027325B (en) | Process for the production of silicon-alloy-semiconductor devices | |
| DE1200439B (en) | Method for producing an electrical contact on an oxide-coated semiconductor chip | |
| DE1032404B (en) | Process for the production of surface semiconductor elements with p-n layers | |
| DE1187326B (en) | Method for manufacturing a silicon switching diode | |
| DE2041497A1 (en) | Semiconductor element and method of manufacturing the same | |
| DE1446161A1 (en) | Method for producing a superconductor with improved superconductivity and unchanged dimensions | |
| DE1084381B (en) | Alloying process for the production of pn junctions on the surface of a semiconductor body | |
| DE1127488B (en) | Semiconductor device made of silicon or germanium and process for their manufacture | |
| DE1105067B (en) | Silicon carbide semiconductor device and process for making the same | |
| DE1071847B (en) | Method for producing an essentially non-rectifying sheet-like electrode on the semiconductor body of a semiconductor arrangement by alloying | |
| DE1097574B (en) | Method for manufacturing a semiconductor component | |
| DE1061447B (en) | Process for the production of semiconductor devices by means of diffusion and alloying | |
| DE3011952C2 (en) | Barrier-free, low-resistance contact on III-V semiconductor material | |
| DE1018558B (en) | Process for the production of directional conductors, transistors and. Like. From a semiconductor | |
| DE1521414C3 (en) | Process for applying metal layers lying next to one another, separated from one another by a narrow gap, to a substrate | |
| DE1614218B2 (en) | METHOD FOR PRODUCING A CONTACT LAYER FOR SEMICONDUCTOR ARRANGEMENTS | |
| DE1639262A1 (en) | Semiconductor component with a large area electrode | |
| DE1816748C3 (en) | Semiconductor device and method for its manufacture | |
| DE3006716A1 (en) | Electroplating of metal onto large photoelectric device - esp. onto silicon solar cell, where lamp generates voltage for electroplating one side of substrate | |
| DE1113990B (en) | Method for the simultaneous production of two or more alloy contacts on the same surface of a semiconductor body | |
| DE2141718A1 (en) | Method for producing electrical contacts on the surface of a semiconductor component | |
| DE1217502B (en) | Unipolar transistor with a current-carrying zone of one conduction type designed as a thin surface layer and a method for manufacturing | |
| DE102015121633A1 (en) | Electrolyte, method for forming a copper layer, and method of forming a chip | |
| DE1639546B1 (en) | Method for the production of a semiconductor component with pn junctions and a semiconductor body made of silicon | |
| DE1283975B (en) | Method for non-blocking contacting of p-conductive gallium arsenide |