-
Die vorliegende Erfindung bezieht
sich allgemein auf Speicherchips und insbesondere auf einen dynamischen
Direktzugriffsspeicher („DRAM" = dynamic random
access memory) mit einem eingebauten automatischen Niedrigleistungsmodussystem.
-
Eine von mehreren Herausforderungen,
denen Speicherchipentwickler gegenüberstehen, ist es, Speicherchips
zu entwickeln, die einen Leistungsverbrauch minimieren. Eine Energieeffizienz
als solche ist ein wichtiger Gegenstand zu einer Optimierung bei Speicherchips
geworden. Mobilvorrichtungen benötigen
Speicherchips, die in der Lage sind, eine Batterielebensdauer durch
ein Verbrauchen von nicht so viel Leistung zu verlängern, und
Tischsysteme müssen
eine Leistung reduzieren, um Rausch- oder Leistungsverbrauchsbegrenzungen
einzuhalten. Speicherchips verbrauchen eine steigende Menge der
zulässigen
Leistungszuteilung in Rechenvorrichtungen und somit werden Anstrengungen
unternommen, um einen Leistungsverbrauch zu reduzieren und eine Energieeffizienz
zu erhöhen.
-
Speicherchiphersteller versuchen
dieser Forderung nach energieeffizienten Speicherchips durch ein
Herstellen von Speicherchips zu entsprechen, die dazu in der Lage
sind, in mehreren Leistungsmodi wirksam zu sein, wie beispielsweise
aktiv, Bereitschaft, abgeschaltet und völlig abgeschaltet. Um eine
Speicheranforderung zu verarbeiten, muß der Speicherchip in einem
aktiven Modus sein. Herkömmlicherweise
sind die verbleibenden Modi in der Reihenfolge eines abnehmenden
Leistungsverbrauchs Ein Bereitschaftsmodus als solcher verbraucht
mehr Leistung als ein Abgeschaltet-Modus und ein Völlig-Abgeschaltet-Modus
verbraucht die geringste Menge an Leistung. Jeder dieser Leistungsmodi
erfordert ferner eine erhöhte
Menge an Zeit, um zurück
zu einem aktiven Modus überzugehen.
Daher benötigt
ein Speicherchip weniger Zeit, um von einem Bereitschaftsmodus zu
einem aktiven Modus zurückzukehren,
als der Speicherchip benötigt,
um von einem Abgeschaltet-Modus zu einem aktiven Modus zurückzukehren.
-
Ein Versetzen von Speicherchips in
geringere Leistungszustände,
wenn dieselben nicht durch das Rechenvorrichtungssystem, das den
Speicherchip verwendet, in Verwendung sind, kann eine Energieeffizienz
erhöhen.
Bei bekannten Systemen war die Herausforderung für Systementwickler, diese Modi
effektiv zu verwenden, um einen Leistungsverbrauch zu reduzieren.
Externe Speichersteuerungen als solche müssen programmiert sein, um
die Speicherchips in niedrige Leistungsmodi zu versetzen, wenn dieselben
nicht in Verwendung sind. Dies erfordert, daß Entwickler eine beträchtliche
Menge an Zeit und Bemühungen
mit einem Entwickeln eines Codes und Entwürfen verbringen, die in der
Lage sind, genau zu wissen, wann die Speicherchips in die verschiedenen
niedrigen Leistungsmodi versetzt werden müssen.
-
Als solches besteht ein Bedarf nach
einem Speicherchip, der in der Lage ist, sich selbst in einen Niedrigleistungsmodus
zu versetzen, ohne die Unterstützung
einer externen Speichersteuerung.
-
Es ist die Aufgabe der vorliegenden
Erfindung, ein Niedrigleistungsmodussystem für einen Direktzugriffsspeicher
oder ein Verfahren zum Versetzen eines Direktzugriffsspeichers in
einen Niedrigleistungsmodus mit verbesserten Charakteristika zu
schaffen.
-
Diese Aufgabe wird durch ein Niedrigleistungsmodussystem
gemäß Anspruch
1 oder Anspruch 20 oder ein Verfahren gemäß Anspruch 8 gelöst.
-
Ein bevorzugtes Ausführungsbeispiel
der vorliegenden Erfindung offenbart ein Niedrigleistungsmodussystem
für einen Direktzugriffsspeicher. Das
Niedrigleistungsmodussystem umfaßt einen Befehlsdecodierer
zum Erfassen eines Speicherzugriffsbefehls. Eine Zeitsteuerung ist
mit dem Befehlsdecodierer verbunden. Die Zeitsteuerung ist betreibbar,
um eine Menge an Zeit zu verfolgen, die verstrichen ist, seit der
Befehlsdecodierer den Speicherzugriffsbefehl empfangen hat. Ein
Komparator ist mit der Zeitsteuerung verbunden. Ein Schwellenregister ist
mit dem Komparator verbunden, wobei der Komparator betreibbar ist,
um einen vorbestimmten Schwellenwert in dem Schwellenregister mit
der Menge an Zeit zu vergleichen, die verstrichen ist, seit der
Befehlsdecodierer den Speicherzugriffsbefehl empfangen hat. Eine
Zustandsmaschine ist mit dem Komparator zu einem Eintreten in einen
neuen Leistungsmodus verbunden, falls die Menge an Zeit, die verstrichen
ist, seit der Befehlsdecodierer den Speicherzugriffsbefehl empfangen
hat, den vorbestimmten Schwellenwert überschreitet.
-
Ein weiteres bevorzugtes Ausführungsbeispiel
offenbart ein Verfahren zum Versetzen eines Direktzugriffsspeichers
in einen Niedrigleistungsmodus. Ein Befehlsdecodierer wird verwendet,
um einen Speicherzugriffsbefehl zu erfassen. Eine Zeitdauer, die
seit einem Empfangen des Speicherzugriffsbefehls verstrichen ist,
wird mit einer Zeitsteuerung verfolgt, die mit dem Befehlsdecodierer
verbunden ist. Ein Komparator wird verwendet, um die Zeitdauer, die
seit einem Empfangen des Speicherzugriffsbefehls verstrichen ist,
mit einem vorbestimmten Schwellenwert zu vergleichen. Falls die
Zeitdauer, die seit einem Empfangen des Speicherzugriffsbefehls
verstrichen ist, den vorbestimmten Schwellenwert überschreitet,
wird der Direktzugriffsspeicher in einen niedrigeren Leistungsmodus
versetzt.
-
Die Speicherzugriffsbefehle können aus
einer Gruppe von Speicherzugriffsbefehlen ausgewählt sein, die einen Lesebefehl
oder einen Schreibbefehl umfaßt.
Die Zeitsteuerung kann eine Auffrischzeitsteuerung des Direktzugriffsspeichers
oder eine Zeitsteuerung sein, die speziell für das Niedrigleistungsmodussystem
entwickelt ist. Der vorbestimmte Schwellenwert kann in dem Direktzugriffsspeicher unter
Verwendung einer externen Speichersteuerung programmiert werden
oder während
einer Herstellung programmiert werden. Der vorbestimmte Schwellenwert
ist vorzugsweise in einem Register gespeichert. Der niedrigere Leistungsmodus
kann aus einer Gruppe von niedrigeren Leistungsmodi ausgewählt sein,
die einen Bereitschaftsmodus, einen Abgeschaltet-Modus und einen Völlig-Abgeschaltet-Modus umfaßt.
-
Weitere Aufgaben und Vorteile der
vorliegenden Erfindung werden aus der folgenden Beschreibung ersichtlich,
wobei Bezug auf die beiliegenden Zeichnungen genommen wird, in denen
bevorzugte Ausführungsbeispiele
der Erfindung klar dargestellt sind.
-
Bevorzugte Ausführungsbeispiele der vorliegenden
Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden
Zeichnungen näher
erläutert.
Es zeigen:
-
1 ein
bevorzugtes Niedrigleistungsmodussystem für einen Direktzugriffsspeicher;
und
-
2 ein
Flußdiagramm,
das die bevorzugten Prozeßschritte
darstellt, die durch den Direktzugriffsspeicher unternommen werden,
wenn in verschiedene niedrige Leistungsmodi eingetreten wird.
-
Mit Bezug auf 1 offenbart ein bevorzugtes Ausführungsbeispiel
der vorliegenden Erfindung ein Niedrigleistungsmodussystem 10 für einen
Direktzugriffsspeicher („RAM") 12. Der
bevorzugte RAM 12 ist als ein dynamischer Direktzugriffsspeicher
(„DRAM") in 1 dargestellt. Fachleute auf dem Gebiet
von Speicherchips sollten jedoch erkennen, daß das vorliegend offenbarte
Niedrigleistungsmodussystem 10 auch in andere RAM-Chips
eingegliedert werden könnte,
wie beispielsweise einem statischen Direktzugriffsspeicher („SRAM").
-
Wie es in 1 dargestellt ist, ist eine externe Speichersteuerung 14 mit
dem RAM 12 verbunden. Wie es auf dem Gebiet bekannt ist,
wird während
einem normalen Betrieb die externe Speichersteuerung 14 verwendet,
um Daten zu und von dem RAM 12 zu lesen und zu schreiben.
Die externe Speichersteuerung 14 ist mit einem Befehlsdecodierer 16 des
RAM 12 verbunden. Der Befehlsdecodierer 16 wird
verwendet, um einen Betrieb des RAM 12 zu steuern, so daß unter
anderem Daten zu dem RAM 12 geschrieben und von demselben
wiedergewonnen werden können.
Während
einem normalen Betrieb wird die externe Speichersteuerung 14 verwendet,
um dem RAM 12 Befehle zu erteilen, der externen Systemen
gestattet, Daten zu und von dem RAM 12 zu lesen und zu
schreiben. Wie es oben dargelegt ist, ist bei bekannten Speicherentwürfen die
externe Speichersteuerung 14 in der Lage, den RAM 12 in verschiedene
Leistungsmodi zu versetzen, die einen aktiven, einen Bereitschafts-,
einen Abgeschaltet- und einen Völlig-Abgeschaltet-Modus
umfassen.
-
Bei dem in 1 dargestellten bevorzugten Ausführungsbeispiel
ist der Befehlsdecodierer 16 in der Lage, Befehle oder
Anweisungen bzw. Instruktionen von der externen Speichersteuerung 14 zu
empfangen, die den Befehlsdecodierer 16 veranlaßt, den RAM 12 in
einen der oben erwähnten
Leistungsmodi zu versetzen. Wie es dargestellt ist, ist ein Leistungsmodussteuerbus 18 mit
einer Zustandsmaschine 20 verbunden, die es dem Befehlsdecodierer 16 gestattet,
den RAM 12 in einen der jeweiligen Leistungsmodi zu versetzen.
Die externe Speichersteuerung 14 ist daher in der Lage,
den RAM 12 in einen aktiven, einen Bereitschafts-, einen
Abgeschaltet- oder einen Völlig-Abgeschaltet-Modus
zu zwingen.
-
Das bevorzugte Niedrigleistungsmodussystem 10 des
RAM 12 umfaßt
eine Zeitsteuerung 22, die mit dem Befehlsdecodierer 16 verbunden
ist. Die Zeitsteuerung 22 des RAM 12 wird verwendet,
um die Menge an Zeit zu messen und zu verfolgen, die verstrichen
ist, seit durch die externe Speichersteue rung 14 auf den
RAM 12 zugegriffen wurde. Die Zeitsteuerung 22 als
solche wirkt als eine Einrichtung zum Verfolgen der Menge an Zeit,
die zwischen jeweiligen Speicherzugriffen vergangen ist. Bei dem bevorzugten
Ausführungsbeispiel
der vorliegenden Erfindung wird die Zeitsteuerung 22 bei
jedem Speicherzugriff rückgesetzt.
Als solches wird jedesmal, wenn die externe Speichersteuerung 14 dem
RAM 12 eine Anweisung erteilt, was einem Lese- oder Schreibzugriff
auf den RAM 12 entspricht, die Zeitsteuerung 22 auf
einen ursprünglichen
Wert rückgesetzt.
-
Ein Ausgangsbus der bevorzugten Zeitsteuerung 22 ist
mit einem ersten Eingang eines Komparators 26 verbunden.
Wie es ferner in 1 dargestellt
ist, ist ein Register 24, das Schwellenwerte enthält, mit
dem Komparator 26 verbunden. Bei dem bevorzugten Ausführungsbeispiel
der vorliegenden Erfindung ist der Ausgangsbus des Registers 24 mit
einem zweiten Eingang des Komparators 26 verbunden. Die
Schwellenwerte sind vorzugsweise vorbestimmte Werte, die durch die
externe Speichersteuerung 14 programmiert sind oder während einer
Herstellung festgelegt wurden. Bei dem bevorzugten Ausführungsbeispiel
der vorliegenden Erfindung sind die vorbestimmten Werte in ein erweitertes
Speicherregister des RAM 12 programmiert.
-
Der Komparator 26 ist betreibbar,
um den Zeitsteuerungswert mit dem vorbestimmten Schwellenwert zu
vergleichen, der in dem Register 24 gespeichert ist. Wann
immer ein Schwellenwert erreicht wurde, tritt der RAM 12 in
einen niedrigeren Leistungsmodus ein oder wechselt von einem Niedrigleistungsmodus
zu dem nächsten
Niedrigleistungsmodus mit noch weniger Leistungsverbrauch. Zum Beispiel
kann der RAM 12 programmiert sein, um direkt von einem
aktiven Modus in einen Abgeschaltet-Modus zu gehen oder derselbe
kann von einem Bereitschaftsmodus zu einem Abgeschaltet-Modus gehen.
Diese Funktionalität
versieht den RAM 12 mit einer Einrichtung zum Übergehen
von einem Leistungsmodus zu einem niedrigeren Leistungsmodus, basierend
auf der Menge an Zeit, die verstrichen ist, seit durch die externe
Speichersteuerung 14 auf den RAM 12 zugegriffen
wurde. Als solches erfordert die vorliegende Erfindung die externe
Speichersteuerung 14 nicht, um den RAM 12 in einen
der niedrigeren Leistungsmodi zu versetzen.
-
Mit Bezug auf 1 wird die Zeitsteuerung 22,
falls auf den Befehlsdecodierer 16 des RAM 12 ein
Lese- oder Schreibzugriff gemacht wird, durch ein Signal rückgesetzt,
das von einem OR-Logikgatter 28 empfangen wird, das mit
dem Befehlsdecodierer 16 und dem Ausgang des Komparators 26 verbunden
ist. Die Verwendung eines OR-Logikgatters 28 sollte nicht
als eine Begrenzung der vorliegenden Erfindung aufgefaßt werden,
wenn es nicht anderweitig spezifisch beansprucht ist. Ein Ausgang
des Befehlsdecodierers 16 und der Komparator 26 sind
mit den Eingängen
des OR-Logikgatters 28 verbunden.
Während
einem Betrieb kann die Zeitsteuerung 22 durch den Befehlsdecodierer 16,
der einen Lese- oder Schreibzugriffsbefehl empfängt, oder durch den Ausgang
des Komparators 26 rückgesetzt
werden.
-
Der Ausgang des Komparators 26 wird
verwendet, um die Zeitsteuerung 22 rückzusetzen und die Zustandsmaschine 20 über den
Bedarf zu informieren, Leistungsmodi zu wechseln. Wie es dargestellt
ist, ist der Ausgang des Komparators 26 mit der Zustandsmaschine 20 verbunden.
Hat die Zeitsteuerung 22 einmal den Schwellenwert erreicht,
weist der Ausgang von dem Komparator 26 die Zustandsmaschine 20 vorzugsweise
an, den RAM 12 in den nächsten „niedrigeren" Leistungsmodus zu
versetzen. Bei dem bevorzugten Ausführungsbeispiel ist die Zustandsmaschine 20 ferner
mit dem Register 24 verbunden. Ein erweitertes Speicherregister
ist vorzugsweise auf einen vordefinierten Wert festgelegt, wenn
der RAM 12 in einen unterschiedlichen Leistungsmodus eintritt,
wodurch es der externen Speichersteuerung 14 gestattet
ist, den aktuellen Leistungsmodus des RAM 12 zu kennen.
Die externe Speichersteuerung 14 tut dies vorzugsweise
durch ein Decodieren der Adresse des Registers 24, die diese
Informationen speichert, wie es in 1 dargestellt
ist.
-
Obwohl es nicht dargestellt ist,
könnte
die Zeitsteuerung 22 die Auffrischzeitsteuerung sein, um bestehende
Betriebsmittel innerhalb des RAM 12 zu verwenden. Die Auffrischzeitsteuerung
des RAM 12 läuft
gewöhnlich
in allen Leistungsmodi. Falls die Auffrischzeitsteuerung verwendet
wird, kann die Differenz des Istwerts minus dem Wert des letzten
Speicherzugriffs verwendet werden, um zu bestimmen, ob der Schwellenwert
erreicht wurde. Als solches würde
der Komparator 26 bei diesem Ausführungsbeispiel eine Subtraktionslogikschaltung
umfassen, die verwendet wird, um zu bestimmen, ob der Schwellenwert
eingehalten wurde. Die Schwellenwerte können in dem RAM 12 voreingestellt
sein oder mehrere Sätze
von Schwellen können
in dem RAM 12 voreingestellt sein und in einem erweiterten
Modusjregister gespeichert sein.
-
Bei einem alternativen Ausführungsbeispiel können die
Schwellenwerte durch ein Überwachen vorbestimmter
Bitmuster von bestehenden Zeitsteuerungen innerhalb des RAM 12 bestimmt
werden. Der Komparator 26 wird verwendet, um einen Teilsatz
der Zeitsteuerungsbits zu prüfen.
Bei dem bevorzugten Ausführungsbeispiel
tritt der RAM 12 in den nächsten niedrigeren Leistungsmodus
ein, wann immer dieses Muster zweimal ohne einen Speicherzugriff
dazwischen auftritt. Die Schwellenwerte variieren abhängig von
den ausgewählten
Bits der Zeitsteuerung 22. Die Schwellenwerte können in
dem erweiterten Modusregister gespeichert werden und unterschiedliche
Sätze von
Bits können
zu einem Überwachen
ausgewählt
werden.
-
Mit Bezug auf 2 sind die bevorzugten Verfahrensschritte
dargestellt, die durch das Niedrigleistungsmodussystem 10 des
RAM 12 durchgeführt
werden. Bei Schritt 30 erfaßt der Befehlsdecodierer 16 einen
Speicherzugriffsbefehl oder einen Leistungszustandsmodusbefehl.
Ansprechend darauf wird bei Schritt 32 die Zeitsteuerung 22 durch
den Befehlsdecodierer 16 rückgesetzt. In dem Fall eines Speicherzugriffs
tritt der RAM 12 in einen aktiven Modus ein, was bei Schritt 34 dargestellt
ist. Bei Schritt 36 stellt der RAM 12 sicher,
daß der
Schwellenwert für
den geeigneten Leistungsmodus festgelegt ist. Zum Beispiel können unterschiedliche
Schwellenwerte für
unterschiedliche Leistungsmodi gespeichert sein.
-
Schritt 38 stellt dar, was
auftritt, falls nicht auf den RAM 12 zugegriffen wird oder
derselbe keinen Leistungszustandsbefehl von der externen Speichersteuerung 14 empfängt. Falls
durch den Befehlsdecodierer 16 keine Zugriffsbefehle (die
Lese- oder Schreibbefehle umfassen könnten) oder Leistungszustandsbefehle
empfangen werden, erhöht
die Zeitsteuerung 22 bei Schritt 38 den Wert desselben.
Der Komparator 26 vergleicht dann den Wert der Zeitsteuerung 22 mit
dem Schwellenwert und bestimmt, ob der Wert der Zeitsteuerung 22 gleich
dem Schwellenwert ist, der bei Schritt 42 dargestellt ist.
Falls der Zeitsteuerungswert und der Schwellenwert gleich sind,
weist der Komparator 26 die Zustandsmaschine 20 an,
zu bewirken, daß der
RAM 12 in den nächsten „niedrigeren" Leistungsmodus eintritt,
wie es bei Schritt 44 dargestellt ist. Falls der Zeitsteuerungswert und
der Schwellenwert nicht gleich sind, kehrt der RAM 12 zu
Schritt 38 zurück.