DE10342981B4 - Verfahren zum selektiven Aufbringen einer Folie auf definierte Bereiche eines Wafers - Google Patents
Verfahren zum selektiven Aufbringen einer Folie auf definierte Bereiche eines Wafers Download PDFInfo
- Publication number
- DE10342981B4 DE10342981B4 DE2003142981 DE10342981A DE10342981B4 DE 10342981 B4 DE10342981 B4 DE 10342981B4 DE 2003142981 DE2003142981 DE 2003142981 DE 10342981 A DE10342981 A DE 10342981A DE 10342981 B4 DE10342981 B4 DE 10342981B4
- Authority
- DE
- Germany
- Prior art keywords
- film
- wafer
- areas
- chips
- release liner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Dicing (AREA)
Abstract
– eine erste Folie (2), welche waferseitig eine UV-härtbare Klebeschicht aufweist, auf die gesamte aktive, mit Schaltungen versehene Fläche des Wafers (1) aufgebracht wird,
– aus Testergebnissen des Wafers (1) Bereiche bestimmt werden, welche mit der ersten Folie (2) zu versehen sind,
– mittels einer Schneidvorrichtung die Bereiche der ersten Folie (2) getrennt werden,
– auf die erste Folie (2) eine Abziehfolie (3) aufgebracht wird,
– die Bereiche, von welchen die erste Folie (2) zu entnehmen ist, UV-belichtet werden, und
– die Abziehfolie (3) zusammen mit den zu entfernenden Bereichen der ersten Folie (2), welche an der Abziehfolie (3) haften, entfernt wird.
Description
- Die Erfindung bezieht sich auf ein Verfahren zur selektiven Aufbringung einer Folie auf definierte Bereiche eines Wafers.
- Bei der Bearbeitung von Wafern ist es aus dem Stand der Technik bekannt, die aktive Seite der Wafer ganzflächig mit einer haftenden Folie zu laminieren bzw. diese Folie ganzflächig zu entfernen. Weiterhin ist es bekannt, die Klebeigenschaften der Folie (Tape) ganzflächig zu verändern, beispielsweise durch UV-Belichtung. Durch diese sinkt die Klebfähigkeit der Folie, sodass diese leicht entfernt werden kann.
- Um die einzelnen Chips, die auf einem Wafer ausgebildet werden, zu separieren und nachfolgend Chip-Stapel zu bilden, ist es bekannt, die aktive Oberfläche der Wafer mit der haftenden Klebfolie zu laminieren. Es ist dann möglich, durch geeignete Schnitte die einzelnen Bereiche des Wafers zu trennen, die den Chips entsprechen. Nachfolgend wird der Wafer gewendet, seine aktive Seite wird mittels der Klebfolie auf einen Träger aufgesetzt. Somit kann die Rückseite des Wafers dünn geschliffen werden, um nachfolgend die einzelnen Chips entnehmen oder weiterverarbeiten zu können.
- Es erweist sich hierbei als notwendig, die defekten Chips auszusortieren, entweder auf dem Wafer oder nachfolgend aus den Chip-Stapeln. Derartige Vorgänge sind arbeitsintensiv, sodass relativ lange Taktfrequenzen erforderlich sind. Weiterhin ergeben sich erhöhte Anforderungen an das Absetzen der Chips, um diese korrekt auf die Chip-Stapel zu setzen bzw. auf dem Wafer auszutauschen.
- Das Laminieren mit einseitig haftendem Tape wird z.B. zur Herstellung einer Schutzabdeckung eingesetzt (Schutz vor mechanischen oder chemischen Einflüssen).
- Durch das Laminieren mit beidseitig haftendem Tape kann z.B. eine Klebschicht für die nachfolgende Montage aufgebracht werden.
- Dabei erweist es sich als notwendig, die Schutz- bzw. Klebeschichten nur auf bestimmte Chips eines Wafers aufzutragen (z. B. nur Gut-Chips sollen weiterverarbeitet (z.B. miteinander verklebt werden) oder nur Schlecht-Chips sollen einem bestimmten Reparaturprozess unterworfen und dabei einer Ätzlösung ausgesetzt werden).
- Deshalb ist es nach dem bisherigen Stand der Technik notwendig, an dieser Stelle im Produktionsablauf den Wafer in Chips zu vereinzeln, diese zu sortieren und anschließend unterschiedlich weiter zu verarbeiten.
- Die Verarbeitung von einzelnen Chips ist sehr unproduktiv und daher unerwünscht. Ebenso ist die Qualität der Chipverarbeitung im Waferverband oftmals besser als bei der Einzelchipbearbeitung (Möglichkeit von Chip-Kantenbeschädigung bei jedem Einzelprozessschritt, höhere Lagertoleranz bei der Chipmontage, wenn die Chips sich nicht mehr im Waferverband befinden).
- Die
DE 100 08 273 A1 beschreibt das Auflegen einer UV-Folie auf die Rückseite eines Wafers. Nachfolgend wird die Folie mit UV belichtet. Dies führt dazu, dass die Folie nicht so fest an dem Chip haftet, so dass es möglich ist, den Chip abzunehmen. - Die
US 6,140,151 A beschreibt die Selektierung von Chips unterschiedlicher Qualität. Auch hierbei wird die Unterseite des Chips beklebt. Durch die Belichtung verringert sich die Haftkraft der Sägefolie. Die entnommenen Chips sind nicht mit Folie belegt. - Die
DE 100 37 741 A1 beschreibt ein Verfahren zur Herstellung von Halbleiterchips, bei welchem sowohl an der Vorderseite als auch an der Rückseite des Wafers Folien aufgebracht werden, nämlich zunächst eine Schutzfolie auf der Vorderseite, vor der Bearbeitung der Rückseite sowie nach der Schleifbearbeitung der Rückseite einer Schneidfolie auf die Rückseite. - Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art zu schaffen, welches bei einfachem Aufbau und einfacher, kostengünstiger Anwendbarkeit die Nachteile des Standes der Technik vermeidet und eine selektive Verarbeitung von guten und defekten Chips ermöglicht.
- Erfindungsgemäß wird die Aufgabe durch die Merkmalskombination des einzigen Anspruchs 1 gelöst.
- Erfindungsgemäß wird somit die Möglichkeit geschaffen, auf die erste Klebfolie eine Abziehfolie aufzubringen und diese nachfolgend so zu entfernen, dass solche Bereiche der ersten Folie mit abgezogen werden, die nicht auf der aktiven Seite des Wafers verbleiben sollen.
- Erfindungsgemäß ist es möglich, partiell oder selektiv einzelne Bereiche des Wafers nicht mit der ersten, haftenden Folie (Tape) zu versehen.
- Es können somit definierte Gut-Chips innerhalb eines Wafers mit einem Tape (haftende erste Folie) versehen werden, sodass bei der weiteren Verarbeitung des Wafers eine unterschiedliche Behandlung der einzelnen Chips (Gut-Chips bzw. Schlecht-Chips) möglich ist. So können beispielsweise die mit der ersten Folie (Tape) abgedeckten Chips im nachfolgenden Schritt geätzt oder beschichtet werden (oder umgekehrt). Weiterhin ist es möglich, nur die mit der klebenden ersten Folie versehenen Chips bei der nachfolgenden Waferkontaktierung mit einem zweiten Träger zu verbinden.
- Erfindungsgemäß wird somit die Möglichkeit geschaffen, nachfolgende Prozessschritte im Waferverband durchzuführen, ohne auf eine Einzelchipbearbeitung übergehen zu müssen.
- Das erfindungsgemäße Verfahren sieht vor, dass die erste Folie, welche waferseitig eine UV-härtbare Klebeschicht aufweist, auf die gesamte aktive, mit Schaltungen versehene Fläche des Wafers aufgebracht wird, dass nachfolgend aus Testergebnissen des Wafers Bereiche bestimmt werden, welche mit der ersten Folie zu versehen sind, dass mittels einer Schneidvorrichtung die Bereiche der ersten Folie getrennt werden, dass auf die erste Folie eine Abziehfolie aufgebracht wird, dass die Bereiche, von welchen die erste Folie zu entnehmen ist, UV-belichtet werden, und dass nachfolgend die Abziehfolie zusammen mit den zu entfernenden Bereichen der ersten Folie, welche an der Abziehfolie haften, entfernt wird.
- Dabei ist die Abziehfolie so ausgebildet, dass deren Haftkraft größer ist, als die Haftkraft der ersten Folie im belichteten Zustand, aber kleiner als die Haftkraft der ersten Folie im unbelichteten Zustand.
- Für das erfindungsgemäße Verfahren sind zumindest folgende Einrichtungen erforderlich:
- – Eine Einheit zur Beschaffung und Verarbeitung von Waferdaten. Aus den Testergebnissen dieser Einheit wird ein Lageplan der Gut-Chips bzw. der Schlecht-Chips bzw. der diesbezüglichen Bereiche des Wafers ermittelt (Wafermap mit Chippositionen). Diese Bereiche (Chippositionen) sind nachfolgend mit der ersten Folie (Klebetape) zu versehen. Es ergibt sich somit ein Lageplan für die Laminierung der ersten Folie (Tapingmap). Aus der Losnummer und den Produktionsgrunddaten werden dabei die Chipgröße und die Lage der Chips auf dem Wafer ermittelt bzw. berücksichtigt.
- – Eine Schneidvorrichtung, mit der die zu laminierenden und die nicht zu laminierenden Flächen der ersten Folie voneinander getrennt werden. Eine UV-Belichtungseinheit mit einem Blendensystem zum partiellen Belichten der ersten Folie.
- – Eine Separiereinrichtung, um die erste Folie von den nicht zu laminierenden Flächen zu entfernen. Diese Separiereinrichtung umfasst eine Laminiervorrichtung für eine zweite Folie (Abziehfolie) sowie eine diesbezügliche Delaminiervorrichtung.
- Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen in Verbindung mit der Zeichnung beschrieben. Dabei zeigt:
-
1 eine vereinfachte Seiten-Schnittansicht eines Wafers mit Chip-Bereichen sowie mit einer partiellen Beschichtung mittels einer ersten Folie, -
2 eine Ansicht, analog1 , bei welcher bestimmte Chip-Bereiche laminiert, die Folie jedoch deaktiviert ist, -
3 eine vereinfachte Seiten-Schnittansicht eines Wafers mit erster Folie und Abziehfolie, -
4 eine vereinfachte Draufsicht auf das Ausführungsbeispiel der3 , -
5 eine Seiten-Schnittansicht, analog3 , eines weiteren Ausführungsbeispiels eines Wafers mit Bereichen einer ersten Folie sowie einer Abziehfolie im teilweise abgezogenen Zustand, -
6 eine vereinfachte Draufsicht auf das Ausführungsbeispiel der5 , -
7 eine Seitenansicht, analog der Darstellung der5 , und -
8 eine Draufsicht auf die in7 gezeigte Anordnung. - In dem Ausführungsbeispiel sind jeweils gleiche Teile mit gleichen Bezugsziffern versehen.
- Bei dem in den Figuren gezeigten Ausführungsbeispiel wird ein Wafer
1 aus einer Horde entnommen. In üblicher Weise wird die Wafer-Identifikation gelesen. Von einem Host werden die diesbezüglichen Chipdaten abgerufen. Aus den Chipdaten ergeben sich die Gut-Chips und die Schlecht-Chips, sodass eine Tapingmap sowie eine Schnittgeometrie erstellt werden kann. - Die
1 zeigt einen Zustand, bei welchem nur die Gut-Chips4 mit einer ersten Folie2 (Tape) laminiert sind, während die Schlecht-Chips5 keine Folie aufweisen. Bei der nachfolgenden Bearbeitung, beispielsweise beim Dünnschleifen des Wafers2 , können somit die Schlecht-Chips5 leicht entnommen werden. - Die
2 zeigt eine Situation, bei welcher auch die Schlecht-Chips5 mit einer Folie laminiert sind, die jedoch hinsichtlich ihrer Klebeigenschaften deaktiviert ist. - Die
3 zeigt einen Zustand, bei welchem der Wafer1 auf einem nicht dargestellten Ablagetisch (Chuck) abgelegt ist. Er wurde bereits mit der ersten Folie2 laminiert. Durch geeignete Trennschnitte wurde die erste Folie2 in einzelne Bereiche unterteilt, die entsprechend der Tapingmap die Lage der Gut-Chips4 (siehe4 ) berücksichtigt, wobei die Lage der zu entfernenden Chips der Übersichtlichkeit halber nicht dargestellt ist. Das Schneiden oder Konfigurieren der ersten Folie2 kann beispielsweise mittels Laserstrahlen erfolgen. - Nachfolgend wird die Abziehfolie
3 laminiert, sodass sich der in3 gezeigte Zustand ergibt. Bei einem Abziehen der Abziehfolie3 (siehe5 und6 ) ergibt sich, dass bestimmte Bereiche der ersten Folie2 mit abgezogen werden, so wie dies die Darstellung der5 zeigt. Es verbleiben somit auf der aktiven Seite des Wafers1 lediglich die Bereiche mit der ersten Folie2 laminiert, die in dem Beispiel den Gut-Chips4 entsprechen. Bei einem nachfolgenden Weiterverarbeiten des Wafers1 können somit diese Gut-Chips4 entsprechend weiter bearbeitet werden. - Die
7 und8 zeigen eine Situation, bei welcher der Wafer1 mit einer ersten Folie2 versehen wurde. Die Darstellung zeigt, dass sowohl die erste Folie2 als auch der Wafer1 bereits teilweise eingesägt sind. Die erste Folie2 ist so ausgebildet, dass sie waferseitig eine UV-härtbare Klebschicht aufweist. Durch die UV-Härtung sinkt die Adhesionskraft der Klebschicht, sodass die erste Folie weniger stark haftet. - Auch hier wird der Wafer aus der Horde entnommen, die Wafer-ID wird gelesen und von dem Host werden die Informationen abgerufen, von welchen Bereichen des Wafers bzw. von welchen Chips die erste Folie
2 entnommen werden soll. - Der Wafer wird daraufhin auf dem Ablagetisch (Chuck) abgelegt und mit der Abziehfolie (Remove-Tape) laminiert. Die Haftkraft der Abziehfolie ist größer als die Haftkraft der ersten Folie im belichteten Zustand, aber kleiner als die Haftkraft der ersten Folie im unbelichteten Zustand.
- Nachfolgend werden die zu entfernenden Bereiche der ersten Folie belichtet. Nunmehr kann die Abziehfolie abgezogen werden, wobei die mit zu entfernenden Bereiche der ersten Folie
2 an der Abziehfolie3 haften und mit dieser entfernt werden, so wie dies aus7 ersichtlich ist. -
- 1
- Wafer
- 2
- Erste Folie
- 3
- Abziehfolie
- 4
- Gut-Chips
- 5
- Schlecht-Chips
Claims (1)
- Verfahren zur selektiven Aufbringung einer ersten Folie (
2 ) auf definierte Bereiche eines Wafers (1 ), wobei – eine erste Folie (2 ), welche waferseitig eine UV-härtbare Klebeschicht aufweist, auf die gesamte aktive, mit Schaltungen versehene Fläche des Wafers (1 ) aufgebracht wird, – aus Testergebnissen des Wafers (1 ) Bereiche bestimmt werden, welche mit der ersten Folie (2 ) zu versehen sind, – mittels einer Schneidvorrichtung die Bereiche der ersten Folie (2 ) getrennt werden, – auf die erste Folie (2 ) eine Abziehfolie (3 ) aufgebracht wird, – die Bereiche, von welchen die erste Folie (2 ) zu entnehmen ist, UV-belichtet werden, und – die Abziehfolie (3 ) zusammen mit den zu entfernenden Bereichen der ersten Folie (2 ), welche an der Abziehfolie (3 ) haften, entfernt wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2003142981 DE10342981B4 (de) | 2003-09-17 | 2003-09-17 | Verfahren zum selektiven Aufbringen einer Folie auf definierte Bereiche eines Wafers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2003142981 DE10342981B4 (de) | 2003-09-17 | 2003-09-17 | Verfahren zum selektiven Aufbringen einer Folie auf definierte Bereiche eines Wafers |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10342981A1 DE10342981A1 (de) | 2005-04-21 |
DE10342981B4 true DE10342981B4 (de) | 2007-05-24 |
Family
ID=34352906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2003142981 Expired - Lifetime DE10342981B4 (de) | 2003-09-17 | 2003-09-17 | Verfahren zum selektiven Aufbringen einer Folie auf definierte Bereiche eines Wafers |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10342981B4 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008032319B4 (de) * | 2008-07-09 | 2012-06-06 | Epcos Ag | Verfahren zur Herstellung eines MST Bauteils |
DE102012101399B3 (de) * | 2012-02-22 | 2013-08-01 | Chih-hao Chen | Methode zur umweltfreundlichen Bearbeitung von Substraten |
DE102022201365A1 (de) | 2022-02-10 | 2023-08-10 | Robert Bosch Gesellschaft mit beschränkter Haftung | Wafer-Vereinzelungsfolie |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6140151A (en) * | 1998-05-22 | 2000-10-31 | Micron Technology, Inc. | Semiconductor wafer processing method |
DE10037741A1 (de) * | 1999-08-03 | 2001-03-29 | Tokyo Seimitsu Co Ltd | Verfahren zur Herstellung von Halbleiterchips |
DE10008273A1 (de) * | 2000-02-23 | 2001-08-30 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Montage von durch Vereinzelung aus einem Rohstück erzeugbaren Kleinbauelementen auf einen Träger |
-
2003
- 2003-09-17 DE DE2003142981 patent/DE10342981B4/de not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6140151A (en) * | 1998-05-22 | 2000-10-31 | Micron Technology, Inc. | Semiconductor wafer processing method |
DE10037741A1 (de) * | 1999-08-03 | 2001-03-29 | Tokyo Seimitsu Co Ltd | Verfahren zur Herstellung von Halbleiterchips |
DE10008273A1 (de) * | 2000-02-23 | 2001-08-30 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Montage von durch Vereinzelung aus einem Rohstück erzeugbaren Kleinbauelementen auf einen Träger |
Also Published As
Publication number | Publication date |
---|---|
DE10342981A1 (de) | 2005-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0999583B1 (de) | Stabilisierung eines Substrats mittels Trägerelement | |
DE69736646T2 (de) | Verfahren zum Zertrennen von Wafern in Einzelchips | |
DE60125943T2 (de) | Verfahren zur herstellung von mikroelektromechanische systeme enthaltenden bauteilen, das ein uv-härtbares band verwendet | |
DE102011002546B4 (de) | Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen | |
DE10295893T5 (de) | Verfahren zur Herstellung von Halbleiterchips | |
DE102004006494A1 (de) | Halbleiterwafer und Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE202015009750U1 (de) | Laserbearbeitungsvorrichtung | |
DE3122981A1 (de) | Verfahren zum einbau von ic-bausteinen in ausweiskarten | |
EP2381464A1 (de) | Vorrichtung und Verfahren zum Ablösen eines Produktsubstrats von einem Trägersubstrat | |
DE10342980B3 (de) | Verfahren zur Bildung von Chip-Stapeln | |
DE2504944A1 (de) | System zum trennen einer halbleiterplatte in einzelne pellets | |
DE102021204071B4 (de) | Waferbearbeitungsverfahren | |
DE2414297B2 (de) | Verfahren zur teilautomatischen Herstellung von Zwischenträgern für Halbleiterbauelemente | |
WO2000068990A1 (de) | Verfahren zum handhaben von gedünnten chips zum einbringen in chipkarten | |
DE112006003839T5 (de) | Verfahren zur Herstellung eines dünnen Halbleiter-Chips | |
DE102019205063B4 (de) | Anordnungsverfahren für eine schutzfolie | |
WO2005083779A1 (de) | Rückseitenbeschichteter, dünner halbleiterchip und verfahren zu seiner herstellung | |
DE10342981B4 (de) | Verfahren zum selektiven Aufbringen einer Folie auf definierte Bereiche eines Wafers | |
DE112005000448T5 (de) | Verfahren zur Umsetzung eines Wafers | |
DE60210910T2 (de) | Verfahren zur Bearbeitung einer Halbleiterscheibe, in dem ein laminiertes Substrat als Stütze für diese Scheibe verwendet wird | |
DE102011018295B4 (de) | Verfahren zum Schneiden eines Trägers für elektrische Bauelemente | |
DE10140827A1 (de) | Vorrichtung zum Debonden von Dünnwafern | |
DE102004059599B3 (de) | Verfahren zum Aufbringen einer Klebstoffschicht auf dünngeschliffene Halbleiterchips eines Halbleiterwafers | |
WO1999048137A2 (de) | Verfahren und vorrichtung zum behandeln von wafern mit bauelementen beim abdünnen des wafers und beim vereinzeln der bauelemente | |
DE102017209185A1 (de) | Ausdehnungsfolie, Herstellungsverfahren für eine Ausdehnungsfolie und Verfahren zum Ausdehnen einer Ausdehnungsfolie |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE Owner name: DISCO HI-TEC EUROPE GMBH, 85551 KIRCHHEIM, DE |
|
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNERS: DISCO HI-TEC EUROPE GMBH, 85551 KIRCHHEIM, DE; QIMONDA AG, 81739 MUENCHEN, DE Owner name: DISCO HI-TEC EUROPE GMBH, DE Free format text: FORMER OWNERS: DISCO HI-TEC EUROPE GMBH, 85551 KIRCHHEIM, DE; QIMONDA AG, 81739 MUENCHEN, DE Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: DISCO HI-TEC EUROPE GMBH, QIMONDA AG, , DE Owner name: DISCO HI-TEC EUROPE GMBH, DE Free format text: FORMER OWNER: DISCO HI-TEC EUROPE GMBH, QIMONDA AG, , DE |
|
R071 | Expiry of right |