DE10037741A1 - Verfahren zur Herstellung von Halbleiterchips - Google Patents

Verfahren zur Herstellung von Halbleiterchips

Info

Publication number
DE10037741A1
DE10037741A1 DE10037741A DE10037741A DE10037741A1 DE 10037741 A1 DE10037741 A1 DE 10037741A1 DE 10037741 A DE10037741 A DE 10037741A DE 10037741 A DE10037741 A DE 10037741A DE 10037741 A1 DE10037741 A1 DE 10037741A1
Authority
DE
Germany
Prior art keywords
wafer
adhesive
protective film
film
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10037741A
Other languages
English (en)
Inventor
Shigeharu Arisa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Seimitsu Co Ltd
Original Assignee
Tokyo Seimitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Seimitsu Co Ltd filed Critical Tokyo Seimitsu Co Ltd
Publication of DE10037741A1 publication Critical patent/DE10037741A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/963—Removing process residues from vertical substrate surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

Es wird ein Verfahren zur Herstellung einer Mehrzahl von Chips aus einem Wafer angegeben, bei dem die Rückseite eines Wafers behandelt oder bearbeitet wird, nachdem eine Schutzfolie und eine Versteifungsplatte auf der Vorderseite eines Wafers haftend angebracht worden sind. Der Wafer wird an einem Rahmen zur Durchführung einer Plättchenschneidbearbeitung unter Zwischenlage einer Plättchenschneidfolie angebracht, und dann wird eine Plättchenschneidbearbeitung durchgeführt. Anschließend wird die Schutzfolie von dem Wafer gelöst, nachdem der Wafer mit ultraviolettem Licht bestrahlt worden ist.

Description

Die Erfindung befaßt sich mit einem Verfahren zur Herstellung von Halbleiter­ chips (Einkristallblöcke aus Halbleitermaterial), insbesondere einem Ver­ fahren zur Bearbeitung eines Halbleiterwafers (Halbleiterscheibe) mit extrem dünnen Abmessungen und zum Zuschneiden von Blättchen aus dem Halblei­ terwafer zu Chips.
Fig. 3 ist ein Flußdiagramm zur Verdeutlichung eines üblichen Herstellungs­ verfahrens. Eine Mehrzahl von Halbleitereinrichtungen, wie ICs, werden auf einer Vorderseite eines Wafers ausgebildet und einzeln überprüft. Der Wafer wird dann mit Hilfe einer Plättchenschneidsäge zu dünnen, gesonderten Plättchen geschnitten. Die Halbleitereinrichtungen für IC-Karten müssen dünn sein, und in diesem Fall wird die Rückseite des Wafers mit Hilfe einer Schlei­ feinrichtung derart beschliffen, daß der Wafer eine gewünschte Dicke hat, bevor er zu gesonderten Einrichtungen unterteilt wird.
Bevor die Rückseite des Wafers geschliffen wird, wird eine Schutzfolie haf­ tend auf der Rückseite des Wafers aufgebracht, um die Halbleitereinrichtun­ gen zu stützen, welche auf der Vorderseite ausgebildet worden sind, und zwar vor Beschädigungen und Kontaminierungen. Nachdem die Rückseite des Wafers bearbeitet worden ist, wird die Schutzfolie von der Rückseite des Wafers abgelöst. Dann wird eine Plättchenschneidfolie haftend auf der Rückseite des Wafers aufgebracht, und der Wafer wird in einem Rahmen zum Zuschneiden von Plättchen angebracht.
Der Wafer, dessen Rückseite bearbeitet worden ist, hat dünne Abmessungen und neigt daher leicht zum Brechen oder Ausbrechen. Daher wird der Wafer häufig beschädigt, wenn der Wafer bearbeitet oder eine Scheibenschneidfolie auf dem Wafer haftend aufgebracht wird.
Zur Überwindung dieser Problematik sind in den offengelegten japanischen Patentanmeldungen 5-29455 und 5-63077 Verfahrensweisen beschrieben, bei denen die Plättchenschneidfolie haftend auf der Rückseite des Wafers angebracht wird, nachdem die Rückseite des Wafers geschliffen worden ist und bevor die Schutzfolie von der Rückseite abgelöst wird. Dann wird die Schutzfolie von der Rückseite abgelöst und der Wafer wird zu Plättchen zugeschnitten, so daß der Wafer alleine nicht bearbeitet wird.
In zunehmender Weise werden dünnere Wafer gefordert, welche Dicken­ abmessungen von 30 µm bis 50 µm haben, und bei solchen Auslegungs­ formen kann der Wafer nach Fig. 4 beschädigt werden, obgleich die Schei­ benschneidfolie haftend auf der Rückseite des Wafers angebracht ist, wenn die Schutzfolie abgelöst wird. Fig. 4 zeigt eine Ansicht eines üblichen Chip- Herstellungsverfahrens, bei dem ein Zustand dargestellt ist, bei dem die Schutzfolie von der Rückseite des Wafers abgelöst wird, nachdem die Rück­ seite des Wafers bearbeitet worden ist. Auch ist der Wafer teilweise ausge­ brochen dargestellt. Dies kann aufgrund der Tatsache auftreten, daß Bela­ stungen ungleichmäßig in dem Wafer verteilt sind, wenn die Schutzfolie abgenommen wird, und daß Belastungskonzentrierungen an den schwachen Teilen des Wafers nicht auftreten können.
Die Erfindung wurde im Hinblick auf die vorstehend umrissene Problematik geschaffen und zielt hauptsächlich darauf ab, ein Verfahren zur Herstellung von Chips mit hoher Qualität bereitzustellen, bei dem ein Wafer, welcher eine starke Verwerfung oder große Formfehler haben kann, und daher zum Brechen oder zur Bruchbildung neigt, bearbeitet werden kann, und zwar auch dann, wenn die abschließende Dicke des Wafers extrem dünn ist, indem eine Rückfläche bearbeitet und der Wafer zu Plättchen bzw. Einkristallblöcken aus Halbleitermaterial zugeschnitten wird. Insbesondere soll ein Brechen oder Ausbrechen des Wafers infolge von Belastungskonzentrierungen dadurch vermieden werden, daß die Belastungen am Wafer gleichmäßig verteilt sind, wenn die Schutzfolie abgenommen wird.
Nach der Erfindung wird hierzu ein Verfahren zur Herstellung einer Mehrzahl von Chips aus einem Wafer bereitgestellt, bei dem eine Mehrzahl von Halb­ leitereinrichtungen auf einer Rückseite des Wafers ausgebildet sind, und welches die folgenden Schritte aufweist: Haftendes Aufbringen einer Schutz­ folie mit einem Klebstoff auf der Vorderseite des Wafers; Ausführen wenig­ stens einer Schleifbearbeitung, einer Polierbearbeitung oder einer Ätzbear­ beitung auf der Rückseite des Wafers; haftendes Aufbringen einer Plättchen­ schneidfolie auf der Rückseite des Wafers und Anordnen des Wafers in einem Plättchenschneidrahmen; Schneiden des Wafers mit einer Plättchen­ schneidsäge; Aushärten des Klebstoffs; haftendes Aufbringen einer Trenn­ folie zum Ablösen der Schutzfolie auf einer Oberfläche der Schutzfolie; und Abtrennen der Schutzfolie von der Rückseite des Wafers durch Trennen der Trennfolie von dem Wafer.
Vorzugsweise ist der Klebstoff ein mittels Ultraviolett-Strahlung aushärtbarer Klebstoff. Die Rückseite des Wafers wird mit ultraviolettem Licht bei einem Aushärtungsschritt bestrahlt. Alternativ kann der Klebstoff ein wärmeempfind­ licher Klebstoff sein, und die Temperatur des Wafers wird in beeinflussender Weise gesteuert, um den Klebstoff bei einer Härtungsstufe auszuhärten.
Ferner befaßt sich die Erfindung mit einem Verfahren zur Herstellung einer Mehrzahl von Chips (Einkristallblöcke aus Halbleitermaterial) aus einem Wafer, und eine Mehrzahl von Halbleitereinrichtungen wird auf einer Vor­ derseite des Wafers ausgebildet. Dieses Verfahren weist die folgenden Schritte auf: Haftendes Aufbringen einer Schutzfolie mit einem ersten Kleb­ stoff auf einer Vorderseite des Wafers; haftendes Aufbringen einer Verstär­ kungsplatte mittels eines zweiten Klebstoffs auf einer Oberfläche der Schutz­ folie; Ausführen bezüglich einer Rückseite des Wafers von wenigstens einer Schleifbearbeitung, einer Polierbearbeitung oder einer Ätzbearbeitung; haftendes Aufbringen einer Plättchenschneidfolie auf der Rückseite des Wafers und Anbringen des Wafers an einem Plättchenschneidrahmen; Zuschneiden von Plättchen aus dem Wafer mittels einer Plättchenschneidsä­ ge; Härten des ersten Klebstoffs; haftendes Aufbringen einer Trennfolie zum Abtrennen der Schutzfolie auf einer oberen Fläche der Versteifungsplatte; und Abtrennen der Schutzfolie und der Versteifungsplatte von der Vordersei­ te des Wafers durch Ablösen der Trennfolie von dem Wafer.
Vorzugsweise ist der erste Klebstoff ein mittels Ultraviolett-Strahlung aushärt­ barer Klebstoff. Der zweite Klebstoff ist vorzugsweise ein nicht mittels ul­ travioletter Strahlung aushärtbarer Klebstoff. Die Versteifungsplatte ist aus einem für ultraviolettes Licht durchlässigem Material hergestellt. Die Vor­ derseite des Wafers wird mittels ultraviolettem Licht bei einem Härtungs­ schritt bestrahlt. Alternativ kann der erste Klebstoff eine wärmeempfindlicher Klebstoff sein. Der zweite Klebstoff ist dann ein nicht wärmeempfindlicher Klebstoff. Die Temperatur des Wafers wird hierbei in gesteuerter Weise derart beeinflußt, daß der erste Klebstoff bei einem Härtungsschritt ausge­ härtet wird. Nach der Erfindung wird der Wafer in einem Zustand bearbeitet, in welchem die Schutzfolie haftend auf der Vorderseite des Wafers ange­ bracht ist, oder die Schutzfolie und die Versteifungsfolie haftend auf der Vorderseite des Wafers angebracht sind, oder die Plättchenschneidfolie haf­ tend auf der Rückseite des Wafers angebracht ist und der Wafer am Plätt­ chenschneidrahmen angebracht ist. Somit lassen sich starke Verwerfungen oder große Formfehler des extrem dünnen Wafers korrigieren, und der Wafer wird mit Verstärkung bearbeitet.
Der Wafer wird zu Plättchen zugeschnitten währenddem die Schutzfolie haftend auf der Vorderseite des Wafers angebracht ist. Da ferner die Schutz­ folie und die Versteifungsplatte abgelöst werden, nachdem der Wafer zu Plättchen und gesonderten Chips durch das Plättchenschneiden zugeschnit­ ten worden ist, ist die Belastungsverteilung an dem Wafer beim Ablösen gleichmäßig und daher tritt keine teilweise Belastungskonzentrierung an dem Wafer auf.
Ferner wird der Klebstoff der Schutzfolie durch Bestrahlung mit ultraviolettem Licht oder durch eine Temperaturbeeinflussung ausgehärtet, bevor die Schutzfolie von dem Wafer abgelöst wird, um den Klebstoff zu schwächen. Hierdurch kann der Wafer beim Ablösen der Schutzfolie noch effektiver geschützt werden.
Weitere Einzelheiten, Merkmale und Vorteile der Erfindung ergeben sich aus der nachstehenden Beschreibung von bevorzugten Ausführungsformen unter Bezugnahme auf die beigefügte Zeichnung, in welcher gleiche oder ähnliche Teile mit denselben Bezugszeichen bei allen Figuren versehen sind. In der Zeichnung zeigt
Fig. 1(a)-1(j) schematische Ansichten zur Verdeutlichung eines Herstellungs­ verfahrens gemäß einer bevorzugten Ausführungsform nach der Erfindung;
Fig. 2 eine Ansicht zur Verdeutlichung eines Zustandes, bei dem ein Wafer in gesonderte Chips unterteilt wird, und die Schutzfolie von der Vorderseite des Wafers nach dem Herstellungsver­ fahren nach der Erfindung abgenommen ist;
Fig. 3 ein Flußdiagramm zur Verdeutlichung eines üblichen Chip- Herstellungsverfahrens; und
Fig. 4 eine Ansicht eines üblichen Chip-Herstellungsverfahrens, wobei ein Zustand verdeutlicht ist, bei dem die Schutzfolie von der Vorderseite des Wafers abgelöst ist, nachdem die Rückseite des Wafers bearbeitet worden ist und wobei der Wafer auch in einem Zustand mit teilweisen Ausbrechungen verdeutlicht ist.
Nachstehend wird eine bevorzugte Ausführungsform eines Verfahrens zur Herstellung von Halbleiterchips nach der Erfindung unter Bezugnahme auf die beigefügte Zeichnung näher erläutert.
Die Fig. 1(a)-1(j) sind schematische Ansichten zur Verdeutlichung eines Halbleiterchip-Herstellungsverfahrens nach einer bevorzugten Ausführungs­ form nach der Erfindung. Fig. 2 ist eine Ansicht zur Verdeutlichung eines Zustands, bei dem ein Wafer in einzelne Chips unterteilt worden ist, und eine Schutzfolie von einer Vorderseite des Wafers unter Einsatz des Herstellungs­ verfahrens nach der Erfindung abgelöst worden ist.
Fig. 1(a) zeigt einen Wafer 1. Wie in Fig. 1(b) gezeigt ist, ist eine Schutz­ folie 2 haftend auf der Vorderseite aufgebracht, auf der die Halbleitereinrich­ tungen des Wafers 1 ausgebildet sind. Die Schutzfolie 2 hat einen mittels ultravioletter Lichtbestrahlung aushärtbaren Klebstoff auf der Haftfläche. Dann wird eine Versteifungsplatte 3, welche aus einem für ultraviolettes Licht durchlässigen Material hergestellt ist und einen nicht mittels ultraviolettem Licht aushärtbaren Klebstoff aufweist, haftend auf der Schutzfolie 2 ent­ sprechend Fig. 1(c) aufgebracht.
Dann wird der Wafer 1 gewendet, so daß die Rückseite entsprechend Fig. 1(d) nach oben weist, und die Rückseite des Wafers 1 wird von oben her gesehen auf eine vorbestimmte Dicke mittels einer Schleifscheibe (nicht gezeigt) beschliffen. Dann wird der Wafer mittels eines Polierkissens (nicht gezeigt) poliert und eine beschädigte Schicht, die sich bei der Schleifbearbei­ tung gebildet hat, wird entfernt. In diesem Zustand beläuft sich die Dicke des Wafers 1 bereits auf höchstens 200 µm, und in den meisten Fällen ist sie etwa 30 µm bis 50 µm dünn. Jedoch sind die Schutzfolie 2 und die Verstei­ fungsplatte 3 haftend an dem Wafer angebracht, so daß der Wafer 1 auf einfache Weise ohne eine Beschädigungsgefahr behandelt und bearbeitet werden kann.
Anschließend wird der Wafer 1 wiederum um 180° verdreht bzw. gewendet, und eine Plättchenschneidfolie 4 wird haftend auf der Rückseite des Wafers 1 aufgebracht, und ein Rahmen 5 für die Plättchenschneidbearbeitung wird haftend an der Plättchenschneidfolie 4 angebracht. Auf diese Weise wird der Wafer 1 an dem Rahmen 5 für die Plättchenschneidbearbeitung nach Fig. 1(e) angebracht.
Der Wafer 1 wird in diesem Zustand mittels einer Plättchenschneidsäge 7 zusammen mit der Schutzfolie 2 und der Versteifungsplatte 3 zu Plättchen (Einkristallblöcke aus Halbleitermaterial) zugeschnitten, so daß man aus dem Wafer 1 gesonderte Chips nach Fig. 1(f) erhält.
Dann wird der Wafer 1 mit ultraviolettem Licht von oben her bestrahlt, wie dies aus Fig. 1(g) zu ersehen ist. Das ultraviolette Licht geht durch die Verstärkungsplatte 3 und die Schutzfolie durch und härtet den Klebstoff aus, welcher mittels ultraviolettem Licht aushärtbar ist und für die Schutzfolie 2 zum haftenden Anbringen bestimmt ist, so daß das Haftvermögen des Klebstoffs geschwächt wird.
Anschließend wird eine Trennfolie 6 haftend auf der oberen Fläche der Versteifungsplatte 3 entsprechend Fig. 1(h) angebracht, um die Schutzfolie 2 und die Versteifungsplatte 3 von dem Wafer 1 zu lösen, und die Schutzfolie 2 und die Versteifungsplatte 3 werden von der Vorderseite des Wafers nach Fig. 1(i) abgenommen, indem die Trennfolie 6 des Wafers 1 entfernt wird. Bei dem zuvor beschriebenen Behandlungsverfahren ist der Wafer 1 an dem Rahmen 5 der Plättchenschneidbearbeitung über die Plättchenschneidfolie 4 angebracht, währenddem eine Plättchenschneidbearbeitung zu gesonderten Chips durchgeführt und die Schutzfolie 2 entfernt wird. Der Wafer 1 findet sich für die nächste Chip-Bearbeitungsstation in einer Bereitschaftsstellung, ohne jegliche Beschädigung, wie dies in Fig. 1(j) gezeigt ist.
Wie zuvor angegeben ist, bezieht sich die Erfindung auf eine bevorzugte Ausführungsform eines Herstellungsverfahrens für Halbleiterwafer. Wenn der Wafer 1 eine ausreichende abschließende Dicke hat, kann die Versteifungs­ platte 3 weggelassen werden. Obgleich zuvor ein mittels ultravioletter Strah­ lung aushärtbarer Klebstoff als Klebstoff für die Schutzfolie 2 erwähnt worden ist, kann hierfür auch ein wärmeaushärtbarer Klebstoff oder ein Polymerkleb­ stoff mit Seitenkettenkristallisierung eingesetzt werden, welcher eine Um­ wandlung zwischen einer kristallisierten Phase und einer unkristallisierten Phase durch Vorgabe von vorbestimmten Temperaturgrenzen durchlaufen kann. Auch können gegebenenfalls für die Schutzfolie 2 ähnliche andere Klebstoffe eingesetzt werden. Wenn man einen derartigen wärmeempfindli­ chen Klebstoff für die Schutzfolie 2 einsetzt, wird für die Versteifungsplatte 3 ein solcher eingesetzt, welcher nicht wärmeempfindlich ist, und das Haftver­ mögen der Schutzfolie 2 läßt sich dadurch beeinflussen, daß die Temperatur an Stelle der Bestrahlung des Wafers 1 mit ultraviolettem Licht gesteuert wird.
Natürlich ist das Verfahren nach der Erfindung nicht auf die Bearbeitung und Behandlung eines Halbleiterwafers beschränkt. Das Verfahren kann generell bei der Chip-Herstellung aus spröden Materialien der verschiedensten Art eingesetzt werden.
Bei dem Herstellungsverfahren für einen Halbleiterchip nach der Erfindung wird der Wafer behandelt oder bearbeitet, währenddem die Schutzfolie haftend auf der Vorderseite des Wafers aufgebracht ist, oder währenddem die Schutzfolie und die Verstärkungsplatte haftend auf der Vorderseite des Wafers angebracht ist, oder währenddem die Plättchenschneidfolie haftend auf der Rückseite des Wafers angebracht ist und der Wafer an dem Rahmen für die Plättchenschneidbearbeitung angebracht ist. Somit lassen sich extrem dünne Wafer auf einfache Weise und zuverlässig bearbeiten, ohne daß eine Bruchgefahr besteht.
Ferner wird der Wafer zu Plättchen in einem Zustand zugeschnitten, in welchem die Vorderseite des Wafers mit einer Schutzfolie bedeckt ist. Hier­ mit kann vermieden werden, daß Staub auf der Vorderseite des Wafers haftet.
Ferner wird die Schutzfolie von dem Wafer abgelöst, nachdem die Plättchen­ schneidbearbeitung zu gesonderten Chips mit Hilfe der Plättchenschneid­ einrichtung durchgeführt worden ist. Somit wird die Belastungsverteilung an dem Wafer während dieses Abtrennvorganges vergleichmäßigt, und es wird verhindert, daß der Wafer infolge von Belastungskonzentrierungen Aus­ brüche hat.
Obgleich die Erfindung voranstehend unter Bezugnahme auf die beigefügte Zeichnung an Hand einer bevorzugten Ausführungsform erläutert worden ist, ist die Erfindung natürlich nicht auf die dort beschriebenen Einzelheiten be­ schränkt, sondern es sind zahlreiche Abänderungen und Modifikationen möglich, die der Fachmann im Bedarfsfall treffen wird, ohne den Erfindungs­ gedanken zu verlassen.

Claims (6)

1. Verfahren zur Herstellung einer Mehrzahl von Chips aus einem Wafer (1), wobei eine Mehrzahl von Halbleitereinrichtungen auf einer Vorderseite des Wafers (1) ausgebildet sind, welches die folgenden Schritte aufweist:
haftendes Anbringen einer Schutzfolie (2) mit einem Klebstoff auf der Vorderseite des Wafers (1);
Durchführen wenigstens einer Schleifbearbeitung, einer Polierbearbeitung oder einer Ätzbearbeitung auf einer Rückseite des Wafers (1);
haftendes Aufbringen einer Plättchenschneidfolie (4) auf der Rückseite des Wafers (1) und Anbringen des Wafers (1) an einem Plättchenschneidrahmen (5);
Durchführen einer Plättchenschneidbearbeitung des Wafers (1) mittels einer Plättchenschneidsäge (7);
Aushärten des Klebstoffs;
Haftendes Aufbringen einer Trennfolie (6) zum Ablösen der Schutzfolie (2) auf einer oberen Fläche der Schutzfolie (2); und
Abtrennen der Schutzfolie (2) von der Vorderseite des Wafers (1) dadurch, daß die Trennfolie (6) von dem Wafer (1) abgelöst wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Klebstoff ein mittels ultraviolettem Licht aushärtbarer Klebstoff ist, und daß beim Härtungsschritt die Vorderseite des Wafers (1) mit ul­ traviolettem Licht bestrahlt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Klebstoff ein wärmeempfindlicher Klebstoff ist, und daß beim Härtungs­ schritt die Temperatur des Wafers (1) zur Aushärtung des Klebstoffs gesteuert wird.
4. Verfahren zur Herstellung einer Mehrzahl von Chips aus einem Wafer (1), wobei eine Mehrzahl von Halbleitereinrichtungen auf einer Vorderseite des Wafers (1) ausgebildet ist, welches die folgenden Schritte aufweist:
haftendes Anbringen einer Schutzfolie (2) mittels eines ersten Klebstoffs auf der Vorderseite des Wafers (1);
haftendes Aufbringen einer Verstärkungsplatte (3) mittels eines zweiten Klebstoffs auf einer oberen Fläche der Schutzfolie (2);
Durchführen wenigstens einer Schleifbearbeitung, einer Polierbearbeitung oder einer Ätzbearbeitung auf einer Rückseite des Wafers (1);
haftendes Aufbringen einer Plättchenschneidfolie (4) auf der Rückseite des Wafers (1) und Anbringen des Wafers (1) an einem Plättchenschneidrahmen (5);
Durchführen einer Plättchenschneidbearbeitung des Wafers (1) mittels einer Plättchenschneidsäge (7);
Härten des ersten Klebstoffs;
haftendes Aufbringen einer Trennfolie (6) zum Ablösen der Schutzfolie (2) auf einer oberen Fläche der Verstärkungsplatte (3); und
Abtrennen der Schutzfolie (2) von der Verstärkungsplatte (3) von der Vorderseite des Wafers (1) dadurch, daß die Trennfolie (6) von dem Wafer (1) abgelöst wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der erste Klebstoff ein mittels ultravioletter Lichtstrahlung aushärtbarer Klebstoff ist,
der zweite Klebstoff ein nicht mittels ultraviolettem Licht aushärtbarer Klebstoff ist;
die Verstärkungsplatte (3) aus einem ultraviolettes Licht durchlässigem Material hergestellt ist; und
bei dem Härtungsschritt die Vorderseite des Wafers (1) mit ultraviolettem Licht bestrahlt wird.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der erste Klebstoff ein wärmeempfindlicher Klebstoff ist;
der zweite Klebstoff ein nicht wärmeempfindlicher Klebstoff ist; und
beim Härtungsschritt die Temperatur des Wafers (1) zum Aushärten des ersten Klebstoffs in gesteuerter Weise beeinflußt wird.
DE10037741A 1999-08-03 2000-08-02 Verfahren zur Herstellung von Halbleiterchips Withdrawn DE10037741A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11220485A JP2001044144A (ja) 1999-08-03 1999-08-03 半導体チップの製造プロセス

Publications (1)

Publication Number Publication Date
DE10037741A1 true DE10037741A1 (de) 2001-03-29

Family

ID=16751825

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10037741A Withdrawn DE10037741A1 (de) 1999-08-03 2000-08-02 Verfahren zur Herstellung von Halbleiterchips

Country Status (3)

Country Link
US (1) US6426275B1 (de)
JP (1) JP2001044144A (de)
DE (1) DE10037741A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1372192A2 (de) * 2002-06-11 2003-12-17 Shinko Electric Industries Co. Ltd. Verfahren zur Herstellung von Mikrohalbleiterbauelementen
WO2004012247A1 (ja) * 2002-07-29 2004-02-05 Sony Corporation 半導体装置の製造方法
DE102004009742A1 (de) * 2004-02-25 2005-09-29 Infineon Technologies Ag Rückseitenbeschichteter, dünner Halbleiterchip und Verfahren zu seiner Herstellung
DE10342981B4 (de) * 2003-09-17 2007-05-24 Disco Hi-Tec Europe Gmbh Verfahren zum selektiven Aufbringen einer Folie auf definierte Bereiche eines Wafers

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946326B2 (en) * 2000-12-05 2005-09-20 Analog Devices, Inc. Method and device for protecting micro electromechanical systems structures during dicing of a wafer
KR20020061737A (ko) * 2001-01-17 2002-07-25 삼성전자 주식회사 반도체 제조장치 및 반도체 제조장치의 웨이퍼 가공방법
SG120887A1 (en) * 2001-12-03 2006-04-26 Disco Corp Method of processing a semiconductor wafer and substrate for semiconductor wafers used in the same
TWI267168B (en) * 2002-01-15 2006-11-21 Sekisui Chemical Co Ltd Manufacturing method of IC chip
US6713366B2 (en) * 2002-06-12 2004-03-30 Intel Corporation Method of thinning a wafer utilizing a laminated reinforcing layer over the device side
JP2004042163A (ja) * 2002-07-09 2004-02-12 Ebara Corp 研磨装置及びその消耗・交換部品の貼付け剥がし方法
US6864295B2 (en) * 2002-07-23 2005-03-08 Asahi Kasei Chemicals Corporation Gas-generating, pressure-sensitive adhesive composition
KR100486290B1 (ko) * 2002-12-23 2005-04-29 삼성전자주식회사 반도체 패키지 조립방법 및 반도체 패키지 공정의보호테이프 제거장치
JP2004221187A (ja) * 2003-01-10 2004-08-05 Toshiba Corp 半導体装置の製造装置及びその製造方法
JP4364535B2 (ja) 2003-03-27 2009-11-18 シャープ株式会社 半導体装置の製造方法
CN1301536C (zh) * 2003-05-26 2007-02-21 台湾积体电路制造股份有限公司 一种避免晶圆切割时微粒掉落至晶圆上的方法
DE102005004827B4 (de) * 2004-02-03 2011-03-31 Disco Corp. Wafer-Unterteilungsverfahren
CN100428418C (zh) * 2004-02-09 2008-10-22 株式会社迪斯科 晶片的分割方法
JP2005303218A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法
US7244663B2 (en) * 2004-08-31 2007-07-17 Micron Technology, Inc. Wafer reinforcement structure and methods of fabrication
WO2006047117A2 (en) * 2004-10-21 2006-05-04 Chippac, Inc. Method for reducing semiconductor die warpage
US7651925B2 (en) * 2007-03-01 2010-01-26 Delphi Technologies, Inc. Vacuum expansion of integrated circuits at sort
US7867876B2 (en) * 2008-12-23 2011-01-11 International Business Machines Corporation Method of thinning a semiconductor substrate
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
JP5752933B2 (ja) * 2010-12-17 2015-07-22 株式会社ディスコ 光デバイスウエーハの加工方法
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8507363B2 (en) 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US8912077B2 (en) * 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US9129904B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch
US8759197B2 (en) 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US10381254B2 (en) * 2011-11-29 2019-08-13 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer debonding and cleaning apparatus and method
US11264262B2 (en) * 2011-11-29 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer debonding and cleaning apparatus
US8946057B2 (en) 2012-04-24 2015-02-03 Applied Materials, Inc. Laser and plasma etch wafer dicing using UV-curable adhesive film
US9048309B2 (en) 2012-07-10 2015-06-02 Applied Materials, Inc. Uniform masking for wafer dicing using laser and plasma etch
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US8940619B2 (en) 2012-07-13 2015-01-27 Applied Materials, Inc. Method of diced wafer transportation
US9252057B2 (en) 2012-10-17 2016-02-02 Applied Materials, Inc. Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
US8975162B2 (en) 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
US9236305B2 (en) 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
TWI619165B (zh) 2013-03-14 2018-03-21 應用材料股份有限公司 以雷射及電漿蝕刻進行的基板切割所用的含非光可界定雷射能量吸收層的多層遮罩
US9105710B2 (en) 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality
US9224650B2 (en) 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US9460966B2 (en) 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
US9041198B2 (en) 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
US9312177B2 (en) 2013-12-06 2016-04-12 Applied Materials, Inc. Screen print mask for laser scribe and plasma etch wafer dicing process
US9299614B2 (en) 2013-12-10 2016-03-29 Applied Materials, Inc. Method and carrier for dicing a wafer
US9293304B2 (en) 2013-12-17 2016-03-22 Applied Materials, Inc. Plasma thermal shield for heat dissipation in plasma chamber
US9018079B1 (en) 2014-01-29 2015-04-28 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
US9299611B2 (en) 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US8991329B1 (en) 2014-01-31 2015-03-31 Applied Materials, Inc. Wafer coating
US9236284B2 (en) 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
US9275902B2 (en) 2014-03-26 2016-03-01 Applied Materials, Inc. Dicing processes for thin wafers with bumps on wafer backside
US9076860B1 (en) 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US8975163B1 (en) 2014-04-10 2015-03-10 Applied Materials, Inc. Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US8932939B1 (en) 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US8912078B1 (en) 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside
US8999816B1 (en) 2014-04-18 2015-04-07 Applied Materials, Inc. Pre-patterned dry laminate mask for wafer dicing processes
US9159621B1 (en) 2014-04-29 2015-10-13 Applied Materials, Inc. Dicing tape protection for wafer dicing using laser scribe process
US8912075B1 (en) 2014-04-29 2014-12-16 Applied Materials, Inc. Wafer edge warp supression for thin wafer supported by tape frame
US8980727B1 (en) 2014-05-07 2015-03-17 Applied Materials, Inc. Substrate patterning using hybrid laser scribing and plasma etching processing schemes
US9112050B1 (en) 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
US9034771B1 (en) 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
US9130057B1 (en) 2014-06-30 2015-09-08 Applied Materials, Inc. Hybrid dicing process using a blade and laser
US9165832B1 (en) 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9142459B1 (en) 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
US9093518B1 (en) 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US9349648B2 (en) 2014-07-22 2016-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
US9196498B1 (en) 2014-08-12 2015-11-24 Applied Materials, Inc. Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US9117868B1 (en) 2014-08-12 2015-08-25 Applied Materials, Inc. Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing
US9281244B1 (en) 2014-09-18 2016-03-08 Applied Materials, Inc. Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process
US11195756B2 (en) 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
US9177861B1 (en) 2014-09-19 2015-11-03 Applied Materials, Inc. Hybrid wafer dicing approach using laser scribing process based on an elliptical laser beam profile or a spatio-temporal controlled laser beam profile
US9196536B1 (en) 2014-09-25 2015-11-24 Applied Materials, Inc. Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process
US9130056B1 (en) 2014-10-03 2015-09-08 Applied Materials, Inc. Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing
DE102015103118A1 (de) 2014-10-06 2016-04-07 Siltectra Gmbh Splitting-Verfahren und Verwendung eines Materials in einem Splitting-Verfahren
US9245803B1 (en) 2014-10-17 2016-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process
US10692765B2 (en) 2014-11-07 2020-06-23 Applied Materials, Inc. Transfer arm for film frame substrate handling during plasma singulation of wafers
US9355907B1 (en) 2015-01-05 2016-05-31 Applied Materials, Inc. Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
US9330977B1 (en) 2015-01-05 2016-05-03 Applied Materials, Inc. Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process
US9159624B1 (en) 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
US9601375B2 (en) 2015-04-27 2017-03-21 Applied Materials, Inc. UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach
US9721839B2 (en) 2015-06-12 2017-08-01 Applied Materials, Inc. Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
US9478455B1 (en) 2015-06-12 2016-10-25 Applied Materials, Inc. Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber
US9972575B2 (en) 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
US9852997B2 (en) 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process
US9793132B1 (en) 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
US11158540B2 (en) 2017-05-26 2021-10-26 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
US10363629B2 (en) 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
US10535561B2 (en) 2018-03-12 2020-01-14 Applied Materials, Inc. Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process
US11355394B2 (en) 2018-09-13 2022-06-07 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
CN110265346B (zh) * 2019-05-31 2023-08-29 浙江荷清柔性电子技术有限公司 晶圆的加工方法
US11011424B2 (en) 2019-08-06 2021-05-18 Applied Materials, Inc. Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
US11342226B2 (en) 2019-08-13 2022-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
US10903121B1 (en) 2019-08-14 2021-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a uniform rotating beam laser scribing process and plasma etch process
US11600492B2 (en) 2019-12-10 2023-03-07 Applied Materials, Inc. Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
CN111584417A (zh) * 2020-05-29 2020-08-25 上海凯虹科技电子有限公司 一种晶圆的研磨方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714029A (en) * 1984-03-12 1998-02-03 Nitto Electric Industrial Co., Ltd. Process for working a semiconductor wafer
JPH0529455A (ja) 1991-07-23 1993-02-05 Nec Corp 半導体装置の製造方法
JP2877997B2 (ja) 1991-08-29 1999-04-05 日東電工株式会社 半導体ウエハの処理方法
JP3467611B2 (ja) * 1995-09-29 2003-11-17 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US6342434B1 (en) 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
JP3388674B2 (ja) * 1996-04-19 2003-03-24 リンテック株式会社 エネルギー線硬化型感圧接着剤組成物およびその利用方法
DE19739684B4 (de) * 1997-09-10 2006-04-13 Robert Bosch Gmbh Verfahren zur Herstellung von Chipstapeln
JPH11204551A (ja) 1998-01-19 1999-07-30 Sony Corp 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1372192A2 (de) * 2002-06-11 2003-12-17 Shinko Electric Industries Co. Ltd. Verfahren zur Herstellung von Mikrohalbleiterbauelementen
EP1372192A3 (de) * 2002-06-11 2004-06-16 Shinko Electric Industries Co. Ltd. Verfahren zur Herstellung von Mikrohalbleiterbauelementen
WO2004012247A1 (ja) * 2002-07-29 2004-02-05 Sony Corporation 半導体装置の製造方法
DE10342981B4 (de) * 2003-09-17 2007-05-24 Disco Hi-Tec Europe Gmbh Verfahren zum selektiven Aufbringen einer Folie auf definierte Bereiche eines Wafers
DE102004009742A1 (de) * 2004-02-25 2005-09-29 Infineon Technologies Ag Rückseitenbeschichteter, dünner Halbleiterchip und Verfahren zu seiner Herstellung
DE102004009742B4 (de) * 2004-02-25 2010-03-04 Infineon Technologies Ag Verfahren zum Herstellen rückseitenbeschichteter Halbleiterchips

Also Published As

Publication number Publication date
US6426275B1 (en) 2002-07-30
JP2001044144A (ja) 2001-02-16

Similar Documents

Publication Publication Date Title
DE10037741A1 (de) Verfahren zur Herstellung von Halbleiterchips
DE19957111B4 (de) Halbleitervorrichtung mit flacher Schutzklebstofffolie und Herstellungsverfahren dafür
DE60028912T2 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE112004000768B4 (de) Verfahren zum Trennen eines plattenartigen Elements
DE2802654C3 (de) Befestigung einer Halbleiterplatte an einer Läppscheibe
DE102013219271B4 (de) Schutzelement und Waferbearbeitungsverfahren
DE102015002542B4 (de) Waferteilungsverfahren
DE102004029094B4 (de) Verfahren zum Herstellen eines Halbleiterchips
DE2504944C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE19508502B4 (de) Substratträger-Spanneinrichtung und Verfahren zum Herstellen eines LCD-Elements unter Verwendung derselben
DE112013007505B4 (de) Halbleiterelement-Fertigungsverfahren
DE60125943T2 (de) Verfahren zur herstellung von mikroelektromechanische systeme enthaltenden bauteilen, das ein uv-härtbares band verwendet
EP1192657B1 (de) Verfahren zum vereinzeln eines wafers
DE112017003219B4 (de) Verfahren zum Bearbeiten eines Wafers
DE602004011343T2 (de) Chipbefestigung
DE19940390A1 (de) Selbstklebende doppelt beschichtete Klebefolie und Verfahren zu ihrer Verwendung
DE10312662A1 (de) Halbleitereinrichtungsherstellungsanordnung und Halbleitereinrichtungsherstellungsverfahren zum Bilden von Halbleiterchips durch Teilen von Halbleiterwafern
EP0999583B1 (de) Stabilisierung eines Substrats mittels Trägerelement
DE102015204698B4 (de) Verfahren zum Teilen eines Wafers
DE10247547A1 (de) Verfahren und Vorrichtung zum Ablösen einer Schutzschicht
DE112019006915T5 (de) Verfahren zur herstellung eines halbleiterelements
WO2006060983A2 (de) Verfahren zum aufbringen einer klebstoffschicht auf dünngeschliffene halbleiterchips eines halbleiterwafers
DE60210910T2 (de) Verfahren zur Bearbeitung einer Halbleiterscheibe, in dem ein laminiertes Substrat als Stütze für diese Scheibe verwendet wird
DE102014227005B4 (de) Verfahren zum Aufteilen eines Wafers in Chips
DE60032521T2 (de) Verfahren zur herstellung von mikroelektromechanische vorrichtungen enthaltenden bauelementen durch verwendung von wenigstens einem uv-härtbaren band

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee