DE10335809A1 - Elektronisches Element mit einem zu testenden elektronischen Schaltkreis und Testsystem-Anordnung zum Testen des elektronischen Elements - Google Patents

Elektronisches Element mit einem zu testenden elektronischen Schaltkreis und Testsystem-Anordnung zum Testen des elektronischen Elements Download PDF

Info

Publication number
DE10335809A1
DE10335809A1 DE10335809A DE10335809A DE10335809A1 DE 10335809 A1 DE10335809 A1 DE 10335809A1 DE 10335809 A DE10335809 A DE 10335809A DE 10335809 A DE10335809 A DE 10335809A DE 10335809 A1 DE10335809 A1 DE 10335809A1
Authority
DE
Germany
Prior art keywords
electronic element
electronic
testing
circuit under
under test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10335809A
Other languages
English (en)
Other versions
DE10335809B4 (de
Inventor
Peter Ossimitz
Ralf Arnold
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10335809A priority Critical patent/DE10335809B4/de
Priority to PCT/DE2004/001493 priority patent/WO2005015249A2/de
Publication of DE10335809A1 publication Critical patent/DE10335809A1/de
Priority to US11/347,824 priority patent/US7640469B2/en
Application granted granted Critical
Publication of DE10335809B4 publication Critical patent/DE10335809B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555—Control logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318566—Comparators; Diagnosing the device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein elektronisches Element weist einen zu testenden elektronischen Schaltkreis und eine Vergleicherschaltung auf. Die Vergleicherschaltung weist erste Eingangsanschlüsse, wobei jeder der Ausgangsanschlüsse des zu testenden elektronischen Schaltkreises mit einem ersten Eingangsanschluss gekoppelt ist, auf sowie zweite Eingangsanschlüsse zum Zuführen von Soll-Wert-Signalen und mindestens einen Ausgangsanschluss. Die Vergleicherschaltung ist derart eingerichtet, dass sie die Ist-Wert-Signale mit den Soll-Wert-Signalen vergleicht, und wobei das elektronische Element ferner derart eingerichtet ist, dass es Signale einer 3-wertigen Logik verarbeitet. Die Ergebnisse des Vergleiches sind an dem mindestens einen Ausgangsanschluss der Vergleicherschaltung bereitstellbar.
DE10335809A 2003-08-05 2003-08-05 Integrierte Schaltung mit einem zu testenden elektronischen Schaltkreis und Testsystem-Anordnung zum Testen der integrierten Schaltung Expired - Fee Related DE10335809B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10335809A DE10335809B4 (de) 2003-08-05 2003-08-05 Integrierte Schaltung mit einem zu testenden elektronischen Schaltkreis und Testsystem-Anordnung zum Testen der integrierten Schaltung
PCT/DE2004/001493 WO2005015249A2 (de) 2003-08-05 2004-07-08 Elektronisches element mit einem zu testenden elektronischen schaltkreis und testsystem-anordnung zum testen des elektronischen elements
US11/347,824 US7640469B2 (en) 2003-08-05 2006-02-03 Electronic element comprising an electronic circuit which is to be tested and test system arrangement which is used to test the electronic element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10335809A DE10335809B4 (de) 2003-08-05 2003-08-05 Integrierte Schaltung mit einem zu testenden elektronischen Schaltkreis und Testsystem-Anordnung zum Testen der integrierten Schaltung

Publications (2)

Publication Number Publication Date
DE10335809A1 true DE10335809A1 (de) 2005-03-10
DE10335809B4 DE10335809B4 (de) 2010-07-01

Family

ID=34129488

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10335809A Expired - Fee Related DE10335809B4 (de) 2003-08-05 2003-08-05 Integrierte Schaltung mit einem zu testenden elektronischen Schaltkreis und Testsystem-Anordnung zum Testen der integrierten Schaltung

Country Status (3)

Country Link
US (1) US7640469B2 (de)
DE (1) DE10335809B4 (de)
WO (1) WO2005015249A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103116124A (zh) * 2011-11-17 2013-05-22 国民技术股份有限公司 一种可自校准内部晶振的芯片、校准系统及校准方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070061699A1 (en) * 2005-09-09 2007-03-15 Microsoft Corporation Named object view of electronic data report
WO2007051122A2 (en) 2005-10-26 2007-05-03 Bsn Medical, Inc. Water resistant undercast liner
US10664652B2 (en) 2013-06-15 2020-05-26 Microsoft Technology Licensing, Llc Seamless grid and canvas integration in a spreadsheet application
US10598526B2 (en) 2016-03-08 2020-03-24 International Business Machines Corporation Methods and systems for performing test and calibration of integrated sensors
US9857422B2 (en) * 2016-03-08 2018-01-02 International Business Machines Corporation Methods and systems for generating functional test patterns for manufacture test
US10571519B2 (en) 2016-03-08 2020-02-25 International Business Machines Corporation Performing system functional test on a chip having partial-good portions
US10916467B2 (en) 2017-01-18 2021-02-09 Texas Instruments Incorporated Apparatus having on-chip fail safe logic for I/O signal in high integrity functional safety applications
US10620260B2 (en) * 2017-05-02 2020-04-14 Texas Instruments Incorporated Apparatus having signal chain lock step for high integrity functional safety applications
CN109001575B (zh) * 2018-08-01 2024-04-12 中国煤炭科工集团太原研究院有限公司 一种进口锚杆机电气元件测试装置
US11265004B2 (en) * 2018-11-09 2022-03-01 Stmicroelectronics S.R.L. Analog-to-digital converter circuit, corresponding device and method
CN120380354A (zh) * 2022-06-08 2025-07-25 西门子工业软件有限公司 用于模拟和混合信号电路的结构测试的基于扫描的测试电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19536226A1 (de) * 1995-09-28 1997-04-03 Siemens Ag Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken
WO2001059466A1 (en) * 2000-02-11 2001-08-16 Elektrobit Oy Testing arrangement and testing method

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5056094A (en) * 1989-06-09 1991-10-08 Texas Instruments Incorporated Delay fault testing method and apparatus
JPH081457B2 (ja) * 1989-09-29 1996-01-10 株式会社東芝 ディジタル集積回路におけるテスト容易化回路
US5132635A (en) * 1991-03-05 1992-07-21 Ast Research, Inc. Serial testing of removable circuit boards on a backplane bus
US5146161A (en) * 1991-04-05 1992-09-08 Vlsi Technology, Inc. Integrated circuit test system
US5774477A (en) * 1995-12-22 1998-06-30 Lucent Technologies Inc. Method and apparatus for pseudorandom boundary-scan testing
US5737342A (en) * 1996-05-31 1998-04-07 Quantum Corporation Method for in-chip testing of digital circuits of a synchronously sampled data detection channel
US6543018B1 (en) * 1999-12-02 2003-04-01 Koninklijke Philips Electronics N.V. System and method to facilitate flexible control of bus drivers during scan test operations
US6717429B2 (en) * 2000-06-30 2004-04-06 Texas Instruments Incorporated IC having comparator inputs connected to core circuitry and output pad
US6934900B1 (en) * 2001-06-25 2005-08-23 Global Unichip Corporation Test pattern generator for SRAM and DRAM
DE10130785C2 (de) * 2001-06-26 2003-04-30 Infineon Technologies Ag Speicherbaustein und Vorrichtung zum Testen eines Speicherbausteins
JP4309086B2 (ja) * 2001-12-20 2009-08-05 株式会社ルネサステクノロジ 半導体集積回路装置
US6986085B2 (en) * 2002-03-08 2006-01-10 Agilent Technologies, Inc. Systems and methods for facilitating testing of pad drivers of integrated circuits
AU2003223620A1 (en) * 2002-05-01 2003-11-17 Logicvision (Canada), Inc Circuit and method for adding parametric test capability to digital boundary scan
JP2003332443A (ja) * 2002-05-08 2003-11-21 Toshiba Corp 半導体集積回路とその設計支援装置およびテスト方法
US7171595B1 (en) * 2002-05-28 2007-01-30 Netlogic Microsystems, Inc. Content addressable memory match line detection
US7428672B2 (en) * 2003-08-27 2008-09-23 Micron Technology, Inc. Apparatus and methods for testing memory devices
US6972598B2 (en) * 2003-12-09 2005-12-06 International Business Machines Corporation Methods and arrangements for an enhanced scanable latch circuit
JP2005190112A (ja) * 2003-12-25 2005-07-14 Internatl Business Mach Corp <Ibm> マイクロコンピュータ及びそのデバッグ方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19536226A1 (de) * 1995-09-28 1997-04-03 Siemens Ag Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken
WO2001059466A1 (en) * 2000-02-11 2001-08-16 Elektrobit Oy Testing arrangement and testing method

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GERNER,M., MÜLLER,B., SANDWEG,G.: Selbsttest digitaler Schaltungen. München (u.a.): Oldenburg, 1990, S. 56-59, 74-82, 120-124 *
TIETZE,U., SCHENK,Ch.: Halbleiterschaltungstechnik8., überarbeitete Auflage, Berlin (u.a.): Springer-Verlag, 1986, S. 207f *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103116124A (zh) * 2011-11-17 2013-05-22 国民技术股份有限公司 一种可自校准内部晶振的芯片、校准系统及校准方法
CN103116124B (zh) * 2011-11-17 2016-05-18 国民技术股份有限公司 可自校准内部晶振的芯片、晶振校准测试系统及校准方法

Also Published As

Publication number Publication date
US7640469B2 (en) 2009-12-29
WO2005015249A3 (de) 2005-03-31
WO2005015249A2 (de) 2005-02-17
DE10335809B4 (de) 2010-07-01
US20060190792A1 (en) 2006-08-24

Similar Documents

Publication Publication Date Title
DE10335809A1 (de) Elektronisches Element mit einem zu testenden elektronischen Schaltkreis und Testsystem-Anordnung zum Testen des elektronischen Elements
DE60018101D1 (de) Testmuster-kompression für eine testumgebung von integrierten schaltungen
CN104345262A (zh) 一种通用电路板测试系统
CN106443412A (zh) 一种ic测试装置及方法
DE10118206A1 (de) Anwendungsspezifisches, ereignisgestütztes Halbleiterprüfsystem
DE102014009823A1 (de) Integrierter Selbsttest für einen Analog-Digital-Wandler
DE3702408C2 (de)
DE69731365T2 (de) Analog-digital-umsetzerprüfungsverfahren
DE102014014309B4 (de) Verfahren zum Testen eines Signalpfades
CN109270376A (zh) 一种微控制器管脚参数自动测试平台及测试方法
DE10063102A1 (de) Anordnung und Messung interner Spannungen in einer integrierten Halbleitervorrichtung
DE102005026403B4 (de) Verfahren zum Liefern von Abtastmustern zu einer elektronischen Vorrichtung
DE102014019448A1 (de) Universelles Design für Sondenkarten-Leiterplatte
DE60224107T2 (de) Verfahren und einheit zur programmierung eines speichers
DE102007007339A1 (de) Verfahren und Vorrichtung zum Lokalisieren von Fehlern auf elektronischen Leiterplatten
DE60021314T2 (de) Anordnung für spitzenstrom prüfung einer digitalen elektronischen cmos schaltung
WO2017054591A1 (zh) 一种直流参数测试装置
RU185532U1 (ru) Тестер микросхем высокочастотных импульсных преобразователей напряжения
EP1020733B1 (de) Integrierte Halbleiterschaltung zur Funktionsüberprüfung von Pad-Zellen
EP1179738A3 (de) Anordnung zum Testen eines integrierten Schaltkreises
JPH11190761A (ja) 半導体試験装置
DE102005026402A1 (de) Verfahren und Vorrichtungen zum Programmieren und Betreiben einer automatischen Testausrüstung
DE19538858C2 (de) Verfahren zum Betrieb einer integrierten Schaltung
DE102004042079B3 (de) Verfahren zur Messung einer Laufzeit einer Digitalschaltung und entsprechende Vorrichtung
CN108254672B (zh) 一种改进的伪四线测试方法及其测试结构

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee