DE10325569A1 - IC Karte und Verfahren zu ihrer Herstellung - Google Patents

IC Karte und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE10325569A1
DE10325569A1 DE10325569A DE10325569A DE10325569A1 DE 10325569 A1 DE10325569 A1 DE 10325569A1 DE 10325569 A DE10325569 A DE 10325569A DE 10325569 A DE10325569 A DE 10325569A DE 10325569 A1 DE10325569 A1 DE 10325569A1
Authority
DE
Germany
Prior art keywords
circuit pattern
antenna circuit
antenna
chip
attached
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10325569A
Other languages
English (en)
Inventor
Deok-heung Yongin Kim
Chang-Gyoo Yongin Kim
Seung-seob Yongin Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hanwha Techwin Co Ltd
Original Assignee
Samsung Techwin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Techwin Co Ltd filed Critical Samsung Techwin Co Ltd
Publication of DE10325569A1 publication Critical patent/DE10325569A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07766—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement
    • G06K19/07769—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement the further communication means being a galvanic interface, e.g. hybrid or mixed smart cards having a contact and a non-contact interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K17/00—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

IC-Karte mit einem Antennenschaltungsmuster (31'), das auf einem Isolierfilm (32) ausgebildet ist und einen drahtförmigen Antennenteil (31a), einen Teil (31b), der einem Chipbump eines kombinierten Chips entspricht, und einem Anbringungsteil (31c) aufweist, an dem ein externer Kontaktflecken (45) angebracht ist. Der kombinierte Chip (35) ist an einem Teil angebracht, der dem Chipbump eines kombinierten Chipmoduls am Antennenschaltungsmuster (31') entspricht. Wenigstens eine dielektrische Schicht (39, 40) ist am Antennenschaltungsmuster (31') angebracht. Ein externer Kontaktflecken (45) ist in ein Loch eingesetzt, das in einem Teil der dielektrischen Schicht ausgebildet ist, am Loch angebracht und weist Anschlüsse auf, die in einer Außenfläche und einer Innenfläche eines Substrates ausgebildet und miteinander verbunden sind. Die Anschlüsse an der Innenfläche kontaktieren den Anbringungsteil (31c), der am Antennenschaltungsmuster (31') vorgesehen ist.

Description

  • Die Erfindung betrifft eine IC Karte, d. h. eine Karte mit integrierter elektronischer Schaltung sowie ein Verfahren zu ihrer Herstellung und insbesondere eine IC Karte, bei der eine Antennenschaltungsplatte und eine Kontaktschaltungsplatte eines kombinierten Schaltungschips, die in der IC Karte vorgesehen sind, direkt miteinander verbunden sind, so dass der elektrische Widerstand herabgesetzt ist, sowie ein Verfahren zu ihrer Herstellung.
  • IC Karten sind Karten, auf denen sich IC Chips befinden und die als elektronische Identifizierungskarten, Lizensierungskarten, elektronische Zahlungsmittel und Kreditkarten verwandt werden können, indem in die IC Chips verschiedene Informationen eingegeben sind. Durch die Eingabe von persönlichen Informationen, wie beispielsweise der Adresse, des Namens, der Bürgerregistrierungsnummer oder der Ausweisnummer der Führerscheinnummer und der Krankenversicherungsnummer in ein IC Chip kann die IC Karte als elektronische Identifizierungskarte verwandt werden. Bei einem anderen Beispiel kann die IC Karte als elektronisches Zahlungsmittel verwandt werden, wenn Informationen bezüglich des Bankkontos in ein Chip eingegeben sind, so dass Zahlungen in Geschäften möglich sind, ohne Bargeld zu verwenden und statt dessen die Bankkontoinformation geprüft werden kann und vom Bankkonto der Kaufpreis abgebucht werden kann. Bei einem weiteren Beispiel kann ein bestimmter Geldbetrag elektronisch gespeichert werden und kann die Gebühr für eine Untergrundbahn oder für die Eisenbahn von dem elektronischen Geldbetrag abgebucht werden.
  • IC Karten können nach Maßgabe der Art der Kommunikation zwischen der IC Karte und einem Terminal als kontaktartige oder nichtkontaktartige eingeordnet werden. Kontaktartige IC Karten führen eine bestimmte Operation aus, wenn der Kontaktanschluss an der IC Karte einen Kontaktanschluss des Terminals kontaktiert. Bei nichtkontaktartigen IC Karten erfolgt die Kommunikation zwischen der IC Karte und dem Terminal über Funk. Die nichtkontaktartigen IC Karten verwenden eine hohe oder eine niedrigere Funkfrequenz für die Kommunikation.
  • Eine kombinierte IC Karte hat einen Niederfrequenzchipmodul und einen kombinierten Chipmodul. Der kombinierte Chipmodul kann die Kommunikationen im Kontaktverfahren oder über Funk mit hoher Frequenz ausführen. Die kombinierte IC Karte kann somit Kommunikationen im Kontaktverfahren sowie unter Verwendung einer hohen oder niedrigeren Funkfrequenz durchführen.
  • 1 der zugehörigen Zeichnung zeigt in einer Schnittansicht eine typische kombinierte IC Karte. Eine kombinierte IC Karte weist einen Niederfrequenzchipmodul 21 und einen kombinierten Chipmodul 16 auf. Der Niederfrequenzchipmodul 21 ist in der Mitte der Karte angeordnet, während sich der kombinierte Chipmodul 16 auf einer Seite der Karte befindet. Der Niederfrequenzchipmodul 21 und der kombinierte Chipmodul 16 sind in eine erste und eine zweite dielektrische Schicht 11 und 12 eingebettet, die aneinander angebracht sind. Obere und untere Schutzschichten 13 und 14 sind auf der oberen Außenfläche der ersten dielektrischen Schicht 11 und der unteren Außenfläche der zweiten dielektrischen Schicht jeweils vorgesehen. Eine Deckschicht 15 befindet sich auf der Oberfläche der unteren Schutzschicht 14. Es kann auch ein Hologramm 23 an einer Seite auf der Oberfläche der oberen Schutzschicht 13 angebracht sein.
  • Ein Niederfrequenzantennenmuster 24 und der Niederfrequenzchipmodul 21 sind auf einer dünnen Schicht oder einem Film 21a vorgesehen, der den Niederfrequenzchipmodul 21 hält, und sind in die erste und die zweite dielektrische Schicht 11, 12 eingebettet. Der Niederfrequenzchipmodul 21 ist in der Mitte der Karte angeordnet. Das Niederfrequenzantennenmuster 24 ist somit in Schleifenform in der Mitte der Karte vorgesehen.
  • Ein Hochfrequenzantennenmuster 18, das im kombinierten Chipmodul 16 vorgesehen ist, ist vor dem Einbringen des kombinierten Chipmoduls 16 in die erste und die zweite dielektrische Schicht 11 und 12 ausgebildet. Wenn der kombinierte Chipmodul 16 in ein Loch (nicht dargestellt) eingesetzt wird, das in der ersten und der zweiten dielektrischen Schicht 11, 12 durch Fräsen ausgebildet ist, steht das Hochfrequenzantennenmuster 18 elektrisch mit einem nicht dargestellten Antennenkontaktflecken des kombinierten Chipmoduls 16 über eine leitende Paste (nicht dargestellt) in Verbindung. Das Hochfrequenzantennenmuster 18 ist am Umfangsteil der Karte angeordnet.
  • Die 2A bis 2E zeigen in Schnittansichten die Schritte der Herstellung der in 1 dargestellten IC Karte. Die erste und die zweite dielektrische Schicht 11 und 12, der Niederfrequenzchipmodul 21, der zwischen die erste und die zweite dielektrische Schicht 11 und 12 eingebettet wird, und die obere und die untere Schutzschicht 13 und 14 werden in der Weise vorgesehen, wie es in 2A dargestellt ist. Ein Loch 11a, in das der Niederfrequenzchipmodul 21 eingesetzt wird, ist vorher in der ersten dielektrischen Schicht 11 ausgebildet. Der Niederfrequenzchipmodul 21 liegt in einem Modul vor, bei dem die Niederfrequenzantenne 24 auf einer dünnen Halteschicht oder Folie 25 gehalten ist.
  • Es ist weiterhin erkennbar, dass die Hochfrequenzantenne 18 zwischen dem oberen Schutzfilm 13 und der ersten dielektrischen Schicht 11 angeordnet ist. Das heißt, dass die Hochfrequenzantenne 18, die mit dem kombinierten Chipmodul verbunden ist, in der Karte vorgesehen wird, bevor der kombinierte Chipmodul vorgesehen wird.
  • In 2B ist erkennbar, wie alle in 2A dargestellten Bauteile zusammengesetzt werden. Während ein Chip (nicht dargestellt) des Niederfrequenzchipmoduls 21 in das Loch 11a der ersten dielektrischen Schicht 11 eingesetzt wird, wird der Niederfrequenzchipmodul 21 zwischen die erste und die zweite dielektrische Schicht 11, 12 eingebettet. Auch die Niederfrequenzantenne 24 wird zwischen die erste und die zweite dielektrische Schicht 11 und 12 eingebettet. Die Hochfrequenzantenne 18 wird zwischen die erste dielektrische Schicht 11 und die obere Schutzschicht 13 eingebettet.
  • Wie es in 2C dargestellt ist, wird ein Hologramm 23 auf eine Seite der oberen Außenfläche des oberen Schutzfilms 13 aufgebracht.
  • Wie es in 2D dargestellt ist, wird ein Loch 27 ausgebildet, in das der kombinierte Chipmodul eingesetzt wird. Das Loch 27 wird durch Fräsen der oberen Schutzschicht 13, der ersten dielektrischen Schicht 11 und der zweiten dielektrischen Schicht 12 ausgebildet. Ein Teil der Hochfrequenzantenne 18 liegt frei, wenn der Flächenbereich des Loches 27 in der oberen Schutzschicht 13 größer als der Flächenbereich des Loches 27 in der ersten und der zweiten dielektrischen Schicht 11 und 12 ist.
  • Wie es in 2E dargestellt ist, wird eine leitende Paste 28 auf den freiliegenden Bereich der Hochfrequenzantenne 18 geschichtet.
  • 2F zeigt den kombinierten Chipmodul 16.
  • Wie es in 2G dargestellt ist, wird der kombinierte Chipmodul 16 von 2F dadurch montiert, dass er in das Loch 27 eingesetzt wird. Der kombinierte Chipmodul 16 wird seinerseits über einen Klebeteil 29 an der Karte befestigt. Ein Antennenkontaktflecken (nicht dargestellt), der im kombinierten Chipmodul 16 vorgesehen ist, wird elektrisch mit der Hochfrequenzantenne 18 über die leitende Paste 28 oder den entsprechenden leitenden Flecken verbunden.
  • Da bei der obigen IC Karte die Hochfrequenzantenne 18 und der Antennenkontaktflecken des kombinierten Chipmoduls 16 elektrisch unter Verwendung der leitenden Paste miteinander verbunden sind, ergibt sich auf Grund der leitenden Paste ein hoher elektrischer Widerstand. Das heißt, dass auf Grund der Tatsache, dass die leitende Paste einen leitenden Anteil und ein Bindemittel enthält, aufgrund der niedrigen Dichte des leitenden Anteils der Widerstand hoch ist. Der Widerstand nimmt weiter zu, wenn das Volumen des leitenden Anteils aufgrund einer Reaktion mit einem hochmolekularen Stoff des Bindemittels abnimmt. Da weiterhin der Kontaktflecken durch das Lösungsmittel oxidiert wird, nimmt der Widerstand des Fleckens weiter zu. Das hat zur Folge, dass der Bereich der Erkennung eines hochfrequenten Signals verkürzt ist. Die leitende Paste ist ein Gemisch aus einem Kunststoffanteil mit einem hohen Maß an Härte und leitenden Teilchen, die keine Haftfähigkeit haben, so dass die leitende Paste leicht durch Biegen mechanisch verformbar ist und Risse oder Kurzschlüsse erzeugt werden können. Da weiterhin der Chip oder der Chipmodul und der äußere Kontaktflecken in einer Karte mit begrenzter Dicke angeordnet werden müssen, ist es schwierig, den Kontaktflecken und den Chipmodul mit höherer Dauerhaftigkeit auszubilden. Es sind darüber hinaus zusätzliche Schritte bei der Herstellung des Chipmoduls und seiner Anbringung erforderlich.
  • Um dieses Problem zu lösen, wird durch die Erfindung eine IC Karte geschaffen, bei der der elektrische Widerstand so klein wie möglich gehalten wird, indem die Antenne und der kombinierte Chip direkt miteinander verbunden sind.
  • Durch die Erfindung wird weiterhin ein Verfahren zum Herstellen einer IC Karte geschaffen, bei dem die Antenne und der kombinierte Chip direkt miteinander verbunden werden.
  • Dazu umfasst die erfindungsgemäße IC Karte ein Antennenschaltungsmuster, das auf einem Isolierfilm ausgebildet ist und einen drahtförmigen Antennenteil, einen Teil, der einem Chipbump eines kombinierten Chips entspricht, und einen Anbringungsteil aufweist, an dem ein externer Kontaktflecken angebracht ist, wobei der kombinierte Chip an einem Teil angebracht ist, der dem Chipbump des kombinierten Chipmoduls am Antennenschaltungsmuster entspricht, wenigstens eine dielektrische Schicht, die am Antennenschaltungsmuster angebracht ist, und einen externen Kontaktflecken, der in ein Loch eingebracht ist, das in einem Teil der dielektrischen Schicht ausgebildet ist, am Loch angebracht ist und Anschlüsse aufweist, die an einer Außenfläche und einer Innenfläche eines Substrates ausgebildet und miteinander verbunden sind, wobei die Anschlüsse an der Innenfläche den Anbringungsteil kontaktieren, der am Antennenschaltungsmuster vorgesehen ist und der kombinierte Chip und der externe Kontaktflecken an verschiedenen Flächen des Antennenschaltungsmusters angebracht sind.
  • Der Antennenteil des Antennenschaltungsmusters verläuft schleifenförmig längs des äußeren Umfangsteils der IC Karte.
  • Die IC Karte umfasst weiterhin eine Brücke, die auf der Rückfläche des Films ausgebildet ist, um elektrisch den kombinierten Chip mit einem äußeren Endabschnitt des drahtförmigen Antennenteils zu verbinden, der am Antennenschaltungsmuster in Schleifenform ausgebildet ist.
  • Der kombinierte Chip und der externe Kontaktflecken sind am Antennenschaltungsmuster über eine Anbringungs- oder Haftungspaste angebracht.
  • Der externe Kontaktflecken ist so gebildet, dass Kontaktanschlüsse an der Außen- und Innenfläche eines Substrates miteinander über eine Plattierungs- oder Galvanisierungsschicht verbunden sind, die an den Innenflächen von Löchern ausgebildet ist, die durch das Substrat gestanzt oder geschlagen sind.
  • Bei dem erfindungsgemäßen Verfahren zum Herstellen einer IC Karte wird ein Antennenschaltungsmuster auf einem Isolierfilm ausgebildet, wobei ein drahtförmiger Antennenteil, ein Teil, der einem Chipbump eines kombinierten Chips entspricht, und ein Anbringungsteil gebildet werden, an dem ein externer Kontaktflecken angebracht werden soll, wird der kombinierte Chip an dem Teil angebracht, der dem Chipbump des kombinierten Chips am Antennenschaltungsmuster entspricht, wird eine dielektrische Schicht am Antennenschaltungsmuster vorgesehen, wird ein Loch in der dielektrischen Schicht ausgebildet, das dem Anbringungsteil des Antennenschaltungsmusters entspricht, und wird der externe Kontaktflecken in das Loch eingebracht, das in der dielektrischen Schicht ausgebildet ist, um ihn am Anbringungsteil anzubringen.
  • Im Folgenden wird anhand der zugehörigen Zeichnungen ein besonders bevorzugtes Ausführungsbeispiel der Erfindung näher beschrieben. Es zeigen
  • 1 eine Schnittansicht einer typischen IC Karte,
  • 2A bis 2G in Schnittansichten die Herstellungsschritte der in 1 dargestellten IC Karte,
  • 3A bis 3I in Schnittansichten die Herstellungsschritte einer IC Karte gemäß eines bevorzugten Ausführungsbeispiels der vorliegenden Erfindung,
  • 4 in einer Schnittansicht die IC Karte gemäß der vorliegenden Erfindung und
  • 5 in einer Draufsicht den Antennenteil eines Antennenschaltungsmusters.
  • Wie es in 3A dargestellt ist, wird eine Verkleidungsschicht oder Hüllschicht 31 aus Kupfer auf einer dünnen Schicht oder einem Film 32 ausgebildet. Die Hüllschicht 31 ist als leitende Schicht vorgesehen, um ein Hochfrequenzantennenmuster und ein Muster zum Anschließen eines Kontaktterminals (nicht dargestellt) zu bilden.
  • Wie es in 3B dargestellt ist, wird die Hüllschicht 31 auf dem Film 32 so ausgebildet, dass sich ein bestimmtes Antennenschaltungsmuster 31' ergibt. Das Antennenschaltungsmuster 31' kann nach irgendeinem typischen Verfahren hergestellt sein. Beispielsweise kann ein Fotolack auf die Hüllschicht 31 geschichtet und dann mit einer Fotomaske überdeckt werden. In diesem Zustand wird der Fotolack belichtet und entwickelt und wird die Hüllschicht 31 geätzt. Ein Antennenmuster wird dann dadurch gebildet, dass der Fotolack entfernt wird. Das Antennenschaltungsmuster 31' enthält einen drahtförmigen Antennenteil 31a, der in Schleifenform ausgebildet ist, einen Teil 31b, der einem Chipbump (nicht dargestellt) eines kombinierten Chips entspricht, und einen Anbringungsteil 31c, an dem ein externer Kontaktflecken 45 angebracht wird, der in 3K dargestellt ist.
  • Der drahtförmige Antennenteil 31a hat eine planare Form ähnlich wie bei dem herkömmlichen technischen Verfahren, bei dem ein Antennendraht in Schleifenform im äußeren Umfangsteil der Karte verläuft. Während der herkömmliche Antennendraht somit entlang des äußeren Umfangsteils der Karte verläuft, verläuft der drahtförmige Antennenteil 31a vorzugsweise so, dass ein drahtartiges Muster, das dünn ist, sich über große Längen in mehreren Windungen am äußeren Umfangsteil der Karte entlang windet.
  • Ein nicht dargestelltes Fleckenmuster, das dem Chipbump 35a von 3F des kombinierten Chips 35 von 3F entspricht und im folgenden Schritt installiert wird, wird am Teil 31b ausgebildet, der dem Chipbump entspricht. Der Anbringungsteil 31c zum Anbringen eines externen Kontaktfleckens 45 (siehe 3K) wird gleichfalls auf der anderen Seite ausgebildet, und besteht aus einem Muster zum Anbringen des externen Kontaktfleckens 45 im folgenden Schritt.
  • Wie es in den 3C und 3D dargestellt ist, wird eine Brücke 33 an einer Seite der unteren Außenfläche des Films 32 angebracht. Die Brücke 33 verbindet einen Endabschnitt des drahtförmigen Antennenteils 31a, der schleifenförmig ausgebildet ist, mit einem anderen Teil, um einen geschlossenen Schaltkreis zu bilden. Das heißt, dass die Brücke 33 einen Endabschnitt des drahtförmigen Antennenmusters, das sich am äußersten Teil des drahtförmigen Antennenteils 31a befindet, und den kombinierten Chip 35 verbindet, der sich am mittleren Teil der Karte befindet.
  • 5 zeigt schematisch, wie der Antennenteil 31a und die Brücke 33 ausgebildet sind. In 5 ist das Muster kein tatsächliches Muster, so dass der Teil 31b, der dem Chipbump des kombinierten Chips 35 entspricht, und der Anbringungsteil 31c zum Anbringen des externen Kontaktfleckens 45 nicht dargestellt sind.
  • Wie es in der Zeichnung dargestellt ist, verläuft der drahtförmige Antennenteil 31a entlang des Außenumfangs der Oberfläche 57 der Karte in Form eines Schleifenmusters. Zwei Anschlüsse 51 und 52, die mit dem kombinierten Chip 35 verbunden sind, sind auf einer Seite des drahtförmigen Antennenteils 31a ausgebildet. Es sind zwei weitere Anschlüsse 53 und 54 vorgesehen, die über die Brücke 33 verbunden sind und die Antenne anschließen. Da die Anschlüsse 53 und 54 mit der Brücke 33 auf der anderen Außenfläche des Films 32 verbunden sind, wo keine Hülle ausgebildet ist, wie es in 3C dargestellt ist, ist eine Schleifenantenne gebildet. Bei einem anderen nicht dargestellten Ausführungsbeispiel kann die Brücke 33 auf dem drahtförmigen Antennenteil 31a auf der Oberfläche der Folie 32 und nicht auf der anderen Oberfläche der Folie 32 vorgesehen sein. In diesem Fall ist eine isolierende Paste oder eine isolierende Folie auf die obere Außenfläche des Antennenteils aufgebracht, der sich zwischen den beiden zu verbindenden Anschlüssen befindet, und ist dann eine Brücke aus einer leitenden Paste oder einer leitenden Folie zwischen den Anschlüssen angebracht.
  • Wie es in 3E dargestellt ist, wird eine Paste 34 zum Installieren des kombinierten Chips 35 vorgesehen.
  • Die Paste 34 kann leitend oder nichtleitend sein. Eine nichtleitende Paste ist jedoch bevorzugt, um den elektrischen Widerstand so klein wie möglich zu halten.
  • Wie es in den 3F und 3G dargestellt ist, wird der kombinierte Chip 35 auf dem Antennenschaltungsmuster 31' angebracht. Der Chipbump 35a des kombinierten Chips 35 wird am Teil 31b auf dem Antennenschaltungsmuster 31' mittels der Paste 34 angebracht.
  • Wie es in 3H dargestellt ist, wird der Hauptkörper der Karte einschließlich einer ersten dielektrischen Schicht 39, in die ein Niederfrequenzchipmodul 36 in einem weiteren Verfahrensschritt eingebettet wird, einer zweiten dielektrischen Schicht 40 und einer Schutzschicht 51, die auf der unteren Außenfläche der zweiten dielektrischen Schicht 40 ausgebildet ist, so angeordnet, dass er auf dem Antennenschaltungsmuster 31' angebracht ist. Ein Loch 42, in das der kombinierte Chip 35 eingegeben wird, wird in der ersten und der zweiten dielektrischen Schicht 39 und 40 und in der Schutzschicht 41 ausgebildet. Eine Anbringungs- oder Haftschicht 37a, eine bedruckte Schicht 37b und eine Deckschicht 37c werden weiterhin in dieser Reihenfolge auf und über der oberen Außenfläche des Hauptkörpers der Karte niedergeschlagen. Eine Anbringungsschicht 38a, eine bedruckte Schicht 38b und eine Deckschicht 38c werden in dieser Reihenfolge auf und unter der unteren Außenfläche des Hauptkörpers der Karte niedergeschlagen.
  • Wenn als Alternative das Antennenschaltungsmuster 31', an dem der kombinierte Chip 35 angebracht ist, an den dielektrischen Schichten angebracht wird, kann der kombinierte Chip 35 nach unten gewandt angebracht werden, indem der Film 32 umgedreht wird. Statt das Loch in der ersten und der zweiten dielektrischen Schicht 39, 40 und in der Schutzschicht 41 auszubilden, wird in diesem Fall ein Loch in der Anbringungsschicht 38a, der bedruckten Schicht 38b und der Deckschicht 38c ausgebildet. Bei einer derartigen Ausbildung werden der kombinierte Chip 35 und der externe Kontaktflecken, die in einem sich anschließenden Arbeitsvorgang anzubringen sind, auf den gegenüberliegenden Seiten des Antennenschaltungsmusters 31' angeordnet, wobei der Aufbau nicht auf denjenigen beschränkt ist, der in 3K dargestellt ist. Der kombinierte Chip 35 ist weiterhin von dem externen Kontaktflecken 35 getrennt, der die Außenseite kontaktiert, so dass ein Aufbau erhalten wird, der gegenüber äußeren Einflüssen stabil ist. Der externe Kontaktflecken 45 kann weiterhin in Form einer dünnen Schicht oder eines dünnen Filmes ausgebildet sein. Da die Dicke der dielektrischen Schichten, dort, wo der externe Kontaktflecken eingegeben wird, herabgesetzt werden kann, kann das Loch auch leicht durch Fräsen ausgebildet werden oder vorher durch Stanzen oder Ätzen der dielektrischen Schichten in manchen Fällen gebildet werden. Der Niederfrequenzchipmodul 36 kann dabei wahlweise vorgesehen sein.
  • 3I zeigt einen Zustand, in dem alle Bauteile, die in 3H dargestellt sind, zusammengefügt sind.
  • Wie es in 3J dargestellt ist, wird ein Loch 44 unter Verwendung einer Fräsmaschine 43 gebildet. Das Loch 44 ist so ausgebildet, dass es dem drahtförmigen Teil 31a und dem Anbringungsteil 31c für den externen Kontaktflecken 45 entspricht.
  • Wie es in 3K dargestellt ist, wird der externe Kontaktflecken 45 in das Loch 44 eingesetzt und daran befestigt. Wie es in der Zeichnung dargestellt ist, ist der externe Kontaktflecken 47 so gebildet, dass die Außen- und Innenflächen eines Substrates 47 mit einer Galvanisierungsschicht 48 als Kontaktanschlüssen versehen ist und die Galvanisierungsschicht 48 sich durch Löcher erstreckt, die im Substrat 47 ausgebildet sind, so dass die Kontaktanschlüsse, die in der Außen- und der Innenfläche des Substrates 47 ausgebildet sind, elektrisch miteinander verbunden sind.
  • Der externe Kontaktflecken 45 wird direkt am Anbringungsteil 31c auf dem Antennenschaltungsmuster 31' über eine Paste 46 angebracht. Die Paste 46 kann eine leitende oder eine nichtleitende Paste sein. Wenn die Paste 46 eine nichtleitende Paste ist, kontaktieren die Kontaktanschlüsse an der Innenfläche des Kontaktfleckens 45 direkt den drahtförmigen Antennenteil 31a und das Kontaktterminalmuster 31'.
  • Bei einem anderen Ausführungsbeispiel, das in der Zeichnung nicht dargestellt ist, kann der externe Kontaktflecken 45 am Antennenschaltungsmuster 13' auf der Außenfläche des Antennenschaltungsmusters 31' angebracht sein, welche Fläche den kombinierten Chip 35 nicht einschließt. Der kombinierte Chip 35 kann beispielsweise an der oberen Außenfläche des Antennenschaltungsmusters 31' angebracht sein, während der externe Kontaktflecken 46 an der unteren Außenfläche des Antennenmusters 31' angebracht wird. Damit der externe Kontaktflecken 46 an einer anderen Oberfläche des Antennenmusters 32' als der kombinierte Chip 35 angebracht wird, wird ein Loch durch den Film 32 an einer Stelle gebildet, die der Stelle des Teils 31c entspricht, wobei hierzu ein geeignetes Werkzeug, beispielsweise eine Fräse verwandt wird, derart, dass die Kontaktflecken des externen Kontaktfleckens 45 mit dem Antennenschaltungsmuster 31' kontaktiert werden können.
  • 3L zeigt einen Zustand, in dem ein Hologramm 50 an einer Seite der oberen Außenfläche einer IC Karte angebracht wird. Das Hologramm 50 wird dazu angebracht, ein Kopieren der IC Karte zu verhindern oder zu identifizieren, dass die IC Karte kopiert worden ist. Statt des Hologramms 50 kann eine andere Identifizierungsmarkierung vorgesehen sein. Das Hologramm kann wahlweise vorgesehen sein.
  • 4 zeigt eine Schnittansicht einer vollständigen IC Karte gemäß der Erfindung. Wie es in 4 dargestellt ist, sind der Niederfrequenzchipmodul 36 und der kombinierte Chip 35 in die IC Karte eingebettet. Die Niederfrequenzantenne 36a des Niederfrequenzchipmoduls 36 ist in Form eines Drahtes ausgebildet und zwischen die dielektrischen Schichten 39 und 40 eingebettet. Wie es in 2A dargestellt ist, die einen Herstellungsschritt eines IC Chips nach dem herkömmlichen technischen Verfahren zeigt, ist somit die Niederfrequenzantenne 36, die als Draht ausgebildet ist, in die dielektrischen Schichten eingebettet.
  • Der kombinierte Chipmodul 35 arbeitet unter Verwendung eines direkten Kontaktes zwischen dem Kartenanschluss und dem Anschluss eines Terminals und einer Kommunikation über einen hochfrequenten Funk, wie es oben beschrieben wurde. Eine Hochfrequenzantenne zum Empfang der hochfrequenten Funkwellen ist als drahtförmiger Antennenteil 31a auf dem Antennenschaltungsmuster 31' ausgebildet. Der drahtförmige Antennenteil 31a ist mit dem kombinierten Chip 35 über das Muster auf dem Antennenschaltungsmuster 13' verbunden. Ein Signal vom Anschluss eines externen Terminals (nicht dargestellt) wird gleichfalls über den externen Kontaktanschluss 43 empfangen und auf den kombinierten Chip 35 über das Antennenschaltungsmuster 31' übertragen.
  • Da bei der IC Karte gemäß der vorliegenden Erfindung die Hochfrequenzantenne in Form eines Musters unter Verwendung eines Kupfermaterials ausgebildet und direkt mit dem kombinierten Chipmodul verbunden ist, ist der elektrische Widerstand herabgesetzt. Der Bereich der Kennung eines Hochfrequenzsignals kann somit maximiert werden. Da weiterhin nicht nur der Niederfrequenzchipmodul, sondern auch der kombinierte Chipmodul in die Karte eingeschlossen werden können, kann die Stabilität der Karte verbessert werden. Es ist weiterhin bevorzugt, dass das Muster für den elektrischen Anschluss zum externen Kontaktflecken gleichzeitig auf dem Muster zur Bildung der Hochfrequenzantenne ausgebildet wird.

Claims (8)

  1. IC Karte mit einem Antennenschaltungsmuster, das auf einem Isolierfilm ausgebildet ist und einen drahtförmigen Antennenteil, einen Teil, der einem Chipbump eines kombinierten Chips entspricht, und einen Anbringungsteil aufweist, an dem ein externer Kontaktflecken angebracht wird, einem kombinierten Chip, der an einem Teil angebracht ist, der dem Chipbump des kombinierten Chipmoduls auf dem Antennenschaltungsmuster entspricht, wenigstens einer dielektrischen Schicht, die auf dem Antennenschaltungsmuster angebracht ist, und einem externen Kontaktflecken, der in ein Loch eingesetzt ist, das in einem Teil der elektrischen Schicht ausgebildet ist, der am Loch angebracht ist und Anschlüsse aufweist, die in der Außen- und in der Innenfläche eines Substrates ausgebildet und miteinander verbunden sind, wobei die Anschlüsse an der Innenfläche den Anbringungsteil kontaktieren, der am Antennenschaltungsmuster vorgesehen ist.
  2. IC Karte nach Anspruch 1, dadurch gekennzeichnet, dass der kombinierte Chip und der externe Kontaktflecken an verschiedenen Außenflächen des Antennenschaltungsmusters angebracht sind.
  3. IC Karte nach Anspruch 1, gekennzeichnet durch eine Brücke, die an der Rückfläche des Films angebracht ist und einen externen Endabschnitt des drahtförmigen Antennenteils, der am Antennenschaltungsmuster ausgebildet ist, mit dem kombinierten Chip verbindet.
  4. IC Karte nach Anspruch 1, dadurch gekennzeichnet, dass der kombinierte Chip und der externe Kontaktflecken am Antennenschaltungsmuster auf der selben Außenfläche mittels einer Paste angebracht sind.
  5. IC Karte nach Anspruch 1, dadurch gekennzeichnet, dass der kombinierte Chip und der externe Kontaktflecken an Flächen, die bezüglich des Antennenschaltungsmusters einander gegenüberliegen, mittels einer Paste angebracht sind.
  6. IC Karte nach Anspruch 1, dadurch gekennzeichnet, dass der externe Kontaktflecken so ausgebildet ist, dass die Kontaktanschlüsse, die an den Außen- und Innenflächen des Substrates ausgebildet sind, über eine Galvanisierungsschicht miteinander in Verbindung stehen, die an den Innenflächen von Löchern ausgebildet ist, die durch das Substrat gestanzt sind.
  7. Verfahren zum Herstellen einer IC Karte, welches die Schritte umfasst: Ausbilden eines Antennenschaltungsmusters auf einem Isolierfilm, wobei ein drahtförmiger Antennenteil, ein Teil, der einem Chipbump eines kombinierten Chips entspricht, und ein Anbringungsteil ausgebildet werden, an dem ein externer Kontaktflecken anzubringen ist, Anbringen des kombinierten Chips an einem Teil, der dem Chipbump des kombinierten Chips am Antennenschaltungsmuster entspricht, Anbringen einer dielektrischen Schicht am Antennenschaltungsmuster, Ausbilden eines Loches in der dielektrischen Schicht, das dem Anbringungsteil am Antennenschaltungsmuster entspricht und Einsetzen des externen Schaltungsfleckens in das Loch, das in der dielektrischen Schicht ausgebildet ist, derart, dass es am Anbringungsteil angebracht ist.
  8. Verfahren nach Anspruch 7, welches weiterhin dem Schritt der Anbringung einer Brücke an der Rückfläche des Films umfasst, um elektrisch einen äußeren Endabschnitt des drahtförmigen Antennenteils, der am Antennenschaltungsmuster ausgebildet ist, mit dem kombinierten Chip zu verbinden.
DE10325569A 2002-06-11 2003-06-05 IC Karte und Verfahren zu ihrer Herstellung Withdrawn DE10325569A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2002/32517 2002-06-11
KR1020020032517A KR100910769B1 (ko) 2002-06-11 2002-06-11 Ｉｃ 카드 및, 그것의 제조 방법

Publications (1)

Publication Number Publication Date
DE10325569A1 true DE10325569A1 (de) 2004-01-08

Family

ID=29578241

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10325569A Withdrawn DE10325569A1 (de) 2002-06-11 2003-06-05 IC Karte und Verfahren zu ihrer Herstellung

Country Status (7)

Country Link
US (1) US6910636B2 (de)
JP (1) JP2004046832A (de)
KR (1) KR100910769B1 (de)
CN (1) CN1305004C (de)
DE (1) DE10325569A1 (de)
FR (1) FR2840711B1 (de)
TW (1) TWI257584B (de)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004185208A (ja) * 2002-12-02 2004-07-02 Sony Corp Ｉｃカード
US20040145874A1 (en) * 2003-01-23 2004-07-29 Stephane Pinel Method, system, and apparatus for embedding circuits
EP1603757B1 (de) * 2003-03-12 2014-12-10 Bundesdruckerei GmbH Verfahren zur herstellung einer buchdeckeneinlage und eines buchartigen wertdokumentes sowie eine buchdeckeneinlage und ein buchartiges wertdokument
MY148205A (en) * 2003-05-13 2013-03-15 Nagraid Sa Process for assembling an electronic component on a substrate
US7274297B2 (en) * 2004-07-01 2007-09-25 Intermec Ip Corp. RFID tag and method of manufacture
US7295161B2 (en) * 2004-08-06 2007-11-13 International Business Machines Corporation Apparatus and methods for constructing antennas using wire bonds as radiating elements
KR100674926B1 (ko) * 2004-12-08 2007-01-26 삼성전자주식회사 메모리 카드 및 그 제조 방법
JP2006277178A (ja) * 2005-03-29 2006-10-12 Aruze Corp ゲーム用カード
US7685706B2 (en) * 2005-07-08 2010-03-30 Semiconductor Energy Laboratory Co., Ltd Method of manufacturing a semiconductor device
DE102005054418B4 (de) * 2005-11-15 2013-05-23 Infineon Technologies Ag Verfahren zum Herstellen einer Kontaktzone für eine Chipkarte
US7777317B2 (en) * 2005-12-20 2010-08-17 Assa Abloy Identification Technologies Austria GmbH (Austria) Card and manufacturing method
GB2436164A (en) * 2006-03-16 2007-09-19 Uvasol Ltd Improvements in electrical connections between electronic components and conductive tracks
CN101467164B (zh) 2006-04-10 2013-08-21 因诺瓦蒂尔公司 用于电子卡和标签的电子嵌入件模块、电子卡和用于制造此类电子嵌入件模块和卡的方法
US20070290048A1 (en) * 2006-06-20 2007-12-20 Innovatier, Inc. Embedded electronic device and method for manufacturing an embedded electronic device
US8232621B2 (en) * 2006-07-28 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20080160397A1 (en) * 2006-08-25 2008-07-03 Innovatier, Inc Battery powered device having a protective frame
US20080055824A1 (en) * 2006-08-25 2008-03-06 Innovatier, Inc. Battery powered device having a protective frame
US7982684B2 (en) * 2006-12-06 2011-07-19 The Boeing Company Method and structure for RF antenna module
US7444737B2 (en) * 2006-12-07 2008-11-04 The Boeing Company Method for manufacturing an antenna
EP2138019A4 (de) * 2007-03-23 2011-05-04 Innovatier Inc Chipkarte und verfahren zur herstellung einer chipkarte
JP2008246104A (ja) * 2007-03-30 2008-10-16 Angel Shoji Kk Ｒｆｉｄを内蔵したゲームカードおよびその製造方法
US8698697B2 (en) 2007-06-12 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
FR2917534B1 (fr) * 2007-06-15 2009-10-02 Ask Sa Procede de connexion d'une puce electronique sur un dispositif d'identification radiofrequence
TW200905753A (en) * 2007-07-18 2009-02-01 Yuen Foong Yu Paper Mfg Co Ltd Flexible and super-thin smart card and packaging method thereof
EP2034429A1 (de) * 2007-09-05 2009-03-11 Assa Abloy AB Herstellungsverfahren für eine Karte und mit diesem Verfahren hergestellte Karte
US20090096614A1 (en) * 2007-10-15 2009-04-16 Innovatier, Inc. Rfid power bracelet and method for manufacturing a rfid power bracelet
US20090181215A1 (en) * 2008-01-15 2009-07-16 Innovatier, Inc. Plastic card and method for making a plastic card
US7744005B2 (en) * 2008-01-16 2010-06-29 Taiwan Name Plate Co., Ltd. Induction card with a printed antenna
JP5578775B2 (ja) * 2008-09-02 2014-08-27 富士通株式会社 符号化装置および復号装置
FR2957175B1 (fr) * 2010-03-08 2012-08-17 Sansystems Dispositif electronique a puce et procede de fabrication par bobines.
EP2622543A1 (de) * 2010-09-30 2013-08-07 Steve Klaas Finanzkarte mit eingebetteter schaltsperrtechnologie
EP2463809A1 (de) * 2010-12-07 2012-06-13 NagraID S.A. Elektronische Karte mit elektrischem Kontakt, die eine elektronische Einheit und/oder eine Antenne umfasst
CN102024176A (zh) * 2010-12-09 2011-04-20 武汉天喻信息产业股份有限公司 一种双界面智能卡的制作方法
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
TWM446938U (zh) * 2012-09-28 2013-02-11 Smart Approach Co Ltd 無線射頻識別模組
EP3086208B1 (de) * 2015-04-24 2019-03-06 Nxp B.V. Chipkarte mit berührungsbasierter benutzerschnittstelle
FR3049739B1 (fr) * 2016-03-30 2021-03-12 Linxens Holding Procedes de fabrication de cartes a puce et de supports d’antenne pour carte a puce
US20200096869A1 (en) * 2018-07-11 2020-03-26 Georgia Tech Research Corporation Ultra-High Resolution Conductive Traces Flexible Biocomposites by Resist Stenciling
US11106961B2 (en) * 2019-10-09 2021-08-31 Beauiiful Card Corporation Mini smart card and method of manufacturing the same
JP2022179866A (ja) * 2021-05-24 2022-12-06 Tdk株式会社 アンテナ装置及びこれを備えるワイヤレス電力伝送デバイス

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2590051B1 (fr) * 1985-11-08 1991-05-17 Eurotechnique Sa Carte comportant un composant et micromodule a contacts de flanc
JPH07117385A (ja) * 1993-09-01 1995-05-09 Toshiba Corp 薄型ｉｃカードおよび薄型ｉｃカードの製造方法
DE9401297U1 (de) * 1994-01-26 1995-02-23 Siemens Ag Transportables Datenspeicherelement zum berührungsbehafteten und/oder berührungslosen Datenaustausch mit externen, datenverarbeitenden Geräten
JP3141692B2 (ja) * 1994-08-11 2001-03-05 松下電器産業株式会社 ミリ波用検波器
US5671525A (en) * 1995-02-13 1997-09-30 Gemplus Card International Method of manufacturing a hybrid chip card
JPH10337982A (ja) * 1997-06-06 1998-12-22 Denso Corp 非接触式ｉｃカード
JPH11250214A (ja) * 1998-03-03 1999-09-17 Matsushita Electron Corp 部品の実装方法とｉｃカード及びその製造方法
FR2787609B1 (fr) * 1998-12-21 2001-02-09 Gemplus Card Int Procede de fabrication de carte a puce sans contact
JP3502557B2 (ja) * 1999-01-07 2004-03-02 松下電器産業株式会社 非接触ｉｃカードの製造方法
FR2788646B1 (fr) * 1999-01-19 2007-02-09 Bull Cp8 Carte a puce munie d'une antenne en boucle, et micromodule associe
US6412702B1 (en) 1999-01-25 2002-07-02 Mitsumi Electric Co., Ltd. Non-contact IC card having an antenna coil formed by a plating method
FR2790849B1 (fr) * 1999-03-12 2001-04-27 Gemplus Card Int Procede de fabrication pour dispositif electronique du type carte sans contact
JP3687459B2 (ja) * 1999-06-29 2005-08-24 ソニーケミカル株式会社 Ｉｃカード
KR200170147Y1 (ko) * 1999-09-10 2000-02-15 주식회사쓰리비 시스템 집적회로칩카드
DE10016716A1 (de) * 2000-04-04 2001-08-02 Infineon Technologies Ag Datenträgerkarte für kontaktlose Datenübertragung
JP2002074301A (ja) 2000-08-31 2002-03-15 Shinko Electric Ind Co Ltd 非接触型ｉｃカード用アンテナ、非接触型ｉｃカード用アンテナフレーム、及び非接触型ｉｃカード
JP2002092577A (ja) * 2000-09-20 2002-03-29 Hitachi Maxell Ltd コンビカード及びその製造方法

Also Published As

Publication number Publication date
US20030226901A1 (en) 2003-12-11
TW200307886A (en) 2003-12-16
FR2840711A1 (fr) 2003-12-12
JP2004046832A (ja) 2004-02-12
FR2840711B1 (fr) 2008-05-02
TWI257584B (en) 2006-07-01
KR20030095015A (ko) 2003-12-18
CN1305004C (zh) 2007-03-14
CN1467685A (zh) 2004-01-14
US6910636B2 (en) 2005-06-28
KR100910769B1 (ko) 2009-08-04

Similar Documents

Publication Publication Date Title
DE10325569A1 (de) IC Karte und Verfahren zu ihrer Herstellung
EP1271399B1 (de) Datenträger mit integriertem Schaltkreis
DE69737914T2 (de) Kartenförmige vorrichtung mit einem halbleiterelement
DE60313930T2 (de) Vorrichtung zur kontaktlosen Datenübertragung
DE60209124T2 (de) Verfahren zur herstellung einer gedruckten schaltung und mit dieser gedruckten schaltung hergestellte planarantenne
DE69733930T2 (de) Smart-Karte und Verfahren zur Herstellung derselben
EP0796477B1 (de) Folienausführung für die montage von chipkarten mit spulen
DE69635724T2 (de) Kontaktlose Chipkarte und Herstellungsverfahren
EP0886834B1 (de) Chipkarte und verfahren zur herstellung einer chipkarte
EP0891603B1 (de) Nicht-leitendes, ein band oder einen nutzen bildendes substrat, auf dem eine vielzahl von trägerelementen ausgebildet ist
EP2338207B1 (de) Rfid-transponderantenne
DE19500925A1 (de) Chipkarte zur kontaktlosen Datenübertragung
EP0996932B1 (de) Kontaktlos betreibbarer datenträger
DE112009002384B4 (de) Antenne und Drahtlose-IC-Bauelement
EP1388121B1 (de) Verfahren und halbzeug zur herstellung einer chipkarte mit spule
EP0992939A1 (de) Verfahren zur Herstellung eines Mikrotransponders
DE102008046407B4 (de) Datenträger für kontaktlose Datenübertragung und ein Verfahren zur Herstellung eines solchen Datenträgers
DE19848821C1 (de) Verfahren zur Herstellung eines Transponders
EP1116181A1 (de) Transpondermodul und verfahren zur herstellung desselben
EP0818752A2 (de) Leiterplatte (Inlet) für Chip-Karten
DE102007022615A1 (de) Kontaktloses Übertragungssystem und Verfahren zum Herstellen desselben
DE19732644C1 (de) Verfahren zur Herstellung einer Chipkarte für kontaktlose Daten- und/oder Energieübertragung sowie Chipkarte
DE19543426C1 (de) Kontaktlose Chipkarte und Verfahren zur Herstellung derselben
DE10210841B4 (de) Modul und Verfahren zur Herstellung von elektrischen Schaltungen und Modulen
WO2000014679A1 (de) Verfahren zur kontaktierung eines schaltungschips

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R082 Change of representative

Representative=s name: KOTITSCHKE & HEURUNG PARTNERSCHAFT MBB PATENT-, DE

Representative=s name: KOTITSCHKE & HEURUNG PARTNERSCHAFT MBB, DE

Representative=s name: DR. RALF KOTITSCHKE, DE

Representative=s name: KOTITSCHKE & HEURUNG PARTNERSCHAFT, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140101