-
Die
vorliegende Erfindung bezieht sich auf die Technik von Frequenzteilern.
Spezieller bezieht sie sich auf Multimodulus-Vorskalierer.
-
Es
gibt viele Verfahren, die verwendet werden, um ein Signal bei einer
spezifizierten Frequenz zu erzeugen. Innerhalb des Bereichs einer
Frequenzsynthese wird eine Schaltungsfunktion, die als Frequenzteiler
bekannt ist, häufig
verwendet. Die Ausgabe eines Frequenzteilers ist um einen bestimmten Faktor
N kleiner als ihre Eingangsfrequenz. Der Teiler ist typischerweise
eine digitale Schaltung, und die Eingangs- und Ausgangssignalverläufe sind
Pulszüge
bei Frequenzen von Fc bzw. Fc/N. Der Modulus dieses Teilers ist „N".
-
Es
ist häufig
wünschenswert,
einen Frequenzteiler zu haben, der nicht auf ein einziges Teilungsverhältnis N
beschränkt
ist, z. B. einen Teiler, der eine beliebige Anzahl zwischen 50 und
100 teilen kann. Das Erzeugen eines solchen Teilers aus einer kombinatorischen
Logik und Flip-Flops ist schwierig. Eine elegantere Technik beinhaltet
die Verwendung eines Multimodulus-Vorskalierers.
-
Frequenzteiler
werden häufig
in PLLs (PLL = Phase Locked Loop = Phasenregelschleife) verwendet.
Die PLLs sind in der Technik hinreichend bekannt. Allgemein wird
das Signal von einem Hochfrequenzoszillator nach unten dividiert
und mit einem Referenzsignal einer niedrigeren Frequenz verglichen.
Das Fehlersignal aus diesem Vergleich wird gefiltert und als ein
Steuerungssignal verwendet, um die Frequenz eines Hochfrequenzoszillators
zu ändern.
Somit sperrt die PLL die Fluktuationen eines verrauschten Hochfrequenzoszillators
auf jene eines ruhigen Referenzsignals. Dies wird teilweise durch Verwendung
eines Frequenzteilers (der als N-Teiler bezeichnet wird) erreicht,
um den Hochfrequenzoszillator um einen gewissen Wert „N" herunterzudividieren
und dann dieses herunterdividierte Signal mit dem des Referenzsignals
zu vergleichen. Die PLL-Ausgangsfrequenz ist „N" mal die Referenzfrequenz.
-
Multimodulus-Vorskalierer
werden häufig
in Frequenzteilern verwendet. Dual-Modulus-Vorskalierer dividieren
durch zwei Faktoren, z. B. 3/4. Andere Multimodulus-Vorskalierer
können
mehr Divisoren handhaben, wie z. B. 8/9/12/13 oder 16/17/20/21. Der
Vorskalierermodulus wird durch eine Vorskalierer-Steuerungsschaltung
ausgewählt.
Die Vorskalierer-Steuerungsschaltung ist mit der gewünschten
Divisionszahl programmiert, steuert den Modulus des Vorskalierers
als eine Funktion der Zeit und erzeugt einen Ausgabepuls, wenn der
gewünschte
Zählwert erreicht
ist. Der Ausgabepuls wird häufig
als „Abschlußzählwert" oder „Terminal
Count" bezeichnet.
-
Viele
Anwendungen sind von einem Phasenrauschen betroffen und, es besteht
der Wunsch nach einem vorskaliererbasierten N-Teiler mit einem möglichst
geringen Phasenrauschen. Eine Quelle des Phasenrauschens ist ein
Jitter in der aktiven Flanke des Abschlußzählwertpulses des Vorskalierers.
Dieser Jitter ist ein Ergebnis der Signal-Rausch-Verhältnisse
und der Schaltgeschwindigkeitsbegrenzungen innerhalb der Vorskalierer-Steuerungsschaltung
und des Vorskalierers.
-
Die
US 6,411,669 B1 bezieht
sich auf einen Dual-Modulus-Vorskalierer,
der eine erste Frequenzteilerschaltung und eine zweite Frequenzteilerschaltung
aufweist. Die erste Frequenzteilerschaltung ist mit einem Taktsignal
synchronisiert, um ein Latch-Steuersignal zu erzeugen. Die zweite
Frequenzteilerschaltung ist vorgesehen, um das Ausgangssignal der
ersten Frequenzteilerschaltung mit einem vorbestimmten Frequenzteilerverhältnis frequenzmäßig zu teilen
und eine Mehrzahl von frequenzmäßig geteilten
Signalen auszugeben. Eine Logikschaltung ist vorgesehen, um die Mehrzahl
der frequenzmäßig geteilten
Signale und ein Modussteuersignal zu verarbeiten, um den Frequenzteilungsmodus
der ersten Frequenzteilerschaltung zu steuern.
-
Aus
der nachveröffentlichten
EP 1 294100 A2 ist
ein Modulus-Vorskalierer bekannt, bei dem ein Flip/Flop, der durch
ein Signal, das von dem Eingangssignal des Vorskalierers erhalten
wird, getaktet wird, verwendet wird, um ein Umtasten des Ausgangssignals
einer letzen Frequenzteilerstufe zu erreichen.
-
Es
besteht ein Bedarf an einer Möglichkeit, den
Jitter und sein resultierendes Phasenrauschen in vorskaliererbasierten
N-Teilern zu reduzieren.
-
Es
ist eine Aufgabe der vorliegenden Erfindung, einen Multimodulus-Vorskalierer
mit einer synchronen Ausgabe zu schaffen.
-
Diese
Aufgabe wird durch einen Multimodulus-Vorskalierer gemäß Anspruch
1 gelöst.
-
Der
Jitter wird in einem Multimodulus-Vorskalierer-N-Teiler reduziert,
indem der Vorskalierer mit einer Abschlußzählwert-Anforderungseingabe versehen
wird, die, wenn sie gesetzt ist, bewirkt, daß der Vorskalierer einen Ausgangspuls
mit Flanken erzeugt, die mit dem Eingangstakt synchron sind. Der Vorskalierer
wird durch eine Steuerungsschaltung getrieben, die eine Abschlußzählwert-Anforderungsausgabe
erzeugt, die dem Vorskalierer ermöglicht, einen Abschlußzählwert-Ausgangspuls
zu erzeugen, dessen aktive Flanke, ungeachtet des Teilungsverhältnisses,
stets eine feststehende Zahl von Eingangstaktzyklen vor oder nach
dem Ende des Vorskalierer-Steuerungszyklus ist.
-
Bevorzugte
Ausführungsbeispiele
der vorliegenden Erfindung werden nachstehend, Bezug nehmend auf
die beiliegenden Zeichnungen näher
erläutert.
Es zeigen:
-
1 einen
Vorskalierer und eine Vorskalierer-Steuerungsschaltung, die in der Technik
bekannt sind;
-
2 eine
Neutaktgebungsschaltung;
-
3 einen
3/4-Vorskalierer, der in der Technik bekannt ist;
-
4 einen
Vorskalierer gemäß der vorliegenden
Erfindung;
-
5 ein
erstes Zeitgebungsdiagramm eines Vorskalierers gemäß der vorliegenden
Erfindung;
-
6 ein
zweites Zeitgebungsdiagramm eines Vorskalierers gemäß der vorliegenden
Erfindung; und
-
7 ein
zweites Ausführungsbeispiel
eines Vorskalierers gemäß der vorliegenden
Erfindung.
-
1 zeigt
einen N-Teiler, der aus einem 9/10-Dualmodulus-Vorskalierer und einer Vorskalierersteuerungsschaltung
konstruiert ist. Das Eingangssignal 100 wird dem 9/10-Vorskalierer 110 zugeführt. Der
Vorskalierer 110 wird durch eine Vorskalierersteuerung 120 gesteuert.
Der Eingang 130 zur Vorskalierersteuerung 120 ist
die Divisonszahl N. Während
des Betriebs wird der Vorskalierer 110 durch ein Modulussteuerungssignal 140 gesteuert. Wenn
das Modulussteuerungssignal 140 beispielsweise hoch ist,
emittiert der Vorskalierer 110 einen Ausgangspuls für alle zehn
Eingangspulse. Wenn das Modulussteuerungssignal 140 niedrig
ist, emittiert der Vorskalierer 110 einen Ausgangspuls
für alle neun
Eingangspulse. Die Vorskaliererausgabe 150 wird der Vorskalierersteuerung 120 zugeführt, die
bestimmt, wann ein TC-Puls 160 (TC = terminal clock = Anschlußtakt) zu
emittieren ist.
-
Es
wird der Fall berücksichtigt,
wo die gewünschte
Divisionszahl, N, 113 ist. Der Wert von N wird an die Vorskalierersteuerungsschaltung 120 gesendet 130.
Die Vorskalierersteuerungsschaltung 120 bestimmt, daß ein Zählwert von 113 über sieben Vorskaliererzählwerte
in einem Teile-durch-9-Modus plus
fünf Vorskaliererzählwerte
im Teile-durch-10-Modus:
7·9 +
5·10
= 113 erreicht werden kann. Das Konzept der Vorskalierersteuerungsschaltung
ist in der Technik hinreichend bekannt.
-
In
dem Beispiel von 1 muß der Vorskalierer 110 bei
Fc, der vollen Taktfrequenz, operieren. Die Vorskalierersteuerungsschaltung 120 operiert nicht
so schnell wie der Vorskalierer 110. Bei diesem Beispiel
operiert die Vorskalierersteuerungsschaltung 120 bei Fc/9.
Der Abschlußzählwert-Ausgangspuls 160 wird
durch die Vorskalierersteuerungsschaltung 120, nicht durch
den Vorskalierer 110, erzeugt.
-
Viele
Anwendungen sind von einem Phasenrauschen betroffen, und es besteht
der Wunsch nach einem vorskaliererbasierten N-Teiler mit einem möglichst
geringen Phasenrauschen. Das Phasenrauschen wird durch den Teiler über einen
Jitter in die aktive Flanke des Abschlußzählwerts (TC; TC = terminal
count) eingeführt.
Die aktive Flanke kann abhängig.
von der Implementierung eine ansteigende oder eine abfallende Flanke
sein. Der Jitter ist ein Ergebnis der Signal-Rausch-Verhältnisse
und der Schaltgeschwindigkeitsbegrenzungen innerhalb der Vorskalierersteuerungsschaltung
und des Vorskalierers. Eine Rauschminderung kann durch eine Neutaktgebung
des TC-Pulses mit dem Eingangssignal reduziert werden. Die Neutaktgebungsoperation ist
ein einfaches Abtasten des TC durch das Eingangssignal, was zu einem
Entfernen des Jitters führt,
der durch den Vorskalierer und die Vorskalierersteuerungsschaltung
hinzugefügt
wird.
-
Eine
Neutaktgebung der Abschlußzählwertausgabe
ist in der Frequenzsynthese übliche
Praxis. Leider wird die Neutaktgebung bei hohen Eingangsfrequenzen
aufgrund von Verzögerungen
im Neutaktgebungsweg problematisch. Unter Bezugnahme auf 2 taktet
das D-Flip-Flop 200 die Abschlußzählwertausgabe 160 der
Vorskalierersteuerung 120 eine Neutaktgebung auf das Eingangssignal
vor. Es ist zu beachten, daß zwischen
dem Eingangssignal 100 und der Vorskaliererausgabe 150 eine
Verzögerung vorliegt,
und eine Verzögerung
zwischen der Vorskaliererausgabe 150 an der Vorskalierersteuerungsschaltung 120 und
der Abschlußzählwertausgabe 160.
Wenn die Wegverzögerung
so beschaffen ist, daß die
Flanke des Abschlußzählwerts 160 mit
der Neutaktgebungsflanke des Eingangssignal 110 übereinstimmt,
scheitert die Neutaktgebungsoperation. Dies begrenzt die Anwendbarkeit
von solchen Neutaktgebungstechniken, speziell bei sehr hohen Frequenzen.
-
Die
vorliegende Erfindung ist ein Verfahren zum Erreichen einer Neutaktgebung
des Abschlußzählwertspulses.
Die Erfindung ist nicht durch Wegverzögerungen zwischen dem Multimo dulus-Vorskalierer
und der Vorskalierersteuerungsschaltung begrenzt. Die Erfindung
ermöglicht
eine Neutaktgebung bei Raten, die so hoch sind wie die maximale
Eingangsfrequenz des Vorskalierers.
-
Multimodulus-Vorskalierer
können
gemäß der vorliegenden
Erfindung konzipiert sein, so daß ihre Ausgangspulse mit dem
Eingangstakt synchron sind. Die aktive Flanke des Ausgangspulses
wird durch das Eingangssignal neu getaktet.
-
3 ist
ein vereinfachtes Diagramm eines 3/4-Vorskalierers, der mittlerweile überholt
ist und früher
durch Plessey Semiconductor als SP8720 hergestellt wurde. Das Eingangssignal 300 treibt
die Takteingaben der D-Flip-Flops 310 und 320.
Die Vorskaliererausgabe 360 und ihr Komplement 370 werden
aus dem D-Flip-Flop 320 genommen. Die Modulussteuerung
wird durch ein AND-Gatter 330 und ein NOR-Gatter 340 bereitgestellt.
Die Eingabe 380 ist die Modulussteuerung, die niedrig ist,
um durch 4 geteilt zu werden, und hoch ist, um durch 3 geteilt zu werden.
-
Es
ist zu beachten, daß die
Ausgabe vom D-Flip-Flop 320 abgeleitet wird, der durch
ein Eingangssignal 300 getaktet ist. Die Übergänge in den Ausgaben 360 und 370 sind
mit der Eingabe 300 synchron. Die Ausgangspulse des Vorskalierers
werden zum Takt für
die Vorskalierersteuerungsschaltung. Die Vorskalierersteuerungsschaltung
(in 3 nicht gezeigt) zählt die Zahl von Vorskaliererausgangspulsen
und bestimmt, wann der Modulus zu ändern ist und wann der Abschlußzählwert-Ausgangspuls
zu erzeugen ist.
-
Unter
erneuter Bezugnahme auf 1 ist der Abschlußzählwertpuls 160,
der durch die Vorskalierersteuerungsschaltung 120 erzeugt
wird, nicht mit der Eingabe 100 synchron. Seine exakte
Zeitgebung ist von einer Verzögerung
zwischen dem Vorskalierer 110 und der Vorskalierersteuerungsschaltung 120 und
von Ausbreitungsverzögerungen
in der Vorskalierersteuerungsschaltung 120 abhängig. Sie
kann auch durch ein Versorgungsrauschen und eine Signalkopplung
innerhalb der Vorskalierersteuerungsschaltung 120 beeinflußt werden.
All dies trägt
zu einer Minderung des Phasenrauschens des Abschlußzählwertpulses 160 bei.
Weil die Vorskalierersteuerungsschaltung 120 bei einer
langsameren Rate als der Vorskalierer 110 läuft, unterstützt sein
Schaltungsaufbau keine Übergänge, die
so schnell sind wie der Skalierer 110 sind, was zu einem
geminderten Phasenrauschen führen
kann.
-
Gemäß der vorliegenden
Erfindung, von der in 4 ein Ausführungsbeispiel gezeigt ist,
kann ein synchronisierter Abschlußzählwert-Ausgangspuls 420 erreicht
werden, indem man die Vorskalierersteuerungsschaltung 120 eine
Abschlußzählwertanforderung 410 an
den Vorskalierer senden läßt. Die Vorskalierersteuerung
verfügt über das
Wissen, wann der Abschlußzählwert auftreten
wird, indem die Pulse auf einer Vorskaliererausgabe 360 gezählt werden,
die mit einer Vorskalierersteuerungseingabe 150 verbunden
ist. Die Vorskalierersteuerung 120 wählt den Modulus für den Vorskalierer über eine
Modulussteuerungsleitung 380 aus. Der Divisor N wird in
die Steuerung 120 als Eingabe 130 eingegeben. Die
Vorskalierersteuerung 120 leitet die Abschlußzählwertanforderung 410 an
den Vorskalierer weiter, wodurch dem Vorskalierer ermöglicht wird,
den Abschlußzählwertpuls
zu erzeugen.
-
In 4 wird
ein D-Flip-Flop 400 durch das Eingangssignal 300 wie
die Flip-Flops 310 und 320 getaktet. Die Abschlußzählwert-Anforderungsleitung 410 wird
durch die Vorskalierersteuerungsschaltung 120 für alle außer die
finale Modulussteuerungsaktualisierung niedrig gehalten (auf 0 gesetzt).
Die Abschlußzählwert-Anforderungsleitung 410 wird
gleichzeitig mit der finalen Modulussteuerungsperiode des Vorskalierersteuerungszyklus
aktiviert (auf 1 gesetzt). Dies gibt das D-Flip-Flop 400 frei
und ermöglicht,
daß der
letzte Vorskaliererpuls auf der Abschlußzählwert-Ausgabe 420 erscheinen
kann und sein Komplement am Ausgang 430. Da das D-Flip-Flop 400 durch
die Eingabe 300 getaktet wird, ist der Puls der Abschlußzählwertausgabe 420 mit der
Eingabe 300 synchron. Die Periode zwischen den zwei Abschlußzählwertanforderungs-Leitungsaktivierungen
ist ein Vorskalierersteuerungszyklus.
-
Um
sicherzustellen, daß die
Abschlußzählwertanforderung 410 die
Abschlußzählwertausgabe nicht
vorzeitig freigibt, müssen
Vorkehrungen getroffen werden. Es kann notwendig sein, die Modulussteuerung 380 und
die Anschlußanforderung 410 zwischenzuspeichern.
Es sollte ebenfalls beachtet werden, daß es andere Möglichkeiten
als die Verwendung der voreingestellten/rückgesetzten (gesetzten oder
gelöschten)
Eingaben eines Flip-Flops für
den Zweck des Erzeugens einer Abschlußzählwertausgabe gibt, die Fachleuten
bekannt sind.
-
Die
vorliegende Erfindung erzeugt einen Abschlußzählwert-Ausgangspuls mit Flanken, die mit dem
Eingangstakt synchron sind. Die Vorskalierersteuerungsschaltung
erzeugt eine Abschlußzählwert-Anforderungsausgabe,
die den Vorskalierer freigibt, um einen Abschlußzählwert-Ausgangspuls zu erzeugen,
dessen aktive Flanke, ungeachtet des Teilungsverhältnisses,
stets eine feststehende Zahl von Eingangstaktzyklen vor oder nach
dem Ende eines Vorskalierersteuerungszyklus ist. Die aktive ansteigende
oder abfallende Flanke des Abschlußzählwert-Ausgangspuls tritt stets
eine feststehende Zahl von Eingangstaktzyklen vor oder nach dem
Ende des Vorskalierersteuerungszyklus, unabhängig vom Teilungsverhältnis N,
auf. Es ist keine Voraussetzung, daß der Abschlußzählwert-Ausgangspuls
eine konstante Breite aufweist.
-
Dies
ist in den Zeitgebungsdiagrammen von 5 und 6 gezeigt,
die einen 3/4-Vorskalierer zeigen, der verwendet wird, um eine Teilungszahl
von 20 zu erreichen. Ein Zählwert
von 20 wird als 2·4+4·3,2-Vorskaliererpulse
bei Teiledurch-4 und vier Vorskaliererpulse bei Teile-durch-3 erreicht. 5 zeigt
die Abschlußzählwertanforderung,
wenn der Basismodulus am Ende des Vorskalierersteuerungszyklus ist.
Der Eingangstakt 500 wird der Eingabe 300 des
Ausführungsbeispiels
zugeführt,
das in 4 gezeigt ist. Der Vorskaliererausgangssignalverlauf 510 wird
an der Ausgabe 360 von 4 erzeugt.
Die Modulussteuerungseingabe 520 von der Vorskalierersteuerung
wird auf die Eingabe 380 von 4 angewendet.
Die Abschlußzählwertanforderung 530 von
der Vorskalierersteuerung treibt die Eingabe 410 von 4.
Die Abschlußzählwertausgabe 510 wird
am Ausgang 420 von 4 erzeugt.
Bei diesem Beispiel ist die Abschlußzählwertausgabe 540 ein
Zyklus eines Eingangstakts 500 in der Breite. Die aktive
Flanke der Abschlußzählwertausgabe 540 ist
die ansteigende Flanke und führt
in diesem Fall das Ende des Vorskalierersteuerungszyklus um einen
Zyklus des Eingangstakts 500 an.
-
6 zeigt
die Abschlußzählwertanforderung,
wenn der Basismodulus am Beginn des Vorskalierersteuerungszyklus
ist. Der Eingangstakt 600 wird der Eingabe 300 des
Ausführungsbeispiels
zugeführt,
das in 4 gezeigt ist. Der Vorskaliererausgangssignalverlauf 610 wird
an der Ausgabe 360 von 4 erzeugt.
Der Modulussteuerungseingang 620 von der Vorskalierersteuerung
wird auf die Eingabe 380 von 4 angewendet.
Die Abschlußzählwertanforderung 630 von
der Vorskalierersteuerung treibt die Eingabe 410 von 4.
Die Abschlußzählwertausgabe 640 wird
an der Ausgabe 420 von 4 erzeugt.
In diesem Fall ist die aktive Flanke der Abschlußzählwertausgabe 540 ebenfalls
die ansteigende Flanke. In diesem Fall verzögert die aktive Flanke das
Ende des Vorskalierersteuerungszyklus um zwei Zyklen des Eingangstakts 500.
-
7 zeigt
ein zweites Ausführungsbeispiel eines
Vorskalierers gemäß der vorliegenden
Erfindung, das einen Vorskalierer mit einem auswählbaren Modulus 8/9/12/13 zeigt.
Das Eingangssignal 700 treibt die Flip-Flops 710, 712, 714,
die entweder ein Teilen durch acht oder ein Teilen durch neun, abhängig vom
Zustand der Modusauswahlleitungen 140 und 150 ausführen. Die
Flip-Flops 730 und 740 ermöglichen ein Teilen durch vier
oder fünf.
Die Kombination ermöglicht
ein Teilen durch 8/9/12/13 an der Ausgabe 760 des Flip-Flops 720.
Basierend auf dem Teilungsverhältnis
N an der Eingabe 130 zählt
die Vorskalierersteuerung 120 die Pulse auf dem Takt wie 760,
manipuliert die Modulusauswahlleitungen 140 und 150 und
setzt die Abschlußzählwertanforderungsleitung 770 auf
das Flip-Flop 750, der eine Abschlußzählwertausgabe 750 erzeugt,
die mit dem Eingangssignal 700 synchron ist.
-
Die
Erfindung ist mit einem 3/4-Dualmodulus-Vorskalierer und einem 8/9/12/13-Multimodulus-Vorskalierer
dargestellt worden, wobei die Erfindung auf Multimodulus-Vorskalierer
von anderen Verhältnissen
gleichermaßen
anwendbar ist.