DE10324585B4 - Verfahren zum Ausbilden einer Kontaktstruktur für ein vertikales Gate, Vertikalgatekontaktstruktur und deren Verwendung in einem Transistor eines DRAM - Google Patents

Verfahren zum Ausbilden einer Kontaktstruktur für ein vertikales Gate, Vertikalgatekontaktstruktur und deren Verwendung in einem Transistor eines DRAM Download PDF

Info

Publication number
DE10324585B4
DE10324585B4 DE10324585A DE10324585A DE10324585B4 DE 10324585 B4 DE10324585 B4 DE 10324585B4 DE 10324585 A DE10324585 A DE 10324585A DE 10324585 A DE10324585 A DE 10324585A DE 10324585 B4 DE10324585 B4 DE 10324585B4
Authority
DE
Germany
Prior art keywords
gate
vertical gate
contact
conductive contact
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10324585A
Other languages
English (en)
Other versions
DE10324585A1 (de
Inventor
Klaus Hummler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE10324585A1 publication Critical patent/DE10324585A1/de
Application granted granted Critical
Publication of DE10324585B4 publication Critical patent/DE10324585B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335Making a connection between the transistor and the capacitor, e.g. plug
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/488Word lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zum Ausbilden einer Vertikalgatekontaktstruktur, wobei das Verfahren umfaßt:
Bereitstellen eines Substrats mit einem Graben darin;
Ausbilden eines mit dem Graben konformen ersten Gateoxids (320);
Ausbilden eines vertikalen Gates (330) in dem Graben anschließend an das erste Gateoxid (320);
Ausbilden eines leitenden Kontakts (340) in dem Graben anschließend an das vertikale Gate (330);
Ausbilden einer Vertiefung im vertikalen Gate (330);
Abscheiden eines Anschlußstöpselmaterials (910) zwischen und anschließend an das erste Gateoxid (320) und den leitenden Kontakt (340) in der Vertiefung;
Bereitstellen eines Gateleiters (1010) anschließend an den leitenden Kontakt (340), so daß der leitende Kontakt (340) den Gateleiter (1010) elektrisch mit dem vertikalen Gate (330) verbindet;
Wegätzen eines Teils des Anschlußstöpselmaterials (910) und Wegätzen eines Teils des leitenden Kontakts (340) zur Ausbildung einer Einsenkung und
Abscheiden eines Kapselungsmaterials (1120), das den Gateleiter bedeckt und die Einsenkung füllt.

Description

  • ERFINDUNGSGEBIET
  • Die Erfindung betrifft allgemein die Herstellung integrierter Schaltungen und insbesondere die Isolierung eines Vertikalgatekontakts einer Transistorstruktur.
  • ALLGEMEINER STAND DER TECHNIK
  • Halbleiterspeicher, wie etwa dynamische Direktzugriffsspeicher (DRAMs), enthalten in der Regel Speicherzellen. Diese Speicherzellen enthalten Speicherknoten, die innerhalb von in das Substrat des Halbleiterspeicherchips geätzten tiefen Gräben ausgebildet sind. Auf die Speicherknoten wird mit einem Transistor zugegriffen, mit dem je nach der gewünschten Aktion (d. h. Lesen oder Schreiben) eine Ladung im Speicherknoten gespeichert oder eine Ladung aus dem Speicherknoten abgerufen werden kann. Der Speicherknoten muß vom Gateleiter ausreichend elektrisch isoliert sein.
  • Eine Möglichkeit, eine ausreichende elektrische Isolierung des Speicherknotens sicherzustellen, besteht in der Bereitstellung einer Grabendeckoxidschicht über dem Speicherknoten. Die Speicherknoten enthalten in der Regel ein Polysiliziummaterial, das den tiefen Graben teilweise füllt. Während der Herstellung läßt das Polysilizium an der Oberseite des Grabens eine Vertiefung zurück. Ein Oxid (Siliziumdioxid) wird über der Oberfläche des Halbleiterbauelements abgeschieden. Während der Abscheidung des Oxids bildet sich über dem Polysilizium im Graben Oxid. Andere Teile des abgeschiedenen Oxids werden entfernt, indem die Oberfläche des Halbleiterbauelements planarisiert und das Oxid vertieft wird, um am Boden der Vertiefung eine Oxidschicht von 30–50 nm zurückzulassen. Diese Oxidschicht wird als ein Grabendeckoxid oder eine Isolation bezeichnet.
  • Wenn vertikale Transistoren auf dem Speicherbauelement hergestellt werden, muß ein Buried-Strap-Teil des Speicherknotens (d. h. der Teil direkt unter dem Grabendeckoxid) ausdiffundieren, um eine Verbindung mit einem Kanal des vertikalen Transistors zu bilden, der sich entlang einem Gateleiter im tiefen Graben über dem Grabendeckoxid erstreckt. Ein Buried Strap ist eine vergrabene Brücke, die die innere Elektrode des Grabenkondensators mit einem Dotierungsgebiet des Auswahltransistors der Speicherzelle verbindet. Wenn der vertikale Transistor leitet, wird somit zwischen dem Speicherknoten und einer Bitleitung eine Verbindung hergestellt. Der Kanal muß elektrisch vom Gateleiter (GC) isoliert sein. Deshalb wird eine isolierende Schicht bereitgestellt, in der Regel eine Oxidschicht, die durch Oxidieren von einkristallinem Silizium im tiefen Graben und im Kanal ausgebildet wird.
  • Beim DRAM-Prozeß mit Vertikalarraybauelement muß die Gateleiter-Ätzung überschüssiges Vertikalgatematerial entfernen, um Kurzschlüsse zwischen der Wortleitung und der Bitleitung zu vermeiden. 1 veranschaulicht das Problem mit Resten im ”traditionellen” Vertikalgateprozeß, wie er beispielsweise in der nachveröffentlichten DE 103 53 773 A1 mit Bezug auf deren 1 und 2 beschrieben ist. Die Gateleiter-Ätzung muß aus einem Kasten, der durch die Kante des Gateleiters 130 (vom aktiven Bereich 150 durch ein Arraydeckoxid 180 isoliert), eine Grabendecknitridabstandsschicht 160 und die zwei (2) Seiten, die an den Isolationsgraben (IT) angrenzen, der sich vor und hinter der Ebene von 1 befindet, gebildet wird, überschüssiges Sockelmaterial herausätzen. Die schwächste Stelle ist die Spitze 170 des Vertikalgatesockels 120, sie enthält aber den Gateleiter 130 und das Vertikalgate 110, da das Material des leitenden Gates später einen Kurzschluß bilden kann. Die Spitze 170 ist die schwächste Stelle, da sich auf ihr die geringste Menge an SiN 140 befindet. Bei diesem Vorgehen bildet der nicht gezeigte Bitleitungskontakt mit großer Wahrscheinlichkeit einen Kurzschluß zum vertikalen Gate 110, da durch die Gateleiter-Ätzung Polysiliziumreste an den Seitenwänden des Kastens zurückbleiben können. Diese Reste können Kurzschlüsse zum Bitleitungskontakt (CB) verursachen. Der Bitleitungskontakt wird später links und rechts von der Leitung des Gateleiters 130 geätzt. Diese Ätzung muß aktive Bereiche 150 kontaktieren, bei denen es sich um Silizium (Si) handelt. Es handelt sich dabei um eine Oxidätzung, die zu SiN selektiv ist. Deshalb ist es wichtig, daß über dem gesamten freigelegten Material des Gateleiters 130, des Vertikalgatesockels 120 und des vertikalen Gates 110 ausreichend SiN 140 vorhanden ist. Dies verhindert, daß die Ätzung des Bitleitungskontakts (CB) zum Gateleiter 130 durchdringt und einen Kurzschluß verursacht. Noch kritischer sind die an den IT angrenzenden Seiten des Vertikalgatesockels 120, da diese Seitenwände noch vertikaler sind oder sogar wieder eintreten und deshalb nach der stark anisotropen Gateleiter-Ätzung für Reste des Gateleiters anfälliger sind.
  • US 5,250,450 A betrifft ein Verfahren zur Herstellung eines Feldeffekttransistors mit einer vertikalen Insulated Gate-Struktur. Bei dem Verfahren wird, nachdem eine dielektrische Gateoxidschicht und eine leitfähige Polysiliziumschicht abgeschieden wurden, eine leitfähige Schicht aufgebracht, die zur Herstellung eines Oberflächenkontakts für den Gateanschluss des Feldeffekttransistors dient. Ein zentraler Teil einer Spacerschicht wird weggeätzt, wobei nachfolgend eine dielektrische Oxidschicht und, nach deren selektivem Ätzen, die Verbindungskontakte abgeschieden werden, um jeweils einen Drainkontakt, einen Sourcekontakt und einen Gatekontakt zu bilden.
  • US 6,335,239 B1 betrifft ein Verfahren zur Herstellung eines Speicherbauelements. Das Verfahren umfasst das Ausbilden eines Grabens mit Seitenwänden in einem Substrat, das Ausbilden eines Speicherknotens mit einer ersten und einer zweiten Elektrode, die von der ersten Elektrode durch ein Knotendielektrikum und eine Kragenoxidschicht getrennt ist, wobei die zweite Elektrode innerhalb des Grabens ausgebildet ist. Das Verfahren umfasst des Weiteren das Ausbilden einer leitfähigen Verbindung in dem Graben zwischen der zweiten Elektrode und einem Referenzpotential.
  • US 2001/0038113 A1 betrifft ein Verfahren zur Herstellung einer DRAN-Zelle. Das Verfahren umfasst das Ausbilden eines Kragens in einem Substrat, das Ausbilden eines Kristallbereichs entlang der Grabenwand mit einer einzigen kristallinen Orientierung, und das Ausbilden eines Transistors, der teilweise auf dem Kristallbereich auf der Seitenwand angeordnet ist.
  • Es ist deshalb wünschenswert, wenn eine einfache Nach-GC-Ätzbehandlung ermöglicht wird, die vertikalen Reste der Gateleiter ohne Beeinflussung der Unterstützungsbauelemente entfernen kann und die gleichzeitig in allen Szenarien von möglichen Ausrichtungen der Strukturen zueinander einen robusten Kontakt des Gateleiters zum vertikalen Gate sicherstellt.
  • Durch die vorliegende Erfindung erhält man eine einfache Nach-GC-Ätzbehandlung, die vertikale Gateleiter-Reste ohne Beeinflussung der Unterstützungsbauelemente entfernen kann und gleichzeitig in allen möglichen Ausrichtungen einen robusten Kontakt des Gateleiters zum vertikalen Gate sicherstellt. Der leitende Vertikalgatekontakt der vorliegenden Erfindung gestattet in Verbindung mit jeder beliebigen Lösung mit einer Tiefgrabendeckisolation eine aggressive Nach-GC-Ätzbehandlung, um Kurzschlüsse des Gates zur Bitleitung zu vermeiden, ohne den Kontakt zwischen dem Gateleiter und dem vertikalen Gate zu beeinträchtigen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 veranschaulicht das Problem mit Resten in einem Vertikalgateprozeß gemäß dem Stand der Technik;
  • 2 ist ein Flußdiagramm von Schritten zur Ausbildung eines Vertikalgatekontakts gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 3 veranschaulicht eine beispielhafte anfängliche Materialabscheidung zur Ausbildung eines Vertikalgatekontakts gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 4 veranschaulicht 3 nach einem chemisch-mechanischen Polieren;
  • 5 veranschaulicht 4 nach einer Polyvertiefung bis zu einer gewünschten Abstandsschichttiefe;
  • 6 veranschaulicht 5 nach einer Neuoxidierung des Gates;
  • 7 veranschaulicht 6 nach einer Abscheidung einer Nitridabstandsschicht;
  • 8 veranschaulicht 7 nach einem Zurückätzen;
  • 9 veranschaulicht 8 nach einem Füllen eines Anschlußstöpsels (Plug) und einem chemisch-mechanischen Polieren;
  • 10 veranschaulicht 9 nach einem Ätzen; und
  • 11 veranschaulicht 10 nach einer Verkapselung des Gateleiters.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Durch die vorliegende Erfindung erreicht man eine einfache Nach-GC-Ätzbehandlung, die vertikale Gateleiter-Reste ohne Beeinflussung der Unterstützungsbauelemente entfernen kann und gleichzeitig in allen möglichen Ausrichtungen einen robusten Kontakt des GC zum vertikalen Gate sicherstellt. Der leitende Vertikalgatekontakt der vorliegenden Erfindung gestattet in Verbindung mit einer etwaigen Lösung mit einer Deckisolation für den tiefen Graben eine aggressive Nach-GC-Ätzbehandlung, um Kurzschlüsse des Gates zur Bitleitung zu vermeiden, ohne den Kontakt zwischen dem Gateleiter und dem vertikalen Gate zu beeinträchtigen.
  • 2 stellt ein Flußdiagramm von Ausführschritten zur Herstellung eines Vertikalgatekontakts gemäß einem Ausführungsbeispiel der vorliegenden Erfindung dar. Die Schritte von 2 sind in den 3 bis 11 dargestellt. Der Prozeß zum Ausbilden eines Vertikalgatekontakts gemäß einem Ausführungsbeispiel der vorliegenden Erfindung beginnt in Block 205. Das Gateoxid wird in Block 210 auf einen Graben im Substrat aufgewachsen. In 3 ist ein Padnitrid 310 des Substrats so gezeigt, daß es von einem Gateoxid 320 bedeckt ist, das auch den Graben überzieht (wie durch die Form des Gateoxids 320 zu sehen ist). Der nächste Schritt, Block 215, umfaßt die Abscheidung von konformem, dotiertem Polysilizium, um das vertikale Gate auszubilden. Das vertikale Gate 330 wird auf dem Gateoxid 320 abgeschieden. Als nächstes wird im Block 220 leitendes Kontaktmaterial abgeschieden. Eine beispielhafte Ausbildung nach der Abscheidung für das leitende Kontaktmaterial ist U-förmig. In 3 ist das Kontaktmaterial 340 auf dem vertikalen Gate 330 gezeigt. Die dünne Schicht aus Kontaktmaterial 340 kann jedes beliebige leitenden Material (z. B. SiGe, TiSi, Ti usw.) außer dotiertes Polysilizium umfassen oder daraus bestehen. Dann wird ein zentrales oder mittleres Oxid in Block 225 abgeschieden, wie durch das zentrale oder mittlere Oxid (Füllmaterial) 350 dargestellt. Das Padoxid, das sich zwischen dem Padnitrid 310 und dem Substrat befindet, kann bei Hinterschneidung Hohlräume im zentralen oder mittleren Oxid 350 füllen. Diese Hinterschneidung wird während der vorausgegangenen Bearbeitung erzeugt. Falls ein Überhang (”Bread Loafing”) eintritt, kann dies zu einem noch größeren Füllungshohlraum führen. Das Überhängen findet statt, wenn auf erhöhten Strukturmerkmalen abgeschiedenes Material über diese Strukturmerkmale hinaushängt, wie ein aufgehender Brotlaib über den Rand der Backform hinaushängt. In extremen Fällen kann ein Überhang von benachbarten Strukturmerkmalen die Abscheidung in einen Graben oder ein Kontaktloch ganz ”abschnüren”, wodurch ein Hohlraum entsteht. Dies ist nur für nach dem Gateoxid 320 abgeschiedene Schichten relevant und kann zu einem potentiellen mittleren Hohlraum im mittleren Oxid 350 führen.
  • In Block 230 wird das chemisch-mechanische Polieren (CMP) durchgeführt, bis das Padnitrid 310 erreicht ist. 4 zeigt die Struktur von 3 nach dem CMP. Es können aber auch Oxid- und/oder Polyrückätzungen verwendet werden. Bei diesen Rückätzungen kann es sich beispielsweise um eine Naßätzung oder ein CDE (chemical downstream etch) oder um ein reaktives Ionenätzen (RIE) handeln. Falls Toleranzen bei der Vertiefung ein Problem darstellen, sollte CMP verwendet werden. Ein beispielhaftes CMP-”Rezept” würde einen Nitridverlust berücksichtigen, da der Nitridverlust während des CMP bei der DRAM-Herstellung zu einem Problem werden kann. Eine Polyeinsenkung oder -vertiefung bis auf die gewünschte Abstandsschichttiefe tritt im Block 235 auf. 5 zeigt 4 nach der Polyeinsenkung des vertikalen Gates 330 bis auf die gewünschte Tiefe der Abstandsschicht (Spacer). Die Abstandsschichttiefe sollte unter dem Boden des Padnitrids 310 liegen. Dann wird das vertikale Gate 330 im Block 240 wieder oxidiert. 6 veranschaulicht die Struktur von 5 nach der Wiederoxidierung des vertikalen Gates 330. Zu Problemen, die an dieser Stelle im Prozeß berücksichtigt werden müssen, zählen die Ausdehnung und die Dotierstoffumverteilung im Polysilizium während der Oxidation und die potentielle Oxidation des Kontaktmaterials 340. Im Block 245 wird Nitrid für die Abstandsschicht (Spacer) abgeschieden und eine Rückätzung vorgenommen. 7 veranschaulicht die Struktur von 6 nach dem Abscheiden des Spacernitrids 710. Das Spacernitrid kann beispielsweise unter Verwendung einer Niederdrucknitridabscheidung (LP-Nitridabscheidung) abgeschieden werden. 8 veranschaulicht die Struktur von 7 nach der Ausführung der Rückätzung von Block 245. Durch diese Rückätzung können Hohlräume im Spacernitrid 710 geöffnet werden. Bei einigen Ausführungsformen wird das Spacernitrid 710 bis unter die Oberseite des Padnitrids 310 und über den Boden des Padnitrids 310 zurückgeätzt.
  • Der nächste Schritt, Block 250, umfaßt die Abscheidung einer Füllung für einen Anschlußstöpsel (Plug) und die Durchführung eines weiteren CMP. Falls die Dicke der Abscheidung und die Ätzraten geeignet gesteuert werden können, können aber auch Rückätzungen, wie sie oben beschrieben sind, dazu verwendet werden, das CMP ganz oder teilweise zu ersetzen. 9 veranschaulicht die Struktur von 8 mit einer Stöpselfüllung 910. Bei der Stöpselfüllung 910 kann es sich beispielsweise um eine Poly- oder Oxidfüllung handeln. Ein möglicher weise verlorenes zentrales Oxid 350 braucht nicht ersetzt zu werden. Das zentrale Oxid 350 kann jedoch ersetzt werden, wenn dies für die Ätzung des Isolationsgrabens (IT) erwünscht ist. An dieser Stelle, Block 255, wird eine herkömmliche Bearbeitung der DRAM-Zelle vorgenommen, einschließlich des Ausbildens von Isolationsräben, des Durchführens von Implantierungen und des Ersetzens des Padnitrids 310 mit einem Arraydeckoxid 1030 (10). Als nächstes wird in Block 260 der Gateleiter (GC) geätzt. Eine weitere Ätzung erfolgt in Block 265. Durch diese Ätzung wird ein Teil des Kontaktmaterials 340 entfernt, und die Ätzung entfernt außerdem die Stöpselfüllung 910, falls diese beispielsweise aus Polysilizium gebildet sind. Bei einigen Ausführungsformen und je nach dem Material der Stöpselfüllung 910 und dem Ätzen können die Stöpselfüllung 910 und das Kontaktmaterial 340 durch getrennte Ätzungen entfernt werden. Nach dem Ätzen des Gateleiters 1010 (10) kann der freiliegende Teil des Kontaktmaterials 340 selektiv gegenüber Oxid, Nitrid und dem Polysilizium des Gateleiters 1010 geätzt werden. Dies bedeutet, daß die Unterstützungsbauelemente und der Gateleiter 1010 im Array durch die Nachätzbehandlung (PET) nicht beeinflußt werden, da sie aus Polysilizium gebildet sind oder solches umfassen. Mit einer Naßätzung kann alles Material entfernt werden, sogar von überhängenden Seitenwänden. Falls die Anschlußstöpselfüllung 910 aus dem gleichen Material wie das Kontaktmaterial 340 hergestellt ist, sind die Anforderungen an die Ätzung des Gateleiters 1010 extrem gelockert, da eine PET-Naßätzung alles überschüssige Material außerhalb des Gateleiters 1010 entfernt.
  • 10 veranschaulicht die Struktur von 9, nachdem die Stöpselfüllung 910 entfernt und ein Teil des Kontaktmaterials 340 durch das Ätzen von Block 265 freigelegt worden ist. 10 zeigt außerdem eine beispielhafte Ausrichtung des Gateleiters (GC) 1010 mit der Kapselung 1020. Im Block 270 schließlich wird der ganze Gateleiter verkapselt, und die sich aus Block 265 ergebende Einsenkung wird unter Verwendung eines herkömmlichen Spacerprozesses mit Einkapselungsmaterial gefüllt. 11 veranschaulicht die Struktur von 10 mit der auf die Kapselung 1120 erweiterten Kapselung 1020, die dadurch den Gateleiter 1010 auf drei (3) Seiten umgibt. Es ist keine große Überätzung erforderlich, da die Kapselung 1120 leicht die resultierende Einsenkung ausfüllt und eine Kurzschlußbildung vom Bitleitungskontakt (CB) zum Kontaktmaterial 340 verhindert. Die Wirkung der Nachätzbehandlung auf das Kontaktmaterial 340 wird als eine Vertiefung 1130 gezeigt. Der Kontakt vom Gateleiter 1010 zum vertikalen Gate 330 wird durch die Ätzung der Vertiefung des Kontaktmaterials 340 überhaupt nicht beeinflußt. Die Konfiguration von 11 bildet eine neue Struktur, die der von 1 von der Funktion her gleichwertig ist.

Claims (31)

  1. Verfahren zum Ausbilden einer Vertikalgatekontaktstruktur, wobei das Verfahren umfaßt: Bereitstellen eines Substrats mit einem Graben darin; Ausbilden eines mit dem Graben konformen ersten Gateoxids (320); Ausbilden eines vertikalen Gates (330) in dem Graben anschließend an das erste Gateoxid (320); Ausbilden eines leitenden Kontakts (340) in dem Graben anschließend an das vertikale Gate (330); Ausbilden einer Vertiefung im vertikalen Gate (330); Abscheiden eines Anschlußstöpselmaterials (910) zwischen und anschließend an das erste Gateoxid (320) und den leitenden Kontakt (340) in der Vertiefung; Bereitstellen eines Gateleiters (1010) anschließend an den leitenden Kontakt (340), so daß der leitende Kontakt (340) den Gateleiter (1010) elektrisch mit dem vertikalen Gate (330) verbindet; Wegätzen eines Teils des Anschlußstöpselmaterials (910) und Wegätzen eines Teils des leitenden Kontakts (340) zur Ausbildung einer Einsenkung und Abscheiden eines Kapselungsmaterials (1120), das den Gateleiter bedeckt und die Einsenkung füllt.
  2. Verfahren nach Anspruch 1, wobei das vertikale Gate (330) dotiertes Polysilizium oder Silizium umfaßt oder daraus besteht.
  3. Verfahren nach Anspruch 1 oder 2, wobei der leitende Kontakt (340) Siliziumgermanium, Titansilizium oder Titan umfaßt oder daraus besteht.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Anschlußstöpselmaterial (910) eine Polyfüllung, eine Oxidfüllung oder ein leitendes Kontaktmaterial umfaßt oder daraus besteht.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei die Wegätzschritte gleichzeitig ausgeführt werden.
  6. Verfahren nach einem der Ansprüche 1 bis 5, das ein Ätzen des Teils des leitenden Kontakts (340) selektiv zu Oxid, Nitrid oder Polysilizium einschließt.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei der leitende Kontakt (340) U-förmig und der Teil davon ein Schenkel der U-Form ist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei das vertikale Gate (330) konform zum ersten Gateoxid (320) und U-förmig ist.
  9. Verfahren nach Anspruch 8, wobei der leitende Kontakt (340) zum vertikalen Gate (330) konform und U-förmig ist.
  10. Verfahren nach einem der Ansprüche 1 bis 9, das ein Einsenken des vertikalen Gates (330) auf eine erste vorbestimmte Tiefe in dem Graben einschließt, um ein Paar Ausnehmungen zu erzeugen, wobei jede der Ausnehmungen entlang einem Boden durch das vertikale Gate (330), entlang einer ersten Wand durch das erste Gateoxid (320) und entlang einer zweiten Wand durch den leitenden Kontakt (340) begrenzt ist.
  11. Verfahren nach Anspruch 10, mit dem Abscheiden eines zweiten Gateoxids konform zum Boden jeder der Ausnehmungen, wobei das zweite Gateoxid das erste Gateoxid (320) und den leitenden Kontakt (340) an der ersten beziehungsweise zweiten Wand jeder der Ausnehmungen kontaktiert.
  12. Verfahren nach Anspruch 11, mit dem Abscheiden einer zum ersten und zweiten Gateoxid konformen Abstandsschicht (710) und dem Füllen jeder der Ausnehmungen.
  13. Verfahren nach Anspruch 12, das ein Ätzen der Abstandsschicht (710) auf etwa eine zweite vorbestimmte Tiefe zwischen einer oberen Kante und einer unteren Kante einer Grabendecknitridschicht (710) auf dem Substrat einschließt, um ein Paar Abstandhalter (710) zu erzeugen, wobei jeder der Abstandhalter entlang einem Boden durch das zweite Gateoxid, entlang einer ersten Seite durch das erste Gateoxid (320) und entlang einer zweiten Seite durch den leitenden Kontakt (340) begrenzt ist.
  14. Verfahren nach Anspruch 13, das ein Bereitstellen eines Abstandhalters (710) zwischen und im Anschluß an das erste Gateoxid (320) und den leitenden Kontakt (340) einschließt, wobei der Schritt des Abscheidens ein Abscheiden des Anschlußstöpselmaterials (910) auf dem Abstandhalter (710) und der Schritt des Ätzens ein Ätzen selektiv zur Abstandsschicht beinhaltet.
  15. Verfahren zum Ausbilden einer Vertikalgatekontaktstruktur, wobei das Verfahren umfaßt: Bereitstellen eines Substrats mit einem Graben darin; Ausbilden eines mit dem Graben konformen Gateoxids (320); Ausbilden eines vertikalen Gates (330) in dem Graben anschließend an das Gateoxid (320); Ausbilden eines leitenden Kontakts (340) in dem Graben anschließend an das vertikale Gate (330) und mit einem ersten und zweiten Teil, wobei der leitende Kontakt (340) U-förmig ist und der erste und der zweite Teil Schenkel der U-Form sind, der erste und der zweite Teil des leitenden Kontakts (340) elektrisch verbunden sind und durch einen Abstand voneinander getrennt sind; Füllen des Abstands mit einem isolierenden Füllmaterial (350); Bereitstellen eines Gateleiters (1010) anschließend an einen Teil des leitenden Kontakts (340) ausgewählt aus dem ersten und dem zweiten Teil des leitenden Kontakts (340), so daß der leitende Kontakt (340) den Gateleiter (1010) elektrisch an das vertikale Gate (330) anschließt; Ausführen eines Ätzvorgangs an einem anderen Teil des leitenden Kontakts (340) ausgewählt aus dem ersten und dem zweiten Teil des leitenden Kontakts (340), wobei der Ätzvorgang zu dem Füllmaterial (350) selektiv ist und in dem Graben eine Einsenkung bildet; und anschließend Abscheiden eines Kapselungsmaterials (1120), das den Gateleiter (1010) bedeckt und die Einsenkung füllt.
  16. Verfahren nach Anspruch 15, wobei das vertikale Gate (330) zum Gateoxid (320) konform und U-förmig ist.
  17. Verfahren nach Anspruch 15 oder 16, wobei der leitende Kontakt (340) zum vertikalen Gate (330) konform ist.
  18. Verfahren nach einem der Ansprüche 15 bis 17, wobei das Füllmaterial ein Oxid umfaßt und der Ätzvorgang ein Ätzen des anderen Teils des leitenden Kontakts (340) selektiv zum Oxid beinhaltet.
  19. Vertikalgatekontaktstruktur, umfassend: ein Substrat mit einem Graben darin; eine zum Graben konforme Oxidschicht (320); ein in dem Graben anschließend an die Oxidschicht (320) angeordnetes vertikales Gate (330); einen leitenden Kontakt (340), der in dem Graben anschließend an das vertikale Gate (330) angeordnet ist, wobei der leitende Kontakt (340) einen ersten und zweiten Teil aufweist, der leitende Kontakt U-förmig ist und der erste und zweite Teil Schenkel der U-Form sind, der erste und zweite Teil elektrisch verbunden sind, aber durch eine isolierende Füllung aus einem Füllmaterial (350) getrennt sind, wobei eine obere Kante eines Teils des leitenden Kontakts (340) ausgewählt aus dem ersten und dem zweiten Teil des leitenden Kontakts (340) oberhalb einer oberen Kante eines anderen Teils des leitenden Kontakts (340) ausgewählt aus dem ersten und dem zweiten Teil des leitenden Kontakts (340) im Graben angeordnet ist; einen Gateleiter (1010), der den einen Teil des leitenden Kontakts (340) kontaktiert, wobei der Gateleiter (1010) über dem Graben liegt und der leitende Kontakt (340) den Gateleiter (1010) und das vertikale Gate (330) elektrisch verbindet; und eine von der Füllung verschiedene Einkapselung (1120), die den Gateleiter (1010) ganz bedeckt, wobei die Einkapselung (1120) einen Teil des Grabens neben dem anderen Teil des leitenden Kontakts (340) füllt.
  20. Vertikalgatekontaktstruktur nach Anspruch 19, wobei das vertikale Gate (330) zur konformen Oxidschicht (320) konform ist.
  21. Vertikalgatekontaktstruktur nach Anspruch 19 oder 20, wobei der leitende Kontakt (340) zum vertikalen Gate (330) konform ist.
  22. Vertikalgatekontaktstruktur nach einem der Ansprüche 19 bis 21, wobei das vertikale Gate (330) zwei Teile enthält, die voneinander durch den leitenden Kontakt (340) und das trennende Füllmaterial (350) beabstandet sind.
  23. Vertikalgatekontaktstruktur nach einem der Ansprüche 19 bis 22, wobei das vertikale Gate (330) U-förmig ist.
  24. Vertikalgatekontaktstruktur nach einem der Ansprüche 19 bis 23, enthaltend einen in dem Graben zwischen dem anderen Teil des leitenden Kontakts (340) und der konformen Oxidschicht (320) angeordneten ersten Abstandhalter (710), wobei sich der erste Abstandhalter über dem vertikalen Gate (330) in dem Graben befindet, wobei der erste Abstandhalter (710) unter eine im wesentlichen planare obere Oberfläche des Substrats vertieft ist, wobei der erste Abstandhalter (710) eine obere Kante über der oberen Kante des anderen Teils des leitenden Kontakts (340) aufweist.
  25. Vertikalgatekontaktstruktur nach Anspruch 24, enthaltend eine erste horizontal angeordnete Oxidschicht zwischen dem ersten Abstandhalter (710) und dem vertikalen Gate (330), wobei ein erstes Ende der ersten horizontal angeordneten Oxidschicht die konforme Oxidschicht (320) und ein zweites Ende der ersten horizontal angeordneten Oxidschicht den anderen Teil des leitenden Kontakts (340) kontaktiert.
  26. Vertikalgatekontaktstruktur nach Anspruch 25, enthaltend einen in dem Graben zwischen dem einen Teil des leitenden Kontakts (340) und der konformen Oxidschicht (320) angeordneten zweiten Abstandhalter (710), wobei sich der zweite Abstandhalter über dem vertikalen Gate (330) im Graben befindet, wobei eine obere Kante des zweiten Abstandhalters unter die im wesentlichen planare obere Oberfläche des Substrats vertieft ist.
  27. Vertikalgatekontaktstruktur nach Anspruch 26, enthaltend eine zweite horizontal angeordnete Oxidschicht zwischen dem zweiten Abstandhalter (710) und dem vertikalen Gate (330), wobei ein erstes Ende der zweiten horizontal angeordneten Oxidschicht die konforme Oxidschicht (320) und ein zweites Ende der zweiten horizontal angeordneten Oxidschicht den anderen Teils des leitenden Kontakts (340) kontaktiert.
  28. Vertikalgatekontaktstruktur nach Anspruch 26 oder 27, enthaltend einen auf dem zweiten Abstandhalter (710) angeordneten Anschluß (910), wobei eine erste Seite des Anschlusses die konforme Oxidschicht (320) und eine zweite Seite des Anschlusses den einen Teil des leitenden Kontakts (340) kontaktiert.
  29. Vertikalgatekontaktstruktur nach einem der Ansprüche 19 bis 28, wobei das Füllmaterial dazu bestimmt ist zu verhindern, daß eine Ätzung des anderen Teils des leitenden Kontakts (340) den einen Teil davon erreicht.
  30. Vertikalgatekontaktstruktur nach einem der Ansprüche 19 bis 29, wobei das Füllmaterial (350) ein Oxid ist.
  31. Verwendung der Vertikalgatekontaktstruktur nach einem der Ansprüche 19 bis 30 in einem Transistor eines dynamischen Direktzugriffsspeichers.
DE10324585A 2002-05-30 2003-05-30 Verfahren zum Ausbilden einer Kontaktstruktur für ein vertikales Gate, Vertikalgatekontaktstruktur und deren Verwendung in einem Transistor eines DRAM Expired - Fee Related DE10324585B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/158,982 US6573136B1 (en) 2002-05-30 2002-05-30 Isolating a vertical gate contact structure
US10/158,982 2002-05-30

Publications (2)

Publication Number Publication Date
DE10324585A1 DE10324585A1 (de) 2003-12-18
DE10324585B4 true DE10324585B4 (de) 2011-05-26

Family

ID=22570566

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10324585A Expired - Fee Related DE10324585B4 (de) 2002-05-30 2003-05-30 Verfahren zum Ausbilden einer Kontaktstruktur für ein vertikales Gate, Vertikalgatekontaktstruktur und deren Verwendung in einem Transistor eines DRAM

Country Status (2)

Country Link
US (1) US6573136B1 (de)
DE (1) DE10324585B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10128718B4 (de) * 2001-06-13 2005-10-06 Infineon Technologies Ag Grabenkondensator einer DRAM-Speicherzelle mit metallischem Collarbereich und nicht-metallischer Leitungsbrücke zum Auswahltransistor
US7071043B2 (en) 2002-08-15 2006-07-04 Micron Technology, Inc. Methods of forming a field effect transistor having source/drain material over insulative material
US6740558B1 (en) * 2002-11-18 2004-05-25 Infineon Technologies Ab SiGe vertical gate contact for gate conductor post etch treatment
US6972266B2 (en) * 2003-09-30 2005-12-06 International Business Machines Corporation Top oxide nitride liner integration scheme for vertical DRAM
KR100640159B1 (ko) 2005-03-31 2006-10-30 주식회사 하이닉스반도체 채널길이를 증가시킨 반도체소자 및 그의 제조 방법
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR20130005120A (ko) * 2011-07-05 2013-01-15 에스케이하이닉스 주식회사 수직게이트를 구비한 반도체장치 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244824A (en) * 1990-09-05 1993-09-14 Motorola, Inc. Trench capacitor and transistor structure and method for making the same
US5250450A (en) * 1991-04-08 1993-10-05 Micron Technology, Inc. Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance
US5677219A (en) * 1994-12-29 1997-10-14 Siemens Aktiengesellschaft Process for fabricating a DRAM trench capacitor
US20010038113A1 (en) * 1999-07-22 2001-11-08 Gary Bronner Process for manufacturing a crystal axis-aligned vertical side wall device
US6335239B1 (en) * 1998-12-04 2002-01-01 International Business Machines Corporation Manufacturing a DRAM cell having an annular signal transfer region
DE10353773A1 (de) * 2002-11-18 2004-07-22 Infineon Technologies Ag SiGe-Kontakt eines vertikalen Gates für eine Nachätzbehandlung des Gateleiters

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399516A (en) * 1992-03-12 1995-03-21 International Business Machines Corporation Method of making shadow RAM cell having a shallow trench EEPROM
US6207494B1 (en) * 1994-12-29 2001-03-27 Infineon Technologies Corporation Isolation collar nitride liner for DRAM process improvement
US5512517A (en) * 1995-04-25 1996-04-30 International Business Machines Corporation Self-aligned gate sidewall spacer in a corrugated FET and method of making same
JP3743189B2 (ja) * 1999-01-27 2006-02-08 富士通株式会社 不揮発性半導体記憶装置及びその製造方法
US6208555B1 (en) * 1999-03-30 2001-03-27 Micron Technology, Inc. Negative resistance memory cell and method
TW451425B (en) * 2000-05-16 2001-08-21 Nanya Technology Corp Manufacturing method for memory cell transistor
TW457643B (en) * 2000-05-16 2001-10-01 Nanya Technology Corp Manufacturing method of semiconductor memory unit transistor
TW469635B (en) * 2000-05-16 2001-12-21 Nanya Technology Corp Fabrication method of semiconductor memory cell transistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244824A (en) * 1990-09-05 1993-09-14 Motorola, Inc. Trench capacitor and transistor structure and method for making the same
US5250450A (en) * 1991-04-08 1993-10-05 Micron Technology, Inc. Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance
US5677219A (en) * 1994-12-29 1997-10-14 Siemens Aktiengesellschaft Process for fabricating a DRAM trench capacitor
US6335239B1 (en) * 1998-12-04 2002-01-01 International Business Machines Corporation Manufacturing a DRAM cell having an annular signal transfer region
US20010038113A1 (en) * 1999-07-22 2001-11-08 Gary Bronner Process for manufacturing a crystal axis-aligned vertical side wall device
DE10353773A1 (de) * 2002-11-18 2004-07-22 Infineon Technologies Ag SiGe-Kontakt eines vertikalen Gates für eine Nachätzbehandlung des Gateleiters

Also Published As

Publication number Publication date
DE10324585A1 (de) 2003-12-18
US6573136B1 (en) 2003-06-03

Similar Documents

Publication Publication Date Title
DE60122656T2 (de) DRAM Speicherzelle mit Grabenkondensator und vertikalem Transistor
DE3882557T2 (de) DRAM-Zelle und Herstellungsverfahren.
DE69015135T2 (de) Verfahren zum Herstellen eines Kondensators für DRAM-Zelle.
DE69100789T2 (de) Verfahren zur Herstellung einer Mesatransistor-Grabenkondensator-Speicherzellenstruktur.
DE3916228C2 (de) Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
DE102007003583B4 (de) Verfahren zum Herstellen eines Transistors
DE102006062958B3 (de) Verfahren zum Herstellen einer integrierten DRAM - Speicherschaltung
DE19941148B4 (de) Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung
EP0971414A1 (de) Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren
DE102007033017A1 (de) Integrierte Schaltkreise, Verfahren zum Herstellen eines integrierten Schaltkreises, Speichermodule, Computersysteme
DE19930748A1 (de) Verfahren zur Herstellung einer EEPROM-Speicherzelle mit einem Grabenkondensator
DE3785317T2 (de) Matrix hoher Packungsdichte aus dynamischen VMOS RAM.
DE10220542A1 (de) Kompakte Grabenkondensatorspeicherzelle mit Körperkontakt
DE102004043856A1 (de) Verfahren zur Herstellung einer Speicherzellenanordnung und Speicherzellenanordnung
DE102005036561B3 (de) Verfahren zur Herstellung einer Verbindungsstruktur
DE10302117B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit Vorsprung und Halbleiteranordnungen mit Vorsprung
EP0987753A2 (de) Gestapelter DRAM-Flossenkondensator und Verfahren zur Herstellung desselben
DE10150503B4 (de) Halbleiterspeicherzelle mit Tiefgrabenkondensator und Verfahren zur Ausbildung einer Halbleiterspeicherzelle
DE19929859B4 (de) Herstellungsverfahren für Trenchkondensator
DE10045694A1 (de) Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung
DE10324585B4 (de) Verfahren zum Ausbilden einer Kontaktstruktur für ein vertikales Gate, Vertikalgatekontaktstruktur und deren Verwendung in einem Transistor eines DRAM
DE10022696A1 (de) Herstellungsverfahren einer Halbleitereinrichtung und Halbleitereinrichtung
DE19843641A1 (de) Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren
DE10205077A1 (de) Halbleiterspeicherzelle mit einem Graben und einem planaren Auswahltransistor und Verfahren zu ihrer Herstellung
DE102004003084B3 (de) Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R020 Patent grant now final

Effective date: 20110827

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee