DE10305837A1 - Speichermodul mit einer Mehrzahl von integrierten Speicherbauelementen - Google Patents
Speichermodul mit einer Mehrzahl von integrierten Speicherbauelementen Download PDFInfo
- Publication number
- DE10305837A1 DE10305837A1 DE10305837A DE10305837A DE10305837A1 DE 10305837 A1 DE10305837 A1 DE 10305837A1 DE 10305837 A DE10305837 A DE 10305837A DE 10305837 A DE10305837 A DE 10305837A DE 10305837 A1 DE10305837 A1 DE 10305837A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- access
- memory module
- address
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4082—Address Buffers; level conversion circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
Ein Speichermodul (1) umfaßt eine Mehrzahl von integrierten Speicherbauelementen (10 bis 18, 20 bis 28), die auf einem Trägersubstrat angeordnet sind. Eine separat von den Speicherbauelementen auf dem Trägersubstrat angeordnete Zugriffssteuerschaltung (30) ist eingangsseitig mit Anschlüssen (40) zur Zuführung von Adreß- und Befehlssignalen verbunden und ausgangsseitig mit der Mehrzahl der integrierten Speicherbauelemente (10 bis 18, 20 bis 28). Die Zugriffssteuerschaltung (30) ist derart ausgebildet, daß sie bei Zuführung eines Adreßsignals (ADR) eine Adresse für einen Speicherzugriff auf ein ausgewähltes Speicherbauelement empfängt, aus der empfangenen Adresse jeweils wenigstens eine Spaltenadresse (CADR) und Reihenadresse (RADR) zum Zugriff auf eine Bitleitung (BL) und Wortleitung (WL) des ausgewählten Speicherbauelements generiert und an das selbige überträgt. Dadurch ist es ermöglicht, die Design-Komplexität eines in einem Datenverarbeitungssystem vorzusehenden Speicher-Controllers zu verringern.
Description
- Die vorliegende Erfindung betrifft ein Speichermodul mit einem Trägersubstrat und einer Mehrzahl von integrierten Speicherbauelementen, die auf dem Trägersubstrat angeordnet sind.
- Zur Anwendung beispielsweise in Computersystemen ist es bekannt, zur Bildung eines Speichermoduls eine Mehrzahl von Speicherbauelementen etwa in Form von sogenannten DRAMs (Dynamic Random Access Memories) auf einem gemeinsamen Trägersubstrat anzuordnen. Derartige Speichermodule sind insbesondere als sogenannte DIMM (Registered bzw. Buffered Dual Inline Memory Module) bekannte. Diese sind typischerweise mit 16 oder 18 Speicherbausteinen bestückt, die bei Ausführung als sogenannte SDRAMs oder DDR DRAMs taktgesteuert sind.
- Integrierte Speicher wie DRAMs werden in Datenverarbeitungssystemen betrieben und dabei beispielsweise von einem Mikroprozessor oder Mikrocontroller angesteuert. Ab einer gewissen Größe des Speichers, beispielsweise bei einer Speichergröße über 1 MBit, benutzen in der Regel alle verfügbaren DRAM-Speicher ein sogenanntes Multiplex-Adreßschema. Dieses dient vor allem dem Zweck, die Anzahl der Adreßanschlüsse eines Speichers zu reduzieren und damit die Kosten für die einzelnen Komponenten im Datenverarbeitungssystem und die Leistungsaufnahme der entsprechenden Adreßbus-Systeme.
- Ein solches Multiplex-Adreßschema hat den Vorteil, daß es sehr gut zur Funktionalität eines DRAM-Speichers paßt. Für einen Speicherzugriff werden im allgemeinen zuerst adressierte Reihen in Form von ausgewählten Wortleitungen und anschließend adressierte Spalten in Form von ausgewählten Bitleitungen aktiviert. Es werden bei diesem Adreßschema also zuerst Reihenadressen und zeitlich nachfolgend entsprechende Spaltenadressen übertragen. Damit wird ausgewählt, aus welchen Speicherzellen Daten ausgelesen bzw. in welche Speicherzellen Daten eingeschrieben werden. Ebenso werden von einem Mikrocontroller mit der Adreßgenerierung mehrere einzelne Befehle abgesetzt, insbesondere in Form eines Aktivierungssignals, eines Lesebefehls oder Schreibbefehls und, zum Abschluß des Speicherzugriffs, ein Vorladebefehl.
- Damit in einem Datenverarbeitungssystem, etwa einem Computersystem, ein Prozessor-Interface eines Mikroprozessors und ein DRAM-Interface miteinander kommunizieren können, ist es im allgemeinen notwendig, einen Speicher-Controller (DRAM-Controller) in dem Computersystem zu implementieren, um den DRAM-spezifischen Speicherzugriff aus den Befehlen des Mikroprozessors umzusetzen. Hierbei obliegt dem Speichercontroller insbesondere die Abbildung einer logischen Prozessor-Adresse auf den angesprochenen DRAM-Speicher sowie die Generierung der Reihenadressen und Spaltenadressen zum Zugriff auf diesen Speicher. Zur Realisierung dieser Funktionalität müssen im Speichercontroller hierfür geeignete Register und Schaltwerke (Zustandsautomaten) vorgesehen werden, um dieses zeitliche Multiplex-Adreßschema zu realisieren. Durch das Vorsehen solcher Register und Schaltwerke wird die Design-Komplexität eines Speicher-Controllers erhöht.
- Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Speichermodul der eingangs genannten Art anzugeben, das es ermöglicht, bei Einsatz in einem Datenverarbeitungssystem die Design-Komplexität eines im Datenverarbeitungssystem vorzusehenden Speicher-Controllers zu verringern.
- Diese Aufgabe wird erfindungsgemäß durch ein Speichermodul gemäß Patentanspruch 1 gelöst.
- Das erfindungsgemäße Speichermodul umfaßt ein Trägersubstrat mit Anschlüssen zur Zuführung von Adreß- und Befehlssignalen und eine Mehrzahl von integrierten Speicherbauelementen, die auf dem Trägersubstrat angeordnet sind. Weiterhin ist eine separat von den Speicherbauelementen auf dem Trägersubstrat angeordnete Zugriffssteuerschaltung vorgesehen, die eingangsseitig mit den Anschlüssen zur Zuführung der Adreß- und Befehlssignale und ausgangsseitig mit der Mehrzahl der integrierten Speicherbauelemente verbunden ist. Die Zugriffssteuerschaltung ist derart ausgebildet, daß sie bei Zuführung eines außerhalb des Speichermoduls erzeugten Adreßsignals eine Adresse für den Speicherzugriff auf ein für den Zugriff ausgewähltes Speicherbauelement empfängt. Aus der empfangenen Adresse generiert sie jeweils wenigstens eine Spaltenadresse und Reihenadresse zum Zugriff auf eine Bitleitung und Wortleitung des ausgewählten Speicherbauelements und überträgt die Spaltenadresse und Reihenadresse an das selbige.
- Damit ist auf dem erfindungsgemäßen Speichermodul eine Zugriffssteuerschaltung vorhanden, welche die Verwirklichung des Multiplex-Adreßschemas zum Zugriff auf einen Speicher des Speichermoduls für einen Speichercontroller übernimmt und diesen somit von dieser Aufgabe entlastet. Damit ist es nicht mehr notwendig, im Speichercontroller entsprechende Register und Schaltwerke zur Realisierung des Multiplex-Adreßschemas vorzusehen, so daß die Design-Komplexität des Speichercontrollers entsprechend verringert werden kann.
- In einer Weiterbildung der Erfindung ist die Zugriffssteuerschaltung weiterhin derart ausgebildet, daß sie bei Zuführung eines außerhalb des Speichermoduls erzeugten Zugriffsbefehls, der einen Beginn eines Speicherzugriffs anzeigt, diesen empfängt und daraus eine Zugriffs-Signalsequenz zur Übertragung an das ausgewählte Speicherbauelement generiert. Die Zugriffs-Signalsequenz umfaßt wenigstens ein Aktivierungssignal und ein nachfolgendes Lese- oder Schreibsignal. Damit ist es ermöglicht, daß das Speichermodul lediglich einen Zugriffsbefehl beispielsweise vom Speichercontroller empfängt, woraufhin Speichermodul-intern von der Zugriffssteuerschaltung ein Aktivierungssignal, gefolgt von einem Lesebefehl oder Schreibbefehl generiert werden. Dadurch ist es ermöglicht, daß zwischen dem Speichermodul und einem angeschlossenen Speichercontroller für einen Speicherzugriff nur ein Zugriffsbefehl übertragen werden muß. Dadurch wird vorteilhaft die effektive Bandbreite eines Kommandobusses zwischen Speichermodul und Speichercontroller verdoppelt.
- In einer vorteilhaften Ausführungsform des erfindungsgemäßen Speichermoduls ist die Zugriffssteuerschaltung innerhalb eines separaten Halbleiterbausteins auf dem Trägersubstrat angeordnet. In einer weiteren vorteilhaften Ausführungsform ist das Speichermodul als DIMM-Modulanordnung ausgeführt, die Speicherbauelemente sind insbesondere als dynamische Schreib-Lese-Speicher ausgeführt.
- Weitere vorteilhafte Aus- und Weiterbildungen der Erfindung sind in Unteransprüchen angegeben.
- Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Figuren näher erläutert.
- Es zeigen:
-
1 eine Ausführungsform eines Speichermoduls gemäß der Erfindung, -
2 eine Ausführungsform eines Computersystems mit einem Speichercontroller und mehreren Speichermodulen gemäß der Erfindung. - In
1 ist grobschematisch eine Ausführungsform eines Speichermoduls gemäß der Erfindung dargestellt. Im vorliegenden Ausführungsfall handelt es sich um eine DIMM-Modulanordnung, bei der auf einem Trägersubstrat50 eine Mehrzahl von integrierten Speicherbauelementen, hier in Form von DRAM-Speichern10 bis18 und20 bis28 , angeordnet ist. Separat von den Speicherbauelementen10 bis18 und20 bis28 ist eine Zugriffssteuerschaltung30 auf dem Trägersubstrat50 angeordnet, die mit einem Kommando- und Adreßbus CA sowie mit einer Taktsignalleitung CK verbunden ist. Der eingangsseitige Anschluß der Zugriffssteuerschaltung30 ist mit der Kontaktleiste40 des Speichermoduls1 verbunden, die Anschlüsse zur Eingabe und Ausgabe von Datensignalen DA, zur Eingabe eines Taktsignals CLK und Anschlüsse zur Eingabe von Adreßsignalen ADR und Befehlssignalen CMD aufweist. Die Zugriffssteuerschaltung30 ist eingangsseitig mit den jeweiligen Anschlüssen der Kontaktleiste40 zur Zuführung der Adreßsignale ADR und Befehlssignale CMD verbunden. Die Zugriffssteuerschaltung30 ist ausgangsseitig mit einem Kommando- und Adreßbus CA1 für das erste sogenannte Speicher-Rank mit den Speichern10 bis18 verbunden, sowie mit einem Kommando- und Adreßbus CA2 für das zweite Speicher-Rank mit den Speichern20 bis28 . Weiterhin ist die Zugriffssteuerschaltung30 ausgangsseitig mit der Taktsignalleitung CK1 zur Ansteuerung der Speicher10 bis18 des ersten Speicher-Ranks und mit der Taktsignalleitung CK2 zur Ansteuerung des zweiten Speicher-Ranks mit den Speichern20 bis28 verbunden. Zum Austausch von Daten weisen die Speicher10 bis18 und20 bis28 jeweilige Datenanschlüsse DQ10 bis DQ18 bzw. DQ20 bis DQ28 auf, die mit den Datenanschlüssen DQ des Speichermoduls1 verbindbar sind. - Wie beispielhaft anhand des Speichers
10 näher dargestellt, weisen die einzelnen Speicherbauelemente Speicherzellenfelder mit Wortleitungen WL zur Auswahl von Speicherzellen MC und Bitleitungen BL zum Auslesen oder Schreiben von Datensignalen der Speicherzellen MC auf. Die Speicherzellen MC sind in bekannter Weise in Kreuzungspunkten der Wortleitungen WL und Bitleitungen BL angeordnet und jeweils mit einer der Wortleitungen und einer der Bitleitungen verbunden. Die Speicherzellen MC weisen jeweils einen nicht dargestellten Auswahltransistor und Speicherkondensator auf, wobei der Steuereingang der Transistoren mit einer Wortleitung WL verbunden ist, durch die angeschlossene Speicherzellen MC bei einem Speicherzugriff aktiviert werden. - Die Zugriffssteuerschaltung
30 ist derart ausgebildet, daß sie bei Zuführung eines außerhalb des Speichermoduls1 erzeugten Adreßsignals ADR eine Adresse für einen Speicherzugriff auf ein ausgewähltes Speicherbauelement empfängt. Sie generiert aus der empfangenen Adresse ADR jeweils wenigstens eine Spaltenadresse CADR zum Zugriff auf eine Bitleitung BL und Reihenadresse RADR zum Zugriff auf eine Wortleitung WL des ausgewählten Speicherbauelements, wobei die Spaltenadresse CADR und Reihenadresse RADR zum ausgewählten Speicherbauelement über den Kommando- und Adreßbus CA1, CA2 übertragen werden. Weiterhin empfängt die Zugriffssteuerschaltung30 einen außerhalb des Speichermoduls1 erzeugten Zugriffsbefehl R/W (siehe hierzu auch2 ). Dieser Zugriffsbefehl zeigt einen Beginn eines Speicherzugriffs an. Nach Empfang dieses Zugriffsbefehls generiert die Zugriffssteuerschaltung30 daraus eine Zugriffs-Signalsequenz mit einem Aktivierungssignal ACT und, je nach dem ob es sich um einen Lese- oder Schreibzugriff handelt, einen nachfolgenden Lese- oder Schreibbefehl RD bzw. WR zur Übertragung an das ausgewählte Speicherbauelement. Damit ist für einen Lese- oder Schreibzugriff nur noch ein Befehl R/W erforderlich, so daß die effektive Bandbreite des Kommando- und Adreßbusses CA verdoppelt wird. - Dem Multiplex-Adreßschema für einen DRAM-Speicher folgend wird die Spaltenadresse CADR und Reihenadresse RADR zum Zugriff auf eine Bitleitung und Wortleitung eines ausgewählten Speicherbauelements von der Zugriffssteuerschaltung
30 zeitlich nacheinander zur Übertragung an das ausgewählte Speicherbauelement generiert. Insbesondere werden die Spaltenadresse CADR und Reihenadresse RADR um eine RAS-CAS-Delay-Zeit tRCD versetzt generiert, die durch den Typ des ausgewählten Speicherbauelements definiert ist. - In
2 ist eine Ausführungsform eines beispielhaften Computersystems mit einem Speichercontroller4 und mehreren Speichermodulen1 und2 , die gemäß der Erfindung aufgebaut sind, schematisch dargestellt. Der Speichercontroller4 ist mit einem Übertragungsbus5 verbunden, wobei beide sich auf einem sogenannten Motherboard3 des Computersystems befinden. Die DIMM-Module1 und2 sind über Steckverbinder mit dem Übertragungsbus5 verbunden. Auf dem Übertragungsbus5 werden das Taktsignal CLK, Adreßsignale ADR, Befehlssignale CMD, Datensignale DA und der zuvor erwähnte Zugriffsbefehl R/W zu den DIMM-Modulen1 und2 übertragen. - Vom Speichercontroller
4 zu den Modulen1 und2 werden für einen Speicherzugriff nur noch der Zugriffsbefehl R/W, das heißt entweder ein Lese- oder Schreibbefehl, zusammen mit der vollen Adresse ADR (n Bits) übertragen. Von der jeweiligen Zugriffssteuerschaltung30 auf den Modulen1 ,2 wird das DRAM-spezifische Adreß-Multiplexing übernommen. Das bedeutet, es wird eine Reihenadresse RADR (r Bits) zusammen mit einem Aktivierungssignal ACT und nachfolgend eine Spaltenadresse CADR (c Bits) zusammen mit einem Lese- oder Schreib-Befehl RD, WR generiert und an das ausgewählte Speicherbauelement übertragen. Hierbei ist n = r + c, wobei im allgemeinen r > n/2 > c. Mit der dadurch einhergehenden Entlastung des Speichercontrollers4 ist es ermöglicht, dessen Design-Komplexität zu verringern. Durch die Zugriffssteuerschaltung30 ist außerdem vorteilhaft eine Entkopplung zwischen dem Übertragungsbus5 des Motherboards3 und den modulinternen Kommunikationsbussen ermöglicht. Dadurch ist es beispielsweise ermöglicht, den Übertragungsbus5 zwischen Speichercontroller und DIMM-Modulen mit einer höheren Datenrate zu betreiben als die Modul-internen Kommunikationsbusse. -
- 1, 2
- Speichermodul
- 3
- Motherboard
- 4
- Speichercontroller
- 5
- Übertragungsbus
- 10 – 18
- Speicherbauelement
- 20 – 28
- Speicherbauelement
- 30
- Zugriffssteuerschaltung
- 40
- Kontaktleiste
- 50
- Trägersubstrat
- CLK
- Taktsignal
- ADR
- Adreßsignal
- CMD
- Befehlssignal
- DA
- Datensignal
- CK, CK1, CK2
- Taktsignalleitung
- CA, CA1, CA2
- Kommando- und Adreßbus
- DQ10 – DQ18
- Datenanschluß
- DQ20 – DQ28
- Datenanschluß
- DQ
- Datenanschlüsse
- RADR
- Reihenadresse
- CADR
- Spaltenadresse
- ACT
- Aktivierungssignal
- RD
- Lesebefehl
- WR
- Schreibbefehl
- MC
- Speicherzellen
- WL
- Wortleitungen
- BL
- Bitleitungen
Claims (8)
- Speichermodul (
1 ), umfassend: – ein Trägersubstrat (50 ) mit Anschlüssen (40 ) zur Zuführung von Adreß- und Befehlssignalen (ADR, CMD), – eine Mehrzahl von integrierten Speicherbauelementen (10 bis18 ,20 bis28 ), die auf dem Trägersubstrat angeordnet sind, – eine separat von den Speicherbauelementen auf dem Trägersubstrat angeordnete Zugriffssteuerschaltung (30 ), die eingangsseitig mit den Anschlüssen (40 ) zur Zuführung der Adreß- und Befehlssignale verbunden ist, und die ausgangsseitig mit der Mehrzahl der integrierten Speicherbauelemente (10 bis18 ,20 bis28 ) verbunden ist, – wobei die Zugriffssteuerschaltung (30 ) derart ausgebildet ist, daß sie bei Zuführung eines außerhalb des Speichermoduls erzeugten Adreßsignals (ADR) eine Adresse für einen Speicherzugriff auf ein für den Zugriff ausgewähltes Speicherbauelement empfängt, aus der empfangenen Adresse jeweils wenigstens eine Spaltenadresse (CADR) und Reihenadresse (RADR) zum Zugriff auf eine Bitleitung (BL) und Wortleitung (WL) des ausgewählten Speicherbauelements generiert und an das ausgewählte Speicherbauelement überträgt. - Speichermodul nach Anspruch 1, dadurch gekennzeichnet, daß die Zugriffssteuerschaltung (
30 ) weiterhin derart ausgebildet ist, daß sie bei Zuführung eines außerhalb des Speichermoduls (1 ) erzeugten Zugriffsbefehls (R/W), der einen Beginn eines Speicherzugriffs anzeigt, diesen empfängt und daraus eine Zugriffs-Signalsequenz mit wenigstens einem Aktivierungssignal (ACT) und einem nachfolgenden Lese- oder Schreibsignal (RD, WR) zur Übertragung an das ausgewählte Speicherbauelement generiert. - Speichermodul nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Spaltenadresse (CADR) und Reihenadresse (RADR) zum Zugriff auf eine Bitleitung (BL) und Wortleitung (WL) von der Zugriffssteuerschaltung (
30 ) zeitlich nacheinander zur Übertragung an das ausgewählte Speicherbauelement generiert werden. - Speichermodul nach Anspruch 3, dadurch gekennzeichnet, daß die Spaltenadresse (CADR) und Reihenadresse (RADR) zum Zugriff auf eine Bitleitung (BL) und Wortleitung (WL) von der Zugriffssteuerschaltung (
30 ) um eine RAS-CAS-Delay-Zeit versetzt generiert werden, wobei diese durch das ausgewählte Speicherbauelement definiert ist. - Speichermodul nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Zugriffssteuerschaltung (
30 ) innerhalb eines separaten Halbleiterbausteins angeordnet ist. - Speichermodul nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der eingangsseitige Anschluß der Zugriffssteuerschaltung (
30 ) mit einer Kontaktleiste (40 ) des Speichermoduls (1 ) verbunden ist. - Speichermodul nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Speichermodul (
1 ) als DIMM-Modulanordnung ausgeführt ist. - Speichermodul nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Speicherbauelemente (
10 bis18 ,20 bis28 ) des Speichermoduls (1 ) dynamische Schreib-Lese-Speicher sind.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10305837A DE10305837B4 (de) | 2003-02-12 | 2003-02-12 | Speichermodul mit einer Mehrzahl von integrierten Speicherbauelementen |
US10/776,467 US6982893B2 (en) | 2003-02-12 | 2004-02-12 | Memory module having a plurality of integrated memory components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10305837A DE10305837B4 (de) | 2003-02-12 | 2003-02-12 | Speichermodul mit einer Mehrzahl von integrierten Speicherbauelementen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10305837A1 true DE10305837A1 (de) | 2004-09-02 |
DE10305837B4 DE10305837B4 (de) | 2009-03-19 |
Family
ID=32797364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10305837A Expired - Fee Related DE10305837B4 (de) | 2003-02-12 | 2003-02-12 | Speichermodul mit einer Mehrzahl von integrierten Speicherbauelementen |
Country Status (2)
Country | Link |
---|---|
US (1) | US6982893B2 (de) |
DE (1) | DE10305837B4 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8250295B2 (en) | 2004-01-05 | 2012-08-21 | Smart Modular Technologies, Inc. | Multi-rank memory module that emulates a memory module having a different number of ranks |
US7916574B1 (en) | 2004-03-05 | 2011-03-29 | Netlist, Inc. | Circuit providing load isolation and memory domain translation for memory module |
US7289386B2 (en) | 2004-03-05 | 2007-10-30 | Netlist, Inc. | Memory module decoder |
US7532537B2 (en) * | 2004-03-05 | 2009-05-12 | Netlist, Inc. | Memory module with a circuit providing load isolation and memory domain translation |
US7355875B2 (en) * | 2004-06-21 | 2008-04-08 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device having capacitor arranged between power supplies to prevent voltage fluctuation |
JP4389228B2 (ja) * | 2006-11-29 | 2009-12-24 | エルピーダメモリ株式会社 | メモリモジュール |
US8417870B2 (en) * | 2009-07-16 | 2013-04-09 | Netlist, Inc. | System and method of increasing addressable memory space on a memory board |
US8516185B2 (en) | 2009-07-16 | 2013-08-20 | Netlist, Inc. | System and method utilizing distributed byte-wise buffers on a memory module |
US8154901B1 (en) | 2008-04-14 | 2012-04-10 | Netlist, Inc. | Circuit providing load isolation and noise reduction |
US9128632B2 (en) | 2009-07-16 | 2015-09-08 | Netlist, Inc. | Memory module with distributed data buffers and method of operation |
WO2015017356A1 (en) | 2013-07-27 | 2015-02-05 | Netlist, Inc. | Memory module with local synchronization |
JP6200236B2 (ja) | 2013-08-09 | 2017-09-20 | ルネサスエレクトロニクス株式会社 | 電子装置 |
US11294845B2 (en) | 2020-04-21 | 2022-04-05 | Dell Products L.P. | Information handling system memory module expander |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5357621A (en) * | 1990-09-04 | 1994-10-18 | Hewlett-Packard Company | Serial architecture for memory module control |
DE10115817A1 (de) * | 2001-03-30 | 2002-10-10 | Infineon Technologies Ag | Integrierter Speicherchip mit einem dynamischen Speicher |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5384745A (en) * | 1992-04-27 | 1995-01-24 | Mitsubishi Denki Kabushiki Kaisha | Synchronous semiconductor memory device |
US6678205B2 (en) * | 2001-12-26 | 2004-01-13 | Micron Technology, Inc. | Multi-mode synchronous memory device and method of operating and testing same |
-
2003
- 2003-02-12 DE DE10305837A patent/DE10305837B4/de not_active Expired - Fee Related
-
2004
- 2004-02-12 US US10/776,467 patent/US6982893B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5357621A (en) * | 1990-09-04 | 1994-10-18 | Hewlett-Packard Company | Serial architecture for memory module control |
DE10115817A1 (de) * | 2001-03-30 | 2002-10-10 | Infineon Technologies Ag | Integrierter Speicherchip mit einem dynamischen Speicher |
Also Published As
Publication number | Publication date |
---|---|
US20040264151A1 (en) | 2004-12-30 |
US6982893B2 (en) | 2006-01-03 |
DE10305837B4 (de) | 2009-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69127518T2 (de) | Digitalrechner, der eine Anlage für das aufeinanderfolgende Auffrischen einer erweiterbaren dynamischen RAM-Speicherschaltung hat | |
DE10330812B4 (de) | Halbleiterspeichermodul | |
DE102006045113B3 (de) | Speichermodul-System, Speichermodul, Buffer-Bauelement, Speichermodul-Platine, und Verfahren zum Betreiben eines Speichermoduls | |
DE102006062024B4 (de) | Halbleiterspeichervorrichtung | |
DE10223178B4 (de) | Schaltungsanordnung mit einer Ablaufsteuerung, integrierter Speicher sowie Testanordnung mit einer derartigen Schaltungsanordnung | |
DE102009020758B4 (de) | Halbleiterspeicherbauelement und zugehöriges Zugriffsverfahren | |
DE102007036989B4 (de) | Verfahren zum Betrieb einer Speichervorrichtung, Speichereinrichtung und Speichervorrichtung | |
DE10305837B4 (de) | Speichermodul mit einer Mehrzahl von integrierten Speicherbauelementen | |
DE102004027121B4 (de) | Ein Mehrfachbankchip, der mit einer Steuerung kompatibel ist, die für eine geringere Anzahl von Banken entworfen ist, und ein Verfahren zum Betreiben | |
DE102007036547A1 (de) | Halbleiterspeicherelement, tragbares Kommunikationssystem und Verfahren zum Bereitstellen einer Hostschnittstelle zwischen Prozessoren | |
DE19645745B4 (de) | Dynamischer Schreib-/Lesespeicher | |
DE19951677B4 (de) | Halbleiterspeichervorrichtung | |
DE102007001075A1 (de) | Multiport-Speichervorrichtung mit serieller Eingabe-/Ausgabe-Schnittstelle und Steuerverfahren davon | |
DE102006043311A1 (de) | Speichersystem | |
DE10228561A1 (de) | Halbleiterspeichervorrichtung, die eine hochdichte Struktur oder eine hohe Leistung ermöglicht | |
DE102005021894A1 (de) | Speichersytem, IC-Speicherbauelement und Betriebsverfahren | |
DE102008051035A1 (de) | Integrierte Schaltung umfassend Speichermodul mit einer Mehrzahl von Speicherbänken | |
DE202007019469U1 (de) | Vorrichtung zum Kommunizieren von Befehls- und Adresssignalen | |
DE102006002888A1 (de) | Direktzugriffsspeicher mit niedriger Anfangslatenz | |
DE10215362A1 (de) | Integrierter Speicher mit einem Speicherzellenfeld mit mehreren Speicherbänken und Schaltungsanordnung mit einem integrierten Speicher | |
DE10227806B4 (de) | Halbleiterspeichereinrichtung mit Hochgeschwindigkeitsbetrieb und Verfahren zum Verwenden und Entwerfen derselben | |
DE102006051136A1 (de) | Speichermodul-System, Adapter-Karte, und Verfahren zum Betreiben eines Speichermodul-Systems | |
DE102005009806A1 (de) | Pufferbaustein für ein Speichermodul, Speichermodul und Speichersystem | |
DE10306062B3 (de) | Speichermodul mit einer Mehrzahl von integrierten Speicherbauelementen und einer Refresh-Steuerschaltung | |
DE60304999T2 (de) | Vorrichtung und verfahren zum kodieren einer selbstvorladefunktion |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8364 | No opposition during term of opposition | ||
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |