DE10300711A1 - Halbleiterchipstapel und Verfahren zur Passivierung eines Halbleiterchipstapels - Google Patents
Halbleiterchipstapel und Verfahren zur Passivierung eines Halbleiterchipstapels Download PDFInfo
- Publication number
- DE10300711A1 DE10300711A1 DE10300711A DE10300711A DE10300711A1 DE 10300711 A1 DE10300711 A1 DE 10300711A1 DE 10300711 A DE10300711 A DE 10300711A DE 10300711 A DE10300711 A DE 10300711A DE 10300711 A1 DE10300711 A1 DE 10300711A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor chip
- spacer
- chip stack
- semiconductor
- space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Abstract
Bei einem Halbleiterchipstapel ist ein zwischen den Halbleiterchips (1, 2) vorhandener Zwischenraum zumindest längs eines Randes der Oberseite des Top-Chips (2) durch einen Spacer (7) aus einem fotostrukturierbaren Polymer, einem Fotolack, einer Vergussmasse oder einem Klebstoff gefüllt und so nach außen verschlossen. Dabei sind die Anschlusskontaktflächen (5) für Bonddrähte (6) oder andere externe Anschlüsse auf der Oberseite des Bottom-Chips (1) von dem Material dieses Spacers frei gehalten.
Description
- Halbleiterchipstapel können hergestellt werden, indem zwei Halbleiterchips, die jeweils eine mit mindestens einem elektronischen Bauelement und einer Verdrahtungsebene versehene Oberseite aufweisen, mit diesen Oberseiten einander zugewandt dauerhaft miteinander verbunden werden, wobei Anschlusskontakte der jeweiligen Halbleiterchips über eine Umverdrahtung oder eine vertikale elektrisch leitende Verbindung direkt elektrisch miteinander verbunden werden. Diese Anordnung (face to face) hat den Nachteil, dass eine Passivierung des zwischen den Halbleiterchips verbleibenden Zwischenraumes oder Spaltes nur schwer möglich ist. Durch eine solche Passivierung soll der weitere Montageprozess nicht behindert werden; insbesondere sollen auf einem Bottom-Chip vorhandene Anschlusskontaktflächen für externen Anschluss, z. B. mittels Bonddrähten, nicht kontaminiert werden.
- Üblicherweise werden die Chips mit Oxinitrid und Polyimid passiviert. Das erfordert aber eine nachträgliche fotolithographische Öffnung der Anschlusskontaktflächen (Bondpads). Eine Lithographie ist auf den bestückten Wafern nur schwer möglich, weil sich die Scheiben, die die noch nicht vereinzelten Bottom-Chips enthalten, mit den aufgesetzten Top-Chips schlecht mit Lackschichten versehen und belichten lassen. Die Passivierung ist insbesondere erschwert, wenn Leiterbahnen auf der Oberseite des Bottom-Chips von der freien Oberseite unter die aufgesetzten Top-Chips führen. Die Anschlusskontaktflächen sind außerdem sehr eng neben die Top-Chips platziert (wenige hundert Mikrometer), so dass eine Versiegelung des Zwischenraumes mit herkömmlichen Gehäusevergussmassen ausscheidet.
- Aufgabe der vorliegenden Erfindung ist es, eine Möglichkeit zur Passivierung des Zwischenraumes zwischen face-to-face-montierten Halbleiterchips anzugeben.
- Diese Aufgabe wird mit dem Halbleiterchipstapel mit den Merkmalen des Anspruches 1 bzw. mit dem Verfahren zur Passivierung von Halbleiterchipstapeln mit den Merkmalen des Anspruches 7 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
- Bei dem Halbleiterchipstapel ist ein zwischen den Halbleiterchips vorhandener Zwischenraum zumindest längs eines Randes der Oberseite des kleineren oberen Halbleiterchips (Top-Chip) durch einen Spacer aus einem fotostrukturierbaren Polymer, einem Fotolack, einer Vergussmasse oder einem Klebstoff gefüllt und so nach außen verschlossen. Dabei sind die Anschlusskontaktflächen für Bonddrähte oder andere externe Anschlüsse auf der Oberseite des anderen Halbleiterchips (Bottom-Chip) von dem Material dieses Spacers frei gehalten. Statt nur eines Spacers in dem Zwischenraum kann auch ein an den Flanken des oberen Halbleiterchips angebrachter größerer Spacer für eine bessere Abdichtung des Zwischenraumes vorgesehen werden.
- Vorzugsweise wird als Material ein Fotolack verwendet, der nach der Montage des Chipstapels in den Zwischenraum eindringt und den Zwischenraum vorzugsweise vollständig füllt. Der Fotolack kann dann belichtet werden, wobei der in dem Zwischenraum vorhandene Anteil durch den oberen Halbleiterchip abgeschattet wird. Der belichtete Anteil wird in der von der Lithographietechnik an sich bekannten Weise mit einer Entwicklerflüssigkeit behandelt und entfernt. Im Prinzip ist hierzu ein beliebiges fotostrukturierbares Polymer geeignet, insbesondere Polyimid oder BCB.
- Es kann aber auch eine Vergussmasse, insbesondere ein Epoxidharz, oder ein Klebstoff verwendet werden, der auf der freien Oberseite des unteren Halbleiterchips mit einem Lösungsmittel entfernt wird. Ein fotostrukturierbares Material hat demgegenüber den Vorteil, dass die Schicht dieses Materials etwas dicker als der Zwischenraum aufgebracht werden kann, so dass anschließend infolge der seitlichen Abschattung an den Rändern des oberen Halbleiterchips beim Entwickeln und Entfernen dieses Materiales ein größerer Anteil seitlich an den Rändern des oberen Halbleiterchips stehen bleibt als auf der freien Fläche des unteren Halbleiterchips. Es werden so auf einfache Weise an den Flanken des Top-Chips randseitige größere Spacer gebildet, die den Zwischenraum zwischen den Halbleiterchips zuverlässig abdichten.
- Es folgt eine genauere Beschreibung von Beispielen des Halbleiterchipstapels und des Verfahrens anhand der beigefügten Figur. Diese Figur zeigt im Querschnitt eine Anordnung eines Halbleiterchipstapels.
- In der Figur sind eine Anordnung aus einem größeren unteren Halbleiterchip (Bottom-Chip
1 ) und einem kleineren oberen Halbleiterchip (Top-Chip2 ) im Querschnitt dargestellt. Die mit Bauelementen versehenen Oberseiten der Chips sind einander zugewandt (face to face) und dauerhaft aneinander befestigt. Diese Oberseiten tragen üblicherweise jeweils Verdrahtungsebenen11 ,12 aus einer oder mehreren Metallisierungsebenen, die entsprechend der Verdrahtung zu Leiterbahnen strukturiert und durch Zwischenmetalldielektrika voneinander getrennt sind. - Zur Herstellung des Chipstapels werden die Top-Chips upside down auf einen Wafer aufgesetzt, der die Bottom-Chips noch im Waferverbund enthält, und auf den jeweiligen Bottom-Chips befestigt. Die jeweils einander zugeordneten Anschlusskontakte der Chips werden durch Umverdrahtungen
3 oder vertikale elektrisch leitende Verbindungen4 zwischen direkt übereinander angeordneten Anschlusskontakten dauerhaft elektrisch leitend miteinander verbunden, was mit einem der an sich bekannten Lötverfahren geschehen kann. - Es befindet sich bei dieser Anordnung zwischen den Chips ein feiner Zwischenraum oder Spalt, der erfindungsgemäß mit einem Spacer
7 aus einem fotostrukturierbaren Polymer, einem Fotolack, einer Vergussmasse oder einem Klebstoff passiviert ist. Mit dem Spacer kann der gesamte Zwischenraum ausgefüllt sein oder, wie in der Figur dargestellt, nur der schmale Bereich längs des Randes des Top-Chips2 . Vorzugsweise werden die Spacer so ausgebildet, dass, wie in der Figur im Querschnitt erkennbar, auch die seitlichen Kanten des kleineren oberen Halbleiterchips (Top-Chip2 ) mit dem Material passiviert sind. Es ist damit eine besonders zuverlässige Abdichtung des Zwischenraumes zwischen den Halbleiterchips nach außen bewirkt. Ein Vorteil dieser Anordnung liegt insbesondere darin, dass die Anschlusskontaktflächen5 des Bottom-Chips1 seitlich des Top-Chips2 von dem Material der Spacer7 völlig frei gehalten sind, so dass elektrische Anschlüsse, z. B. ein in der Figur eingezeichneter Bonddraht6 , dort angebracht werden können. - Zur Herstellung dieser Anordnung werden in einem ersten Ausführungsbeispiel die mit den Top-Chips bestückten Wafer mit einem fotostrukturierbaren Polymer (z. B. Polyimid, BCB) beschichtet. Es wird ein Material mit einer ausreichend geringen Viskosität ausgewählt, das in den Spalt zwischen den Chips eindringt und den Spalt vorzugsweise vollständig, oder aber zumindest randseitig ausfüllt. Dieser Vorgang kann dadurch unterstützt werden, dass der Wafer mit dem Material im Vakuum beschichtet wird. Dann wird der Wafer mit Flutlicht bestrahlt, wobei die Top-Chips die eingedrungenen Anteile des aufgebrachten Materiales abschatten. Anschließend wird das fotostrukturierbare Polymer entwickelt, um die belichteten Anteile zu entfernen. Dadurch werden alle Flächen neben den Top-Chips wieder freigelegt, insbesondere auch die Anschlusskontaktflächen (Bondpads) für externen elektrischen An schluss. Der Spalt zwischen den Chips ist versiegelt und verhindert die Korrosion der zwischen den Chips vorhandenen Leiterflächen. Die freiliegenden Flächen können dann z. B. stromlos vergoldet werden.
- Die Breite des Spacers kann durch die Art der Belichtung gesteuert werden. Bei einer Belichtung mit kollimiertem Licht wird ausgenutzt, dass die für die vollständige Belichtung der Schicht aus fotostrukturierbarem Polymer oder Fotolack benötigte Belichtungsdosis mit der Schichtdicke zunimmt. An den Kanten des Top-Chips, wo sich die Schichtdicke höher ausbildet als auf den offenen Flächen des Bottom-Chips, bleibt daher bei niedriger Belichtungsdosis ein höherer unbelichteter Restanteil ("Lackfuß") stehen, der die erwünschte besonders gute Versiegelung des Zwischenraumes zwischen den Chips bewirkt. Wenn eine diffuse Belichtung angewandt wird, die z. B. durch den Einbau einer Mattscheibe in den Belichtungsautomaten anstelle einer Lithographiemaske erreicht werden kann, wird der seitliche Anteil des Spacers
7 dicker oder höher, da direkt neben der Kante des Top-Chips ein zusätzlicher Abschattungseffekt durch den Top-Chip auftritt. Während auf den übrigen Flächen die diffuse Strahlung aus einem halben Raumwinkel (2π/3) einfällt, trifft an der Kante des Top-Chips nur die Strahlung aus einem viertel Raumwinkel (π/3) auf. - Ein Spacer kann auch dazu benutzt werden, bei nasschemischen Ätzprozessen ein Unterätzen des Chipstapels zu verhindern. In diesem Fall ist es vorteilhaft, den Spacer aus Fotolack herzustellen, da der Fotolack nach der Ätzung leicht wieder entfernt werden kann.
- Es können als Material der Spacer grundsätzlich beliebige Vergussmassen oder Kleber, auch ohne fotosensitiven Anteil, benutzt werden. Das verwendete Material muss nur eine ausreichend geringe Viskosität aufweisen, um in den Spalt zwischen den Halbleiterchips eindringen zu können. Die von dem Top-Chip nicht bedeckten Oberflächen des Bottom-Chips werden durch ein Lösemittel von der Vergussmasse oder dem Klebstoff freigelegt. Ein geringfügiges Eindringen des Lösemittels zwischen die Chips des Halbleiterstapels kann toleriert werden, auch wenn dadurch die Passivierungsschicht in einem äußeren Randbereich des Zwischenraumes wieder entfernt wird.
-
- 1
- Bottom-Chip
- 2
- Top-Chip
- 3
- Umverdrahtung
- 4
- elektrisch leitende Verbindung
- 5
- Anschlusskontaktfläche
- 6
- Bonddraht
- 7
- Spacer
- 11
- Verdrahtungsebenen
- 12
- Verdrahtungsebenen
Claims (10)
- Halbleiterchipstapel mit mindestens zwei Halbleiterchips (
1 ,2 ), die – jeweils eine mit mindestens einem elektronischen Bauelement und mindestens einem Anschlusskontakt versehene Oberseite aufweisen und – in einer Anordnung, bei der die besagten Oberseiten einander zugewandt sind, dauerhaft miteinander verbunden sind, wobei mindestens zwei einander zugeordnete Anschlusskontakte der Halbleiterchips (1 ,2 ) elektrisch leitend miteinander verbunden sind, dadurch gekennzeichnet, dass ein zwischen den Halbleiterchips (1 ,2 ) vorhandener Zwischenraum zumindest in einem Streifen längs eines Randes der Oberseite des einen Halbleiterchips (2 ) durch einen Spacer (7 ) aus einem fotostrukturierbaren Polymer, einem Fotolack, einer Vergussmasse oder einem Klebstoff gefüllt und nach außen verschlossen ist, wobei mindestens eine Anschlusskontaktfläche (5 ) auf der Oberseite des anderen Halbleiterchips (1 ) von dem Material dieses Spacers (7 ) frei gehalten ist. - Halbleiterchipstapel nach Anspruch 1, bei dem das Material des Spacers (
7 ) ein fotostrukturierbares Polymer ist. - Halbleiterchipstapel nach Anspruch 2, bei dem das Polymer Polyimid oder BCB ist.
- Halbleiterchipstapel nach Anspruch 1, bei dem das Material des Spacers (
7 ) eine Vergussmasse ist, die ein Epoxidharz enthält. - Halbleiterchipstapel nach Anspruch 1, bei dem das Material des Spacers (
7 ) ein Klebstoff ist. - Halbleiterchipstapel nach einem der Ansprüche 1 bis 5, bei dem der Zwischenraum zwischen den Halbleiterchips (
1 ,2 ) mit dem Material des Spacers gefüllt ist. - Verfahren zur Passivierung eines Halbleiterchipstapels mit mindestens zwei Halbleiterchips (
1 ,2 ), die – jeweils eine mit mindestens einem elektronischen Bauelement und mindestens einem Anschlusskontakt versehene Oberseite aufweisen und – in einer Anordnung, bei der die besagten Oberseiten einander zugewandt sind, dauerhaft miteinander verbunden sind, wobei mindestens zwei einander zugeordnete Anschlusskontakte der Halbleiterchips (1 ,2 ) elektrisch leitend miteinander verbunden sind, dadurch gekennzeichnet, dass in einem ersten Schritt ein Material ausreichend geringer Viskosität auf die Oberseite des einen Halbleiterchips (1 ) aufgebracht wird, so dass ein zwischen den Halbleiterchips (1 ,2 ) vorhandener Zwischenraum zumindest längs eines Randes der Oberseite des anderen Halbleiterchips (2 ) mit diesem Material gefüllt wird, und in einem zweiten Schritt das Material von der Oberseite des ersten Halbleiterchips (1 ) so weitgehend entfernt wird, dass eine Anschlusskontaktfläche (5 ) auf dieser Oberseite freigelegt wird und dabei der Zwischenraum zwischen den Halbleiterchips nach außen abgedichtet bleibt. - Verfahren nach Anspruch 7, bei dem in dem ersten Schritt ein fotostrukturierbares Polymer oder ein Fotolack auf die Oberseite des ersten Halbleiterchips (
1 ) aufgebracht wird, in einem weiteren Schritt dieses Material belichtet wird, wobei ein Anteil des Materials in dem Zwischenraum unbelichtet bleibt, und in dem zweiten Schritt der belichtete Anteil entfernt wird. - Verfahren nach Anspruch 8, bei dem in dem ersten Schritt das Material dicker als der Zwischenraum aufgebracht wird, in dem weiteren Schritt eine diffuse Belichtung erfolgt, so dass das Material seitlich des zweiten Halbleiterchips (
2 ) geringer belichtet wird, und in dem dritten Schritt das belichtete Material entfernt wird, so dass an seitlichen Kanten des zweiten Halbleiterchips (2 ) Spacer (7 ) aus diesem Material stehen bleiben, die den Zwischenraum nach außen abdichten. - Verfahren nach Anspruch 7, bei dem in dem ersten Schritt eine Vergussmasse oder ein Klebstoff ausreichend geringer Viskosität auf die Oberseite des einen Halbleiterchips (
1 ) aufgebracht wird und in dem zweiten Schritt die Vergussmasse oder der Klebstoff unter Verwendung eines Lösungsmittels außerhalb des Zwischenraumes entfernt wird.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10300711A DE10300711B4 (de) | 2003-01-10 | 2003-01-10 | Verfahren zur Passivierung eines Halbleiterchipstapels |
EP03788833A EP1581965A2 (de) | 2003-01-10 | 2003-12-02 | Halbleiterchipstapel und verfahren zur passivierung eines halbleiterchipstapels |
PCT/DE2003/003961 WO2004064139A2 (de) | 2003-01-10 | 2003-12-02 | Halbleiterchipstapel und verfahren zur passivierung eines halbleiterchipstapels |
US11/180,039 US7229851B2 (en) | 2003-01-10 | 2005-07-11 | Semiconductor chip stack |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10300711A DE10300711B4 (de) | 2003-01-10 | 2003-01-10 | Verfahren zur Passivierung eines Halbleiterchipstapels |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10300711A1 true DE10300711A1 (de) | 2004-07-22 |
DE10300711B4 DE10300711B4 (de) | 2007-10-04 |
Family
ID=32519818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10300711A Expired - Fee Related DE10300711B4 (de) | 2003-01-10 | 2003-01-10 | Verfahren zur Passivierung eines Halbleiterchipstapels |
Country Status (4)
Country | Link |
---|---|
US (1) | US7229851B2 (de) |
EP (1) | EP1581965A2 (de) |
DE (1) | DE10300711B4 (de) |
WO (1) | WO2004064139A2 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1688997B1 (de) | 2005-02-02 | 2014-04-16 | Infineon Technologies AG | Elektronisches Bauteil mit gestapelten Halbleiterchips |
KR100699807B1 (ko) * | 2006-01-26 | 2007-03-28 | 삼성전자주식회사 | 적층 칩 및 그를 갖는 적층 칩 패키지 |
TWI303874B (en) * | 2006-08-08 | 2008-12-01 | Via Tech Inc | Multi-chip structure |
US8618670B2 (en) * | 2008-08-15 | 2013-12-31 | Qualcomm Incorporated | Corrosion control of stacked integrated circuits |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10124774A1 (de) * | 2001-05-21 | 2002-12-12 | Infineon Technologies Ag | Halbleiterbauelement mit zumindest einem Halbleiterchip auf einem als Substrat dienenden Basischip und Verfahren zu dessen Herstellung |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0750759B2 (ja) * | 1988-07-01 | 1995-05-31 | シャープ株式会社 | 半導体装置 |
US5311059A (en) * | 1992-01-24 | 1994-05-10 | Motorola, Inc. | Backplane grounding for flip-chip integrated circuit |
KR100443484B1 (ko) * | 1996-02-19 | 2004-09-18 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치및그제조방법 |
WO2001018851A1 (en) * | 1999-09-03 | 2001-03-15 | Teraconnect, Inc. | Method for integration of integrated circuit devices |
AU1821101A (en) * | 1999-10-13 | 2001-04-23 | Teraconnect, Inc. | Method of equalizing device heights on a chip |
JP3683179B2 (ja) * | 2000-12-26 | 2005-08-17 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
CN1251318C (zh) * | 2002-02-25 | 2006-04-12 | 精工爱普生株式会社 | 半导体芯片、半导体装置和它们的制造方法以及使用它们的电路板和仪器 |
-
2003
- 2003-01-10 DE DE10300711A patent/DE10300711B4/de not_active Expired - Fee Related
- 2003-12-02 WO PCT/DE2003/003961 patent/WO2004064139A2/de not_active Application Discontinuation
- 2003-12-02 EP EP03788833A patent/EP1581965A2/de not_active Withdrawn
-
2005
- 2005-07-11 US US11/180,039 patent/US7229851B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10124774A1 (de) * | 2001-05-21 | 2002-12-12 | Infineon Technologies Ag | Halbleiterbauelement mit zumindest einem Halbleiterchip auf einem als Substrat dienenden Basischip und Verfahren zu dessen Herstellung |
Also Published As
Publication number | Publication date |
---|---|
DE10300711B4 (de) | 2007-10-04 |
WO2004064139A2 (de) | 2004-07-29 |
EP1581965A2 (de) | 2005-10-05 |
WO2004064139A3 (de) | 2005-04-21 |
US7229851B2 (en) | 2007-06-12 |
US20060001177A1 (en) | 2006-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112005001296B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung mit reduziertem Kontaktwiderstand | |
DE102013101327B4 (de) | Verfahren zur Herstellung eines Halbleiter-Bauelements und Halbleiter-Bauelement | |
DE102008032395B4 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE102013216709B4 (de) | Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung | |
DE112005001578T5 (de) | Bond-Pad-Struktur zur Kupfer-Metallisierung mit verbesserter Zuverlässigkeit, und Verfahren zum Herstellen dieser Struktur | |
EP1654760A1 (de) | Integrierte anschlussanordnung und herstellungsverfahren | |
DE10333841A1 (de) | Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben | |
DE4410947C1 (de) | Halbleiterbauelement für vertikale Integration und Herstellungsverfahren | |
DE102018101813A1 (de) | Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen | |
DE10351028B4 (de) | Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren | |
DE102014100772A1 (de) | Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement | |
DE10297818T5 (de) | Anbringen von Flipchips an Substraten | |
DE19907168C1 (de) | Schichtanordnung sowie Verfahren zu deren Herstellung | |
WO2017016957A1 (de) | Verfahren zur herstellung eines bauelements und ein bauelement | |
DE102013108813B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE10300711B4 (de) | Verfahren zur Passivierung eines Halbleiterchipstapels | |
DE102008058003A1 (de) | Halbleitermodul und Verfahren zu dessen Herstellung | |
WO2024061689A1 (de) | Verfahren zum herstellen eines elektronischen bauelements und elektronisches bauelement | |
DE102004005361B4 (de) | Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen | |
DE10221646A1 (de) | Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen | |
EP2260511B1 (de) | Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung | |
WO2017129697A1 (de) | Optoelektronisches bauelement mit seitenkontakten | |
DE102004005022B4 (de) | Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen | |
DE10313047B3 (de) | Verfahren zur Herstellung von Chipstapeln | |
DE102018205156A1 (de) | MEMS-Element und ASIC-Element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |