DE10297692T5 - Haftmaterial für programmierbare Vorrichtung - Google Patents

Haftmaterial für programmierbare Vorrichtung Download PDF

Info

Publication number
DE10297692T5
DE10297692T5 DE10297692T DE10297692T DE10297692T5 DE 10297692 T5 DE10297692 T5 DE 10297692T5 DE 10297692 T DE10297692 T DE 10297692T DE 10297692 T DE10297692 T DE 10297692T DE 10297692 T5 DE10297692 T5 DE 10297692T5
Authority
DE
Germany
Prior art keywords
adhesive
contact
dielectric
forming
programmable material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10297692T
Other languages
English (en)
Other versions
DE10297692B4 (de
Inventor
Tyler A. San Jose Lowrey
Sean J. Santa Clara Lee
Huei-Min Los Gatos Ho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE10297692T5 publication Critical patent/DE10297692T5/de
Application granted granted Critical
Publication of DE10297692B4 publication Critical patent/DE10297692B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren, das Folgendes umfasst:
Ausbilden eines Dielektrikums auf einem Kontakt, wobei der Kontakt auf einem Substrat ausgebildet ist;
Ausbilden einer Öffnung durch das Dielektrikum, wobei der Kontakt freigelegt wird;
Ausbilden einer Elektrode in der Öffnung, wobei die Elektrode auf dem Kontakt ist;
Ausbilden eines Klebstoffs auf dem Dielektrikum und auf der Elektrode;
Strukturieren des Klebstoffs, wobei ein Teil der Elektrode freigelegt wird;
Ausbilden eines programmierbaren Materials auf dem Klebstoff und auf der Elektrode; und
Ausbilden eines Leiters zu dem programmierbaren Material.

Description

  • Gebiet der Erfindung
  • Programmierbare Vorrichtungen, einschließlich Phasenwechselspeichervorrichtungen, die durch Verändern des Zustands eines Phasenwechselmaterials programmiert werden können.
  • Allgemeiner Stand der Technik
  • Typische Computer oder computerähnliche Vorrichtungen, einschließlich physischem Speicher, werden für gewöhnlich als Hauptspeicher oder Direktzugriffsspeicher (random access memory, RAM) bezeichnet. In der Regel handelt es sich bei RAM um Speicher, der Computerprogrammen zur Verfügung steht, und bei Festwertspeicher (read-only memory, ROM) um Speicher, der beispielsweise zum Speicher von Programmen, die einen Computer hochfahren und Diagnosefunktionen ausführen, verwendet wird. Typische Speicheranwendungen beinhalten dynamischen Direktzugriffsspeicher (dynamic random access memory, DRAM), statischen Direktzugriffsspeicher (static random access memory, SRAM), löschbaren programmierbaren Festwertspeicher (erasable programmable read-only memory, EPROM) und elektrisch löschbaren programmierbaren Festwertspeicher (electrically erasable programmable read-only memory, EEPROM).
  • Festkörperspeichervorrichtungen setzen in der Regel in Speicheranwendungen mikroelektronische Schaltungselemente für jedes Speicherbit (beispielsweise ein bis vier Transistoren pro Bit) ein. Da ein oder mehrere elektronische Schaltungselemente für jedes Speicherbit benötigt werden, können diese Vorrichtungen eine erhebliche Menge an Chip"Grundfläche" zum Speichern eines Informationsbits belegen, wodurch die Dichte eines Speicherchips eingeschränkt wird. Das primäre "nichtflüchtige" Speicherelement dieser Vorrichtungen, wie beispielsweise ein EEPROM, setzt in der Regel einen Floating-Gate-Feldeffekttransistor ein, der eingeschränkte Umprogrammierbarkeit aufweist und auf dem Gate des Feldeffekttransistors eine Ladung zum Speichern jedes Speicherbits besitzt. Außerdem geht das Programmieren dieser Klassen von Speichervorrichtungen relativ langsam vor sich.
  • Phasenwechselspeichervorrichtungen verwenden für eine elektronische Speicheranwendung Phasenwechselmaterialien, d. h. Materialien, die zwischen einem im Allgemeinen amorphen und einem im Allgemeinen kristallinen Zustand elektrisch umgeschaltet werden können. Eine ursprünglich von Energy Conversion Devices, Inc., aus Troy, Michigan, USA, entwickelte Speicherelementart setzt ein Phasenwechselmaterial ein, das in einer Anwendung elektrisch zwischen einem strukturellen Zustand im Allgemeinen amorpher lokaler Ausrichtung und einem strukturellen Zustand im Allgemeinen kristalliner lokaler Ausrichtung oder zwischen unterschiedlichen feststellbaren Zuständen lokaler Ausrichtung über das gesamte Spektrum zwischen vollständig amorphem und vollständig kristallinem Zustand hinweg umgeschaltet werden kann. Typische für eine derartige Anwendung geeignete Materialien beinhalten jene, die verschiedene Chalcogenid-Elemente einsetzen. Diese elektrischen Speichervorrichtungen verwenden in der Regel keine Feldeffekttransistoren als Speicherelement, umfassen im elektrischen Kontext jedoch einen monolithischen Dünnfilmkörper aus Chalcogenid-Material. Daraus resultierend wird zum Speichern eines Informationsbits nur wenig Chip-Grundfläche benötigt, wodurch Speicherchips mit inhärent hoher Dichte bereitgestellt werden. Die Zustandswechselmaterialien sind des Weiteren wirklich nichtflüchtig, dadurch dass, wenn sie in entweder einen kristallinen, teilkristallinen, amorphen oder teilamorphen Zustand, der für einen Widerstandswert steht, versetzt werden, dieser Wert bis zur Umprogrammierung beibehalten wird, da dieser Wert für einen physischen Zustand des Materials (beispielsweise kristallin oder amorph) steht. Somit stellen Phasenwechselspeichermaterialien eine erhebliche Verbesserung von nichtflüchtigem Speicher dar.
  • Eine übliche Eigenschaft von Festkörper- und Phasenwechselspeichervorrichtungen ist der eingeschränkte Umprogrammierungslebenszyklus aus einem amorphen und einem kristallinen Zustand bzw. in einen solchen. Weiterhin kann das Phasenwechselmaterial mit der Zeit beim zuverlässigen Umprogrammieren aus einem amorphen und einem kristallinen Zustand bzw. in einen solchen versagen. Zu diesen nachteiligen Eigenschaften beitragende Faktoren beinhalten die Delaminierung von Phasenwechselmaterialien aufgrund von Beanspruchung durch Schichtauftragungen und Hitze und von Vermischung von Phasenwechselmaterialien mit Adhäsionsmaterialien. Es wäre wünschenswert, den Programmierungslebenszyklus des Phasenwechselspeichermaterials zu verlängern und die obengenannten Faktoren zu vermeiden.
  • Kurzbeschreibung der Zeichnungen
  • Die Vorteile der Erfindung werden beim Lesen der folgenden ausführlichen Beschreibung und bei Bezugnahme auf die Zeichnungen offenbar werden. Es zeigen:
  • 1 ein Schaltbild einer Ausführungsform einer Anordnung von Speicherelementen;
  • 2 schematisch eine planare Querschnittsseitenansicht eines Teils eines Halbleitersubstrats, das in diesem ausgebildete dielektrische Gräben aufweist, die eine Stärke in z-Richtung einer Speicherzelle gemäß einer Ausführungsform des Ausbildens eines Speicherelements auf einem Substrat definieren;
  • 3 durch dieselbe Querschnittsansicht die Struktur von 2 nach dem Einbringen von Dotiersubstanzen zum Ausbilden einer Isolationsvorrichtung für ein Speicherelement;
  • 4 die Struktur von 3 nach dem Ausbilden der Gräben;
  • 5 eine schematische Draufsicht der Struktur von 4;
  • 6 die Struktur von 4 nach dem Ausbilden von Kontakten;
  • 7 durch dieselbe Querschnittsansicht die Struktur von 6 nach dem Ausbilden eines Maskierungmaterials und eines dielektrischen Materials;
  • 8 durch dieselbe Querschnittsansicht die Struktur von 7 nach dem Ausbilden eines Klebstoffs auf dem Dielektrikum;
  • 9 durch dieselbe Querschnittsansicht die Struktur von 8 nach dem Ausbilden einer Öffnung durch den Klebstoff und das Dielektrikum, wobei der Kontakt freigelegt wird;
  • 10 durch dieselbe Querschnittsansicht die Struktur von 9 nach dem konformen Ausbilden eines Abstandshalters in der Öffnung und auf dem Klebstoff;
  • 11 durch dieselbe Querschnittsansicht die Struktur von 10 nach dem Ätzen des Abstandshalters;
  • 12 dieselbe Querschnittsansicht der Struktur von 11 nach dem Ausbilden von programmierbarem Material, einer Abdeckung und eines Leiters;
  • 13 dieselbe Querschnittsansicht der Struktur von 12 nach dem Strukturieren des programmierbaren Materials, der Abdeckung und des Leiters;
  • 14 eine andere Querschnittsansicht der Struktur von 13; 15 dieselbe Querschnittsansicht der Struktur von 14 nach dem Ausbilden eines dielektrischen Materials und einer Signalleitung;
  • 16 durch dieselbe Querschnittsansicht die Struktur von 7 nach dem Ausbilden einer Öffnung durch das Dielektrikum, wobei der Kontakt freigelegt wird;
  • 17 durch dieselbe Querschnittsansicht die Struktur von 16 nach dem Ausbilden einer Elektrode auf dem Kontakt;
  • 18 durch dieselbe Querschnittsansicht die Struktur von 17 nach dem Ausbilden eines Dielektrikums in der Öffnung und Entfernen eines horizontalen Teils der Elektrode;
  • 19A–19E durch dieselbe Querschnittsansicht die Struktur von 18, die das Ausbilden und Strukturieren eines Klebstoffs und eines programmierbaren Materials zeigt;
  • 20 durch dieselbe Querschnittsansicht die Struktur von 19E nach dem Ausbilden und Strukturieren einer Abdeckung auf dem programmierbaren Material und eines Leiters auf der Abdeckung;
  • 21 durch dieselbe Querschnittsansicht die Struktur von 20 nach dem Ausbilden eines Dielektrikums auf dem Leiter, dem Ausbilden eines Kontaktlochs und dem Ausbilden einer Signalleitung auf dem Dielektrikum;
  • 22 ein Verfahren zum Ausbilden einer Speichervorrichtung, die eine Struktur aufweist, die der durch 15 beschriebenen ähnlich ist;
  • 23 ein anderes Verfahren zum Ausbilden einer Speichervorrichtung, die eine Struktur aufweist, die der durch 21 beschriebenen ähnlich ist; und
  • 24 eine Ausführungsform eines Systems, das einen Speicher enthält, der eine Struktur aufweist, die der durch 15 oder 21 beschriebenen ähnlich ist.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Beispielhafte Ausführungsformen werden mit Bezug auf spezifische Konfigurationen beschrieben. Durchschnittsfachmänner werden anerkennen, dass verschiedene Veränderungen und Modifikationen vorgenommen werden können, ohne dabei den Schutzumfang der angehängten Ansprüche zu verlassen. Zudem sind wohl bekannte Elemente, Vorrichtungen, Komponenten, Schaltungen, Prozessschritte und dergleichen möglicherweise nicht detailliert ausgeführt, um zu vermeiden, dass die Erfindung unklar wird.
  • Derzeit wird in einigen Speichervorrichtungen zum Teil aufgrund der Wirkung, die ein Klebstoff auf die Vorrichtung hat, kein Klebstoff zwischen dem Phasenwechselmaterial und der Elektrode eingesetzt. Ohne Klebstoff sind jedoch die bei der Verarbeitung von Speichervorrichtungen eingesetzten Temperaturen eingeschränkt, da eine hohe Temperatur Adhäsion (beispielsweise Delaminierung) zwischen dem Phasenwechselmaterial und der Elektrode und/oder dem Dielektrikum bewirkt. Des Weiteren ist ohne Klebstoff die Stärke der Dünnfilmauftragung eingeschränkt, da darauf folgende Filmauftragungen die Beanspruchung erhöhen, was potenziell Delaminierung zwischen dem Phasenwechselmaterial und der Elektrode und/oder dem Dielektrikum verursacht.
  • Derzeit wird in anderen Speichervorrichtungen ein Klebstoff zwischen dem Phasenwechselmaterial und der Elektrode eingesetzt, was eine schädliche Wirkung auf das Programmieren des Phasenwechselmaterials hat. In dem Fall, dass der Klebstoff hochleitfähig ist, beispielsweise kann der Klebstoff das Phasenwechselmaterial (wenn sich dieses in einem hochohmigem amorphem Zustand befindet) wirksam kurzschließen, indem es den Kontakt zum kristallinen Phasenwechselmaterial vermindert. In dem Fall, dass der Klebstoff nicht leitend ist oder eine geringe Leitfähigkeit aufweist, wird das gegenteilige Problem angetroffen, nämlich dass der Klebstoff in Serie mit dem kristallinen programmierten Phasenwechselmaterial zusätzlichen Widerstand hinzufügt.
  • Weiterhin kann in derzeit bekannten Vorrichtungen auch ein Vermischen des Klebstoffs mit dem Phasenwechselmaterial auftreten, was bei höheren Temperaturen wahrscheinlicher wird. Ein derartiges Vermischen kann ein Fehlschlagen beim Programmieren des Phasenwechselmaterials verursachen. Daher ist die Auswahl eingesetzten Klebstoffs eingeschränkt bzw. auf Klebstoff beschränkt, der einem Vermischen bei einer gegebenen Temperatur widersteht.
  • Es wird eine Speichervorrichtung, die programmierbares Material zum Bestimmen des Zustands von Speicherelementen der Vorrichtung einsetzt, beschrieben, die auf einen amorphen und einen kristallinen Zustand umprogrammiert. Die beschriebene Speichervorrichtung und das beschriebene Verfahren stellen im Vergleich zu vorherigen Vorrichtungen eine verbesserte Vorrichtungszuverlässigkeit und einen verbesserten programmierbaren Lebenszyklus bereit. Weiterhin ist das Gerät in einer Ausführungsform mit herkömmlichen Prozesswerkzeugsätzen und -anlagen herstellbar.
  • In einer Ausführungsform wird ein Haftmaterial bzw. ein Klebstoff zwischen dem Phasenwechselmaterial und dem Dielektrikum eingesetzt. In einer Ausführungsform werden Bedenken bezüglich einer Delaminierung des Phasenwechselmaterials, schädlicher Auswirkungen auf das Programmieren des Phasenwechselmaterials und eines Vermischens des Klebstoffs mit dem Phasenwechselmaterial beherrscht und minimiert.
  • 1 zeigt ein Schaltbild einer Ausführungsform einer aus mehreren Speicherelementen bestehenden Speicheranordnung, die im Kontext der hierin bereitgestellten Beschreibung dargestellt und ausgebildet wird. In diesem Beispiel beinhaltet die Schaltung der Speicheranordnung 5 ein xy-Raster mit Speicherelementen 30, die auf einem Teil eines Chips mit Isolationsvorrichtungen 25 elektrisch in Serie verbunden sind. Adresszeilen 10 (beispielsweise Spalten) und 20 (beispielsweise Reihen) sind in einer Ausführungsform auf herkömmliche Weise mit einem externen Adressierungsschaltkreis verbunden. Ein Zweck der xy-Rasteranordnung von Speicherelementen in Kombination mit Isolationsvorrichtungen besteht darin zu ermöglichen, dass jedes einzelne Speicherelement ohne Beeinträchtigen der in benachbarten oder abgesetzten Speicherelementen der Anordnung gespeicherten Daten gelesen oder beschrieben werden können.
  • Eine Speicheranordnung wie beispielsweise die Speichervorrichtung 5 von 1 kann in einem Teil, einschließlich des gesamten Teils, eines Substrats ausgebildet werden. Ein typisches Substrat beinhaltet ein Halbleitersubstrat wie beispielsweise ein Siliziumsubstrat. Andere Substrate einschließlich, jedoch nicht darauf beschränkt, Substraten, die Keramikmaterial, organisches Material oder Glasmaterial als Teil der Infrastruktur enthalten, sind ebenfalls geeignet. Im Fall eines Siliziumhalbleitersubstrats kann die Speicheranordnung 5 über einem Bereich des Substrats auf Höhe des Wafers hergestellt und der Wafer anschließend durch Vereinzelung in einzelne Würfel oder Chips, wobei einige oder alle der Würfel oder Chips eine auf ihnen ausgebildete Speicheranordnung aufweisen, verkleinert werden. Zusätzliche Adressierungsschaltkreise (beispielsweise Decodierer usw.) können auf Fachmännern bekannter Weise ausgebildet werden.
  • 2–14 stellen eine Ausführungsform der Herstellung eines repräsentativen Speicherelements 15 von 1 dar. 2 stellt einen Teil eines Substrats 100 bildlich dar, bei dem es sich beispielsweise um ein Halbleitersubstrat (beispielsweise ein Siliziumhalbleitersubstrat) handelt. In diesem Beispiel wird eine Dotiersubstanz des P-Typs wie beispielsweise Bor in einen Teil 110 eingebracht. In einem Beispiel liegt eine geeignete Konzentration an Dotiersubstanz des P-Typs in der Größenordnung von ungefähr 5 × 1019 bis 1 × 1020 Atomen pro Kubikzentimeter (Atomen/cm3), wodurch Teil 110 des Substrats 100 repräsentativ zu P++ wird. Auf dem Teil 110 des Substrats 100 liegt in diesem Beispiel ein Teil 120 eines Epitaxialsiliziums des P-Typs auf. In einem Beispiel liegt die Konzentration an Dotiersubstanz in der Größenordnung von ungefähr 1016 bis 1017 Atomen/cm3.
  • 2 stellt außerdem STI-Strukturen (STI = shallow trench isolation, Trennung durch seichte Gräben) 130, die im Epitaxialteil 120 des Substrats 100 ausgebildet sind, bildlich dar. Wie aus der folgenden Erörterung offenbar werden wird, dienen die STI-Strukturen 130 bei einem Aspekt dazu, die Stärke in z-Richtung einer Speicherzelle zu definieren, wobei hier nur die Stärke in z-Richtung einer Speicherzelle definiert ist. In einer Ausführungsform sind Speicherzellregionen in z-Richtung 135A und 135B als Streifen strukturiert, wobei die Abmessung in x-Richtung größer als die Abmessung in z-Richtung ist. Bei einem anderen Aspekt dienen die STI-Strukturen 130 dazu, individuelle Speicherelemente voneinander als auch von zugeordneten Schaltungselementen (beispielsweise Transistorvorrichtungen), die im und auf dem Substrat ausgebildet sind, zu trennen. Photolithographietechniken des derzeitigen Stands der Technik, die zum Strukturieren von STI-Strukturen, die die Stärke in z-Richtung der Speicherzellregionen 135A und 135B definieren, eingesetzt werden, können Merkmalsgrößen (Stärke in z-Richtung) von lediglich 0,18 Mikron (μm) hervorbringen.
  • 3 stellt die Struktur von 2 nach weiteren Herstellungsvorgängen in den Speicherzellregionen 135A und 135B bildlich dar. In jeder Speicherzellregion (jedem Speicherzellstreifen) liegt auf dem Epitaxialteil 120 des Substrats 100 ein erster Leiter bzw. ein erstes Signalleitungsmaterial 140 auf. In einem Beispiel ist der erste Leiter bzw. das erste Signalleitungsmaterial 140 N-Typ-dotiertes polykristallines Silizium, das durch Einbringen von beispielsweise Phosphor oder Arsen zu einer Konzentration in der Größenordnung von ungefähr 1018 bis 1019 Atomen/cm3 (beispielsweise N+-Silizium) ausgebildet wurde. In diesem Beispiel dient der erste Leiter bzw. das erste Signalleitungsmaterial 140 als eine Adresszeile, eine Reihenzeile (beispielsweise Reihenzeile 20 von 1). Auf dem ersten Leiter bzw. dem ersten Signalleitungsmaterial 140 liegt eine Isolationsvorrichtung (beispielsweise Isolationsvorrichtung 25 von 1) auf. In einem Beispiel handelt es sich bei der Isolationsvorrichtung um eine PN-Diode, die aus einem Teil aus Silizium des N-Typs 150 (Konzentration an Dotiersubstanz beispielsweise in der Größenordnung von ungefähr 1014 bis 1016 Atomen/cm3) und einem Teil aus Silizium des P-Typs 160 (Konzentration an Dotiersubstanz beispielsweise in der Größenordnung von ungefähr 1019 bis 1020 Atomen/cm3) ausgebildet wurde. Obwohl eine PN-Diode gezeigt ist, ist zu verstehen, dass andere Isolationsstrukturen ähnlich geeignet sind. Derartige Vorrichtungen beinhalten MOS-Vorrichtungen (MOS = metal oxide semicounductor, Metalloxidhalbleiter), sind jedoch nicht darauf beschränkt.
  • 4 stellt die Struktur von 3 aus einer xy-Perspektive nach dem Ausbilden von Gräben 190 im Epitaxialteil 120 des Substrats 100 bildlich dar. Die Gräben 190 werden in diesem Beispiel orthogonal zu den STI-Strukturen 130 ausgebildet. Die Gräben 190 definieren die Stärke in x-Richtung einer Speicherzelle. Gemäß derzeitigen Photolithographietechniken kann eine geeignete Merkmalsgröße der Stärke in x-Richtung lediglich 0,25 μm betragen. 4 stellt außerdem durch die Gräben 190 getrennte Speicherzellen 145A und 145B bildlich dar, die eine durch die STI-Strukturen 130 definierte Stärke in z-Richtung und eine durch die Gräben 190 definierte Stärke in x-Richtung aufweisen. Die Definition der Stärke in x-Richtung umfasst in einer Ausführungsform ein Ätzen zum Leiter bzw: zur Signalleitung 140 des Speicherleitungsstapelspeichers, um die Speicherzellen 145A und 145B der Speicherzellregion 135A zu definieren. Im Fall eines Ätzens verläuft dieses Ätzen durch den Speicherleitungssta pelspeicher hindurch zu, in diesem Beispiel, einem Teil des Leiters bzw. der Signalleitung 140. Es kann ein zeitgesteuertes Ätzen eingesetzt werden, um ein Ätzen an diesem Punkt anzuhalten. Nach dem Strukturieren wird Dotiersubstanz des N-Typs an der Basis jedes Grabens 190 eingebracht, um Taschen 200 auszubilden, die eine Konzentration an Dotiersubstanz in der Größenordnung von ungefähr 1018 bis 1020 Atomen/cm3 (beispielsweise N+-Region) zwischen den Speicherzellen 145A und 145B aufweisen.
  • Nach dem Einbringen der Taschen 200 wird ein dielektrisches Material wie beispielsweise Siliziumdioxid in die Gräben 190 eingebracht, um STI-Strukturen 132 auszubilden. Die obere Fläche (bei Betrachtung) kann dann mit beispielsweise einem chemisch-mechanischen Schliff planarisiert werden. 5 stellt eine xz-Perspektive der Struktur von 4 mit Speicherzellen (beispielsweise den Speicherzellen 145A und 145B), die durch die STI-Strukturen 130 und 132 getrennt sind, bildlich dar.
  • 6 stellt die Struktur von 4 (d. h. eine xy-Perspektive) nach dem Ausbilden eines Materials von beispielsweise feuerfestem Metallsuilicid, wie beispielsweise Kobaltsilicid (CoSi2), in einem Teil des Teils aus Silizium des P-Typs 160 zum Definieren eines Kontakts 170 bildlich dar. Der Kontakt 170 dient bei einem Aspekt als Material mit geringem Widerstand in der Herstellung von peripheren Schaltkreisen (beispielsweise Adressierungsschaltkreisen) der Schaltungsstruktur auf dem Chip.
  • 7 stellt die Struktur von 6 nach dem Einbringen eines Maskierungsmaterials 180 bildlich dar. Wie später deutlicher werden wird, dient das Maskierungsmaterial in einer Bedeutung als ein Ätzstopp für einen folgenden Ätzvorgang. In einer Ausführungsform handelt es sich bei einem geeigneten Material für das Maskierungsmaterial 180 um ein dielektrisches Material wie beispielsweise Siliziumnitrid (Si3N4).
  • 7 stellt außerdem ein dielektrisches Material 210, das über der Struktur zu einer Stärke in der Größenordnung von 100 Å bis 50.000 Å, die zum Bedecken der Speicherzellen 145A und 145B ausreicht, eingebracht wurde, bildlich dar. In einer Ausführungsform ist das dielektrische Material 210 SiO2. In einer anderen Ausführungsform handelt es sich bei dem dielektrischen Material 210 um ein aufgrund seiner verringerten Wärmeleitfähigkeit, κ, vorzugsweise einer Wärmeleitfähigkeit, die geringer als κSiO2 ist, besonders bevorzugt 3- bis 10-mal geringer als κSiO2 ist, ausgewähltes Material. Bei einer allgemeinen Vereinbarung weisen SiO2 und Si3N4 x- Werte in der Größenordnung von 1,0 auf. Somit beinhalten geeignete Materialien für das dielektrische Material 210 zusätzlich zum SiO2 jene Materialien, die κ-Werte von weniger als 1,0 aufweisen. Bestimmte Hochtemperaturpolymere, die κ-Werte von weniger als 1,0 aufweisen, beinhalten Carbidmaterialien, Aerogel, Xerogel (κ in der Größenordnung von 0,1) und deren Derivate.
  • 8 stellt die Struktur von 7 nach dem Ausbilden eines Klebstoffs 214 auf dem Dielektrikum 210 bildlich dar. Obwohl eine Vielfalt von Klebematerialien für den Klebstoff 214 eingesetzt werden kann, enthält der Klebstoff 214 in einer Ausführungsform polykristallines Silizium und/oder Titan.
  • 9 stellt durch dieselbe Querschnittsansicht die Struktur von 8 nach dem Ausbilden von Öffnungen 220 durch den Klebstoff 214, das Dielektrikum 210 und das Maskierungsmaterial 180, wobei der Kontakt 170 freigelegt wird, bildlich dar. In einer Ausführungsform werden die Öffnungen 220 durch Strukturieren kreisförmiger Löcher, die durch den Klebstoff 214, das Dielektrikum 210 und das Maskierungsmaterial 180 unter Anwendung von Photolithographie- und Trockenätztechniken geätzt werden, ausgebildet. Im Hinblick auf Photolithographietechniken des Stands der Technik können kreisförmige Öffnungen mit einem Durchmesser von lediglich 0,18 μm strukturiert werden. Es ist zu verstehen, dass zusätzlich zu kreisförmigen Öffnungen andere Öffnungen wie beispielsweise rechteckige Öffnungen alternativ verwendet werden können. Das Ausbilden der Öffnungen 220 auf diese Weise (d. h. nach dem Einbringen des Klebstoffs 214) in einer Ausführungsform erbringt das Resultat des Fehlens einer Klebstoffschicht auf dem Kontakt 170, so dass Strom nicht von dem anschließend eingebrachten programmierbaren Material (siehe 12) nebengeschlossen wird.
  • 10 stellt durch dieselbe Querschnittsansicht die Struktur von 9 nach dem Ausbilden von optionalem Abstandshaltermaterial 402 in den Öffnungen 220, auf dem Klebstoff 214 und auf dem Dielektrikum 210 bildlich dar. In einer Ausführungsform wird das Abstandshaltermaterial 402 konform ausgebildet, beispielsweise durch chemische Abscheidung aus der Dampfphase (chemical vapour deposition, CVD) von Tetraethylorthosilicat (TEOS) auf dem Substrat. Wie in 10 gezeigt, bedeckt das Abstandshaltermaterial den Kontakt 170 in den Öffnungen 220.
  • 11 stellt die Struktur von 10, nachdem das Abstandshaltermaterial 402 zum Ausbilden von dielektrischen Abstandshaltern (Abstandshaltermaterialteile 402A) in den Öffnungen 220 strukturiert wurde, bildlich dar. In einer Ausführungsform wird das Abstandshaltermaterial 402 mit einem Ätzmittel, das insofern selektiv ist, dass es beim Kontakt 170 stoppt oder diesen bewahrt, anisotrop geätzt. Wie in 11 gezeigt, legt der Ätzvorgang den Klebstoff 214 über der oberen Fläche (bei Betrachtung) des Dielektrikums 210 frei. Bei einem Aspekt, der später deutlicher werden wird, dient das Abstandshaltermaterial 402 zum Reduzieren der Menge an programmierbarem Material (12) auf dem Kontakt 170. Die Abstandshaltermaterialteile 402A sind insofern optional, dass das programmierbare Material in einer anderen Ausführungsform in den Öffnungen 220 ausgebildet werden kann, ohne dass das Abstandsmaterial 402 in die Öffnungen 220 eingebracht wird.
  • 12 stellt die Struktur von 11 nach dem Einbringen eines programmierbaren Materials 404 auf dem Klebstoff 214, in den Öffnungen 220 und auf dem Kontakt 170 bildlich dar. Bei einem Aspekt neigt das programmierbare Material 404 dazu, an einem Klebstoff 400 anzuhaften oder in Verbindung mit diesem zu bleiben. In einer Ausführungsform handelt es sich bei dem programmierbaren Material 404 um ein Phasenwechselmaterial, das eine solche Eigenschaft aufweist, dass sein physikalischer Zustand (beispielsweise kristallin, amorph) durch das Anlegen einer Menge an Energie (beispielsweise elektrischer Energie, Wärmeenergie) geändert werden kann. Von Chalcogenid-Materialien der allgemeinen Formel ist bekannt, dass sie für diesen Zweck geeignet sind. In einer Ausführungsform beinhalten als programmierbares Material 404 geeignete Chalcogenid-Materialien mindestens ein Element der Spalte VI des Periodensystems der Elemente. In einer Ausführungsform wird Ge2Sb2Te5 als programmierbares Material 404 eingesetzt. Andere als programmierbares Material 404 eingesetzte Chalcogenid-Legierungen beinhalten GaSb, InSb, InSe, Sb2Te3, GeTe, InSbTe, GaSeTe, SnSb2Te4, InSbGe, AgInSbTe, (GeSn)SbTe, GeSb(SeTe) und Te81Ge15Sb2S2. Chalcogenid-Materialien können auf dem Substrat und auf dem Kontakt 170 mittels herkömmlicher Abscheidungstechniken eingebracht werden.
  • Wie weiterhin in 12 dargestellt, wird nach dem Einbringen des programmierbaren Materials 404 ein Abdeckungsmaterial 408 auf dem programmierbaren Material 404 und ein Leiter 410 auf dem Abdeckungsmaterial 408 ausgebildet. Das Abdeckungsmaterial 408 dient bei einem Aspekt zum Verhindern jeglicher chemischen Reaktion zwischen dem programmierbaren Material 404 und dem Leiter 410. In einer Ausführungsform werden das programmierbare Material 404, der Abstandshalter 402, das Abdeckungsmaterial 408 und der Leiter 410 unter Anwendung herkömmlicher Strukturierungstechniken ausgebildet. In einer Ausführungsform enthält das Abdeckungsmaterial 408 Titan und/oder Titannitrid. Titan- und/oder Titannitridbeschichtungen können gleichmäßig auf einem Substrat abgeschieden werden, wo sie gute Adhäsion zeigen, indem sie Abblättern, Blasenziehen, Absplittern und Abplatzen widerstehen.
  • In der in 12 dargestellten Struktur ist die Kontaktfläche des programmierbaren Materials 404 mit dem Kontakt 170 aufgrund des Vorhandenseins der Abstandshaltermaterialteile 402A verhindert. Bei einem Aspekt legen die Abmessungen der Öffnungen 220 eine erste Kontaktfläche des Kontakts 170 frei. Bei einem Aspekt wird eine zweite Kontaktfläche, die kleiner als die erste Kontaktfläche ist, durch das Abstandshaltermaterial 402 und/oder die Abstandshaltermaterialteile 402A freigelegt. Durch Vermindern der Menge an programmierbarem Material 404 wird die Menge an programmierbarem Material 404, die beispielsweise einen Phasenwechsel von/zu amorph und kristallin durchmacht, auf dem Kontakt 170 (wie durch Region 406 gezeigt) eingegrenzt. Die zwischen den Abstandshaltermaterialteilen 402A gezeigte Region 406 definiert eine beschränkte und eingegrenzte Programmierungsregion des programmierbaren Materials 404, was die Programmierungszuverlässigkeit von einem amorphen und einem kristallinen Zustand des programmierbaren Materials 404 und in einen solchen erhöht. Im Allgemeinen wird durch Eingrenzen des Phasenwechselbereichs während des Programmierens und Lesens weniger durch das programmierbare Material 404 laufender Strom erfordert, woraus ein geringerer Energieverbrauch resultiert.
  • 13 stellt die Struktur von 12 aus einer xy-Perspektive nach dem Ausbilden von Öffnungen 416 bildlich dar. Die Öffnungen 416 dienen bei einem Aspekt zum Definieren der Stärke in x-Richtung des programmierbaren Materials 404, des Abdeckungsmaterials 408 und des Leiters 410. Die Öffnungen 416 dienen bei einem anderen Aspekt zum Trennen individueller Speicherelemente voneinander als auch von zugeordneten Schaltungselementen (beispielsweise Transistorvorrichtungen), die auf dem Substrat ausgebildet sind. In einer Ausführungsform werden die Öffnungen 416 durch gleichzeitiges Strukturieren von Öffnungen durch den Leiter 410, das Abdeckungsmaterial 408, das programmierbare Material 404 und den Klebstoff 214 ausgebildet. Das Strukturieren kann unter Anwendung herkömmlicher Photolithographie- und Ätztechniken bewerkstelligt werden. In diesem Beispiel verläuft das Ätzen durch den Leiter 410, das Abdeckungsmaterial 408, das programmierbare Material 404 und den Klebstoff 214 unter Ausschluss des Dielektrikums 210. Gemäß derzeitigen Photolithographietechniken kann eine geeignete Merkmalsgröße der Stärke in x-Richtung der Öffnungen 416 eine Größe von lediglich 0,18 μm beinhalten. Wie in 13 gezeigt, bilden die Öffnungen 416 mit dem Leiter 410 Leitungen, die im Allgemeinen orthogonal zum ersten Leiter bzw. zur ersten Signalleitung 140 sind.
  • 14 stellt eine andere Querschnittsansicht aus der yz-Perspektive der Struktur von 13 bildlich dar. Neben der Vorrichtungsstruktur kann ein wie durch einen Bereich, der im Allgemeinen durch die Linien 500 definiert wird, dargestellter Wärmeableiter eingebracht werden, um eine stabilere Temperatur und eine kühlere Schnittstelle zwischen dem programmierbaren Material 404 und dem Kontakt 170 zu aufrechtzuerhalten.
  • 15 zeigt die Struktur von 14 nach dem Ausbilden eines dielektrischen Materials 412 über dem Leiter 410. Bei dem dielektrischen Material 412 handelt es sich beispielsweise um SiO2 oder ein anderes geeignetes Material, das auf dem Leiter 410 ausgebildet wird, um den Leiter 410 elektronisch zu isolieren. Nach dem Ausbilden wird das dielektrische Material 412 planarisiert und ein Kontaktloch in einem Teil der Struktur durch das dielektrische Material 412, das dielektrische Material 210 und das dielektrische Material 180 zum Kontakt 170 ausgebildet. Das Kontaktloch wird mit leitendem Material, wie beispielsweise Wolfram (W), und einem Abdeckungsmaterial, wie beispielsweise einer Kombination aus Titan (Ti) und Titannitrid (TiN), gefüllt. Techniken zum Einbringen des dielektrischen Materials 412, Ausbilden und Füllen leitender Kontaktlöcher und Planarisieren sind Fachmännern bekannt. Die in 15 gezeigte Struktur zeigt außerdem zusätzliches Leiter- bzw. Signalleitungsmaterial 414, das so ausgebildet und strukturiert wurde, dass es das Leiter- bzw. Signalleitungsmaterial 140 (beispielsweise eine Reihenzeile), das auf dem Substrat 100 ausgebildet wurde, widerspiegelt. Das Spiegelbild-Leiter-Leitungsmaterial 414 spiegelt das Leiter- bzw. Signalleitungsmaterial 140 wider und ist durch das leitende Kontaktloch (nicht gezeigt) an das Leiter- bzw. Signalleitungsmaterial 140 gekoppelt. Dadurch dass es einen dotierten Halbleiter wie beispielsweise Silizium des N-Typs widerspiegelt, dient das Spiegelbild-Leiter-Leitungsmaterial 414 bei einem Aspekt zum Reduzieren des Widerstands des Leiter- bzw. Signalleitungsmaterials 140 in einer Speicheranordnung, wie beispielsweise der in 1 dargestellten Speicheranordnung 5. Ein für das Spiegelbild-Leiter-Leitungsmaterial 414 geeignetes Material beinhaltet ein Aluminiummaterial, wie beispielsweise eine Aluminiumlegierung.
  • 16–21 stellen eine andere Ausführungsform als die durch 8 – 15 beschriebene bildlich dar. 16 stellt durch dieselbe Querschnittsansicht die Struktur von 7 nach dem Ausbilden der Öffnungen 220 durch das Dielektrikum 210 und das Maskierungsmaterial 180, wobei der Kontakt 170 freigelegt wird, bildlich dar. Das Ausbilden der Öffnungen 220 kann unter Anwendung von Ätzstrukturierung mit einem Ätzmittel/Ätzmitteln, das/die für das Ätzen des dielektrischen Materials 210 und des Maskierungsmaterials 180, nicht jedoch des Kontakts 170 selektiv ist/sind (Kontakt 170 beispielsweise dient als Ätzstopp), bewerkstelligt werden.
  • 17 stellt die Struktur von 16 nach dem konformen Einbringen eines Elektrodenmaterials 230 bildlich dar. In einem Beispiel handelt es sich bei dem Elektrodenmaterial 230 um polykristallines Halbleitermaterial, wie beispielsweise polykristallines Silizium. Andere geeignete Materialien beinhalten Kohlenstoff und Halbmetalle, wie beispielsweise Übergangsmetalle einschließlich, jedoch nicht darauf beschränkt, Titan, Titan-Wolfram (TiW), Titannitrid (TiN) und Titanaluminiumnitrid (TiAlN). Das Einbringen ist in der Hinsicht konform, dass das Eiektrodenmaterial 230 derart entlang der Seitenwände und der Basis der Öffnungen 220 eingebracht wird, dass das Elektrodenmaterial 230 mit dem Kontakt 170 in Berührung steht. Das konforme Einbringen des Elektrodenmaterials 230, bei dem es sich beispielsweise um polykristallines Silizium handelt, kann nach Fachmännern bekannten, herkömmlichen Einbringungstechniken, einschließlich Techniken der chemischen Abscheidung aus der Dampfphase (CVD-Techniken), erfolgen.
  • 18 stellt die Struktur von 17 bildlich dar, bei der nur ein Aderteil des Elektrodenmaterials 230 als leitende Bahn zwischen dem Signalleitungsmaterial 140 und einem anschließend eingebrachten programmierbaren Material dient. In diesem Beispiel handelt es sich bei dem Elektrodenmaterial 230 um ein im Allgemeinen nichtleitendes intrinsisches polykristallines Silizium. Nach dem Einbringen einer Dotiersubstanz in einen Teil des Elektrodenmaterials 230 werden zwei Teile definiert, ein Elektrodenmaterial 230A und ein Elektrodenmaterial 230B. Das Elektrodenmaterial 230A ist um seine Länge vom Abschwächermaterial 170 dotiert und wird als leitende Bahn zwischen dem Signalleitungsmaterial 140 und einem anschließend eingebrachten programmierbaren Material dienen. Das Elektrodenmaterial 230B ist im Allgemeinen nicht leitend (beispielsweise vorwiegend intrinsisches polykristallines Silizium) und wird daher nicht als leitende Bahn dienen. Die Isolation einer einzigen leitenden Bahn (wie beispielsweise des Elektrodenmaterials 230A) kann durch ein verwinkeltes Einbringen einer Dotiersubstanz (d. h. vom Elektrodenmaterial 230B weg abgewinkelt) bewerkstelligt werden.
  • 18 zeigt außerdem die Struktur nach dem Einbringen eines dielektrischen Materials 250 in die Öffnungen 220. In einer Ausführungsform ist das dielektrische Material 250 Siliziumdioxid (SiO2). In einer anderen Ausführungsform handelt es sich bei dem dielektrischen Material 250 um ein Material, das eine Wärmeleitfähigkeit, x, aufweist, die geringer als die Wärmeleitfähigkeit von SiO2, κSiO2, ist, vorzugsweise 3- bis 10-mal geringer als κSiO2 ist. Nach dem Einbringen wird die Struktur einer Planarisierung unterzogen, durch die die horizontale Komponente des Elektrodenmaterials 230 entfernt wird. Geeignete Planarisierungstechniken beinhalten jene, die Fachmännern bekannt sind, wie beispielsweise Techniken mit chemischem oder chemisch-mechanischem Schliff (chemical-mechanical polish, CMP).
  • 19A–19E stellen. durch dieselbe Querschnittsansicht die Struktur von 18 bildlich dar und zeigen das Ausbilden und Strukturieren eines Klebstoffs und eines programmierbaren Materials. 19A ist eine isolierte Ansicht eines Teils des Elektrodenmaterials 230A neben der oberen Fläche der Struktur, wie in 18 gesehen.
  • Mit Bezugnahme auf 19B wird ein Klebstoff 215 auf dem Dielektrikum 210, dem Dielektrikum 250 und dem Elektrodenmaterial 230A ausgebildet. Als nächstes wird der Klebstoff 215 vom Elektrodenmaterial 230A weg strukturiert (19C). Anschließend wird das programmierbare Material 404 auf dem Klebstoff 215, einem Teil des Dielektrikums 210, dem Dielektrikum 250 und dem Elektrodenmaterial 230A ausgebildet (19D). In einer Ausführungsform werden der Klebstoff 215 und das programmierbare Material 404 gleichzeitig über einem Bereich neben dem Elektrodenmaterial 230A strukturiert (19E). Das Strukturieren kann unter Anwendung herkömmlicher Photolithographie- und Ätztechniken bewerkstelligt werden. In diesem Beispiel verläuft das Ätzen durch einen Teil des Klebstoffs 215 und das programmierbare Material 404 unter Ausschluss des Dielektrikums 210 und des Dielektrikums 250.
  • 20 stellt durch dieselbe Querschnittsansicht die Struktur von 19E nach dem Ausbilden und Strukturieren des Leiters 410, der Abdeckung 408, des programmierbaren Materials 404 und des Klebstoffs 215 bildlich dar. Die Abdeckung 408 enthält beispielsweise Titan (Ti) und/oder Titannitrid (TiN). Die Abdeckung 408 dient bei einem Aspekt zum Hemmen der Diffusion zwischen dem Volumen des programmierbaren Materials 404 und dem zweiten Leiter- bzw. Signalleitungsmaterial, das auf dem Volumen des programmierbaren Materials 404 aufliegt (beispielsweise die zweite Elektrode 410). Auf der Abdeckung 408 liegt das Leiter- bzw.
  • Signalleitungsmaterial 410 auf. In diesem Beispiel dient das Leiter- bzw. Signalleitungsmaterial 410 als eine Adresszeile, eine Spaltenzeile (beispielsweise die Spaltenzeile 10 von 1). Das Leiter- bzw. Signalleitungsmaterial 410 ist so strukturiert, das es in einer Ausführungsform im Allgemeinen orthogonal zum ersten Leiter- bzw. Signalleitungsmaterial 140 ist (die Spaltenzeilen sind orthogonal zu den Reihenzeilen). Beim Leiter- bzw. Signalleitungsmaterial 410 handelt es sich beispielsweise um ein Aluminiummaterial, wie beispielsweise eine Aluminiumlegierung. Verfahren zum Einbringen und Strukturieren der Abdeckung 408 und des Leiter- bzw. Signalleitungsmaterials 410 beinhalten Fachmännern bekannte Techniken.
  • 21 zeigt die Struktur von 20 nach dem Ausbilden des dielektrischen Materials 412 auf dem Leiter 410. Bei dem dielektrischen Material 412 handelt es sich beispielsweise um SiO2 oder ein anderes geeignetes Material, das auf dem Leiter 410 ausgebildet wird, um den Leiter 410 elektronisch zu isolieren. Nach dem Ausbilden wird das dielektrische Material 412 planarisiert und ein Kontaktloch 340 in einem Teil der Struktur durch das dielektrische Material 412, das dielektrische Material 210 und das dielektrische Material 180 zum Kontakt 170 ausgebildet. Das Kontaktloch 340 wird mit leitendem Material, wie beispielsweise Wolfram (W), und einem Abdeckungsmaterial 350, wie beispielsweise einer Kombination aus Titan (Ti) und Titannitrid (TiN), gefüllt. Techniken zum Einbringen des dielektrischen Materials 412, Ausbilden und Füllen leitender Kontaktlöcher und Planarisieren sind Fachmännern bekannt. Die in 21 gezeigte Struktur zeigt außerdem zusätzliches Leiter- bzw. Signalleitungsmaterial 414, das so ausgebildet und strukturiert wurde, dass es das Leiter- bzw. Signalleitungsmaterial 140 (beispielsweise eine Reihenzeile), das auf dem Substrat 100 ausgebildet wurde, widerspiegelt. Das Spiegelbild-Leiter-Leitungsmaterial 414 spiegelt das Leiter- bzw. Signalleitungsmaterial 140 wider und ist durch das leitende Kontaktloch an das Leiter- bzw. Signalleitungsmaterial 140 gekoppelt. Dadurch dass es einen dotierten Halbleiter wie beispielsweise Silizium des N-Typs widerspiegelt, dient das Spiegelbild-Leiter-Leitungsmaterial 414 bei einem Aspekt zum Reduzieren des Widerstands des Leiter- bzw. Signalleitungsmaterials 140 in einer Speicheranordnung, wie beispielsweise der in 1 dargestellten Speicheranordnung 5. Ein für das Spiegelbild-Leiter-Leitungsmaterial 414 geeignetes Material beinhaltet ein Aluminiummaterial, wie beispielsweise eine Aluminiumlegierung.
  • 22 beschreibt ein Verfahren beim Ausbilden einer programmierbaren Speichervorrichtung, die eine Struktur aufweist, die der in 15 bildlich dargestellten ähnlich ist. 23 beschreibt ein Verfahren gemäß einer Ausführungsform beim Ausbilden einer programmierbaren Speicher vorrichtung, die eine Struktur aufweist, die der in 21 bildlich dargestellten ähnlich ist.
  • Wie weiterhin in 24 bildlich dargestellt ist, kann eine Speicheranordnung wie beispielsweise die Speichervorrichtung 5 (1), in der die individuellen Speicherzellen eine Struktur aufweisen, die der mit Bezug auf 15 und/oder 21 und den begleitenden Text beschriebenen ähnlich ist, in ein geeignetes System eingebaut werden. In einer Ausführungsform enthält ein System 700 einen Mikroprozessor 704, einen Eingabe/Ausgabe-Anschluss (E/A-Anschluss) 706 und einen Speicher 702. Der Mikroprozessor 704, der E/A-Anschluss 706 und der Speicher 702 sind durch einen Datenbus 712, einen Adressbus 716 und einen Steuerbus 714 verbunden. Der Mikroprozessor ruft Befehle ab oder liest Daten vom Speicher 702, indem er eine Adresse auf dem Adressbus 716 und ein Speicherlesesignal auf dem Steuerbus 714 aussendet: Der Speicher 702 gibt das adressierte Befehlswort bzw. Datenwort auf dem Datenbus 712 an den Mikroprozessor 704 aus. Der Mikroprozessor 704 schreibt ein Datenwort an den Speicher 702, indem er eine Adresse auf dem Adressbus 716 und das Datenwort auf dem Datenbus 712 aussendet und ein Speicherschreibsignal auf dem Steuerbus 714 an den Speicher 702 sendet. Der E/A-Anschluss 706 wird eingesetzt, um eine Eingabevorrichtung 708 und/oder eine Ausgabevorrichtung 710 zu koppeln.
  • Nachdem beispielhafte Ausführungsformen offenbart wurden, können Modifikationen und Variationen an den offenbarten Ausführungsformen vorgenommen werden, ohne dabei den Sinn und Schutzumfang der Erfindung, wie er durch die angehängten Ansprüche definiert ist, zu verlassen
  • ZUSAMMENFASSUNG
  • Gemäß einem Aspekt wird eine Vorrichtung zur Verfügung gestellt, die den Zustand von programmierbaren Vorrichtungen setzt und neu programmiert. Gemäß einem Aspekt wird ein Verfahren zur Verfügung gestellt, bei dem ein Klebstoff (215), wie bspw. Ti oder Polysilizium, auf einem Dielektrikum (210) und auf eine Elektrode (230A) ausgebildet ist, wobei der Klebstoff so strukturiert ist, daß die Elektrode freigelegt ist, und ein programmierbares Material (404) auf dem Klebstoff und auf der Elektrode ausgebildet ist. Gemäß einem anderen Aspekt wird ein Verfahren zur Verfügung gestellt, wobei ein Klebstoff (214) auf einem Dielektrikum (210) ausgebildet wird, eine Öffnung (220) durch das Dielektrikum gebildet wird, wobei ein Kontakt (170), der auf dem Substrat ausgebildet ist, freigelegt wird, und wobei ein programmierbares Material (404), bevorzugt ein Chalcogenid, auf dem Klebstoff und auf einem Bereich des Kontakts ausgebildet wird. Ein Leiter (410) ist auf dem programmierbaren Material ausgebildet und der Kontakt überträgt auf eine Signalleitung.

Claims (21)

  1. Verfahren, das Folgendes umfasst: Ausbilden eines Dielektrikums auf einem Kontakt, wobei der Kontakt auf einem Substrat ausgebildet ist; Ausbilden einer Öffnung durch das Dielektrikum, wobei der Kontakt freigelegt wird; Ausbilden einer Elektrode in der Öffnung, wobei die Elektrode auf dem Kontakt ist; Ausbilden eines Klebstoffs auf dem Dielektrikum und auf der Elektrode; Strukturieren des Klebstoffs, wobei ein Teil der Elektrode freigelegt wird; Ausbilden eines programmierbaren Materials auf dem Klebstoff und auf der Elektrode; und Ausbilden eines Leiters zu dem programmierbaren Material.
  2. Verfahren nach Anspruch 1, das weiterhin Folgendes umfasst: gleichzeitiges Strukturieren des Klebstoffs, des programmierbaren Materials und des Leiters.
  3. Verfahren nach Anspruch 1, wobei das Ausbilden eines Klebstoffs das Ausbilden von Titan und/oder polykristallinem Silizium umfasst und das Ausbilden eines programmierbaren Materials das Ausbilden eines Chalcogenid-Speicherelements umfasst.
  4. Gerät, das Folgendes umfasst: einen Kontakt auf einem Substrat; ein Dielektrikum auf dem Kontakt, wobei das Dielektrikum eine sich zum Kontakt erstreckende Öffnung aufweist; eine Elektrode in der Öffnung, wobei die Elektrode auf dem Kontakt ist; einen Klebstoff auf dem Dielektrikum; ein programmierbares Material auf dem Klebstoff und auf der Elektrode; und einen Leiter zu dem programmierbaren Material.
  5. Gerät nach Anspruch 4, wobei der Klebstoff, das programmierbare Material und der Leiter gleichzeitig strukturiert werden.
  6. Gerät nach Anspruch 4, wobei der Klebstoff Titan und/oder polykristallines Silizium umfasst und das programmierbare Material ein Chalcogenid-Speicherelement umfasst.
  7. System, das Folgendes umfasst: einen Mikroprozessor; einen Eingabe/Ausgabe-Anschluss (E/A-Anschluss); und einen Speicher, der einen Kontakt auf einem Substrat, ein Dielektrikum auf dem Kontakt, wobei das Dielektrikum eine sich zum Kontakt erstreckende Öffnung aufweist, eine Elektrode in der Öffnung und auf dem Kontakt, einen Klebstoff auf dem Dielektrikum, ein programmierbares Material auf dem Klebstoff und auf der Elektrode und einen Leiter zu dem programmierbaren Material enthält; und wobei der Mikroprozessor, der E/A-Anschluss und der Speicher durch einen Datenbus, einen Adressbus und einen Steuerbus verbunden sind.
  8. System nach Anspruch 7, wobei der Klebstoff, das programmierbare Material und der Leiter gleichzeitig strukturiert werden.
  9. System nach Anspruch 7, wobei der Klebstoff Titan und/oder polykristallines Silizium umfasst und das programmierbare Material ein Chalcogenid-Speicherelement umfasst.
  10. Verfahren, das Folgendes umfasst: Ausbilden eines Dielektrikums auf einem Kontakt, wobei der Kontakt auf einem Substrat ausgebildet ist; Ausbilden eines Klebstoffs auf dem Dielektrikum; Ausbilden einer Öffnung durch den Klebstoff und das Dielektrikum, wobei der Kontakt freigelegt wird; Ausbilden eines programmierbaren Materials auf dem Klebstoff und auf einem ersten Teil des Kontakts; und Ausbilden eines Leiters zu dem programmierbaren Material.
  11. Verfahren nach Anspruch 10, das weiterhin Folgendes umfasst: gleichzeitiges Strukturieren des Klebstoffs, des programmierbaren Materials und des Leiters.
  12. Verfahren nach Anspruch 10, wobei das Ausbilden eines Klebstoffs das Ausbilden von Titan und/oder polykristallinem Silizium umfasst und das Ausbilden eines programmierbaren Materials das Ausbilden eines Chalcogenid-Speicherelements umfasst.
  13. Verfahren nach Anspruch 10, das weiterhin das Ausbilden mindestens eines Abstands halters auf einem zweiten Teil des Kontakts umfasst.
  14. Gerät, das Folgendes umfasst: ein Dielektrikum auf dem Kontakt, wobei der Kontakt auf einem Substrat ist; einen Klebstoff auf dem Dielektrikum, wobei der Klebstoff und das Dielektrikum eine Öffnung aufweisen, die den Kontakt freilegt; ein programmierbares Material auf dem Klebstoff und auf einem ersten Teil des Kontakts; und einen Leiter zu dem programmierbaren Material.
  15. Gerät nach Anspruch 14, wobei der Klebstoff, das programmierbare Material und der Leiter gleichzeitig strukturiert werden.
  16. Gerät nach Anspruch 14, wobei der Klebstoff Titan und/oder polykristallines Silizium umfasst und das programmierbare Material ein Chalcogenid-Speicherelement umfasst.
  17. Gerät nach Anspruch 14, das weiterhin mindestens einen Abstandshalter auf einem zweiten Teil des Kontakts umfasst.
  18. System, das Folgendes umfasst: einen Mikroprozessor; einen Eingabe/Ausgabe-Anschluss (E/A-Anschluss); und einen Speicher, der einen Kontakt auf einem Substrat, ein Dielektrikum auf dem Kontakt, einen Klebstoff auf dem Dielektrikum, wobei der Klebstoff und das Dielektrikum eine Öffnung aufweisen, die den Kontakt freilegt, ein programmierbares Material auf dem Klebstoff und auf einem ersten Teil des Kontakts und einen Leiter zu dem programmierbaren Material enthält; und wobei der Mikroprozessor, der E/A-Anschluss und der Speicher durch einen Datenbus, einen Adressbus und einen Steuerbus verbunden sind.
  19. System nach Anspruch 18, wobei der Klebstoff, das programmierbare Material und der Leiter gleichzeitig strukturiert werden.
  20. System nach Anspruch 18, wobei der Klebstoff Titan und/oder polykristallines Silizium umfasst und das programmierbare Material ein Chalcogenid-Speicherelement umfasst.
  21. System nach Anspruch 18, das weiterhin mindestens einen Abstandshalter auf einem zweiten Teil des Kontakts umfasst.
DE10297692T 2002-08-14 2002-08-14 Geräte und Systeme mit Haftmaterial für programmierbare Vorrichtungen, sowie Verfahren zur Herstellung Expired - Fee Related DE10297692B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2002/025997 WO2004017438A1 (en) 2002-08-14 2002-08-14 Adhesive material for programmable device

Publications (2)

Publication Number Publication Date
DE10297692T5 true DE10297692T5 (de) 2005-04-21
DE10297692B4 DE10297692B4 (de) 2010-11-25

Family

ID=31886105

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10297692T Expired - Fee Related DE10297692B4 (de) 2002-08-14 2002-08-14 Geräte und Systeme mit Haftmaterial für programmierbare Vorrichtungen, sowie Verfahren zur Herstellung

Country Status (5)

Country Link
KR (1) KR100675989B1 (de)
CN (1) CN100385702C (de)
AU (1) AU2002323170A1 (de)
DE (1) DE10297692B4 (de)
WO (1) WO2004017438A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8524599B2 (en) * 2011-03-17 2013-09-03 Micron Technology, Inc. Methods of forming at least one conductive element and methods of forming a semiconductor structure
US8941432B2 (en) * 2012-08-31 2015-01-27 Advanced Micro Devices, Inc. Transitioning between resonant clocking mode and conventional clocking mode

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222212B1 (en) * 1994-01-27 2001-04-24 Integrated Device Technology, Inc. Semiconductor device having programmable interconnect layers
US5903041A (en) * 1994-06-21 1999-05-11 Aptix Corporation Integrated two-terminal fuse-antifuse and fuse and integrated two-terminal fuse-antifuse structures incorporating an air gap
US6031287A (en) * 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US6140191A (en) * 1998-09-21 2000-10-31 Advanced Micro Devices, Inc. Method of making high performance MOSFET with integrated simultaneous formation of source/drain and gate regions
US6569705B2 (en) * 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
US6770531B2 (en) * 2001-06-30 2004-08-03 Intel Corporation Adhesive material for programmable device
US6545287B2 (en) * 2001-09-07 2003-04-08 Intel Corporation Using selective deposition to form phase-change memory cells
US6861267B2 (en) * 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
EP1318552A1 (de) * 2001-12-05 2003-06-11 STMicroelectronics S.r.l. Kleinflächige Kontaktzone, hocheffizientes Phasenwechsel-Speicherelement und dessen Verfahren zur Herstellung
US6512241B1 (en) * 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
DE60220015T2 (de) * 2002-02-20 2008-01-10 Stmicroelectronics S.R.L., Agrate Brianza Kontaktstruktur, Phasenwechsel-Speicherzelle und deren Herstellungsverfahren mit Elimination von Doppelkontakten
DE60226839D1 (de) * 2002-02-20 2008-07-10 St Microelectronics Srl Phasenwechsel-Speicherzelle sowie deren Herstellungsverfahren mittels Minigräben

Also Published As

Publication number Publication date
WO2004017438A1 (en) 2004-02-26
KR100675989B1 (ko) 2007-01-29
CN100385702C (zh) 2008-04-30
AU2002323170A1 (en) 2004-03-03
KR20050018660A (ko) 2005-02-23
CN1620732A (zh) 2005-05-25
DE10297692B4 (de) 2010-11-25

Similar Documents

Publication Publication Date Title
DE102008028802B4 (de) Verfahren zur Herstellung einer Speicherzelle, die eine vertikale Diode einschliesst
DE102007040826B9 (de) Integrierter Schaltkreis mit einer Zelle mit einer Schicht veränderbarer Resistivität und Verfahren zur Herstellung
US6605527B2 (en) Reduced area intersection between electrode and programming element
US6961258B2 (en) Pore structure for programmable device
US6836423B2 (en) Single level metal memory cell using chalcogenide cladding
DE60310452T2 (de) Speicher mit zugriffsbauelement sowie herstellungsverfahren dafür
DE102006028971B4 (de) Integriertes Schaltkreisbauelement mit einer vertikalen Diode und Herstellungsverfahren
EP1708292B1 (de) Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren
US20030003691A1 (en) Reduced area intersection between electrode and programming element
DE10352399A1 (de) Speicherarray
US20030003634A1 (en) Utilizing atomic layer deposition for programmable device
DE102008008679A1 (de) Verfahren zum Herstellen einer Phasenänderungs-Speichervorrichtung mit säulenförmiger Bottom-Elektrode
DE112011101925T5 (de) Integration eines Phasenwechselspeicherprozesses mit einer Maske
DE102008041810A1 (de) Phasenwechselspeicherbauelement für eine Mehr-Bit-Speicherung
US6770531B2 (en) Adhesive material for programmable device
DE60306893T2 (de) Verfahren zur Herstellung einer elektrischen Speichereinrichtung mit Auswahltransistoren für Speicherelemente sowie entsprechend hergestellte Speichereinrichtung
DE102007037245A1 (de) Integrierte Schaltung, Widerstandsänderungsspeichervorrichtung, Speichermodul sowie Verfahren zum Herstellen einer integrierten Schaltung
DE10297784T5 (de) Atomare Schichtabscheidung bei programmierbaren Bauelementen
DE10297772T5 (de) Modifzierter Kontakt für Programmierbare Bauelemente
DE102008028801A1 (de) Integrierte Schaltung mit vertikaler Diode
DE102008026711B4 (de) Integrierte Schaltung mit Kontakt, der Halbleitermaterial zwischen Seitenwänden eingeschlossen aufweist, sowie System integrierte Schaltungen aufweisend und Verfahren zur Herstellung derselben
DE10297692B4 (de) Geräte und Systeme mit Haftmaterial für programmierbare Vorrichtungen, sowie Verfahren zur Herstellung
DE102008028934A1 (de) Integrierte Schaltung mit Vertikaler Diode
DE102007054641A1 (de) Integrierter Schaltkreis mit Speicherzellen, und Verfahren zur Herstellung
DE60222373T2 (de) Sublithographische Kontaktstruktur, Phasenwechsel-Speicherzelle mit optimierter Heizstruktur sowie deren Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 10297692

Country of ref document: DE

Date of ref document: 20050421

Kind code of ref document: P

8364 No opposition during term of opposition
R020 Patent grant now final

Effective date: 20110225

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee