DE10252787A1 - Verfahren zur Herstellung eines Kopierschutzes für eine elektronische Schaltung - Google Patents

Verfahren zur Herstellung eines Kopierschutzes für eine elektronische Schaltung

Info

Publication number
DE10252787A1
DE10252787A1 DE10252787A DE10252787A DE10252787A1 DE 10252787 A1 DE10252787 A1 DE 10252787A1 DE 10252787 A DE10252787 A DE 10252787A DE 10252787 A DE10252787 A DE 10252787A DE 10252787 A1 DE10252787 A1 DE 10252787A1
Authority
DE
Germany
Prior art keywords
substrate
copy protection
layer
protection layer
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10252787A
Other languages
English (en)
Inventor
Dietrich Mund
Juergen Leib
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schott AG
Original Assignee
Schott Glaswerke AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE10222958A priority Critical patent/DE10222958B4/de
Priority to DE10222609A priority patent/DE10222609B4/de
Application filed by Schott Glaswerke AG filed Critical Schott Glaswerke AG
Priority to DE10252787A priority patent/DE10252787A1/de
Priority to JP2003583927A priority patent/JP2005527459A/ja
Priority to JP2003585179A priority patent/JP2005528783A/ja
Priority to JP2003585167A priority patent/JP2005527112A/ja
Priority to CNB038085836A priority patent/CN100387749C/zh
Priority to CNB038085410A priority patent/CN1329285C/zh
Priority to AU2003227626A priority patent/AU2003227626A1/en
Priority to US10/511,566 priority patent/US7863200B2/en
Priority to EP03727305.9A priority patent/EP1494965B1/de
Priority to CA002485022A priority patent/CA2485022A1/en
Priority to EP03746159.7A priority patent/EP1502293B1/de
Priority to AU2003233973A priority patent/AU2003233973A1/en
Priority to CA002479823A priority patent/CA2479823A1/en
Priority to US10/511,558 priority patent/US7495348B2/en
Priority to CN038133024A priority patent/CN1659720A/zh
Priority to US10/511,557 priority patent/US7396741B2/en
Priority to DE50309735T priority patent/DE50309735D1/de
Priority to AU2003232469A priority patent/AU2003232469A1/en
Priority to EP03737956A priority patent/EP1495154B1/de
Priority to PCT/EP2003/003882 priority patent/WO2003087424A1/de
Priority to PCT/EP2003/003873 priority patent/WO2003086958A2/de
Priority to CNA038085844A priority patent/CN1646722A/zh
Priority to EP03725032.1A priority patent/EP1495491B1/de
Priority to IL16417103A priority patent/IL164171A0/xx
Priority to AU2003233974A priority patent/AU2003233974A1/en
Priority to IL16429003A priority patent/IL164290A0/xx
Priority to CA002480737A priority patent/CA2480737A1/en
Priority to KR1020047016642A priority patent/KR100942038B1/ko
Priority to CNB038085682A priority patent/CN100397593C/zh
Priority to KR1020117025576A priority patent/KR101178935B1/ko
Priority to EP03746297.5A priority patent/EP1495493B1/de
Priority to CA002480854A priority patent/CA2480854A1/en
Priority to KR10-2004-7016634A priority patent/KR20040111528A/ko
Priority to TW092108722A priority patent/TW200407446A/zh
Priority to IL16430403A priority patent/IL164304A0/xx
Priority to CNA038085690A priority patent/CN1647276A/zh
Priority to PCT/EP2003/003872 priority patent/WO2003087423A1/de
Priority to JP2003585174A priority patent/JP2005528782A/ja
Priority to JP2003584357A priority patent/JP2005528780A/ja
Priority to PCT/EP2003/003883 priority patent/WO2003088370A2/de
Priority to AT03737956T priority patent/ATE393839T1/de
Priority to AU2003245876A priority patent/AU2003245876A1/en
Priority to AU2003250326A priority patent/AU2003250326A1/en
Priority to KR1020047016630A priority patent/KR100616126B1/ko
Priority to EP03727306A priority patent/EP1495501A2/de
Priority to PCT/EP2003/003884 priority patent/WO2003088340A2/de
Priority to JP2003585192A priority patent/JP2005527076A/ja
Priority to PCT/EP2003/003907 priority patent/WO2003088347A2/de
Priority to CA002505014A priority patent/CA2505014A1/en
Priority to DE50310646T priority patent/DE50310646D1/de
Priority to AT03737955T priority patent/ATE411407T1/de
Priority to KR1020047016631A priority patent/KR100636414B1/ko
Priority to CNB03808564XA priority patent/CN100359653C/zh
Priority to AU2003245875A priority patent/AU2003245875A1/en
Priority to US10/511,315 priority patent/US7326446B2/en
Priority to PCT/EP2003/003881 priority patent/WO2003088354A2/de
Priority to KR1020047016629A priority patent/KR100679345B1/ko
Priority to JP2003584356A priority patent/JP2006503976A/ja
Priority to CA002480797A priority patent/CA2480797A1/en
Priority to US10/511,334 priority patent/US7825029B2/en
Priority to US10/511,488 priority patent/US20060051584A1/en
Priority to EP03737955A priority patent/EP1495153B1/de
Priority to CA002480691A priority patent/CA2480691A1/en
Priority to KR1020047016632A priority patent/KR100789977B1/ko
Publication of DE10252787A1 publication Critical patent/DE10252787A1/de
Priority to IL16430004A priority patent/IL164300A0/xx
Priority to IL16430104A priority patent/IL164301A0/xx
Withdrawn legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B19/00—Other methods of shaping glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C14/00—Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix
    • C03C14/006—Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix the non-glass component being in the form of microcrystallites, e.g. of optically or electrically active material
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/02—Surface treatment of glass, not in the form of fibres or filaments, by coating with glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C4/00—Compositions for glass with special properties
    • C03C4/12—Compositions for glass with special properties for luminescent glass; for fluorescent glass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10—Glass or silica
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2214/00—Nature of the non-vitreous component
    • C03C2214/16—Microcrystallites, e.g. of optically or electrically active material
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2217/00—Coatings on glass
    • C03C2217/20—Materials for coating a single layer on glass
    • C03C2217/21—Oxides
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2217/00—Coatings on glass
    • C03C2217/70—Properties of coatings
    • C03C2217/77—Coatings having a rough surface
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/10—Deposition methods
    • C03C2218/15—Deposition methods from the vapour phase
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C03C2218/328—Partly or completely removing a coating
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C03C2218/328—Partly or completely removing a coating
    • C03C2218/33—Partly or completely removing a coating by etching
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/355—Temporary coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Abstract

Die Erfindung betrifft Verfahren zur Herstellung eines Kopierschutzes für eine integrierte Schaltung. DOLLAR A Um das unberechtigte Kopieren eines integrierten Schaltkreises zu vermeiden, ist es eine Aufgabe der Erfindung einen wirksamen und sicheren Kopierschutz zur Verfügung zu stellen. DOLLAR A Es wird ein Verfahren vorgeschlagen, umfassend die Schritte: Bereitstellen eines Substrats (1), welches Halbleiterstrukturen (2) auf zumindest einer ersten Seite (1a) des Substrats (1) aufweist, DOLLAR A Bereitstellen eines Materials zur Beschichtung des Substrats (1), DOLLAR A Beschichten des Substrats (1) mit einer Kopierschutzschicht (4). DOLLAR A Es hat sich als besonders vorteilhaft erwiesen, die Kopierschutzschicht (4) durch Aufdampfen eines silikatischen Glases zu erzeugen, da so ein Ätzverfahren, welches die Kopierschutzschicht auflöst, ebenfalls das Substrat (1) derart angreift, dass die Halbleiterstrukturen (2) zumindest teilweise zerstört werden.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Kopierschutzes für eine elektronische Schaltung, insbesondere eine integrierte Schaltung und ein elektronisches Bauteil mit, einem Kopierschutz.
  • Die Komplexität von elektronischen Schaltungen, insbesondere integrierten Schaltungen wird aufgrund der anhaltenden technischen Weiterentwicklung immer komplizierter. Dies ruft Produktpiraten auf den Plan, welche eine integrierte Schaltung aus dem Gehäuse freilegen, um diese zu analysieren und die Ergebnisse gegen den Willen des Herstellers zu missbrauchen sowie insbesondere die integrierte Schaltung zu kopieren.
  • Dieses Problem ist besonders relevant bei elektronischen Schaltungen, für die ein erhöhtes Geheimhaltungsinteresse seitens des Herstellers besteht, wie z. B. bei Schaltkreisen zur Entschlüsselung von verschlüsselten Signalen, insbesondere für das Bezahlfernsehen (Pay-TV) und Plastik Chipkarten.
  • Zwar werden Chips typischerweise in Gehäusen oder ähnlich gekapselt, doch lassen sich diese mit entsprechenden Mitteln wieder entfernen und bieten daher keinen hinreichenden Schutz vor Missbrauch oder Kopie.
  • Daher ist es eine Aufgabe der vorliegenden Erfindung ein Verfahren bereitzustellen, welches die Herstellung eines wirksamen und sicheren Kopierschutzes für eine elektronische Schaltung ermöglicht.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist es ein elektronisches Bauteil mit einem wirksamen Kopierschutz verfügbar zu machen.
  • Die Aufgabe der Erfindung wird in überraschend einfacher Weise bereits durch den Gegenstand der Ansprüche 1 und 25 gelöst. Weitere Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
  • Für das erfindungsgemäße Verfahren zur Herstellung eines Kopierschutzes für eine elektronische Schaltung wird ein Substrat bereitgestellt, welches Halbleiterstrukturen auf einer ersten Seite des Substrats aufweist. Dieses Substrat ist z. B. ein noch nicht in Chips unterteilter Silizium-Wafer mit aufgedruckten Schaltkreisen.
  • Die elektronische Schaltung umfasst vorzugsweise einen Schaltkreis, eine integrierte Schaltung und/oder einen Sensor.
  • Weiter werden Materialien zur Beschichtung des Substrats bereitgestellt und das Substrat mit einer oder mehreren Kopierschutzschichten beschichtet. Die Kopierschutzschicht bzw. Kopierschutzschichten erfüllen insbesondere die Funktion eines Schutzes vor dem Ausspähen, Missbrauchen und Kopieren einzelner Halbleiterstrukturen und/oder der gesamten Schaltung. Der Kopierschutz schützt insbesondere Schaltungen mit Halbleiterstrukturen, welche elektronische Entschlüsselungsmittel umfassen, da diese besonders geheimhaltungsbedürftig sind. Ein wichtiger Anwendungsbereich der Erfindung ist daher der Schutz vor Produktpiraterie und die Entschlüsselung durch unberechtigte Personen von Decodern für den Bezahlrundfunk, insbesondere für das Bezahlfernsehen (Pay-TV) oder bei sicherheitsrelevanten Schaltkreisen auf Chipkarten.
  • Eine Beschichtung als Kopierschutz vorzusehen hat den Vorteil, dass sie einerseits einen sehr wirksamen Kopierschutz, bzw. Analyse- oder Ausspähschutz bedeutet und anderseits einfach auf das Substrat oder den Wafer aufgebracht werden kann.
  • Darüber hinaus bietet ein Beschichtung einen gleichmäßigen Schutz über den gesamten beschichteten Bereich, was sogar das Ausspähen von Teilen der Schaltung wirksam verhindern kann.
  • Insbesondere kann eine Beschichtung auch als Teilschritt im Herstellungsverfahren der Schaltung integriert sein. Dieser Vorteil wirkt sich besonders positiv aus, wenn ohnehin Beschichtungen, z. B. Passivierungs- oder Stabilisierungschichten, aufgetragen werden sollen. In diesem Fall können die Kopierschutzschicht bzw. -schichten und eine oder mehrere weitere Beschichtungen, z. B. eine Passivierungs- oder Stabilisierungsbeschichtung in derselben Vorrichtung, insbesondere Vakuumkammer durchgeführt werden, vorzugsweise ohne, dass das Substrat zwischen den Beschichtungen aus der Vorrichtung entfernt wird, und so ein kosten- und zeitintensiver Umrüstvorgang vermieden werden kann.
  • Besonders vorteilhaft hinsichtlich der Verfahrensökonomie bei der Herstellung von Halbleiterprodukten ist, dass die Kopierschutzbeschichtung flächig auf den noch unzerteilten Wafer aufgetragen werden kann, so dass eine Vielzahl von Chips in einem Arbeitsschritt mit dem Kopierschutz versehen werden können. Dies ist insbesondere bei Chips, welche auf Wafer-Ebene gehäust werden, dem sogenannten Wafer-Level Packaging (WLP), von Vorteil. Hierbei kann das erfindungsgemäße Verfahren das WLP einerseits ergänzen, andererseits aber sogar zumindest Teilschritte des WLP ersetzen, nämlich insbesondere wenn die Kopierschutzschicht derart ausgebildet ist, dass sie gleichzeitig eine Gehäuse- und/oder eine Stabilisierungsfunktion erfüllt, d. h. ein integraler Bestandteil des Gehäuses ist.
  • Vorzugsweise werden die Halbleiterstrukturen zumindest bereichsweise mittels der Kopierschutzschicht bzw. -schichten abgedeckt, so dass diese ohne Entfernung der Kopierschutzschicht bzw. -schichten nicht zugänglich sind.
  • Dabei werden die Kopierschutzschicht bzw. -schichten bevorzugt dergestalt an das Substrat angepasst, dass ein Ätzverfahren, welches die Kopierschutzschicht bzw. -schichten auflöst, ebenfalls das Substrat derart angreift, dass die Halbleiterstrukturen zumindest teilweise angelöst, aufgelöst, angegriffen und/oder zerstört werden und/oder die logische Schaltung nach Entfernen der Kopierschicht bzw. -schichten nicht mehr nachempfunden werden kann, so dass ein Ausspäh- oder ein Kopierversuch bei welchem die Kopierschutzschicht bzw. -schichten abgeätzt werden sollen, zum Scheitern verurteilt ist. Als mögliche Ätzverfahren für die Kopierschutzschicht bzw. -schichten, kommen insbesondere chemisches oder Nassätzen, sowie Trocken- oder Plasmaätzen in Betracht.
  • Vorteilhafterweise ist eine selektive Ablösung der Schutzschichten, ohne die auf dem Substrat oder Wafer vorhandenen Halbleiterstrukturen zu schädigen, somit unmöglich oder zumindest erheblich erschwert. Die Strukturen können daher nicht ohne weiteres unberechtigterweise kopiert werden.
  • Vorzugsweise enthält mindestens eine Kopierschutzschicht Silizium. Dieses ist hinsichtlich des Ätzverhaltens sehr gut an Substrate mit Halbleiterschichten auf Siliziumbasis angepasst.
  • Die Kopierschutzschicht bzw. -schichten werden bevorzugt als eine zumindest bereichsweise geschlossene Schicht aufgebracht und sind insbesondere fest, vollständig und/oder flächig mit dem Substrat verbunden und/oder haften auf diesem, so dass auch andere als ätzende Angriffe abgewehrt werden.
  • Vorzugsweise sind zumindest die Bereiche des Substrats in welchen sich die Halbleiterstrukturen befinden vollständig von der Kopierschutzschicht bzw. den -schichten bedeckt und/oder hermetisch verkapselt.
  • Die Erfinder haben überraschenderweise festgestellt, dass sich Glas als Material für die Kopierschutzschicht eignet. Daher wird insbesondere eine Glasschicht auf das Substrat aufgebracht. Dabei wird ein silikatisches Glas, z. B. ein Borosilikatglas, insbesondere mit Anteilen von Aluminiumoxid und/oder Alkalioxid bevorzugt. Als besonders geeignet erwies sich in Versuchen das Aufdampfglas 8329 der Fa. Schott.
  • Die Kopierschutzschicht, d. h. insbesondere das Glas werden bevorzugt aufgedampft. Das Aufdampfen verursacht vorteilhafterweise eine sehr feste Bindung mit dem Substrat, ohne dass z. B. Klebstoffe notwendig sind.
  • Die Kopierschutzschicht ist entweder durchsichtig, was für optoelektronische Bauelemente vorteilhaft ist oder undurchsichtig, intransparent, getönt, gefärbt, trübe, mattiert oder ähnlich sichtbehindernd.
  • Silizium als Hauptkomponente von Wafer und Schutzschicht kann im wesentlichen nur durch die gleichen Ätzchemikalien entfernt werden, was die Möglichkeit der selektiven Abätzung nahezu ausschließt. Sogar bei Anwendung von Trockenätzverfahren ist eine Materialkombination von Silizium-Substrat bzw. -Wafer und Silizum-Glas gegenüber selektiver Ätzung geschützt, da die Information über den Ätzstop nur anhand der Elemente der Halbleiterschicht oder der Glasschicht gewonnen werden kann. Erst nach Erhalt dieser Information, also nach Schädigung der Halbleiterschichten, kann der Ätzprozess gestoppt werden.
  • Aber auch die Verwendung von Glas für andere als Silizium- Substrate sowie organische und anorganische Halbleiter ist durch die Verwendung entsprechend angepasster Aufdampfgläser möglich.
  • Vorzugsweise beträgt die Oberflächenrauhigkeit des Substrats höchstens 50 µm, 10 µm oder 5 µm und/oder der Wärmeausdehnungskoeffizient des Substrats und des Materials der Kopierschutzschicht, insbesondere des Aufdampfglases stimmen überein.
  • Gemäß einer bevorzugten Ausführungsform umfasst die Kopierschutzschicht ein zumindest binäres System, vorzugsweise ein Mehrkomponentensystem. Als zumindest binäres System wird dabei ein Material verstanden, welches eine Synthese aus zumindest zwei chemischen Verbindungen darstellt.
  • Als besonders effektive Aufdampfverfahren für die Kopierschutzschicht haben sich thermische Bedampfung und Elektronenstrahlbedampfung erwiesen. Es werden vorteilhaft hohe Aufdampfraten von mindestens 0,01 µm/min, 0,1 µm/min, 1 µm/min, 2 µm/min und/oder bis zu 10 µm/min, 8 µm/min, 6 µm/min oder 4 µm/min erzielt. Das übertrifft bekannte Sputterraten um ein Vielfaches und macht den Einsatz des erfindungsgemäßen Verfahrens zur Herstellung eines Kopierschutzes äußerst interessant. Dadurch lassen sich schnell und effektiv Schichtdicken mit einer Dicke von 0,1 µm bis 1000 µm, vorzugsweise 10 µm bis 100 µm auf das Substrat auftragen. Bisher aufgebrachte Sputterschichten von Einkomponentensystemen (typischerweise SiO2) besitzen Sputterraten von lediglich wenigen Nanometern pro Minute.
  • Vorzugsweise wird das Beschichten des Substrats mit der Kopierschutzschicht bei einer Bias-Temperatur von unter 300°C, insbesondere unter 150°C und besonders bevorzugt im Bereich von 100°C durchgeführt. Zum Beschichten des Substrats mit der Kopierschutzschicht, insbesondere zum Aufdampfen der Glasschicht hat sich eine Hintergrunddruck von 1-3 mbar bis 10-7 mbar, insbesondere im Bereich von 10-5 mbar bewährt.
  • Gemäß einer bevorzugten Weiterbildung der Erfindung wird zumindest eine weitere Schicht, z. B. eine Glas-, Keramik-, Metall oder Kunststoffschicht, insbesondere als optische und röntgenoptische Schutzschicht und/oder als Schutzschicht gegen kapazitives und induktives Ausspähen aufgebracht, wobei diese Schutzschicht für elektromagnetische Wellen, insbesondere für Röntgenstrahlen im wesentlichen undurchlässig ist, bzw. eine kapazitive und/oder induktive Abschirmung umfasst. Diese Schicht kann sowohl ganzflächig, günstigstenfalls partiell die schützenden Bereiche des Substrates überdecken. Dabei kann die Schutzschicht aber auch derart aufgebracht sein, dass dennoch Signale kontaktlos, insbesondere induktiv oder kapazitiv ein- oder ausgekoppelt werden können.
  • Gemäß einer bevorzugten Ausführungsform werden zumindest ein Teil der für die Funktion der Schaltkreise notwendigen Leiterbahnen und/oder passiven Bauelemente in die Schutzschichtenfolge mit eingebaut, so dass bei Entfernung der Schutzschichten die Logik der Schaltkreise nicht mehr oder nur unter erschwerten Bedingungen nachvollziehbar ist.
  • Gemäß einer bevorzugten Weiterbildung der Erfindung wird zumindest eine weitere Schicht, z. B. eine Glas- oder Kunststoffschicht, insbesondere als Passivierungsschicht und/oder als mechanische Verstärkung auf einer der ersten Seite gegenüberliegenden zweiten Seite des Substrats aufgebracht. Eine Kombination aus einer Glasschicht mit Passivierungsfunktion und einer darauf aufgebrachten mechanisch verstärkenden Kunststoffschicht ist von besonderem Vorteil.
  • Gemäß einer bevorzugten Ausführungsform wird das erfindungsgemäße Verfahren mit einem Verfahren zur Gehäusung von Halbleiterbauteilen kombiniert, bei welchem das Substrat gedünnt wird, Ätzgruben mit Bond Pads auf der ersten Seite des Substrats als Ätzstop erzeugt werden, eine Kunststoffschicht mittels Kunststofflithografie auf eine der ersten Seite gegenüberliegende zweite Seite des Substrats aufgebracht wird, wobei die Bond Pads offen bleiben, Kontakte auf der zweiten Seite durch Beschichten, insbesondere Besputtern mit einer leitfähigen Schicht erzeugt werden, ein Ball-Grid-Array aufgebracht wird und/oder abschließend das Substrat in einzelne Chips zerteilt wird. Falls gewünscht, wird die Kunststoffschicht auf der zweiten Seite vor dem Zerteilen wieder entfernt und/oder werden die Ätzgruben mit leitfähigem Material gefüllt.
  • Gemäß einer weiteren bevorzugten Ausführungsform wird eine der ersten Seite gegenüberliegende zweite Seite des Substrats mit einer 1 µm bis 50 µm dicken Glasschicht bedampft und unter der Glasschicht befindliche Bond Pads werden, insbesondere mittels Schleifen oder Ätzen, freigelegt.
  • Gemäß einer bevorzugten Weiterentwicklung wird eine der ersten Seite gegenüberliegende zweite Seite des Substrats im Bereich der Anschlussstrukturen mit einer partiell aufgetragenen Kunststoffschicht mittels Lithographie versehen und danach mit einer 1 µm bis 50 µm dicken Glasschicht ganzflächig bedampft, deren Stärke die der Kunststoffschicht nicht überschreiten darf. Anschließend können die Anschlussstrukturen durch Ablösen der darüber befindlichen Kunststoffschicht sowie der darauf aufgedamften Glasschicht mittels Lift Off Technik freigelegt werden.
  • Gemäß einer weiteren Ausführungsform umfasst das Substrat Anschlussstrukturen, welche mit einer strukturierten Deckschicht, insbesondere mittels Kunststofflithografie auf der ersten Seite des Substrats beschichtet werden.
  • Anschließend wird das Beschichten mit der Kopierschutzschicht durchgeführt. Dann wird die Kopierschutzschicht gedünnt, z. B. abgeschliffen oder abgeätzt, zumindest bis die Deckschicht freigelegt ist. Danach wird vorzugsweise die Deckschicht zur Freilegung der Anschlussstrukturen wieder entfernt. Hierdurch können selektiv die Bereiche auf dem Substrat, in denen sich die Halbleiterstrukturen befinden, mit der Kopierschutzschicht geschützt werden, wohingegen die Bereiche in denen sich die Anschlussstrukturen befinden frei kontaktierbar bleiben. Vorzugsweise werden anschließend zur Kontaktierung erhabene Anschlusskontakte, z. B. in Form eines Ball Grid Arrays auf der ersten Seite des Substrats auf den Anschlussstrukturen aufgebracht und elektrisch leitend mit diesen verbunden, was auch als Flip-Chip Technik bezeichnet wird.
  • Die vorliegende Erfindung steht in Zusammenhang mit den Erfindungen der deutschen Patentanmeldungen DE-102 22 964.3-33, angemeldet am 23. 05. 02 und DE-102 22 609.1-33, angemeldet am 23. 05. 02 sowie der deutschen Gebrauchsmusteranmeldung 202 05 830.1, angemeldet am 15. 04. 02. Daher wird der Inhalt dieser drei Anmeldungen hiermit durch Referenz vollumfänglich zum Gegenstand dieser Offenbarung gemacht.
  • Im folgenden wird die Erfindung anhand bevorzugter Ausführungsbeispiele und unter Bezugnahme auf die Figuren näher erläutert.
    • Kurzbeschreibung der Figuren
  • Es zeigen
  • Fig. 1a einen Querschnitt durch einen Abschnitt eines Wafers mit einer aufgedampften Glasschicht auf der Oberseite,
  • Fig. 1b wie Fig. 1a mit einer weiteren aufgedampften Glasschicht auf der Unterseite,
  • Fig. 1c wie Fig. 1a mit einer weiteren geschlossenen Schutzschicht aus Metall, Keramik, Glas oder Kunststoff sowie einer abschließenden aufgedampften Glasschicht auf der Oberseite
  • Fig. 1d wie Fig. 1a mit einer weiteren nicht geschlossenen Schutzschicht aus Metall, Keramik, Glas oder Kunststoff sowie einer abschließenden aufgedampften Glasschicht auf der Oberseite
  • Fig. 1e wie Fig. 1a mit einer weiteren nicht geschlossenen Schutzschicht (Leiterbahnen, passive Bauelemente) aus Metall oder Keramik sowie einer abschließenden aufgedampften Glasschicht auf der Oberseite
  • Fig. 2 einen Waferabschnitt mit Glas unci Kunststoffschicht,
  • Fig. 3 eine Herstellung von Anschlüssen an den Wafer,
  • Fig. 4 wie Fig. 3 mit einer Kunststoff-Passivierung der Waferunterseite,
  • Fig. 5 eine Beschichtung der Waferunterseite mit Aufdampfglas,
  • Fig. 6 ein Anbringen eines Ball Grid Arrays an den Wafer aus Fig. 5,
  • Fig. 7a eine weitere Anbringungsart des Ball Grid Arrays an den Wafer,
  • Fig. 7b wie Fig. 7a mit einer Kunststoffschicht auf der Unterseite des Wafers,
  • Fig. 8 eine Kapselung der Unterseite eines Wafers,
  • Fig. 8a eine weitere Kapselung der Unterseite eines Wafers,
  • Fig. 9 ein Anbringen von Ball Grid Arrays am Wafer aus Fig. 8 oder Fig. 8a,
  • Fig. 10 ein Schema einer Verdampfungsanordnung,
  • Fig. 11 einen Querschnitt durch einen Waferabschnitt mit einer Kunststoffschicht und einer geschlossenen Glasschicht auf der Oberseite,
  • Fig. 11a einen Querschnitt durch einen Waferabschnitt mit einer Kunststoffschicht und einer strukturierten Glasschicht auf der Oberseite
  • Fig. 12 den Waferabschnitt aus Fig. 11 nach Abschleifen der Glasschicht und/oder Entfernen der Kunststoffschicht mittels Lift Off Technik und
  • Fig. 13 den Waferabschnitt aus Fig. 12 nach Aufbringen eines Ball Grid Arrays.
    • Detaillierte Beschreibung der Erfindung
  • Fig. 10 zeigt die Anordnung eines Substrats 1 zu einer Aufdampfglasquelle 20. Diese besteht aus einem Elektronenstrahlerzeuger 21, einer Strahlumlenkeinrichtung 22 und einem Glastarget 23, das von einem Elektronenstrahl 24 getroffen wird. An der Auftreffstelle des Elektronenstrahls verdampft das Glas und schlägt sich an der ersten Seite 1a des Substrats 1 nieder. Um das Glas des Targets 23 möglichst gleichmäßig verdampfen zu lassen, wird das Target gedreht und der Strahl 24 gewobbelt.
  • Wegen näherer Einzelheiten des möglichen Substrats 1 wird Bezug auf Fig. 1a und 1b genommen. Ein Siliziumwafer als das Substrat 1 weist Bereiche 2 mit Halbleiterstrukturen sowie Bereiche 3 mit Anschlußstrukturen auf, die hier als Bond Pad, beispielsweise aus Aluminium, ausgebildet sind. Der Siliziumwafer stellt ein Substrat mit einer Oberflächenrauhigkeit < 5 µm dar. Die Oberseite 1a des Substrats liegt der Unterseite 1b gegenüber. Auf die Oberseite 1a ist eine Glasschicht 4 als Kopierschutzschicht niedergeschlagen worden, die vorzugsweise aus dem Aufdampfglas des Typs 8329 der Firma Schott gewonnen wurde. Dieser Glastyp kann durch Einwirkung des Elektronenstrahls 24 weitgehend verdampft werden, wobei man in evakuierter Umgebung mit 10-5 mbar Restdruck und einer BIAS Temperatur während der Verdampfung von 100°C arbeitet. Unter diesen Bedingungen wird eine dichte geschlossene Glasschicht 4 erzeugt, die weitgehend gegenüber Gasen und Flüssigkeiten, auch Wasser, dicht ist, jedoch Licht durchlässt, was im Falle von elektrooptischen Bauteilen wichtig ist.
  • Die Unterseite 1b des Wafers steht für weitere Bearbeitungsschritte zur Verfügung, welche das Nass-, Trocken- und Plasmaätzen bzw. -reinigen umfassen.
  • Fig. 1b zeigt das Substrat 1 wie in Fig. 1a, allerdings mit einer zusätzlichen Glasschicht 14, welche auf die Unterseite 1b aufgedampft ist.
  • Fig. 1c zeigt das Substrat 1 wie in Fig. 1a, allerdings mit einer zusätzlichen geschlossenen Schutzschicht 4a, umfassend oder bestehend aus Metall, Keramik, Glas oder Kunststoff sowie einer weiteren abschließenden aufgedampften Glasschicht 4 auf der Oberseite.
  • Fig. 1d zeigt das Substrat 1 wie in Fig. 1a, allerdings mit einer zusätzlichen, lediglich abschnittsweise geschlossenen bzw. nicht geschlossenen Schutzschicht 4b, umfassend oder bestehend aus Metall, Keramik, Glas oder Kunststoff. Die Schutzschicht 4b deckt wichtige Bereiche des Substrates, genauer die Bereiche 2 mit Halbleiterstrukturen ab. Die Bereiche 3 mit Anschlussstrukturen sind nicht abgedeckt. Auf der Oberseite der Schutzschicht 4b ist eine weitere abschließende Glasschicht 4 aufgedampft.
  • Fig. 1e zeigt das Substrat 1 wie in Fig. 1a, allerdings mit einer zusätzlichen nicht geschlossenen Schutzschicht 4c, umfassend oder bestehend aus Metall oder Keramik. Die Schutzschicht 4c enthält zusätzlich Leiterbahnen und/oder passive Bauelemente wie Widerstände, Kondensatoren, Varistoren, Spulen oder ähnliches. Auf der Oberseite der Schutzschicht 4b ist eine weitere abschließende Glasschicht 4 aufgedampft.
  • Fig. 2 zeigt eine mehrschichtige Deckschicht des Substrats 1, die in diesem Ausführungsbeispiel aus einer Glasschicht 14 und einer Kunststoffschicht 5 auf der Unterseite 1b besteht. Die Glasschicht 14 hat eine Dicke im Bereich von 1 bis 50 µm, was für die Abkapselung bzw. den hermetischen Abschluss genügt, während die Kunststoffschicht 5 dicker ist, um dem Wafer als Werkstück größere Stabilität für nachfolgende Bearbeitungsschritte zu verleihen.
  • Alternativ oder zusätzlich kann in gleicher Weise auch eine Kunststoffschicht auf die Glasschicht 4 auf der Oberseite aufgebracht werden, so dass dort eine entsprechende mehrschichtige Deckschicht aufgebracht ist.
  • In Fig. 3 ist die weitere Bearbeitung eines Wafers angedeutet. Der Wafer wird an der Unterseite gedünnt und es werden Ätzgruben 6 erzeugt, die bis zu den Bond Pads 3 reichen, welche als Ätzstop wirken. Die Waferunterseite 1b wird mit einer Kunststofflithographie versehen, wobei die Bereiche mit den Bond Pads 3 offen bleiben. Es werden nunmehr Leitungskontakte 7 auf der Unterseite erzeugt, was beispielsweise durch Besprühen oder Besputtern geschieht, wodurch leitfähige Schichten 7 im Bereich der Ätzgruben 6 erzeugt werden. Nunmehr wird der bei der Lithographie verwendete Kunststoff von der Waferunterseite 1b entfernt. Alsdann wird ein Ball Grid Array 8 an den leitfähigen Schichten 7 angebracht und der Wafer wird entlang von Ebenen 9 aufgetrennt. Es entstehen eine Mehrzahl von elektronischen Bauteilen, deren Halbleiterstrukturen 2 sicher zwischen der Kopierschutzschicht 4 und dem Substrat 1 eingebettet und hermetisch verschlossen ist.
  • Fig. 4 zeigt eine Abwandlung der Ausführungsform der Fig. 3. Es werden die gleichen Verfahrensschritte wie zuvor ausgeführt, jedoch wird der Kunststoff an der Waferunterseite 1b nicht entfernt und bedeckt die Unterseite als Passivierungs- und Schutzschicht 10.
  • Fig. 5 zeigt eine Ausführungsform, bei der anstelle der Kunststoffschicht 10 eine aufgedampfte Glasschicht 11 auf der Unterseite 1b des Substrats aufgebracht werden soll. Wie bei der Ausführungsform der Fig. 3 wird der zur Lithographie verwendete Kunststoff an der Waferunterseite 1b entfernt und die gesamte Waferunterseite 1b wird mit dem Glas bedampft, so dass eine 1 bis 50 µm starke Glasschicht 11 entsteht.
  • Wie bei 11b dargestellt, bedeckt diese Glasschicht auch die nach außen ragenden Teile der Leitungskontakte 7. Zum Anbringen eines Ball Grid Arrays 8 werden diese Bereiche 11b durch Wegschleifen und/oder Wegätzen freigelegt. Danach werden die Ball Grid Arrays angebracht, wie Fig. 6 zeigt, und es erfolgt eine Auftrennung des Wafers zur Bildung einzelner Bauteile, wie bei 9 angedeutet. Die empfindlichen Halbleiterstrukturen 2 sind nach oben und nach unten jeweils durch eine Glasschicht 4 bzw. 11 mechanisch geschützt. Die Glasschicht 4 verkörpert gleichzeitig die Kopierschutzschicht.
  • Bei einer weiteren Ausführungsform der Erfindung wird der Wafer an Trennebenen 9, die nicht durch die Bond Pads verlaufen, aufgetrennt. Dies hat den Vorteil, dass auch ein seitlicher Passivierungsschutz für die Bauteile gewährleistet werden kann. Fig. 7a zeigt ein Beispiel der Auftrennung, bei welchem nur Material der Deckschicht 4 und des Substrats 1 betroffen ist. Es wird zunächst wie bei den zuvor beschriebenen Ausführungsbeispielen vorgegangen, d. h. der Wafer wird von der Unterseite gedünnt und es werden Ätzgruben 6 erzeugt, die bis zur Unterseite der Bond Pads 3 reichen. Die Waferunterseite 1b wird lithographiert, wobei die Bond Pad-Bereiche offen bleiben. Die Leitungskontakte 7 werden im Bereich der Ätzgruben 6 erzeugt, wobei die Ätzgruben außerdem mit leitfähigem Material 12 gefüllt werden. Hier kommt die galvanische Verstärkung durch Ni(P) in Betracht. Nachdem der Kunststoff an der Waferunterseite entfernt worden ist, werden die Ball Grid Arrays 8 angebracht. Danach erfolgt die Auftrennung des Wafers entlang von Ebenen 9. Man erhält elektronische Bauteile mit hermetisch eingeschlossenen Halbleiterstrukturen 2.
  • Alternativ kann auf das Entfernen der Kunststoffschicht 10 verzichtet werden, so dass diese als Schutzschicht auf der Unterseite 1b bestehen bleibt, wie in Fig. 1b gezeigt ist.
  • Fig. 8, 8a und 9 zeigen Ausführungsbeispiele mit der Erzeugung einer unterseitigen Glasschicht 11. Es wird analog zur Ausführungsform der Fig. 5 in Verbindung mit Fig. 7 vorgegangen, d. h. es werden gefüllte Bond Pads erzeugt und die gesamte Unterseite 1b des Wafers wird mit der Glasschicht 11 beschichtet. Anschließend wird die Glasschicht im Bereich der Ätzgruben 6 mittels Schleifen oder Ätzen wie in Fig. 8 dargestellt oder durch Ablösen der zuvor durch Lithographie im Bereich der Ätzgruben aufgebrachten Kunststoffschicht 15 mittels Lift Off Technik wie in Fig. 8a dargestellt, entfernt, um darauf die Ball Grid Arrays anzubringen, wie in Fig. 9 dargestellt. Nach Auftrennung entlang der Ebenen 9 werden Bauteile mit gekapselten Halbleiterstrukturen 2 erzielt.
  • Das Glassystem der Schicht 4 und/oder 11 stellt ein zumindest binäres System dar. Bevorzugt wird ein Mehrkomponentensystem.
  • Als besonders geeignet hat sich das Aufdampfglas Typ 8329 der Firma Schott erwiesen, welches folgende Zusammensetzung in Gewichtsprozent aufweist:


  • Der elektrische Widerstand beträgt ungefähr 1010 Ω/cm (bei 100°C),
    der Brechungsindex etwa 1,470,
    die Dielektrizitätskonstante ε etwa 4,8 (bei 25°C, 1 MHz) tan δ etwa 80 × 10-4 (bei 25°C, 1 MHz).
  • Zur Erzielung besonderer Eigenschaften der Bauteile kann es zweckmäßig sein, Gläser unterschiedlicher Glaszusammensetzungen für die Glasschichten der Oberseite und der Unterseite zu verwenden. Es ist auch möglich, mehrere Gläser mit unterschiedlichen Eigenschaften, z. B. hinsichtlich Brechungsindex, Dichte, Knoophärte, Dielektrizitätskonstante, tan δ nacheinander auf das Substrat aufzudampfen.
  • Anstelle der Elektronenstrahlverdampfung können auch andere Mittel zur Überführung von Materialien, die sich als Glas niederschlagen, angewendet werden. Das Verdampfungsmaterial kann sich beispielsweise in einem Tiegel befinden, der durch eine Elektronenstoßheizung aufgeheizt wird. Eine solche Elektronenstoßheizung beruht auf der Emission von Glühelektronen, die auf den Tiegel hin beschleunigt werden, um mit vorbestimmter kinetischer Energie auf das zu verdampfende Material aufzutreffen. Auch mit diesen Verfahren lassen sich Glasschichten erzeugen, ohne das Substrat, auf dem sich das Glas niederschlägt, allzu stark thermisch zu belasten.
  • Die Fig. 11, 11a und 12 zeigen eine weitere Ausführungsform der Erfindung. Hierbei sind auf der Unterseite 1b des Substrats 1 eine Glasschicht 14 und eine Kunststoffschicht 5 aufgebracht.
  • Bezugnehmend auf Fig. 11 werden auf der Oberseite 1a des Substrats 1 mittels Kunststofflithografie die Anschlussstrukturen oder Bond Pad Bereiche 3 mit einer strukturierten Kunststoffschicht oder Deckschicht 15 selektiv bedeckt. Die Bereiche mit den Halbleiterstrukturen 2 bleiben frei. Danach wird die Oberseite des Substrats mit einer Glas- Kopierschutzschicht 4 bedampft. Anschließend wird die Kopierschutzschicht zumindest bis zum Niveau der Kunststoffschicht 15 weggeschliffen oder weggeätzt. Nun wird die Kunstoffschicht 15 an der Oberseite 1a selektiv entfernt.
  • Eine weitere Möglichkeit der Strukturierung zeigt Fig. 11a, in der analog der Fig. 11 mittels Kunststofflithographie die Substratoberseite partiell mit Kunststoff bedeckt wird. In der nun folgenden Glasbedampfung überschreitet die Schichtdicke des aufgedampften Glases nicht die Schichtdicke der Kunststoffschicht. In einem nachfolgenden Prozessschritt kann nun mittels Lift Off Technik die Kunststoffschicht sowie die darauf befindlichen Glasschicht abgelöst werden.
  • Wie in Fig. 12 gezeigt ist, entsteht durch die Prozessierung analog Fig. 11 oder Fig. 11a ein Wafer, bei welchem die Halbleiterstrukturen 2 mit Glas beschichtet sind, während die Anschlussbereiche 3 freiliegen.
  • Bezugnehmend auf Fig. 13, welche eine besondere Ausführungsform für die Flip Chip Technik darstellt, werden an der Oberseite des Wafers auf den Anschlussbereichen 3 Ball Grid Arrays 18 aufgebracht.
  • Schließlich wird der. Wafer zu hermetisch dichten Schaltungen zerteilt (sogenanntes dicing) und man erhält kopiergeschützte Chips.
  • Es ist für den Fachmann offensichtlich, dass die Erfindung nicht auf die beschriebenen Ausführungsbeispiele beschränkt ist.

Claims (44)

1. Verfahren zur Herstellung eines Kopierschutzes für eine elektronische Schaltung, umfassend die Schritte
Bereitstellen eines Substrats (1), welches Halbleiterstrukturen (2) auf zumindest einer ersten Seite (1a) des Substrats (1) aufweist,
Bereitstellen eines Materials (23) zur Beschichtung des Substrats (1),
Beschichten des Substrats (1) mit einer Kopierschutzschicht (4).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Halbleiterstrukturen (2) zumindest bereichsweise mittels der Kopierschutzschicht (4) abgedeckt werden und wobei die Kopierschutzschicht (4) dergestalt an das Substrat (1) angepasst wird, dass ein Ätzverfahren, welches die Kopierschutzschicht (4) auflöst, ebenfalls das Substrat (1) derart angreift, dass die Halbleiterstrukturen (2) zumindest teilweise zerstört werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Substrat (1) eine Halbleiterschicht aus Silizium umfasst und die Kopierschutzschicht (4) Silizium enthält.
4. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine geschlossene Schicht als Kopierschutzschicht (4) aufgebracht wird.
5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Kopierschutzschicht (4) Glas, insbesondere silikatisches Glas umfasst.
6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Kopierschutzschicht (4) ein Borosilikatglas mit Anteilen von Aluminiumoxid und Alkalioxid umfasst.
7. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Kopierschutzschicht (4) aufgedampft wird.
8. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Kopierschutzschicht (4) ein zumindest binäres System umfasst.
9. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Kopierschutzschicht (4) eine Abschirmung gegen elektromagnetische Wellen umfasst.
10. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Kopierschutzschicht (4) durch thermische Bedampfung oder durch Elektronenstrahlbedampfung aufdampft wird.
11. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Kopierschutzschicht (4) mit einer Dicke von 0,1 bis 1000 µm auf das Substrat (1) aufgebracht wird.
12. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Beschichten des Substrats (1) mit der Kopierschutzschicht (4) bei einer Bias-Temperatur von unter 300°C durchgeführt wird.
13. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Beschichten des Substrats (1) mit der Kopierschutzschicht (4) bei einem Druck von 10-3 mbar bis 10-7 mbar durchgeführt wird.
14. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine Glasschicht (14) auf eine der ersten Seite (1a) gegenüberliegende zweite Seite (1b) des Substrats (1) aufgebracht wird.
15. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine Kunststoffschicht (5) auf eine der ersten Seite (1a) gegenüberliegende zweite Seite (1b) des Substrats (1) aufgebracht wird.
16. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass
das Substrat (1) gedünnt wird,
Ätzgruben (6) mit Bond Pads (3) auf der ersten Seite (1a) des Substrats (1) als Ätzstop erzeugt werden,
eine Kunststoffschicht (10) mittels Kunststofflithografie auf eine der ersten Seite (1a) gegenüberliegende zweite Seite (1b) des Substrats (1) aufgebracht wird, wobei die Bond Pads (3) offen bleiben,
Kontakte (7) auf der zweiten Seite (1b) durch Beschichten mit einer leitfähigen Schicht erzeugt werden,
ein Ball-Grid-Array (8) aufgebracht wird und das Substrat (1) in einzelne Chips zerteilt wird.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass die Kunststoffschicht (10) auf der zweiten Seite (1b) wieder entfernt wird,
18. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass
eine der ersten Seite (1a) gegenüberliegende zweite Seite (1b) des Substrats (1) mit einer 1 µm bis 50 µm dicken Glasschicht (11) bedampft wird und
unter der Glasschicht (11) befindliche Bond Pads (7) mittels Schleifen oder Ätzen freigelegt werden.
19. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass Ätzgruben (6) mit leitfähigem Material gefüllt werden.
20. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass
das Substrat (1) Anschlussstrukturen umfasst, welche mit einer strukturierten Deckschicht (15) beschichtet werden, bevor das Beschichten mit der Kopierschutzschicht (4) durchgeführt wird,
die Kopierschutzschicht (4) gedünnt wird, zumindest bis die Deckschicht (15) freigelegt ist und
die Deckschicht (15) zur Freilegung der Anschlussstrukturen (3) entfernt wird.
21. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass zumindest Abschnitte einer Deckschicht (15) und zumindest Abschnitte der Kopierschutzschicht (4) mittels Lift Off Technik entfernt werden.
22. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass ein Ball Grid Array (18) auf der ersten Seite (1a) des Substrats auf (1) Anschlussstrukturen (3) aufgebracht wird.
23. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterstrukturen (2) elektronische Entschlüsselungsmittel umfassen.
24. Elektronisches Bauteil, herstellbar mit einem Verfahren nach einem der vorstehenden Ansprüche.
25. Elektronisches Bauteil mit einem Kopierschutz, umfassend
eine elektronische Schaltung auf einem Substrat (1) mit Halbleiterstrukturen (2) auf einer ersten Seite (1a) des Substrats (1) und
eine Kopierschutzschicht (4).
26. Elektronisches Bauteil nach Anspruch 24 oder 25, dadurch gekennzeichnet, dass die Kopierschutzschicht (4) ein erstes Material enthält, wobei die Halbleiterstrukturen (2) zumindest bereichsweise von der Kopierschutzschicht (4) abgedeckt sind, die Kopierschutzschicht (4) fest mit dem Substrat (1) verbunden ist und das erste Material derart bestimmt ist, dass ein Ätzverfahren, welches die Kopierschutzschicht auflöst, ebenfalls das Substrat derart angreift, dass die elektronische Schaltung zerstört wird.
27. Elektronisches Bauteil nach einem der Ansprüche 24 bis 26, dadurch gekennzeichnet, dass das Substrat (1) eine Halbleiterschicht aus Silizium umfasst und die Kopierschutzschicht (4) Silizium enthält.
28. Elektronisches Bauteil nach einem der Ansprüche 24 bis 27, dadurch gekennzeichnet, dass die Kopierschutzschicht (4) eine geschlossene Schicht umfasst.
29. Elektronisches Bauteil nach einem der Ansprüche 24 bis 28, dadurch gekennzeichnet, dass die Kopierschutzschicht (4) Glas, insbesondere silikatisches Glas umfasst.
30. Elektronisches Bauteil nach einem der Ansprüche 24 bis 29, dadurch gekennzeichnet, dass die Kopierschutzschicht (4) ein Borosilikatglas mit Anteilen von Aluminiumoxid und Alkalioxid umfasst.
31. Elektronisches Bauteil nach einem der Ansprüche 24 bis 30, dadurch gekennzeichnet, dass die Kopierschutzschicht (4) aufgedampft ist.
32. Elektronisches Bauteil nach einem der Ansprüche 24 bis 31, dadurch gekennzeichnet, dass die Kopierschutzschicht (4) ein binäres System umfasst.
33. Elektronisches Bauteil nach einem der Ansprüche 24 bis 32, dadurch gekennzeichnet, dass die Kopierschutzschicht (4) eine Abschirmung gegen elektromagnetische Wellen umfasst.
34. Elektronisches Bauteil nach einem der Ansprüche 24 bis 33, dadurch gekennzeichnet, dass die Kopierschutzschicht (4) durch thermische Bedampfung oder durch Elektronenstrahlbedampfung aufgedampft ist.
35. Elektronisches Bauteil nach einem der Ansprüche 24 bis 34, dadurch gekennzeichnet, dass die Kopierschutzschicht (4) eine Dicke von 0,1 µm bis 1000 µm aufweist.
36. Elektronisches Bauteil nach einem der Ansprüche 24 bis 35, dadurch gekennzeichnet, dass das Substrat (1) Anschlussstrukturen (3) aufweist und auf einer der ersten Seite (1a) gegenüberliegenden zweiten Seite (1b) des Substrats (1) erhabene Anschlusskontakte (8) angeordnet sind, wobei die Anschlusskontakte (8) mit den Anschlussstrukturen (3) elektrisch verbunden sind.
37. Elektronisches Bauteil nach Anspruch 36, dadurch gekennzeichnet, dass die zweite Seite (1b) des Substrats (1) zwischen den Anschlusskontakten (8) mit Kunststoff (10) beschichtet ist, wobei die Anschlusskontakte (8) kontaktierbar freiliegen.
38. Elektronisches Bauteil nach Anspruch 36 oder 37, dadurch gekennzeichnet, dass die zweite Seite (1b) des Substrats (1) zwischen den Anschlusskontakten (8) mit Glas (11) beschichtet ist, wobei die Anschlusskontakte (8) kontaktierbar freiliegen.
39. Elektronisches Bauteil nach einem der Ansprüche 24 bis 38, dadurch gekennzeichnet, dass das Substrat (1) Anschlussstrukturen aufweist und auf der ersten Seite (1a) des Substrats (1) erhabene Anschlusskontakte (18) angeordnet sind, wobei die Anschlusskontakte (18) mit den Anschlussstrukturen (3) elektrisch verbunden sind.
40. Elektronisches Bauteil nach einem der Ansprüche 24 bis 39, dadurch gekennzeichnet, dass sich die Kopierschutzschutzschicht (4) auf der ersten Seite (1a) des Substrats (1) zwischen Anschlusskontakten (3, 18) erstreckt, wobei die Anschlusskontakte (3, 18) kontaktierbar freiliegen.
41. Elektronisches Bauteil nach einem der Ansprüche 24 bis 40, dadurch gekennzeichnet, dass die elektronische Schaltung Entschlüsselungsmittel umfasst.
42. Entschlüsselungsgerät zur Entschlüsselung von verschlüsselten Signalen, insbesondere des Bezahlrundfunks umfassend ein Bauteil nach einem der Ansprüche 24 bis 41.
43. Vorrichtung ausgebildet zur Durchführung des Verfahren nach einem der Ansprüche 1 bis 23.
44. Verwendung einer Beschichtung auf einer elektronischen Schaltung, welche insbesondere nach einem Verfahren gemäß einem der Ansprüche 1 bis 23 herstellbar ist und/oder ein Bestandteil eines elektronischen Bauteils gemäß einem der Ansprüche 24 bis 41 ist, als Schutz gegen das Freilegen der Schaltung durch Wegätzen der Beschichtung.
DE10252787A 2002-04-15 2002-11-13 Verfahren zur Herstellung eines Kopierschutzes für eine elektronische Schaltung Withdrawn DE10252787A1 (de)

Priority Applications (68)

Application Number Priority Date Filing Date Title
DE10222958A DE10222958B4 (de) 2002-04-15 2002-05-23 Verfahren zur Herstellung eines organischen elektro-optischen Elements und organisches elektro-optisches Element
DE10222609A DE10222609B4 (de) 2002-04-15 2002-05-23 Verfahren zur Herstellung strukturierter Schichten auf Substraten und verfahrensgemäß beschichtetes Substrat
DE10252787A DE10252787A1 (de) 2002-04-15 2002-11-13 Verfahren zur Herstellung eines Kopierschutzes für eine elektronische Schaltung
JP2003583927A JP2005527459A (ja) 2002-04-15 2003-04-15 構造化された表面を有する製品を作製する方法
JP2003585179A JP2005528783A (ja) 2002-04-15 2003-04-15 電子回路用のコピー防止を作成する方法
JP2003585167A JP2005527112A (ja) 2002-04-15 2003-04-15 基体上へのパターン層作製方法
CNB038085836A CN100387749C (zh) 2002-04-15 2003-04-15 用于形成电子组件外壳的方法和以这种方法密封封装的电子组件
CNB038085410A CN1329285C (zh) 2002-04-15 2003-04-15 用于制造一种具有构造表面的产品的方法
AU2003227626A AU2003227626A1 (en) 2002-04-15 2003-04-15 Method for connecting substrates and composite element
US10/511,566 US7863200B2 (en) 2002-04-15 2003-04-15 Process of vapor depositing glass layers for wafer-level hermetic encapsulation of electronic modules
EP03727305.9A EP1494965B1 (de) 2002-04-15 2003-04-15 Verfahren zur herstellung eines erzeugnisses mit einer strukturierten oberfläche
CA002485022A CA2485022A1 (en) 2002-04-15 2003-04-15 Method for connecting substrates and composite element
EP03746159.7A EP1502293B1 (de) 2002-04-15 2003-04-15 Verfahren zur herstellung strukturierter schichten auf substraten
AU2003233973A AU2003233973A1 (en) 2002-04-15 2003-04-15 Method for producing a product having a structured surface
CA002479823A CA2479823A1 (en) 2002-04-15 2003-04-15 Method for the production of structured layers on substrates
US10/511,558 US7495348B2 (en) 2002-04-15 2003-04-15 Process for producing copy protection for an electronic circuit
CN038133024A CN1659720A (zh) 2002-04-15 2003-04-15 有机电光元件的气密封装
US10/511,557 US7396741B2 (en) 2002-04-15 2003-04-15 Method for connecting substrate and composite element
DE50309735T DE50309735D1 (de) 2002-04-15 2003-04-15 Verfahren zur gehäusebildung bei elektronischen bauteilen so wie so hermetisch verkapselte elektronische bauteile
AU2003232469A AU2003232469A1 (en) 2002-04-15 2003-04-15 Method for the production of structured layers on substrates
EP03737956A EP1495154B1 (de) 2002-04-15 2003-04-15 Verfahren zur gehäusebildung bei elektronischen bauteilen so wie so hermetisch verkapselte elektronische bauteile
PCT/EP2003/003882 WO2003087424A1 (de) 2002-04-15 2003-04-15 Verfahren zur gehäusebildung bei elektronischen bauteilen sowie so hermetisch verkapselte elektronische bauteile
PCT/EP2003/003873 WO2003086958A2 (de) 2002-04-15 2003-04-15 Verfahren zur herstellung eines erzeugnisses mit einer strukturierten oberfläche
CNA038085844A CN1646722A (zh) 2002-04-15 2003-04-15 金属表面的涂层方法和具有涂层的金属表面的基片
EP03725032.1A EP1495491B1 (de) 2002-04-15 2003-04-15 Verfahren zum verbinden von substraten und verbundelement
IL16417103A IL164171A0 (en) 2002-04-15 2003-04-15 Method for the production of structured layers on substrates
AU2003233974A AU2003233974A1 (en) 2002-04-15 2003-04-15 Hermetic encapsulation of organic electro-optical elements
IL16429003A IL164290A0 (en) 2002-04-15 2003-04-15 Method for forming housings for electronic components and electronic components that are hermetically encapsulated thereby
CA002480737A CA2480737A1 (en) 2002-04-15 2003-04-15 Method for coating metal surfaces and substrate having a coated metal surface
KR1020047016642A KR100942038B1 (ko) 2002-04-15 2003-04-15 유기 광전 소자 및 유기 광전 소자 제조 방법
CNB038085682A CN100397593C (zh) 2002-04-15 2003-04-15 在衬底上形成图案层的方法
KR1020117025576A KR101178935B1 (ko) 2002-04-15 2003-04-15 구조화된 표면을 구비한 제품 생산 방법
EP03746297.5A EP1495493B1 (de) 2002-04-15 2003-04-15 Verwendung einer Borosilikatglasschicht
CA002480854A CA2480854A1 (en) 2002-04-15 2003-04-15 Method for producing a product having a structured surface
KR10-2004-7016634A KR20040111528A (ko) 2002-04-15 2003-04-15 구조화된 표면을 구비한 제품 생산 방법
TW092108722A TW200407446A (en) 2002-04-15 2003-04-15 Method for producing patterned layers on substrates
IL16430403A IL164304A0 (en) 2002-04-15 2003-04-15 Method for producing a product having a structured surface
CNA038085690A CN1647276A (zh) 2002-04-15 2003-04-15 用于为电子电路制作复制保护的方法以及相应元件
PCT/EP2003/003872 WO2003087423A1 (de) 2002-04-15 2003-04-15 Verfahren zur beschichtung von metalloberflächen und substrat mit beschichteter metalloberfläche
JP2003585174A JP2005528782A (ja) 2002-04-15 2003-04-15 基板およびコンポジット要素の接続方法
JP2003584357A JP2005528780A (ja) 2002-04-15 2003-04-15 電子部品用のハウジングを形成する方法およびそれによって密封カプセル封止される電子部品
PCT/EP2003/003883 WO2003088370A2 (de) 2002-04-15 2003-04-15 Hermetische verkapselung von organischen elektro-optischen elementen
AT03737956T ATE393839T1 (de) 2002-04-15 2003-04-15 Verfahren zur gehäusebildung bei elektronischen bauteilen so wie so hermetisch verkapselte elektronische bauteile
AU2003245876A AU2003245876A1 (en) 2002-04-15 2003-04-15 Method for forming housings for electronic components and electronic components that are hermetically encapsulated thereby
AU2003250326A AU2003250326A1 (en) 2002-04-15 2003-04-15 Method for producing a copy protection for an electronic circuit and corresponding component
KR1020047016630A KR100616126B1 (ko) 2002-04-15 2003-04-15 전자 모듈의 하우징 형성 방법 및 이러한 방식으로 밀봉 캡슐화된 전자 모듈
EP03727306A EP1495501A2 (de) 2002-04-15 2003-04-15 Hermetische verkapselung von organischen elektro-optischen elementen
PCT/EP2003/003884 WO2003088340A2 (de) 2002-04-15 2003-04-15 Verfahren zur herstellung strukturierter schichten auf substraten
JP2003585192A JP2005527076A (ja) 2002-04-15 2003-04-15 有機電気光学素子の気密封止
PCT/EP2003/003907 WO2003088347A2 (de) 2002-04-15 2003-04-15 Verfahren zum verbinden von substraten und verbundelement
CA002505014A CA2505014A1 (en) 2002-04-15 2003-04-15 Hermetic encapsulation of organic electro-optical elements
DE50310646T DE50310646D1 (de) 2002-04-15 2003-04-15 Verfahren zur beschichtung von metalloberflächen
AT03737955T ATE411407T1 (de) 2002-04-15 2003-04-15 Verfahren zur beschichtung von metalloberflächen
KR1020047016631A KR100636414B1 (ko) 2002-04-15 2003-04-15 기판 결합 방법 및 복합 부품
CNB03808564XA CN100359653C (zh) 2002-04-15 2003-04-15 用于连结基片的处理和复合元件
AU2003245875A AU2003245875A1 (en) 2002-04-15 2003-04-15 Method for coating metal surfaces and substrate having a coated metal surface
US10/511,315 US7326446B2 (en) 2002-04-15 2003-04-15 Method for coating metal surfaces and substrate having a coated metal surface
PCT/EP2003/003881 WO2003088354A2 (de) 2002-04-15 2003-04-15 Verfahren zur herstellung eines kopierschutzes für eine elektronische schaltung und entsprechendes bauteil
KR1020047016629A KR100679345B1 (ko) 2002-04-15 2003-04-15 금속 표면 코팅 방법 및 코팅된 금속 표면을 구비한 기판
JP2003584356A JP2006503976A (ja) 2002-04-15 2003-04-15 金属表面を被覆する方法および被覆された金属表面を有する基板
CA002480797A CA2480797A1 (en) 2002-04-15 2003-04-15 Method for producing a copy protection for an electronic circuit and corresponding component
US10/511,334 US7825029B2 (en) 2002-04-15 2003-04-15 Method for the production of structured layers on substrates
US10/511,488 US20060051584A1 (en) 2002-04-15 2003-04-15 Process for producing a product having a structured surface
EP03737955A EP1495153B1 (de) 2002-04-15 2003-04-15 Verfahren zur beschichtung von metalloberflächen
CA002480691A CA2480691A1 (en) 2002-04-15 2003-04-15 Method for forming housings for electronic components and electronic components that are hermetically encapsulated thereby
KR1020047016632A KR100789977B1 (ko) 2002-04-15 2003-04-15 복제 방지체 형성 방법, 상기 복제 방지체를 구비한 전자 부품, 및 상기 전자 부품을 구비하는 해독 디바이스
IL16430004A IL164300A0 (en) 2002-04-15 2004-09-27 Method for coating metal surfaces and substrate having a coated metal surface
IL16430104A IL164301A0 (en) 2002-04-15 2004-09-27 Method for connecting substrates and composite element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE20205830 2002-04-15
DE10252787A DE10252787A1 (de) 2002-04-15 2002-11-13 Verfahren zur Herstellung eines Kopierschutzes für eine elektronische Schaltung

Publications (1)

Publication Number Publication Date
DE10252787A1 true DE10252787A1 (de) 2003-11-06

Family

ID=28685418

Family Applications (3)

Application Number Title Priority Date Filing Date
DE10222964A Expired - Lifetime DE10222964B4 (de) 2002-04-15 2002-05-23 Verfahren zur Gehäusebildung bei elektronischen Bauteilen sowie so hermetisch verkapselte elektronische Bauteile
DE10252787A Withdrawn DE10252787A1 (de) 2002-04-15 2002-11-13 Verfahren zur Herstellung eines Kopierschutzes für eine elektronische Schaltung
DE10301559A Ceased DE10301559A1 (de) 2002-04-15 2003-01-16 Verfahren zur Herstellung eines Erzeugnisses mit einer strukturierten Oberfläche

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE10222964A Expired - Lifetime DE10222964B4 (de) 2002-04-15 2002-05-23 Verfahren zur Gehäusebildung bei elektronischen Bauteilen sowie so hermetisch verkapselte elektronische Bauteile

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE10301559A Ceased DE10301559A1 (de) 2002-04-15 2003-01-16 Verfahren zur Herstellung eines Erzeugnisses mit einer strukturierten Oberfläche

Country Status (1)

Country Link
DE (3) DE10222964B4 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005044522A1 (de) * 2005-09-16 2007-03-22 Schott Ag Verfahren zum Aufbringen einer porösen Glasschicht
US7326446B2 (en) 2002-04-15 2008-02-05 Schott Ag Method for coating metal surfaces and substrate having a coated metal surface
US7396741B2 (en) 2002-04-15 2008-07-08 Schott Ag Method for connecting substrate and composite element
US7825029B2 (en) 2002-04-15 2010-11-02 Schott Ag Method for the production of structured layers on substrates
US8299706B2 (en) 2002-04-15 2012-10-30 Schott Ag Hermetic encapsulation of organic, electro-optical elements
DE102016103821A1 (de) * 2016-03-03 2017-09-07 Osram Oled Gmbh Organisches optoelektronisches Bauelement und Verfahren zur Verhinderung der Analyse der Materialzusammensetzung eines organischen optoelektronischen Bauelements

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004001107B4 (de) * 2004-01-05 2005-12-29 Siemens Ag Strukturierung auf Oberflächen mittels Folie
DE102004063703A1 (de) * 2004-12-28 2006-07-06 Schott Ag Vakuumbeschichtungssystem
DE102006017359B3 (de) * 2006-04-11 2007-12-20 Schott Ag Verkapselung elektronischer und optoelektronischer Bauteile im Waferverbund
DE102006053211A1 (de) * 2006-11-11 2008-05-15 Schott Ag Strukturiertes Wafer-Level-Bondverfahren
DE102009008951B4 (de) 2009-02-13 2011-01-20 Schott Ag Röntgenopakes bariumfreies Glas und dessen Verwendung
DE102009008954B4 (de) 2009-02-13 2010-12-23 Schott Ag Röntgenopakes bariumfreies Glas und dessen Verwendung
DE102009008953B4 (de) 2009-02-13 2010-12-30 Schott Ag Röntgenopakes bariumfreies Glas und dessen Verwendung
DE102010007796B3 (de) 2010-02-12 2011-04-14 Schott Ag Röntgenopakes bariumfreies Glas und dessen Verwendung
DE102011086689B4 (de) 2011-11-21 2017-02-16 Osram Oled Gmbh Verfahren zum Herstellen eines opto-elektronischen Bauelements
DE102015104318A1 (de) * 2015-03-23 2016-09-29 Osram Oled Gmbh Verfahren zur Herstellung eines lichtemittierenden Bauelements und lichtemittierendes Bauelement
DE102015108071B4 (de) * 2015-05-21 2023-06-15 Pictiva Displays International Limited Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US10301212B2 (en) 2016-07-29 2019-05-28 Schott Ag Radiopaque glass and uses thereof
US11136260B2 (en) 2016-07-29 2021-10-05 Schott Ag Radiopaque glass and use thereof
DE102018102301B4 (de) 2018-02-01 2019-08-14 Schott Ag Röntgenopakes Glas und dessen Verwendung
DE102018010246A1 (de) 2018-02-01 2019-08-01 Schott Ag Röntgenopakes Glas und dessen Verwendung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3934971C1 (de) * 1989-10-20 1991-01-24 Schott Glaswerke, 6500 Mainz, De
KR940009599B1 (ko) * 1991-10-30 1994-10-15 삼성전자 주식회사 반도체 장치의 층간 절연막 형성방법
US5246884A (en) * 1991-10-30 1993-09-21 International Business Machines Corporation Cvd diamond or diamond-like carbon for chemical-mechanical polish etch stop
US6043481A (en) * 1997-04-30 2000-03-28 Hewlett-Packard Company Optoelectronic array device having a light transmissive spacer layer with a ridged pattern and method of making same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7326446B2 (en) 2002-04-15 2008-02-05 Schott Ag Method for coating metal surfaces and substrate having a coated metal surface
US7396741B2 (en) 2002-04-15 2008-07-08 Schott Ag Method for connecting substrate and composite element
US7825029B2 (en) 2002-04-15 2010-11-02 Schott Ag Method for the production of structured layers on substrates
US8299706B2 (en) 2002-04-15 2012-10-30 Schott Ag Hermetic encapsulation of organic, electro-optical elements
DE102005044522A1 (de) * 2005-09-16 2007-03-22 Schott Ag Verfahren zum Aufbringen einer porösen Glasschicht
DE102005044522B4 (de) * 2005-09-16 2010-02-11 Schott Ag Verfahren zum Aufbringen einer porösen Glasschicht, sowie Verbundmaterial und dessen Verwendung
DE102016103821A1 (de) * 2016-03-03 2017-09-07 Osram Oled Gmbh Organisches optoelektronisches Bauelement und Verfahren zur Verhinderung der Analyse der Materialzusammensetzung eines organischen optoelektronischen Bauelements
US10461276B2 (en) 2016-03-03 2019-10-29 Osram Oled Gmbh Organic optoelectronic component and method of preventing the analysis of the material composition of an organic optoelectronic component

Also Published As

Publication number Publication date
DE10222964B4 (de) 2004-07-08
DE10222964A1 (de) 2003-11-06
DE10301559A1 (de) 2003-10-30

Similar Documents

Publication Publication Date Title
DE10252787A1 (de) Verfahren zur Herstellung eines Kopierschutzes für eine elektronische Schaltung
EP1502293B1 (de) Verfahren zur herstellung strukturierter schichten auf substraten
EP2456904B1 (de) Verfahren zum herstellen einer strukturierten beschichtung auf einem substrat
EP1869705B1 (de) Verfahren zur herstellung gehäuster elektronischer bauelemente und gehäustes elektronisches bauelement
DE60010531T2 (de) Strukturierung von elektroden in oled-bauelementen
DE102007012384A1 (de) Mit geführten akustischen Wellen arbeitendes Bauelement und Verfahren zur Herstellung des Bauelements
EP2198452A1 (de) Verfahren zum verpacken von halbleiter-bauelementen und verfahrensgemäss hergestellten erzeugnis
EP1495153B1 (de) Verfahren zur beschichtung von metalloberflächen
DE102008034372B4 (de) Verfahren zum Herstellen einer dielektrischen Schicht in einem elektroakustischen Bauelement sowie elektroakustisches Bauelement
DE19843624C1 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
EP1495493B1 (de) Verwendung einer Borosilikatglasschicht
DE102010046966A1 (de) Baustein, Verfahren zur Herstellung eines Bausteins und Vorrichtung zur Laser-Ablation
EP1495154B1 (de) Verfahren zur gehäusebildung bei elektronischen bauteilen so wie so hermetisch verkapselte elektronische bauteile
EP3133184B1 (de) Verfahren zum ausbilden einer schicht mit hoher lichttransmission und/oder niedriger lichtreflexion
DE102018125378B3 (de) Anodisches Bonden eines Glassubstrats mit Kontaktdurchführungen an ein Siliziumsubstrat
DE102019112472B3 (de) Verfahren zur Herstellung eines ein Trägersubstrat aufweisenden Displays sowie ein nach diesem Verfahren hergestelltes Trägersubstrat
DE102018209579B4 (de) Elektronische vorrichtung und verfahren zum herstellen derselben
KR100789977B1 (ko) 복제 방지체 형성 방법, 상기 복제 방지체를 구비한 전자 부품, 및 상기 전자 부품을 구비하는 해독 디바이스
EP3609688B1 (de) Verfahren zur herstellung von linsenelementen und von gehäusten, strahlungsempfindlichen bauelementen auf waferebene
WO2017029367A1 (de) Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement
EP1015843B1 (de) Hebelarm für ein rasterkraftmikroskop
DE102016122685A1 (de) Organisches Bauelement und Verfahren zur Herstellung eines organischen Bauelements
DE10147877A1 (de) Verfahren zur Herstellung eines Bauelementträgers geringer Bauhöhe

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: SCHOTT AG, 55122 MAINZ, DE

R016 Response to examination communication
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee