DE10249712B3 - Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen - Google Patents

Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen Download PDF

Info

Publication number
DE10249712B3
DE10249712B3 DE10249712A DE10249712A DE10249712B3 DE 10249712 B3 DE10249712 B3 DE 10249712B3 DE 10249712 A DE10249712 A DE 10249712A DE 10249712 A DE10249712 A DE 10249712A DE 10249712 B3 DE10249712 B3 DE 10249712B3
Authority
DE
Germany
Prior art keywords
power semiconductor
contact surfaces
contact surface
star
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10249712A
Other languages
English (en)
Inventor
Reinhard Dr. Herzer
Jan Lehmann
Mario Dr. Netzel
Sascha Pawel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG filed Critical Semikron GmbH and Co KG
Priority to DE10249712A priority Critical patent/DE10249712B3/de
Priority to DE10316357A priority patent/DE10316357B4/de
Priority to ES03023086T priority patent/ES2328124T3/es
Priority to DK03023086T priority patent/DK1414066T3/da
Priority to AT03023086T priority patent/ATE438199T1/de
Priority to DE50311749T priority patent/DE50311749D1/de
Priority to EP03023086A priority patent/EP1414066B1/de
Application granted granted Critical
Publication of DE10249712B3 publication Critical patent/DE10249712B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/70—Testing of connections between components and printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

Die Erfindung beschreibt eine Schaltungsanordnung sowie ein dazugehöriges Verfahren zur Überwachung des Kontakts von Drahtbondverbindungen zwischen einem Substrat und einem oder mehreren Leistungshalbleiterbauelementen, insbesondere IGBT-Leistungshalbleiterschalter. Hierzu wird jede Emitterkontaktfläche oder jede Gruppe von Emitterkontaktflächen über mindestens ein aktives und/oder passives Bauelement (17) mit dem Sternpunkt (18) einer Sternschaltung verbunden. Der Ausfall einer Emitterbondverbindung dieser Schaltungsanordnung wird überwacht, indem die Potentialdifferenz zwischen diesem Sternpunkt (18) und der Emittersammelschiene detektiert und ausgewertet wird.

Description

  • Die Erfindung beschreibt eine Schaltungsanordnung sowie ein dazugehöriges Verfahren zur Überwachung des Kontakts von Drahtbond- oder anderer elektrisch leitender Verbindungen mit Leistungshalbleiterbauelementen, insbesondere bei IGBT- und MOSFET-Leistungshalbleiterschaltern, nach den Merkmalen der Ansprüche 1 und 2.
  • Nach dem Stand der Technik sind beispielhaft Drahtbondverbindungen, Lotverbindungen, auch Lotbälle (solder balls) als elektrisch leitende Verbindungen zwischen Substraten und Leistungshalbleiterbauelemente bekannt. Sie gewährleisten die elektrische Verbindung zwischen einem Leistungshalbleiterbauelement und einem Substrat, z.B. einer nach dem direct-copper-bonding hergestellten meist beidseitig kupferkaschierten Keramik (kurz: DCB-Substrat), innerhalb eines Leistungshalbleiter-Moduls, bzw. den Anschluss-Pins (kurz: leadframe) eines diskreten Gehäuses.
  • In der DE 101 59 020 C1 wird eine Schaltungsanordnung sowie ein zugehöriges Verfahren zur Überwachung von Leistungshalbleiterbauelementen vorgestellt. Hier wird zur Detektion des Ablösens eines Emitterbonddrahtes jeglicher dieser Emitterbonddrähte zu einer isolierten Kontaktfläche auf dem Subrat einstückig verlängert. Eine geeignete Auswerteschaltung überwacht diese Hilfsanschlüsse und detektierte somit das Ablösen eines Emitterbonddrahtes.
  • In den 1 und 2 wird der Stand der Technik beispielhaft anhand eines Leistungshalbleitermoduls ohne Kontaktüberwachung elektrisch leitender Verbindungen dargestellt. In 1 sind der prinzipielle Aufbau eines Leistungshalbleitermoduls im Querschnitt sowie gängige Verbindungstechniken gezeigt. Dargestellt ist ein Leistungshalbleiterbauelement (1), die diesem zugewandte und in sich strukturierte erste Kupferfläche (2) des DCB-Substrats, die elektrisch isolierende Keramik (3), die einer Grundplatte oder einem Kühlkörper zugewandte zweite Kupferfläche (4) des DCB-Substrats, die Bodenplatte bzw. der Kühlkörper (5), die Lotverbindung (6) zwischen Leistungshalbleiterbauelement (1) und erster Kupferfläche (2), die Zwischenschicht (7) zwischen zweiter Kupferfläche (4) und Grundplatte oder Kühlkörper (5) und eine Drahtbondverbindung (8) zwischen dem Leistungshalbleiterbauelement und der Kupferfläche (2) des DCB-Substrats. Hierbei ist die Zwischenschicht (7) entweder eine stoffschlüssige Lotverbindung oder eine stoffbündige, wärmeleitende, Schicht. Der Rückseitenkontakt des Leistungshalbleiterbauelements (auf der dem Substrat zugewandten Seite), beispielhaft der Kollektor im Falle eines IGBT als Leistungshalbleiterbauelement (1), mit der ersten Kupferfläche (2), kann mittels einer Lötung (6) realisiert werden. Die vorderseitigen Anschlüsse des Leistungshalbleiterbauelements, beispielhaft das Gate und der Emitter eines IGBT, werden vorzugsweise mittels Drahtbondverbindungen (8) mit jeweils einem oder mehreren zum Teil voneinander isolierten Anschlussgebieten der ersten Kupferfläche (2) des DCB-Substrats verbunden. Der mit Hilfe des Leistungshalbleiterbauelements zu schaltende Strom durchfließt sowohl die großflächige Lotverbindung (6) an der Rückseite des Leistungshalbleiterbauelements, als auch die Drahtbondverbindungen des Emitters (8) an der Vorderseite des Leistungshalbleiterbauelements. Eine auch nur teilweise Zerstörung einer der beiden Verbindungstechniken führt zwangsläufig zum Verlust der Stromtragfähigkeit und folglich zu dessen Ausfall. Der Ausfall ist hierbei häufig nicht durch elektrische Vorgänge verursacht, sondern durch weitere Vorgänge wie beispielhaft mechanische Beanspruchung oder Veränderungen der Werkstoffeigenschaften in Folge thermischer Wechselbelastungen.
  • 2 zeigt beispielhaft eine mögliche Strukturierung eines DCB-Substrats (9) nach dem Stand der Technik mit den erforderlichen Drahtbondverbindungen und zwei parallel geschalteten Leistungshalbleiterbauelementen (1) auf einer gemeinsamen Leiterfläche. Die Anschlüsse der Leistungshalbleiterbauelemente auf der dem Substrat abgewandten Seite erfolgt über Kontaktflächen auf dessen Oberfläche. Diese werden auch als Bondpads bezeichnet, die unterschiedliche Funktion besitzen. Zum einen führen sie den Hauptstrom und stellen den Bezugsknoten für die Ansteuerschaltung dar. Im Falle eines IGBT werden diese als Emitterbondpad (10) bezeichnet. Zum anderen dienen sie der Steuerung des Leistungshalbleiterbauelements, beispielhaft im Falle eines IGBT als Gatepad (11) bezeichnet. Die Verbindungen zu den isolierten Kupferflächen (18) des DCB-Substrats werden mittels Drahtbondverbindungen (12, 13, 14) realisiert. Die Bonddrähte besitzen dabei ebenfalls unterschiedliche Funktionen. Die zum Führen des Hauptstromes notwendigen Bonddrähte werden als Emitterbonddrähte (14) bezeichnet, die zur Ansteuerung notwendigen Bonddrähte als Gatebonddraht (12), die Verbindung zum Bezugsknoten als Hilfsemitterbonddraht (13). Der Hilfsemitterbonddraht (13) kann beispielhaft als Verlängerung eines Emitterbonddrahtes (14) ausgebildet sein, wobei der Hilfsemitterbonddraht (13) gegenüber einem Emitterbonddraht (14) die Besonderheit besitzt, nicht vom Hauptstrom durchflossen zu werden. Damit werden Gegenkoppeleffekte im Ansteuerstromkreis infolge des Stromflusses im Hauptstromkreis minimiert. Bei Parallelschaltung mehrerer IGBTs ist es auch üblich das Hilfsemitterpotential an der Emittersammelschiene (16) abzugreifen und auf den Hilfsemitterbonddraht zu verzichten.
  • Die Gatebonddrähte (12) verbinden die Gatebondpads (11) mit den Gatevorwiderständen (17), die auf der Gatesammelschiene (18) angeordnet sind. Nach dem Stand der Technik können die Gatewiderstände (17) auch in das Leistungshalbleiterbauelement integriert werden, dann werden die Gatebondpads (11) direkt mit der Gatesammelschiene (18) verbunden.
  • Das Ablösen eines Emitterbonddrahtes (14) bewirkt eine Unterbrechung des Stromflusses über den abgelösten Bonddraht. Infolgedessen teilt sich der Strom auf die übrigen Emitterbonddrähte auf. Das führt zu einer steigenden Belastung und erhöhten Ausfallwahrscheinlichkeit der bisher intakten Emitterbonddrähte (14). In Folge lösen sich weitere Emitterbonddrähte (14) ab, bis keinerlei Verbindung von der Emittersammelschiene (16) zu den Emitterbondpads (10) des Halbleiterbauelements mehr besteht.
  • In Leistungshalbleitermodulen höherer Leistung sind in der Regel mehrere Leistungshalbleiterbauelemente parallel geschaltet. Im Falle des Ausfalls aller Emitterbonddrähte eines Chips kommt es dann in der Regel zum sofortigen Ausfall des Moduls. Falls das Modul nicht sofort ausfällt erhöht sich die Belastung der noch intakten Leistungshalbleiterbauelemente, was wiederum deren Lebensdauer vermindert. In weiterer Folge lösen sich von weiteren Leistungshalbleiterbauelementen die Bonddrähte ab, bis es zur Zerstörung aller Leistungshalbleiterbauelementen infolge elektrischer oder thermischer Überlastung kommt.
  • Nach dem Stand der Technik sind auch Ausfallindikatoren für Leistungsmodule zu Diagnosezwecken und zur Ausfallfrüherkennung bekannt. So bewirkt eine sich lösende Chiplötung wie auch sich ablösende Bonddrähte eine Erhöhung der Flussspannung der Leistungshalbleiter im eingeschalteten Zustand bzw. eine Zunahme des thermischen Widerstandes. Diese Größen sind allerdings im Betrieb nicht zugänglich.
  • Auch sind beispielhaft aus der EP 0 752 593 A2 Verfahren bekannt, die eine Wechselspannung einer bestimmten Frequenz über eine Drahtbondverbindung leiten und aus einer Messung und Analyse der entstehenden Oberwellen auf defekte Bondverbindungen schließen. Diese Verfahren sind allerdings bisher nur als Sondermessungen außerhalb des Betriebes möglich.
  • Weiterhin sind Vorrichtungen zur Detektion des Bonddrahtabhebens auf der Grundlage einer mechanischen Auswertung bekannt. Dabei wird die Haftung der Bondverbindungen über Federkräfte gemessen. Eine Zuverlässigkeitserhöhung lässt sich allerdings nur mit hohem technischen Aufwand, hohen Kosten und dafür benötigtem Volumen erreichen. Auch dieses Verfahren ist, wie alle bisher genannten, nur als Laboraufbau bekannt.
    •
  • Die vorliegende Erfindung hat die Aufgabe eine Schaltungsanordnung sowie ein zugehöriges Verfahren vorzustellen, um den Kontaktausfall von elektrisch leitenden Verbindungen, speziell Drahtbondverbindungen, einer Kontaktfläche eines Halbleiterbauelements oder einer Gruppe von elektrisch leitend verbundenen Kontakfflächen eines Halbleiterbauelements zu einer weiteren Kontaktfläche außerhalb des Halbleiterbauelements, beispielhaft auf dem Substrat, der durch die teilweise oder vollständige Unterbrechung dieser elektrisch leitenden Verbindung entsteht, während des Betriebs zu detektieren.
  • Diese Aufgabe wird gelöst durch die Maßnahmen der Ansprüche 1 und 2. Weitere vorteilhafte Ausgestaltungen sind in den Unteransprüchen genannt.
  • Der grundlegende erfinderische Gedanke liegt in einer Schaltungsanordnung bestehend aus mindestens einem Leistungshalbleiterbauelement und mindestens zwei voneinander elektrisch getrennten Kontaktflächen gleicher Funktionalität und/oder elektrisch getrennten Gruppen von Kontakfflächen gleicher Funktionalität. Jedes Leistungshalbleiterbauelement weist mindestens eine derartige Kontakffläche auf. Unter einer Gruppe von Kontakfflächen soll eine Mehrzahl von Kontakfflächen verstanden werden, die direkt miteinander elektrisch leitend verbunden sind und auf dem gleichen Leistungshalbleiterbauelement angeordnet sind. Weiterhin weist die Schaltungsanordnung mindestens einen Sternpunkt auf. Jede Kontakffläche und/oder jede elektrisch getrennte Gruppe von Kontakfflächen ist über mindestens ein aktives und/oder passives Bauelement mit diesem Sternpunkt verbunden.
  • Weiterhin weist die Schaltungsanordnung noch eine Kontakffläche außerhalb der Leistungshalbleiterbauelemente, beispielhaft auf dem Substrat auf, die mit den Kontakfflächen auf den Leistungshalbleiterbauelementen verbunden ist, dies kann beispielhaft die Emittersammelschiene sein.
  • Das Verfahren zur Überwachung einer Unterbrechung einer Verbindung zwischen einer Kontaktfläche oder einer Gruppe von Kontaktflächen auf Leistungshalbleiterbauelementen und einer weiteren Kontaktfläche außerhalb des Halbleiterbauelements basiert auf der Detektion einer Potentialdifferenz zwischen dem oder den Sternpunkten und der Kontaktfläche außerhalb des Halbleiterbauelements.
    •
  • Spezielle Ausgestaltungen der erfinderischen Lösungen werden an Hand der 3 bis 12 erläutert.
  • 3 zeigt eine gegenüber dem Stand der Technik nach 2 erfinderisch veränderte Schaltungsanordnung.
  • 4 zeigt das elektrische Netzwerk der erfinderischen Schaltungsanordnung nach 3 ohne Kontaktausfall.
  • 5 zeigt das elektrische Netzwerk der erfinderischen Schaltungsanordnung nach 3 mit Kontaktausfall.
  • 6 zeigt für einen Ein- und Ausschaltzyklus eines IGBT die Strom- und Spannungsverläufe im Netzwerk nach 4.
  • 7 zeigt für einen Ein- und Ausschaltzyklus eines IGBT die Strom- und Spannungsverläufe im Netzwerk nach 5.
  • 8 zeigt das elektrische Netzwerk der erfinderische Schaltungsanordnung für vier Leistungshalbleiterbauelemente in zwei Gruppen.
  • 9 zeigt ein Leistungshalbleiterbauelement (IGBT) mit zellulärem Aufbau nach dem Stand der Technik.
  • 10 zeigt eine erfinderische Schaltungsanordnung als Teil eines Leistungshalbleiterbauelement.
  • 11 zeigt eine erfinderische Schaltungsanordnung wobei auch zusätzliche Verbindungen zum Sternpunkt überwacht werden.
  • 12 zeigt eine erfinderische Schaltungsanordnung für vier Leistungshalbleiterbauelemente in zwei Gruppen.
  • 3 bis 8 zeigen die erfinderische Lösung anhand eines Leistungshalbleitermoduls vergleichbar denjenigen aus 1 und 2. Hierbei entsprechen die Gruppen von Kontaktflächen des Anspruchs 1 den Emitterbondpads jedes der einzelnen IGBT Leistungshalbleiterbauelemente. Die Emittersammelschiene entspricht der weiteren Kontaktfläche außerhalb des Halbleiterbauelements.
  • 3 zeigt eine gegenüber dem Stand der Technik nach 2 erfinderisch veränderte Schaltungsanordnung. Hierzu wurde ein weiterer kupferkaschierter Bereich (22) auf dem DCB-Substrat (9) angeordnet. Jeder IGBT ist mittels eines zusätzlichen Emitterbonddrahtes (20) und über einen Widerstand (21) mit diesem weiteren kupferkaschierten Bereich (22) verbunden. Diese Widerstände (21) sind dabei auf der von den anderen Kupferflächen isolierten Kupferfläche (22) angeordnet. Die Kupferfläche (22) stellt somit den Sternpunkt einer Sternschaltung dar und wird mit einer Auswerteschaltung verbunden.
  • 4 zeigt das elektrische Netzwerk der erfinderischen Schaltungsanordnung nach 3 ohne Kontaktausfall einer Drahtbondverbindung. Durch die niederohmige Verbindung der Emitter der IGBTs mit dem Sternpunkt besteht im statischen Fall, d.h. in dem Zeitraum in dem der IGBT seinen Schaltzustand nicht ändert, kein signifikanter Potentialunterschied zwischen der Emittersammelschiene (16), dem Hilfsemitteranschluss (19) und dem Sternpunkt des Widerstandsnetzwerks (22).
  • 5 zeigt das elektrische Netzwerk der erfinderischen Schaltungsanordnung nach 3 mit Kontaktausfall aller Emitterbonddrähte eines IGBTs. Damit besteht von den Emitterbondpads (10) dieses IGBTs (1a) keine direkte Verbindung zur Emitter-Sammelschiene (16). Ausschließlich über den zusätzlichen Emitterbonddraht (20) dieses IGBTs (1a), über das Widerstandsnetzwerk, gebildet aus den Widerständen (21) auf der isolierten Kupferfläche (22), den zusätzlichen Emitterbonddraht (20) des anderen IGBTs (1b) sowie dessen Emitterbonddrähten (14) besteht eine leitenden Verbindung zur Emittersammelschiene (16). Dadurch erfährt der Emitter des IGBT (1a), dessen Bonddrähte sich gelöst haben, eine Stromgegenkopplung über das Widerstandsnetzwerk der Widerstände (21) auf der isolierten Kupferfläche (22). Diese Gegenkopplung begrenzt einerseits den Strom durch den fehlerbehafteten IGBT, führt aber auch zu Spannungsabfällen über den Widerständen (21).
  • Eine Detektion kann nun dadurch erfolgen, dass der Potentialunterschied zwischen dem Sternpunkt (22) und der Emittersammelschiene (16) oder dem Hilfsemitteranschluss (19) ausgewertet wird.
  • 6 zeigt für einen Ein- und Ausschaltzyklus eines IGBT die Strom- und Spannungsverläufe im Netzwerk nach 4. Dargestellt sind die zeitlichen Verläufe des Stromes durch die beiden IGBTs (23), der Spannung über den IGBTs (24), der Spannung am Gate der IGBTs (25) sowie der Spannung am Sternpunkt (26). Dabei steigt der Laststrom (23) von Null beginnend bis zum Abschalten der IGBTs auf etwa 20A. Abgesehen von kurzen Impulsen während der Schaltflanken (40, 41) ist die Spannung (26) am Sternpunkt (22) sehr gering.
  • 7 zeigt für einen Ein- und Ausschaltzyklus eines IGBT die Strom- und Spannungsverläufe im Netzwerk nach 5. Im Vergleich zu 6 ist der unterschiedliche Verlauf der Spannung (26) am Sternpunkt während des gesamten dargestellten Zeitintervalls zu erkennen. Beispielsweise steigt die Spannung im eingeschalteten Zustand hier bis auf Werte von 900 mV (42). Auch während der Abschaltverzögerungszeit ist ein sehr deutlicher Anstieg der Spannung am Sternpunkt (26) zu erkennen (43).
  • Je größer die Anzahl an parallel geschalteten IGBTs ist, desto kleiner und somit schwerer auswertbar wird das elektrische Signal am Sternpunkt (22). Dies kann verbessert werden indem das entnommene Signal einer Integratorschaltung zugeführt wird, was zur Steigerung der Störsicherheit und damit der sicheren Detektion führt.
  • Weiterhin kann die Sternschaltung mit Dioden gebildet werden. Dann ist das Signal am Sternpunkt unabhängig von der Anzahl der parallelgeschalteten Bauelemente. In diesem Fall wäre es vorteilhaft einen Stromfluss vom Sternpunkt zur Auswerteschaltung zu detektieren.
  • 8 zeigt das elektrische Netzwerk der erfinderische Schaltungsanordnung für vier Leistungsbauelemente in zwei Gruppen, wobei eine Mehrzahl, hier zwei, Sternschaltungen ausgebildet sind für vier Leistungsbauelemente (1a, 1b, 1c, 1d). Die Auskopplung des Signals kann einerseits analog 5 zwischen den Punkten A und C bzw. B und C erfolgen. Bei symmetrischem Aufbau ist es auch vorteilhaft das Signal zwischen den Punkten A und B zu detektieren und auszuwerten.
  • Die bisher genannten Ausgestaltung der erfinderischen Schaltungsanordnung sowie des erfinderischen Verfahrens weisen die Vorteile auf, dass das Verfahren keinerlei Änderungen der Leistungshalbleiterbauelemente, sondern lediglich geringfügiger Änderungen der Aufbau- und Verbindungstechnik bedarf sowie einer relativ einfachen Auswerteschaltung, die beispielsweise ergänzender Bestandteil der Ansteuer- und Überwachungsschaltung des Leistungshalbleitermoduls ist.
  • Leistungshalbleiterbauelemente nach dem Stand der Technik, wie beispielsweise Leistungs-Bipolartransistoren, IGBTs, MOS-Leistungstransistoren und Thyristoren sind überwiegend zellulär aufgebaut. Unter zellulärem Aufbau ist dabei zu verstehen, dass Dotiergebiete oder Teilstrukturen mit jeweils gleicher elektrischer Funktion mindestens zweifach als räumlich getrennte Anordnungen innerhalb des Leistungsbauelements ausgebildet werden. Im Falle eines Bipolartransistors können dies beispielsweise Emitterdotiergebiete sein, die als Streifen, Vierecke, Sechsecke etc. mehrfach im Basisdotiergebiet angeordnet sind. Im Falle eines IGBTs wird beispielsweise die gesamte MOS-Struktur mehrfach innerhalb des Substratgebiets ausgebildet.
  • Kennzeichnend für alle diese Strukturen ist, dass die Haupt- und Steuerelektroden der zellulären Elemente mittels elektrisch leitfähiger Verbindungen miteinander verbunden werden. Im Falle eines IGBTs sind beispielsweise alle Emitter-/Bulkgebiete, Kollektorgebiete und Gates durch eine jeweilige Metallisierungsschicht auf dem IGBT verbunden. Ist dies nicht der Fall, erfolgt die Verbindung über Bonddrähte.
  • 9 zeigt ein Leistungshalbleiterbauelement (IGBT) (1) mit zellulärem Aufbau nach dem Stand der Technik in Draufsicht. Dargestellt ist schematisch das Emittermetallisierungsgebiet (28), die IGBT- Zellen, (29), die Emitterbondpads (10) und das Gatebondpad (11).
  • 10 zeigt die erfinderische Schaltungsanordnung anhand eines gegenüber dem Stand der Technik veränderten IGBT Leistungshalbleiterbauelements. Hierbei entsprechen die Kontaktflächen des Anspruchs 1 den beiden Emitterbondpads dieses IGBTs. Eine optionale zusätzliche Kontaktfläche auf dem IGBT entspricht dem Sternpunkt, der mit der Auswerteschaltung verbunden wird. Die Emitterbondpads werden wie oben beschrieben mit der Emittersammelschiene als weitere Kontaktfläche außerhalb des Halbleiterbauelements verbunden.
  • Der IGBT (27) ist gegenüber dem Stand der Technik verändert in der Formgebung des Emittermetallisierungsgebiet (28a, 28b). Das Emittermetallisierungsgebiet ist hierzu in zwei voneinander elektrisch getrennte Teilgebiete der Emittermetallisierung (28a, 28b) aufgeteilt. Eine Aufteilung in mehr als zwei Teilgebiete ist ebenso in entsprechender Weise möglich. An jedes Teilgebiet der Emittermetallisierung (28a, 28b) wird nur ein bestimmter Teil der IGBT-Zellen (29) angeschlossen.
  • Bei dieser Ausgestaltung der erfinderischen Schaltungsanordnung kann mit einer Anordnung nach 3 der Kontaktverlust jedes elektrisch getrennten Emitterbondpads detektiert werden.
  • Weitere Vorteile ergeben sich, wenn die aktiven oder passiven elektronischen Bauelemente der Sternschaltung in das Leistungshalbleiterbauelement integriert werden. Beispielsweise sind im Falle eines IGBTs Widerstände (30) oder Dioden mittels dotierten Polysilizium-Gebieten realisierbar. Jedes Teilgebiet der Emittermetallisierung (28a, 28b) wird nun über je ein integriertes aktives oder passives elektronisches Bauelement (30) mit einer zusätzlichen weiteren Kontaktfläche (31) auf dem IGBT verbunden, die von den übrigen Metallisierungsgebieten des IGBT elektrisch getrennt ist. Analog zur Verfahrensweise in 3 wird nun die weitere Kontaktfläche (31) mit der Auswerteschaltung verbunden. Das Abheben der Bonddrähte von einem Emitterbondpad führt analog zu 5 zu Spannungsabfällen über den integrierten Widerständen (30) im IGBT. Die Detektion kann beispielsweise wiederum dadurch erfolgen, dass der Potentialunterschied zwischen der weiteren Kontaktfläche (31) und der Emittersammelschiene (16) oder dem Hilfsemitteranschluss (19) ausgewertet wird.
  • 11 zeigt eine weitere erfinderische Anordnung für zwei Leistungshalbleiterbauelemente, beispielhaft für IGBTs. Die korrekte Funktion der zusätzlichen Emitterbonddrähte (20) und des Hilfsemitterbonddrahts (13) kann hierbei ermittelt werden, indem der Widerstandswert zwischen den Punkten A und C mit einer entsprechenden Messschaltung (33, 34) ermittelt wird.
  • 12 zeigt eine erfinderische Schaltungsanordnung für vier Leistungshalbleiterbauelemente, beispielhaft für IGBTs, mit zwei Stemschaltungen, mit der ebenfalls das Vorhandensein einer leitfähigen Verbindung vom Sternpunkt (22) der Sternschaltungen zu den Kontaktflächen der Leistungshalbleiterbauelemente und zur Auswerteschaltung überwacht werden kann.
  • Die Detektion ist hier auf sehr einfache Weise möglich, da das Prinzip einer Messbrücke angewandt werden kann. Die Messbrücke wird durch die beiden Widerstände am Punkt K (32a, 32b) und den beiden Gruppen parallelgeschalteter Widerständen (21) an den Emittern der IGBTs gebildet. Zwischen den Punkten K und C wird ein elektrisches Signal, z.B. eine Spannung, angelegt. Sowohl der Ausfall der Emitterbonddrähte (14) bzw. der zusätzlichen Emitter-Bonddrähte (20) sowie der Verbindung zwischen Sternpunkt (22) und Auswerteschaltung führen zu einem Verlust des Gleichgewichts der Brücke, was als elektrisches Signal beispielsweise zwischen der Punkten A und B detektiert werden kann. Analog kann auch der Verlust des Hilfsemitterbonddrahtes (13) überwacht werden, wenn er wie in 11 separat herausgeführt ist.

Claims (7)

  1. Schaltungsanordnung bestehend aus mindestens zwei voneinander elektrisch getrennten Kontaktflächen (10) gleicher Funktionalität oder mindestens zwei voneinander elektrisch getrennten Gruppen von Kontaktflächen (10) gleicher Funktionalität, wobei die Kontaktflächen einer Gruppe elektrisch leitend miteinander verbunden sind, diese Kontaktflächen (10) auf mindestens einem Leistungshalbleiterbauelement (1, 27) angeordnet sind und jede elektrisch getrennte Kontaktfläche oder jede elektrisch getrennte Gruppe von Kontaktflächen über mindestens ein aktives und/oder passives Bauelement (17, 30) mit dem Sternpunkt (18, 31) mindestens einer Sternschaltung verbunden ist und alle elektrisch getrennten Kontaktflächen oder alle elektrisch getrennten Gruppen von Kontaktflächen mit mindestens einer weiteren, außerhalb des/der Leistungshalbleiterbauelements/e angeordneten, Kontaktfläche (16, 19) verbunden sind.
  2. Verfahren zur Überwachung mit einer Schaltungsanordnung nach Anspruch 1, wobei die Potentialdifferenz zwischen dem oder den Sternpunkten (18, 31) und der weiteren Kontaktfläche (16, 19) außerhalb des Leistungshalbleiterbauelements überwacht wird und das gewonnene Signal zur Detektion des Ausfalls eines oder einer Mehrzahl elektrisch leitender Verbindungen zu einem Leistungshalbleiterbauelement verwendet wird.
  3. Schaltungsanordnung nach Anspruch 1, wobei die Kontaktflächen der Leistungshalbeiterbauelemente mit der Sternschaltung und/oder mit der weiteren Kontaktfläche (16, 19) außerhalb des Leistungshalbleiterbauelements mittels elektrisch leitender Verbindungen (12, 13, 14) verbunden sind.
  4. Schaltungsanordnung nach Anspruch 3, wobei die elektrisch leitenden Verbindungen (12, 13, 14) Drahtbondverbindungen sind.
  5. Schaltungsanordnung nach Anspruch 1 wobei das/oder die Leistungshalbleiterbauelement/e (1) IGBT oder MOSFET/s Transistoren sind.
  6. Schaltungsanordnung nach Anspruch 1 wobei das oder die Leistungshalbleiterbauelement/e (27) IGBT/s oder MOSFET/s Transistor/en sind mit je mindestens zwei elektrisch voneinander getrennten Kontaktflächen (10) und diese Kontaktflächen internen Gruppen von Zellen (29) zugeordneten sind und diese Kontaktflächen mittels mindestens je einem in das Halbleiterbauelement (27) integrierten aktiven und/oder passiven Bauelement (30) mit einem auf dem Leistungshalbleiterbauelement (27) angeordnetem Sternpunkt (31) verbunden sind.
  7. Schaltungsanordnung nach Anspruch 1 wobei eine Mehrzahl von Sternschaltungen zusammen mit weiteren passiven und/oder aktiven Bauelementen (32) eine Brückenschaltung bilden und das elektrische Signal an der Brückenschaltung das zu überwachende ist.
DE10249712A 2002-10-25 2002-10-25 Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen Expired - Fee Related DE10249712B3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE10249712A DE10249712B3 (de) 2002-10-25 2002-10-25 Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen
DE10316357A DE10316357B4 (de) 2002-10-25 2003-04-10 Verfahren zur Überwachung von Leistungshalbleiterbauelementen
ES03023086T ES2328124T3 (es) 2002-10-25 2003-10-15 Procedimiento para la supervision de elementos de semiconductor de potencia.
DK03023086T DK1414066T3 (da) 2002-10-25 2003-10-15 Fremgangsmåde til overvågning af effekthalvlederkomponenter
AT03023086T ATE438199T1 (de) 2002-10-25 2003-10-15 Verfahren zur überwachung von leistungshalbleiterbauelementen
DE50311749T DE50311749D1 (de) 2002-10-25 2003-10-15 Verfahren zur Überwachung von Leistungshalbleiterbauelementen
EP03023086A EP1414066B1 (de) 2002-10-25 2003-10-15 Verfahren zur Überwachung von Leistungshalbleiterbauelementen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10249712A DE10249712B3 (de) 2002-10-25 2002-10-25 Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen

Publications (1)

Publication Number Publication Date
DE10249712B3 true DE10249712B3 (de) 2004-03-25

Family

ID=31896361

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10249712A Expired - Fee Related DE10249712B3 (de) 2002-10-25 2002-10-25 Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen

Country Status (1)

Country Link
DE (1) DE10249712B3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11346879B2 (en) 2017-05-19 2022-05-31 Mitsubishi Electric Corporation Semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0752593A2 (de) * 1995-07-07 1997-01-08 Siemens Aktiengesellschaft Verfahren zur Früherkennung von Ausfällen bei Leistungshalbleitermodulen
DE10159020C1 (de) * 2001-11-30 2003-03-20 Semikron Elektronik Gmbh Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0752593A2 (de) * 1995-07-07 1997-01-08 Siemens Aktiengesellschaft Verfahren zur Früherkennung von Ausfällen bei Leistungshalbleitermodulen
DE10159020C1 (de) * 2001-11-30 2003-03-20 Semikron Elektronik Gmbh Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11346879B2 (en) 2017-05-19 2022-05-31 Mitsubishi Electric Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
DE102006060768B4 (de) Gehäusebaugruppe, DBC-Plantine im Wafermaßstab und Vorrichtung mit einer Gehäusebaugruppe für Geräte mit hoher Leistungsdichte
DE102014106133B4 (de) Leistungsmodul mit integriertem Stromsensor, Herstellungsverfahren dafür und Verfahren zum Erfassen von Strom, der in einem Leistungsmodul fließt
DE102006015112B4 (de) Halbleitervorrichtung und elektrisches Leistungshalbleiterprodukt
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
EP1450404A2 (de) Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul
DE102014111931A1 (de) Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn
DE102018131999A1 (de) Leistungsmodul und leistungwandler
DE112018002579T5 (de) Halbleiterbauelement
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102013219780A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102014112429A1 (de) Halbleiterpackage mit Mehrebenen-Chipblock
EP1414066B1 (de) Verfahren zur Überwachung von Leistungshalbleiterbauelementen
DE10249712B3 (de) Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen
DE102006002381B3 (de) Leistungshalbleiterbauteil mit Chipstapel und Verfahren zu seiner Herstellung
DE10159020C1 (de) Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen
DE10211831B4 (de) Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen
EP1860447B1 (de) Prüfschaltungsanordnung und Prüfverfahren zum Prüfen einer Schaltungsstrecke einer Schaltung
DE10143932B4 (de) Shunt-Widerstandanordnung
DE10255602A1 (de) Halbleiterschaltungsanordnung zum Steuern einer hohen Spannung oder eines Stromes großer Stromstärke
DE102007002807B4 (de) Chipanordnung
EP3384527A1 (de) Elektronisches leistungsmodul
DE112018004107T5 (de) Strommessvorrichtung
DE10102750B4 (de) Schaltungsanordnung
DE102018219957A1 (de) Leistungselektronikanordnung mit einem Temperatursensor
DE102022100034B3 (de) Leistungselektroniksystem, verfahren zur herstellung eines leistungselektroniksystems und verfahren zum schutz einer halbbrückenschaltung vor einer überlast oder einem überstrom

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: SEMIKRON ELEKTRONIK GMBH & CO. KG, 90431 NUERNBERG,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140501