DE10159020C1 - Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen - Google Patents

Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen

Info

Publication number
DE10159020C1
DE10159020C1 DE10159020A DE10159020A DE10159020C1 DE 10159020 C1 DE10159020 C1 DE 10159020C1 DE 10159020 A DE10159020 A DE 10159020A DE 10159020 A DE10159020 A DE 10159020A DE 10159020 C1 DE10159020 C1 DE 10159020C1
Authority
DE
Germany
Prior art keywords
power semiconductor
circuit
drive circuit
substrate
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10159020A
Other languages
English (en)
Inventor
Reinhard Herzer
Mario Netzel
Jan Lehmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG filed Critical Semikron GmbH and Co KG
Priority to DE10159020A priority Critical patent/DE10159020C1/de
Application granted granted Critical
Publication of DE10159020C1 publication Critical patent/DE10159020C1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Conversion In General (AREA)

Abstract

Die Erfindung beschreibt eine Schaltungsanordnung und ein Verfahren zur Detektierung des Abhebens von Bonddrähten bei Leistungshalbleiterbauelementen. Das Verfahren nutzt eine veränderte Aufbautechnik sowie eine erweiterte schaltungstechnische Funktionalität innerhalb der Ansteuerschaltung. Ein grundlegender Ansatz des Verfahrens ist die Überwachung der Lade- bzw. Entladecharakteristik innerhalb der Ansteuerstromkreise. Durch einen Vergleich der Lade- bzw. Entlade-Charakteristik der Ansteuerstromkreise einer intakten Bondverbindung und der eines abgehobenen Bonddrahtes kann ein abgehobener Bonddraht identifiziert werden. Die Vorteile dieses Verfahrens gegenüber dem Stand der Technik liegen in der Möglichkeit, eine Diagnosefunktion für bevorstehende Ausfälle des Leistungshalbleiters zu realisieren. Damit kann mittels präventiver Maßnahmen die Zuverlässigkeit leistungselektronischer Systeme erhöht werden und den steigenden Zuverlässigkeitsanforderungen Rechnung getragen werden.

Description

Die Erfindung beschreibt eine Schaltungsanordnung sowie ein dazugehöriges Verfahren zur Überwachung des Kontakts von Bondverbindungen mit Leistungshalbleiterbauelementen, insbesondere bei IGBT- und MOSFET-Leistungshalbleiterschaltern, nach den Merkmalen der Ansprüche 1 bzw. 2.
Bondverbindungen als elektrisch leitende Verbindungen zwischen Substraten und Leistungshalbleiterbauelementen sind nach dem Stand der Technik bekannt. Sie gewährleisten zusammen mit anderen Verbindungstechniken, z. B. Lötverbindungen, die elektrische Verbindung zwischen einem Leistungshalbleiterbauelemente und einem Substrat, z. B. einer nach dem direct-copper-bonding hergestellten meist beidseitig kupferkaschierten Keramik (kurz: DCB-Substrat), innerhalb eines Leistungshalbleiter-Moduls, bzw. den Anschluss-Pins eines diskreten Gehäuses.
Anhand der Fig. 1 und 2 wird der Stand der Technik eines Leistungshalbleitermoduls beispielhaft dargestellt. In Fig. 1 sind der prinzipielle Aufbau eines Leistungshalbleitermoduls im Querschnitt sowie gängige Verbindungstechniken gezeigt. Dargestellt ist ein Leistungshalbleiterbauelement (1), die diesem zugewandte und in sich strukturierte erste Kupferfläche (2) des DCB-Substrats, die elektrisch isolierende Keramik (3), die einer Grundplatte oder einem Kühlkörper zugewandte zweite Kupferfläche (4) des DCB-Substrats, die Bodenplatte bzw. der Kühlkörper (5), die Lotverbindung (6) zwischen Leistungshalbleiterbauelement (1) und erster Kupferfläche (2), die Zwischenschicht (7) zwischen zweiter Kupferfläche (4) und Grundplatte oder Kühlkörper (5) und eine Drahtbondverbindung (8) zwischen dem Leistungshalbleiterbauelement und der Kupferfläche (2) des DCB-Substrats. Hierbei ist die Zwischenschicht (7) entweder eine stoffschlüssige Lotverbindung oder eine stoffbündige, Wärme leitende, Schicht. Der Rückseitenkontakt des Leistungshalbleiterbauelements (auf der dem Substrat zugewandten Seite), beispielhaft der Kollektor im Falle eines IGBT als Leistungshalbleiterbauelement (1), mit der ersten Kupferfläche (2), kann mittels einer Lötung (6) realisiert werden. Die vorderseitigen Anschlüsse des Leistungshalbleiterbauelements, beispielhaft das Gate und der Emitter eines IGBT, werden mittels Bondverbindungen (8) mit jeweils einem oder mehreren zum Teil voneinander isolierten Anschlussgebieten der ersten Kupferfläche (2) des DCB-Substrats verbunden. Der mit Hilfe des Leistungshalbleiterbauelements zu schaltende Strom durchfließt sowohl die großflächige Lotverbindung (6) an der Rückseite des Leistungshalbleiterbauelements, als auch die Drahtbondverbindungen des Emitters (8) an der Vorderseite des Leistungshalbleiterbauelements. Eine auch nur teilweise Zerstörung einer der beiden Verbindungstechniken führt zwangsläufig zum Verlust der Stromtragfähigkeit oder im Falle des Gate-Drahts zum Verlust der Steuerbarkeit des Leistungshalbleiterbauelements und folglich zu dessen Ausfall.
Fig. 2 zeigt beispielhaft eine mögliche Strukturierung eines DCB-Substrats (9) nach dem Stand der Technik mit den erforderlichen Bondverbindungen und einem Leistungshalbleiterbauelement (1). Die Ansteuerung des Leistungshalbleiterbauelements erfolgt über Kontaktflächen auf dessen Oberfläche. Diese werden auch als Bond-Pads bezeichnet. Die Bond-Pads besitzen unterschiedliche Funktionen, zum einen die Funktion als Bezugsknoten für die Ansteuerschaltung, beispielhaft im Falle eines IGBT als Emitter- Pad (10) bezeichnet, zum anderen die Funktion zur Steuerung des Leistungshalbleiters, beispielhaft im Falle eines IGBT als Gate-Pad (11) bezeichnet. Die Verbindungen zu den isolierten Kupferflächen (18), (33) des DCB-Substrats werden mittels Bondverbindungen (12), (13), (14) realisiert. Die Bonddrähte besitzen dabei ebenfalls unterschiedliche Funktionen. Die zum Führen des Hauptstromes notwendigen Bonddrähte werden als Emitter-Bonddrähte (14) bezeichnet, die zur Ansteuerung notwendigen Bonddrähte als Gate-Bonddraht (12) bzw. als Hilfsemitter-Bonddraht (13). Der Hilfsemitter-Bonddraht (13) ist als einstückige Verlängerung eines Emitter-Bonddrahtes (14) ausgebildet, wobei der Hilfsemitter-Bonddraht (13) gegenüber einem Emitter Bonddraht (14) die Besonderheit besitzt, nicht vom Hauptstrom durchflossen zu werden. Damit werden Gegenkoppel-Effekte im Ansteuerstromkreis infolge des Stromflusses im Hauptstromkreis minimiert. Der Hilfsemitter-Bonddraht (13) kann so gestaltet werden, dass er mit einem der Emitter- Bonddrähte (14) einen gemeinsamen Bondfuß (15) nutzt. Als Bondfuß (15), (16) wird dabei der Teil des Bonddrahtes bezeichnet, der mit der Oberfläche des Leistungshalbleiterbauelements sowohl eine mechanische, wie auch elektrische Verbindung besitzt. Der Bondfuß (15), (16) kann dabei das Ende eines Bonddrahtes sein (16), aber auch als gemeinsam genutzter Bondfuß (15) für zwei, sich auch funktional unterscheidende, Bonddrähte ausgeführt sein. Derjenige Bonddraht, der sowohl den Hilfsemitter-Anschluss (13) wie auch den Emitter-Anschluss (14) realisiert, besitzt somit eine Doppelfunktionalität.
Nachteilig am Stand der Technik ist, dass ein Kontaktverlust eines Bonddrahtes, auch eines Emitter-Bonddrahtes bereits zum Ausfall des Leistungshalbleitermoduls führen kann, da z. B bei Ausfall eines Emitter-Bonddrahtes hierdurch der Strom durch die anderen Emitter- Bonddrähte erhöht wird und deren maximale Stromtragfähigkeit überschritten wird. Durch mehrere Emitter Bonddrähte kann eine gewisse Redundanz erreicht werden, so dass erst der Kontaktausfall weiterer Emitter-Bonddrähte zum Ausfall des Leistungshalbleitermoduls führt. Da allerdings bisher, mit Ausnahme sehr aufwändiger mechanischer Verfahren, kein Verfahren bekannt ist, den Ausfall des ersten Emitter-Bonddrahtes zu erkennen ist diese redundante Auslegung nicht hilfreich, um einen Ausfall des Gesamtmoduls frühzeitig zu erkennen.
Die vorliegende Erfindung hat die Aufgabe eine Schaltungsanordnung sowie ein zugehöriges Verfahren vorzustellen, um den Kontaktausfall zu detektieren, der durch Ablösen eines Bonddrahtes von einer Kontaktfläche des Halbleiterbauelements entsteht, wobei das Ablösen eines beliebigen Emitter-Bonddrahtes zwischen einem Leistungshalbleiterbauelements und einer externen Kontaktfläche festgestellt werden soll.
Diese Aufgabe wird gelöst durch die Maßnahmen der Ansprüche 1 und 2. Weitere vorteilhafte Ausgestaltungen sind in den Unteransprüchen genannt. Die Erfindung wird beispielhaft an einem Leistungshalbleitermodul beschrieben.
Der grundlegende erfinderische Gedanke basiert auf der Erkenntnis, dass bei Drahtbondverbindungen eines Halbleiterbauelements mit einem Substrat die aus zwei Teilverbindungen, einem Hauptanschluss und einem Hilfsanschluss mit einem gemeinsamen Bondfuß bestehen, im Falle eines Ablösens der Drahtbondverbindung von der Kontaktfläche des Halbleiterbauelements die Gesamtheit des Bonddrahtes unversehrt bleibt.
Die erfinderische Ausgestaltung der Schaltungsanordnung besteht aus einem Leistungshalbleiterbauelement das auf seiner dem Substrat abgewandten Seite mindestens eine Kontaktstelle aufweist. Mindestens eine dieser Kontaktstellen ist mittels mindestens zweier Drahtbondverbindungen mit voneinander elektrisch isolierten leitenden Flächen des Substrates verbunden. Mehrere dieser Drahtbondverbindung bestehen aus zwei Teilverbindungen mit einem gemeinsamen Bondfuß auf dem Chip wobei alle jeweils ersten Teilverbindungen, die Hauptanschlüsse, mit einer gemeinsamen Kontaktstelle des Substrates verbinden, und die jeweils zweiten Teilverbindungen, die Hilfsanschlüsse, mit voneinander isolierten Kontaktstellen des Substrates verbinden.
Das erfinderische Verfahren zur Überwachung derartiger Schaltungsanordnungen überwacht jeden Hilfsanschluss in den Ansteuerstromkreisen der Ansteuerschaltung sowie dessen Stromfluss mittels einer erweiterten schaltungstechnischen Funktionalität innerhalb der Ansteuerschaltung.
Spezielle Ausgestaltungen der erfinderischen Lösungen werden an Hand der Fig. 3 bis 7 erläutert.
Fig. 3 zeigt die erfinderische Ausgestaltung der Schaltungsanordnung.
Fig. 4 zeigt das elektrische Netzwerk der erfinderischen Schaltungsanordnung im Normalbetrieb.
Fig. 5 zeigt das elektrische Netzwerk der erfinderischen Schaltungsanordnung im Fall eines nicht kontaktierten Bondfußes.
Fig. 6 zeigt die zeitliche Darstellung eines Einschaltvorganges im Normalbetrieb.
Fig. 7 zeigt die zeitliche Darstellung eines Einschaltvorganges im Fall eines nicht kontaktierten Bondfußes
Fig. 3 zeigt beispielhaft ein gegenüber dem Stand der Technik in der Anzahl und Lage der kupferkaschierten Bereich verändertes DCB-Substrat (17), wobei jeder Emitter-Anschluss (14) des Leistungshalbleiterbauelements (1) einen Hilfsemitter-Anschluss (13) erhält. Dabei weist der jeweilige Emitter-Bonddraht (14), sowie der zugehörige Hilfsemitter-Bonddraht (13) einen gemeinsamen Bondfuß (15) auf. Kommt es, z. B. infolge von Temperaturwechseln am Ende der Lebensdauer, zum Abheben eines Bondfußes (15) vom Emitter-Pad (10), so verliert der betroffene Bonddraht seine Doppelfunktionalität als Emitter-Bonddraht (14) und Hilfsemitter-Bonddraht (13) und wird ausschließlich zum Hilfsemitter-Anschluss. Dieser infolge des Abhebens des Bonddrahtes veränderte Hilfsemitter-Anschluss unterscheidet sich von den übrigen, intakten Hilfs-Emitter Anschlüssen. Für die intakten Hilfsemitter- Anschlüsse befindet sich der Einkoppelpunkt für die Ansteuerschaltung direkt am Emitter- Pad (10), für den Hilfsemitter-Anschluss des abgehobenen Drahtes ist der Einkoppelpunkt die gemeinsame Kupferfläche des DCB-Substrats (13) auf der die Emitter-Bonddrähte (14) zusammengeführt sind. Daraus resultiert eine Störung eines weitgehend symmetrisch aufgebauten elektrischen Netzwerkes innerhalb der Ansteuerstromkreise. Daraus ergibt sich für den Ansteuerstromkreis des abgehobenen Bonddrahtes eine veränderte Gate- Lade- bzw. Entlade-Charakteristik, da während der Kommutierungsvorgänge zwischen den Leistungshalbleiterbauelementen infolge der Stromänderungen im Hauptstromkreis eine Gegenkopplung auftritt. Die Gegenkopplung wird maßgeblich durch die parasitären Induktivitäten der intakten Emitter-Bonddrähte (14) hervorgerufen.
Fig. 4 und Fig. 5 stellen die elektrischen Netzwerke der Ansteuerstromkreise in einem Vergleich gegenüber, zum einen für den Fall (Fig. 4), dass alle Bondverbindungen vorhanden sind, zum anderen (Fig. 5), dass einer der Bondfüße abgehoben ist.
Die im Ansteuerstromkreis wirkenden Elemente sind in Fig. 4 dargestellt, dazu zählen die Endstufe der Ansteuerschaltung (19), das Leistungshalbleiterbauelement (1) und im Detail der Gate-Vorwiderstand (20), die parasitären Induktivitäten (21) der Emitter-Bonddrähte (14), die parasitären Induktivitäten (22) der Hilfsemitter-Anschlüsse (13), die Emitter Pads (10), die gemeinsame Kupferfläche auf dem DCB-Substrat (18) zum Anschluss der Emitter- Bonddrähte (14) und die Emitter Vorwiderstände (23) zur Erfassung der einzelnen Lade- bzw. Entladecharakteristiken.
Fig. 5 zeigt die Veränderung des elektrischen Netzwerkes im Falle des Abhebens eines Bonddrahtes. Der betroffene Bonddraht verliert seine direkte Verbindung zum Emitter-Pad (10) des Leistungshalbleiterbauelements (1). Die parasitären Induktivitäten (25) des betroffenen Bonddrahtes werden nicht mehr vom Hauptstrom durchflossen, sondern lediglich von dem zur Ansteuerung notwendigen Strom. Das vor dem Abheben des Bondfußes als Emitter-Bonddraht (14) wirkende Teilstück des gesamten Bonddrahtes (13 und 14) verliert seine ursprüngliche Funktion und wird ausschließlich zum Hilfsemitter Bonddraht. Dieser besondere Hilfsemitter Anschluss wird aber nicht am Emitter-Pad (10) des Leistungshalbleiterbauelements wirksam, sondern am elektrischen Knoten der Kupferfläche des DCB-Substrats (18), auf der alle Emitter-Bonddrähte (14) elektrisch zusammengeführt werden.
Zur schaltungstechnischen Detektion des Abhebens des Bonddrahtes ist es notwendig, die Potentialverläufe an den Messpunkten (24) und (26) zu erfassen und paarweise miteinander zu vergleichen. Dabei entspricht der Messpunkt (24) dem elektrischen Knoten zwischen dem Emitter-Vorwiderstand (23) und der parasitären Induktivität (22) des Hilfsemitter- Anschlusses (13) eines korrekt angeschlossenen Bonddrahtes und der Messpunkt (26) dem elektrischen Knoten zwischen dem Emitter-Vorwiderstand (23) und der parasitären Induktivität (25) des Hilfsemitter-Anschlusses (13) eines abgehobenen Bonddrahtes. Die nachfolgenden Abbildungen zeigen typische Messergebnisse, die die Wirksamkeit des beschriebenen Verfahrens nachweisen. Beispielhaft wurde ein 25A-1,2 kV-IGBT-Chip mit entsprechender Freilaufdiode bei einer Zwischenkreisspannung von 600 V untersucht. Die Ansteuerschaltung wurde gegenüber Treibern nach dem Stand der Technik in der Art modifiziert, dass der ursprüngliche Gate-Vorwiderstand (20), hier beispielhaft mit einem Wert von ca. 25 Ohm angenommen, in die Hilfsemitter-Zweige als Emitter-Vorwiderstände (23) transferiert wurde. Damit ist eine messtechnisch einfache Erfassung der Lade- bzw. Entladecharakteristiken in den unterschiedlichen Hilfsemitter-Zweigen gegeben.
Fig. 6 zeigt beispielhaft die zeitliche Darstellung eines Einschaltvorganges für den genannten IGBT und den Fall, dass alle Bonddrähte korrekt mit dem Emitter Pad (10) des Leistungshalbleiterbauelements (1) verbunden sind. Der zeitliche Ausschnitt des Einschaltvorganges wurde so dargestellt, dass der Schaltvorgang des IGBT anhand der Gate-Emitter-Spannung (27) und des Kollektor-Stromes (28) sichtbar wird. Den zeitlichen Verlauf des Potentialunterschiedes zwischen zwei benachbarten Messpunkten (24) zeigt (29). Die maximale Potentialänderung von (29) ist mit Hilfe der Cursorlinien (30) hervorgehoben und zeigt den Einfluss aufbaubedingter Unsymmetrien in den Ansteuerstromkreisen.
Für den Fall, dass einer der Bondfüße (15) keine Verbindung mehr zum Emitter-Pad (10) hat, zeigt Fig. 7 eine mit Fig. 6 vergleichbare Messung. Dargestellt wird der zeitliche Verlauf der Potentialdifferenz (31) zwischen Messpunkt (26) und Messpunkt (24). Dabei ist der maximal auftretende Potentialunterschied mit Hilfe der Cursorlinien (32) hervorgehoben worden. Bei der Gegenüberstellung der Ergebnisse aus Fig. 6 und Fig. 7 wird eine deutliche Erhöhung der Potentialdifferenz an den Messpunkten (24) und (26) im Falle des Abhebens eines Bonddrahtes sichtbar. Somit kann die Erhöhung der Potentialdifferenz als Sensorsignal für das Abheben eines Bonddrahtes benutzt werden.
Damit bietet diese Schaltungsanordnung mit dem dazugehörigen Verfahren gegenüber dem Stand der Technik den Vorteil, mit Hilfe zusätzlicher Hilfsemitter-Anschlüsse und zusätzlichen Auswerteschaltungen innerhalb der Ansteuerschaltung, das Abheben von Bonddrähten zu detektieren. Dieses Verfahren kann somit eingesetzt werden, um bevorstehende Ausfälle von Leistungshalbleitermodulen zum Ende der Lebensdauerkurve nachzuweisen und stellt die Grundlage für eine Diagnosefunktion dar. Neben der zusätzlichen Auswerteschaltung müssen innerhalb der Ansteuerschaltung Schaltungskomponenten implementiert werden, die die mittels des beschriebenen Verfahrens gewonnene, zusätzliche Information speichern und das übergeordnete System über die detektierte Vorschädigung informieren.

Claims (7)

1. Schaltungsanordnung bestehend aus einer Ansteuerschaltung, einem Substrat (9) und mindestens einem darauf angeordneten Leistungshalbleiterbauelement (1), wobei das Leistungshalbleiterbauelement auf seiner dem Substrat abgewandten Seite mindestens eine Kontaktstelle (10) aufweist und mindestens eine dieser Kontaktstellen mittels mindestens zweier Drahtbondverbindungen (13, 14) mit voneinander elektrisch isolierten leitenden Flächen (18, 33) des Substrates (9) derart verbunden ist/sind, dass jede Drahtbondverbindung aus zwei Teilverbindungen (13, 14) mit einem gemeinsamen Bondfuß (16) besteht, wobei alle jeweils ersten Teilverbindungen (14), die Hauptanschlüsse, mit einer gemeinsamen Kontaktstelle (18) des Substrates (9) verbunden sind, und die jeweils zweiten Teilverbindungen (13), die Hilfsanschlüsse, mit voneinander isolierten Kontaktstellen (33) des Substrates (9) verbunden sind und wobei innerhalb der Ansteuerschaltung eine zusätzliche Überwachungsschaltung ausgebildet ist.
2. Verfahren zur Überwachung einer Schaltungsanordnung nach Anspruch 1, wobei jeder einzelne Hilfsanschluss (13), (33) in den Ansteuerstromkreis der Ansteuerschaltung einbezogen wird und dessen Stromfluss mittels einer erweiterten schaltungstechnischen Funktionalität innerhalb der Ansteuerschaltung überwacht wird.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Leistungshalbleiterbauelemente (1) IGBT oder MOSFET Transistoren sind.
4. Verfahren zur Überwachung einer Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, dass eine Stromgegenkopplung der parasitären Induktivitäten der Bonddrähte (14) des Haupt- Anschlusses benutzt wird, um die Lade- bzw. Entladecharakteristik innerhalb der Ansteuerstromkreise zu beeinflussen.
5. Verfahren zur Überwachung einer Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, dass durch einen paarweisen Vergleich der zeitlichen Strom- und Spannungsverläufe der Ansteuerstromkreise auf eine korrekte Funktion des Bonddrahtes geschlossen wird bzw. bei abweichenden Verläufen auf einen Fehler innerhalb der Aufbautechnik geschlossen wird.
6. Verfahren zur Überwachung einer Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, dass eine Ansteuerschaltung eingesetzt wird, die Leistungshalbleiterbauelemente mit verschiedenen Ansteuerstromkreisen ansteuert und zeitliche Strom- und Spannungsverläufe innerhalb der Ansteuerkreise überwacht.
7. Verfahren zur Überwachung einer Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, dass die Ansteuerschaltung auf der Grundlage unterschiedlicher Strom- und Spannungsverläufe in den Ansteuerstromkreisen auf einen Fehler in der Verbindungstechnik schließt und eine Warnung an das übergeordnete System gibt.
DE10159020A 2001-11-30 2001-11-30 Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen Expired - Lifetime DE10159020C1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10159020A DE10159020C1 (de) 2001-11-30 2001-11-30 Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10159020A DE10159020C1 (de) 2001-11-30 2001-11-30 Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen

Publications (1)

Publication Number Publication Date
DE10159020C1 true DE10159020C1 (de) 2003-03-20

Family

ID=7707684

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10159020A Expired - Lifetime DE10159020C1 (de) 2001-11-30 2001-11-30 Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen

Country Status (1)

Country Link
DE (1) DE10159020C1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10249712B3 (de) * 2002-10-25 2004-03-25 Semikron Elektronik Gmbh Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen
DE102004018471B4 (de) * 2004-04-16 2009-04-16 Infineon Technologies Ag Leistungshalbleiterschaltung und Verfahren zum Herstellen einer Leistungshalbleiterschaltung
US7916493B2 (en) 2005-09-30 2011-03-29 Infineon Technologies Ag Power semiconductor module
DE102014211927A1 (de) * 2014-06-23 2015-12-24 Robert Bosch Gmbh Bauelement, Verwendung des Bauelements und Verfahren zur Herstellung des Bauelements zur Bestimmung eines Stroms eines Leistungshalbleiters
EP3121612A1 (de) * 2015-07-21 2017-01-25 ABB Technology AG Ausfallvorhersage von leistungshalbleitermodulen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS ERMITTELT *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10249712B3 (de) * 2002-10-25 2004-03-25 Semikron Elektronik Gmbh Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen
DE102004018471B4 (de) * 2004-04-16 2009-04-16 Infineon Technologies Ag Leistungshalbleiterschaltung und Verfahren zum Herstellen einer Leistungshalbleiterschaltung
US7916493B2 (en) 2005-09-30 2011-03-29 Infineon Technologies Ag Power semiconductor module
DE102014211927A1 (de) * 2014-06-23 2015-12-24 Robert Bosch Gmbh Bauelement, Verwendung des Bauelements und Verfahren zur Herstellung des Bauelements zur Bestimmung eines Stroms eines Leistungshalbleiters
EP3121612A1 (de) * 2015-07-21 2017-01-25 ABB Technology AG Ausfallvorhersage von leistungshalbleitermodulen

Similar Documents

Publication Publication Date Title
DE102012218670B4 (de) Elektronikmodul und leistungstransistorsystem
DE102015115271A1 (de) Elektronikbaugruppe mit entstörkondensatoren
DE19700963C2 (de) Verfahren zur Herstellung eines Leistungsmoduls mit einer aktive Halbleiterbauelemente und passive Halbleiterbauelemente aufweisenden Schaltungsanordnung
EP0277546A1 (de) Halbleiteranordnung mit mindestens einem Halbleiterkörper
DE102006060768A1 (de) Gehäusegruppe für Geräte hoher Leistungsdichte
DE4034674A1 (de) Halbleiterbauelement
WO2016050491A1 (de) Leistungsmodul, leistungsmodulgruppe, leistungsendstufe sowie antriebssystem mit einer leistungsendstufe
DE112016005574B4 (de) Halbleitermodule
DE102015120157A1 (de) Leistungselektronische Schalteinrichtung mit einer Mehrzahl von Potentialflächen
DE102004029023B4 (de) Leistungshalbleitermodul mit einem Detektor zum Erfassen eines durch ein Leistungshalbleiterbauteil fliessenden Schaltungshauptstroms
EP3608644A1 (de) Leistungshalbleiterschaltung sowie verfahren zur bestimmung einer temperatur eines leistungshalbleiterbauelements
DE10159020C1 (de) Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen
EP0738008A2 (de) Leistungshalbleitermodul
DE102008035993A1 (de) Leistungshalbleitermodul
DE10211831A1 (de) Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen
DE102006002381B3 (de) Leistungshalbleiterbauteil mit Chipstapel und Verfahren zu seiner Herstellung
DE10109548B4 (de) Schaltungsanordnung zum Schalten von Strömen
EP1573917B1 (de) Halbleiterschaltungsanordnung zum steuern einer hohen spannung oder eines stromes grosser stromst rke
EP1414066B1 (de) Verfahren zur Überwachung von Leistungshalbleiterbauelementen
EP2091081B1 (de) Schaltungsanordnung mit Bondverbindung
DE112018004107T5 (de) Strommessvorrichtung
DE102022100444A1 (de) Diagnose mit Doppel-Gate
EP1860447B1 (de) Prüfschaltungsanordnung und Prüfverfahren zum Prüfen einer Schaltungsstrecke einer Schaltung
DE10249712B3 (de) Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen
DE69218850T2 (de) Halbleitermodul

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: SEMIKRON ELEKTRONIK GMBH & CO. KG, 90431 NUERNBERG,

R084 Declaration of willingness to licence
R071 Expiry of right