DE10249712B3 - Circuit for monitoring power semiconducting components has each isolated contact surface/group connected via active and/or passive component(s) to star circuit(s) star point, external contact surface - Google Patents

Circuit for monitoring power semiconducting components has each isolated contact surface/group connected via active and/or passive component(s) to star circuit(s) star point, external contact surface Download PDF

Info

Publication number
DE10249712B3
DE10249712B3 DE10249712A DE10249712A DE10249712B3 DE 10249712 B3 DE10249712 B3 DE 10249712B3 DE 10249712 A DE10249712 A DE 10249712A DE 10249712 A DE10249712 A DE 10249712A DE 10249712 B3 DE10249712 B3 DE 10249712B3
Authority
DE
Germany
Prior art keywords
power semiconductor
contact surfaces
contact surface
star
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10249712A
Other languages
German (de)
Inventor
Reinhard Dr. Herzer
Jan Lehmann
Mario Dr. Netzel
Sascha Pawel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG filed Critical Semikron GmbH and Co KG
Priority to DE10249712A priority Critical patent/DE10249712B3/en
Priority to DE10316357A priority patent/DE10316357B4/en
Priority to DK03023086T priority patent/DK1414066T3/en
Priority to ES03023086T priority patent/ES2328124T3/en
Priority to AT03023086T priority patent/ATE438199T1/en
Priority to DE50311749T priority patent/DE50311749D1/en
Priority to EP03023086A priority patent/EP1414066B1/en
Application granted granted Critical
Publication of DE10249712B3 publication Critical patent/DE10249712B3/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/70—Testing of connections between components and printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Power Conversion In General (AREA)

Abstract

The circuit arrangement has electrically isolated contact surfaces or groups of identical functionality. The contact surfaces of a group are connected and are arranged on a power semiconducting component(s). Each isolated contact surface/group is connected via an active and/or passive component(s) to the star point of a star circuit(s). All isolated contact surfaces/groups are connected to a further contact surface(s) outside the component(s). The circuit arrangement has at least two mutually electrically isolated contact surfaces (10) or groups of contact surfaces of identical functionality, whereby the contact surfaces of a group are connected and are arranged on at least one power semiconducting component (1a,b). Each isolated contact surface or group is connected via at least one active and/or passive component (17) to the star point (18) of at least one star circuit and all isolated contact surfaces or groups are connected to at least one further contact surface (16) outside the power semiconducting component(s). AN Independent claim is also included for the following: (a) a method of monitoring power semiconducting components using an inventive circuit arrangement.

Description

Die Erfindung beschreibt eine Schaltungsanordnung sowie ein dazugehöriges Verfahren zur Überwachung des Kontakts von Drahtbond- oder anderer elektrisch leitender Verbindungen mit Leistungshalbleiterbauelementen, insbesondere bei IGBT- und MOSFET-Leistungshalbleiterschaltern, nach den Merkmalen der Ansprüche 1 und 2.The invention describes a circuit arrangement as well as an associated one Procedure for monitoring the contact of wire bonding or other electrically conductive connections with power semiconductor devices, especially in IGBT and MOSFET power semiconductor switches, according to the features of the claims 1 and 2.

Nach dem Stand der Technik sind beispielhaft Drahtbondverbindungen, Lotverbindungen, auch Lotbälle (solder balls) als elektrisch leitende Verbindungen zwischen Substraten und Leistungshalbleiterbauelemente bekannt. Sie gewährleisten die elektrische Verbindung zwischen einem Leistungshalbleiterbauelement und einem Substrat, z.B. einer nach dem direct-copper-bonding hergestellten meist beidseitig kupferkaschierten Keramik (kurz: DCB-Substrat), innerhalb eines Leistungshalbleiter-Moduls, bzw. den Anschluss-Pins (kurz: leadframe) eines diskreten Gehäuses.According to the prior art are exemplary Wire bonds, solder joints, also solder balls (solder balls) as electrically conductive connections between substrates and power semiconductor devices known. They ensure the electrical connection between a power semiconductor device and a substrate, e.g. one prepared by direct copper bonding usually on both sides copper-clad ceramic (in short: DCB substrate), within a power semiconductor module, or the connection pins (short: lead frame) of a discrete package.

In der DE 101 59 020 C1 wird eine Schaltungsanordnung sowie ein zugehöriges Verfahren zur Überwachung von Leistungshalbleiterbauelementen vorgestellt. Hier wird zur Detektion des Ablösens eines Emitterbonddrahtes jeglicher dieser Emitterbonddrähte zu einer isolierten Kontaktfläche auf dem Subrat einstückig verlängert. Eine geeignete Auswerteschaltung überwacht diese Hilfsanschlüsse und detektierte somit das Ablösen eines Emitterbonddrahtes.In the DE 101 59 020 C1 a circuit arrangement and an associated method for monitoring power semiconductor components is presented. Here, in order to detect the detachment of an emitter bonding wire, any one of these emitter bonding wires is integrally extended to an isolated contact surface on the subrate. A suitable evaluation circuit monitors these auxiliary terminals and thus detected the detachment of a Emitterbonddrahtes.

In den 1 und 2 wird der Stand der Technik beispielhaft anhand eines Leistungshalbleitermoduls ohne Kontaktüberwachung elektrisch leitender Verbindungen dargestellt. In 1 sind der prinzipielle Aufbau eines Leistungshalbleitermoduls im Querschnitt sowie gängige Verbindungstechniken gezeigt. Dargestellt ist ein Leistungshalbleiterbauelement (1), die diesem zugewandte und in sich strukturierte erste Kupferfläche (2) des DCB-Substrats, die elektrisch isolierende Keramik (3), die einer Grundplatte oder einem Kühlkörper zugewandte zweite Kupferfläche (4) des DCB-Substrats, die Bodenplatte bzw. der Kühlkörper (5), die Lotverbindung (6) zwischen Leistungshalbleiterbauelement (1) und erster Kupferfläche (2), die Zwischenschicht (7) zwischen zweiter Kupferfläche (4) und Grundplatte oder Kühlkörper (5) und eine Drahtbondverbindung (8) zwischen dem Leistungshalbleiterbauelement und der Kupferfläche (2) des DCB-Substrats. Hierbei ist die Zwischenschicht (7) entweder eine stoffschlüssige Lotverbindung oder eine stoffbündige, wärmeleitende, Schicht. Der Rückseitenkontakt des Leistungshalbleiterbauelements (auf der dem Substrat zugewandten Seite), beispielhaft der Kollektor im Falle eines IGBT als Leistungshalbleiterbauelement (1), mit der ersten Kupferfläche (2), kann mittels einer Lötung (6) realisiert werden. Die vorderseitigen Anschlüsse des Leistungshalbleiterbauelements, beispielhaft das Gate und der Emitter eines IGBT, werden vorzugsweise mittels Drahtbondverbindungen (8) mit jeweils einem oder mehreren zum Teil voneinander isolierten Anschlussgebieten der ersten Kupferfläche (2) des DCB-Substrats verbunden. Der mit Hilfe des Leistungshalbleiterbauelements zu schaltende Strom durchfließt sowohl die großflächige Lotverbindung (6) an der Rückseite des Leistungshalbleiterbauelements, als auch die Drahtbondverbindungen des Emitters (8) an der Vorderseite des Leistungshalbleiterbauelements. Eine auch nur teilweise Zerstörung einer der beiden Verbindungstechniken führt zwangsläufig zum Verlust der Stromtragfähigkeit und folglich zu dessen Ausfall. Der Ausfall ist hierbei häufig nicht durch elektrische Vorgänge verursacht, sondern durch weitere Vorgänge wie beispielhaft mechanische Beanspruchung oder Veränderungen der Werkstoffeigenschaften in Folge thermischer Wechselbelastungen.In the 1 and 2 the state of the art is shown by way of example with reference to a power semiconductor module without contact monitoring of electrically conductive connections. In 1 the basic structure of a power semiconductor module in cross-section and common connection techniques are shown. Shown is a power semiconductor device ( 1 ) which faces this facing and structured first copper surface ( 2 ) of the DCB substrate, the electrically insulating ceramic ( 3 ), a base plate or a heat sink facing the second copper surface ( 4 ) of the DCB substrate, the bottom plate or the heat sink ( 5 ), the solder connection ( 6 ) between power semiconductor device ( 1 ) and first copper surface ( 2 ), the intermediate layer ( 7 ) between second copper surface ( 4 ) and base plate or heat sink ( 5 ) and a wire bond ( 8th ) between the power semiconductor device and the copper surface ( 2 ) of the DCB substrate. Here, the intermediate layer ( 7 ) either a cohesive solder joint or a material-flush, heat-conducting, layer. The rear-side contact of the power semiconductor component (on the side facing the substrate), for example the collector in the case of an IGBT as power semiconductor component ( 1 ), with the first copper surface ( 2 ), by means of a soldering ( 6 ) will be realized. The front-side terminals of the power semiconductor component, for example the gate and the emitter of an IGBT, are preferably connected by means of wire bonding connections (FIG. 8th ) each having one or more terminal areas of the first copper area ( 2 ) of the DCB substrate. The current to be switched with the aid of the power semiconductor component flows through both the large-area solder connection (FIG. 6 ) on the rear side of the power semiconductor component, as well as the wire bond connections of the emitter ( 8th ) at the front of the power semiconductor device. Even a partial destruction of one of the two connection techniques inevitably leads to the loss of current carrying capacity and consequently to its failure. The failure is often not caused by electrical processes, but by other processes such as mechanical stress or changes in material properties due to thermal cycling.

2 zeigt beispielhaft eine mögliche Strukturierung eines DCB-Substrats (9) nach dem Stand der Technik mit den erforderlichen Drahtbondverbindungen und zwei parallel geschalteten Leistungshalbleiterbauelementen (1) auf einer gemeinsamen Leiterfläche. Die Anschlüsse der Leistungshalbleiterbauelemente auf der dem Substrat abgewandten Seite erfolgt über Kontaktflächen auf dessen Oberfläche. Diese werden auch als Bondpads bezeichnet, die unterschiedliche Funktion besitzen. Zum einen führen sie den Hauptstrom und stellen den Bezugsknoten für die Ansteuerschaltung dar. Im Falle eines IGBT werden diese als Emitterbondpad (10) bezeichnet. Zum anderen dienen sie der Steuerung des Leistungshalbleiterbauelements, beispielhaft im Falle eines IGBT als Gatepad (11) bezeichnet. Die Verbindungen zu den isolierten Kupferflächen (18) des DCB-Substrats werden mittels Drahtbondverbindungen (12, 13, 14) realisiert. Die Bonddrähte besitzen dabei ebenfalls unterschiedliche Funktionen. Die zum Führen des Hauptstromes notwendigen Bonddrähte werden als Emitterbonddrähte (14) bezeichnet, die zur Ansteuerung notwendigen Bonddrähte als Gatebonddraht (12), die Verbindung zum Bezugsknoten als Hilfsemitterbonddraht (13). Der Hilfsemitterbonddraht (13) kann beispielhaft als Verlängerung eines Emitterbonddrahtes (14) ausgebildet sein, wobei der Hilfsemitterbonddraht (13) gegenüber einem Emitterbonddraht (14) die Besonderheit besitzt, nicht vom Hauptstrom durchflossen zu werden. Damit werden Gegenkoppeleffekte im Ansteuerstromkreis infolge des Stromflusses im Hauptstromkreis minimiert. Bei Parallelschaltung mehrerer IGBTs ist es auch üblich das Hilfsemitterpotential an der Emittersammelschiene (16) abzugreifen und auf den Hilfsemitterbonddraht zu verzichten. 2 shows by way of example a possible structuring of a DCB substrate ( 9 ) according to the prior art with the required Drahtbondverbindungen and two parallel-connected power semiconductor devices ( 1 ) on a common conductor surface. The connections of the power semiconductor components on the side facing away from the substrate via contact surfaces on the surface thereof. These are also referred to as bond pads, which have different functions. On the one hand, they carry the main current and represent the reference node for the drive circuit. In the case of an IGBT, these are used as emitterbondpad ( 10 ) designated. On the other hand, they serve to control the power semiconductor component, by way of example in the case of an IGBT as a gate pad (FIG. 11 ) designated. The connections to the isolated copper surfaces ( 18 ) of the DCB substrate are connected by wire bonds ( 12 . 13 . 14 ) realized. The bonding wires also have different functions. The bonding wires necessary for guiding the main current are used as emitter bonding wires ( 14 ), the necessary to control bonding wires as a gatebond wire ( 12 ), the connection to the reference node as auxiliary emitter bonding wire ( 13 ). The auxiliary emitter bonding wire ( 13 ) can be exemplified as an extension of a Emitterbonddrahtes ( 14 ), wherein the auxiliary emitter bonding wire ( 13 ) opposite an emitter bonding wire ( 14 ) has the peculiarity, not to be traversed by the main stream. Thus, negative feedback effects in the control circuit due to the current flow in the main circuit are minimized. When connecting several IGBTs in parallel, it is also common for the auxiliary emitter potential at the emitter busbar (FIG. 16 ) and to renounce the auxiliary emitter bonding wire.

Die Gatebonddrähte (12) verbinden die Gatebondpads (11) mit den Gatevorwiderständen (17), die auf der Gatesammelschiene (18) angeordnet sind. Nach dem Stand der Technik können die Gatewiderstände (17) auch in das Leistungshalbleiterbauelement integriert werden, dann werden die Gatebondpads (11) direkt mit der Gatesammelschiene (18) verbunden.The gatebonded wires ( 12 ) connect the gatebond pads ( 11 ) with the gate resistors ( 17 ), which on the Gatesammelschiene ( 18 ) angeord are net. In the prior art, the gate resistances ( 17 ) are also integrated into the power semiconductor component, then the gatebond pads ( 11 ) directly with the Gatesammelschiene ( 18 ) connected.

Das Ablösen eines Emitterbonddrahtes (14) bewirkt eine Unterbrechung des Stromflusses über den abgelösten Bonddraht. Infolgedessen teilt sich der Strom auf die übrigen Emitterbonddrähte auf. Das führt zu einer steigenden Belastung und erhöhten Ausfallwahrscheinlichkeit der bisher intakten Emitterbonddrähte (14). In Folge lösen sich weitere Emitterbonddrähte (14) ab, bis keinerlei Verbindung von der Emittersammelschiene (16) zu den Emitterbondpads (10) des Halbleiterbauelements mehr besteht.The detachment of an emitter bonding wire ( 14 ) causes an interruption of the current flow over the detached bonding wire. As a result, the current splits to the remaining emitter bonding wires. This leads to an increasing load and increased probability of failure of the hitherto intact emitter bonding wires ( 14 ). As a result, further emitter bond wires ( 14 ), until no connection from the emitter busbar ( 16 ) to the emitter bond pads ( 10 ) of the semiconductor device is more.

In Leistungshalbleitermodulen höherer Leistung sind in der Regel mehrere Leistungshalbleiterbauelemente parallel geschaltet. Im Falle des Ausfalls aller Emitterbonddrähte eines Chips kommt es dann in der Regel zum sofortigen Ausfall des Moduls. Falls das Modul nicht sofort ausfällt erhöht sich die Belastung der noch intakten Leistungshalbleiterbauelemente, was wiederum deren Lebensdauer vermindert. In weiterer Folge lösen sich von weiteren Leistungshalbleiterbauelementen die Bonddrähte ab, bis es zur Zerstörung aller Leistungshalbleiterbauelementen infolge elektrischer oder thermischer Überlastung kommt.In power semiconductor modules of higher power As a rule, several power semiconductor components are parallel connected. In case of failure of all emitter bond wires of a Chips are then usually the immediate failure of the module. If the module does not fail immediately elevated the load of the still intact power semiconductor components, which in turn reduces their life. In a further consequence dissolve from further power semiconductor components, the bonding wires from, to it to destruction all power semiconductor components due to electrical or thermal overload comes.

Nach dem Stand der Technik sind auch Ausfallindikatoren für Leistungsmodule zu Diagnosezwecken und zur Ausfallfrüherkennung bekannt. So bewirkt eine sich lösende Chiplötung wie auch sich ablösende Bonddrähte eine Erhöhung der Flussspannung der Leistungshalbleiter im eingeschalteten Zustand bzw. eine Zunahme des thermischen Widerstandes. Diese Größen sind allerdings im Betrieb nicht zugänglich.According to the state of the art are too Failure indicators for Power modules for diagnostic purposes and for early failure detection known. So does a loosening Chiplötung as well as peeling off Bond wires an increase the forward voltage of the power semiconductor in the on state or an increase in the thermal resistance. These sizes are however not accessible during operation.

Auch sind beispielhaft aus der EP 0 752 593 A2 Verfahren bekannt, die eine Wechselspannung einer bestimmten Frequenz über eine Drahtbondverbindung leiten und aus einer Messung und Analyse der entstehenden Oberwellen auf defekte Bondverbindungen schließen. Diese Verfahren sind allerdings bisher nur als Sondermessungen außerhalb des Betriebes möglich.Also are exemplary from the EP 0 752 593 A2 Methods are known, which conduct an AC voltage of a certain frequency over a wire bond and conclude from a measurement and analysis of the resulting harmonics on defective bonds. However, these methods have so far only been possible as special measurements outside the company.

Weiterhin sind Vorrichtungen zur Detektion des Bonddrahtabhebens auf der Grundlage einer mechanischen Auswertung bekannt. Dabei wird die Haftung der Bondverbindungen über Federkräfte gemessen. Eine Zuverlässigkeitserhöhung lässt sich allerdings nur mit hohem technischen Aufwand, hohen Kosten und dafür benötigtem Volumen erreichen. Auch dieses Verfahren ist, wie alle bisher genannten, nur als Laboraufbau bekannt.Furthermore, devices for Detection of bonding wire lifting on the basis of a mechanical Evaluation known. The adhesion of the bond connections is measured by spring forces. An increase in reliability can be but only with high technical effort, high costs and required volume to reach. Also, this method is, as all previously mentioned, only known as laboratory setup.

Die vorliegende Erfindung hat die Aufgabe eine Schaltungsanordnung sowie ein zugehöriges Verfahren vorzustellen, um den Kontaktausfall von elektrisch leitenden Verbindungen, speziell Drahtbondverbindungen, einer Kontaktfläche eines Halbleiterbauelements oder einer Gruppe von elektrisch leitend verbundenen Kontakfflächen eines Halbleiterbauelements zu einer weiteren Kontaktfläche außerhalb des Halbleiterbauelements, beispielhaft auf dem Substrat, der durch die teilweise oder vollständige Unterbrechung dieser elektrisch leitenden Verbindung entsteht, während des Betriebs zu detektieren.The present invention has the Task to present a circuit arrangement and an associated method, to the contact failure of electrically conductive connections, specifically Wire bonds, a contact surface of a semiconductor device or a group of electrically conductive contact surfaces of a Semiconductor device to another contact surface outside of the semiconductor device, exemplified on the substrate, by the partial or complete interruption this electrically conductive connection arises during the To detect operation.

Diese Aufgabe wird gelöst durch die Maßnahmen der Ansprüche 1 und 2. Weitere vorteilhafte Ausgestaltungen sind in den Unteransprüchen genannt.This task is solved by the measures the claims 1 and 2. Further advantageous embodiments are mentioned in the subclaims.

Der grundlegende erfinderische Gedanke liegt in einer Schaltungsanordnung bestehend aus mindestens einem Leistungshalbleiterbauelement und mindestens zwei voneinander elektrisch getrennten Kontaktflächen gleicher Funktionalität und/oder elektrisch getrennten Gruppen von Kontakfflächen gleicher Funktionalität. Jedes Leistungshalbleiterbauelement weist mindestens eine derartige Kontakffläche auf. Unter einer Gruppe von Kontakfflächen soll eine Mehrzahl von Kontakfflächen verstanden werden, die direkt miteinander elektrisch leitend verbunden sind und auf dem gleichen Leistungshalbleiterbauelement angeordnet sind. Weiterhin weist die Schaltungsanordnung mindestens einen Sternpunkt auf. Jede Kontakffläche und/oder jede elektrisch getrennte Gruppe von Kontakfflächen ist über mindestens ein aktives und/oder passives Bauelement mit diesem Sternpunkt verbunden.The basic innovative thought lies in a circuit arrangement consisting of at least one power semiconductor component and at least two electrically separate contact surfaces of the same Functionality and / or electrically separated groups of Kontakfflächen same functionality. each Power semiconductor component has at least one such contact surface. Under a group of contact areas should a plurality of Kontakfflächen be understood that directly connected electrically conductive are and arranged on the same power semiconductor device are. Furthermore, the circuit arrangement has at least one star point on. Every contact surface and / or any electrically separate group of contact areas is over at least an active and / or passive component connected to this star point.

Weiterhin weist die Schaltungsanordnung noch eine Kontakffläche außerhalb der Leistungshalbleiterbauelemente, beispielhaft auf dem Substrat auf, die mit den Kontakfflächen auf den Leistungshalbleiterbauelementen verbunden ist, dies kann beispielhaft die Emittersammelschiene sein.Furthermore, the circuit still has a contact surface outside the power semiconductor devices, exemplified on the substrate, the ones with the contact surfaces is connected to the power semiconductor devices, this can be exemplified the emitter busbar.

Das Verfahren zur Überwachung einer Unterbrechung einer Verbindung zwischen einer Kontaktfläche oder einer Gruppe von Kontaktflächen auf Leistungshalbleiterbauelementen und einer weiteren Kontaktfläche außerhalb des Halbleiterbauelements basiert auf der Detektion einer Potentialdifferenz zwischen dem oder den Sternpunkten und der Kontaktfläche außerhalb des Halbleiterbauelements.The procedure for monitoring an interruption of a connection between a contact surface or a group of contact surfaces on power semiconductor devices and another contact surface outside of the semiconductor device is based on the detection of a potential difference between the star point (s) and the contact surface outside of the semiconductor device.

Spezielle Ausgestaltungen der erfinderischen Lösungen werden an Hand der 3 bis 12 erläutert.Specific embodiments of the inventive solutions are based on the 3 to 12 explained.

3 zeigt eine gegenüber dem Stand der Technik nach 2 erfinderisch veränderte Schaltungsanordnung. 3 shows a comparison with the prior art 2 inventive modified circuit arrangement.

4 zeigt das elektrische Netzwerk der erfinderischen Schaltungsanordnung nach 3 ohne Kontaktausfall. 4 shows the electrical network of the inventive circuit arrangement 3 without contact failure.

5 zeigt das elektrische Netzwerk der erfinderischen Schaltungsanordnung nach 3 mit Kontaktausfall. 5 shows the electrical network of the inventive circuit arrangement 3 With Contact failure.

6 zeigt für einen Ein- und Ausschaltzyklus eines IGBT die Strom- und Spannungsverläufe im Netzwerk nach 4. 6 shows the current and voltage curves in the network for an on and off cycle of an IGBT 4 ,

7 zeigt für einen Ein- und Ausschaltzyklus eines IGBT die Strom- und Spannungsverläufe im Netzwerk nach 5. 7 shows the current and voltage curves in the network for an on and off cycle of an IGBT 5 ,

8 zeigt das elektrische Netzwerk der erfinderische Schaltungsanordnung für vier Leistungshalbleiterbauelemente in zwei Gruppen. 8th shows the electrical network of the inventive circuit arrangement for four power semiconductor devices in two groups.

9 zeigt ein Leistungshalbleiterbauelement (IGBT) mit zellulärem Aufbau nach dem Stand der Technik. 9 shows a power semiconductor device (IGBT) with cellular structure according to the prior art.

10 zeigt eine erfinderische Schaltungsanordnung als Teil eines Leistungshalbleiterbauelement. 10 shows an inventive circuit arrangement as part of a power semiconductor device.

11 zeigt eine erfinderische Schaltungsanordnung wobei auch zusätzliche Verbindungen zum Sternpunkt überwacht werden. 11 shows an inventive circuit arrangement wherein also additional connections to the neutral point are monitored.

12 zeigt eine erfinderische Schaltungsanordnung für vier Leistungshalbleiterbauelemente in zwei Gruppen. 12 shows an inventive circuit arrangement for four power semiconductor devices in two groups.

3 bis 8 zeigen die erfinderische Lösung anhand eines Leistungshalbleitermoduls vergleichbar denjenigen aus 1 und 2. Hierbei entsprechen die Gruppen von Kontaktflächen des Anspruchs 1 den Emitterbondpads jedes der einzelnen IGBT Leistungshalbleiterbauelemente. Die Emittersammelschiene entspricht der weiteren Kontaktfläche außerhalb des Halbleiterbauelements. 3 to 8th show the inventive solution based on a power semiconductor module comparable to those 1 and 2 , Here, the groups of contact surfaces of claim 1 correspond to the emitter bonding pads of each of the individual IGBT power semiconductor devices. The emitter busbar corresponds to the further contact area outside the semiconductor component.

3 zeigt eine gegenüber dem Stand der Technik nach 2 erfinderisch veränderte Schaltungsanordnung. Hierzu wurde ein weiterer kupferkaschierter Bereich (22) auf dem DCB-Substrat (9) angeordnet. Jeder IGBT ist mittels eines zusätzlichen Emitterbonddrahtes (20) und über einen Widerstand (21) mit diesem weiteren kupferkaschierten Bereich (22) verbunden. Diese Widerstände (21) sind dabei auf der von den anderen Kupferflächen isolierten Kupferfläche (22) angeordnet. Die Kupferfläche (22) stellt somit den Sternpunkt einer Sternschaltung dar und wird mit einer Auswerteschaltung verbunden. 3 shows a comparison with the prior art 2 inventive modified circuit arrangement. For this purpose, another copper-clad area ( 22 ) on the DCB substrate ( 9 ) arranged. Each IGBT is connected by means of an additional emitter bonding wire ( 20 ) and a resistor ( 21 ) with this further copper-clad area ( 22 ) connected. These resistances ( 21 ) are on the copper surface isolated from the other copper surfaces ( 22 ) arranged. The copper surface ( 22 ) thus represents the star point of a star connection and is connected to an evaluation circuit.

4 zeigt das elektrische Netzwerk der erfinderischen Schaltungsanordnung nach 3 ohne Kontaktausfall einer Drahtbondverbindung. Durch die niederohmige Verbindung der Emitter der IGBTs mit dem Sternpunkt besteht im statischen Fall, d.h. in dem Zeitraum in dem der IGBT seinen Schaltzustand nicht ändert, kein signifikanter Potentialunterschied zwischen der Emittersammelschiene (16), dem Hilfsemitteranschluss (19) und dem Sternpunkt des Widerstandsnetzwerks (22). 4 shows the electrical network of the inventive circuit arrangement 3 without contact failure of a wire bond connection. Due to the low-resistance connection of the emitters of the IGBTs to the neutral point, there is no significant potential difference between the emitter busbar in the static case, ie in the period in which the IGBT does not change its switching state ( 16 ), the auxiliary emitter terminal ( 19 ) and the neutral point of the resistor network ( 22 ).

5 zeigt das elektrische Netzwerk der erfinderischen Schaltungsanordnung nach 3 mit Kontaktausfall aller Emitterbonddrähte eines IGBTs. Damit besteht von den Emitterbondpads (10) dieses IGBTs (1a) keine direkte Verbindung zur Emitter-Sammelschiene (16). Ausschließlich über den zusätzlichen Emitterbonddraht (20) dieses IGBTs (1a), über das Widerstandsnetzwerk, gebildet aus den Widerständen (21) auf der isolierten Kupferfläche (22), den zusätzlichen Emitterbonddraht (20) des anderen IGBTs (1b) sowie dessen Emitterbonddrähten (14) besteht eine leitenden Verbindung zur Emittersammelschiene (16). Dadurch erfährt der Emitter des IGBT (1a), dessen Bonddrähte sich gelöst haben, eine Stromgegenkopplung über das Widerstandsnetzwerk der Widerstände (21) auf der isolierten Kupferfläche (22). Diese Gegenkopplung begrenzt einerseits den Strom durch den fehlerbehafteten IGBT, führt aber auch zu Spannungsabfällen über den Widerständen (21). 5 shows the electrical network of the inventive circuit arrangement 3 with contact failure of all emitter bonding wires of an IGBT. This consists of the emitter bond pads ( 10 ) of this IGBT ( 1a ) no direct connection to the emitter busbar ( 16 ). Only via the additional emitter bonding wire ( 20 ) of this IGBT ( 1a ), via the resistor network formed by the resistors ( 21 ) on the isolated copper surface ( 22 ), the additional emitter bonding wire ( 20 ) of the other IGBT ( 1b ) as well as its emitter bonding wires ( 14 ) there is a conductive connection to the emitter busbar ( 16 ). As a result, the emitter of the IGBT ( 1a ), whose bonding wires have come loose, a negative current feedback via the resistor network of the resistors ( 21 ) on the isolated copper surface ( 22 ). This negative feedback limited on the one hand the current through the faulty IGBT, but also leads to voltage drops across the resistors ( 21 ).

Eine Detektion kann nun dadurch erfolgen, dass der Potentialunterschied zwischen dem Sternpunkt (22) und der Emittersammelschiene (16) oder dem Hilfsemitteranschluss (19) ausgewertet wird.A detection can now take place in that the potential difference between the star point ( 22 ) and the emitter busbar ( 16 ) or the auxiliary emitter terminal ( 19 ) is evaluated.

6 zeigt für einen Ein- und Ausschaltzyklus eines IGBT die Strom- und Spannungsverläufe im Netzwerk nach 4. Dargestellt sind die zeitlichen Verläufe des Stromes durch die beiden IGBTs (23), der Spannung über den IGBTs (24), der Spannung am Gate der IGBTs (25) sowie der Spannung am Sternpunkt (26). Dabei steigt der Laststrom (23) von Null beginnend bis zum Abschalten der IGBTs auf etwa 20A. Abgesehen von kurzen Impulsen während der Schaltflanken (40, 41) ist die Spannung (26) am Sternpunkt (22) sehr gering. 6 shows the current and voltage curves in the network for an on and off cycle of an IGBT 4 , Shown are the time courses of the current through the two IGBTs ( 23 ), the voltage across the IGBTs ( 24 ), the voltage at the gate of the IGBTs ( 25 ) as well as the voltage at the star point ( 26 ). The load current increases ( 23 ) from zero to turn off the IGBTs to about 20A , Apart from short pulses during the switching edges ( 40 . 41 ) is the voltage ( 26 ) at the star point ( 22 ) very low.

7 zeigt für einen Ein- und Ausschaltzyklus eines IGBT die Strom- und Spannungsverläufe im Netzwerk nach 5. Im Vergleich zu 6 ist der unterschiedliche Verlauf der Spannung (26) am Sternpunkt während des gesamten dargestellten Zeitintervalls zu erkennen. Beispielsweise steigt die Spannung im eingeschalteten Zustand hier bis auf Werte von 900 mV (42). Auch während der Abschaltverzögerungszeit ist ein sehr deutlicher Anstieg der Spannung am Sternpunkt (26) zu erkennen (43). 7 shows the current and voltage curves in the network for an on and off cycle of an IGBT 5 , Compared to 6 is the different course of the tension ( 26 ) at the star point during the entire time interval shown. For example, the voltage in the switched-on state rises up to values of 900 mV ( 42 ). Even during the switch-off delay time is a very significant increase in the voltage at the star point ( 26 ) ( 43 ).

Je größer die Anzahl an parallel geschalteten IGBTs ist, desto kleiner und somit schwerer auswertbar wird das elektrische Signal am Sternpunkt (22). Dies kann verbessert werden indem das entnommene Signal einer Integratorschaltung zugeführt wird, was zur Steigerung der Störsicherheit und damit der sicheren Detektion führt.The larger the number of IGBTs connected in parallel, the smaller and therefore more difficult to evaluate the electrical signal at the neutral point ( 22 ). This can be improved by supplying the extracted signal to an integrator circuit, which leads to an increase in interference immunity and thus reliable detection.

Weiterhin kann die Sternschaltung mit Dioden gebildet werden. Dann ist das Signal am Sternpunkt unabhängig von der Anzahl der parallelgeschalteten Bauelemente. In diesem Fall wäre es vorteilhaft einen Stromfluss vom Sternpunkt zur Auswerteschaltung zu detektieren.Furthermore, the star connection be formed with diodes. Then the signal at the neutral point is independent of the number of parallel-connected components. In this case would it be advantageously a current flow from the neutral point to the evaluation circuit to detect.

8 zeigt das elektrische Netzwerk der erfinderische Schaltungsanordnung für vier Leistungsbauelemente in zwei Gruppen, wobei eine Mehrzahl, hier zwei, Sternschaltungen ausgebildet sind für vier Leistungsbauelemente (1a, 1b, 1c, 1d). Die Auskopplung des Signals kann einerseits analog 5 zwischen den Punkten A und C bzw. B und C erfolgen. Bei symmetrischem Aufbau ist es auch vorteilhaft das Signal zwischen den Punkten A und B zu detektieren und auszuwerten. 8th shows the electrical network of the inventive circuit arrangement for four power devices in two groups, wherein a plurality, here two, star circuits are formed for four power devices ( 1a . 1b . 1c . 1d ). The decoupling of the signal on the one hand analog 5 between points A and C or B and C. In a symmetrical structure, it is also advantageous to detect and evaluate the signal between points A and B.

Die bisher genannten Ausgestaltung der erfinderischen Schaltungsanordnung sowie des erfinderischen Verfahrens weisen die Vorteile auf, dass das Verfahren keinerlei Änderungen der Leistungshalbleiterbauelemente, sondern lediglich geringfügiger Änderungen der Aufbau- und Verbindungstechnik bedarf sowie einer relativ einfachen Auswerteschaltung, die beispielsweise ergänzender Bestandteil der Ansteuer- und Überwachungsschaltung des Leistungshalbleitermoduls ist.The previously mentioned embodiment the inventive circuit arrangement as well as the inventive Procedures have the advantages that the process does not change anything the power semiconductor devices, but only minor changes The assembly and connection technology needs and a relatively simple Evaluation circuit which, for example, is a supplementary component of the control and monitoring circuit of the power semiconductor module.

Leistungshalbleiterbauelemente nach dem Stand der Technik, wie beispielsweise Leistungs-Bipolartransistoren, IGBTs, MOS-Leistungstransistoren und Thyristoren sind überwiegend zellulär aufgebaut. Unter zellulärem Aufbau ist dabei zu verstehen, dass Dotiergebiete oder Teilstrukturen mit jeweils gleicher elektrischer Funktion mindestens zweifach als räumlich getrennte Anordnungen innerhalb des Leistungsbauelements ausgebildet werden. Im Falle eines Bipolartransistors können dies beispielsweise Emitterdotiergebiete sein, die als Streifen, Vierecke, Sechsecke etc. mehrfach im Basisdotiergebiet angeordnet sind. Im Falle eines IGBTs wird beispielsweise die gesamte MOS-Struktur mehrfach innerhalb des Substratgebiets ausgebildet.Power semiconductor components according to In the prior art, such as power bipolar transistors, IGBTs, MOS power transistors and thyristors are predominant cellular built up. Under cellular Construction is understood to mean that doping regions or substructures each with the same electrical function at least twice as spatial separate arrangements formed within the power device become. In the case of a bipolar transistor, this can be, for example, emitter doping regions be as strips, squares, hexagons, etc. several times in Basisdotiergebiet are arranged. In the case of an IGBT, for example, the entire MOS structure formed multiple times within the substrate region.

Kennzeichnend für alle diese Strukturen ist, dass die Haupt- und Steuerelektroden der zellulären Elemente mittels elektrisch leitfähiger Verbindungen miteinander verbunden werden. Im Falle eines IGBTs sind beispielsweise alle Emitter-/Bulkgebiete, Kollektorgebiete und Gates durch eine jeweilige Metallisierungsschicht auf dem IGBT verbunden. Ist dies nicht der Fall, erfolgt die Verbindung über Bonddrähte.Characteristic of all these structures is that the main and control electrodes of the cellular elements by means of electrical conductive Connections are interconnected. In the case of an IGBT are For example, all emitter / bulk areas, collector areas and gates connected by a respective metallization layer on the IGBT. If this is not the case, the connection is made via bonding wires.

9 zeigt ein Leistungshalbleiterbauelement (IGBT) (1) mit zellulärem Aufbau nach dem Stand der Technik in Draufsicht. Dargestellt ist schematisch das Emittermetallisierungsgebiet (28), die IGBT- Zellen, (29), die Emitterbondpads (10) und das Gatebondpad (11). 9 shows a power semiconductor device (IGBT) ( 1 ) with a cellular structure according to the prior art in plan view. Shown schematically is the emitter metallization region ( 28 ), the IGBT cells, ( 29 ), the emitter bond pads ( 10 ) and the gatebondpad ( 11 ).

10 zeigt die erfinderische Schaltungsanordnung anhand eines gegenüber dem Stand der Technik veränderten IGBT Leistungshalbleiterbauelements. Hierbei entsprechen die Kontaktflächen des Anspruchs 1 den beiden Emitterbondpads dieses IGBTs. Eine optionale zusätzliche Kontaktfläche auf dem IGBT entspricht dem Sternpunkt, der mit der Auswerteschaltung verbunden wird. Die Emitterbondpads werden wie oben beschrieben mit der Emittersammelschiene als weitere Kontaktfläche außerhalb des Halbleiterbauelements verbunden. 10 shows the inventive circuit arrangement with reference to a modified compared to the prior art IGBT power semiconductor device. In this case, the contact surfaces of claim 1 correspond to the two emitter bond pads of this IGBT. An optional additional contact area on the IGBT corresponds to the neutral point which is connected to the evaluation circuit. As described above, the emitter bonding pads are connected to the emitter busbar as a further contact area outside the semiconductor component.

Der IGBT (27) ist gegenüber dem Stand der Technik verändert in der Formgebung des Emittermetallisierungsgebiet (28a, 28b). Das Emittermetallisierungsgebiet ist hierzu in zwei voneinander elektrisch getrennte Teilgebiete der Emittermetallisierung (28a, 28b) aufgeteilt. Eine Aufteilung in mehr als zwei Teilgebiete ist ebenso in entsprechender Weise möglich. An jedes Teilgebiet der Emittermetallisierung (28a, 28b) wird nur ein bestimmter Teil der IGBT-Zellen (29) angeschlossen.The IGBT ( 27 ) is changed from the prior art in the shape of the Emittermetallisierungsgebiet ( 28a . 28b ). For this purpose, the emitter metallization region is divided into two mutually electrically separate subregions of the emitter metallization ( 28a . 28b ) divided up. A division into more than two subareas is likewise possible in a corresponding manner. To each subfield of emitter metallisation ( 28a . 28b ) only a certain part of the IGBT cells ( 29 ) connected.

Bei dieser Ausgestaltung der erfinderischen Schaltungsanordnung kann mit einer Anordnung nach 3 der Kontaktverlust jedes elektrisch getrennten Emitterbondpads detektiert werden.In this embodiment of the inventive circuit arrangement can with an arrangement 3 the contact loss of each electrically separated emitter bonding pad can be detected.

Weitere Vorteile ergeben sich, wenn die aktiven oder passiven elektronischen Bauelemente der Sternschaltung in das Leistungshalbleiterbauelement integriert werden. Beispielsweise sind im Falle eines IGBTs Widerstände (30) oder Dioden mittels dotierten Polysilizium-Gebieten realisierbar. Jedes Teilgebiet der Emittermetallisierung (28a, 28b) wird nun über je ein integriertes aktives oder passives elektronisches Bauelement (30) mit einer zusätzlichen weiteren Kontaktfläche (31) auf dem IGBT verbunden, die von den übrigen Metallisierungsgebieten des IGBT elektrisch getrennt ist. Analog zur Verfahrensweise in 3 wird nun die weitere Kontaktfläche (31) mit der Auswerteschaltung verbunden. Das Abheben der Bonddrähte von einem Emitterbondpad führt analog zu 5 zu Spannungsabfällen über den integrierten Widerständen (30) im IGBT. Die Detektion kann beispielsweise wiederum dadurch erfolgen, dass der Potentialunterschied zwischen der weiteren Kontaktfläche (31) und der Emittersammelschiene (16) oder dem Hilfsemitteranschluss (19) ausgewertet wird.Further advantages result when the active or passive electronic components of the star connection are integrated into the power semiconductor component. For example, in the case of an IGBT, resistors ( 30 ) or diodes can be realized by means of doped polysilicon areas. Each subfield of emitter metallisation ( 28a . 28b ) will now each have an integrated active or passive electronic component ( 30 ) with an additional further contact surface ( 31 ) on the IGBT, which is electrically isolated from the other metallization regions of the IGBT. Analogous to the procedure in 3 Now the further contact area ( 31 ) connected to the evaluation circuit. The lifting of the bonding wires from an emitter bonding pad leads analogously 5 to voltage drops across the integrated resistors ( 30 ) in the IGBT. The detection can, for example, again take place in that the potential difference between the further contact surface ( 31 ) and the emitter busbar ( 16 ) or the auxiliary emitter terminal ( 19 ) is evaluated.

11 zeigt eine weitere erfinderische Anordnung für zwei Leistungshalbleiterbauelemente, beispielhaft für IGBTs. Die korrekte Funktion der zusätzlichen Emitterbonddrähte (20) und des Hilfsemitterbonddrahts (13) kann hierbei ermittelt werden, indem der Widerstandswert zwischen den Punkten A und C mit einer entsprechenden Messschaltung (33, 34) ermittelt wird. 11 shows a further inventive arrangement for two power semiconductor devices, for example, IGBTs. The correct function of the additional emitter bonding wires ( 20 ) and the auxiliary emitter bonding wire ( 13 ) can be determined in this case by the resistance value between the points A and C with a corresponding measuring circuit ( 33 . 34 ) is determined.

12 zeigt eine erfinderische Schaltungsanordnung für vier Leistungshalbleiterbauelemente, beispielhaft für IGBTs, mit zwei Stemschaltungen, mit der ebenfalls das Vorhandensein einer leitfähigen Verbindung vom Sternpunkt (22) der Sternschaltungen zu den Kontaktflächen der Leistungshalbleiterbauelemente und zur Auswerteschaltung überwacht werden kann. 12 shows an inventive circuit arrangement for four power semiconductor components, for example for IGBTs, with two Stemschaltungen, with also the presence of a conductive connection from the neutral point ( 22 ) of the star circuits to the contact surfaces of the power semiconductor components and the evaluation circuit can be monitored.

Die Detektion ist hier auf sehr einfache Weise möglich, da das Prinzip einer Messbrücke angewandt werden kann. Die Messbrücke wird durch die beiden Widerstände am Punkt K (32a, 32b) und den beiden Gruppen parallelgeschalteter Widerständen (21) an den Emittern der IGBTs gebildet. Zwischen den Punkten K und C wird ein elektrisches Signal, z.B. eine Spannung, angelegt. Sowohl der Ausfall der Emitterbonddrähte (14) bzw. der zusätzlichen Emitter-Bonddrähte (20) sowie der Verbindung zwischen Sternpunkt (22) und Auswerteschaltung führen zu einem Verlust des Gleichgewichts der Brücke, was als elektrisches Signal beispielsweise zwischen der Punkten A und B detektiert werden kann. Analog kann auch der Verlust des Hilfsemitterbonddrahtes (13) überwacht werden, wenn er wie in 11 separat herausgeführt ist.The detection is possible here in a very simple way, since the principle of a measuring bridge can be used. The measuring bridge is replaced by the two resistors at point K ( 32a . 32b ) and the two groups of resistors connected in parallel ( 21 ) formed at the emitters of the IGBTs. Between points K and C, an electrical signal, eg a voltage, is applied. Both the failure of the emitter bond wires ( 14 ) or the additional emitter bonding wires ( 20 ) as well as the connection between star point ( 22 ) and evaluation circuit lead to a loss of balance of the bridge, which can be detected as an electrical signal, for example, between the points A and B. Similarly, the loss of the auxiliary emitter bonding wire ( 13 ) be supervised if he like in 11 is led out separately.

Claims (7)

Schaltungsanordnung bestehend aus mindestens zwei voneinander elektrisch getrennten Kontaktflächen (10) gleicher Funktionalität oder mindestens zwei voneinander elektrisch getrennten Gruppen von Kontaktflächen (10) gleicher Funktionalität, wobei die Kontaktflächen einer Gruppe elektrisch leitend miteinander verbunden sind, diese Kontaktflächen (10) auf mindestens einem Leistungshalbleiterbauelement (1, 27) angeordnet sind und jede elektrisch getrennte Kontaktfläche oder jede elektrisch getrennte Gruppe von Kontaktflächen über mindestens ein aktives und/oder passives Bauelement (17, 30) mit dem Sternpunkt (18, 31) mindestens einer Sternschaltung verbunden ist und alle elektrisch getrennten Kontaktflächen oder alle elektrisch getrennten Gruppen von Kontaktflächen mit mindestens einer weiteren, außerhalb des/der Leistungshalbleiterbauelements/e angeordneten, Kontaktfläche (16, 19) verbunden sind.Circuit arrangement consisting of at least two electrically isolated contact surfaces ( 10 ) of the same functionality or at least two mutually electrically separated groups of contact surfaces ( 10 ) the same functionality, wherein the contact surfaces of a group are electrically connected to each other, these contact surfaces ( 10 ) on at least one power semiconductor component ( 1 . 27 ) are arranged and each electrically separate contact surface or each electrically separate group of contact surfaces via at least one active and / or passive component ( 17 . 30 ) with the star point ( 18 . 31 ) is connected to at least one star connection and all electrically separated contact surfaces or all electrically separated groups of contact surfaces with at least one further, outside the / the power semiconductor device / e arranged contact surface ( 16 . 19 ) are connected. Verfahren zur Überwachung mit einer Schaltungsanordnung nach Anspruch 1, wobei die Potentialdifferenz zwischen dem oder den Sternpunkten (18, 31) und der weiteren Kontaktfläche (16, 19) außerhalb des Leistungshalbleiterbauelements überwacht wird und das gewonnene Signal zur Detektion des Ausfalls eines oder einer Mehrzahl elektrisch leitender Verbindungen zu einem Leistungshalbleiterbauelement verwendet wird.Method for monitoring with a circuit arrangement according to claim 1, wherein the potential difference between the star point (s) ( 18 . 31 ) and the further contact surface ( 16 . 19 ) is monitored outside the power semiconductor device and the recovered signal is used to detect the failure of one or a plurality of electrically conductive connections to a power semiconductor device. Schaltungsanordnung nach Anspruch 1, wobei die Kontaktflächen der Leistungshalbeiterbauelemente mit der Sternschaltung und/oder mit der weiteren Kontaktfläche (16, 19) außerhalb des Leistungshalbleiterbauelements mittels elektrisch leitender Verbindungen (12, 13, 14) verbunden sind.Circuit arrangement according to claim 1, wherein the contact surfaces of the power semiconductor components with the star connection and / or with the further contact surface ( 16 . 19 ) outside the power semiconductor device by means of electrically conductive connections ( 12 . 13 . 14 ) are connected. Schaltungsanordnung nach Anspruch 3, wobei die elektrisch leitenden Verbindungen (12, 13, 14) Drahtbondverbindungen sind.Circuit arrangement according to Claim 3, in which the electrically conductive connections ( 12 . 13 . 14 ) Wire bonds are. Schaltungsanordnung nach Anspruch 1 wobei das/oder die Leistungshalbleiterbauelement/e (1) IGBT oder MOSFET/s Transistoren sind.Circuit arrangement according to claim 1, wherein the / or the power semiconductor component / s ( 1 ) IGBT or MOSFET / s transistors are. Schaltungsanordnung nach Anspruch 1 wobei das oder die Leistungshalbleiterbauelement/e (27) IGBT/s oder MOSFET/s Transistor/en sind mit je mindestens zwei elektrisch voneinander getrennten Kontaktflächen (10) und diese Kontaktflächen internen Gruppen von Zellen (29) zugeordneten sind und diese Kontaktflächen mittels mindestens je einem in das Halbleiterbauelement (27) integrierten aktiven und/oder passiven Bauelement (30) mit einem auf dem Leistungshalbleiterbauelement (27) angeordnetem Sternpunkt (31) verbunden sind.Circuit arrangement according to Claim 1, in which the one or more power semiconductor components / e ( 27 ) IGBT / s or MOSFET / s transistor (s) are each provided with at least two electrically isolated contact surfaces ( 10 ) and these contact surfaces internal groups of cells ( 29 ) and these contact surfaces by means of at least one each in the semiconductor device ( 27 ) integrated active and / or passive component ( 30 ) with one on the power semiconductor device ( 27 ) arranged star point ( 31 ) are connected. Schaltungsanordnung nach Anspruch 1 wobei eine Mehrzahl von Sternschaltungen zusammen mit weiteren passiven und/oder aktiven Bauelementen (32) eine Brückenschaltung bilden und das elektrische Signal an der Brückenschaltung das zu überwachende ist.Circuit arrangement according to claim 1, wherein a plurality of star circuits together with further passive and / or active components ( 32 ) form a bridge circuit and the electrical signal to the bridge circuit is to be monitored.
DE10249712A 2002-10-25 2002-10-25 Circuit for monitoring power semiconducting components has each isolated contact surface/group connected via active and/or passive component(s) to star circuit(s) star point, external contact surface Expired - Fee Related DE10249712B3 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE10249712A DE10249712B3 (en) 2002-10-25 2002-10-25 Circuit for monitoring power semiconducting components has each isolated contact surface/group connected via active and/or passive component(s) to star circuit(s) star point, external contact surface
DE10316357A DE10316357B4 (en) 2002-10-25 2003-04-10 Method for monitoring power semiconductor components
DK03023086T DK1414066T3 (en) 2002-10-25 2003-10-15 Method for monitoring power semiconductor components
ES03023086T ES2328124T3 (en) 2002-10-25 2003-10-15 PROCEDURE FOR THE SUPERVISION OF POWER SEMICONDUCTOR ELEMENTS.
AT03023086T ATE438199T1 (en) 2002-10-25 2003-10-15 METHOD FOR MONITORING POWER SEMICONDUCTOR COMPONENTS
DE50311749T DE50311749D1 (en) 2002-10-25 2003-10-15 Method for monitoring power semiconductor components
EP03023086A EP1414066B1 (en) 2002-10-25 2003-10-15 Method for monitoring semiconductor power elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10249712A DE10249712B3 (en) 2002-10-25 2002-10-25 Circuit for monitoring power semiconducting components has each isolated contact surface/group connected via active and/or passive component(s) to star circuit(s) star point, external contact surface

Publications (1)

Publication Number Publication Date
DE10249712B3 true DE10249712B3 (en) 2004-03-25

Family

ID=31896361

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10249712A Expired - Fee Related DE10249712B3 (en) 2002-10-25 2002-10-25 Circuit for monitoring power semiconducting components has each isolated contact surface/group connected via active and/or passive component(s) to star circuit(s) star point, external contact surface

Country Status (1)

Country Link
DE (1) DE10249712B3 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11346879B2 (en) 2017-05-19 2022-05-31 Mitsubishi Electric Corporation Semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0752593A2 (en) * 1995-07-07 1997-01-08 Siemens Aktiengesellschaft Method for the early recognition of failures of power semiconductor modules
DE10159020C1 (en) * 2001-11-30 2003-03-20 Semikron Elektronik Gmbh Power semiconductor circuit device incorporating function monitoring circuit within power semiconductor control circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0752593A2 (en) * 1995-07-07 1997-01-08 Siemens Aktiengesellschaft Method for the early recognition of failures of power semiconductor modules
DE10159020C1 (en) * 2001-11-30 2003-03-20 Semikron Elektronik Gmbh Power semiconductor circuit device incorporating function monitoring circuit within power semiconductor control circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11346879B2 (en) 2017-05-19 2022-05-31 Mitsubishi Electric Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
DE102006060768B4 (en) Housing assembly, wafer scale DBC plant and device with a housing assembly for high power density devices
DE102014106133B4 (en) Power module with an integrated current sensor, manufacturing method therefor, and method for detecting current flowing in a power module
DE102006015112B4 (en) Semiconductor device and electric power semiconductor product
DE102006034679A1 (en) Semiconductor module with power semiconductor chip and passive component and method for producing the same
DE102014111931A1 (en) Low-inductance circuit arrangement with load busbar
EP1450404A2 (en) Assembly in pressure contact with a power semiconductor module
DE102018131999A1 (en) POWER MODULE AND POWER CONVERTER
DE102014100509A1 (en) METHOD FOR PRODUCING AND TESTING A CHIP HOUSE
DE112018002579T5 (en) SEMICONDUCTOR COMPONENT
DE102015104996B4 (en) Semiconductor devices with control and load lines from opposite directions
DE102013219780A1 (en) Power semiconductor module and method for producing a power semiconductor module
DE102014112429A1 (en) Semiconductor package with multi-level chip block
EP1414066B1 (en) Method for monitoring semiconductor power elements
DE10249712B3 (en) Circuit for monitoring power semiconducting components has each isolated contact surface/group connected via active and/or passive component(s) to star circuit(s) star point, external contact surface
DE102006002381B3 (en) Power semiconductor component for e.g. alternating current-direct current converter, has chips arranged adjacent to each other and attached on flat conductor by diffusion solder connection, where another chip is attached on chips
DE10159020C1 (en) Power semiconductor circuit device incorporating function monitoring circuit within power semiconductor control circuit
DE10211831B4 (en) Circuit arrangement and method for monitoring power semiconductor components
EP1860447B1 (en) Circuit test arrangement and test method for testing a path in a circuit
DE112018004107T5 (en) Current measuring device
DE10255602A1 (en) Semiconductor circuit arrangement for controlling a high voltage or a current of large amperage
DE10143932B4 (en) Shunt resistor assembly
DE102018219957A1 (en) Power electronics assembly with a temperature sensor
DE202016101991U1 (en) Power semiconductor module manufactured with increased chip yield
DE102007002807B4 (en) chip system
EP3384527A1 (en) Electronic power module

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: SEMIKRON ELEKTRONIK GMBH & CO. KG, 90431 NUERNBERG,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140501