DE202016101991U1 - Power semiconductor module manufactured with increased chip yield - Google Patents

Power semiconductor module manufactured with increased chip yield Download PDF

Info

Publication number
DE202016101991U1
DE202016101991U1 DE202016101991.5U DE202016101991U DE202016101991U1 DE 202016101991 U1 DE202016101991 U1 DE 202016101991U1 DE 202016101991 U DE202016101991 U DE 202016101991U DE 202016101991 U1 DE202016101991 U1 DE 202016101991U1
Authority
DE
Germany
Prior art keywords
semiconductor chips
semiconductor
defective
semiconductor chip
electrical connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE202016101991.5U
Other languages
German (de)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE202016101991.5U priority Critical patent/DE202016101991U1/en
Publication of DE202016101991U1 publication Critical patent/DE202016101991U1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0293—Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/176—Removing, replacing or disconnecting component; Easily removable component

Abstract

Leistungshalbleitermodul, das aufweist: eine Anzahl von funktionsfähigen Halbleiterchips (1) mit jeweils einem ersten Anschluss (11), einem zweiten Anschluss (12) und einer zwischen dem ersten Anschluss (11) und dem zweiten Anschluss (12) ausgebildeten Laststrecke, wobei die Laststrecken elektrisch parallel geschaltet sind, indem die ersten Anschlüsse (11) elektrisch leitend miteinander verbunden sind, und indem die zweiten Anschlüsse (12) elektrisch leitend miteinander verbunden sind; einen defekten Halbleiterchip (1‘), der einen ersten Anschluss (11) und einen zweiten Anschluss (12) aufweist; wobei von einer ersten elektrischen Verbindung (31) zwischen dem ersten Anschluss (11) des defekten Halbleiterchips (1‘) und den ersten Anschlüssen (11) der funktionsfähigen Halbleiterchips (1) und einer zweiten elektrischen Verbindung (32) zwischen dem zweiten Anschluss (12) des defekten Halbleiterchips (1‘) und den zweiten Anschlüssen (12) der funktionsfähigen Halbleiterchips (1) zumindest eine aufgetrennt ist.A power semiconductor module comprising: a number of operational semiconductor chips (1) each having a first terminal (11), a second terminal (12), and a load path formed between the first terminal (11) and the second terminal (12), the load paths are electrically connected in parallel by the first terminals (11) are electrically connected to each other, and in that the second terminals (12) are electrically conductively connected to each other; a defective semiconductor chip (1 ') having a first terminal (11) and a second terminal (12); wherein a first electrical connection (31) between the first terminal (11) of the defective semiconductor chip (1 ') and the first terminals (11) of the functional semiconductor chips (1) and a second electrical connection (32) between the second terminal (12 ) of the defective semiconductor chip (1 ') and the second terminals (12) of the functional semiconductor chips (1) at least one is separated.

Description

Die Erfindung betrifft Leistungshalbleitermodule. Solche Leistungshalbleitermodul werden in verschiedensten Bereichen der Technik eingesetzt, beispielsweise in allen Arten Umrichtern, zur Ansteuerung von Elektromotoren und so weiter. Um bei einem Leistungshalbleitermodul eine hohe Stromtragfähigkeit zu erreichen, werden häufig mehrere Leistungshalbleiterchips (z.B. MOSFETs, IGBTs, Dioden, HEMTs) parallel betrieben. Die Anzahl der parallel betriebenen Leistungschips kann bis zu 30 und mehr betragen. Nach der Montage der Halbleiterchips wird üblicherweise ein elektrischer Endtest durchgeführt. Erreicht dabei nur einer der verbauten Halbleiterchips nicht die vorgesehene Spezifikation, erfüllt auch das Leistungshalbleitermodul nicht die angestrebte Modulspezifikation. Da eine Reparatur ist häufig unmöglich oder unwirtschaftlich ist, werden solche Leistungshalbleitermodule regelmäßig entsorgt. The invention relates to power semiconductor modules. Such power semiconductor module are used in various fields of technology, for example in all types of converters, for driving electric motors and so on. In order to achieve high current carrying capacity in a power semiconductor module, multiple power semiconductor chips (e.g., MOSFETs, IGBTs, diodes, HEMTs) are often operated in parallel. The number of power chips operated in parallel can be up to 30 or more. After mounting the semiconductor chips, an electrical end test is usually performed. If only one of the installed semiconductor chips does not reach the intended specification, the power semiconductor module does not fulfill the desired module specification either. Since repair is often impossible or uneconomical, such power semiconductor modules are disposed of regularly.

Zwar lassen sich die einzelnen Halbleiterchips elektrisch testen, wenn sie einzeln vorliegen und noch nicht verbaut sind, allerdings nur bedingt, da die einzeln vorliegenden, d.h. noch nicht verbauten Halbleiterchips nicht optimal gekühlt werden können, so dass Volllasttests nicht möglich sind oder nur mit unwirtschaftlichem Aufwand durchgeführt werden können. Außerdem kann ein Defekt eines Halbleiterchips wie z.B. ein Chipbruch auch durch seine Montage in einem Leistungshalbleitermodul bedingt sein. Ebenso ist es möglich, dass ein Halbleiterchip, nachdem er in einem Halbleitermodul verbaut wurde, für sich genommen intakt ist, aber aufgrund einer unzureichenden Montage, beispielsweise wenn Lunker im Lot auftreten, nicht effektiv gekühlt und dadurch beim Betrieb überhitzt. Although the individual semiconductor chips can be tested electrically if they are present individually and not yet installed, but only to a limited extent since the individually present, i. not yet installed semiconductor chips can not be optimally cooled, so that full load tests are not possible or can be performed only with uneconomical effort. In addition, a defect of a semiconductor chip such as e.g. a chip break may also be due to its mounting in a power semiconductor module. Also, it is possible that a semiconductor chip, after being installed in a semiconductor module, is intact by itself, but due to insufficient mounting, for example, when voids occur in the solder, is not effectively cooled and thereby overheated in operation.

Geht man beispielsweise davon aus, dass 1% der Halbleiterchips, nachdem sie in einem Leistungshalbleitermodul verbaut wurden, nicht die ihre vorgesehene Spezifikation erreichen und deshalb im Sinne der vorliegenden Erfindung als defekt anzusehen sind, so beträgt die Wahrscheinlichkeit, dass ein verbauter Halbleiterchip fehlerfrei und damit voll funktionsfähig ist, 0,99. Demgemäß beträgt beispielsweise bei 30 parallel geschalteten Leistungshalbleiterchips die Wahrscheinlichkeit, dass sämtliche Leistungshalbleiterchips funktionsfähig sind, 0,9930 = 0,74. Die Ausbeute an Leistungshalbleitermodulen, die die angestrebte Modulspezifikation erreichen, beträgt also bei nur 74%. Liegen 2% der Halbleiterchips unterhalb ihrer vorgesehenen Spezifikation, beträgt die Ausbeute an Leistungshalbleitermodulen, die die angestrebte Modulspezifikation erreichen, beträgt sogar bei nur 54%. Assuming, for example, that 1% of the semiconductor chips, after they have been installed in a power semiconductor module, do not achieve the specification intended for them and are therefore to be regarded as defective in the sense of the present invention, then the probability that a built-on semiconductor chip is free of errors and thus is fully functional, 0.99. Accordingly, for example, with 30 power semiconductor chips connected in parallel, the probability that all power semiconductor chips are functional is 0.99 30 = 0.74. The yield of power semiconductor modules that achieve the desired module specification is thus only 74%. If 2% of the semiconductor chips are below their intended specification, the yield of power semiconductor modules which achieve the desired module specification is as low as 54%.

Bei der Entsorgung von Leistungshalbleitermodulen, die die angestrebte Modulspezifikation nicht erfüllen, wird also eine Vielzahl von funktionsfähigen Halbleiterchips mit entsorgt, was mit hohen Kosten und der Verschwendung von Ressourcen verbunden ist. Somit besteht ein Bedarf an einer verbesserten Lösung. In the disposal of power semiconductor modules that do not meet the desired module specification, so a variety of functional semiconductor chips is disposed of, which is associated with high costs and the waste of resources. Thus, there is a need for an improved solution.

Ein Aspekt betrifft ein Leistungshalbleitermodul. Das Leistungshalbleitermodul weist eine Anzahl von funktionsfähigen Halbleiterchips mit jeweils einem ersten Anschluss, einem zweiten Anschluss und einer zwischen dem ersten und zweiten Anschluss ausgebildeten Laststrecke auf. Die Laststecken der funktionsfähigen Halbleiterchips sind elektrisch parallel geschaltet, indem ihre ersten Anschlüsse elektrisch leitend miteinander verbunden sind, und indem ihre zweiten Anschlüsse elektrisch leitend miteinander verbunden sind. Außerdem weist das Leistungshalbleitermodul einen defekten Halbleiterchip (d.h. einen Halbleiterchip, der funktionsunfähig ist oder der die an ihn gestellten Spezifikationen nicht erfüllt) auf, der einen ersten Anschluss und einen zweiten Anschluss aufweist. Von einer ersten elektrischen Verbindung zwischen dem ersten Anschluss des defekten Halbleiterchips und den ersten Anschlüssen der funktionsfähigen Halbleiterchips und einer zweiten elektrischen Verbindung zwischen dem zweiten Anschluss des defekten Halbleiterchips und den zweiten Anschlüssen der funktionsfähigen Halbleiterchips ist zumindest eine aufgetrennt. One aspect relates to a power semiconductor module. The power semiconductor module has a number of functional semiconductor chips each having a first terminal, a second terminal and a load path formed between the first and second terminals. The load sticks of the functional semiconductor chips are electrically connected in parallel by their first terminals are electrically connected to each other, and in that their second terminals are electrically connected to each other. In addition, the power semiconductor module has a defective semiconductor chip (i.e., a semiconductor chip that is inoperative or does not meet the specifications set to it) having a first terminal and a second terminal. At least one of a first electrical connection between the first terminal of the defective semiconductor chip and the first terminals of the functional semiconductor chips and a second electrical connection between the second terminal of the defective semiconductor chip and the second terminals of the functional semiconductor chips.

Indem die erste und/oder die zweite elektrische Verbindung aufgetrennt werden, wird der defekte Halbleiterchip elektrisch vollständig oder zumindest so weit von den funktionsfähigen Halbleiterchips abgekoppelt, dass er den Betrieb der Parallelschaltung der funktionsfähigen Halbleiterchips nicht beeinträchtigt. By separating the first and / or the second electrical connection, the defective semiconductor chip is electrically completely decoupled or at least so far from the functional semiconductor chips that it does not interfere with the operation of the parallel connection of the functional semiconductor chips.

Zur Herstellung eines Leistungshalbleitermoduls wird eine Anzahl von Halbleiterchips verschaltet, die jeweils einen ersten Anschluss, einen zweiten Anschluss und eine zwischen dem ersten Anschluss und dem zweiten Anschluss ausgebildete Laststrecke aufweisen. Die Laststrecken sind elektrisch parallel geschaltet, indem die ersten Anschlüsse elektrisch leitend miteinander verbunden sind, und indem die zweiten Anschlüsse elektrisch leitend miteinander verbunden sind. Diejenigen der Halbleiterchips, die nicht funktionsfähig sind oder die außerhalb einer vorgegebenen Spezifikation liegen, werden als „defekt“ klassifiziert, und diejenigen der Halbleiterchips, die innerhalb der vorgegebenen Spezifikation liegen, werden als „funktionsfähig“ klassifiziert. Ein jeder der als „defekt“ klassifizierten Halbleiterchips (1‘) wird von den als „funktionsfähig“ klassifizierten Halbleiterchips elektrisch entkoppelt, indem von einer ersten elektrischen Verbindung (31) zwischen dem ersten Anschluss des betreffenden, als „defekt“ klassifizierten Halbleiterchips (1‘) und den ersten Anschlüssen der als „funktionsfähig“ klassifizierten Halbleiterchips und einer zweiten elektrischen Verbindung (32) zwischen dem zweiten Anschluss des betreffenden, als „defekt“ klassifizierten Halbleiterchips (1‘) und den zweiten Anschlüssen der als „funktionsfähig“ klassifizierten Halbleiterchips zumindest eine aufgetrennt wird. To produce a power semiconductor module, a number of semiconductor chips are connected, each having a first terminal, a second terminal and a load path formed between the first terminal and the second terminal. The load paths are electrically connected in parallel by the first terminals are electrically connected to each other, and in that the second terminals are electrically connected to each other. Those of the semiconductor chips which are not functional or which fall outside a given specification are classified as "defective", and those of the semiconductor chips which fall within the given specification are classified as "functional". Each of the semiconductor chips classified as "defective" ( 1' ) is electrically decoupled from the semiconductor chips classified as "functional" by a first electrical connection ( 31 ) between the first terminal of the relevant semiconductor chip classified as "defective" ( 1' ) and the first terminals of the semiconductor chips classified as "functional" and a second electrical connection ( 32 ) between the second terminal of the relevant semiconductor chip classified as "defective" ( 1' ) and the second terminals of the classified as "functional" semiconductor chips at least one is separated.

Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren erläutert. Die Darstellung in den Figuren ist nicht maßstäblich. Es zeigen: The invention will be explained below with reference to embodiments with reference to the accompanying figures. The representation in the figures is not to scale. Show it:

1 ein Schaltbild einer Parallelschaltung mehrerer Halbleiterchips, wobei einer der Halbleiterchips defekt ist. 1 a circuit diagram of a parallel connection of a plurality of semiconductor chips, wherein one of the semiconductor chips is defective.

2 ein Schaltbild der Parallelschaltung gemäß 1, in dem schematisch veranschaulicht wird, wie der defekte Halbleiterchip durch Entfernen zumindest eines Teils einer elektrischen Verbindungsleitung von den funktionierenden Halbleiterchips der Parallelschaltung elektrisch entkoppelt wird. 2 a circuit diagram of the parallel circuit according to 1 in which it is schematically illustrated how the defective semiconductor chip is electrically decoupled from the functioning semiconductor chips of the parallel circuit by removing at least part of an electrical connection line.

3 ein Schaltbild der Schaltung gemäß 2, das den Zustand nach dem Entfernen des zumindest einen Teils der elektrischen Verbindung veranschaulicht. 3 a circuit diagram of the circuit according to 2 which illustrates the condition after removal of the at least part of the electrical connection.

4 ein Schaltbild der Schaltung gemäß 3, das den Zustand nach dem Anbringen einer dielektrischen Abdeckung auf dem Unterbrochenen Teil der elektrischen Verbindung veranschaulicht. 4 a circuit diagram of the circuit according to 3 which illustrates the state after attaching a dielectric cover on the broken part of the electrical connection.

5 ein Schaltbild einer Anordnung, die eine Parallelschaltung mehrerer Halbleiterchips aufweist, sowie einen redundanten Halbleiterchip, der als potentieller Ersatz für einen defekten Halbleiterchip der Parallelschaltung vorgesehen ist. 5 a circuit diagram of an arrangement comprising a parallel circuit of a plurality of semiconductor chips, and a redundant semiconductor chip, which is provided as a potential replacement for a defective semiconductor chip of the parallel circuit.

6 das Schaltbild der Anordnung gemäß 5 nach dem elektrischen Entkoppeln eines defekten Halbleiterchips der Parallelschaltung von den funktionsfähigen Halbleiterchips der Parallelschaltung, sowie noch dem Parallelschalten des redundanten Halbleiterchips mit den funktionsfähigen Halbleiterchips der Parallelschaltung. 6 the circuit diagram of the arrangement according to 5 after the electrical decoupling of a defective semiconductor chip of the parallel circuit from the functional semiconductor chips of the parallel circuit, as well as still the parallel connection of the redundant semiconductor chip with the functional semiconductor chips of the parallel circuit.

7 ein Schaltbild einer Parallelschaltung entsprechend 1, wobei zusätzlich eine weitere Parallelschaltung mehrerer weiterer Halbleiterchips vorhanden ist. 7 a circuit diagram of a parallel circuit accordingly 1 , wherein in addition a further parallel connection of a plurality of further semiconductor chips is present.

8 ein Schaltbild der Parallelschaltung gemäß 7, in dem schematisch veranschaulicht wird, wie der defekte Halbleiterchip durch Entfernen zumindest eines Teils einer elektrischen Verbindungsleitung elektrisch von den funktionierenden Halbleiterchips entkoppelt wird, und wie einer der weiteren Halbleiterchips durch Entfernen zumindest eines Teils einer weiteren elektrischen Verbindungsleitung elektrisch von der weiteren Parallelschaltung getrennt wird. 8th a circuit diagram of the parallel circuit according to 7 in which it is schematically illustrated how the defective semiconductor chip is electrically decoupled from the functioning semiconductor chips by removing at least part of an electrical connection line, and how one of the further semiconductor chips is electrically separated from the further parallel circuit by removing at least part of a further electrical connection line.

9 ein Schaltbild einer Parallelschaltung entsprechend 7, wobei zusätzlich ein redundanter Halbleiterchip als potentieller Ersatz für einen defekten Halbleiterchip der Parallelschaltung und ein redundanter weiterer Halbleiterchip als potentieller Ersatz für einen defekten weiteren Halbleiterchip der weiteren Parallelschaltung vorgesehen sind. 9 a circuit diagram of a parallel circuit accordingly 7 , wherein in addition a redundant semiconductor chip are provided as a potential replacement for a defective semiconductor chip of the parallel connection and a redundant further semiconductor chip as a potential replacement for a defective further semiconductor chip of the further parallel circuit.

10 das Schaltbild der Anordnung gemäß 9 nach dem Ersetzen eines defekten Halbleiterchips der Parallelschaltung und eines defekten weiteren Halbleiterchip der weiteren Parallelschaltung durch den redundanten Halbleiterchip bzw. den redundanten weiteren Halbleiterchip. 10 the circuit diagram of the arrangement according to 9 after replacing a defective semiconductor chip of the parallel circuit and a defective further semiconductor chip of the further parallel circuit by the redundant semiconductor chip or the redundant further semiconductor chip.

11 eine Draufsicht auf ein Leistungshalbleitermodul mit einer dem Schaltbild gemäß 7 entsprechenden Schaltung. 11 a plan view of a power semiconductor module with a circuit diagram according to 7 corresponding circuit.

12 einen Vertikalschnitt durch das Leistungshalbleitermodul gemäß 11 in einer in 11 dargestellten Schnittebene A1-A1‘. 12 a vertical section through the power semiconductor module according to 11 in an in 11 illustrated section plane A1-A1 '.

13 einen Vertikalschnitt durch das Leistungshalbleitermodul gemäß 11 in einer in 11 dargestellten Schnittebene B1-B1‘. 13 a vertical section through the power semiconductor module according to 11 in an in 11 illustrated section plane B1-B1 '.

14 eine Draufsicht das Leistungshalbleitermodul gemäß den 11 bis 13 nach dem elektrischen Entkoppeln eines defekten Halbleiterchips durch Entfernen zumindest einen Teils einer elektrischen Verbindungsleitung. 14 a plan view of the power semiconductor module according to the 11 to 13 after electrically decoupling a defective semiconductor chip by removing at least a portion of an electrical connection line.

15 einen Vertikalschnitt durch das Leistungshalbleitermodul gemäß 14 in einer in 14 dargestellten Schnittebene A1-A1‘ nach dem Entfernen des zumindest einen Teils der elektrischen Verbindung. 15 a vertical section through the power semiconductor module according to 14 in an in 14 shown section plane A1-A1 'after removing the at least part of the electrical connection.

16 die Anordnung gemäß 15 nach dem Anbringen einer dielektrischen Abdeckung auf dem unterbrochenen Teil der elektrischen Verbindung. 16 the arrangement according to 15 after attaching a dielectric cover on the broken part of the electrical connection.

17 eine Draufsicht das Leistungshalbleitermodul gemäß den 11 bis 13 nach dem elektrischen Entkoppeln eines defekten Halbleiterchips durch Entfernen zumindest einen Teils einer elektrischen Verbindungsleitung gemäß einem weiteren Beispiel. 17 a plan view of the power semiconductor module according to the 11 to 13 after electrically decoupling a defective semiconductor chip by removing at least a portion of an electrical connection line according to another example.

18 einen Vertikalschnitt durch das Leistungshalbleitermodul gemäß 17 in einer in 17 dargestellten Schnittebene A1-A1‘ nach dem Entfernen des zumindest einen Teils der elektrischen Verbindung. 18 a vertical section through the power semiconductor module according to 17 in an in 17 shown section plane A1-A1 'after removing the at least part of the electrical connection.

19 die Anordnung gemäß 18 nach dem Anbringen einer dielektrischen Abdeckung auf dem unterbrochenen Teil der elektrischen Verbindung. 19 the arrangement according to 18 after attaching a dielectric cover on the broken part of the electrical connection.

20 eine Draufsicht auf ein Leistungshalbleitermodul, das eine der Schaltung mit redundanten Halbleiterchips aufweist. 20 a plan view of a power semiconductor module having one of the circuit with redundant semiconductor chips.

21 eine Draufsicht auf das Leistungshalbleitermodul gemäß 20 nach Ersetzen defekter Halbleiterchips durch die redundanten Halbleiterchips. 21 a plan view of the power semiconductor module according to 20 after replacement of defective semiconductor chips by the redundant semiconductor chips.

1 zeigt ein Schaltbild einer Parallelschaltung mehrerer einzelner Halbleiterchips 1, von denen jeder in einen eigenen Halbleiterkörper integriert ist. Die Halbleiterkörper der einzelnen Halbleiterchips 1 sind also voneinander getrennt. Ebenso wie alle anderen gezeigten und/oder erläuterten Schaltbilder kann das Schaltbild gemäß 1 die vollständige oder einen Teil der Schaltung eines Leistungshalbleitermoduls wiedergeben. 1 shows a circuit diagram of a parallel connection of a plurality of individual semiconductor chips 1 each of which is integrated into its own semiconductor body. The semiconductor bodies of the individual semiconductor chips 1 are separated from each other. Like all other circuit diagrams shown and / or explained, the circuit diagram according to FIG 1 reproduce the full or part of the circuit of a power semiconductor module.

Jeder der Halbleiterchips 1 weist einen ersten Lastanschluss 11 und einen zweiten Lastanschluss 12 auf. Zwischen dem ersten Lastanschluss 11 und dem zweiten Lastanschluss 12 ist jeweils eine Laststrecke des betreffenden Halbleiterchips ausgebildet, über die während des Betriebs ein Laststrom des Halbleiterchips fließt. Die Laststrecken sind elektrische parallel geschaltet, um die Stromtragfähigkeit des Leistungshalbleitermoduls zu erhöhen. Each of the semiconductor chips 1 has a first load connection 11 and a second load terminal 12 on. Between the first load connection 11 and the second load terminal 12 In each case, a load path of the respective semiconductor chip is formed, via which a load current of the semiconductor chip flows during operation. The load paths are electrically connected in parallel to increase the current carrying capacity of the power semiconductor module.

Optional können die Halbleiterchips 1 noch jeweils einen Steueranschluss 13 aufweisen, über den die Laststrecke des betreffenden Halbleiterchips 1 in bekannter Weise angesteuert werden kann, um die Laststrecke in einen leitenden Zustand (Halbleiterchip eingeschaltet), einen sperrenden Zustand (Halbleiterchip ausgeschaltet) oder in einen teilweise leitenden Zustand zu versetzen. Optionally, the semiconductor chips 1 still each a control connection 13 have, over which the load path of the respective semiconductor chip 1 can be controlled in a known manner to put the load path in a conductive state (semiconductor chip turned on), a blocking state (semiconductor chip off) or in a partially conductive state.

Die Parallelschaltung der Laststrecken der Halbleiterchips 1 erfolgt dadurch, dass die ersten Lastanschlüsse 11 mittels einer ersten elektrischen Verbindung 31 elektrisch leitend miteinander verbunden sind, und indem ihre zweiten Lastanschlüsse 12 mittels einer zweiten elektrischen Verbindung 32 elektrisch leitend miteinander verbunden sind. The parallel connection of the load paths of the semiconductor chips 1 takes place in that the first load connections 11 by means of a first electrical connection 31 electrically connected to each other, and by their second load terminals 12 by means of a second electrical connection 32 electrically conductively connected to each other.

Bei den Halbleiterchips 1 kann es sich beispielsweise jeweils um eine Diode handeln, oder um einen steuerbaren Halbleiterschalter wie z.B. einen IGBT (Insulated Gate Bipolar Transistor), einen MOSFET (Metal Oxide Semiconductor Field Effect Transistor), einen Thyristor (z.B. einen GTO-Thyristor; GTO = Gate Turn-Off), einen Sperrschicht-Feldeffekttransistor (JFET = Junction Field Effect Transistor), beispielsweise auch als HEMT (High Electron Mobility Transistor). In the semiconductor chips 1 For example, it may be a diode, or a controllable semiconductor switch such as an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), a thyristor (eg, a GTO thyristor; GTO = Gate Turn -Off), a junction field effect transistor (JFET), for example as HEMT (High Electron Mobility Transistor).

Je nach Art des Bauelements kann es sich bei den ersten und zweiten Lastanschlüssen 11 und 12 beispielsweise um einen Source- bzw. Drain-Anschluss handeln, oder um einen Drain- bzw. Source-Anschluss, oder um einen Kollektor- bzw. Emitter-Anschluss, oder um einen Emitter- bzw. Kollektor-Anschluss, oder um einen Anoden- bzw. Kathoden-Anschluss, oder um einen Kathoden- bzw. Anoden-Anschluss. Die Lastanschlüsse 11 und 12 können zum Beispiel als Chip-Metallisierungen ausgebildet sein. Solche Chip-Metallisierungen können bereits auf den Halbleiterkörper des Halbleiterchips 1 aufgebracht werden, wenn sich der Halbleiterkörper noch im Waferverbund mit den Halbleiterkörpern anderer Halbleiterchips befindet. Der Halbleiterchip 1 kann also bereits vor seiner Vereinzelung mit den Chip-Metallisierungen versehen sein. Depending on the type of component, it may be at the first and second load terminals 11 and 12 For example, be a source or drain terminal, or around a drain or source terminal, or around a collector or emitter terminal, or around an emitter or collector terminal, or an anode or cathode connection, or to a cathode or anode connection. The load connections 11 and 12 For example, they may be formed as chip metallizations. Such chip metallizations can already be applied to the semiconductor body of the semiconductor chip 1 be applied when the semiconductor body is still in the wafer assembly with the semiconductor bodies of other semiconductor chips. The semiconductor chip 1 Thus, it can already be provided with the chip metallizations before it is singulated.

Sofern die Halbleiterchips 1 noch jeweils einen Steueranschluss 13 aufweisen, können diese Steueranschlüsse 13 mittels einer dritten elektrischen Verbindung 33 elektrisch leitend miteinander verbunden sein. Hierdurch können die parallel geschalteten Laststrecken beispielsweise synchron eingeschaltet (Laststrecken leitend) und/oder ausgeschaltet (Laststrecken sperrend) werden. Unless the semiconductor chips 1 still each a control connection 13 may have these control terminals 13 by means of a third electrical connection 33 be electrically connected to each other. As a result, the load paths connected in parallel can, for example, be switched on synchronously (load paths conductive) and / or switched off (load paths blocking).

Optional können die verschiedenen Halbleiterchips 1 identisch sein, d.h. sie können denselben Bauelementtyp (z.B. IGBT oder MOSFET oder Diode, etc.) und darüber hinaus auch denselben Aufbau aufweisen. Hierdurch kann erreicht werden, dass die verschiedenen Halbleiterchips 1 dasselbe Schaltverhalten zeigen. Optionally, the different semiconductor chips 1 be identical, ie they may have the same type of device (eg IGBT or MOSFET or diode, etc.) and also have the same structure. This can be achieved that the various semiconductor chips 1 show the same switching behavior.

Wie in 1 dargestellt ist, kann (zumindest) einer der Halbleiterchips 1, deren Laststrecken parallel geschaltet sind, defekt sein. Dieser defekte Halbleiterchip ist mit 1‘ bezeichnet. Im Sinn der vorliegenden Erfindung bedeutet „defekt“, dass der defekte Halbleiterchip 1‘ funktionsunfähig ist, oder eine erhöhte Wahrscheinlichkeit besteht, dass er vorzeitig ausfällt, beispielsweise weil er eine vorgegebene Spezifikation nicht erfüllt oder weil er wegen einer fehlerhaften Montage auf einem Schaltungsträger nicht adäquat entwärmt werden kann und sich daher zu stark erhitzt. Ein Halbleiterchip 1‘ kann also auch dann als „defekt“ angesehen werden, wenn er noch in der Lage ist, seine ihm zugedachte Grundfunktion wie beispielsweise das Ein- und Ausschalten seiner Laststrecke im Schaltwechselbetrieb umzusetzen. Natürlich wird ein Halbleiterchip 1‘, der überhaupt nicht mehr in der Lage ist, seine ihm zugedachte Grundfunktion umzusetzen, er recht als „defekt“ angesehen. As in 1 is shown, (at least) one of the semiconductor chips 1 , whose load paths are connected in parallel, be defective. This defective semiconductor chip is with 1' designated. In the sense of the present invention, "defective" means that the defective semiconductor chip 1' is inoperative, or there is an increased likelihood that it will fail prematurely, for example, because it does not meet a given specification or because it can not be adequately cooled due to faulty mounting on a circuit board and therefore overheated. A semiconductor chip 1' Thus, it can also be regarded as "defective" if it is still able to implement its basic function intended for it, such as the switching on and off of its load path in changeover mode. Of course, a semiconductor chip 1' who is no longer able to fulfill his intended basic function, he is rightly regarded as "defective".

Da ein vorzeitiger Ausfall eines in diesem Sinn defekten Halbleiterchips 1‘ dazu führen kann, dass das Leistungshalbleitermodul seine Spezifikation (z.B. Stromtragfähigkeit) nicht mehr erfüllt oder sogar vollständig ausfällt, besteht ein Aspekt der Erfindung darin, den oder die als „defekt“ klassifizierten Halbleiterchip(s) 1‘ elektrisch so weit von den funktionsfähigen Halbleiterchips 1 zu entkoppeln, dass Folgeschäden vermieden werden. Eine solche Klassifizierung kann bereits bei einem Test der einzelnen, bereits verbauten Halbleiterchips 1 während der Herstellung des Leistungshalbleitermoduls erfolgen. Dadurch kann das Leistungshalbleitermodul nach dem elektrischen Entkoppeln des oder der als „defekt“ klassifizierten Halbleiterchips 1‘ mit den verbleibenden funktionsfähigen Halbleiterchips 1 vertrieben werden, ohne dass das Risiko eines vorzeitigen Ausfalls des Leistungshalbleitermoduls besteht. Es ist dann lediglich erforderlich, die für das Leistungshalbleitermodul ursprünglich angestrebte Leistungsklasse entsprechend dem oder den durch das elektrische Entkoppeln des oder der weggefallenen Halbleiterchips 1‘ zu verringern. Die verbleibenden, funktionierenden Halbleiterchips 1 werden also nicht zusammen mit dem oder den defekten Halbleiterchip(s) 1‘ entsorgt, sondern weiter verwendet. As a premature failure of a semiconductor chip defective in this sense 1' lead to the fact that the power semiconductor module no longer fulfills its specification (eg current carrying capacity) or even fails completely, one aspect of the invention consists in determining the semiconductor chip (s) classified as "defective". 1' electrically so far from the functional semiconductor chips 1 to decouple that consequential damage is avoided. Such a classification can already be found in a test of the individual, already installed semiconductor chips 1 during the production of the power semiconductor module. As a result, the power semiconductor module can after electrical decoupling of the or as "defective" classified semiconductor chips 1' with the remaining functional semiconductor chips 1 without the risk of premature failure of the power semiconductor module. It is then only necessary for the power semiconductor module originally desired power class according to the or by the electrical decoupling of the dropped or the semiconductor chips 1' to reduce. The remaining, functioning semiconductor chips 1 will not work together with the defective semiconductor chip (s) 1' disposed of, but continue to be used.

Wenn beispielsweise von den (hier lediglich beispielhaft) zwölf ersten Halbleiterchips 1 ein jeder für ein Spannungssperrvermögen von 1200 V und einen Dauerlaststrom von 10 A spezifiziert ist, wäre das Leistungshalbleitermodul unter der Voraussetzung, dass alle zwölf Halbleiterchips 1 als „funktionsfähig“ klassifiziert werden, für ein Spannungssperrvermögen von 1200 V und einen Dauerlaststrom von 12 × 10 A = 120 A spezifiziert. Durch den Wegfall des einen als „defekt“ klassifizierten Halbleiterchips 1‘ verbleiben elf als „funktionsfähig“ klassifizierte Halbleiterchips 1. Somit ergibt sich als Spezifikation für das Leistungshalbleitermodul mit dem elektrisch entkoppelten Halbleiterchip 1‘ ein Spannungssperrvermögen von 1200 V und ein Dauerlaststrom von 11 × 10 A = 110 A. If, for example, of the (here only by way of example) twelve first semiconductor chips 1 each specified for a 1200 V voltage blocking capability and a 10 A continuous load current, the power semiconductor module would be provided that all twelve semiconductor chips 1 are classified as "functional", specified for a voltage blocking capability of 1200 V and a continuous load current of 12 × 10 A = 120 A. By eliminating the one classified as "defective" semiconductor chip 1' Eleven "functional" classified semiconductor chips remain 1 , This results in a specification for the power semiconductor module with the electrically decoupled semiconductor chip 1' a voltage blocking capacity of 1200 V and a continuous load current of 11 × 10 A = 110 A.

Wie anhand der 2 und 3 schematisch dargestellt ist, kann das elektrische Entkoppeln eines defekten Halbleiterchips 1‘ dadurch erfolgen, dass von einer ersten elektrischen Verbindung 31 zwischen dem ersten Anschluss 11 des defekten Halbleiterchips 1‘ und den ersten Anschlüssen 11 der funktionsfähigen Halbleiterchips 1 und einer zweiten elektrischen Verbindung 32 zwischen dem zweiten Anschluss 12 des defekten Halbleiterchips 1‘ und den zweiten Anschlüssen 12 der funktionsfähigen Halbleiterchips 1 zumindest eine (d.h. eine beliebige oder beide) oder aufgetrennt wird. Das Auftrennen kann mechanisch erfolgen, beispielsweise indem ein Teil einer elektrischen Verbindungsleitung derart entfernt wird, dass die Laststrecke 11–12 des defekten Halbleiterchips 1‘ nicht mehr zu den Laststrecken 11–12 der der funktionsfähigen Halbleiterchips 1 parallel geschaltet ist. Nach dem Auftrennen ist also der erste Anschluss 11 des defekten Halbleiterchips 1‘ elektrisch nicht mehr mit den ersten Anschlüssen 11 der funktionsfähigen Halbleiterchips 1 verbunden und/oder der zweite Anschluss 12 des defekten Halbleiterchips 1‘ ist elektrisch nicht mehr mit den zweiten Anschlüssen 12 der funktionsfähigen Halbleiterchips 1 verbunden. As based on the 2 and 3 is shown schematically, the electrical decoupling of a defective semiconductor chip 1' be done by that of a first electrical connection 31 between the first connection 11 the defective semiconductor chip 1' and the first connections 11 the functional semiconductor chips 1 and a second electrical connection 32 between the second port 12 the defective semiconductor chip 1' and the second terminals 12 the functional semiconductor chips 1 at least one (ie either or both) or split. The separation can be done mechanically, for example by a part of an electrical connection line is removed such that the load path 11 - 12 the defective semiconductor chip 1' not more to the load routes 11 - 12 that of the functional semiconductor chips 1 is connected in parallel. After the split is therefore the first connection 11 the defective semiconductor chip 1' electrically no longer with the first connections 11 the functional semiconductor chips 1 connected and / or the second connection 12 the defective semiconductor chip 1' is no longer electrically connected to the second terminals 12 the functional semiconductor chips 1 connected.

Das mechanische Auftrennen der elektrischen Verbindung 31 und/oder 32 durch teilweises Entfernen einer entsprechenden Verbindungsleitung kann auf beliebige Weise erfolgen, zum Beispiel durch Fräsen, Bohren oder, wie in 2 darstellt ist, mittels eines Laserstrahls 7. 3 zeigt die Anordnung mit Unterbrechungen 313 und 323 der elektrischen Verbindungen 31 bzw. 32. The mechanical separation of the electrical connection 31 and or 32 by partially removing a corresponding connection line can be done in any way, for example by milling, drilling or, as in 2 represents, by means of a laser beam 7 , 3 shows the arrangement intermittently 313 and 323 the electrical connections 31 respectively. 32 ,

Wie weiterhin in 4 dargestellt ist, kann – jeweils optional – ein durch das Auftrennen der ersten elektrischen Verbindung 31 freigelegter Bereich 313 der ersten elektrischen Verbindung 31 durch ein erstes Dielektrikum 314 versiegelt werden, und/oder ein durch das Auftrennen der zweiten elektrischen Verbindung 32 freigelegter Bereich 323 der zweiten elektrischen Verbindung 32 kann durch ein zweites Dielektrikum 324 versiegelt werden. Durch derartige Dielektrika 314, 324 kann die Isolationsfestigkeit des Leistungshalbleitermoduls erhöht werden. Als Dielektrika 314, 324 eignen sich beispielsweise Lötstopplacke, Epoxide, Polyamide, Kunststoffe allgemein. Die Dielektrika 314, 324 können z.B. im flüssigen oder pastösen Zustand aufgebracht werden, beispielsweise durch Dispensen. As continues in 4 is shown, may - each optional - one by the separation of the first electrical connection 31 uncovered area 313 the first electrical connection 31 through a first dielectric 314 be sealed, and / or a by the separation of the second electrical connection 32 uncovered area 323 the second electrical connection 32 can through a second dielectric 324 to be sealed. By such dielectrics 314 . 324 the insulation strength of the power semiconductor module can be increased. As dielectrics 314 . 324 For example, solder resists, epoxies, polyamides, plastics in general are suitable. The dielectrics 314 . 324 can be applied, for example, in the liquid or pasty state, for example by dispensing.

Sofern es sich bei den Halbleiterchips 1 um steuerbare Halbleiterchips 1 handelt, die einen Steueranschluss 13 aufweisen, kann auf die vorangehend erläuterte Weise optional auch der Steueranschluss 13 eines defekten Halbleiterchips 1‘ elektrisch von den Steueranschlüssen 13 der funktionsfähigen Halbleiterchips 1 entkoppelt werden, beispielsweise indem eine dritte elektrische Verbindung 33 zwischen dem dritten Anschluss 13 des defekten Halbleiterchips 1‘ und den dritten Anschlüssen 13 der funktionsfähigen Halbleiterchips 1 aufgetrennt wird. Auch hier kann das Auftrennen mechanisch erfolgen, beispielsweise indem ein Teil der dritten elektrischen Verbindungsleitung 33 entfernt wird. As far as the semiconductor chips 1 around controllable semiconductor chips 1 which is a control terminal 13 can optionally also the control terminal in the manner explained above 13 a defective semiconductor chip 1' electrically from the control terminals 13 the functional semiconductor chips 1 be decoupled, for example by a third electrical connection 33 between the third port 13 the defective semiconductor chip 1' and the third connections 13 the functional semiconductor chips 1 is separated. Again, the separation can be done mechanically, for example by a part of the third electrical connection line 33 Will get removed.

Mit dem anhand der 1 bis 4 erläuterten Beispiel wurde gezeigt, wie die funktionsfähigen Halbleiterchips 1 in einem Leistungshalbleitermodul weiterverwendet werden können, wenn der oder die als „defekt“ klassifizierten Halbleiterchips 1‘ von den funktionsfähigen Halbleiterchips 1 elektrisch entkoppelt werden. Das Leistungshalbleitermodul kann mit den verbleibenden, funktionsfähigen Halbleiterchips 1 – bei entsprechend den weggefallenen defekten Halbleiterchips 1‘ verringerter Leistungsklasse – genutzt werden. With the help of the 1 to 4 explained example, as the functional semiconductor chips 1 can be used in a power semiconductor module, if the one or more classified as "defective" semiconductor chips 1' from the functional semiconductor chips 1 be electrically decoupled. The power semiconductor module can connect to the remaining, functional semiconductor chips 1 - in accordance with the deleted defects Semiconductor chips 1' reduced power class - be used.

Nachfolgend wird unter Bezugnahme auf die 5 und 6 erläutert, wie das vorangehend erläuterte Prinzip umgesetzt werden kann, ohne dass die Leistungsklasse des Leistungshalbleitermoduls verringert werden muss. Hierzu ist es vorgesehen, einen, zwei oder mehr als zwei redundante Halbleiterchips 1‘‘ bereitzuhalten, die bei Bedarf als Ersatz für einen als „defekt“ klassifizierten und deshalb von den funktionsfähigen Halbleiterchips 1 elektrisch entkoppelten Halbleiterchip 1‘ eingesetzt werden können. The following is with reference to the 5 and 6 explains how the previously explained principle can be implemented without the power class of the power semiconductor module must be reduced. For this purpose, it is provided, one, two or more than two redundant semiconductor chips 1'' be ready if necessary as a replacement for a classified as "defective" and therefore of the functional semiconductor chips 1 electrically decoupled semiconductor chip 1' can be used.

Dazu wird die Laststrecke 11–12 des redundanten Halbleiterchips 1‘‘ zu den Laststrecken 11–12 der funktionsfähigen Halbleiterchips 1 der ursprünglichen Parallelschaltung (also der Parallelschaltung der Laststecken der 1 und 1‘) parallel geschaltet, indem der erste Lastanschluss 11 des redundanten Halbleiterchips 1‘‘ mittels einer elektrischen Verbindung 316 elektrisch leitend mit den ersten Lastanschlüssen 11 der als funktionsfähig klassifizierten Halbleiterchips 1 der Parallelschaltung verbunden wird, und indem der zweite Lastanschluss 12 des redundanten Halbleiterchips 1‘‘ mittels einer elektrischen Verbindung 326 elektrisch leitend mit den zweiten Lastanschlüssen 12 der als funktionsfähig klassifizierten Halbleiterchips 1 der Parallelschaltung verbunden wird (siehe 6). This is the load route 11 - 12 of the redundant semiconductor chip 1'' to the load routes 11 - 12 the functional semiconductor chips 1 the original parallel circuit (ie the parallel connection of the load pins of 1 and 1' ) are connected in parallel by the first load terminal 11 of the redundant semiconductor chip 1'' by means of an electrical connection 316 electrically conductive with the first load terminals 11 the classified as functional semiconductor chips 1 the parallel circuit is connected, and by the second load terminal 12 of the redundant semiconductor chip 1'' by means of an electrical connection 326 electrically conductive with the second load terminals 12 the classified as functional semiconductor chips 1 the parallel connection is connected (see 6 ).

Alternativ kann von dem ersten Lastanschluss 11 des redundanten Halbleiterchips 1‘‘ und dem zweiten Lastanschluss 12 des redundanten Halbleiterchips 1‘‘ einer bereits vor der Überprüfung der Halbleiterchips 1 der Parallelschaltung mit den entsprechenden Lastanschlüssen 11 bzw. 12 der Parallelschaltung verbunden sein (beispielsweise mittels einer Leiterbahn, einer Drahtbondverbindung oder einer beliebigen anderen elektrischen Verbindung), und der andere 12, 11 erst dann mit den entsprechenden Lastanschlüssen 12 bzw. 11 der Parallelschaltung verbunden werden, nachdem festgelegt wurde, dass der als „defekt“ klassifizierte Halbleiterchip 1‘ durch den redundanten Halbleiterchip 1‘‘ ersetzt werden soll. Alternatively, from the first load port 11 of the redundant semiconductor chip 1'' and the second load terminal 12 of the redundant semiconductor chip 1'' one already before the review of the semiconductor chips 1 the parallel connection with the corresponding load connections 11 respectively. 12 be connected in parallel (for example by means of a conductor, a wire bond or any other electrical connection), and the other 12 . 11 only then with the corresponding load connections 12 respectively. 11 the parallel circuit after it has been determined that the classified as "defective" semiconductor chip 1' through the redundant semiconductor chip 1'' should be replaced.

Sofern die Halbleiterchips 1, 1‘ der Parallelschaltung jeweils einen Steueranschluss 13 aufweisen, weist auch der redundante Halbleiterchip 1‘‘ einen Steueranschluss 13 auf. Dieser Steueranschluss 13 des redundanten Halbleiterchips 1‘‘ kann entweder bereits vor der Überprüfung der Halbleiterchips 1 der Parallelschaltung mit den Steueranschlüssen 13 der Halbleiterchips 1, 1‘ der Parallelschaltung verbunden sein (beispielsweise mittels einer Leiterbahn, einer Drahtbondverbindung oder einer beliebigen anderen elektrischen Verbindung), oder er kann erst dann mittels einer elektrischen Verbindung 336 mit den Steueranschlüssen 13 der funktionsfähigen Halbleiterchips 1 der Parallelschaltung verbunden werden, nachdem festgelegt wurde, dass der als „defekt“ klassifizierte Halbleiterchip 1‘ durch den redundanten Halbleiterchip 1‘‘ ersetzt werden soll. Unless the semiconductor chips 1 . 1' the parallel connection each have a control terminal 13 also has the redundant semiconductor chip 1'' a control connection 13 on. This control connection 13 of the redundant semiconductor chip 1'' can either already before checking the semiconductor chips 1 the parallel connection with the control terminals 13 the semiconductor chips 1 . 1' be connected to the parallel circuit (for example by means of a conductor, a Drahtbondverbindung or any other electrical connection), or he can only then by means of an electrical connection 336 with the control terminals 13 the functional semiconductor chips 1 the parallel circuit after it has been determined that the classified as "defective" semiconductor chip 1' through the redundant semiconductor chip 1'' should be replaced.

Soweit vorgesehen können elektrische Verbindungen 316, 326, 336 auf beliebige Weise hergestellt werden. Lediglich beispielhaft seien Lötbrücken aus einem Lot, gelötete Verbindungsdrähte, gelötete Verbindungsbleche oder Drahtbondverbindungen genannt. As far as provided can electrical connections 316 . 326 . 336 be made in any way. Solder bridges made of a solder, soldered connection wires, soldered connection plates or wire bond connections are merely examples.

Wie weiterhin anhand der 7 und 8 veranschaulicht wird, kann eine Schaltung eines Leistungshalbleitermoduls auch zwei Parallelschaltungen enthalten: eine erste Parallelschaltung, in der die Laststrecken 11–12 von Leistungshalbleiterchips 1 eines ersten Typs parallel geschaltet sind, und eine zweite Parallelschaltung, in der die Laststrecken 21–22 von Leistungshalbleiterchips 2 eines zweiten Typs parallel geschaltet sind. In den 7 und 8 sind die ersten Leistungshalbleiterchips 1 beispielhaft als steuerbare Leistungshalbleiterchips ausgebildet, und die zweiten Leistungshalbleiterchips 2 als Dioden. Bei den Dioden kann es sich beispielsweise um Freilaufdioden handeln, deren Laststrecken 21–22 zu den Laststrecken 11–12 der steuerbaren Halbleiterchips 1 antiparallel geschaltet sind. Abgesehen von den zusätzlichen Halbleiterchips 2 entspricht die Schaltung gemäß 7 der Schaltung gemäß 1. Anders ausgedrückt entspricht die erste Parallelschaltung der anhand von 1 erläuterten Parallelschaltung As further based on the 7 and 8th 1, a circuit of a power semiconductor module may also include two parallel circuits: a first parallel circuit in which the load paths 11 - 12 of power semiconductor chips 1 of a first type are connected in parallel, and a second parallel circuit in which the load paths 21 - 22 of power semiconductor chips 2 of a second type are connected in parallel. In the 7 and 8th are the first power semiconductor chips 1 exemplified as controllable power semiconductor chips, and the second power semiconductor chips 2 as diodes. The diodes may, for example, be free-wheeling diodes whose load paths 21 - 22 to the load routes 11 - 12 the controllable semiconductor chips 1 are connected in anti-parallel. Apart from the additional semiconductor chips 2 corresponds to the circuit according to 7 the circuit according to 1 , In other words, the first parallel circuit corresponds to the basis of 1 explained parallel connection

Wie weiterhin im Ergebnis in 8 dargestellt ist, wurde ein als „defekt“ klassifizierter Halbleiterchip 1‘ der bereits verbauten Halbleiterchips der ersten Parallelschaltung elektrisch von den als „funktionsfähig“ klassifizierten Halbleiterchips 1 der ersten Parallelschaltung entkoppelt. Ein derartiges Entkoppeln kann auf eine beliebige der unter Bezugnahme auf die 1 bis 4 erläuterten Arten erfolgen. As continues in the result in 8th was a semiconductor chip classified as "defective" 1' the already installed semiconductor chips of the first parallel circuit electrically from the classified as "functional" semiconductor chips 1 decoupled from the first parallel connection. Such decoupling may refer to any of the above with reference to FIGS 1 to 4 explained species occur.

Wie 8 ebenfalls zu entnehmen ist, kann aufgrund der Tatsache, dass ein als „defekt“ klassifizierter Halbleiterchip 1‘ der bereits verbauten Halbleiterchips der ersten Parallelschaltung ersatzlos (d.h. ohne das unter Bezugnahme auf die 5 und 6 erläuterte Hinzufügen eines redundanten Halbleiterchips 1‘‘) elektrisch von den als „funktionsfähig“ klassifizierten Halbleiterchips 1 der ersten Parallelschaltung entkoppelt wird, auch einer der Halbleiterchips 2 der zweiten Parallelschaltung (in 8 ist das beispielhaft der von links zweite der zweiten Halbleiterchips 2) von anderen Halbleiterchips 2 der zweiten Parallelschaltung entkoppelt werden. Eine solche Maßnahme kann beispielsweise zum Ausgleich von Leistungsunterschieden oder zum Erreichen einer vorgegebenen Zielspezifikation sinnvoll sein. Zum Beispiel könnte es aufgrund von Speicherladungen in einem „überschüssigen“, als „funktionsfähig“ klassifizierten zweiten Halbleiterchip 2, der nicht entkoppelt wird, zu asymmetrischem Strömen führen, wenn das Leistungshalbleitermodul im Schaltwechselbetrieb betrieben wird. As 8th can also be seen, due to the fact that a classified as a "defective" semiconductor chip 1' the already installed semiconductor chips of the first parallel circuit without replacement (ie without reference to the 5 and 6 explained adding a redundant semiconductor chip 1'' ) electrically from the classified as "functional" semiconductor chips 1 the first parallel connection is decoupled, even one of the semiconductor chips 2 the second parallel connection (in 8th this is the example of the left second of the second semiconductor chips 2 ) from other semiconductor chips 2 be decoupled the second parallel connection. Such a measure may be useful, for example, to compensate for differences in performance or to achieve a predetermined target specification. For example, it could be due to storage loads in a "surplus", classified as "functional" second semiconductor chip 2 , which is not decoupled, lead to asymmetric currents when the power semiconductor module is operated in the switching change mode.

Bei dem von anderen Halbleiterchips 2 der zweiten Parallelschaltung elektrisch zu entkoppelnden Halbleiterchip 2 der zweiten Parallelschaltung handelt es sich vorzugweise um einen als „defekt“ klassifizierten der Halbleiterchips 2 der zweiten Parallelschaltung. Sofern jedoch keiner der Halbleiterchips 2 als „defekt“ klassifiziert wurde, kann auch ein als „funktionsfähig“ klassifizierter Halbleiterchip 2 von anderen Halbleiterchips 2 der zweiten Parallelschaltung elektrisch entkoppelt werden. In the case of other semiconductor chips 2 the second parallel circuit to be electrically decoupled semiconductor chip 2 the second parallel connection is preferably one of the semiconductor chips classified as "defective" 2 the second parallel connection. However, if none of the semiconductor chips 2 classified as "defective", a semiconductor chip classified as "functional" may also be classified 2 from other semiconductor chips 2 the second parallel circuit are electrically decoupled.

Grundsätzlich können die vorangehend erläuterten Prinzipien auf beliebige Weise miteinander kombiniert werden:
So kann aus jeder Parallelschaltung von (vorzugsweise baugleichen) Halbleiterchips 1 ein als „defekt“ klassifizierter Halbleiterchip 1‘ von den als „funktionsfähig“ klassifizierten Halbleiterchips 1 elektrisch entkoppelt werden, und zwar entweder, ohne dass er durch einen redundanten Halbleiterchip 1‘‘ ersetzt wird (wodurch sich die ursprünglich angestrebte Leistungsklasse des Leistungshalbleitermoduls verringert), oder dadurch, dass er durch einen redundanten Halbleiterchip 1‘‘ ersetzt wird (wodurch die ursprünglich angestrebte Leistungsklasse des Leistungshalbleitermoduls beibehalten werden kann). In principle, the principles explained above can be combined in any manner with one another:
So can from each parallel connection of (preferably identical) semiconductor chips 1 a semiconductor chip classified as "defective" 1' Of the classified as "functional" semiconductor chips 1 be electrically decoupled, either without it through a redundant semiconductor chip 1'' is replaced (which reduces the originally targeted power class of the power semiconductor module), or by having a redundant semiconductor chip 1'' is replaced (whereby the originally desired power class of the power semiconductor module can be maintained).

Bei einem Leistungshalbleitermodul mit einer ersten Parallelschaltung und einer zweiten Parallelschaltung, wie sie anhand der 7 und 8 erläutert wurde, könnten für die erste Parallelschaltung ein oder mehr zu den Halbleiterchips 1 baugleiche, redundante Halbleiterchips 1‘‘ vorgesehen sein, um bei Bedarf einen als „defekt“ klassifizierten Halbleiterchip 1‘ zu ersetzen, wie dies anhand der 5 und 6 erläutert wurde. Analog dazu könnten für die zweite Parallelschaltung ein oder mehr zu den Halbleiterchips 2 baugleiche, redundante Halbleiterchips vorgesehen sein, um bei Bedarf einen als „defekt“ klassifizierten der Halbleiterchip 2‘ der zweiten Parallelschaltung zu ersetzen, was beispielhaft anhand der 9 und 10 dargestellt ist. 9 zeigt die Schaltung mit den als „defekt“ klassifizierten Halbleiterchips 1‘ und 2‘ und den redundanten Halbleiterchips 1‘‘ bzw. 2‘‘ vor dem elektrischen Entkoppeln der defekten Halbleiterchips 1‘, 2‘ von den als „funktionsfähig“ klassifizierten Halbleiterchips 1 der ersten Parallelschaltung bzw. 2 der zweiten Parallelschaltung, und 10 zeigt die Schaltung nach dem Entkoppeln und dem Ersetzen der defekten Halbleiterchips 1‘ und 2‘ durch die entsprechenden redundanten Halbleiterchips 1‘‘ bzw. 2‘‘. Um die Laststrecke 21–22 eines redundanten Halbleiterchips 2‘‘ elektrisch zu den Laststrecken 21–22 der als funktionsfähig klassifizierten Halbleiterchips 2 parallel zu schalten, wird der erste Lastanschluss 21 des redundanten Halbleiterchips 2‘‘ mittels einer elektrischen Verbindung 318 elektrisch leitend mit den ersten Lastanschlüssen 21 der als funktionsfähig klassifizierten Halbleiterchips 2 der zweiten Parallelschaltung verbunden, und/oder der zweite Lastanschluss 22 des redundanten Halbleiterchips 2‘‘ wird mittels einer elektrischen Verbindung 328 elektrisch leitend mit den zweiten Lastanschlüssen 22 der als funktionsfähig klassifizierten Halbleiterchips 2 der zweiten Parallelschaltung verbunden. Der Ausgestaltung der elektrischen Verbindungen 318, 328 kann einer der anhand der elektrischen Verbindungen 316, 326, 336 beschriebenen Ausgestaltungen entsprechen. In a power semiconductor module with a first parallel connection and a second parallel connection, as they are based on the 7 and 8th has been explained, could be for the first parallel connection one or more to the semiconductor chips 1 identical, redundant semiconductor chips 1'' be provided in order if necessary classified as a "defective" semiconductor chip 1' to replace, as this is based on the 5 and 6 was explained. Similarly, one or more of the semiconductor chips could be used for the second parallel connection 2 identical, redundant semiconductor chips may be provided to, if necessary, classified as a "defective" of the semiconductor chip 2 ' to replace the second parallel connection, which is exemplified by the 9 and 10 is shown. 9 shows the circuit with the classified as "defective" semiconductor chips 1' and 2 ' and the redundant semiconductor chips 1'' respectively. 2 '' before the electrical decoupling of the defective semiconductor chips 1' . 2 ' Of the classified as "functional" semiconductor chips 1 the first parallel circuit or 2 the second parallel circuit, and 10 shows the circuit after decoupling and replacing the defective semiconductor chips 1' and 2 ' through the corresponding redundant semiconductor chips 1'' respectively. 2 '' , To the load route 21 - 22 a redundant semiconductor chip 2 '' electrically to the load paths 21 - 22 the classified as functional semiconductor chips 2 to switch in parallel, becomes the first load connection 21 of the redundant semiconductor chip 2 '' by means of an electrical connection 318 electrically conductive with the first load terminals 21 the classified as functional semiconductor chips 2 connected to the second parallel circuit, and / or the second load connection 22 of the redundant semiconductor chip 2 '' is by means of an electrical connection 328 electrically conductive with the second load terminals 22 the classified as functional semiconductor chips 2 connected to the second parallel connection. The design of the electrical connections 318 . 328 can be one of the electrical connections 316 . 326 . 336 correspond to embodiments described.

11 zeigt eine Draufsicht auf ein Leistungshalbleitermodul, das beispielhaft eine Schaltung gemäß 7 aufweist. Die Halbleiterchips 1 und 2 sind in dieser Ansicht verdeckt und daher nur gestrichelt dargestellt. 12 zeigt einen Vertikalschnitt durch das Leistungshalbleitermodul gemäß 11 in einer Schnittebene A1-A1‘, und 13 einen Vertikalschnitt in einer Schnittebene B1-B1‘. 11 shows a plan view of a power semiconductor module, the example of a circuit according to 7 having. The semiconductor chips 1 and 2 are hidden in this view and therefore only shown in broken lines. 12 shows a vertical section through the power semiconductor module according to 11 in a sectional plane A1-A1 ', and 13 a vertical section in a sectional plane B1-B1 '.

Die Halbleiterchips 1, 2 sind in eine Leiterplatte 3 eingebettet, die eine obere Metallisierungsschicht und eine untere Metallisierungsschicht aufweist, sowie eine zwischen der oberen Metallisierungsschicht und der unteren Metallisierungsschicht angeordnete Dielektrikumsschicht 30. Die ersten Halbleiterchips 1 und die zweiten Halbleiterchips 2 sind zwischen der oberen Metallisierungsschicht und der unteren Metallisierungsschicht angeordnet und in die Dielektrikumsschicht 30 eingebettet. The semiconductor chips 1 . 2 are in a circuit board 3 embedded having an upper metallization layer and a lower metallization layer, and a dielectric layer disposed between the upper metallization layer and the lower metallization layer 30 , The first semiconductor chips 1 and the second semiconductor chips 2 are disposed between the upper metallization layer and the lower metallization layer and into the dielectric layer 30 embedded.

Wie der Zusammenschau der 11 und 12 zu entnehmen ist, ist in der oberen Metallisierungsschicht eine Leiterbahn ausgebildet, die, zusammen mit elektrisch leitenden Kontaktstöpseln 31v, die erste elektrische Verbindung 31 bildet, mittels der die ersten Lastanschlüsse 11 der ersten Halbleiterchips 1 und die ersten Lastanschlüsse 21 der zweiten Halbleiterchips 2 elektrisch leitend miteinander verbunden sind. Wie außerdem der Zusammenschau der 11 und 13 zu entnehmen ist, ist in der oberen Metallisierungsschicht eine weitere Leiterbahn ausgebildet, die, zusammen mit elektrisch leitenden Kontaktstöpseln 33v, die dritte elektrische Verbindung 33 bildet, mittels der die Steueranschlüsse 13 der ersten Halbleiterchips 1 elektrisch leitend miteinander verbunden sind. Like the synopsis of 11 and 12 can be seen, a conductor track is formed in the upper metallization, which, together with electrically conductive contact plugs 31v , the first electrical connection 31 forms, by means of the first load connections 11 the first semiconductor chip 1 and the first load connections 21 the second semiconductor chip 2 electrically conductively connected to each other. As well as the synopsis of 11 and 13 can be seen, in the upper metallization another conductor track is formed, which, together with electrically conductive contact plugs 33v , the third electrical connection 33 forms, by means of the control connections 13 the first semiconductor chip 1 electrically conductively connected to each other.

Um einen als „defekt“ klassifizierten ersten Halbleiterchip 1‘ von den als „funktionsfähig“ klassifizierten Halbleiterchips 1 elektrisch zu entkoppeln, wird ein Teil der ersten Leitungsverbindung 31 mechanisch entfernt, was anhand der Draufsicht gemäß 14 und anhand eines Vertikalschnitts gemäß 15 in der Schnittebene A1-A1‘ dargestellt ist. Das Entfernen eines Teils der ersten Leitungsverbindung 31 erfolgt dadurch, dass von einer in der oberen Metallisierungsschicht ausgebildeten Leiterbahn, die einen Bestandteil der ersten Leitungsverbindung 31 bildet, ein Teil entfernt wird, so dass keiner der Kontaktstöpsel 31v, mittels denen der erste Lastanschluss 11 des defekten ersten Halbleiterchips 1‘ mit der Leiterbahn verbunden war, mehr mit dieser Leiterbahn verbunden ist. In jedem Fall wird die elektrische Verbindung zwischen dem ersten Lastanschluss 11 des defekten ersten Halbleiterchips 1‘ und den ersten Lastanschlüssen 11 der funktionsfähigen ersten Halbleiterchips 1 unterbrochen. Das Entfernen des Teils der ersten Leitungsverbindung 3 kann beispielsweise mittels eines Laserstrahls 7 erfolgen, aber auch auf andere Weise wie z.B. durch Fräsen, Bohren, Schleifen, strukturiertes Ätzen oder ein beliebiges anderes, insbesondere mechanisches Verfahren. To a first semiconductor chip classified as "defective" 1' Of the classified as "functional" semiconductor chips 1 electrically decoupling becomes part of the first line connection 31 mechanically removed, which is based on the top view 14 and by a vertical section according to 15 is shown in the sectional plane A1-A1 '. The Removing part of the first line connection 31 takes place in that of a conductor formed in the upper metallization layer, which is a part of the first line connection 31 forms, a part is removed, so that none of the contact plugs 31v , by means of which the first load connection 11 the defective first semiconductor chip 1' connected to the track, more connected to this track. In any case, the electrical connection between the first load connection 11 the defective first semiconductor chip 1' and the first load connections 11 the functional first semiconductor chip 1 interrupted. The removal of the part of the first line connection 3 For example, by means of a laser beam 7 done, but also in other ways such as by milling, drilling, grinding, structured etching or any other, especially mechanical method.

Analog dazu und entsprechend den Erläuterungen zu den 7 und 8 kann optional auch ein (als defekt oder funktionsfähig klassifizierter) zweiter Halbleiterchip 2‘ der zweiten Parallelschaltung von den restlichen bzw. von den als funktionsfähig klassifizierten zweiten Halbleiterchips 2 elektrisch entkoppelt werden. Hierzu wird ein Teil der ersten Leitungsverbindung 31 mechanisch entfernt, was dadurch erfolgen kann, dass von einer in der oberen Metallisierungsschicht ausgebildeten Leiterbahn, die einen Bestandteil der ersten Leitungsverbindung 31 bildet, ein Teil entfernt wird, so dass keiner der Kontaktstöpsel 31v, mittels denen der erste Lastanschluss 21 des elektrisch zu entkoppelnden zweiten Halbleiterchips 2‘ mit der Leiterbahn verbunden war, mehr mit dieser Leiterbahn verbunden ist. In jedem Fall wird die elektrische Verbindung zwischen dem ersten Lastanschluss 21 des elektrisch zu entkoppelnden zweiten Halbleiterchips 2‘ und den ersten Lastanschlüssen 21 der funktionsfähigen zweiten Halbleiterchips 2 unterbrochen. Das Entfernen des Teils der ersten Leitungsverbindung 3 kann beispielsweise mittels eines Laserstrahls 7 erfolgen, aber auch auf andere Weise wie z.B. durch Fräsen, Bohren, Schleifen, strukturiertes Ätzen oder ein beliebiges anderes, insbesondere mechanisches Verfahren. Analogously and according to the explanations to the 7 and 8th Optionally, a second semiconductor chip (classified as defective or functional) may also be included 2 ' the second parallel connection of the remaining or from the classified as operable second semiconductor chips 2 be electrically decoupled. For this purpose, a part of the first line connection 31 mechanically removed, which can be done by that of a formed in the upper metallization conductor, which is a part of the first line connection 31 forms, a part is removed, so that none of the contact plugs 31v , by means of which the first load connection 21 of the second semiconductor chip to be electrically decoupled 2 ' connected to the track, more connected to this track. In any case, the electrical connection between the first load connection 21 of the second semiconductor chip to be electrically decoupled 2 ' and the first load connections 21 the functional second semiconductor chip 2 interrupted. The removal of the part of the first line connection 3 For example, by means of a laser beam 7 done, but also in other ways such as by milling, drilling, grinding, structured etching or any other, especially mechanical method.

Wie weiterhin aus dem Vertikalschnitt gemäß 16 in der Schnittebene A1-A1‘ ersichtlich ist, können durch das Auftrennen der ersten elektrischen Verbindung 31 freigelegte Bereiche 313 der ersten elektrischen Verbindung 31 mittels eines ersten Dielektrikums 314 versiegelt werden. As further from the vertical section according to 16 can be seen in the sectional plane A1-A1 ', by the separation of the first electrical connection 31 uncovered areas 313 the first electrical connection 31 by means of a first dielectric 314 to be sealed.

Ein weiteres Beispiel, wie die Halbleiterchips 1‘ und 2‘ gemäß den 11 bis 13 von den Halbleiterchips 1 bzw. 2 elektrisch entkoppelt werden können, ist in der Draufsicht gemäß 17 bzw. anhand von Vertikalschnitten gemäß den 18 und 19 jeweils in der Schnittebene A1-A1‘ dargestellt. Wie den 17 und 18 zu entnehmen ist, werden ein erster Abschnitt 315 und ein zweiter Abschnitt 317 der Leiterbahn, die in der oberen Metallisierungsschicht ausgebildet ist und die einen Bestandteil der ersten elektrischen Verbindung 31 bilden, entfernt, was wiederum mittels eines Laserstrahls 7, durch Bohren, Fräsen, Schleifen, strukturiertes Ätzen oder ein beliebiges anderes Verfahren erfolgen kann. Hierdurch weist die erste elektrische Verbindung 31 Unterbrechungen 313 auf, durch die der mit dem ersten Lastanschluss 11 des Halbleiterchips 1‘ elektrisch verbundene erste Abschnitt 315 und der mit dem ersten Lastanschluss 21 des Halbleiterchips 2‘ elektrisch verbundene zweite Abschnitt 316 von den ersten Lastanschlüssen 11 der funktionsfähigen ersten Halbleiterchips 1 bzw. den ersten Lastanschlüssen 21 der funktionsfähigen zweiten Halbleiterchips 2 elektrisch getrennt werden. Another example of how the semiconductor chips 1' and 2 ' according to the 11 to 13 from the semiconductor chips 1 respectively. 2 can be electrically decoupled, is in the plan view according to 17 or by means of vertical sections according to the 18 and 19 each shown in the section plane A1-A1 '. Like that 17 and 18 can be seen, become a first section 315 and a second section 317 the conductor track, which is formed in the upper metallization layer and which forms part of the first electrical connection 31 form, removed, which in turn by means of a laser beam 7 , Can be done by drilling, milling, grinding, structured etching or any other method. In this way, the first electrical connection 31 interruptions 313 on, through the one with the first load connection 11 of the semiconductor chip 1' electrically connected first section 315 and the one with the first load connection 21 of the semiconductor chip 2 ' electrically connected second section 316 from the first load ports 11 the functional first semiconductor chip 1 or the first load connections 21 the functional second semiconductor chip 2 be electrically isolated.

Wie weiterhin in 19 gezeigt ist, können die durch das Auftrennen der ersten elektrischen Verbindung 31 freigelegten Bereiche 313 der ersten elektrischen Verbindung 31 optional durch ein erstes Dielektrikum 314 versiegelt werden. As continues in 19 can be shown by the separation of the first electrical connection 31 uncovered areas 313 the first electrical connection 31 optionally by a first dielectric 314 to be sealed.

20 zeigt eine Draufsicht auf ein Leistungshalbleitermodul, das für eine erste Parallelschaltung von (beispielsweise steuerbaren) ersten Halbleiterchips 1 einen redundanten Halbleiterchip 1‘‘ aufweist, und für eine zweite Parallelschaltung von zweiten Halbleiterchips 2 (beispielsweise Dioden) einen redundanten zweiten Halbleiterchip 2‘‘ aufweist. Die Laststrecken der ersten Halbleiterchips 1 sind zueinander parallel geschaltet, allerdings ist die Laststrecke des redundanten ersten Halbleiterchips 1‘‘ noch nicht zu den Laststrecken der ersten Halbleiterchips 1 parallel geschaltet. Entsprechend sind die Laststrecken der zweiten Halbleiterchips 2 zueinander parallel geschaltet, allerdings ist die Laststrecke des redundanten zweiten Halbleiterchips 2‘‘ noch nicht zu den Laststrecken der zweiten Halbleiterchips 2 parallel geschaltet. Bei einem nachfolgenden Test wird untersucht, ob von den ersten Halbleiterchips 1 und den zweiten Halbleiterchips 2 einer oder mehrere als „defekt“ anzusehen sind. Derartige Halbleiterchips 1‘, 2‘ werden als „defekt“ klassifiziert, die verbleibenden der getesteten Halbleiterchips 1, 2 als „funktionsfähig“. 20 shows a plan view of a power semiconductor module, which is for a first parallel connection of (for example, controllable) first semiconductor chips 1 a redundant semiconductor chip 1'' and for a second parallel connection of second semiconductor chips 2 (For example, diodes) a redundant second semiconductor chip 2 '' having. The load paths of the first semiconductor chips 1 are connected in parallel to each other, however, the load path of the redundant first semiconductor chip 1'' not yet to the load paths of the first semiconductor chips 1 connected in parallel. Accordingly, the load paths of the second semiconductor chips 2 connected in parallel with each other, however, the load path of the redundant second semiconductor chip 2 '' not yet to the load paths of the second semiconductor chips 2 connected in parallel. In a subsequent test, it is examined whether of the first semiconductor chips 1 and the second semiconductor chip 2 one or more are to be regarded as "defective". Such semiconductor chips 1' . 2 ' are classified as "defective", the remaining of the tested semiconductor chips 1 . 2 as "functional".

Die als „defekt“ klassifizierten ersten Halbleiterchips 1‘ werden, wie vorangehend erläutert, von der ersten Parallelschaltung der verbleibenden, als „funktionsfähig“ klassifizierten ersten Halbleiterchips 1 elektrisch entkoppelt, und die als „defekt“ klassifizierten zweiten Halbleiterchips 2‘ werden, ebenfalls wie vorangehend erläutert, von der zweiten Parallelschaltung der verbleibenden, als „funktionsfähig“ klassifizierten zweiten Halbleiterchips 2 elektrisch entkoppelt, was im Ergebnis in 21 dargestellt ist. Das Entkoppeln erfolgt lediglich beispielhaft entsprechend den 17 bis 19. Grundsätzlich könne das Entkoppeln jedoch auf jede andere gezeigte und/oder erläuterte Weise vorgenommen werden. The first semiconductor chips classified as "defective" 1' As previously explained, the first parallel connection of the remaining, as "functional" classified first semiconductor chips 1 electrically decoupled, and classified as "defective" second semiconductor chip 2 ' are also, as previously explained, of the second parallel connection of the remaining, classified as "functional" second semiconductor chips 2 electrically decoupled, resulting in 21 is shown. The decoupling takes place only as an example according to the 17 to 19 , Basically however, the decoupling may be done in any other manner shown and / or illustrated.

Als Ersatz für die durch das Entkoppeln weggefallenen Halbleiterchips 1‘, 2‘ dient jeweils ein redundanter erster Halbleiterchip 1‘‘ bzw. redundanter zweiter Halbleiterchip 2‘‘. Um den weggefallenen, als „defekt“ klassifizierten ersten Halbleiterchip 1‘ zu ersetzen, wird die Laststrecke des redundanten ersten Halbleiterchips 1‘‘ zu den Laststrecken der als „funktionsfähig“ klassifizierten ersten Halbleiterchips 1 elektrisch parallel geschaltet. Die erfolgt beispielhaft dadurch, dass der erste Lastanschluss (11; vgl. 10) des redundanten ersten Halbleiterchips 1‘‘ mittels einer elektrischen Verbindung 316 elektrisch leitend mit den ersten Lastanschlüssen (11) der als „funktionsfähig“ klassifizierten ersten Halbleiterchips 1 der ersten Parallelschaltung verbunden wird, und dass der Steueranschluss (13) des redundanten ersten Halbleiterchips 1‘‘ mittels einer elektrischen Verbindung 336 elektrisch leitend mit den Steueranschlüssen (13) der als „funktionsfähig“ klassifizierten ersten Halbleiterchips 1 der ersten Parallelschaltung verbunden wird. As a substitute for the decommissioned semiconductor chips 1' . 2 ' each serves a redundant first semiconductor chip 1'' or redundant second semiconductor chip 2 '' , To the dropped, as "defective" classified first semiconductor chip 1' to replace, the load path of the redundant first semiconductor chip 1'' to the load paths of the first semiconductor chips classified as "functional" 1 electrically connected in parallel. This is done by way of example in that the first load connection ( 11 ; see. 10 ) of the redundant first semiconductor chip 1'' by means of an electrical connection 316 electrically conductive with the first load connections ( 11 ) of the first semiconductor chips classified as "functional" 1 the first parallel circuit is connected, and that the control terminal ( 13 ) of the redundant first semiconductor chip 1'' by means of an electrical connection 336 electrically conductive with the control terminals ( 13 ) of the first semiconductor chips classified as "functional" 1 the first parallel connection is connected.

Analog dazu wird, um den weggefallenen, als „defekt“ klassifizierten zweiten Halbleiterchip 2‘ zu ersetzen, die Laststrecke des redundanten zweiten Halbleiterchips 1‘‘ zu den Laststrecken der als „funktionsfähig“ klassifizierten zweiten Halbleiterchips 2 elektrisch parallel geschaltet. Die erfolgt beispielhaft dadurch, dass der erste Lastanschluss (21; vgl. 10) des redundanten zweiten Halbleiterchips 2‘‘ mittels einer elektrischen Verbindung 316 elektrisch leitend mit den ersten Lastanschlüssen (21) der als „funktionsfähig“ klassifizierten zweiten Halbleiterchips 2 der zweiten Parallelschaltung verbunden wird. Analogously, the second semiconductor chip classified as "defective" is rejected 2 ' to replace, the load path of the redundant second semiconductor chip 1'' to the load paths of the classified as "functional" second semiconductor chips 2 electrically connected in parallel. This is done by way of example in that the first load connection ( 21 ; see. 10 ) of the redundant second semiconductor chip 2 '' by means of an electrical connection 316 electrically conductive with the first load connections ( 21 ) of the second semiconductor chips classified as "functional" 2 the second parallel connection is connected.

Anders als bei der Schaltung gemäß 9 ist der zweite Lastanschluss 12 des redundanten ersten Halbleiterchips 1‘‘ bei der Anordnung gemäß 20 bereits vor dem oder den Klassifizierungstests mit den zweiten Lastanschlüssen 12 der ersten Halbleiterchips 1 der ersten Parallelschaltung elektrisch leitend verbunden, und der zweite Lastanschluss 22 des redundanten zweiten Halbleiterchips 2‘‘ ist bei der Anordnung gemäß 20 bereits vor dem oder den Klassifizierungstests mit den zweiten Lastanschlüssen 22 der zweiten Halbleiterchips 2 der zweiten Parallelschaltung elektrisch leitend verbunden. Allerdings handelt es sich hierbei lediglich um ein Beispiel. Unlike the circuit according to 9 is the second load connection 12 of the redundant first semiconductor chip 1'' in the arrangement according to 20 already before or the classification tests with the second load connections 12 the first semiconductor chip 1 electrically connected to the first parallel connection, and the second load connection 22 of the redundant second semiconductor chip 2 '' is in the arrangement according to 20 already before or the classification tests with the second load connections 22 the second semiconductor chip 2 the second parallel connection electrically connected. However, this is just an example.

Das Prinzip der Erfindung wurde vorangehend lediglich beispielhaft anhand eines konkreten Aufbaus erläutert. Es versteht sich, dass sich die Erfindung anhand beliebiger anderer Modulaufbauten realisieren lässt. So muss beispielsweise das elektrische Entkoppeln von Halbleiterchips 1‘, 2‘ nicht notwendigerweise dadurch erfolgen, dass ein Abschnitt einer Leiterbahn eines Schaltungsträgers entfernt wird. Vielmehr kann auch ein Abschnitt eines beliebigen anderen elektrischen Leiters (z.B. ein Bonddraht, ein elektrisches Verbindungsblech, ein Verbindungsstift usw.) mechanisch entfernt werden, oder der Leiter kann auf beliebige andere Weise getrennt bzw. unterbrochen werden. The principle of the invention has been explained above merely by way of example with reference to a concrete structure. It is understood that the invention can be implemented on the basis of any other modular structures. For example, the electrical decoupling of semiconductor chips 1' . 2 ' not necessarily done by removing a portion of a trace of a circuit substrate. Rather, a portion of any other electrical conductor (eg, a bonding wire, an electrical connection plate, a connector pin, etc.) may be mechanically removed, or the conductor may be disconnected or broken in any other manner.

Des Weiteren ist die Anzahl der zu elektrisch zu entkoppelnden, als „defekt“ klassifizierten Halbleiterchips 1‘ nicht auf nur einen Halbleiterchip 1‘ beschränkt. Entsprechend ist die Anzahl der zu den Halbleiterchips 1 einer Parallelschaltung redundanten Halbleiterchips 1‘‘ nicht auf nur einen redundanten Halbleiterchip 1‘‘ beschränkt. Furthermore, the number of semiconductor chips to be electrically decoupled, classified as "defective" is 1' not on just one semiconductor chip 1' limited. Accordingly, the number of the semiconductor chips 1 a parallel connection of redundant semiconductor chips 1'' not just one redundant semiconductor chip 1'' limited.

Um bei mehreren bereits in einem Leistungshalbleitermodul oder auf einem Modulbestandteil (z.B. einer PCB oder einem Keramiksubstrat) verbauten Halbleiterchips zu prüfen, welcher der Halbleiterchips die erforderlichen Spezifikationen erfüllt und damit als „funktionsfähig“ eingestuft oder anderenfalls als „defekt“ eingestuft werden kann, können unterschiedliche Tests eingesetzt werden. Einige dieser Tests werden nachfolgend beispielhaft erläutert. In order to check which of the semiconductor chips fulfills the required specifications in the case of several semiconductor chips already installed in a power semiconductor module or on a module component (eg a PCB or a ceramic substrate) and thus can be classified as "functional" or otherwise classified as "defective", different ones can be used Tests are used. Some of these tests are exemplified below.

Beispielsweise kann unter Lastbedingungen der Halbleiterchips der Parallelschaltung jeweils die Temperatur der einzelnen Halbleiterchips gemessen werden. Soweit dabei eine übermäßige Erwärmung eines Halbleiterchips festgestellt wird, wird dieser als „defekt“ klassifiziert. Die Temperaturmessung kann auf beliebige Weise erfolgen, z.B. anhand von Temperatursensoren (z.B. auf Diodenbasis), die in jeden der Halbleiterchips integriert sein können, oder anhand einer Messung der von den Halbleiterchips ausgehenden Infrarotstrahlung. Eine Übermäßige Erwärmung kann beispielsweise darauf hindeuten, dass der betreffende Halbleiterchip schlecht entwärmt wird, oder dass er nicht sperrt, dass also seine Laststrecke keinen sperrenden Zustand annehmen kann. For example, the temperature of the individual semiconductor chips can be measured in each case under load conditions of the semiconductor chips of the parallel circuit. As far as an excessive heating of a semiconductor chip is detected, this is classified as "defective". The temperature measurement can be done in any way, e.g. by temperature sensors (e.g., diode based) that may be integrated into each of the semiconductor chips or by measurement of the infrared radiation emanating from the semiconductor chips. Excessive heating may indicate, for example, that the semiconductor chip in question is poorly cooled or that it does not block, ie that its load path can not assume a blocking state.

Falls es sich bei den Halbleiterchips der Parallelschaltung um steuerbare Halbleiterchips handelt, kann einem anderen Test kann festgestellt werden, dass ein Kurzschluss zwischen der die Steueranschlüsse 13 verbindenden dritten Leitungsverbindung 33 und der ersten Leitungsverbindungen 31 der der zweiten Leitungsverbindung 32 vorliegt. Der Kurzschluss kann in nur einem der Halbleiterchips 1 lokalisiert sein (zum Beispiel ein Gate-Emitter-Kurzschluss). Um diesen als „defekt“ zu klassifizierenden Halbleiterchip zu identifizieren, können die Halbleiterchips der Parallelschaltung per Einzel- oder Gruppenmessung untersucht werden, nachdem die zu untersuchenden Einzel-Halbleiterchips oder die Halbleiterchips der zu untersuchenden Gruppe von den anderen Halbleiterchips der Parallelschaltung ausreichend elektrisch getrennt werden (zum Beispiel, indem der Steueranschluss des zu untersuchenden Einzel-Halbleiterchips oder die Steueranschlüsse der Halbleiterchips der zu untersuchenden Gruppe mechanische von den Steueranschlüssen der nicht zu untersuchenden Halbleiterchips der Parallelschaltung abgetrennt werden. Innerhalb einer zu untersuchenden Gruppe bleiben deren Halbleiterchips 1 parallel geschaltet, indem ihre ersten Lastanschlüsse 11 elektrisch miteinander verbunden sind, indem ihre zweiten Lastanschlüsse 12 elektrisch miteinander verbunden sind, und indem ihre Steueranschlüsse 13 elektrisch miteinander verbunden sind. Stellt sich bei einer Untersuchung eines Einzel-Halbleiterchips heraus, dass dieser einen Kurzschluss zwischen seinem Steueranschluss 13 und einem seiner Lastanschlüsse 11 oder 12 besitzt, so ist der Einzel-Halbleiterchip als „defekt“ zu klassifizieren. Stellt sich bei einer Untersuchung einer Gruppe von Halbleiterchips heraus, dass zwischen den Steueranschlüssen 13 ihrer Halbleiterchips und den ersten oder zweiten Lastanschlüssen 11 bzw. 12 ihrer Halbleiterchips ein Kurzschluss vorliegt, so müssen die Halbleiterchips dieser Gruppe in zwei oder mehr Teilgruppen (diese können jeweils einen oder mehrere Halbleiterchips enthalten) aufgeteilt und die Teilgruppen auf die erläuterte Weise erneut geprüft werden, und zwar so lange, bis der oder evtl. auch mehrere Halbleiterchips als „defekt“ klassifiziert werden. Die Suche nach dem oder ggf. den fehlerhaften Halbleiterchips kann nach dem sog. Quicksort-Verfahren erfolgen (wiederholte Teilung der Halbleiterchips der Parallelschaltung in zwei Teilgruppen mit gleicher oder näherungsweise gleicher Chipzahl, und weitere Teilung der Teilgruppen, soweit auch diese noch einen Kurzschluss zeigen). Andere, z.B. heuristische, Verfahren können ebenso zum Einsatz kommen. If the semiconductor chips of the parallel circuit are controllable semiconductor chips, another test can determine that there is a short circuit between the control terminals 13 connecting third line connection 33 and the first line connections 31 the second line connection 32 is present. The short circuit can occur in only one of the semiconductor chips 1 be located (for example, a gate-emitter short circuit). In order to identify this semiconductor chip to be classified as "defective", the semiconductor chips of the parallel connection can be examined by individual or group measurement, after the individual semiconductor chips or semiconductor chips of the group to be examined are sufficiently electrically isolated from the other semiconductor chips of the parallel circuit ( to the Example, in that the control terminal of the individual semiconductor chip to be examined or the control terminals of the semiconductor chips of the group to be examined are separated from the control terminals of the semiconductor chips of the parallel circuit which are not to be investigated. Within a group to be examined remain their semiconductor chips 1 connected in parallel by their first load connections 11 are electrically connected to each other by their second load terminals 12 are electrically connected to each other, and by their control terminals 13 electrically connected to each other. If an investigation of a single semiconductor chip turns out to be a short circuit between its control terminal 13 and one of its load ports 11 or 12 has, then the single semiconductor chip is classified as "defective". In an investigation of a group of semiconductor chips, it turns out that between the control terminals 13 their semiconductor chips and the first or second load terminals 11 respectively. 12 their semiconductor chips is a short circuit, so the semiconductor chips of this group in two or more subgroups (these may each contain one or more semiconductor chips) split and the subgroups are reexamined in the manner explained, and that until, or possibly several semiconductor chips are classified as "defective". The search for the defective or possibly defective semiconductor chips can take place according to the so-called quicksort method (repeated division of the semiconductor chips of the parallel connection into two subgroups having the same or approximately the same number of chips, and further division of the subgroups, as long as they also show a short circuit). , Other, eg heuristic, methods can also be used.

Grundsätzlich ist die Anzahl der denkbaren Tests beliebige. Sofern für einen Halbleiterchip 1 der Parallelschaltung das Testergebnis auch nur eines Tests negativ ist, wird der betreffende Halbleiterchip als „defekt“ klassifiziert. Hingegen werden nur solche Halbleiterchips als „funktionsfähig“ klassifiziert, die sämtliche Tests erfolgreich bestanden haben. Basically, the number of possible tests is arbitrary. If for a semiconductor chip 1 the parallel connection, the test result of even one test is negative, the relevant semiconductor chip is classified as "defective". On the other hand, only such semiconductor chips are classified as "functional", which have successfully passed all tests.

Soweit Halbleiterchips 1, 2 zur Durchführung der Tests elektrisch getrennt aber letztlich als „funktionsfähig“ klassifiziert wurden, werden diese spätestens nach Abschluss aller Test wieder derart miteinander verschaltet, dass ihre ersten Lastanschlüsse 11 (21) elektrisch miteinander verbunden sind, dass ihre zweiten Lastanschlüsse 12 (22) elektrisch miteinander verbunden sind, und, sofern es sich bei den Halbleiterchips 1 um steuerbare Halbleiterchips 1 handelt, dass ihre Steueranschlüsse 13 elektrisch miteinander verbunden sind. Diese Parallelschaltung nur noch der als „funktionsfähig“ klassifizierten Halbleiterchips 1 (2) wird dann in dem Leistungshalbleitermodul verwendet. Die als „defekt“ klassifizierten Halbleiterchips 1‘ bzw. 2‘ verbleiben in dem Leistungshalbleitermodul, sind aber insoweit von den als „funktionsfähig“ klassifizierten Halbleiterchips 1 (2) entkoppelt, dass ihre Laststrecken 11–12 bzw. 21–22 nicht mehr zu den Laststrecken 11–12 bzw. 21–22 der als „funktionsfähig“ klassifizierten Halbleiterchips 1 (2) parallel geschaltet sind. As far as semiconductor chips 1 . 2 for the performance of the tests were separated electrically but ultimately classified as "functional", these are interconnected again at the latest after completion of all tests such that their first load connections 11 ( 21 ) are electrically connected to each other, that their second load terminals 12 ( 22 ) are electrically connected to each other, and, if it is in the semiconductor chips 1 around controllable semiconductor chips 1 is that their control connections 13 electrically connected to each other. This parallel circuit only the classified as "functional" semiconductor chips 1 ( 2 ) is then used in the power semiconductor module. The semiconductor chips classified as "defective" 1' respectively. 2 ' remain in the power semiconductor module but are so far of the semiconductor chips classified as "functional" 1 ( 2 ) decouples that their load paths 11 - 12 respectively. 21 - 22 not more to the load routes 11 - 12 respectively. 21 - 22 the classified as "functional" semiconductor chips 1 ( 2 ) are connected in parallel.

Nachfolgend werden noch verschiedene Aspekte erläutert, die ein Verfahren zur Herstellung eines Leistungshalbleitermoduls betreffen, sowie verschiedene Ausgestaltungen dieses Verfahrens. Die in Klammern jeweils angegebenen Bezugszeichen beziehen sich auf die vorangehend erläuterten Figuren. In the following, various aspects relating to a method for producing a power semiconductor module as well as various embodiments of this method will be explained. The respective reference numerals in parentheses refer to the figures explained above.

Gemäß einem ersten Aspekt weist ein Verfahren zur Herstellung eines Leistungshalbleitermoduls auf:
Verschalten einer Anzahl Halbleiterchips (1), die jeweils einen ersten Anschluss (11), einen zweiten Anschluss (12) und eine zwischen dem ersten Anschluss (11) und dem zweiten Anschluss (12) ausgebildete Laststrecke aufweisen, wobei die Laststrecken elektrisch parallel geschaltet sind, indem die ersten Anschlüsse (11) elektrisch leitend miteinander verbunden sind, und indem die zweiten Anschlüsse (12) elektrisch leitend miteinander verbunden sind;
Klassifizieren von Halbleiterchips, die nicht funktionsfähig sind oder die außerhalb einer vorgegebenen Spezifikation liegen, als „defekt“;
Klassifizieren von Halbleiterchips (1), die innerhalb der vorgegebenen Spezifikation liegen, als „funktionsfähig“;
Elektrisches Entkoppeln eines jeden als „defekt“ klassifizierten Halbleiterchips (1‘) von dem als „funktionsfähig“ klassifizierten Halbleiterchips (1), indem von einer ersten elektrischen Verbindung (31) zwischen dem ersten Anschluss (11) des betreffenden, als „defekt“ klassifizierten Halbleiterchips (1‘) und den ersten Anschlüssen (11) der als „funktionsfähig“ klassifizierten Halbleiterchips (1) und einer zweiten elektrischen Verbindung (32) zwischen dem zweiten Anschluss (12) des betreffenden, als „defekt“ klassifizierten Halbleiterchips (1‘) und den zweiten Anschlüssen (12) der als „funktionsfähig“ klassifizierten Halbleiterchips (1) zumindest eine aufgetrennt wird. According to a first aspect, a method for producing a power semiconductor module comprises:
Interconnecting a number of semiconductor chips ( 1 ), each having a first port ( 11 ), a second port ( 12 ) and one between the first port ( 11 ) and the second connection ( 12 ) load path, wherein the load paths are electrically connected in parallel by the first terminals ( 11 ) are electrically conductively connected to each other and in that the second terminals ( 12 ) are electrically connected to each other;
Classifying semiconductor chips that are non-functional or that fall outside a given specification as "defective";
Classifying semiconductor chips ( 1 ), which are within the given specification, as "functional";
Electrical decoupling of each semiconductor chip classified as "defective" ( 1' ) of the semiconductor chip classified as "functional" ( 1 ) by a first electrical connection ( 31 ) between the first port ( 11 ) of the relevant, classified as "defective" semiconductor chip ( 1' ) and the first connections ( 11 ) classified as "functional" semiconductor chips ( 1 ) and a second electrical connection ( 32 ) between the second port ( 12 ) of the relevant, classified as "defective" semiconductor chip ( 1' ) and the second terminals ( 12 ) classified as "functional" semiconductor chips ( 1 ) at least one is separated.

Gemäß einem zweiten Aspekt wird bei einem Verfahren nach dem ersten Aspekt
die erste elektrischen Verbindung (31) zwischen dem ersten Anschluss (11) eines als „defekt“ klassifizierten Halbleiterchips (1‘) und den ersten Anschlüssen (11) der als „funktionsfähig“ klassifizierten Halbleiterchips (1) aufgetrennt; und
die zweite elektrische Verbindung (32) zwischen dem zweiten Anschluss (12) dieses als „defekt“ klassifizierten Halbleiterchips (1‘) und den zweiten Anschlüssen (12) der als „funktionsfähig“ klassifizierten Halbleiterchips (1) aufgetrennt. According to a second aspect, in a method according to the first aspect
the first electrical connection ( 31 ) between the first port ( 11 ) of a semiconductor chip classified as "defective" ( 1' ) and the first connections ( 11 ) classified as "functional" semiconductor chips ( 1 ) separated; and
the second electrical connection ( 32 ) between the second port ( 12 ) this "defective" classified semiconductor chips ( 1' ) and the second terminals ( 12 ) classified as "functional" semiconductor chips ( 1 ) separated.

Gemäß einem dritten Aspekt wird bei einem Verfahren nach dem ersten oder zweiten Aspekt
ein durch das Auftrennen der ersten elektrischen Verbindung (31) freigelegter Bereich (313) der ersten elektrischen Verbindung (31) durch ein erstes Dielektrikum (314) versiegelt; und/oder
ein durch das Auftrennen der zweiten elektrischen Verbindung (32) freigelegter Bereich (323) der zweiten elektrischen Verbindung (32) durch ein zweites Dielektrikum (324) versiegelt. According to a third aspect, in a method according to the first or second aspect
a by the separation of the first electrical connection ( 31 ) uncovered area ( 313 ) of the first electrical connection ( 31 ) through a first dielectric ( 314 ) sealed; and or
a by the separation of the second electrical connection ( 32 ) uncovered area ( 323 ) of the second electrical connection ( 32 ) by a second dielectric ( 324 ) sealed.

Gemäß einem vierten Aspekt erfolgt bei einem Verfahren nach einem der Aspekte eins bis drei das Auftrennen der ersten elektrischen Verbindung (31) und/oder das Auftrennen der zweiten elektrischen Verbindung (32) mechanisch oder mittels eines Laserstrahls. According to a fourth aspect, in a method according to one of the aspects one to three, the separation of the first electrical connection ( 31 ) and / or separating the second electrical connection ( 32 ) mechanically or by means of a laser beam.

Gemäß einem fünften Aspekt sind bei einem Verfahren nach einem der Aspekte eins bis vier
die als „funktionsfähig“ klassifizierten Halbleiterchips (1) jeweils als steuerbare Halbleiterschalter ausgebildet; und
der als „defekt“ klassifizierte Halbleiterchip (1‘) ist als defekter steuerbarer Halbleiterschalter ausgebildet. According to a fifth aspect, in a method according to any of aspects one to four
the semiconductor chips classified as "functional" ( 1 ) each formed as a controllable semiconductor switch; and
the semiconductor chip classified as "defective" ( 1' ) is designed as a defective controllable semiconductor switch.

Gemäß einem sechsten Aspekt sind bei einem Verfahren nach einem der Aspekte eins bis vier
die als „funktionsfähig“ klassifizierten Halbleiterchips (2) jeweils als Dioden ausgebildet; und
der als „defekt“ klassifizierte Halbleiterchip ist als defekte Diode ausgebildet. According to a sixth aspect, in a method according to any of aspects one to four
the semiconductor chips classified as "functional" ( 2 ) each formed as diodes; and
the semiconductor chip classified as "defective" is designed as a defective diode.

Gemäß einem siebten Aspekt erfolgt bei einem Verfahren nach einem der Aspekte eins bis sechs wird der als „defekt“ klassifizierte Halbleiterchip (1‘, 2‘) an seinem ersten Anschluss (11, 21) mit keinem anderen elektronischen Bauelement verbunden. According to a seventh aspect, in a method according to one of the aspects one to six, the semiconductor chip classified as "defective" is ( 1' . 2 ' ) at its first connection ( 11 . 21 ) connected to any other electronic component.

Gemäß einem achten Aspekt enthält das Leistungshalbleitermodul eine Leiterplatte, die aufweist:
eine erste Leiterbahn, die Bestandteil der ersten elektrischen Verbindung (31) ist;
einen Isolationsträger (30); und
eine Anzahl von elektrisch leitenden Kontaktstöpseln (31v), die Bestandteil der ersten elektrischen Verbindung (31) sind und die die ersten Anschlüsse (11) der als „defekt“ klassifizierten Halbleiterchips (1) mit der ersten Leiterbahn (31) elektrisch leitend verbinden; wobei
ein oder mehrere Abschnitte der Leiterbahn mechanisch entfernt werden und dadurch bei einem jeden der als „defekt“ klassifizierten Halbleiterchips (1) die elektrische Verbindung zwischen dem ersten Anschluss (11) dieses Halbleiterchips (1) und den ersten Anschlüssen (11) der als „funktionsfähig“ klassifizierten Halbleiterchips (1) unterbrochen wird. According to an eighth aspect, the power semiconductor module includes a circuit board having:
a first interconnect that is part of the first electrical connection ( 31 );
an insulation carrier ( 30 ); and
a number of electrically conductive contact plugs ( 31v ), which is part of the first electrical connection ( 31 ) and the first connections ( 11 ) of the semiconductor chips classified as "defective" ( 1 ) with the first trace ( 31 ) electrically conductively connect; in which
one or more sections of the track are mechanically removed and thereby at each of the semiconductor chips classified as "defective" ( 1 ) the electrical connection between the first terminal ( 11 ) this semiconductor chip ( 1 ) and the first connections ( 11 ) classified as "functional" semiconductor chips ( 1 ) is interrupted.

Gemäß einem neunten Aspekt wird bei einem Verfahren nach einem der Aspekte eins bis acht ein redundanter Halbleiterchip (1‘‘) bereitgestellt, der einen ersten Anschluss (11) und einen zweiten Anschluss (12) sowie eine zwischen dem ersten Anschluss (11) und dem zweiten Anschluss (12) ausgebildete Laststrecke aufweist, die nicht zu den Laststrecken der Halbleiterchips (1) parallel geschaltet ist, wobei aufgrund der Klassifizierung eines der Halbleiterchips (1) als „defekt“
der erste Anschluss (11) des redundanten Halbleiterchips (1‘‘) elektrisch leitend mit den ersten Anschlüssen (11) der als „funktionsfähig“ klassifizierten Halbleiterchips (1) verbunden wird und/oder der zweite Anschluss (12) des redundanten Halbleiterchips (1‘‘) elektrisch leitend mit den zweiten Anschlüssen (12) der als „funktionsfähig“ klassifizierten Halbleiterchips (1) verbunden wird. According to a ninth aspect, in a method according to one of the aspects one to eight, a redundant semiconductor chip ( 1'' ), which provides a first connection ( 11 ) and a second port ( 12 ) and one between the first port ( 11 ) and the second connection ( 12 ) has trained load path which does not extend to the load paths of the semiconductor chips ( 1 ) is connected in parallel, wherein due to the classification of one of the semiconductor chips ( 1 ) as "defective"
the first connection ( 11 ) of the redundant semiconductor chip ( 1'' ) electrically conductive with the first terminals ( 11 ) classified as "functional" semiconductor chips ( 1 ) and / or the second connection ( 12 ) of the redundant semiconductor chip ( 1'' ) electrically conductive with the second terminals ( 12 ) classified as "functional" semiconductor chips ( 1 ) is connected.

Gemäß einem zehnten Aspekt weist bei einem Verfahren nach einem der Aspekte eins bis neun der redundante Halbleiterchip (1‘‘) einen Steueranschluss (13) auf, der mit den Steueranschlüssen (13) der Halbleiterchips (1) nicht elektrisch leitend verbunden ist, wobei der Steueranschluss (13) des redundanten Halbleiterchips (1‘‘) aufgrund der Klassifizierung eines der Halbleiterchips (1) als „defekt“ elektrisch leitend mit den Steueranschlüssen (13) der als „funktionsfähig“ klassifizierten Halbleiterchips (1) verbunden wird. According to a tenth aspect, in a method according to one of aspects one to nine, the redundant semiconductor chip ( 1'' ) a control terminal ( 13 ) connected to the control terminals ( 13 ) of the semiconductor chips ( 1 ) is not electrically connected, wherein the control terminal ( 13 ) of the redundant semiconductor chip ( 1'' ) due to the classification of one of the semiconductor chips ( 1 ) as "defective" electrically conductive with the control terminals ( 13 ) classified as "functional" semiconductor chips ( 1 ) is connected.

Mit einem Verfahren, wie es vorangehend erläutert wurde, lassen sich insbesondere solche Leistungshalbleitermodule herstellen, wie sie vorangehend beschrieben und/oder in den nachfolgenden Schutzansprüchen definiert sind. With a method as has been explained above, it is possible in particular to produce such power semiconductor modules as described above and / or defined in the following claims.

Claims (8)

Leistungshalbleitermodul, das aufweist: eine Anzahl von funktionsfähigen Halbleiterchips (1) mit jeweils einem ersten Anschluss (11), einem zweiten Anschluss (12) und einer zwischen dem ersten Anschluss (11) und dem zweiten Anschluss (12) ausgebildeten Laststrecke, wobei die Laststrecken elektrisch parallel geschaltet sind, indem die ersten Anschlüsse (11) elektrisch leitend miteinander verbunden sind, und indem die zweiten Anschlüsse (12) elektrisch leitend miteinander verbunden sind; einen defekten Halbleiterchip (1‘), der einen ersten Anschluss (11) und einen zweiten Anschluss (12) aufweist; wobei von einer ersten elektrischen Verbindung (31) zwischen dem ersten Anschluss (11) des defekten Halbleiterchips (1‘) und den ersten Anschlüssen (11) der funktionsfähigen Halbleiterchips (1) und einer zweiten elektrischen Verbindung (32) zwischen dem zweiten Anschluss (12) des defekten Halbleiterchips (1‘) und den zweiten Anschlüssen (12) der funktionsfähigen Halbleiterchips (1) zumindest eine aufgetrennt ist. Power semiconductor module, comprising: a number of functional semiconductor chips ( 1 ) each having a first connection ( 11 ), a second port ( 12 ) and one between the first port ( 11 ) and the second connection ( 12 ) load path, wherein the load paths are electrically connected in parallel by the first terminals ( 11 ) are electrically conductively connected to each other and in that the second terminals ( 12 ) are electrically connected to each other; a defective semiconductor chip ( 1' ), which has a first connection ( 11 ) and a second port ( 12 ) having; wherein from a first electrical connection ( 31 ) between the first port ( 11 ) of the defective semiconductor chip ( 1' ) and the first connections ( 11 ) of the functional semiconductor chips ( 1 ) and a second electrical connection ( 32 ) between the second port ( 12 ) of the defective semiconductor chip ( 1' ) and the second terminals ( 12 ) of the functional semiconductor chips ( 1 ) at least one is separated. Leistungshalbleitermodul nach Anspruch 1, bei dem die erste elektrischen Verbindung (31) zwischen dem ersten Anschluss (11) des defekten Halbleiterchips (1‘) und den ersten Anschlüssen (11) der funktionsfähigen Halbleiterchips (1) aufgetrennt ist; und die zweite elektrische Verbindung (32) zwischen dem zweiten Anschluss (12) des defekten Halbleiterchips (1‘) und den zweiten Anschlüssen (12) der funktionsfähigen Halbleiterchips (1) aufgetrennt ist. Power semiconductor module according to Claim 1, in which the first electrical connection ( 31 ) between the first port ( 11 ) of the defective semiconductor chip ( 1' ) and the first connections ( 11 ) of the functional semiconductor chips ( 1 ) is separated; and the second electrical connection ( 32 ) between the second port ( 12 ) of the defective semiconductor chip ( 1' ) and the second terminals ( 12 ) of the functional semiconductor chips ( 1 ) is separated. Leistungshalbleitermodul nach Anspruch 1 oder 2, bei dem ein durch das Auftrennen der ersten elektrischen Verbindung (31) freigelegter Bereich (313) der ersten elektrischen Verbindung (31) durch ein erstes Dielektrikum (314) versiegelt ist; und/oder ein durch das Auftrennen der zweiten elektrischen Verbindung (32) freigelegter Bereich (323) der zweiten elektrischen Verbindung (32) durch ein zweites Dielektrikum (324) versiegelt ist. Power semiconductor module according to claim 1 or 2, wherein a by the separation of the first electrical connection ( 31 ) uncovered area ( 313 ) of the first electrical connection ( 31 ) through a first dielectric ( 314 ) is sealed; and / or a by the separation of the second electrical connection ( 32 ) uncovered area ( 323 ) of the second electrical connection ( 32 ) by a second dielectric ( 324 ) is sealed. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem von der ersten elektrischen Verbindung (31) und der zweiten elektrischen Verbindung (32) zumindest eine mechanisch oder mittels eines Laserstrahls aufgetrennt ist. Power semiconductor module according to one of the preceding claims, in which of the first electrical connection ( 31 ) and the second electrical connection ( 32 ) is separated at least one mechanically or by means of a laser beam. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem die funktionsfähigen Halbleiterchips (1) jeweils als steuerbarer Halbleiterschalter ausgebildet sind; und der defekte Halbleiterchip (1‘) als defekter steuerbarer Halbleiterschalter ausgebildet ist. Power semiconductor module according to one of the preceding claims, in which the functional semiconductor chips ( 1 ) are each formed as a controllable semiconductor switch; and the defective semiconductor chip ( 1' ) is designed as a defective controllable semiconductor switch. Leistungshalbleitermodul nach einem der Ansprüche 1 bis 4, bei dem die funktionsfähigen Halbleiterchips (2) jeweils als Dioden ausgebildet sind; und der defekte Halbleiterchip (2‘) als defekte Diode ausgebildet ist. Power semiconductor module according to one of Claims 1 to 4, in which the functional semiconductor chips ( 2 ) are each formed as diodes; and the defective semiconductor chip ( 2 ' ) is designed as a defective diode. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem der defekte Halbleiterchip (1‘, 2‘) an seinem ersten Anschluss (11, 21) mit keinem anderen elektronischen Bauelement verbunden ist. Power semiconductor module according to one of the preceding claims, in which the defective semiconductor chip ( 1' . 2 ' ) at its first connection ( 11 . 21 ) is not connected to any other electronic component. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche mit einer Leiterplatte, die aufweist: eine erste Leiterbahn, die Bestandteil der ersten elektrischen Verbindung (31) ist und die die ersten Anschlüsse (11) der funktionsfähigen Halbleiterchips (1) elektrisch leitend miteinander verbindet; einen Isolationsträger (30); und eine Anzahl von elektrisch leitenden Kontaktstöpseln (31v), die Bestandteil der ersten elektrischen Verbindung (31) sind und die die ersten Anschlüsse (11) der funktionsfähigen Halbleiterchips (1) elektrisch leitend an die erste Leiterbahn anschließt und dadurch elektrisch leitend miteinander verbindet; zumindest ein weiterer Kontaktstöpsel (31v), der mit dem ersten Anschluss (11) des defekten Halbleiterchips (1‘) nicht jedoch mit der ersten Leiterbahn (31) elektrisch leitend verbunden ist. Power semiconductor module according to one of the preceding claims with a printed circuit board, comprising: a first conductor track which is part of the first electrical connection ( 31 ) and the first connections ( 11 ) of the functional semiconductor chips ( 1 ) electrically conductively connects to each other; an insulation carrier ( 30 ); and a number of electrically conductive contact plugs ( 31v ), which is part of the first electrical connection ( 31 ) and the first connections ( 11 ) of the functional semiconductor chips ( 1 ) electrically connected to the first conductor track and thereby electrically conductively connects to each other; at least one other contact plug ( 31v ) connected to the first port ( 11 ) of the defective semiconductor chip ( 1' ) but not with the first trace ( 31 ) is electrically connected.
DE202016101991.5U 2016-04-15 2016-04-15 Power semiconductor module manufactured with increased chip yield Active DE202016101991U1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE202016101991.5U DE202016101991U1 (en) 2016-04-15 2016-04-15 Power semiconductor module manufactured with increased chip yield

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE202016101991.5U DE202016101991U1 (en) 2016-04-15 2016-04-15 Power semiconductor module manufactured with increased chip yield

Publications (1)

Publication Number Publication Date
DE202016101991U1 true DE202016101991U1 (en) 2016-05-02

Family

ID=55974499

Family Applications (1)

Application Number Title Priority Date Filing Date
DE202016101991.5U Active DE202016101991U1 (en) 2016-04-15 2016-04-15 Power semiconductor module manufactured with increased chip yield

Country Status (1)

Country Link
DE (1) DE202016101991U1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3544055A1 (en) * 2018-03-19 2019-09-25 LEONI Bordnetz-Systeme GmbH Electrical switching apparatus and method for producing an electrical switching apparatus
GB2591498A (en) * 2020-01-30 2021-08-04 Pragmatic Printing Ltd A method of connecting circuit elements.

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3544055A1 (en) * 2018-03-19 2019-09-25 LEONI Bordnetz-Systeme GmbH Electrical switching apparatus and method for producing an electrical switching apparatus
GB2591498A (en) * 2020-01-30 2021-08-04 Pragmatic Printing Ltd A method of connecting circuit elements.
WO2021152325A1 (en) * 2020-01-30 2021-08-05 Pragmatic Printing Limited A method of connecting circuit elements
GB2591498B (en) * 2020-01-30 2022-02-09 Pragmatic Printing Ltd A method of connecting circuit elements

Similar Documents

Publication Publication Date Title
DE112013005295B4 (en) semiconductor device
DE112016005574B4 (en) semiconductor modules
DE102015115271A1 (en) ELECTRONIC ASSEMBLY WITH EMPTYING CAPACITORS
EP1178595B1 (en) Arrangement with a low inductance for circuit
DE102017125418A1 (en) INVERTER SWITCHING DEVICES WITH COMMON SOURCE INDUCTIVITY LAYOUT TO PREVENT PENETRATION
DE102017120747B4 (en) Top cooling SMD package and method of providing it
DE202016101991U1 (en) Power semiconductor module manufactured with increased chip yield
DE102014111102A1 (en) Probe card and method for performing an unclamped inductive switching test
DE102017108172B4 (en) SMD package and method for manufacturing an SMD package
DE102021112974A1 (en) Method of manufacturing a semiconductor device
EP3557614A1 (en) Power module with a power electronic component on a substrate plate and power electronic circuit with such a power module
DE102015110532A1 (en) A method and apparatus for electrically connecting a plurality of semiconductor device layers through a common conductive layer
DE102014111438B4 (en) Power module and method for its production
EP1364449A1 (en) Circuit design for a circuit for switching currents
DE10060585A1 (en) Device and method for examining a semiconductor integrated circuit
DE102015103064A1 (en) Programmable matrix interposer for implementing configurable vertical semiconductor device arrays
DE102018002731A1 (en) Motor driving device
DE102014217785B4 (en) SEMICONDUCTOR DEVICE
DE102016221387B4 (en) semiconductor module
EP1414066B1 (en) Method for monitoring semiconductor power elements
DE102013104223A1 (en) Semiconductor devices and methods of making and using same
DE10241045B4 (en) Method for carrying out test measurements on light-emitting components
DE102022131921B3 (en) Arrangement with a plurality of power semiconductor modules
DE102021204184A1 (en) Phase module for an inverter with improved testability, inverter with this phase module and manufacturing method of such a phase module
DE102022100034B3 (en) POWER ELECTRONIC SYSTEM, METHOD OF MAKING A POWER ELECTRONIC SYSTEM AND METHOD OF PROTECTING A HALF-BRIDGE CIRCUIT AGAINST OVERLOAD OR OVERCURRENT

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R207 Utility model specification
R150 Utility model maintained after payment of first maintenance fee after three years
R151 Utility model maintained after payment of second maintenance fee after six years