-
Die
Erfindung betrifft eine Testschaltung für ein Speicherzellenfeld zum
Bestimmen eines Dotierbereiches eines Elektrodenanschlusses, der
in einer Speicherzelle eine Innenelektrode eines Grabenkondensators
mit einem zugehörigen
Auswahltransistor verbindet.
-
Halbleiterspeicher,
insbesondere dynamische Halbleiterspeicher mit wahlfreiem Zugriff (DRAM)
setzen sich aus einer Matrix von Speicherzellen zusammen, die in
Form von Zeilen über
Wortleitungen und Spalten über
Bitleitungen verschaltet sind. Das Auslesen der Daten aus den Speicherzellen
oder das Schreiben der Daten in die Speicherzellen wird durch Aktivierung
geeigneter Wort- und Bitleitungen bewerkstelligt. Eine dynamische
Speicherzelle setzt sich im Allgemeinen aus einem Auswahltransistor
und einem Speicherkondensator zusammen, wobei der Auswahltransistor üblicherweise
als horizontal ausgelegter Feldeffekttransistor ausgestaltet ist
und zwei Diffusionsbereiche umfasst, welche durch einen Kanal getrennt
sind, oberhalb dessen eine Steuerelektrode, ein sogenanntes Gate,
angeordnet ist. Das Gate ist wiederum mit einer Wortleitung verbunden.
Einer der Diffusionsbereiche des Auswahltransistors ist an eine
Bitleitung und der andere Diffusionsbereich an den Speicherkondensator angeschlossen.
Durch Anlegen einer geeigneten Spannung über die Wortleitung an das
Gate schaltet der Auswahltransistor durch und ermöglicht eine Stromfluss
zwischen den Diffusionsgebieten, um den Speicherkondensator über die
angeschlossene Bitleitung zu laden.
-
Zielsetzung
bei der DRAM-Speicher-Entwicklung ist es, eine möglichst hohe Ausbeute von Speicherzellen
mit guter Funktionalität
bei zusätzlich minimaler
Chipgröße zu erreichen.
Das fortlaufende Bestreben, die DRAM-Speicherzellen zu verkleinern, hat
zum Entwurf von Speicherzellen geführt, bei denen insbesondere
der Speicherkondensator die dritte Dimension nutzt. Ein dreidimensionales
Speicherkondensatorkonzept sind Grabenkondensatoren, bestehend aus
einem in das Halbleitersubstrat geätzten Graben, der mit einem
hochleitfähigen
Material gefüllt
ist, welcher als innere Kondensatorelektrode dient. Die äußere Kondensatorelektrode
ist dagegen im Allgemeinen im Substrat als Diffusionsgebiet vergraben
ausgebildet, wobei diese äußere Kondensatorelektrode über eine
weitere vergraben ausgebildete Schicht im Halbleitersubstrat, eine
sogenannte Buried Plate, ankontaktiert ist. Die Buried-Plate-Schicht wird üblicherweise
im Randbereich über
eine Kontaktöffnung,
einem sogenannte Plug, ankontaktiert. Die elektrische Verbindung
zwischen dem Diffusionsgebiet des Auswahltransistors und der inneren
Kondensatorelektrode des Grabenkondensators in einer Speicherzelle
erfolgt im oberen Grabenbereich durch einen üblicherweise als Diffusionsgebiet
ausgebildeten Elektrodenanschluss, dem sogenannten Buried Strap.
-
Um
die Chipgröße so klein
wie möglich
zu halten, ist es Zielsetzung, insbesondere auch den Randbereich
der Speicherzellenfelder mit dem Plug zum Anschluss der Buried Plate
möglichst
platzsparend auszuführen.
Hierbei besteht die Gefahr, dass der Plug zum Anschluss der Buried
Plate die Buried Straps von Grabenkondensatoren ankontaktieren, wenn
sich der Plug-Bereich mit dem Buried Strap-Dotierbereich überlagern.
Dies hat zur Folge, dass ein Kurzschluss zwischen den Kondensatorelektroden
der Grabenkondensatoren auftritt, der zu einem Totalausfall des
kompletten Speicherchips führt.
Ein solcher Kurzschluss konnte bisher im Allgemeinen erst durch
aufwändige
physikalische Fehleranalyse festgestellt werden. Darüber hinaus
kann eine solche Fehleranalyse auch erst im Back-End, d.h. nachdem
im Wesentlichen der gesamte Herstellungsprozess für den Speicherchip
durchlaufen ist, ausgeführt
werden. Weiterhin beeinflusst die Größe des Dotierbereichs des Buried
Strap wesentlich das elektrische Verhalten der Speicherzelle und
hat dabei insbesondere Einfluss auf die zu ladende Speicherkapazität und die
Ladungsgeschwindigkeit. Daher ist die genaue Kenntnis der Buried-Strap-Dotierausdehnung
für die
Bestimmung der Leistungsmerkmale der Speicherzellen von entscheidender
Bedeutung. Die Größe des Buried-Strap-Dotierbereichs konnte
jedoch bisher nur anhand aufwändiger
und teurer Dotierprofilanalysen bestimmt werden.
-
Aus
der
DE 101 07 081
A1 ist ein Testverfahren bzw. ein Testaufbau bekannt, bei
dem zur Prüfung
einer Speicherzelle die innere Elektrode des Grabenkondensators über einen
Pfropf direkt ankontaktiert wird, um elektrische Messungen auszuführen.
-
Aufgabe
der Erfindung ist es, eine Teststruktur für ein Speicherzellenfeld mit
matrixförmig
angeordneten Grabenkondensatoren bereitzustellen, mit der sich auf
einfache Weise eine Buried-Strap-Dotierung der Grabenkondensatoren
bestimmen und sich insbesondere Kurzschlüsse zwischen der vergrabenen äußeren Kondensatorelektrode
und dem Buried Strap nachweisen lassen.
-
Diese
Aufgabe wird erfindungsgemäß mit einer
Teststruktur für
ein Speicherzellenfeld gemäß Anspruch
1 gelöst.
Bevorzugte Weiterbildungen sind in den abhängigen Ansprüchen angegeben.
-
Gemäß der Erfindung
weist die Teststruktur für
ein Speicherzellenfeld, bei dem die Grabenkondensatoren der Speicherzellen
matrixförmig
angeordnet sind, zum Bestimmen eines Dotierbereiches eines Elektrodenanschlusses,
der in einer Speicherzelle eine innere Kondensatorelektrode eines
Grabenkondensators mit einem zugehörigen Auswahltransistor verbindet,
eine regelmäßige Matrixanordnung
von vier Grabenkondensatoren auf, zwischen denen ein elektrischer
Kontakt mit einer vorgegebenen Kontaktfläche vorgesehen ist. Die erfindungsgemäße Teststruktur
ermöglicht
auf einfache Weise exakt und zerstörungsfrei, die Dotierausdehnung
des oberen Elektrodenanschlusses durch eine einfache Messung des
Stromflusses zwischen dem elektrischen Kontakt und den inneren Kontaktelektroden der
um diesen elektrischen Kontakt angeordneten Grabenkondensatoren
festzustellen. Wenn zwischen dem elektrisch leitenden Kontakt und
dem Buried-Strap-Dotierbereich eine Überlappung vorliegt, kann ein
elektrischer Stromfluss festgestellt werden. Im Fal le, dass keine Überlappung
vorliegt, tritt dagegen kein Stromfluss auf. Aus der Lage des elektrischen
Kontaktes bezogen auf die vier Grabenkondensatoren, der Größe und Form
der Kontaktfläche und
dem Stromfluss zwischen dem elektrischen Kontakt und den ihn umgebenden
Grabenkondensatoren, lässt
sich eine exakte Aussage über
den Buried-Strap-Dotierbereich treffen. Weiterhin kann dann auch
festgestellt werden, wie weit der elektrische Kontakt der Buried
Plate im Randbereich des Speicherchips von den Grabenkondensatoren
mindestens beabstandet sein muss, um einen Kurzschluss zwischen
dem elektrischen Kontakt und dem Buried Strap zu verhindern bzw.
ob ein solcher Kontakt im Randbereich sich mit einem Buried Strap
eines Grabenkondensators überlappt
und so einen Kurzschluss zwischen den Kondensatorelektroden und damit
einen Totalausfall des Speicherchips bewirkt.
-
Erfindungsgemäß ist die
regelmäßige Matrixanordnung
von vier Grabenkondensatoren mit dem dazwischen angeordneten elektrischen
Kontakten innerhalb eines regulären
Speicherzellenfelds ausgeführt.
Da die Teststruktur, wie die reguläre Speicherzellenstruktur,
in der Regel mithilfe der Planartechnik, die aus einer Abfolge von
Lithografieprozessen besteht, hergestellt wird, wird durch die Einbettung
der Teststruktur in ein regelmäßiges Speicherzellenfeld gewährleistet,
dass die Grabenkondensatoren im Wesentlichen den regulären Grabenkondensatoren der
Speicherzellenmatrix entsprechen, da die Teststruktur bei den einzelnen
Lithografieschritten die gleiche Umgebung wie die reguläre Speicherzellenstruktur
haben. Dadurch wird die Zuverlässigkeit
und Aussagekraft der Testmessung wesentlich verbessert.
-
Gemäß einer
bevorzugten Ausführungsform ist
zwischen der regelmäßigen Matrixanordnung
von vier Grabenkondensatoren ein aktives Gebiet eines Auswahltransistors
unter dem elektrischen Kontakt vorgesehen. Hierdurch wird gewährleistet,
dass die Teststruktur so weit wie möglich dem regulären Speicherzellenfeldaufbau
nachgebildet ist, um eine exakte Aussage in Bezug auf die Ausdehnung
des Buried-Strap-Dotierbereichs zu ermöglichen.
-
Gemäß einer
weiteren bevorzugten Ausführungsform
sind die vier Grabenkondensatoren mit getrennten Kontaktflächen verbunden,
die ein einfaches Ankontaktieren der inneren Kondensatorelektrode
des jeweiligen Grabenkondensators ermöglichen. Durch diese Ausgestaltung
wird die Durchführung
der Messung wesentlich erleichtert, da die Grabenkondensatoren zum
Testen über
lose, weit auseinander liegende Kontaktflächen, die einfach mithilfe
einer Nadelkarte an eine Auswerteeinheit angebunden werden können, sich
anschließen
lassen.
-
Gemäß einer
weiteren bevorzugten Ausführungsform
ist ein Teststrukturmuster mit einer Vielzahl von Teststrukturen
vorgesehen, wobei die Teststrukturen mit unterschiedlichen Abständen zwischen
den Grabenkondensatoren und/oder unterschiedlicher Größe der Kontaktfläche ausgebildet sind.
Hierdurch besteht die Möglichkeit,
hochpräzise und
genau skaliert den Bereich der Buried-Strap-Dotierung festzulegen.
-
Die
Erfindung wird anhand der beigefügten Zeichnungen
näher erläutert. Es
zeigen:
-
1 eine
DRAM-Speicherzelle mit einem Grabenkondensator in Querschnitt;
-
2 einen
Ausschnitt aus einer erfindungsgemäßen Teststruktur im Querschnitt;
-
3 eine
erfindungsgemäße Teststruktur mit
einer Matrixanordnung von Grabenkondensatoren und einem elektrischen
Testkontakt in der Aufsicht;
-
4 die
Aufsicht von 3 mit zusätzlich vorgesehenen aktiven
Gebieten; und
-
5 eine
mögliche
Verdrahtung des elektrischen Testkontakts zwischen der regelmäßigen Matrixanordnung
von vier Grabenkondensatoren in der Aufsicht.
-
Die
Erfindung wird am Beispiel eines DRAM-Speicherchips erläutert. Die
Ausbildung einzelner Strukturen der dynamischen Speicherzellen im
Chip erfolgt vorzugsweise mithilfe der Silizium-Planartechnik, die
aus einer Abfolge von jeweils ganzflächig an der Oberfläche einer
Silizium-Halbleiterscheibe wirkenden Einzelprozessen besteht, wobei über geeignete
Maskierungsschritte gezielt eine lokale Veränderung des Silizium-Substrats
durchgeführt
wird. Bei der DRAM-Speicherherstellung wird gleichzeitig eine Vielzahl
von dynamischen Speicherzellen ausgebildet. Im folgenden wird kurz
der Aufbau einer einzelnen DRAM-Speicherzelle anhand von 1 beschrieben.
-
Eine
DRAM-Speicherzelle setzt sich aus einem Speicherkondensator 1 und
einem Auswahltransistor 2 zusammen. Der Auswahltransistor 2 ist
dabei vorzugsweise als planarer Feldeffekttransistor, zum Beispiel
als N-Typ-Feldeffekttransistor ausgebildet. Der N-Typ-Feldeffekttransistor 2 weist
zwei n-dotierte Diffusionsgebiete 21, 22 in
einem p-dotierten Halbleitersubstrat 3 auf. Die beiden
Diffusionsgebiete 21, 22 dienen als Source- und
Drain-Gebiete, wobei der dazwischen liegende Halbleitersubstratbereich 23 das aktive
Gebiet des Transistors darstellt. Über dem aktiven Gebiet 23 ist,
durch eine Isolationsschicht 24 getrennt, eine hoch n-dotierte
Gateelektrode 25 angeordnet, die wie ein Plattenkondensator
wirkt, mit dem die Ladungsdichte im aktiven Bereich 23 beeinflusst
werden kann, um einen stromleitenden Bereich zwischen der ersten
Elektrode 21 und der zweiten Elektrode 22 auszubilden
bzw. zu sperren.
-
Als
Speicherkondensatoren werden bei dynamischen Speicherzel- len bevorzugt
Grabenkondensatoren eingesetzt, um durch die dreidimensionale Struktur
eine wesentliche Verkleinerung der Speicherzellenfläche zu erreichen.
Der Grabenkondensator 1 weist einen tiefen Graben mit einem
Aspektverhältnis,
d.h. einem Breite-Tiefeverhältnis
von bis zu 1:10 auf. Der Graben ist mit einer hochdotierten Schicht,
in der gezeigten Ausführungsform
einer Polysiliziumschicht ausgefüllt,
die als innere Kondensatorelektrode 11 dient. Die äußere Kondensatorelektrode 12 ist
als hoch n-dotiertes Diffusionsgebiet 12 im unteren Grabenbereich
um die innere Kondensatorelektrode 11 herum ausgebildet.
-
Die
Erzeugung der äußeren Kondensatorelektrode
kann beispielsweise durch thermische Ausdiffusion einer hochdotierten
Schicht im Graben erfolgen. Die äußere Kondensatorelektrode 12 ist
durch eine Dielektrikumschicht 13 von der inneren Kondensatorelektrode 12 getrennt.
Im oberen Grabenbereich ist die Dielektrikumschicht 13 vorzugsweise
zu einem verbreiterten Isolationskragen 14 erweitert. Im oberen
Grabenbereich ist weiterhin zwischen der einen Elektrode 22 des
Feldeffekttransistors 2 und der inneren Kondensatorelektrode 11 des
Grabenkondensators ein Elektrodenanschluss 15, ein sogenannter
Buried Strap, vorgesehen. Dieser Elektrodenanschluss 15 kann ähnlich der äußeren Kondensatorelektrode 12 durch
thermische Ausdiffusion einer im oberen Grabenbereich eingebrachten,
hochdotierten Schicht erzeugt werden. Die äußere Kondensatorelektrode 12 ist
wiederum durch eine Kondensatorplatte 16, eine sogenannte
Buried Plate, angeschlossen, die vorzugsweise allen äußeren Kondensatorelektroden
der DRAM-Speicherzellenanordnung gemeinsam ist. Diese in der gezeigten
Ausführungsform
hoch n-dotierte Buried Plate ist üblicherweise in einem Randbereich
des Speicherzellenfelds durch eine Kontaktöffnung, vorzugsweise einen
Metall-Plug, ankontaktiert.
-
Die
erste Elektrode 21 des Feldeffekttransistors 2 ist
weiterhin mit einer Bitleitung 5 verbunden, um die im Grabenkondensator 1 in
Form von Ladungen gespeicherte Information ein- und auslesen zu können. Der Ein- und Auslesevorgang
wird dabei über
eine Wortleitung gesteuert, die zugleich die Gate elektrode 25 des
Feldeffekttransistors 2 ist, um durch Anlegen einer Spannung
einen stromleitenden Kanal im aktiven Bereich 23 zwischen
der ersten Elektrode 21 und der zweiten Elektrode 22 herzustellen.
-
Um
DRAM-Speicherchips so klein wie möglich ausführen zu können, ist es Zielsetzung, insbesondere
auch den Speicherchip-Randbereich
mit dem Kontakt zur Buried Plate 16, der die äußeren Kondensatorelektroden 12 der
Grabenkondensatoren 1 ankontaktiert, möglichst platzsparend auszuführen. Hierdurch
ergibt sich die Gefahr, dass der Metallplug zum Ankontaktieren der
Buried Plate sich insbesondere mit den Dotierbereich des Buried
Strap des angrenzenden Grabenkondensators überlagern, so dass ein Kurzschluss
zwischen der inneren Kondensatorelektrode des Grabenkondensators
und der Buried Plate, die die äußeren Kondensatorelektroden der
Grabenkondensatoren anschließt,
auftritt, was zu einem Totalausfall des Speicherchips führen kann. Um
einen solchen Kurzschluss zwischen den Kondensatorelektroden über dem
Buried Plate festzustellen, war bisher eine aufwändige physikalische Fehleranalyse
im Back-End, also nach der Fertigstellung des Speicherchips, erforderlich.
Weiterhin beeinflusst die Ausdehnung des Dotierbereichs der Buried-Strap-Anbindung
der inneren Kondensator- elektrode des Grabenkondensators an den
Auswahltransistor entscheidend das elektrische Verhalten der Speicherzelle.
Eine Bestimmung der Größe und Lage
der Buried-Strap-Dotierung war bisher nur anhand aufwändiger und
teuerer Dotierprofilanalysen möglich.
-
2 bis 5 zeigt
eine erfindungsgemäße Teststruktur
zum Bestimmen des Bereiches einer Ausdiffusion eines Buried Straps
eines Grabenkondensators. Die Teststruktur ist im Kerfbereich, d.h.
im Zwischenbereich auf einem Wafer zwischen zwei DRAM-Chips ausgebildet.
Die erfindungsgemäße Teststruktur
ermöglicht
dabei ein Bestimmen der Buried-Strap-Ausdiffusion
bzw. von möglichen
Kurzschlüssen
zwischen dem Buried Plate und dem Buried Strap bereits in einem
Pro zessstadium, das sich direkt an die Herstellung der Grabenkondensatoren anschließt, also
im Front-End der Speicherchipherstellung. Die Teststruktur kann
dabei auf einfache Weise durch eine Funktionserweiterung im Rahmen der
bisherigen Speicherzellen-Teststruktur im Front-End realisiert werden.
-
Gemäß der Erfindung
ist, wie 3 bis 5 in der
Aufsicht zeigen, eine Speicherzellenstruktur sehr ähnlich der
regulären
DRAM-Speicherzellenstruktur, d.h. mit senkrecht verlaufenden Reihen
von rechteckigen Speicherkondensatoren und waagrecht dazu verlaufenden
Reihen von aktiven Gebieten von Auswahltransistoren ausgebildet.
Wie die Aufsicht in 3 zeigt, ist innerhalb dieser
Reihen von Grabenkondensatoren eine regelmäßige Matrixanordnung von vier
Grabenkondensatoren 101, 102, 103, 104 vorgesehen,
zwischen denen ein vorzugsweise viereckiger Diffusionskontakt 6 ausgebildet
ist. Unter diesem Diffusionskontakt 6 ist großflächig ein
aktiver Bereich 231 vorgesehen, wie die Aufsicht in 4 zeigt.
Der Diffusionskontakt 6 wird vorzugsweise über die
erste Metallisierungsebene MO des Speicherchips kontaktiert und
gegebenenfalls über
Kontaktbrücken
zu einer außenliegenden Kontaktfläche, die
sich mit den Nadeln einer Nadelkarte abgreifen lässt, geführt. 5 zeigt
eine mögliche
Metallisierung der Teststruktur zum Anschluss des Diffusionskontakts 6 im
Rahmen der ersten Metallisierungsebene M0.
-
In 2 ist
ein Ausschnitt eines Querschnitts durch die Teststruktur im Bereich
des Diffusionskontakts 6 mit einer einzelnen Grabenkondensatorstruktur
dargestellt. Aus 2 geht hervor, dass der Grabenkondensator
der Teststruktur einer regulären DRAM-Zelle
gleicht, wie sie in 1 gezeigt sind. Aus diesem Grund
sind die Bauelemente des Grabenkondensators in der Teststruktur
mit denselben Bezugszeichen versehen, wie bei der in 1 gezeigten
regulären
Speicherzelle. Zum Test wird ermittelt, ob zwischen dem Diffusionskontaktblock 6 und dem
Buried Strap 15 ein Kurzschluss vorliegt. Hierzu wird der
Kontaktblock 6 unabhängig
von den vier Gra benkondensatoren 101 bis 104 der
Teststruktur in 3 bis 5 vorzugsweise
mit einer Nadelkarte ankontaktiert und es wird ermittelt, ob ein
Stromfluss zwischen einem der Grabenkondensatoren und dem Diffusionskontaktblock
auftritt. Um den Test zu vereinfachen, sind die Grabenkondensatoren 101 bis 104 der
Teststruktur vorzugsweise über
Kontaktbrücken
mit Kontaktflächen
verbunden, um das Ankontaktieren der Grabenkondensatoren zu erleichtern.
-
Aus
der Kenntnis der Lage und Größe des Kontaktblocks 6 und
der elektrischen Messung zwischen dem Kontaktblock 6 und
den umliegenden Grabenkondensatoren 101 bis 104 lässt sich
auf einfache Weise und störungsfrei
die Ausdehnung des Dotierbereichs der Buried Straps der Grabenkondensatoren
ermitteln.
-
Hierbei
ist es bevorzugt, eine Serie von Teststrukturen, wie sie in den 2 bis 5 gezeigt sind,
vorgesehen, bei denen die Größe der Kontaktblocks
zwischen den vier Grabenkondensatoren variiert wird. So ist es möglich, durch
eine feine Skalierung der Kontaktflächengröße eine hochexakte Bestimmung
der Ausdehnung des Dotierbereichs der Buried Straps vorzunehmen.
Eine weitere Möglichkeit
zur Skalierung besteht darin, Teststrukturen mit vier Grabenkondensatoren
vorzusehen, die unterschiedlich beabstandet sind. Alternativ zu
der gezeigten Ausführungsform
besteht auch die Möglichkeit, anstatt
der gezeigten quadratischen Kontaktstruktur eine beliebige andere
Ausgestaltung der Kontaktfläche
vorzunehmen.