DE10238582A1 - Integrierte Schaltung und Verfahren zur Herstellung eines Verbundes aus einer getesteten integrierten Schaltung und einer elektrischen Einrichtung - Google Patents

Integrierte Schaltung und Verfahren zur Herstellung eines Verbundes aus einer getesteten integrierten Schaltung und einer elektrischen Einrichtung Download PDF

Info

Publication number
DE10238582A1
DE10238582A1 DE10238582A DE10238582A DE10238582A1 DE 10238582 A1 DE10238582 A1 DE 10238582A1 DE 10238582 A DE10238582 A DE 10238582A DE 10238582 A DE10238582 A DE 10238582A DE 10238582 A1 DE10238582 A1 DE 10238582A1
Authority
DE
Germany
Prior art keywords
integrated circuit
flexible
contacting
electrical
rewiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10238582A
Other languages
English (en)
Other versions
DE10238582B4 (de
Inventor
Harry Hedler
Thorsten Meyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10238582A priority Critical patent/DE10238582B4/de
Priority to US10/637,899 priority patent/US6927157B2/en
Publication of DE10238582A1 publication Critical patent/DE10238582A1/de
Application granted granted Critical
Publication of DE10238582B4 publication Critical patent/DE10238582B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

Die vorliegende Erfindung stellt eine integrierte Schaltung bereit mit: mindestens einer elastisch deformierbaren Erhebung (11) auf einem Schaltungssubstrat (10) einer integrierten Schaltung; einer Kontaktierungseinrichtung (13) auf der Erhebung (11) zum Vorsehen einer elektrischen Anbindung; DOLLAR A einer Umverdrahtungseinrichtung (12, 14, 15) zum elektrischen Verbinden eines aktiven Halbleiterabschnitts der integrierten Schaltung (12) mit der Kontaktierungseinrichtung (13); wobei die Umverdrahtungseinrichtung (12, 14, 15) um die flexible Erhebung (11) am Fuß der Erhebung (11) ringförmig ausgebildet ist und dieser Ring (15) mit der Kontaktierungseinrichtung (13) elektrisch leitend verbunden ist. Die vorliegende Erfindung stellt ebenfalls ein Verfahren zur Herstellung eines Verbundes aus einer getesteten integrierten Schaltung (10) und einer elektrischen Einrichtung (16) bereit.

Description

  • Die vorliegende Erfindung betrifft eine integrierte Schaltung und ein Verfahren zur Herstellung eines Verbundes aus einer getesteten integrierten Schaltung und einer elektrischen Einrichtung.
  • Integrierte Schaltungen bzw. Halbleitervorrichtungen in Wafer-Level-Packages (WLP) sind im Gegensatz zu Standard-Packages auf einer vollständigen, d.h. noch nicht aufgeteilten, Silizium-Wafer-Scheibe aufgebaut. Ein Vorteil dieser Anordnung besteht in der Möglichkeit, daß man die einzelnen bereits verpackten integrierten Schaltungen bereits auf Wafer-Ebene in einem Parallelprozeß testen kann.
  • Verbindungseinrichtungen bzw. -elemente z.B. von einem Package zu einer Leiterplatte bei in Flip-Chip-Technologie verwendeten DRAM-Einheiten bzw. -Packages müssen zwei Hauptanforderungen erfüllen. Erstens müssen die DRAM-Packages nach dem Verpacken der Halbleiterplättchen bzw. -dies getestet werden. Deshalb wird die Verbindungseinrichtung eingesetzt, um einen vorübergehenden Kontakt zu der Testleiterplatte herzustellen. Zum Ausbalancieren der Höhenabweichungen weist eine in Z-Richtung, d.h. normal zur Oberfläche des Packages, flexible bzw. nachgiebige Verbindungseinrichtung viele Vorteile auf. Beispielsweise kann aufgrund der einfachen Kontaktmethode über eine Druckkontaktierung unter Deformation der flexiblen Verbindungseinrichtung eine preiswerte Testleiterplatte eingesetzt werden. Ein vernünftiges Testen der integrierten Schaltung bzw. Halbleitereinrichtung auf Wafer-Ebene ist nur mit flexiblen Verbindungseinrichtungen bzw. Kontaktierungseinrichtungen möglich.
  • Die zweite Anforderung an eine Verbindungseinrichtung besteht darin, einen elektrischen Kontakt zu einer Leiterplatte, einer weiteren integrierten Schaltung oder einer Modulplatte vorzusehen. Diese sollte eine gute elektrische Leitfähigkeit aufweisen und mechanische Spannungen kompensieren, welche aufgrund der unterschiedlichen thermischen Ausdehnung von Chip und Leiterplatte auftreten, die normalerweise noch von einem Füllmaterial unterstützt werden, und für eine feste, robuste Anbindung an die Leiterplatte bzw. die andere integrierte Schaltung zu sorgen hat.
  • Standard-Verbindungselemente, wie z.B. Lotkugeln, können stets nur eine der beiden Anforderungen, aber nicht beide gleichzeitig erfüllen. Üblicherweise werden Lotkugeln als feste Verbindungseinrichtungen eingesetzt. Mit einer Unterfüllung stellen diese einen verlässlichen Kontakt dar. Zur Steigerung der Verlässlichkeit bei Verbindungselementen der zweiten Ebene, d.h. für eine dauerhafte elektrische Anbindung z.B. an eine Leiterplatte, sind Ringe aus einem Polymer um die Lotkugel bekannt. Die Festigkeit eines Packages wäre bereits durch die Lotkugeln ohne Unterfüllung gegeben. Während des Komponententests müssen bei einer derartigen Anordnung komplexe Klammermechanismen eingesetzt werden. Für einen Test auf Wafer-Ebene ist keine Lösung bei Lotkugeln als Verbindungseinrichtungen bekannt.
  • Es ist daher Aufgabe der vorliegenden Erfindung, eine integrierte Schaltung bereitzustellen, welche eine Kontaktierungseinrichtung aufweist, die sowohl für einen Funktionstest der integrierten Schaltung auf Wafer-Ebene als auch für eine dauerhafte elektrische Anbindung geeignet ist, ebenso wie ein Verfahren zur Herstellung einer getesteten integrierten Schaltung auf einer elektrischen Einrichtung bereitzustellen.
  • Erfindungsgemäß wird diese Aufgabe durch die im Anspruch 1 angegebene integrierte Schaltung und durch das Verfahren nach Anspruch 12 gelöst.
  • Die der vorliegenden Erfindung zugrunde liegende Idee besteht im wesentlichen darin, eine Kontaktierungseinrichtung vorzusehen, welche flexibel bzw. nachgiebig für einen Test einer Halbleitereinrichtung, z.B. auf Wafer-Ebene, ist, und die Eigenschaften einer herkömmlichen Lotkugel beim Zusammenbau der zweiten Ebene, d.h. der Anbindung an eine weitere elektrische Einrichtung, wie beispielsweise eine weitere integrierte Schaltung oder eine Leiterplatte, aufweist. Das Kontaktierungselement ist somit flexibel zum Testen der integrierten Schaltung und robust bzw. fest nach der Montage auf einer weiteren elektrischen Einrichtung.
  • In der vorliegenden Erfindung wird das eingangs erwähnte Problem insbesondere dadurch gelöst, daß eine integrierte Schaltung mindestens eine elastisch deformierbare Erhebung aufweist, auf welcher eine Kontaktierungseinrichtung vorgesehen ist, welche über eine Umverdrahtungseinrichtung mit einem aktiven Halbleiterabschnitt des Schaltungssubstrats elektrisch verbunden ist, wobei die Umverdrahtungseinrichtung um die Erhebung am Fuß der Erhebung einen Ring bildet. Auf diese Weise wird eine elektrische Verbindungseinrichtung vorgesehen, welche flexibel ist für einen Test auf Wafer-Ebene und für einen Aufbau im Verbund mit einer weiteren elektrischen Einrichtung, wie beispielsweise einer Leiterplatte, in Lot eingebettet werden kann, um ein lotkugelähnliches Verbindungselement zu erzeugen.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Erfindungsgegenstandes.
  • Gemäß einer bevorzugten Weiterbildung verläuft die Umverdrahtungseinrichtung gerade, mäanderförmig, spiralförmig, schlingenförmig oder zick-zack-förmig auf der nachgiebigen Erhebung bis zur Kontaktierungseinrichtung.
  • Gemäß einer bevorzugten Weiterbildung weist die Umverdrahtungseinrichtung geschichtete Metallisierungen auf.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die Kontaktierungseinrichtung eine korrosionsbeständige, vorzugsweise mit Lot benetzbare, Oberflächenmetallisierung auf.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist die Kontaktierungseinrichtung zur vorübergehenden elektrischen Kontaktierung einer Test- bzw. Meßeinrichtung zum Durchführen eines Tests der integrierten Schaltung auf Wafer-Ebene vorgesehen.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist die Kontaktierungseinrichtung mit einer weiteren integrierten Schaltung und/oder einer Leiterplatte dauerhaft elektrisch kontaktiert.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist die flexible Erhöhung bei einer Anbindung an eine weitere integrierte Schaltung und/oder eine Leiterplatte vollständig von Lot umgeben.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist die integrierte Schaltung kopfüber, d.h. in Flip-Chip-Technologie, auf der weiteren integrierten Schaltung und/oder der Leiterplatte angeordnet.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist die nachgiebige Erhebung halbkugelförmig ausgebildet.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist die nachgiebige Erhebung aus einem nicht leitfähigen Grundstoff, wie beispielsweise Silikon, hergestellt.
    •
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • Es zeigen:
  • 1 eine Seitenansicht eines Ausschnitts einer integrierten Schaltung zur Erläuterung einer Ausführungsform der vorliegenden Erfindung;
  • 2 eine Draufsicht eines Ausschnitts einer integrierten Schaltung gemäß 1 zur Erläuterung einer Ausführungsform der vorliegenden Erfindung;
  • 3 eine Seitenansicht eines Ausschnitts einer Leiterplatte zur Erläuterung einer Ausführungsform der vorliegenden Erfindung;
  • 4 eine Seitenansicht eines Ausschnitts einer Leiterplatte gemäß 3 nach einem weiteren Verfahrensschritt zur Erläuterung einer Ausführungsform der vorliegenden Erfindung;
  • 5 eine Querschnittsansicht eines Ausschnitts eines Verbunds aus einer Leiterplatte und einer integrierten Schaltung zur Erläuterung einer Ausführungsform der vorliegenden Erfindung; und
  • 6 eine Querschnittsansicht eines Ausschnitts des Verbunds gemäß 5 nach einem weiteren Verfahrensschritt zur Erläuterung einer Ausführungsform der vorliegenden Erfindung.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
  • 1 zeigt eine Seitenansicht eines Ausschnitts einer integrierten Schaltung zur Erläuterung einer Ausführungsform der vorliegenden Erfindung.
  • In 1 ist ein Ausschnitt einer integrierten Schaltung 10 bzw. einer Halbleitereinrichtung dargestellt, welche vorzugsweise in Wafer-Form vorliegt. Auf die integrierte Schaltung bzw. das Schaltungssubstrat 10 ist eine Erhebung 11 aufgebracht, welche vorzugsweise aus einem elektrisch nicht leitfähigen flexiblen bzw. nachgiebigen Material, wie z.B. Silikon, besteht, und insbesondere halbkugelförmig gebildet ist. Auf das Schaltungssubstrat 10 ist ebenfalls eine Umverdrahtungseinrichtung 12 aufgebracht, welche insbesondere mit einem aktiven Halbleiterabschnitt (nicht dargestellt) auf dem Schaltungssubstrat 10 verbunden ist, und vorzugsweise einen mehrschichtigen Aufbau aufweist.
  • Die Umverdrahtungseinrichtung 12 weist einen Abschnitt 13 auf der Spitze der insbesondere in Z-Richtung, also normal zur Oberfläche der integrierten Schaltung flexiblen Erhebung 11, auf, die eine Kontaktierungseinrichtung 13 bildet. Diese Kontaktierungseinrichtung 13 ist z.B. kreisförmig vorgesehen und die beiden Abschnitte 14, die die Kontaktierungseinrichtung 13 mit der Umverdrahtungseinrichtung 12 auf der Halbleitereinrichtung 10 verbindet, vorzugsweise an der Oberfläche der flexiblen Erhebung 11 gebildet. Dieser Verbindungsabschnitt 14 kann sowohl wie dargestellt auf direktem Weg zwischen der Umverdrahtungseinrichtung 12 auf dem Schaltungssubstrat 10 und der Kontaktierungseinrichtung 13 auf der flexiblen Erhebung 11 verlaufen, aber auch spiralförmig, mäanderförmig, schlingenförmig oder zick-zack-förmig vorgesehen sein, wodurch eine bessere Flexibilität und Bruchfestigkeit der Umverdrahtungseinrichtung 14 auf der Oberfläche der flexiblen Erhebung 11 bereitgestellt wird. Darüber hinaus besitzt die Umverdrahtungseinrichtung 12 einen Abschnitt 15 auf der Oberfläche des Schaltungssubstrats 10, welcher die flexi ble Erhebung 11 ringförmig, vorzugsweise in einem geschlossenen Ring 15, umgibt.
  • Die Umverdrahtungseinrichtungen 12, 14, 15 und die Kontaktierungseinrichtung 13 werden z.B. durch Aufsputtern einer Trägerschicht, dem Auftragen und der Strukturierung eines Photolacks in einem photochemischen Prozeß, elektrochemischen Plattieren mehrerer weiterer Metallisierungen, Entfernen der Photolackmaske und Entfernen der Trägerschicht in Ätzprozessen oder auf andere Weise erzeugt. Daraus ergibt sich ein mehrschichtiger Aufbau dieser Einrichtungen 12, 13, 14, 15, welche als Abschlußschicht vorzugsweise eine korrosionsbeständige und insbesondere leicht mit Lot benetzbare Metallisierung, wie z.B. aus Gold, aufweisen. Somit wird eine flexible Verbindungseinrichtung 11, 12, 13, 14, 15 geschaffen, welche bei einem Test der integrierten Schaltung 10 auf Wafer-Ebene eine Kontaktierung der Kontaktierungseinrichtung 13 unter elastischer Deformation der flexiblen Erhebung 11 ermöglicht, um nach dem Test für eine dauerhafte elektrische Kontaktierung mit Lot versehen zu werden.
  • 2 zeigt eine Draufsicht eines Ausschnitts einer integrierten Schaltung gemäß 1 zur Erläuterung einer Ausführungsform der vorliegenden Erfindung.
  • In 2 ist auf dem Schaltungssubstrat 10 die flexible, in Draufsicht kreisförmige, Erhebung 11 dargestellt. Auf dem Schaltungssubstrat 10 verläuft eine Umverdrahtungseinrichtung 12 z.B. von einem aktiven Halbleiterabschnitt (nicht dargestellt) der integrierten Schaltung 10 zu einer Kontaktierungseinrichtung 13, welche sich auf der Spitze der flexiblen Erhebung 11, vorzugsweise kreisförmig ausgebildet, befindet. Ein Verbindungsabschnitt 14 auf der Oberfläche der flexiblen Erhebung 11 ist zwischen der Umverdrahtungseinrichtung 12 auf dem Schaltungssubstrat 10 und der Kontaktierungseinrichtung 13 auf der flexiblen Erhebung 11 vorgesehen. Die flexible Erhebung 11 wird an deren Fuß auf der integrierten Schaltung 10 von einem Umverdrahtungsring 15 umgeben, welcher vorzugsweise geschlossen ist.
  • 3 bis 6 zeigen Seitenansichten bzw. Querschnittsansichten aus dem Herstellungsverfahren eines Verbundes einer integrierten Schaltung und einer weiteren elektrischen Einrichtung, wie beispielsweise einer Leiterplatte, zur Erläuterung einer Ausführungsform der vorliegenden Erfindung.
  • In 3 ist eine elektrische Einrichtung 16, z.B. eine Leiterplatte, eine weitere integrierte Schaltung oder ein Anschlußmodul dargestellt, welches über eine Kontakteinrichtung 17, z.B. ein Bondpad, verfügt. Gemäß 4 ist auf die Kontakteinrichtung 17 Lot 18, z.B. in einem Print-Prozeß, aufgebracht. Das Lot liegt vorzugsweise in Form einer Lotpaste vor, welche beispielsweise unter Druck verformbar ist.
  • In 5 wird nun eine integrierte Schaltung 10 kopfüber, d.h. in Flip-Chip-Technologie, mit der Verbindungseinrichtung 11, 12, 13, 15 über der Kontakteinrichtung 17 der Leiterplatte 16 ausgerichtet, wobei die Lotpaste 18 vorzugsweise so verformt wird, daß sie die gesamte flexible Erhebung 11 umgibt und den Ringabschnitt 15, die Kontaktierungseinrichtung 13 und das Verbindungselement 14 kontaktiert. Mit anderen Worten wird die flexible Erhebung 11 auf dem Schaltungssubstrat 10 in der Lotpaste 18 plaziert bzw. eingetaucht.
  • In 6 ist die Anordnung gemäß 5 dargestellt, wobei jedoch die Lotpaste 18 gemäß 5 erhitzt und damit wiederverflüssigt wurde und nach Abkühlung ein festes Lot 19 ausbildet, welches vorzugsweise die gesamte flexible Erhebung 11 umschließt und einen mechanisch stabilen und elektrisch leitfähigen Kontakt zwischen dem Schaltungssubstrat 10 und der Leiterplatte 16 bereitstellt. Diese Struktur weist Eigenschaften (mechanische Festigkeit, elektrische Leitfähigkeit,...) auf, welche gleich oder besser als die einer herkömmlichen Lotkugel sind, wobei mit der gleichen Einrichtung 11, 12, 13, 14, 15 auf dem das Schaltungssubstrat bzw. die integrierte Schaltung 10 diese in einem Test auf Wafer-Ebene, z.B. mit einer Meßeinrichtung, getestet werden kann.
  • Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizierbar.
  • Insbesondere muß der Ring um die flexible Erhebung nicht vollständig geschlossen sein oder notwendigerweise eine runde Form aufweisen, sondern ist auch eckig vorstellbar. Darüber hinaus ist der Verbund auch ohne eine flexible Lotpaste mit festem Lot generierbar. Die Form der flexiblen Erhebung kann ebenfalls abgeändert sein, wie z.B. abgeflacht, quaderförmig oder vieleckig ausgeführt sein.
    • 10
    integrierte Schaltung bzw. Schaltungssubstrat
    11
    flexible Erhebung, vorzugsweise aus Silikon
    12
    Umverdrahtungseinrichtung, insbesondere mehrschichtig
    13
    Kontaktierungseinrichtung auf flexibler Erhebung
    14
    Verbindungsabschnitt auf flexibler Erhebung zwischen Kontaktierungseinrichtung und Umverdrahtung auf int. Schaltg.
    15
    ringförmiger Umverdrahtungsabschnitt um Fuß der flexiblen Erhebung auf integrierter Schaltung
    16
    elektrische Einrichtung, z.B. Leiterplatte und/oder weitere integrierte Schaltung
    17
    Kontakteinrichtung, z.B. Bondpad auf elektrischer Einrichtung
    18
    Lotpaste, vorzugsweise verformbar
    19
    abgekühltes wiederverflüssigtes Lot

Claims (14)

  1. Integrierte Schaltung mit: mindestens einer elastisch deformierbaren Erhebung (11) auf einem Schaltungssubstrat (10) der integrierten Schaltung; einer Kontaktierungseinrichtung (13) auf der Erhebung (11) zum Vorsehen einer elektrischen Anbindung; einer Umverdrahtungseinrichtung (12, 14, 15) zum elektrischen Verbinden eines aktiven Halbleiterabschnitts der integrierten Schaltung (12) mit der Kontaktierungseinrichtung (13); wobei die Umverdrahtungseinrichtung (12, 14, 15) um die flexible Erhebung (11) am Fuß der Erhebung (11) ringförmig ausgebildet ist, und dieser Ring (15) mit der Kontaktierungseinrichtung (13) elektrisch leitend verbunden ist.
  2. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Umverdrahtungseinrichtung (14) gerade, mäanderförmig, spiralförmig, schlingenförmig oder zick-zackförmig auf der nachgiebigen Erhebung (11) bis zur Kontaktierungseinrichtung (13) verläuft.
  3. Integrierte Schaltung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Umverdrahtungseinrichtung (12, 13, 14, 15) geschichtete Metallisierungen aufweist.
  4. Integrierte Schaltung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Kontaktierungseinrichtung (13) eine korrosionsbeständige, vorzugsweise mit Lot benetzbare, Oberflächenmetallisierung aufweist.
  5. Integrierte Schaltung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Kontaktierungseinrichtung (13) zur vorübergehenden elektrischen Kontaktierung einer Test- bzw. Meßeinrichtung zum Durchführen eines Tests der integrierten Schaltung auf Wafer-Ebene vorgesehen ist.
  6. Integrierte Schaltung nach Anspruch 1 oder 5, dadurch gekennzeichnet, daß die Kontaktierungseinrichtung (13) mit einer weiteren integrierten Schaltung und/oder einer Leiterplatte (16) dauerhaft elektrisch kontaktiert ist und einen Verbund bildet.
  7. Integrierte Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß die flexible Erhebung (11) bei einer Anbindung an eine weitere integrierte Schaltung und/oder eine Leiterplatte (16) vollständig von Lot (19) umgeben ist.
  8. Integrierte Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß die integrierte Schaltung bzw. das Schaltungssubstrat (10) kopfüber, d.h. in Flip-Chip Technologie, auf der weiteren integrierten Schaltung und/oder der Leiterplatte (16) angeordnet ist.
  9. Integrierte Schaltung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Kontaktierungseinrichtung (13) sowohl zur vorübergehenden elektrischen Kontaktierung bei einem Test der integrierten Schaltung bzw. des Schaltungssubstrats (10) als auch als feste dauerhafte elektrische Verbindung (12, 13, 17, 19) einsetzbar ist.
  10. Integrierte Schaltung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die nachgiebige Erhebung (11) halbkugelförmig und/oder abgeflacht oder polygonförmig ausgebildet ist.
  11. Integrierte Schaltung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die nachgiebige Erhebung (11) aus einem nicht leitfähigen Kunststoff, wie beispielsweise Silikon, besteht.
  12. Verfahren zur Herstellung eines Verbundes (10, 16, 19) aus einer getesteten integrierten Schaltung (10) und einer elektrischen Einrichtung (16) mit den Schritten: Aufbringen einer flexiblen Erhebung (11) auf ein Schaltungssubstrat (10) der integrierten Schaltung; Vorsehen einer Umverdrahtungseinrichtung (12, 13, 14, 15) auf dem Schaltungssubstrat (10) unter Ausbilden eines Rings (15) um die flexible Erhebung (11) und auf der flexiblen Erhebung (11) unter Ausbilden einer Kontaktierungseinrichtung (13) auf der flexiblen Erhebung (11), wobei der Ring (15) und die Kontaktierungseinrichtung (13) elektrisch leitend miteinander verbunden sind; Durchführen eines Tests der integrierten Schaltung (10) unter vorübergehender Nutzung der Kontaktierungseinrichtung (13) auf der flexiblen Erhebung (11); Aufbringen von Lot (18) auf eine Kontakteinrichtung (17) der elektrischen Einrichtung (16); Aufsetzen der getesteten integrierten Schaltung bzw. des Schaltungssubstrats (10) auf die elektrische Einrichtung (16) unter Ausrichtung der Kontaktierungseinrichtung (13) auf die mit Lot (18) versehene Kontakteinrichtung (17) der elektrischen Einrichtung (16); und Wiederverflüssigen des Lots (19) derart, daß es eine dauerhafte, feste, elektrisch leitfähige Verbindung (19) zwischen der integrierten Schaltung (10) und der elektrischen Einrichtung (16) ausbildet.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die elektrische Einrichtung (16) eine weitere getestete integrierte Schaltung und/oder eine Leiterplatte (16) ist.
  14. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß das Lot (19) die flexible Erhebung (11) beim Wiederverflüssigen vollständig umgibt.
DE10238582A 2002-08-22 2002-08-22 Verfahren zur Herstellung eines Verbundes aus einer getesteten integrierten Schaltung und einer elektrischen Einrichtung Expired - Fee Related DE10238582B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10238582A DE10238582B4 (de) 2002-08-22 2002-08-22 Verfahren zur Herstellung eines Verbundes aus einer getesteten integrierten Schaltung und einer elektrischen Einrichtung
US10/637,899 US6927157B2 (en) 2002-08-22 2003-08-08 Integrated circuit and method for producing a composite comprising a tested integrated circuit and an electrical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10238582A DE10238582B4 (de) 2002-08-22 2002-08-22 Verfahren zur Herstellung eines Verbundes aus einer getesteten integrierten Schaltung und einer elektrischen Einrichtung

Publications (2)

Publication Number Publication Date
DE10238582A1 true DE10238582A1 (de) 2004-03-11
DE10238582B4 DE10238582B4 (de) 2006-01-19

Family

ID=31501860

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10238582A Expired - Fee Related DE10238582B4 (de) 2002-08-22 2002-08-22 Verfahren zur Herstellung eines Verbundes aus einer getesteten integrierten Schaltung und einer elektrischen Einrichtung

Country Status (2)

Country Link
US (1) US6927157B2 (de)
DE (1) DE10238582B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017106055B4 (de) 2017-03-21 2021-04-08 Tdk Corporation Trägersubstrat für stressempflindliches Bauelement und Verfahren zur Herstellung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4740700A (en) * 1986-09-02 1988-04-26 Hughes Aircraft Company Thermally insulative and electrically conductive interconnect and process for making same
EP0295914A2 (de) * 1987-06-19 1988-12-21 Hewlett-Packard Company Zwischenverbindungsanordnung für Leitterplaten und integrierte Schaltungen
US5431328A (en) * 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
US5477087A (en) * 1992-03-03 1995-12-19 Matsushita Electric Industrial Co., Ltd. Bump electrode for connecting electronic components
WO2001075969A1 (de) * 2000-03-31 2001-10-11 Infineon Technologies Ag Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zu dessen herstellung
DE10135308A1 (de) * 2001-07-19 2003-02-13 Infineon Technologies Ag Elektronisches Bauelement

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710446B2 (en) * 1999-12-30 2004-03-23 Renesas Technology Corporation Semiconductor device comprising stress relaxation layers and method for manufacturing the same
US6495397B2 (en) * 2001-03-28 2002-12-17 Intel Corporation Fluxless flip chip interconnection
DE10157008B4 (de) * 2001-11-21 2004-03-04 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterplättchen

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4740700A (en) * 1986-09-02 1988-04-26 Hughes Aircraft Company Thermally insulative and electrically conductive interconnect and process for making same
EP0295914A2 (de) * 1987-06-19 1988-12-21 Hewlett-Packard Company Zwischenverbindungsanordnung für Leitterplaten und integrierte Schaltungen
US5477087A (en) * 1992-03-03 1995-12-19 Matsushita Electric Industrial Co., Ltd. Bump electrode for connecting electronic components
US5431328A (en) * 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
WO2001075969A1 (de) * 2000-03-31 2001-10-11 Infineon Technologies Ag Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zu dessen herstellung
DE10135308A1 (de) * 2001-07-19 2003-02-13 Infineon Technologies Ag Elektronisches Bauelement

Also Published As

Publication number Publication date
US20040070075A1 (en) 2004-04-15
DE10238582B4 (de) 2006-01-19
US6927157B2 (en) 2005-08-09

Similar Documents

Publication Publication Date Title
DE10164800B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE102014100512B4 (de) Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren
DE69908639T2 (de) Testkarte für chips mit erhöhten kontaktelementen
DE69635227T2 (de) Kontakträger zum bestücken von substraten mit federkontakten
DE10250636A1 (de) Übertragungsverkapselung auf Waferebene
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE19651122C2 (de) Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte
DE102006032073B4 (de) Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte
DE102004033057A1 (de) Wafer-Level-Package-Struktur vom Fan-Out-Typ und Verfahren zur Herstellung derselben
DE102007031966A1 (de) Struktur eines Bildsensormoduls und Herstellungsverfahren für ein Wafer-Level-Package
DE10235332A1 (de) Mehrlagiger Schaltungsträger und Herstellung desselben
EP0753204B1 (de) Verfahren zum herstellen eines halbleiterbauelementes für vertikale integration und verwendung für test-zwecke
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102018207060A1 (de) Sehr dünnes System-in-Package (SIP) mit Substrat mit eingebetteten Leiterbahnen
DE102017218138B4 (de) Vorrichtung mit Substrat mit leitfähigen Säulen und Verfahren zur Herstellung der Vorrichtung
DE10301432A1 (de) Zwischenverbindungsstruktur in einer Waferebenenpackung und Herstellungsverfahren
DE102010041129A1 (de) Multifunktionssensor als PoP-mWLP
DE19702532B4 (de) Chipkarte und Verfahren zum Erzeugen von Anschlußkontakten auf zwei Hauptoberflächen
DE10250634B4 (de) Halbleiterstruktur mit nachgiebigem Zwischenverbindungselement und Verfahren zu deren Herstellung
DE10318074B4 (de) Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften
DE19860716C1 (de) Verbindungsanordnung
DE10238582A1 (de) Integrierte Schaltung und Verfahren zur Herstellung eines Verbundes aus einer getesteten integrierten Schaltung und einer elektrischen Einrichtung
DE19846662A1 (de) Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
DE102017208628B4 (de) Verfahren zum herstellen einer elektrischen verbindung
DE10345395B4 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee