DE10237994A1 - Systemplatine mit Steuereinheit und Verbindern - Google Patents
Systemplatine mit Steuereinheit und VerbindernInfo
- Publication number
- DE10237994A1 DE10237994A1 DE10237994A DE10237994A DE10237994A1 DE 10237994 A1 DE10237994 A1 DE 10237994A1 DE 10237994 A DE10237994 A DE 10237994A DE 10237994 A DE10237994 A DE 10237994A DE 10237994 A1 DE10237994 A1 DE 10237994A1
- Authority
- DE
- Germany
- Prior art keywords
- via openings
- signal lines
- signal
- system board
- slots
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 101710087887 Alkyl hydroperoxide reductase C Proteins 0.000 claims abstract description 6
- 101710170530 Cysteine synthase A Proteins 0.000 claims abstract description 6
- 101000625689 Escherichia coli (strain K12) Taurine-binding periplasmic protein Proteins 0.000 claims description 6
- 102100024779 Suppressor of cytokine signaling 1 Human genes 0.000 claims description 6
- 101000880786 Escherichia coli (strain K12) FMN reductase (NADPH) Proteins 0.000 claims description 5
- 101000652226 Homo sapiens Suppressor of cytokine signaling 6 Proteins 0.000 claims description 5
- 102100030530 Suppressor of cytokine signaling 6 Human genes 0.000 claims description 5
- 101000788601 Escherichia coli (strain K12) Alpha-ketoglutarate-dependent taurine dioxygenase Proteins 0.000 claims description 4
- 102100024283 Suppressor of cytokine signaling 3 Human genes 0.000 claims description 4
- 238000007599 discharging Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 20
- 230000005540 biological transmission Effects 0.000 description 18
- 230000008054 signal transmission Effects 0.000 description 16
- 239000004020 conductor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 101710188371 Sulfate-binding protein Proteins 0.000 description 3
- 102100024784 Suppressor of cytokine signaling 2 Human genes 0.000 description 3
- 101000647977 Escherichia coli (strain K12) Alkanesulfonate monooxygenase Proteins 0.000 description 2
- 101000653489 Escherichia coli (strain K12) L-cystine-binding protein TcyJ Proteins 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0248—Skew reduction or using delay lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09254—Branched layout
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Die Erfindung bezieht sich auf eine Systemplatine mit einer Steuereinheit und Verbindern (S1 bis S4), die in einer Richtung aufeinanderfolgend angeordnet sind und ein Verbindungsmittel zum Zuführen und Abgeben von Daten aufnehmen, sowie mit einer jeweiligen Signalleitung (SL) zum Verbinden der Steuereinheit mit den Verbindern. DOLLAR A Erfindungsgemäß weist die jeweilige Signalleitung (SL) wenigstens einen Verzweigungspunkt (e, f) auf, an dem sie sich in mehrere Sub-Signalleitungen (SSI5 bis SSI8) verzweigt, die vom Verzweigungspunkt zu den Verbindungsmitteln führen und dieselbe Länge und/oder dieselbe Last aufweisen. DOLLAR A Verwendung z. B. für Systemplatinen von Computersystemen.
Description
- Die Erfindung bezieht sich auf eine Systemplatine nach dem Oberbegriff des Anspruchs 1.
- Systemplatinen zur Verwendung in Computersystemen umfassen typischerweise Schlitze als Aufnahmen, in die Speichermodule montiert werden, sowie eine Steuerschaltung zur Steuerung der Speichermodule. Die Schlitze sind mit vorgegebenem Abstand von der Steuerschaltung regelmäßig nebeneinander angeordnet und sequentiell verbunden. Daher unterscheiden sich in herkömmlichen Systemplatinen die Signalleitungslängen von der Steuerschaltung zu den Schlitzen voneinander. Eine solche Signalleitungsanordnung bereitet keine Schwierigkeiten, solange das Computersystem bei niedriger Geschwindigkeit arbeitet. Denn das Computersystem kann in diesem Fall normal arbeiten, indem die Steuerschaltung mit den entsprechenden Schlitzen verbunden wird, ohne dass die Signalleitungslängen von der Steuerschaltung zu den jeweiligen Schlitzen von Bedeutung sind. Wenn jedoch das Computersystem bei hoher Geschwindigkeit arbeitet, kann eine derartige Signalleitungsanordnung die Betriebsgeschwindigkeit des Computersystems begrenzen.
- Fig. 1 zeigt in einem Blockdiagramm eine Konfiguration einer herkömmlichen Systemplatine zur Verwendung in einem Computersystem. Eine Hauptplatine dieser herkömmlichen Systemplatine umfasst eine Speichersteuerschaltung 10, Schlitze S1 bis S4, Signalleitungen SL, Endwiderstände Rt und eine Abschlussspannung Vt.
- Die vier Schlitze S1 bis S4 sind in regelmäßigem Abstand L nacheinander angeordnet. Der erste Schlitz S1 hat einen Abstand I von der Steuerschaltung 10. Die Signalleitungen SL sind mit den Schlitzen S1 bis S4 verbunden, und die Endwiderstände Rt sind mit je einer zugehörigen Signalleitung SL verbunden. Die Abschlussspannung Vt beaufschlagt die Endwiderstände Rt.
- Die Speichersteuerschaltung 10 gibt Befehle an die Schlitze S1 bis S4 über die Signalleitungen SL ab. In Reaktion auf einen Befehl von der Speichersteuerschaltung 10 empfangen die Schlitze S1 bis S4 Signale über die Signalleitung SL oder geben Signale ab. Die Endwiderstände Rt und die Abschlussspannung Vt schließen Signale ab, die über die Signalleitungen SL übertragen werden.
- Die Fig. 2A und 2B veranschaulichen eine obere bzw. untere Schicht der Systemplatine von Fig. 1. Allgemein sind nicht alle Signalleitungen SL in einer einzigen Schicht angeordnet. Vielmehr sind die Signalleitungen SL auf zwei oder mehr Schichten verteilt angeordnet. Beispielsweise sind die Signalleitungen SL, wie in den Fig. 2A und 2B veranschaulicht, in zwei Gruppen unterteilt und in zwei Schichten angeordnet.
- In Bereichen S1' bis S4' befinden sich die Schlitze S1 bis S4 mit jeweils 44 Anschlussstellen. Signalleitungen SL1 bilden einen Teil der Signalleitungen SL, der in der oberen Schicht angeordnet ist, und Signalleitungen SL2 bilden einen Teil der Signalleitungen SL, der in der unteren Schicht angeordnet ist. Bezugszeichen h1 bis h4 bezeichnen Durchkontaktöffnungen, die in einer jeweiligen Zeile angeordnet sind, und Bezugszeichen H1 bis H4 bezeichnen Gruppen von jeweils 11 Durchkontaktöffnungen h1 in einer zugehörigen Spalte. Die Durchkontaktöffnungen h1 und h4 sind mit den Signalleitungen SL verbunden, während die Durchkontaktöffnungen h2 und h3 mit einer Massespannungsleitung bzw. einer Speisespannungsleitung verbunden sind. Die Durchkontaktöffnungen h1 bis h4 sind mit einem leitfähigen Material gefüllt. Anschlussstifte von jedem der Schlitze S1 bis S4 sind in die Durchkontaktöffnungen der jeweiligen Durchkontaktöffnungsgruppe H1 bis H4 eingesetzt, die in den Bereichen S1' bis S4' angeordnet sind, wodurch die Signalleitungen SL1 und SL2 mit den Schlitzen S1 bis S4 verbunden sind.
- Wie aus Fig. 2A ersichtlich, sind die Signalleitungen SL1 mit den Durchkontaktöffnungen h4 der Durchkontaktöffnungsgruppe H4 verbunden, die in den Bereichen S1' bis S4' angeordnet sind. Wie aus Fig. 2B ersichtlich, sind die Signalleitungen SL2 mit den Durchkontaktöffnungen h1 der Durchkontaktöffnungsgruppe H1 verbunden, die in den Bereichen S1' bis S4' angeordnet sind. In nicht explizit gezeigter Weise sind die Durchkontaktöffnungen h2 und h3 der Durchkontaktöffnungsgruppen H2 bzw. H3, die in den Bereichen S1' bis S4' angeordnet sind, mit der Massespannungsleitungsschicht bzw. der Speisespannungsleitungsschicht verbunden.
- Wie weiter aus den Fig. 2A und 2B ersichtlich, hängen die Signalleitungslängen von der Speichersteuerschaltung 10 zu den Schlitzen S1 bis S4 von der Position der Bereiche S1' bis S4' ab. Mit anderen Worten erhöht sich mit wachsendem Abstand der Position der Schlitzbereiche S1' bis S4' von der Speichersteuerschaltung 10 die Länge der Signalleitungen SL zwischen der Speichersteuerschaltung und den Schlitzen S1 bis S4.
- Fig. 3 zeigt in schematischer Darstellung die Länge der Signalleitungen in Abhängigkeit von der Position der Schlitze S1 bis S4. Wie daraus ersichtlich, ist der Abstand zwischen zwei benachbarten Schlitzen mit dem Bezugszeichen L bezeichnet. Die Signalleitung SL verläuft unter den Schlitzen S1 bis S4 und zweigt jeweils an Verzweigungspunkten a bis d ab. Entsprechende Signalzweigleitungen S11 bis S14 sind mit den Schlitzen S1 bis S4 verbunden. Die Längen der Signalleitung SL und der Speichersteuerschaltung 10 zu den Schlitzen S1 bis S4 sind folglich unterschiedlich. Dementsprechend unterscheiden sich die Übertragungsraten von Signalen, die von der Speichersteuerschaltung 10 zu den Schlitzen S1 bis S4 übertragen werden.
- Fig. 4A veranschaulicht in einem Diagramm den Verlauf eines von der Speichersteuerschaltung 10 zum ersten Schlitz S1 übertragenen Signals. Fig. 4B zeigt in einem entsprechenden Diagramm den Verlauf eines von der Speichersteuerschaltung 10 zum zweiten Schlitz S2 übertragenen Signals. In den Fig. 4A und 4B bezeichnet die vertikale Achse eine Spannung, während die horizontale Achse die Zeit bezeichnet. Wie aus Fig. 4A zu erkennen, liegt für diesen Fall eine schnelle Transmissionsrate für die Übertragung von der Speichersteuerschaltung 10 zum ersten Schlitz S1 vor, während die Amplitude der Signalspannung vergleichsweise niedrig ist, so dass die Spreizung x relativ gering ist. Die Spreizung repräsentiert Signalübertragungseigenschaften. Wenn sie hoch ist, wird die Amplitude der Signalspannung hoch, so dass sich eine gute Signalübertragungscharakteristik ergibt. Wenn die Spreizung klein ist, wird die Amplitude der Signalspannung klein, so dass sich die Signalübertragungscharakteristik verschlechtert. Dementsprechend ist die Übertragungseigenschaft für das von der Speichersteuerschaltung 10 zum ersten Schlitz S1 übertragene Signal unbefriedigend.
- Im Fall von Fig. 4B ist die Übertragungsrate eines von der Speichersteuerschaltung 10 zum Schlitz S2 übertragenen Signals niedrig, und die Amplitude der Signalspannung ist relativ groß, so dass die zugehörige Spreizung y groß ist. Dementsprechend ergeben sich gute Übertragungseigenschaften des von der Speichersteuerschaltung 10 zum zweiten Schlitz S2 übertragenen Signals.
- Wie oben erläutert, weist diese herkömmliche Systemplatine die Schwierigkeit auf, dass zu den jeweiligen Schlitzen übertragene Signale einen relativ hohen Übertragungsratenunterschied aufweisen. Schon wenn einer von mehreren Schlitzen eine unbefriedigende Signalübertragungscharakteristik aufweist, begrenzt dies das Leistungsvermögen des gesamten Systems. Da die Schlitze unterschiedliche Signalübertragungsraten aufweisen, ist es zudem schwierig, die Zeitabstimmung für Signale zum Empfangen oder Abgeben von Daten zum jeweils optimalen Zeitpunkt zu steuern.
- Der Erfindung liegt als technisches Problem die Bereitstellung einer Systemplatine der eingangs genannten Art zugrunde, mit der sich die oben angesprochenen Schwierigkeiten wenigstens teilweise beheben lassen und die insbesondere eine verbesserte Signalübertragungsrate und Signalübertragungscharakteristik ermöglicht.
- Die Erfindung löst dieses Problem durch die Bereitstellung einer Systemplatine mit den Merkmalen des Anspruchs 1.
- Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
- Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte, herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt, in denen zeigen:
- Fig. 1 ein schematisches Blockdiagramm einer Konfiguration einer herkömmlichen Systemplatine zum Einsatz in einem Computersystem,
- Fig. 2A und 2B schematische Darstellungen einer oberen bzw. unteren Schicht der Systemplatine von Fig. 1,
- Fig. 3 eine schematische Darstellung von Schlitzen und zugehörigen Signalleitungen zur Veranschaulichung der Signalleitungslängen bei der herkömmlichen Systemplatine von Fig. 1,
- Fig. 4A ein Diagramm zur Veranschaulichung des Verlaufs von Signalen, die bei der herkömmlichen Systemplatine von Fig. 1 von einer Speichersteuerschaltung zu einem ersten Schlitz übertragen werden,
- Fig. 4B ein Diagramm entsprechend Fig. 4A, jedoch für Signale, die von der Speichersteuerschaltung zu einem zweiten Schlitz übertragen werden,
- Fig. 5A und 5B schematische Darstellungen einer oberen bzw. unteren Schicht einer ersten erfindungsgemäßen Systemplatine,
- Fig. 6 eine schematische Darstellung entsprechend Fig. 3, jedoch für die Systemplatine gemäß den Fig. 5A und 5B,
- Fig. 7A bis 7C schematische Darstellungen von drei übereinanderliegenden Schichten einer zweiten erfindungsgemäßen Systemplatine,
- Fig. 8 eine schematische Darstellung entsprechend Fig. 6, jedoch für die Systemplatine der Fig. 7A bis 7C,
- Fig. 9A ein Diagramm zur Veranschaulichung des Verlaufs von Signalen, die von einer Speichersteuerschaltung zu einem ersten Schlitz der erfindungsgemäßen Systemplatine übertragen werden, und
- Fig. 9B ein Diagramm entsprechend Fig. 9A, jedoch für Signale, die von der Speichersteuerschaltung zu einem zweiten Schlitz übertragen werden.
- Die Fig. 5A und 5B zeigen in einer schematischen Darstellung eine obere bzw. untere Schicht einer ersten erfindungsgemäßen Systemplatine, wobei die beiden Schichten zwei Signalleitungsschichten sind und die Systemplatine darüber hinaus im allgemeinen noch eine Speisespannungsleitungsschicht und eine Massespannungsleitungsschicht aufweist.
- Bereiche S1' bis S4' bezeichnen Gebiete, in denen sich Schlitzaufnahmen S1 bis S4, vorliegend kurz Schlitze genannt, mit jeweils 44 Anschlussstellen für montierte Kontaktstifte befinden. Signalleitungen SL bezeichnen Hauptsignalleitungen, wie im Beispiel von Fig. 1. Die Bezugszeichen h1 bis h4 bezeichnen jeweils eine einzelne Reihe von Durchkontaktöffnungen, während die Bezugszeichen H1 bis H4 je eine Gruppe von elf Durchkontaktöffnungen bezeichnen, die in einer jeweiligen Spalte angeordnet sind. Die Durchkontaktöffnungen h1 und h4 sind mit den Signalleitungen SL verbunden, während die Durchkontaktöffnungen h2 und h3 jeweils mit einer Massespannungsleitung bzw. einer Speisespannungsleitung verbunden sind. Die Durchkontaktöffnungen h1 bis h4 sind mit einem leitfähigen Material gefüllt. Anschlussstifte jedes Schlitzes S1 bis S4 sind in die Durchkontaktöffnungen der jeweiligen Durchkontaktöffnungsgruppe H1 bis H4 eingefügt, die in den Gebieten S1' bis S4' angeordnet sind, wodurch die Signalleitungen SL jeweils mit den Schlitzen S1 bis S4 verbunden sind. Durchkontaktöffnungen h5 bilden eine weitere Gruppe H5 und sind auf der rechten Seite der Gebiete S1' und S3' angeordnet und mit leitfähigem Material gefüllt. Durchkontaktöffnungen h6 bilden noch eine weitere Durchkontaktöffnungsgruppe H6 und sind an der linken Seite der Gebiete S2' und S4' angeordnet und mit leitfähigem Material gefüllt.
- Wie aus Fig. 5A ersichtlich, sind die Hauptsignalleitungen SL sowohl mit den Durchkontaktöffnungen h5 als auch mit den Durchkontaktöffnungen h6 über die Gebiete S1' bis S4' verbunden. Wie weiter aus den Fig. 5A und 5B zu erkennen, sind die Durchkontaktöffnungen h5 von Fig. 5B mit den Durchkontaktöffnungen h5 von Fig. 5A verbunden, und die Durchkontaktöffnungen h6 der Fig. 5B sind mit den Durchkontaktöffnungen h6 der Fig. 5A verbunden. Dies bedeutet, dass die Durchkontaktöffnungen h5 und h6 der Durchkontaktöffnungsgruppen H5 und H6 mit den Hauptsignalleitungen SL von Fig. 5A verbunden sind.
- Wie aus Fig. 5B weiter zu erkennen, verbinden Sub-Signalleitungen SSI1 die Durchkontaktöffnungen h1 der in den Gebieten S1' und S3' angeordneten Durchkontaktöffnungsgruppe H1 mit einer jeweiligen Durchkontaktöffnung h5 der Durchkontaktöffnungsgruppe H5. Sub-Signalleitungen SSI2 verbinden die Durchkontaktöffnungen h5 der Durchkontaktöffnungsgruppe H5 mit einer jeweiligen Durchkontaktöffnung h1 der Durchkontaktöffnungsgruppe H1 in den Gebieten S2' und S4'. Sub-Signalleitungen SSI3 verbinden die Durchkontaktöffnungen h4 der Durchkontaktöffnungsgruppe H4 in den Gebieten S1' und S3' mit einer jeweiligen Durchkontaktöffnung h6 der Durchkontaktöffnungsgruppe H6. Sub- Signalleitungen SSI4 verbinden die Durchkontaktöffnungen h6 der Durchkontaktöffnungsgruppe H6 mit einer jeweiligen Durchkontaktöffnung h4 der Durchkontaktöffnungsgruppe H4 in den Gebieten S2' und S4'. Die Signalleitungen SSI1, SSI2, SSI3 und SSI4 besitzen jeweils dieselbe Länge.
- Übertragungscharakteristik und Übertragungsrate von Signalen, die von der Speichersteuerschaltung 10, welche in nicht gezeigter Weise auch bei den beschriebenen erfindungsgemäßen Ausführungsbeispielen entsprechend wie beim herkömmlichen Ausführungsbeispiel gemäß Fig. 1 vorhanden ist, zum Schlitz S1 übertragen werden, sind identisch mit denjenigen eines Signals, das von der Speichersteuerschaltung 10 zum Schlitz S2 übertragen werden. Ebenso sind Übertragungscharakteristik und Übertragungsrate eines Signals, das von der Speichersteuerschaltung 10 zum Schlitz S3 übertragen wird, identisch mit denen eines Signals, das von der Speichersteuerschaltung 10 zum Schlitz S4 übertragen wird. Dadurch weisen die vier Schlitze S1 bis S4 höchstens zwei unterschiedliche Übertragungseigenschaften auf, was die Verschiedenheit der Übertragungscharakteristika von Signalen, die zwischen der Speichersteuerschaltung und den Schlitzen übertragen werden, deutlich verringert.
- Fig. 6 veranschaulicht die Längen der diversen Signalleitungen in Abhängigkeit von der Position der Schlitze S1 bis S4. Wie daraus ersichtlich, haben je zwei benachbarte Schlitze einen Abstand L, und die jeweilige Signalleitung SL verläuft unterhalb der Schlitze S1 bis S4 und verzweigt sich an Verzweigungspunkten e und f. Sub-Signalleitungen SSI5 und SSI6, die vom Verzweigungspunkt e abgehen, führen zum Schlitz S1 bis S2 und besitzen dieselbe Länge. Sub-Signalleitungen SSI7 und SSI8, die vom Verzweigungspunkt f abgehen, führen zum Schlitz S3 bzw. S4 und besitzen dieselbe Länge.
- Die Länge der Signalleitung SL von der Speichersteuerschaltung 10 zum Verzweigungspunkt e unterscheidet sich von derjenigen von der Speichersteuerschaltung 10 zum Verzweigungspunkt f. Dennoch ist verglichen mit der eingangs erläuterten Signalleitungsanordnung der herkömmlichen Systemplatine der Längenunterschied der Signalleitungen zu den Schlitzen verringert, wodurch die Signalübertragungsrate und die Signalübertragungscharakteristik deutlich verbessert werden.
- Die Fig. 7A bis 7C veranschaulichen drei übereinanderliegende Schichten einer weiteren erfindungsgemäßen Systemplatine, die zusätzlich in nicht gezeigter Weise eine Speisespannungsleitungsschicht und eine Massespannungsleitungsschicht beinhaltet.
- Bereiche S1' bis S4' bezeichnen Gebiete, in denen sich Schlitze S1 bis S4 mit jeweils 44 Kontaktstellen für Anschlussstifte befinden. Signalleitungen SL bezeichnen die Hauptsignalleitungen entsprechend dem Beispiel von Fig. 1. Mit h1 bis h4 sind Durchkontaktöffnungen bezeichnet, die jeweils in einer Zeile angeordnet sind, mit H1 bis H4 sind Gruppen von jeweils 11 Durchkontaktöffnungen bezeichnet, die in einer jeweiligen Spalte angeordnet sind. Die Durchkontaktöffnungen h1 und h4 sind mit den Signalleitungen verbunden, und die Durchkontaktöffnungen h2 und h3 sind mit einer jeweiligen Massespannungsleitung bzw. Speisespannungsleitung verbunden. Die Durchkontaktöffnungen h1 bis h4 sind mit einem leitfähigen Material gefüllt. Anschlussstifte jedes Schlitzes S1 bis S4 sind in die Durchkontaktöffnungen der jeweiligen Durchkontaktöffnungsgruppen H1 bis H4 in den Gebieten S1' bis S4' eingefügt, wodurch die Signalleitungen SL jeweils mit den Schlitzen S1 bis S4 verbunden sind.
- Wie aus Fig. 7A ersichtlich, sind Durchkontaktöffnungen h7, die eine Durchkontaktöffnungsgruppe H7 bilden, auf der rechten Seite des Gebietes S2' angeordnet. Die Durchkontaktöffnungen h7 sind mit leitfähigem Material gefüllt. Des weiteren sind auf der linken Seite des Gebietes S3' Durchkontaktöffnungen h8 angeordnet, die eine Durchkontaktöffnungsgruppe H8 bilden und mit leitfähigem Material gefüllt sind.
- Wie aus Fig. 7B zu erkennen, sind auf der rechten Seite der Gebiete S1' und S3' Durchkontaktöffnungen h5 angeordnet, die eine Durchkontaktöffnungsgruppe H5 bilden. Des weiteren sind auf der linken Seite der Gebiete S2' und S4' Durchkontaktöffnungen h6 angeordnet, die eine Durchkontaktöffnungsgruppe H6 bilden. Die Durchkontaktöffnungen h5 und h6 sind mit leitfähigem Material gefüllt. Auf der rechten Seite des Gebietes S2' sind wiederum die Durchkontaktöffnungen h7 angeordnet, auf der linken Seite des Gebietes S3' die Durchkontaktöffnungen h8. Die Durchkontaktöffnungen h7 und h8 der Ebene von Fig. 7B sind mit den Durchkontaktöffnungen h7 bzw. h8 der Ebene von Fig. 7A verbunden.
- Des weiteren sind auf der Ebene von Fig. 7B die Durchkontaktöffnungen h7 auf der rechten Seite des Gebiets S2' mit den Durchkontaktöffnungen h5 auf der rechten Seite des Gebiets S1' über Sub-Signalleitungen SSI5 und mit den Durchkontaktöffnungen h5 auf der rechten Seite des Gebiets S3' über Sub-Signalleitungen SSI6 verbunden. Außerdem sind die Durchkontaktöffnungen h8 auf der linken Seite des Gebiets S3' mit den Durchkontaktöffnungen h6 auf der linken Seite des Gebiets S2' über Sub-Signalleitungen SSI7 und mit den Durchkontaktöffnungen h6 auf der linken Seite des Gebiets S4' über Sub-Signalleitungen SSI8 verbunden. Die Sub-Signalleitungen SSI5 bis SSI8 sind sämtlich gleich lang.
- Auf Höhe der Schicht von Fig. 7C sind Durchkontaktöffnungen h5, die mit den Durchkontaktöffnungen h5 auf Höhe der Schicht von Fig. 7B verbunden sind, sowie Durchkontaktöffnungen h6 vorgesehen, die mit den Durchkontaktöffnungen h6 auf Höhe der Schicht von Fig. 7B verbunden sind. Somit sind die Durchkontaktöffnungen h5 und die Durchkontaktöffnungen h6, die sich auf Höhe der Schicht von Fig. 7C erstrecken, mit den Hauptsignalleitungen SL verbunden.
- Wie aus Fig. 7C weiter zu erkennen, sind die Durchkontaktöffnungen h5 auf der rechten Seite der Gebiete S1' und S3' mit den Durchkontaktöffnungen h1 in den Gebieten S1' und S3' über Sub-Signalleitungen SSI1 und mit den Durchkontaktöffnungen h1 in den Gebieten S2' und S4' über Sub-Signalleitungen SSI2 verbunden. Die Durchkontaktöffnungen h6 auf der linken Seite der Gebiete S2' und S4' sind mit den Durchkontaktöffnungen h4 in den Gebieten S1' und S3' über Sub-Signalleitungen SSI3 und mit den Durchkontaktöffnungen h4 in den Gebieten S2' und S4' über Sub-Signalleitungen SSI4 verbunden. Die Sub-Signalleitungen SSI1 bis SSI4 sind sämtlich gleich lang.
- Wenngleich die letztgenannte Vorgehensweise zum Anordnen von Signalleitungen auf der zugehörigen erfindungsgemäßen Systemplatine vergleichen mit der erfindungsgemäßen Ausführungsform der Fig. 5A und 5B eine zusätzliche, dritte Signalleitungsschicht erfordert, kann diese erfindungsgemäße Realisierung von Vorteil sein, da die Signalleitungslängen von der Speichersteuerschaltung 10 zu den Schlitzen S1 bis S4, die Anzahl von Verzweigungspunkten und die Anzahl und Positionen der Durchkontaktöffnungen für alle Schlitze identisch sind. Dementsprechend sind die Übertragungseigenschaften und Übertragungsdauern für alle Signale praktisch gleich groß, da die Last für alle Signalleitungspfade gleich ist.
- Fig. 8 veranschaulicht die Signalleitungslängen in Abhängigkeit von der Position der Schlitze S1 bis S4. Wie daraus ersichtlich, haben je zwei benachbarte Schlitze einen Abstand L. Die jeweilige Signalleitung SL ist unterhalb der Schlitze S1 bis S4 angeordnet und verzweigt sich nach einem Anschlusspunkt g zunächst in einem Verzweigungspunkt h und anschließend nochmals in zwei Verzweigungspunkten i und j in je zwei Signalleitungsäste. Dadurch entstehen Sub-Signalleitungen SSI11 bis SSI14, die von den Verzweigungspunkten i und j zu den Schlitzen S1 bis S4 führen und sämtlich gleich lang sind.
- Da folglich die Signalleitungslängen von der Speichersteuerschaltung 10 zu den Schlitzen S1 bis S4 sämtlich gleich groß sind, tritt kein Unterschied in der Signalübertragungsrate und der Signalübertragungscharakteristik auf. Da außerdem die Anzahl und die Positionen der Verzweigungspunkte und der Durchkontaktöffnungen, über welche Signale geführt werden, für alle Schlitze gleich sind, werden Signale, welche die jeweiligen Schlitze erreichen, über dieselbe Pfadlänge übertragen, wodurch der Verlauf der Signale, die den jeweiligen Schlitzen zugeführt oder von diesen abgegeben werden, sehr einheitlich wird.
- Das Diagramm von Fig. 9A veranschaulicht den Verlauf von Signalen, die bei der erfindungsgemäßen Systemplatine von der Speichersteuerschaltung zum ersten Schlitz S1 übertragen werden. Das Diagramm von Fig. 9B veranschaulicht entsprechend den Verlauf von Signalen, die bei der erfindungsgemäßen Systemplatine von der Speichersteuerschaltung zum zweiten Schlitz S2 übertragen werden. In den Diagrammen der Fig. 9A und 9B bezeichnet die vertikale Achse eine Spannung, die horizontale Achse die Zeit.
- Wie aus Fig. 9A zu erkennen, ist die Übertragungsrate für die Signalübertragung von der Speichersteuerschaltung zum ersten Schlitz S1 relativ niedrig, wobei die Amplitude der Signalspannung größer wird, so dass die Spreizung z relativ groß ist. Dementsprechend ergeben sich ausgezeichnete Übertragungseigenschaften für die von der Speichersteuerschaltung zum ersten Schlitz S1 übertragenen Signale.
- Wie aus Fig. 9B zu erkennen, ergibt sich ein zum Fall von Fig. 9A identischer Signalverlauf. Dies bedeutet, dass die von der Speichersteuereinheit zum Schlitz S1 übertragenen Signale praktisch dieselben Übertragungsraten und Übertragungseigenschaften haben wie die von der Speichersteuerschaltung zum Schlitz S2 übertragenen Signale. Folglich werden erfindungsgemäß die Signalübertragungsraten und die Signalübertragungscharakteristika durch Verringern des Unterschieds der Signalleitungslängen von der Speichersteuerschaltung 10 zu den Schlitzen S1 bis S4 und somit des Lastunterschieds der Signalleitungen im Vergleich zur eingangs erwähnten, herkömmlichen Systemplatine beträchtlich verbessert.
- Es versteht sich, dass neben den gezeigten weitere Ausführungsformen der Erfindung möglich sind. So können sich die Signalleitungen in alternativen erfindungsgemäßen Ausführungsformen an einem jeweiligen Verzweigungspunkt in drei oder mehr Leitungszweige statt wie gezeigt in zwei Leitungszweige verzweigen.
- Wie anhand der beschriebenen Ausführungsformen deutlich wird, ermöglicht die erfindungsgemäße Systemplatine eine Verbesserung der Signalübertragungsraten und Signalübertragungscharakteristika durch Verringern des Unterschieds der Signalleitungslängen von der Speichersteuerschaltung zu den Schlitzen und somit des Lastunterschieds der Signalleitungen. Damit lässt sich auch die Betriebsgeschwindigkeit der Systemplatine steigern.
Claims (5)
1. Systemplatine mit
einer Steuereinheit (10),
Verbindern (S1 bis S4), die in einer Richtung aufeinanderfolgend angeordnet sind und ein Verbindungsmittel zum Zuführen und Abgeben von Daten aufnehmen, und
Signalleitungen (SL), welche die Steuereinheit mit den Verbindern verbinden,
dadurch gekennzeichnet, dass
sich die jeweilige Signalleitung (SL) an wenigstens einem Verzweigungspunkt (e bis j) in Sub-Signalleitungen (SSI5 bis SSI8, SSI11 bis SSI14) verzweigt, die vom jeweiligen Verzweigungspunkt zu den Verbindungsmitteln führen und die gleiche Länge und/oder die gleiche Last aufweisen.
einer Steuereinheit (10),
Verbindern (S1 bis S4), die in einer Richtung aufeinanderfolgend angeordnet sind und ein Verbindungsmittel zum Zuführen und Abgeben von Daten aufnehmen, und
Signalleitungen (SL), welche die Steuereinheit mit den Verbindern verbinden,
dadurch gekennzeichnet, dass
sich die jeweilige Signalleitung (SL) an wenigstens einem Verzweigungspunkt (e bis j) in Sub-Signalleitungen (SSI5 bis SSI8, SSI11 bis SSI14) verzweigt, die vom jeweiligen Verzweigungspunkt zu den Verbindungsmitteln führen und die gleiche Länge und/oder die gleiche Last aufweisen.
2. Systemplatine nach Anspruch 1, weiter gekennzeichnet durch
eine erste Schicht mit ersten Durchkontaktöffnungen (h5, h6), die mit den Signalleitungen (SL) verbunden sind und zwischen Gebieten (S1' bis S4') angeordnet sind, in denen die Verbinder montiert sind, und
eine zweite Schicht mit zweiten Durchkontaktöffnungen (h5, h6) und dritten Durchkontaktöffnungen (h1, h4), wobei die zweiten Durchkontaktöffnungen an zu den ersten Durchkontaktöffnungen der ersten Schicht korrespondierenden Positionen angeordnet und mit diesen verbunden sind und die dritten Durchkontaktöffnungen in den Gebieten, in denen die Verbinder montiert sind, angeordnet und mit den zweiten Durchkontaktöffnungen über eine jeweilige Sub-Signalleitung (SSI1 bis SSI4) verbunden sind.
eine erste Schicht mit ersten Durchkontaktöffnungen (h5, h6), die mit den Signalleitungen (SL) verbunden sind und zwischen Gebieten (S1' bis S4') angeordnet sind, in denen die Verbinder montiert sind, und
eine zweite Schicht mit zweiten Durchkontaktöffnungen (h5, h6) und dritten Durchkontaktöffnungen (h1, h4), wobei die zweiten Durchkontaktöffnungen an zu den ersten Durchkontaktöffnungen der ersten Schicht korrespondierenden Positionen angeordnet und mit diesen verbunden sind und die dritten Durchkontaktöffnungen in den Gebieten, in denen die Verbinder montiert sind, angeordnet und mit den zweiten Durchkontaktöffnungen über eine jeweilige Sub-Signalleitung (SSI1 bis SSI4) verbunden sind.
3. Systemplatine nach Anspruch 1, weiter gekennzeichnet durch
eine erste Schicht mit ersten Durchkontaktöffnungen (h7, h8), die mit den Signalleitungen verbunden sind und zwischen Gebieten angeordnet sind, in denen die Verbinder montiert sind,
eine zweite Schicht mit zweiten Durchkontaktöffnungen (h7, h8) und dritten Durchkontaktöffnungen (h5, h6), wobei die zweiten Durchkontaktöffnungen an zu den ersten Durchkontaktöffnungen der ersten Schicht korrespondierenden Positionen angeordnet und mit diesen verbunden sind und die dritten Durchkontaktöffnungen mit den zweiten Durchkontaktöffnungen über erste Sub-Signalleitungen (SSI5 bis SSI8) verbunden sind, und
eine dritte Schicht mit vierten Durchkontaktöffnungen (h5, h6) und fünften Durchkontaktöffnungen (h1, h4), wobei die vierten Durchkontaktöffnungen an zu den dritten Durchkontaktöffnungen der zweiten Schicht korrespondierenden Positionen angeordnet und mit diesen verbunden sind und die fünften Durchkontaktöffnungen in den Gebieten, in denen die Verbinder montiert sind, angeordnet und mit den vierten Durchkontaktöffnungen über zweite Sub- Signalleitungen (SSI1 bis SSI3) verbunden sind.
eine erste Schicht mit ersten Durchkontaktöffnungen (h7, h8), die mit den Signalleitungen verbunden sind und zwischen Gebieten angeordnet sind, in denen die Verbinder montiert sind,
eine zweite Schicht mit zweiten Durchkontaktöffnungen (h7, h8) und dritten Durchkontaktöffnungen (h5, h6), wobei die zweiten Durchkontaktöffnungen an zu den ersten Durchkontaktöffnungen der ersten Schicht korrespondierenden Positionen angeordnet und mit diesen verbunden sind und die dritten Durchkontaktöffnungen mit den zweiten Durchkontaktöffnungen über erste Sub-Signalleitungen (SSI5 bis SSI8) verbunden sind, und
eine dritte Schicht mit vierten Durchkontaktöffnungen (h5, h6) und fünften Durchkontaktöffnungen (h1, h4), wobei die vierten Durchkontaktöffnungen an zu den dritten Durchkontaktöffnungen der zweiten Schicht korrespondierenden Positionen angeordnet und mit diesen verbunden sind und die fünften Durchkontaktöffnungen in den Gebieten, in denen die Verbinder montiert sind, angeordnet und mit den vierten Durchkontaktöffnungen über zweite Sub- Signalleitungen (SSI1 bis SSI3) verbunden sind.
4. Systemplatine nach einem der Ansprüche 1 bis 3, weiter dadurch
gekennzeichnet, dass die Signalleitungen jeweils wenigstens
einen ersten und zweiten Verzweigungspunkt (g bis j) beinhalten.
5. Systemplatine nach einem der Ansprüche 1 bis 4, weiter dadurch
gekennzeichnet, dass die Verbinder als Schlitzaufnahmen (S1 bis
S4) konfiguriert sind.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2001-51449 | 2001-08-24 | ||
KR10-2001-0051449A KR100426813B1 (ko) | 2001-08-24 | 2001-08-24 | 시스템 보드 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10237994A1 true DE10237994A1 (de) | 2003-03-06 |
DE10237994B4 DE10237994B4 (de) | 2006-06-14 |
Family
ID=36086302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10237994A Expired - Lifetime DE10237994B4 (de) | 2001-08-24 | 2002-08-14 | Systemplatine mit Steuereinheit und Verbindern |
Country Status (6)
Country | Link |
---|---|
US (1) | US6870742B2 (de) |
JP (1) | JP4249446B2 (de) |
KR (1) | KR100426813B1 (de) |
CN (1) | CN1254750C (de) |
DE (1) | DE10237994B4 (de) |
TW (1) | TWI230893B (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4819639B2 (ja) * | 2005-10-12 | 2011-11-24 | キヤノン株式会社 | プリント回路板 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5530623A (en) * | 1993-11-19 | 1996-06-25 | Ncr Corporation | High speed memory packaging scheme |
KR960024524A (ko) * | 1994-12-21 | 1996-07-20 | 김광호 | 기억소자를 이용한 액정 표시장치의 감마 보정장치 |
US5571996A (en) * | 1995-01-17 | 1996-11-05 | Dell Usa, L.P. | Trace conductor layout configuration for preserving signal integrity in control boards requiring minimum connector stub separation |
US5650757A (en) * | 1996-03-27 | 1997-07-22 | Hewlett-Packard Company | Impedance stepping for increasing the operating speed of computer backplane busses |
EP0880142B1 (de) * | 1997-05-20 | 2011-04-27 | Bull S.A. | Dynamischer Direktzugriffspeicher mit variabler Konfiguration für ein Datenverarbeitungssystem und entsprechender Datenträger für eine verschachtelte Speicherblockkonfiguration |
KR100246563B1 (ko) * | 1997-06-30 | 2000-03-15 | 김영환 | 16 웨이 메모리 보드 |
KR100448931B1 (ko) * | 1997-08-11 | 2004-11-16 | 삼성전자주식회사 | 피씨아이 인터럽트 공유장치 |
US6144576A (en) * | 1998-08-19 | 2000-11-07 | Intel Corporation | Method and apparatus for implementing a serial memory architecture |
US6219733B1 (en) * | 1998-08-26 | 2001-04-17 | International Business Machines Corporation | Transmission line loop |
US6104629A (en) * | 1998-09-17 | 2000-08-15 | International Business Machines Corporation | High frequency memory module |
US6338107B1 (en) * | 1998-12-16 | 2002-01-08 | International Business Machines Corporation | Method and system for providing hot plug of adapter cards in an expanded slot environment |
JP3820843B2 (ja) * | 1999-05-12 | 2006-09-13 | 株式会社日立製作所 | 方向性結合式メモリモジュール |
JP4569912B2 (ja) * | 2000-03-10 | 2010-10-27 | エルピーダメモリ株式会社 | メモリシステム |
US6317352B1 (en) * | 2000-09-18 | 2001-11-13 | Intel Corporation | Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules |
US6674649B2 (en) * | 2001-07-23 | 2004-01-06 | Intel Corporation | Systems having modules sharing on module terminations |
-
2001
- 2001-08-24 KR KR10-2001-0051449A patent/KR100426813B1/ko active IP Right Grant
-
2002
- 2002-07-22 US US10/200,731 patent/US6870742B2/en not_active Expired - Lifetime
- 2002-08-14 DE DE10237994A patent/DE10237994B4/de not_active Expired - Lifetime
- 2002-08-16 TW TW091118542A patent/TWI230893B/zh not_active IP Right Cessation
- 2002-08-26 JP JP2002245477A patent/JP4249446B2/ja not_active Expired - Fee Related
- 2002-08-26 CN CNB02142232XA patent/CN1254750C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100426813B1 (ko) | 2004-04-08 |
JP4249446B2 (ja) | 2009-04-02 |
CN1407462A (zh) | 2003-04-02 |
US20030039105A1 (en) | 2003-02-27 |
CN1254750C (zh) | 2006-05-03 |
DE10237994B4 (de) | 2006-06-14 |
KR20030017241A (ko) | 2003-03-03 |
TWI230893B (en) | 2005-04-11 |
JP2003131758A (ja) | 2003-05-09 |
US6870742B2 (en) | 2005-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19623470C2 (de) | Automatisches Leitungsverzweigergerät | |
DE3502295A1 (de) | Aufbausystem fuer geraete der elektrischen nachrichtentechnik | |
DE60302280T2 (de) | Modularer Jack Steckverbinder | |
DE3102676A1 (de) | Array-antenne | |
DE2717254C3 (de) | Elektrische Gewebe-Schaltungsmatrix | |
DE3744258A1 (de) | Verfahren zum verdrahten einer integrierten halbleiterschaltung | |
EP3219180B1 (de) | Verfahren und system zur bestückung von leiterplatten | |
DE2523525C3 (de) | Schalteinheit und Schaltmatrix für Hochfrequenzsignale | |
DE19629521C2 (de) | Matrixschaltplatine, Anordnung von Matrixschaltplatinen und Verbindungsstecker für Matrixschaltplatine | |
DE2927219A1 (de) | Schaltmatrix fuer die durchschaltung von breitbandigen hf-signalen | |
DE2608521A1 (de) | Schaltungsplatte fuer elektronische schaltungen | |
DE4132849C2 (de) | Verfahren zur Verdrahtung in einer Halbleiterschaltungsanordnung | |
DE1487259C3 (de) | Fernmelde-Verstärkerzentrale | |
DE2830855A1 (de) | Matrix aus kopplungsnetzwerken und daraus aufgebaute antennenanordnung | |
DE19615647C2 (de) | Spulenmatte und erweiterte Spulenmatte sowie Generator für ihre Speisung | |
DE10237994A1 (de) | Systemplatine mit Steuereinheit und Verbindern | |
EP2897444B1 (de) | Schaltung zur LED-Stromversorgung | |
DE2137141A1 (de) | Stromverteiler | |
EP1856919A1 (de) | Verteilereinrichtung einer telekommunikationsanlage | |
DE2816262C2 (de) | Schaltmatrix für die Durchschaltung von Wechselstromsignalen | |
DE69605061T2 (de) | Antennenanordnung | |
DE2834708C3 (de) | Verteilergestell für Einrichtungen der Nachrichtenübertragungstechnik | |
DE102010036927A1 (de) | Schaltmatrixvorrichtung für elektrische Signale | |
DE3326800A1 (de) | Leiterplatte | |
DE19960243A1 (de) | Bussystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |