DE10236861B4

DE10236861B4 - Verstärker mit präzise digital stellbaren Parametern und Verwendung des Verstärkers

Info

Publication number: DE10236861B4
Application number: DE10236861A
Authority: DE
Inventors: Albrecht Schmidt
Original assignee: Individual
Current assignee: Individual
Priority date: 2002-08-07
Filing date: 2002-08-07
Publication date: 2005-11-17
Anticipated expiration: 2022-08-08
Also published as: US7135916B2; DE10236861A1; US20040027195A1

Abstract

Digital stellbarer Verstärker (200) mit stellbaren Parametern Eingangsoffsetspannung oder Verstärkung, zur Anwendung in integrierten Schaltkreisen, enthaltend einen analog stellbaren Verstärker (210) mit Stelleingang (214) zum Stellen der Eingangsoffsetspannung oder der Verstärkung des analog stellbaren Verstärkers (210), sowie weiter enthaltend einen Block (230) mit einer Anzahl B von binären Eingängen und mit analogem Ausgang (231), wobei der Ausgang (231) mit dem Stelleingang (214) des analog stellbaren Verstärkers (210) verbunden ist, sowie einen Zähler (220) mit einer Anzahl B von binären Ausgängen (221), welche an die binären Eingänge des Blocks (230) angeschlossen sind, und wobei jedem Wert (i) der binären Ausgänge (221) mit dem Wert (i) von 1 bis B jeweils ein Wichtungsfaktor (k_i) zugeordnet ist, und wobei jeder Wichtungsfaktor (k_i) einen relativen Fehler (e_i) aufweist, dadurch gekennzeichnet, daß jedem relativen Fehler (e_i) eine obere Schranke (e_imax) zugeordnet wird, und für jeden Wert (i) mit der oberen Schranke (e_imax) ein Wichtungsfaktor...

Description

Die Erfindung bezieht sich auf Verstärker, bei denen die Parameter Eingangsoffsetspannung oder Verstärkung mit hoher Genauigkeit digital stellbar sind, zum Einsatz in integrierten Schaltkreisen, wobei eine hohe Genauigkeit des Einstellens dieser Parameter mit geringem technologischen Aufwand und auf kleiner Chipfläche erreicht werden soll, so daß diese Verstärker einen präzisen digitalen Abgleich von Parametern erlauben, beispielsweise als Verstärker mit Nullpunktkorrektur. Die Erfindung bezieht sich sowohl auf Spannungsverstärker, wie zum Beispiel Operationsverstärker (operational amplifiers), als auch Verstärker mit Strom als Ausgangsgröße, wie zum Beispiel Transkonduktanzverstärker (operational transconductance amplifiers). Im letzteren Fall ist die Vorwärtssteilheit die zu stellende Verstärkung.

Der Abgleich von Parametern ist ein wesentliches Problem bei der Fertigung von integrierten Verstärkern. Der Abgleich kann bei der Fertigung erfolgen, beispielsweise durch Trimmen von Widerständen mit Laser, oder durch Selbstabgleich mittels einer eingebauten zusätzlichen Abgleichschaltung. Letzteres ist meist die günstigere Lösung, bei der der selbst abgleichende Verstärker einen analog stellbaren Verstärker enthält, der zusätzlich zu den üblichen Eingängen für das zu verstärkende Signal einen weiteren analogen Eingang zum Stellen eines abgleichbaren Parameters besitzt. Weiterhin enthält der selbst abgleichende Verstärker eine Abgleichschaltung, die einen Abgleichwert für diesen zusätzlichen analogen Eingang bereitstellt. Der Abgleichwert wird in einer Abgleichphase ermittelt und für die Arbeitsphase des Verstärkers gespeichert. Häufig betrifft das den Abgleich mit dem Ziel, die Eingangsoffsetspannung des Verstärkers zu minimieren. Hierzu existieren eine Anzahl von Lösungen. Ein Überblick hierzu wird in "Principles of Data Conversion System Design" von B. Razavi, IEEE Press, 1995, im Kapitel 8 „Precision Techniques", S. 198–231, gegeben. Vor allem werden Lösungen mit flüchtiger Speicherung des Abgleichwertes eingesetzt, meist als Ladung einer integrierten Kapazität, beispielsweise in üblichen Auto-Zero-Verstärkern angewendet, z.B. in US-Patent Nr. 6242974. Diese haben den Vorteil relativ kleiner erforderlicher Chipfläche, aber den wesentlichen Nachteil, daß der Abgleich in kurzer Zeit wegen der geringen Zeitkonstante der Entladung der integrierten Kapazität wiederholt werden muß, beispielsweise mit Wiederholraten im Kilohertzbereich. Auf diese Weise entsteht ein Störsignal, das von der Wiederholrate des Abgleichs bestimmt wird. Damit wird die Anwendungsbreite des Verstärkers erheblich eingeschränkt.

Aus der Sicht der Anwendung wesentlich günstiger ist eine Lösung mit nichtflüchtiger Speicherung, die einmalig, z.B. beim Einschalten, fertigungsbedingte Fehler abgleichen kann, und dann die Arbeitsphase nicht mehr unterbricht. Bei erhöhten Anforderungen an die Genauigkeit des Abgleichs kann es zudem sinnvoll sein, in längeren Zeitabständen, beispielsweise alle zehn Sekunden, den Abgleich zu wiederholen, um Parameteränderungen auszugleichen. Solche langen Arbeitsphasen werden mit flüchtiger Speicherung auf einer integrierten Kapazität nicht erreicht.

Bekannte Lösungen mit nichtflüchtiger Speicherung erfordern entweder zusätzliche technologische Schritte und eine relativ lange Abgleichphase, indem sie den Abgleichwert auf einem „floating gate" speichern (z.B. in: M. Lanzoni, G: Tondi, P. Galbiati, and B. Ricco, "Automatic and Continuous Offset Compensation of MOS Operational Amplifiers Using Floating-Gate Transistors", IEEE J. Solid-State Circuits, vol. 33, pp. 287–290, Feb. 1998), oder sie speichern den Abgleichwert in digitaler Form und verwenden Digital-/Analog-Umsetzer, um den analogen Abgleichwert zu erzeugen (z.B. in: H. van der Ploeg, G. Hoogzaad, H.A.H. Termeer, M. Vertregt, and R.L.J. Roovers, "A 2.5-V 12-b 54-Msample/s 0.25-μm CMOS ADC in 1-mm² With Mixed-Signal Chopping and Calibration", IEEE J. Solid-State Circuits, vol. 36, pp. 1859–1867, Dec. 2001).

Bei der letzteren Lösung, für die 1 ein Beispiel eines digital stellbaren Verstärkers (100) zeigt, muß der Digital-/Analog-Umsetzer (130) die erforderliche Genauigkeit aufweisen, um den Wert zum Stellen des analog stellbaren Verstärkers (110) hinreichend genau zu erzeugen, beispielsweise gesteuert in einer digitalen Regelschleife, die einen Mikroprozessor (120) und ein Vergleichselement (140) enthält. Ein Steuereingang (106) gibt den Zeitpunkt des Abgleichs vor. Ein Quittungsausgang (101) gibt die Meldung über das Ende der Abgleichphase aus. Während der Abgleichphase wird der analog stellbare Verstärker (110) durch einen Eingangsumschalter (150) so geschaltet, daß das Vergleichselement (140) eine Information über den abzugleichenden Parameter erhält, welche in der digitalen Regelschleife zum Stellen des analog stellbaren Verstärkers (110) ausgewertet wird. Bei erhöhten Anforderungen an die Genauigkeit des Abgleichs erfordert das einen aufwendigen Digital-/Analog-Umsetzer, der ggf. selbst abzugleichende Elemente und Schaltungen hierfür enthält. Die hierfür benötigte Chipfläche ist viel größer als die Chipfläche des analog stellbaren Verstärkers (110) selbst, so daß auch die Kosten wesentlich steigen.

Die bekannten Lösungen zum Abgleich von Parametern von integrierten Verstärkern schränken somit entweder die Anwendungsbreite des Verstärkers deutlich ein, indem sie durch sehr häufige Wiederholung des Abgleichs Störungen erzeugen, oder sie erfordern einen Aufwand an Technologie oder Chipfläche, der den integrierten Verstärker stark verteuert. Daher werden die meisten integrierten Verstärker ohne Abgleichschaltung gefertigt, und weisen erhebliche Fehler auf, insbesondere bei der Eingangsoffsetspannung. Um solche Fehler in Grenzen zu halten, müssen weitere Verfahren angewendet werden, wie das Zusammensetzen der Eingangstransistoren aus einer Vielzahl von Einzeltransistoren in symmetrischer Anordnung. Dies kostet mehr Chipfläche und verändert das Verhalten des Verstärkers, z.B. durch eine erhöhte Eingangskapazität. Außerdem können hohe Genauigkeitsanforderungen nur sehr begrenzt erfüllt werden.

Aufgabe der Erfindung ist es deshalb, die Nachteile des Standes der Technik zu überwinden und kostengünstig auf kleiner Chipfläche in Standardtechnologie realisierbare integrierte Verstärker vorzuschlagen, welche mit hoher Genauigkeit digital stellbar sind, so daß ein präzises Stellen der Parameter Eingangsoffsetspannung oder Verstärkung möglich ist, beispielsweise für eine selbsttätige Nullpunktkorrektur. Des weiteren sollen bisher übliche Lösungen, die eine geringe Fertigungstoleranz sichern, durch den kostengünstig möglichen Abgleich ganz oder teilweise unnötig werden, so daß die damit verbundenen Nachteile, wie zum Beispiel eine große Eingangskapazität durch die Größe der Transistoren, ganz oder teilweise entfallen.

Diese Aufgabenstellung wird erfindungsgemäß durch die in den Patentansprüchen 1, 11, 14, 15, 16 und 17 genannten Merkmale gelöst.

Der erfindungsgemäße digital mit hoher Genauigkeit stellbare Verstärker gemäß Patentanspruch 1 enthält neben einem Verstärker, bei dem die Eingangsoffsetspannung oder eine Verstärkungskenngröße, wie Spannungsverstärkung oder Vorwärtssteilheit, über einen analogen Stelleingang stellbar sind, ein nichtbinäres Wichtungselement (NBWE), dessen Ausgang an den analogen Stelleingang des analog stellbaren Verstärker angeschlossen ist, und einen binären Zähler, dessen binäre Ausgänge an das NBWE angeschlossen sind. Das NBWE ist so entworfen, daß für jeden binären Ausgang i des Zählers die jeweilige Wirkung dieses binären Ausgangs des Zählers auf den Ausgang des NBWE um einen nominalen Wichtungsfaktor k_i größer ist als die Wirkung des nächst niederwertigen binären Ausgangs i–1 des Zählers, wobei k_i eine Zahl zwischen 1 und 2 ist, für welche die Gleichung ki = 2/(1 + eimax) (1)gilt. Mit e_imax wird hierbei eine obere Schranke des relativen Fehlers e_i des NBWE für den Wichtungsfaktor k_i des binären Ausgangs i bezeichnet, es gilt also hierbei eimax > ei (2)

In der bisherigen Betrachtung wurde der real in der Wichtung auftretende relative Fehler e_i nicht berücksichtigt, sondern nur der nominale Wert für diese Wichtung festgelegt. Der reale Wichtungsfaktor w_i = k_i·(1 + e_i) für diesen Ausgang liegt dann mit Sicherheit unter 2, da e_imax größer als e_i ist. Auf diese Weise wird sichergestellt, daß in der Übertragungskennlinie des NBWE positive Sprünge kleiner als die Wichtungseinheit (LSB-Einheit) bleiben, die dem niedrigstwertigen Bit (least significant bit, LSB) des Zählers entspricht.

Ein herkömmlicher Digital-/Analog-Umsetzers (DAC) unterscheidet sich erheblich von dem hier beschriebenen NBWE zum Stellen von Parametern eines Verstärkers. Bei einem DAC wird die Eigenschaft kleiner Sprünge zwischen Analogwerten bei benachbarten Digitalwerten durch eine geringe dynamische Nichtlinearität (DNL) von < 0,5 LSB-Einheiten sichergestellt. Das NBWE erreicht diese Eigenschaft nur für die positiven Sprünge durch die genannte nichtbinäre nominale Wichtung k_i = 2/(1 + e_imax) der Ausgänge zueinander. Das NBWE kann damit wesentlich höhere Fehler der internen Bauelemente tolerieren, als sie für eine DNL von < 0,5 LSB-Einheiten erforderlich wären. Durch die absichtliche Wichtung mit einem realen Wert von w_i < 2 entstehen dadurch beim NBWE bei wachsendem Zählwert negative Sprünge in der Übertragungskennlinie, deren Betrag wesentlich größer ist als eine LSB-Einheit. Dies ist ein wesentlicher Unterschied zu einem DAC, da bei einem DAC nicht zwischen positiven und negativen Sprüngen der Nichtlinearität unterschieden wird. Anders gesagt: ein DAC setzt einen Digitalwert möglichst linear in einen Analogwert um; das hier beschriebene NBWE sieht eine absichtliche definierte Nichtlinearität in Form von negativen Sprüngen zwischen benachbarten Werten vor, damit die positiven Sprünge sehr klein – unter 1 LSB-Einheit – bleiben. In 4 wird ein Beispiel einer idealen Übertragungskennlinie (401) eines DAC zusammen mit einem Beispiel einer idealen Übertragungskennlinie (402) eines NBWE dargestellt.

Dadurch können auch große Fehler in den Wichtungsfaktoren toleriert werden, und ein gewünschter Wert sehr nahe erreicht werden.

Das hier beschriebene NBWE wird in der erfindungsgemäßen Anwendung zusammen mit einem binären Zähler so eingesetzt, daß der Digitalwert solange verändert wird, bis der gewünschte Analogwert erreicht ist. Welcher Digitalwert zum gewünschten Ausgangswert führt, ist hierbei ohne Bedeutung. Beispielsweise können mit Hilfe eines einfachen Aufwärtszählers negative Sprünge in der Übertragungskennlinie toleriert werden, indem bei einem solchen Sprung bis zum nächsten geeigneten Binärwert weitergezählt wird.

Damit sinken die Ansprüche an die zu erreichende Kennlinie. Statt genereller Monotonie innerhalb eines engen Toleranzschlauches (kleine DNL) wird diese Monotonie lediglich stückweise gefordert, sowie eine Überlappung der analogen Wertebereiche der einzelnen Stücke, wofür eine Erfüllung von Gleichung (1) hinreichend ist. Die Anforderungen an die Bauelemente eines NBWE sind damit viel geringer als an die eines DAC bei gleicher erreichbarer Genauigkeit.

Durch die absichtlich verringerte nichtbinäre Wichtung sinkt die Steigung der Kennlinie insgesamt, und man braucht einen größeren digitalen Wertebereich, um mit dem hier beschriebenen NBWE den gleichen analogen Wertebereich mit der gleichen Auflösung wie ein DAC zu überstreichen. Im Beispiel in 4 wäre ein etwa doppelt so großer Digitalbereich erforderlich. Dies erfordert einen um zwei Bit größeren Zähler, sowie zwei Wichtungsstufen des NBWE mehr als bei einem DAC. Der zusätzliche Flächenaufwand hierfür ist jedoch viel geringer als der Aufwand für hochgenau gewichtete Stufen bei einem DAC.

Auch dieser Unterschied trägt zu entspannteren Anforderungen an das NBWE als an einen DAC und damit zu kleinerer Chipfläche bei.

Durch diese Lösung können auch preiswerte Verstärker mit einem präzisen Stellen oder Selbstabgleich von Parametern ausgestattet werden, der sich bislang durch die hohen Kosten eines DAC häufig verbietet.

Über den Kostenvorteil hinaus hat ein solcher Abgleich den Vorteil, daß im analogen Signalpfad des Verstärkers selbst, beispielsweise in der Eingangs-Differenzstufe, sehr kleine Transistoren verwendet werden können. Etwaige Fehler in Folge von höheren Streuungen der kleineren Transistoren, wie z.B. ein hoher Offset, können durch den Abgleich kompensiert werden. Durch die kleineren Transistoren im Signalweg ist eine wesentlich geringere Eingangskapazität möglich. So können sich durch die kleineren Kapazitäten im Signalweg Vorteile ergeben, wie höhere Grenzfrequenz und geringerer Energieverbrauch, bei gleichzeitigem langzeitstabilen Abgleich von Offset oder Verstärkung. Dies ist z.B. ein großer Vorteil, wenn die Eingänge von vielen Verstärkern auf denselben Punkt geschaltet sind.

In einer vorteilhaften Ausgestaltung gemäß Patentanspruch 2 wird die genannte nominale nichtbinäre Wichtung im NBWE dadurch erreicht, daß das NBWE eine Kette von Stromspiegeln enthält. Dadurch kann erreicht werden, daß sich jede Wichtungsstufe auf ihre Vorgängerstufe bezieht, so daß sich die nominale nichtbinäre Wichtung durch die Verkettung auf einfache Weise ergibt. Dadurch kann die Bedingung der Gleichung (1) leicht erfüllt werden. Würde hingegen die Wichtung nicht aus der benachbarten Stufe, sondern für jede Stufe unabhängig erfolgen, dann müßten zur Erfüllung der Gleichung (1) engere Toleranzen für die Fehler der einzelnen Stufen gelten. Stromspiegel können mit einer für das hier beschriebene NBWE hinreichenden Genauigkeit bereits mit sehr kleinen Transistoren hergestellt werden, so daß ein NBWE auf diese Weise auf kleiner Chipfläche realisierbar ist.

In einer weiteren vorteilhaften Ausgestaltung gemäß Patentanspruch 3 wird die genannte nominale nichtbinäre Wichtung im NBWE dadurch erreicht, daß das NBWE ein Widerstandsnetzwerk enthält, welches eine Struktur eines R-2R-Netzwerkes hat, jedoch so entworfen ist, daß es nominal anstelle der Widerstände mit dem Wert R für die Wichtungsstufe i den Wert X_i·R und anstelle der Widerstände mit dem Wert 2R für die Wichtungsstufe i den Wert Y_i·R enthält. Für den Quotienten aus Y_i und X_i gilt in dieser Ausgestaltung die Gleichung Yi/Xi = 2/(ki – 1) (3)wobei k_i die nominale nichtbinäre Wichtung der Stufe i ist. Auch hiermit kann erreicht werden, daß sich jede Wichtungsstufe auf ihre Vorgängerstufe bezieht, so daß sich die nominale nichtbinäre Wichtung durch die Verkettung auf einfache Weise ergibt. Diese Variante ist von Vorteil, wenn Widerstände mit hinreichender Genauigkeit technologisch verfügbar sind, und beispielsweise der relative Fehler zueinander durch den Temperaturgang kleiner ist als bei einer Lösung mit Transistoren als Wichtungselemente. Ein vereinfachter Fall ergibt sich, wenn k_i für alle Wichtungsstufen gleich groß (k_i = k) gewählt wird, so daß auch alle Y_i = Y und alle X_i = X jeweils gleich sein können.

In einer weiteren vorteilhaften Ausgestaltung gemäß Patentanspruch 4 wird das genannte Widerstandsnetzwerk so entworfen, daß die Werte für X_i und Y_i für alle Wichtungsstufen jeweils gleich sind, und ganze Zahlen sind, beispielsweise X = 2 und Y = 5 für eine nominale nichtbinäre Wichtung von k_i = 1,8. Dadurch kann das Widerstandsnetzwerk aus Einheitswiderständen des nominalen Wertes R aufgebaut werden, so daß technologische Streuungen vermindert werden können.

In einer weiteren vorteilhaften Ausgestaltung gemäß Patentanspruch 5 ist der an das NBWE angeschlossene binäre Zähler ein unidirektionaler Zähler. Damit kann der Aufwand an digitaler Schaltung für den digital stellbaren Verstärker minimiert werden.

In einer weiteren vorteilhaften Ausgestaltung gemäß Patentanspruch 6 ist der an das NBWE angeschlossene binäre Zähler ein bidirektionaler Zähler. Mit einem geringen zusätzlichen Aufwand an digitaler Schaltung für den digital stellbaren Verstärker kann erreicht werden, daß die Stellgröße in beiden Richtungen schrittweise variiert werden kann. Damit kann z.B. ein schnelles Nachgleichen (Tracking) von Parameteränderungen ermöglicht werden.

In einer weiteren vorteilhaften Ausgestaltung enthält ein Verstärker mit Nullpunktkorrektur einen erfindungsgemäßen digital stellbaren Verstärker. Damit kann eine Nullpunktkorrektur mit hoher Genauigkeit erreicht werden, ohne durch häufige Wiederholung des Abgleichs Störungen zu erzeugen, und dennoch mit geringem Aufwand an Technologie oder Chipfläche. So können Verstärker mit sehr geringem Nullpunktfehler und ohne Störungen durch den Abgleich im Nutzsignal zu einem deutlich geringerem Preis als bisher hergestellt werden.

In einer weiteren vorteilhaften Ausgestaltung gemäß Patentanspruch 13 enthält ein Verstärker, dessen Eingangsoffsetspannung durch Abgleich auf einen Zielwert ungleich Null abgeglichen wird, einen erfindungsgemäßen digital stellbaren Verstärker. Damit kann die Eingangsoffsetspannung mit hoher Genauigkeit auf einen bestimmten Wert abgeglichen werden, ohne durch sehr häufige Wiederholung des Abgleichs Störungen zu erzeugen, und dennoch mit geringem Aufwand an Technologie oder Chipfläche.

Solche Verstärker mit definierter Eingangsoffsetspannung können beispielsweise vorteilhaft als Komparatoren mit definierter Schaltschwelle eingesetzt werden. Durch den geringen Flächenbedarf kann beispielsweise gemäß Patentanspruch 17 ein Analog-/Digital-Umsetzer (ADC) nach dem Einschritt- oder Mehrschritt-Verfahren mit solchen Komparatoren ausgerüstet werden, so daß bei hoher Umsetzrate dennoch eine hohe Genauigkeit möglich ist.

In einer weiteren vorteilhaften Ausgestaltung gemäß Patentanspruch 7 enthält ein erfindungsgemäßer digital stellbarer Verstärker einen Taktgenerator, dessen Taktausgang an den Takteingang des binären Zählers, welcher das NBWE steuert, angeschlossen ist. Damit können alle zur Steuerung des Abgleichs erforderlichen Signale innerhalb des erfindungsgemäßen Verstärkers selbst erzeugt werden, so daß der Verstärker von außen wie ein herkömmlicher Verstärker ohne Abgleich beschaltet werden kann. Dies ist insbesondere für einzeln hergestellte Verstärker vorteilhaft.

In einer weiteren vorteilhaften Ausgestaltung gemäß Patentanspruch 8 enthält ein erfindungsgemäßer digital stellbarer Verstärker einen externen Takteingang, der an den Takteingang des binären Zählers, welcher das NBWE steuert, angeschlossen ist. Damit kann der Taktgenerator für mehrere erfindungsgemäße Verstärker gemeinsam genutzt werden. Dies ist insbesondere für erfindungsgemäße Verstärker, die auf einem Chip mehrfach vorhanden sind, vorteilhaft. Außerdem kann die Geschwindigkeit und der Zeitpunkt des Abgleichs von außen gesteuert werden.

In einer weiteren vorteilhaften Ausgestaltung gemäß Patentanspruch 9 wird der Abgleich des erfindungsgemäßen digital stellbaren Verstärkers für eine zusammenhängende Einschaltdauer einmalig aktiviert, beispielsweise beim Einschalten des Verstärkers. Ein solcher Verstärker kann wie ein herkömmlicher Verstärker, der nicht abgleichbar ist, angeschlossen und betrieben werden, da nach einer einmaligen Abgleichphase für die gesamte zusammenhängende Einschaltdauer kein weiterer Abgleich erfolgt. Hiermit können fertigungsbedingte Fehler durch Abgleich ohne weiteren Einfluß auf das Betriebsverhalten aufgehoben werden. Dies entspricht etwa dem Verhalten eines bereits bei der Fertigung (z.B. durch Laser-Trimming) abgeglichenen Verstärkers, ist jedoch deutlich kostengünstiger sowie potentiell genauer.

In einer weiteren vorteilhaften Ausgestaltung gemäß Patentanspruch 10 wird der Abgleich des erfindungsgemäßen digital stellbaren Verstärkers für eine zusammenhängende Einschaltdauer mehrmalig aktiviert, beispielsweise in Abhängigkeit von einem Zeittakt oder von einer Überwachungsschaltung der Temperaturänderung. Ein solcher Verstärker kann über lange Phasen wie ein herkömmlicher Verstärker, der nicht abgleichbar ist, betrieben werden, und in geeigneten Intervallen, beispielsweise in Betriebspausen, den Abgleich wiederholen. Viele Anwendungen sind ohnehin diskontinuierlich, über längere Zeit gesehen, so z.B. bei der Verarbeitung von Datenpaketen. Ein solcher Verstärker kann über den Abgleich der Fehler durch Fertigung und Alterung hinaus kurzzeitig veränderliche Fehler kompensieren. Damit ist eine höhere Genauigkeit möglich. Wird der Verstärker dabei nullpunktkorrigiert, entspricht dies etwa dem Verhalten eines herkömmlichen Verstärkers mit Auto-Zero-Verfahren, jedoch ohne die Störungen durch die Arbeitsfrequenz des Auto-Zero-Verfahrens, welche oft etwa im Kilohertzbereich liegt. Statt dessen kann der Abgleich in weit größeren Abständen ausgeführt werden, wie beispielsweise in Betriebspausen. Das verbindet die Vorteile eines herkömmlichen Verstärkers ohne Abgleich mit denen eines herkömmlichen Verstärkers mit Auto-Zero-Verfahren, und benötigt dennoch eine geringe Chipfläche.

In einer weiteren vorteilhaften Ausgestaltung gemäß Patentanspruch 14 kann das Delay einer Schaltung mit abgleichbarer Verzögerung abgeglichen werden, indem die Auswirkung der Eingangsoffsetspannung oder der Verstärkung eines erfindungsgemäßen digital stellbaren Verstärkers auf die Verzögerung ausgenutzt wird. Damit kann ein langzeitstabiles Delay-Element, welches mit hoher Genauigkeit abgeglichen werden kann, hergestellt werden.

In einer weiteren vorteilhaften Ausgestaltung gemäß Patentanspruch 15 kann die Filtercharakteristik einer Schaltung abgeglichen werden, indem die Auswirkung der Eingangsoffsetspannung oder der Verstärkung eines erfindungsgemäßen digital stellbaren Verstärkers auf die Filtercharakteristik ausgenutzt wird. Damit kann ein langzeitstabiles Filter, welches mit hoher Genauigkeit abgeglichen werden kann, hergestellt werden.

In einer weiteren vorteilhaften Ausgestaltung gemäß Patentanspruch 16 kann die Frequenz eines abgleichbaren Oszillators abgeglichen werden, indem die Auswirkung der Eingangsoffsetspannung oder der Verstärkung eines erfindungsgemäßen digital stellbaren Verstärkers auf die Frequenz ausgenutzt wird. Damit kann ein langzeitstabiler Oszillator, welcher mit hoher Genauigkeit abgeglichen werden kann, hergestellt werden.

In einer weiteren vorteilhaften Ausgestaltung gemäß Patentanspruch 17 enthält ein ADC Verstärker oder Schaltungen nach einem der Patentansprüche 1 bis 10, beispielsweise in Form von Komparatoren mit durch Abgleich definierter Schaltschwelle. Damit kann die Genauigkeit oder Geschwindigkeit eines ADC erhöht sowie die nötige Fläche verringert werden. Der Abgleich erlaubt wesentlich kleinere Transistoren am Eingang, so daß die Eingangskapazität des gesamten ADC geringer ist, was dessen Ansteuerung vereinfacht. Das ermöglicht sehr schnelle und gleichzeitig genaue ADC mit geringem Aufwand, beispielsweise als ADC im Einschrittverfahren (Flash ADC) oder Mehrschritt-Verfahren (Multistep ADC).

Ausführungsbeispiele der Erfindung werden im Folgenden näher erläutert.
In den Zeichnungen zeigen:
1: Blockschaltbild eines herkömmlichen digital stellbaren Verstärkers mit Mikroprozessor (MP) und Digital-/Analog-Umsetzer (DAC) zum langzeitstabilen Abgleich des Nullpunkts
2: Blockschaltbild einer universellen Variante für einen erfindungsgemäßen digital stellbaren Verstärker zum langzeitstabilen Abgleich von Parametern mit Zähler (CT) und nichtbinärem Wichtungselement (NBWE)
3: Blockschaltbild einer Variante eines erfindungsgemäßen selbst abgleichenden Verstärkers mit unidirektionalem Zähler zum langzeitstabilen Abgleich des Nullpunkts
4: Beispiele von idealen Übertragungskennlinien eines DAC und eines NBWE
Ausführungsbeispiel 1:
2 zeigt ein Blockschaltbild einer universellen Variante für einen erfindungsgemäßen digital stellbaren Verstärker (200) zum langzeitstabilen Abgleich von Parametern mit binärem Zähler (220), nichtbinärem Wichtungselement (NBWE) (230) und analog stellbarem Verstärker (210) mit Stelleingang (214) zum Stellen der Eingangsoffsetspannung oder der Verstärkung nach Patentanspruch 1. Der Zähler (220) hat B binäre Ausgänge (221), welche von 1 bis B nach aufsteigender Wertigkeit numeriert seien. Der Zähler (220) im Beispiel in 2 enthält des weiteren Eingänge für den Zähltakt (CK) (222), für das Rücksetzen (R) (223), für die Freigabe des Zählers (EN) (224) und für die Umschaltung der Zählrichtung (UP) (225). Diese Eingänge sind auch Eingänge (204–207) des erfindungsgemäßen digital stellbaren Verstärkers (200). Durch Beschalten dieser Eingänge kann der digital stellbare Verstärker (200) an die Erfordernisse der speziellen Anwendung angepaßt werden. Die B binären Ausgänge (221) des Zählers (220) sind an das NBWE (230) angeschlossen. Der Zähler (220) dient zur Ansteuerung des NBWE sowie zur Speicherung des digitalen Stellwerts. Die Ausgänge des Zählers (220) wirken in der Reihenfolge ihrer binären Wertigkeit gewichtet auf den Analogwert am Ausgang (231) des NBWE (230), wobei die Wichtung selbst nicht gleich 2 ist, sondern kleiner als 2 und größer als 1.
Ohne Berücksichtigung von Fehlern der Wichtung des NBWE (230) ist der Faktor, um den sich die Wichtung beim Übergang von einem Ausgang des Zählers (220) zum nächsthöheren Ausgang i des Zählers (220) erhöht, der nominale Wichtungsfaktor k_i des jeweiligen Ausgangs i.
Im realen NBWE (230) hat jede dieser Wichtungen einen relativen Fehler, der für den Wichtungsfaktor k_i des binären Ausgangs i mit e_i bezeichnet sei. Der reale Wichtungsfaktor w_i des binären Ausgangs i ist dann w_i = k_i·(1 + e_i). Mit e_imax sei eine obere Schranke des relativen Fehlers e_i bezeichnet.
In diesem Ausführungsbeispiel sei das NBWE (230) zusätzlich so dimensioniert, daß ohne Berücksichtigung von Fehlern alle Wichtungsfaktoren k_i gleich seien, also k_i = k für alle i. Der Faktor k muß hinreichend klein gewählt werden, so daß eine obere Schranke e_imax mit e_imax > e_i gefunden werden kann, für welche die Gleichung (1) gilt. Bei einem maximalen Wert für den relativen Fehler e_i von z.B. 10% ist ein Wert von k = 1,8 hinreichend klein, denn aus der Gleichung k = 2/(1 + e_imax) ergibt sich damit aus k ein Wert Von e_imax= 11,11%, welche auch e_imax > e_i erfüllt, so daß e_imax eine obere Schranke für e_i ist. Der reale Wichtungsfaktor w_i liegt dann im Intervall von 1,62 bis 1,98.
Der Zusammenhang zwischen binären Wert des Zählers (220) und dem analogen Wert am Ausgang (231) des NBWE (230) entspricht nun qualitativ etwa der nichtlinearen Kennlinie (402) in 4, wenn man den analogen Ausgangswert geeignet normiert. Diese nichtlineare Kennlinie (402) weist bei wachsendem Zählwert absichtlich größere negative Sprünge auf, die aus dem Wert von w_i < 2 resultieren. Mit w_i < 2 wird sichergestellt, daß positive Sprünge kleiner als eine kleinste Wichtungseinheit bleiben, die dem niedrigstwertigen Bit (LSB) des Zählers entspricht. Dadurch kann für jeden gewünschten analogen Zielwert im Bereich der möglichen Ausgangswerte des NBWE (230) ein benachbarter Ausgangswert des NBWE (230) gefunden werden, der weniger als die Hälfte der kleinsten Wichtungseinheit vom Zielwert entfernt ist, so daß ein Stellen der Parameter Eingangsoffsetspannung oder Verstärkung mit hinreichender Genauigkeit möglich ist.
Das NBWE (230) wird in der erfindungsgemäßen Anwendung zusammen mit dem Zähler (220) so eingesetzt, daß der Digitalwert durch Zählen solange verändert wird, bis der gewünschte Wert des Parameters Eingangsoffsetspannung oder Verstärkung über die Veränderung des Analogwerts am Stelleingang (214) des analog stellbaren Verstärkers (210) erreicht ist. Beispielsweise kann der Zähler (220) durch Aktivierung des Eingangs UP (207) als Aufwärtszähler konfiguriert werden, und negative Sprünge in der Übertragungskennlinie toleriert werden, indem bei einem solchen Sprung bis zum nächsten geeigneten Wert weitergezählt wird. Ist der Wert erreicht, kann das Zählen beispielsweise über den Freigabe-Eingang EN (206) beendet werden. Die Geschwindigkeit des Aufwärtszählens wird vom Takt am Eingang CK (204) bestimmt, und kann somit an die Verarbeitungsgeschwindigkeit der angeschlossenen Baugruppen, beispielsweise eines Komparators am Ausgang Out (201), angepaßt werden.
Je kleiner k gewählt wird, desto größere Fehler e_i der Segmente des NBWE (230) können toleriert werden, aber auch desto geringer ist der Anstieg der Übertragungskennlinie des NBWE (230), so daß mit kleinerem Wert für k etwas mehr binäre Ausgänge des Zählers (220) benötigt werden, um den gleichen Bereich an Analogwerten am Ausgang des NBWE (230) zu überstreichen.
Beispielsweise kann mit dem oben genannten maximalen Wert für den relativen Fehler e_i von 10% in einem herkömmlichen DAC nur eine Genauigkeit von etwa 3 bit erreicht werden, da die Genauigkeit des Abgleichs höchstens gleich der Genauigkeit des höchstwertigen Wichtungsstufe ist. Ein Abgleich mit DAC auf eine Genauigkeit von z.B. 16 bit würde einen maximal zulässigen Wert für den relativen Fehler e_i von weniger als 0,002% erfordern. Derart eng tolerierte integrierte Bauelemente sind schwierig herstellbar, meist erfordern sie dann selbst einen regelmäßigen Abgleich. Wird hingegen ein erfindungsgemäßer Verstärker über einen Zähler (220) und ein NBWE (230) abgeglichen, so setzt ein maximaler Wert für den relativen Fehler e_i von z.B. 10% keine Schranken für die erreichbare Genauigkeit. Zum Beispiel benötigt man mit dem genannten Wert von k = 1,8 für einen Abgleich mit einer Genauigkeit von 16 bit lediglich 3 weitere binäre Ausgänge des Zählers (220), also insgesamt einen Zählumfang von 19 bit.
Ein binärer Zähler von 19 bit und ein 19-stufiges NBWE mit 10% zulässigem Fehler der Bauelemente können auf sehr kleiner Chipfläche leicht hergestellt werden, verglichen mit dem Flächenbedarf für einen 16-bit-DAC. Auch die Verlustleistung der erfindungsgemäßen Lösung ist wesentlich geringer, da die Schaltung einfacher sein kann.
Das in 2 dargestellte Beispiel eines erfindungsgemäßen digital mit hoher Genauigkeit stellbaren Verstärkers gemäß Patentanspruch 1 umfaßt den analog stellbaren Verstärker und die Stelleinrichtung mit Erzeugung und Speicherung des Stellwerts. Durch Hinzufügen weiterer Baugruppen, wie eines Vergleichselements, kann dieser universelle stellbare Verstärker mit üblichen technischen Mitteln zu einem Verstärker mit Abgleich für spezielle Anwendungen weiterentwickelt werden, beispielsweise zu einem Verstärker mit Nullpunktkorrektur, oder mit Abgleich der Verstärkung.
Ausführungsbeispiel 2:
Dieses Ausführungsbeispiel ist eine Weiterentwicklung von Ausführungsbeispiel 1. Das nichtbinäre Wichtungselement (NBWE) (230) des erfindungsgemäßen digital stellbaren Verstärker (200) in 2 kann in einer vorteilhaften Ausgestaltung gemäß Patentanspruch 2 eine Kette von Stromspiegeln enthalten.
Zur Erläuterung sei wie im vorigen Ausführungsbeispiel das NBWE (230) zusätzlich so dimensioniert, daß ohne Berücksichtigung von Fehlern alle Wichtungsfaktoren k_i gleich seien, also k_i = k für alle i, und der Faktor k sei beispielsweise 1,8 für einen maximalen Wert für den relativen Fehler e_i von z.B. 10%. Die Wichtung der Stufen im NBWE (230) kann vom niedrigsten zum höchsten Wert oder umgekehrt erfolgen. Im letzteren Fall wird ein Referenzstrom I_ref zunächst über einen Stromspiegel mit gleichen Transistoren in zwei gleiche Ströme des Wertes –I_ref gespiegelt. Einer dieser beiden Ausgangsströme des Wertes –I_ref wird vom höchstwertigen Ausgang B des binären Zählers (220) gesteuert auf den Ausgang des NBWE (230) geschaltet, an dem zur Strom-Spannungs-Wandlung ein Ausgangswiderstand R_out daraus eine Spannung des Betrages (Z_B·I_ref·R_out) erzeugt, wobei Z_B der binäre Wert 0 oder 1 des Ausgangs B ist. Der zweite der beiden Ausgangsströme des Wertes –I_ref wird über einen weiteren Stromspiegel mit verschieden gewichteten Transistoren in zwei gleiche Ströme des Wertes I_ref/k gespiegelt, also I_ref/1,8. Einer dieser beiden Ausgangsströme des Wertes I_ref/k wird vom nächst niederwertigen Ausgang B–1 des binären Zählers (220) gesteuert ebenfalls auf den Ausgangswiderstand R_out am Ausgang des NBWE (230) geschaltet, so daß damit eine Spannung des Betrages (Z_B–1·(I_ref/k)·R_out) entsteht, wobei Z_B–1 der binäre Wert 0 oder 1 des Ausgangs B–1 ist. Dies wird bei den folgenden Stufen fortgesetzt: der zweite der beiden Ausgangsströme des Wertes I_ref/k wird über einen weiteren Stromspiegel mit verschieden gewichteten Transistoren in zwei gleiche Ströme des Betrages I_ref/k·k gespiegelt, also I_ref/3,61, und so fort, bis zum kleinsten Strom des Betrages I_ref/k^B–1, also z.B. etwa I_ref/39346 für einen 19-stufigen Zähler (220) mit k = 1,8. Da sich jede Wichtungsstufe auf ihre Vorgängerstufe bezieht, ergibt sich die nominale nichtbinäre Wichtung von k, z.B. k = 1,8, durch die Verkettung auf einfache Weise, wobei jeder der den Strom um k skalierenden Stromspiegel einen zulässigen Fehler von 10% aufweisen kann, so daß hierfür bereits sehr kleine Transistoren mit geringer Fertigungsgenauigkeit ausreichen.
Ausführungsbeispiel 3:
Auch dieses Ausführungsbeispiel ist eine Weiterentwicklung von Ausführungsbeispiel 1. Das nichtbinäre Wichtungselement (NBWE) (230) des erfindungsgemäßen digital stellbaren Verstärker (200) in 2 kann in einer vorteilhaften Ausgestaltung gemäß Patentanspruch 3 ein Widerstandsnetzwerk enthalten, welches eine Struktur eines R-2R-Netzwerkes hat, jedoch so entworfen ist, daß es nominal anstelle der Widerstände mit dem Wert R Widerstände mit den Werten X_i·R und anstelle der Widerstände mit dem Wert 2R Widerstände mit den Werten Y_i·R enthält. Wie im Ausführungsbeispiel 2 sei das NBWE (230) zusätzlich so dimensioniert, daß ohne Berücksichtigung von Fehlern alle Wichtungsfaktoren k_i gleich k gleich 1,8 seien. Außerdem sei in diesem Ausführungsbeispiel X_i = X = 1 gesetzt. Aus der Gleichung (3) ergibt sich dann für Y_i = Y ein Wert von 2,5. Dieses „R-2,SR-Netzwerk" wird wie ein übliches R-2R-Netzwerk zur Wichtung der binären Ausgänge des Zählers (220) eingesetzt, jedoch entsteht durch den Wert von 2,5 statt 2 eine nichtbinäre Wichtung. Auch hier entsteht als niedrigster Wichtungswert z.B. etwa 1/39346 des höchsten Wertes für einen 19-stufigen Zähler (220) mit k = 1,8. Gegenüber dem vorigen Ausführungsbeispiel kann diese Variante von Vorteil sein, weil Widerstände stabileres Verhalten haben können als Transistoren, beispielsweise gegenüber Änderungen der Temperatur.
Ausführungsbeispiel 4:
Dieses Ausführungsbeispiel ist eine Weiterentwicklung von Ausführungsbeispiel 3. Gemäß Patentanspruch 4 wird das genannte „XR-YR-Netzwerk" so entworfen, daß die Werte für X und Y ganze Zahlen sind. Mit beispielsweise X = 2 und Y = 5 für eine nominale nichtbinäre Wichtung von k_i = 1,8 entsteht statt eines „R-2,SR-Netzwerkes" ein „2R-SR-Netzwerk". Dadurch kann das Widerstandsnetzwerk aus Einheitswiderständen des nominalen Wertes R aufgebaut werden, so daß technologische Streuungen vermindert werden können.
Ausführungsbeispiel 5:
3 zeigt ein Blockschaltbild einer Variante für einen selbst abgleichenden Verstärker (300) mit langzeitstabilem Abgleich des Nullpunktes gemäß Patentanspruch 7 oder 8, enthaltend einen erfindungsgemäßen digital stellbaren Verstärker (200) mit binärem Zähler (220), nichtbinärem Wichtungselement (NBWE) (230) und analog stellbarem Verstärker (210), außerdem enthaltend ein Vergleichselement (COMP) (310), einen Eingangsumschalter (MUX) (320) und ein UND-Gatter (330). Hierbei ist gemäß Patentanspruch 5 der an das NBWE (230) angeschlossene binäre Zähler (220) ein unidirektionaler Zähler mit Eingängen für den Zähltakt (CK), für das Rücksetzen (R) und für die Freigabe (EN) des Zählers, wobei die beiden letzteren aktiv bei logischer 0 sind. Die Eingänge für den Zähltakt (CK) und für das Rücksetzen (R) sind auch Eingänge (305, 306) des selbst abgleichenden Verstärkers (300), wobei der Eingang für das Rücksetzen (R) des Zählers (220) als Eingang (CAL) (306) für die Aktivierung des Abgleichs des selbst abgleichenden Verstärkers (300) genutzt wird. Der Ausgang des Vergleichselements (310) ist mit dem Umschalteingang des Eingangsumschalters (320) verbunden, gleichzeitig dient er als Ausgang (DONE) (302) für die Meldung der Fertigstellung des Abgleichs des selbst abgleichenden Verstärkers (300).
Wird der Eingang (306) für die Aktivierung des Abgleichs kurz durch Anlegen einer logischen 0 aktiviert, so wird der Eingangsumschalter (320) umgeschaltet, so daß die beiden Eingänge des analog stellbaren Verstärkers (210) nicht mehr an die Eingänge (303, 304) des selbst abgleichenden Verstärkers (300), sondern auf eine Nullspannung geschaltet werden. Falls der Nullpunkt gemäß Patentanspruch 8 nicht auf Null, sondern auf eine bestimmte Spannung ungleich Null abgeglichen werden soll, so werden die beiden Eingänge des analog stellbaren Verstärkers (210) durch den Eingangsumschalter (320) jetzt so geschaltet, daß diese Spannung zwischen ihnen anliegt. Außerdem wird der Zähler (220) auf Null rückgesetzt, welcher hier ein Aufwärtszähler ist. Mit dessen Rücksetzen haben alle binären Ausgänge den Wert 0, so daß am Ausgang des NBWE (230) der minimale Ausgangswert entsteht. Dieser bewirkt über den Stelleingang des analog stellbaren Verstärkers (210), daß an dessen Ausgang ebenfalls ein minimaler Wert entsteht, welcher unterhalb der Schaltschwelle des Vergleichselements (310) liegt. Damit ist das binäre Ausgangssignal des Vergleichselements (310) 0, so daß der Zähler (220) freigegeben wird. Wird der Eingang (306) für die Aktivierung des Abgleichs wieder inaktiv, so endet das Rücksetzen des Zählers (220), und mit jedem Takt am Eingang (305) des selbst abgleichenden Verstärkers (300) erhöht sich der binäre Zählstand. Damit wächst grundsätzlich auch der Ausgangswert des NBWE (230), wenngleich teilweise mit negativen Sprüngen gemäß der nichtlinearen Kennlinie wie die Kurve (402) in 4, so daß auch der Ausgangswert des analog stellbaren Verstärkers (210) grundsätzlich wächst, und dabei vorübergehend fällt. Nach einer Anzahl von Zähltakten wird die Schaltschwelle des Vergleichselements (310) erreicht. Da die positiven Sprünge dieser nichtlinearen Kennlinie alle maximal den Wert einer LSB-Einheit aufweisen, ist der Ausgangswert des NBWE (230) maximal eine LSB-Einheit von dem idealen Abgleichwert entfernt. Ein maximaler Nullpunktfehler von z.B. 1 μV ist durch hinreichend viele Stufen des Zähler (220) und des NBWE (230) ohne weiteres erreichbar. Zu diesem Zeitpunkt schaltet der Ausgang des Vergleichselements (310) auf 1, so daß der Zähler (220) nicht mehr weiterzählt, und am Ausgang (302) die Meldung der Fertigstellung des Abgleichs ausgegeben wird. Gleichzeitig wird der Eingangsumschalter (320) wieder umgeschaltet, so daß der analog stellbare Verstärker (210) zwischen Ein- und Ausgängen des selbst abgleichenden Verstärkers (300) wie vor dem Abgleich arbeitet, nun jedoch mit präzise abgeglichenen Nullpunkt, welcher über den Wert im Register des Zählers (220) stabil gehalten wird. Alle für diesen Abgleich zusätzlich zum analog stellbaren Verstärker (210) verwendeten Baugruppen stellen entweder nur geringe Genauigkeitsanforderungen, wie die Stufen des NBWE (230) mit beispielsweise etwa 10% Fehlertoleranz, oder sind reine Digitalschaltungen, welche auf sehr kleiner Chipfläche einfach zu fertigen sind. Das Vergleichselement (310) kann ein sehr einfacher Komparator sein, z.B. in Form von zwei Inverterstufen, oder sogar, bei ausreichender Verstärkung und geeignetem Ausgangsspannungsbereich des analog stellbaren Verstärkers (210), einfach eine Verbindung zwischen Ein- und Ausgang bilden, also als aktive Schaltung ganz entfallen.
Wird über die Darstellung in 3 hinaus der Eingang (306) für die Aktivierung des Abgleichs mit einer Überwachungsschaltung für die Betriebsspannung verbunden, so wird der Abgleich gemäß Patentanspruch 11 für eine zusammenhängende Einschaltdauer einmalig aktiviert. Dies entspricht etwa dem Verhalten eines bereits bei der Fertigung (z.B. durch Laser-Trimming) abgeglichenen Verstärkers, ist jedoch deutlich kostengünstiger und außerdem genauer, da die Alterung zwischen den Einschaltphasen kompensiert werden kann.
Wird hierbei außerdem der selbst abgleichende Verstärker (300) gemäß Patentanspruch 9 mit einem Taktgenerator ausgestattet, der am Eingang (305) für den Zähltakt angeschlossen ist, so entsteht ein sich beim Einschalten selbst abgleichender Verstärker, der völlig kompatibel zu einem Verstärker ohne internen Abgleich hergestellt werden kann. Der Ausgang (302) für die Meldung der Fertigstellung des Abgleichs kann dann entfallen.
Wird hingegen der Eingang (306) für die Aktivierung des Abgleichs während des Betriebes der Schaltung gemäß Patentanspruch 12 mehrmalig aktiviert, beispielsweise in unkritischen Phasen bei der Verarbeitung von Datenpaketen, so können auch kurzzeitig veränderliche Fehler, wie Temperaturgang und sehr niederfrequentes Rauschen kompensiert werden.
Mit diesem Ausführungsbeispiel wird der analog stellbare Verstärker (210) mit geringem Aufwand zu einem hochwertigen Verstärker mit präzisem Abgleich des Nullpunkts erweitert. Im Unterschied zu herkömmlichen Lösungen mit flüchtiger Speicherung wird der Korrekturwert im Zähler (220) stabil gespeichert, so daß keine Störfrequenzen durch regelmäßigen Abgleich mit hoher Wiederholrate auftreten. Im Unterschied zu herkömmlichen Lösungen mit DAC wird wesentlich weniger Chipfläche und weniger Verlustleistung benötigt. Mit dieser Lösung können Verstärker mit stabilem präzisem Abgleich auch dort eingesetzt werden, wo bisher Chipfläche, Kosten oder Störfrequenzen einen solchen Einsatz verhinderten.
Beispielsweise können damit gemäß Patentanspruch 16 die Komparatoren in ADC nach dem Einschrittverfahren (Flash ADC) oder Mehrschritt-Verfahren (Multistep ADC) ausgerüstet werden, so daß damit sehr schnelle und gleichzeitig genaue ADC mit geringem Aufwand möglich sind.

Claims

Digital stellbarer Verstärker (200) mit stellbaren Parametern Eingangsoffsetspannung oder Verstärkung, zur Anwendung in integrierten Schaltkreisen, enthaltend einen analog stellbaren Verstärker (210) mit Stelleingang (214) zum Stellen der Eingangsoffsetspannung oder der Verstärkung des analog stellbaren Verstärkers (210), sowie weiter enthaltend einen Block (230) mit einer Anzahl B von binären Eingängen und mit analogem Ausgang (231), wobei der Ausgang (231) mit dem Stelleingang (214) des analog stellbaren Verstärkers (210) verbunden ist, sowie einen Zähler (220) mit einer Anzahl B von binären Ausgängen (221), welche an die binären Eingänge des Blocks (230) angeschlossen sind, und wobei jedem Wert (i) der binären Ausgänge (221) mit dem Wert (i) von 1 bis B jeweils ein Wichtungsfaktor (k_i) zugeordnet ist, und wobei jeder Wichtungsfaktor (k_i) einen relativen Fehler (e_i) aufweist, dadurch gekennzeichnet, daß jedem relativen Fehler (e_i) eine obere Schranke (e_imax) zugeordnet wird, und für jeden Wert (i) mit der oberen Schranke (e_imax) ein Wichtungsfaktor (k_i) durch k_i = 2/(1 + e_imax) festgelegt wird.
Digital stellbarer Verstärker (200) nach Patentanspruch 1, dadurch gekennzeichnet, daß der Block (230) Stromspiegel enthält.
Digital stellbarer Verstärker (200) nach Patentanspruch 1, dadurch gekennzeichnet, daß der Block (230) ein Widerstandsnetzwerk enthält, welches die Struktur eines R-2R-Netzwerkes hat, wobei für jeden Wert (i) anstelle des Widerstands des Wertes R ein Widerstand des Wertes X_i·R und anstelle des Widerstands des Wertes 2R ein Widerstand des Wertes Y_i·R eingesetzt wird, und wobei für den Quotienten aus Y_i und X_i die Gleichung Y_i/X_i = 2/(k_i – 1) gilt.
Digital stellbarer Verstärker (200) nach Patentanspruch 3, dadurch gekennzeichnet, daß die Werte für X_i und Y_i für alle Wichtungsstufen jeweils gleich sind, und ganze Zahlen sind, beispielsweise X_i = X = 2 und Y_i = Y = 5 („2R-SR-Netzwerk"), so daß das Widerstandsnetzwerk aus Einheitswiderständen des nominalen Wertes R aufgebaut wird.
Digital stellbarer Verstärker (200) nach einem der Patentansprüche 1 bis 4, dadurch gekennzeichnet, daß der binäre Zähler (220) ein unidirektionaler Zähler ist.
Digital stellbarer Verstärker (200) nach einem der Patentansprüche 1 bis 4, dadurch gekennzeichnet, daß der binäre Zähler (220) ein bidirektionaler Zähler ist.
Verstärker nach einem der Patentansprüche 1 bis 6, dadurch gekennzeichnet, daß dieser Verstärker einen Taktgenerator enthält, dessen Taktausgang an den Takteingang des binären Zählers (220) angeschlossen ist.
Verstärker nach einem der Patentansprüche 1 bis 6, dadurch gekennzeichnet, daß dieser Verstärker einen externen Takteingang enthält, der an den Takteingang des binären Zählers (220) angeschlossen ist.
Verstärker nach einem der Patentansprüche 1 bis 8, dadurch gekennzeichnet, daß der Abgleich des digital stellbaren Verstärkers (200) für eine zusammenhängende Einschaltdauer einmalig aktiviert wird, beispielsweise beim Einschalten.
Verstärker nach einem der Patentansprüche 1 bis 8, dadurch gekennzeichnet, daß der Abgleich des digital stellbaren Verstärker (200) für eine zusammenhängende Einschaltdauer mehrmalig aktiviert wird, beispielsweise in Abhängigkeit von einem Zeittakt oder von einer Überwachungsschaltung der Temperaturänderung.
Verwendung des digital stellbaren Verstärkers (200) nach einem der Patentansprüche 1 bis 10 in einem weiteren Verstärker.
Verwendung des digital stellbaren Verstärkers (200) nach Anspruch 11 zur Nullpunktkorrektur des weiteren Verstärkers.
Verwendung des digital stellbaren Verstärkers (200) nach Anspruch 11 zum Abgleich des weiteren Verstärkers auf eine Eingangsoffsetspannung, die ungleich Null ist.
Verwendung des digital stellbaren Verstärkers (200) nach einem der Patentansprüche 1 bis 10 für eine Schaltung mit abgleichbarer Verzögerung (Delay).
Verwendung des digital stellbaren Verstärkers (200) nach einem der Patentansprüche 1 bis 10 für eine Schaltung mit abgleichbarer Filtercharakteristik.
Verwendung des digital stellbaren Verstärkers (200) nach einem der Patentansprüche 1 bis 10 für einen abgleichbaren Oszillator.
Verwendung des digital stellbaren Verstärkers (200) nach einem der Patentansprüche 1 bis 10 für einen Analog-/Digital-Umsetzer.