DE10235442A1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement

Info

Publication number
DE10235442A1
DE10235442A1 DE10235442A DE10235442A DE10235442A1 DE 10235442 A1 DE10235442 A1 DE 10235442A1 DE 10235442 A DE10235442 A DE 10235442A DE 10235442 A DE10235442 A DE 10235442A DE 10235442 A1 DE10235442 A1 DE 10235442A1
Authority
DE
Germany
Prior art keywords
chip
substrate
signal output
potential
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10235442A
Other languages
English (en)
Inventor
Hiroshi Otani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10235442A1 publication Critical patent/DE10235442A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0808—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate
    • G01P2015/0811—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass
    • G01P2015/0814—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass for translational movement of the mass, e.g. shuttle type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

Es wird ein hochzuverlässiges Halbleiterbauelement (10) angegeben, das gegenüber externem Rauschen weniger empfindlich ist. Das Halbleiterbauelement (10) hat einen Signalabgabechip (11) und ein Substrat (14). Der Signalabgabechip (11) hat einen oder mehrere Halbleiter und gibt ein vorbestimmtes Signal ab. Auf dem Substrat (14) ist ein Schaltkreis ausgebildet, der mit dem Signalabgabechip (11) elektrisch verbunden ist. Ein Potential des Substrats (14) ist auf einem bestimmten Pegel fixiert.

Description

  • Die Erfindung betrifft ein Mikrohalbleiterbauelement zum Gebrauch als Beschleunigungssensor, Winkelbeschleunigungssensor, elektrostatisches Betätigungselement oder dergleichen.
  • Fig. 7 ist eine Querschnittsansicht, die einen Aufbau eines herkömmlichen Mikrohalbleiterbauelements 70 zeigt. Das Mikrohalbleiterbauelement 70 ist so untergebracht, daß vorbestimmte Funktionen und Operationen realisiert werden. Das Mikrohalbleiterbauelement 70 weist zwei Arten von Chips auf einer Chipkontaktstelle 13 in einem Gehäuse auf.
  • Insbesondere sind die Chips ein Mikrostrukturchip 71, der auf einem Chipsubstrat 74 vorgesehen ist, und ein anwendungsspezifischer IC-Chip 72 (nachstehend als ASIC = anwendungsspezifischer integrierter Schaltkreis bezeichnet). Diese Chips sind je nach dem Einsatzgebiet des Mikrohalbleiterbauelements 70 ausgewählt. Der Mikrostrukturchip 71 ist mit dem Chipsubstrat 74 elektrisch verbunden. Das Chipsubstrat 74 ist mit dem ASIC 72 durch einen Bonddraht 75 verbunden. Der ASIC 72 ist ferner mit einer Leitung 17 durch einen Bonddraht 76 verbunden.
  • Durch Verbinden der Leitung 17 mit einer Schaltung oder dergleichen außerhalb des Gehäuses wird dem Mikrostrukturchip 71 und dem ASIC 72 Energie zugeführt, so daß diese Chips 71 und 72 aktiv sein können. Es ist zu beachten, daß die Chipkontaktstelle 13 und das Chipsubstrat 74 bzw. die Chipkontaktstelle 13 und der ASIC 72 jeweils durch Harzschichten 78 aneinander festgelegt sind.
  • Es ist ein kapazitiver Trägheitssensor bekannt, der mit einer Halbleitermikrobearbeitungstechnik hergestellt ist und als Sensor zur Detektierung einer Beschleunigung oder dergleichen dient. Die Fig. 8A und 8B zeigen einen Mikrostrukturchip 80, der in dem kapazitiven Trägheitssensor verwendet wird. Dabei ist Fig. 8A eine Draufsicht von oben auf den Mikrostrukturchip 80, und Fig. 8B ist eine Querschnittsansicht des Mikrostrukturchips 80.
  • Der Mikrostrukturchip 80 detektiert die Kapazität eines Kondensators, der von Elektroden 82 und 83 gebildet ist, die an einem Siliziumsubstrat 81 aufgehängt sind. Die Elektrode 82 ist eine Festelektrode, die an dem Siliziumsubstrat 81 festgelegt ist. Die Elektrode 83 ist eine bewegliche Elektrode, die relativ zu dem Substrat 81 in Abhängigkeit von einer Trägheitskraft bewegbar ist. Die bewegliche Elektrode 83 ist als eine Struktur ausgebildet und von dem Siliziumsubstrat 81 über Stege 84 abgestützt.
  • Da die Elektrode 83 relativ zu der Elektrode 82 bewegbar ist, ändert sich die Position der Elektrode 83 entsprechend der Beschleunigung und der Distanz zwischen den Elektroden 82 und 83, d. h. die Kapazität des Kondensators wird dadurch geändert. Durch Detektieren der Kapazitätsänderung des Kondensators ist es möglich, die Beschleunigung eines Objekts, an dem der Kondensator angebracht ist, zu erhalten.
  • Da die Kapazitätsänderung sehr klein ist (z. B. 1 pF), ist der Mikrostrukturchip 80 gegenüber externen Störungen, wie statischer Elektrizität oder HF-Störungen, empfindlich. Aus diesem Grund hat ein Mikrohalbleiterbauelement (ein Beschleunigungssensor), das die herkömmliche Mikrostruktur 80 verwendet, nur eine geringe Zuverlässigkeit.
  • Aufgabe der Erfindung ist die Angabe eines hochzuverlässigen Mikrohalbleiterbauelements, das gegenüber externen Störungen weniger empfindlich ist.
  • Ein Halbleiterbauelement gemäß einer Ausführungsform weist folgendes auf: einen Signalabgabechip, der einen oder mehrere Halbleiter hat und ein vorbestimmtes Signal abgibt; und ein Substrat, auf dem eine Schaltung gebildet ist, die mit dem Signalabgabechip elektrisch verbunden ist. Ein Potential des Substrats ist auf einem bestimmten Pegel, beispielsweise Erdpotential, fixiert. Der Signalabgabechip kann auf einem Substrat des Signalabgabechips ausgebildet sein. Eine rückwärtige Oberfläche des Substrats des Signalabgabechips kann eine Metallschicht haben.
  • Gemäß diesem Aspekt der Erfindung ist es möglich, ein hochleistungsfähiges, hochzuverlässiges Erzeugnis zu realisieren, das imstande ist, ein Aufladen des Substrats und des Signalabgabechips zu verhindern und den Einfluß von Störungen, wie etwa statischer Elektrizität und HF-Störungen, zu vermeiden.
  • Ein Halbleiterbauelement gemäß einer anderen Ausführungsform weist folgendes auf: einen Signalabgabechip, der einen oder mehrere Halbleiter hat und ein vorbestimmtes Signal abgibt; ein Substrat, auf dem eine Schaltung gebildet ist, die mit dem Signalabgabechip elektrisch verbunden ist; und eine Chipkontaktstelle, an der das Substrat mit einem leitfähigen Material fest angebracht ist.
  • Ein Potential der Chipkontaktstelle ist auf einem bestimmten Pegel fixiert. Das leitfähige Material kann ein leitfähiges Harz sein. Das leitfähige Material kann ein leitfähiges Metall sein. Der Signalabgabechip kann auf einem Substrat des Signalabgabechips gebildet sein. Eine rückwärtige Oberfläche des Substrats des Signalabgabechips kann eine Metallschicht haben.
  • Gemäß diesem Aspekt der Erfindung ist es möglich, ein hochleistungsfähiges, hochzuverlässiges Erzeugnis zu realisieren, das imstande ist, ein Aufladen des Substrats und des Signalabgabechips durch das leitfähige Material zu verhindern und den Einfluß von Störungen, wie etwa statische Elektrizität und HF-Störungen, zu vermeiden.
  • Ferner weist das Halbleiterbauelement einen Signalverarbeitungschip auf, der an der Chipkontaktstelle über ein leitfähiges Material fest angebracht ist. Der Signalverarbeitungschip verarbeitet das von dem Signalabgabechip abgegebene Signal. Durch Anlegen eines Erdpotentials an den Signalverarbeitungschip werden die Potentiale der Chipkontaktstelle und des Substrats auf dem bestimmten Erdpotentialpegel fixiert. Das leitfähige Material kann ein leitfähiges Harz sein. Das leitfähige Material kann ein leitfähiges Metall sein.
  • Gemäß diesem Aspekt der Erfindung ist es möglich, ein hochleistungsfähiges, hochzuverlässiges Erzeugnis zu realisieren, das imstande ist, ein Aufladen des Substrats und des Signalabgabechips durch das leitfähige Material zu verhindern und den Einfluß von Störungen, wie etwa statische Elektrizität und HF-Störungen zu vermeiden.
  • Die Chipkontaktstelle kann an einer Position angeordnet sein, die von einer Seite des Substrats, auf der das Halbleiterbauelement angebracht ist, weiter entfernt ist als der Signalabgabechip, das Substrat und der Signalverarbeitungschip.
  • Gemäß der Erfindung kann das Halbleiterbauelement einen Abschirmeffekt zur Abschirmung der Chipkontaktstelle gegenüber Störungen, wie etwa HF-Störungen, haben.
  • Ein Halbleiterbauelement gemäß einer weiteren Ausführungsform weist folgendes auf: einen Signalabgabechip, der einen oder mehrere Halbleiter hat und ein vorbestimmtes Signal abgibt; ein Substrat, auf dem eine Schaltung gebildet ist, die elektrisch mit dem Signalabgabechip verbunden ist; einen Signalverarbeitungschip, der das von dem Signalabgabechip abgegebene Signal verarbeitet; und eine leitfähige Schicht, die auf einer Oberfläche des Signalverarbeitungschips gebildet ist und eine Leiteigenschaft hat, wobei die leitfähige Schicht durch ein leitfähiges Material fest an dem Substrat angebracht ist.
  • Durch Fixieren eines Potentials der leitfähigen Schicht auf einem bestimmten Pegel wird ein Potential einer Oberfläche, die von dem Signalabgabechip und dem Substrat kontaktiert wird, auf dem bestimmten Pegel fixiert. Der Signalabgabechip kann auf einem Substrat des Signalabgabechips gebildet sein. Eine rückwärtige Oberfläche des Substrats des Signalabgabechips kann eine Metallschicht haben.
  • Gemäß diesen Aspekt der Erfindung wird das Potential der Oberfläche, an der der Signalverarbeitungschip mit dem Substrat in Kontakt ist, auf dem bestimmten Wert fixiert. Es ist daher möglich, ein hochleistungsfähiges, hochzuverlässiges Erzeugnis zu realisieren, das imstande ist, ein Aufladen des Substrats und des Signalabgabechips zu verhindern und den Einfluß von Störungen, wie etwa statische Elektrizität und HF-Störungen, zu vermeiden.
  • Die Erfindung wird nachstehend, auch hinsichtlich weiterer Merkmale und Vorteile, anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Diese zeigen in:
  • Fig. 1A und 1B Querschnittsansichten einer Konfiguration eines Mikrohalbleiter Bauelements gemäß einer ersten Ausführungsform der Erfindung;
  • Fig. 2 eine Draufsicht von oben auf ein Mikrohalbleiterbauelement, das eine Chipkontaktstelle und eine interne Leitung hat, die miteinander durch einen Bonddraht verbunden sind;
  • Fig. 3 eine Draufsicht von oben auf ein Mikrohalbleiterbauelement, das eine interne Leitung hat, die mit einer Chipkontaktstelle verbunden ist;
  • Fig. 4 eine Querschnittsansicht einer Konfiguration eines Mikrohalbleiterbauelements gemäß einer zweiten Ausführungsform der Erfindung;
  • Fig. 5 eine Querschnittsansicht einer Konfiguration eines anderen Mikrohalbleiterbauelements gemäß der zweiten Ausführungsform;
  • Fig. 6 eine Querschnittsansicht einer Konfiguration eines Mikrohalbleiterbauelements gemäß einer dritten Ausführungsform der Erfindung;
  • Fig. 7 eine Querschnittsansicht einer Konfiguration eines herkömmlichen Mikrohalbleiterbauelements; und
  • Fig. 8A und 8B eine Konfiguration eines Mikrostrukturchips, der als kapazitiver Trägheitssensor dient, wobei Fig. 8A eine Draufsicht auf den Mikrostrukturchip und Fig. 8B eine Querschnittsansicht des Mikrostrukturchips ist.
  • Nachstehend werden die Ausführungsformen der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen erläutert.
    • Erste Ausführungsform
  • Die Fig. 1A und 1B sind Querschnittsansichten, die eine Konfiguration eines Mikrohalbleiterbauelements 10 gemäß einer ersten Ausführungsform der Erfindung zeigen. Das Mikrohalbleiterbauelement 10 ist so ausgelegt und untergebracht, daß vorbestimmte Funktionen und Operationen realisiert werden. Das Mikrohalbleiterbauelement 10 dient beispielsweise als Beschleunigungssensor.
  • Gemäß Fig. 1A hat das Mikrohalbleiterbauelement 10 zwei Arten von Chips, die auf einem Chipkontaktfleck 13 in einem Gehäuse vorgesehen sind. Dabei sind diese Chips ein Mikrostrukturchip 11, der eine Mikrostruktur hat und auf einem Chipsubstrat 14 angebracht ist, und ein ASIC-Chip 12 zur Signalverarbeitung (nachstehend als "ASIC" bezeichnet).
  • Wenn das Mikrohalbleiterbauelement 10 beispielsweise ein Beschleunigungssensor ist, dann ist der Mikrostrukturchip 11 ein Beschleunigungssensorchip, der ein detektiertes Signal abgibt. Andererseits verarbeitet der ASIC 12 das von dem Mikrostrukturchip 11 abgegebene Signal und gibt ein Detektiersignal nach außen ab, das die vom Mikrohalbleiterbauelement 10 gemessene Beschleunigung repräsentiert.
  • Es ist zu beachten, daß das Mikrohalbleiterbauelement 10 nicht auf den Beschleunigungssensor beschränkt ist und die internen Chips je nach dem Einsatzgebiet des Halbleiterchips 10 entsprechend gewählt werden. Die Erfindung gibt ein Mikrohalbleiterbauelement 10 an, das durch Oberflächen- Mikrobearbeitung hergestellt ist, wobei der Mikrostrukturchip 11 auf dem Siliziumsubstrat ausgebildet wird.
  • Eine vorbestimmte elektrische Schaltung oder mehrere solche Schaltungen sind auf dem Chipsubstrat 14 ausgebildet. Mindestens eine elektrische Schaltung ist mit dem Mikrostrukturchip 11 elektrisch verbunden. Das Chipsubstrat 14 besteht aus Silizium. Der Mikrostrukturchip 11 hat einen beweglichen Bereich (eine bewegliche Elektrode 83) und einen fest angeordneten Bereich (eine fest angeordnete Detektierelektrode 82), wie Fig. 8A zeigt, die auf dem Chipsubstrat 14 vorgesehen sind.
  • Gemäß den Fig. 1A und 1B ist das Chipsubstrat 14 mit dem ASIC 12 durch einen Bonddraht 15 verbunden. Ferner ist der ASIC 12 durch einen Bonddraht 16 mit einer Leitung 17 verbunden. Genauer gesagt, es wird die Leitung 17 in dem Gehäuse als Innenleitung und die Leitung 17 außerhalb des Gehäuses als Außenleitung bezeichnet. Durch Verbinden der Leitung 17 mit einer Energieversorgungsschaltung außerhalb des Gehäuses wird dem Mikrostrukturchip 11 und dem ASIC 12 Energie zugeführt, so daß diese Chips für den Betrieb aktiviert werden.
  • Ein Merkmal der ersten Ausführungsform besteht darin, daß eine oder mehrere Komponenten oder Bestandteilselemente auf einem vorbestimmten Potential (z. B. Erdpotential) fixiert sind. Komponenten sind gegenüber externem Rauschen empfindlich, das beseitigt werden muß. Durch Fixieren des Potentials können Störungen, wie statische Elektrizität und HF-Störungen, beseitigt werden, wie nachstehend unter Bezugnahme auf konkrete Beispiele beschrieben wird.
  • Die Chipkontaktstelle 13 ist an dem Chipsubstrat 14 und dem ASIC 12 jeweils mit Bondmaterial 18 fest angebracht. Jedes Bondmaterial 18 ist ein leitfähiges Harz, wie etwa Silber-Epoxidharz, oder ein leitfähiges Metall, wie etwa ein Au-Si-Eutektikum. Durch Verwendung des leitfähigen Materials als Bondmaterial 18 ist es möglich, den ASIC 12, das Chipsubstrat 14 und die Chipkontaktstelle 13 auf demselben Potential zu halten.
  • Nachstehend wird der Fall erörtert, bei dem das Potential des Chipsubstrats 14 auf einem bestimmten Pegel fixiert ist. Beispielsweise ist der Chip 14 mit einem Anschluß (einem GND-Anschluß für ein Referenzerdpotential oder einem Anschluß für eine Konstantspannungsquelle, die nicht gezeigt sind) verbunden, der an den Chip 14 ein Festpotential anlegt. Beispielsweise befindet sich der Anschluß an einem Substrat, auf dem das Mikrohalbleiterbauelement 10 vorgesehen ist.
  • Normalerweise ist die interne Schaltung des ASIC 12 mit einer externen Schaltung über den Bonddraht 16 und die Leitung 17 verbunden. Diese externe Schaltung umfaßt den vorgenannten GND-Anschluß, der an dem Substrat vorgesehen ist. Somit hat die rückwärtige Oberfläche der ASIC 12, die leitend mit der internen Schaltung des ASIC 12 verbunden ist, einen Erdpotentialpegel.
  • Da ferner das Chipsubstrat 14 elektrisch mit der rückwärtigen Oberfläche des ASIC 12 verbunden ist, hat das Chipsubstrat 14 ebenfalls den Erdpotentialpegel. Da, wie oben bereits ausgeführt wurde, der ASIC 12, das Chipsubstrat 14 und die Chipkontaktstelle 13 auf dem gleichen Potentialpegel gehalten werden, ist es möglich, ein Aufladen des ASIC 12, des Chipsubstrats 14 und der Chipkontaktstelle 13 zu verhindern.
  • Das bedeutet, daß Störungen, wie etwa statische Elektrizität und HF-Störungen, von dem gesamten Mikrohalbleiterbauelement 10 sowie dem Chipsubstrat 14 und dem Mikrostrukturchip 11 eliminiert werden können. Durch Fixieren des Potentials des Chipsubstrats 14 auf einem bestimmten Pegel ist es somit möglich, ein Erzeugnis mit hoher Zuverlässigkeit und hoher Leistungsfähigkeit ohne den Einfluß von Störungen, wie statischer Elektrizität und HF-Störungen, zu realisieren.
  • Es braucht in der vorstehenden Beschreibung nicht erwähnt zu werden, daß, während das Potential des Chipsubstrats 14 auf einem bestimmten Pegel fixiert ist, das Potential der Chipkontaktstelle 13 oder des ASIC 12 fixiert sein kann. Wenn das Potential der Chipkontaktstelle 13 auf einem bestimmten Pegel fixiert ist, dann ist die Chipkontaktstelle 13 mit der externen Leitung verbunden, die das bestimmte Potential zuführt, d. h. mit dem außerhalb des Gehäuses befindlichen Bereich der Leitung 17 durch den ASIC 12 und den Bonddraht 16, wie in den Fig. 1A und 1B zu sehen ist.
  • Alternativ ist die Chipkontaktstelle 13 direkt mit der inneren Leitung 17 und dann mit der äußeren Leitung verbunden. Die Fig. 2 und 3 zeigen Beispiele der direkten Verbindung.
  • Dabei ist Fig. 2 eine Draufsicht von oben, die das Mikrohalbleiterbauelement 20 zeigt, bei dem die Chipkontaktstelle 13 mit Bonddrähten 26 mit inneren Leitungen verbunden ist. Fig. 3 ist eine Draufsicht, die das Mikrohalbleiterbauelement 30 zeigt, das eine Innenleitung 36 hat, die mit der Chipkontaktstelle 13 verbunden ist. Durch eine solche Direktverbindung kann das Mikrohalbleiterbauelement den gleichen Vorteil bieten, wie er oben beschrieben wurde.
  • Wie Fig. 1B zeigt, kann auf der rückwärtigen Oberfläche des Chipsubstrats und/oder des Substrats, auf dem der ASIC gebildet ist, eine Metallschicht 19 vorgesehen sein. Durch das Vorsehen der Metallschicht 19 ist es möglich, die Festlegung des Potentials des Substrats noch besser sicherzustellen. Diese Metallschicht kann beispielsweise durch ein Sputterverfahren oder Aufdampfverfahren unter Einsatz von Au oder Ti-Ni-Au gebildet sein.
  • Wenn das Potential des Chipsubstrats auf einen bestimmten Pegel fixiert wird, dann ist die Metallschicht bevorzugt auf der rückwärtigen Oberfläche des Chipsubstrats vorgesehen. Wenn dagegen das Potential der rückwärtigen Oberfläche des ASIC auf einem bestimmten Pegel fixiert wird, dann ist die Metallschicht bevorzugt auf der rückwärtigen Oberfläche des ASIC vorgesehen.
    • Zweite Ausführungsform
  • Bei der zweiten Ausführungsform wird ein Mikrohalbleiterbauelement beschrieben, bei dem der Mikrostrukturchip 11 und der ASIC 12 anders als bei der ersten Ausführungsform angeordnet sind.
  • Fig. 4 ist eine Querschnittsansicht, die die Konfiguration eines Mikrohalbleiterbauelements 40 gemäß der zweiten Ausführungsform zeigt. Das Mikrohalbleiterbauelement 40 ist ein Bauelement mit einer Stapelstruktur, wobei ein oder mehrere Chips, die eine Mikrostruktur haben, auf einer Signalverarbeitungsschaltung ASIC angeordnet sind. Dabei sind ein Bondmaterial 41, ein ASIC 12, eine leitfähige Schicht 42, ein Bondmaterial 41, ein Chipsubstrat 44 und ein Mikrostrukturchip 11 in der angegebenen Reihenfolge auf einer zuunterst befindlichen Chipkontaktstelle gestapelt.
  • Jedes Bondmaterial 41 ist ein leitfähiges Harz, wie etwa ein Silber-Epoxidharz, oder ein leitfähiges Metall, wie etwa ein Au-Si-Eutektikum, wie im Fall der Bondmaterialien 18 der ersten Ausführungsform. Die Verbindungen zwischen dem ASIC 12 und dem Chipsubstrat 44 sowie zwischen dem ASIC 12 und einer Leitung 17 sind durch Bonddrähte 15 bzw. 16 hergestellt.
  • Bei der ersten Ausführungsform wurde der Fall betrachtet, bei dem das Potential des Chipsubstrats 14 auf einem bestimmten Pegel fixiert ist. Bei der zweiten Ausführungsform wird dagegen der Fall betrachtet, bei dem das Potential der leitfähigen Schicht 42, die auf dem Oberflächenbereich des ASIC 12 vorgesehen ist, auf einem bestimmten Pegel fixiert ist.
  • Da hierbei die Bondmaterialien 41 leitfähig sind und das Chipsubstrat 44 mit einem Bondmaterial 41 und dem Mikrostrukturchip 11 elektrisch verbunden ist, ist auch das Potential der rückwärtigen Oberfläche des Mikrostrukturchips 11 auf diesem Pegel fixiert. Infolgedessen kann die zweite Ausführungsform den gleichen Vorteil wie die erste Ausführungsform bieten, d. h. die zweite Ausführungsform kann ein Erzeugnis mit hoher Leistungsfähigkeit und hoher Zuverlässigkeit realisieren, ohne daß Störungen, wie statische Elektrizität und HF-Störungen, einen Einfluß ausüben.
  • Es ist zu beachten, daß die Lagebeziehung zwischen dem ASIC 12, dem Chipsubstrat 44 und dem Mikrostrukturchip 11 nicht auf die vorstehende Beschreibung beschränkt ist. Fig. 5 ist eine Querschnittsansicht, die die Konfiguration eines anderen Halbleiterbauelements 50 in der zweiten Ausführungsform zeigt.
  • Die Unterschiede zwischen dem Mikrohalbleiterbauelement 50 und dem Mikrohalbleiterbauelement 40 (Fig. 4) bestehen darin, daß die Positionen des ASIC 12, eines Chipsubstrats 54 und eines Mikrostrukturchips 11 geändert sind und die leitfähige Schicht 42 (Fig. 4) nicht vorgesehen ist.
  • Wenn bei dem Mikrohalbleiterbauelement 50 das Potential der Oberfläche des Mikrostrukturchips 11 so eingestellt ist, daß es gleich dem des Chipsubstrats 54 (z. B. GND-Pegel) ist, und das Potential des ASIC 12 ebenfalls so eingestellt ist, daß es gleich dem des Chipsubstrats 54 ist, wird der gleiche Vorteil erhalten, der oben beschrieben wurde.
  • Wie unter Bezugnahme auf die erste Ausführungsform im Zusammenhang mit Fig. 1B beschrieben wurde, kann auf der rückwärtigen Oberfläche des Chipsubstrats und/oder des Substrats, auf dem der ASIC gebildet ist, eine Metallschicht vorgesehen sein. Durch Vorsehen der Metallschicht kann die Potentialfixierung des Substrats noch besser gewährleistet werden.
    • Dritte Ausführungsform
  • Bei der dritten Ausführungsform wird ein Mikrohalbleiterbauelement beschrieben, bei dem ein Mikrostrukturchip 11 und ein ASIC 12 anders als bei der ersten und zweiten Ausführungsform angeordnet sind.
  • Fig. 6 ist eine Querschnittsansicht und zeigt eine Konfiguration eines Mikrohalbleiterbauelements 60 der dritten Ausführungsform. Das Mikrohalbleiterbauelement 60 ist durch vertikales Umkehren des Gehäuses des Mikrohalbleiterbauelements 10 (Fig. 1) gebildet. Somit ist eine äußere Leitung 17 entgegengesetzt zu der äußeren Leitung 17 des Mikrohalbleiterbauelements 10 (Fig. 1) gebogen. Infolgedessen ist eine Chipkontaktstelle 63 an einer Position angeordnet, die von einer Seite, an der das Mikrohalbleiterbauelement 60 auf einem Anbringsubstrat angebracht ist, weiter entfernt ist als ein Mikrostrukturchip 11, ein Chipsubstrat 64 und ein ASIC 12.
  • In dem Mikrohalbleiterbauelement 60 ist dabei die Chipkontaktstelle 63 in dem obersten Bereich angeordnet, und ein Bondmaterial 61, ein Chipsubstrat 64 und ein Mikrostrukturchip 11 sind in der angegebenen Reihenfolge unter der Chipkontaktstelle 63 angeordnet. Die Verbindung zwischen dem ASIC 12 und dem Chipsubstrat 64 und die Verbindung zwischen dem ASIC 12 und der inneren Leitung 17 ist durch Bonddrähte 15 bzw. 16 hergestellt.
  • Durch Anordnen der Chipkontaktstelle 63 in dem obersten Bereich des Mikrohalbleiterbauelements 60 kann das Mikrohalbleiterbauelement 60 eine Abschirmwirkung zur Abschirmung der Chipkontaktstelle 63 gegen Störungen, wie HF-Störungen, haben. Durch Vorsehen einer leitfähigen Struktur (GND- Struktur 69) an der Oberfläche, die dem Mikrostrukturchip 11 des Chipsubstrats 64 zugewandt ist, und Einstellen des Potentials des Chipsubstrats 64 auf einen bestimmten Pegel (z. B. GND-Pegel) ist es außerdem möglich, ein Hochleistungserzeugnis zu erhalten, das imstande ist, den Einfluß von Störungen abzuschirmen.
  • Wie bei der ersten Ausführungsform unter Bezugnahme auf Figur iß beschrieben wurde, kann auf der rückwärtigen Oberfläche des Halbleitersubstrats und/oder des Substrats, auf dem der ASIC gebildet ist, eine Metallschicht vorgesehen sein. Durch Vorsehen der Metallschicht ist es möglich, die Fixierung des Potentials des Substrats noch besser sicherzustellen.

Claims (11)

1. Halbleiterbauelement (10),
gekennzeichnet durch
einen Signalabgabechip (11), der einen oder mehrere Halbleiter aufweist und ein vorbestimmtes Signal abgibt; und
ein Substrat (14), auf dem ein Schaltkreis gebildet ist, der elektrisch mit dem Signalabgabechip (11) verbunden ist,
wobei ein Potential des Substrats (14) auf einem bestimmten Pegel fixiert ist.
2. Halbleiterbauelement (10) nach Anspruch 1, dadurch gekennzeichnet, daß das Potential des Substrats (14) auf einem Erdpotential fixiert ist.
3. Halbleiterbauelement (10, 40, 50, 60),
gekennzeichnet durch
einen Signalabgabechip (11), der einen oder mehrere Halbleiter aufweist und ein vorbestimmtes Signal abgibt;
ein Substrat (14, 44, 54, 64), auf dem ein Schaltkreis gebildet ist, der elektrisch mit dem Signalabgabechip (11) verbunden ist; und
eine Chipkontaktstelle (13, 63), an der das Substrat (14, 44, 54, 64) mit einem leitfähigen Material (18, 41, 51, 61) fest angebracht ist,
wobei ein Potential der Chipkontaktstelle (13, 63) auf einem bestimmten Pegel fixiert ist.
4. Halbleiterbauelement (10) nach Anspruch 3, dadurch gekennzeichnet, daß das leitfähige Material (18) ein leitfähiges Harz ist.
5. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß das leitfähige Material (18) ein leitfähiges Metall ist.
6. Halbleiterbauelement (10, 40, 50, 60) nach Anspruch 3,
ferner gekennzeichnet durch
einen Signalverarbeitungschip (12), der an der Chipkontaktstelle (13, 63) mit einem leitfähigen Material (18, 41, 51, 61) fest angebracht ist, wobei der Signalverarbeitungschip (12) das von dem Signalabgabechip (11) abgegebene Signal verarbeitet,
wobei durch Anlegen eines Erdpotentialpegels an den Signalverarbeitungschip (12) die Potentiale der Chipkontaktstelle (13, 63) und des Substrats (14, 44, 54, 64) auf dem bestimmten Erdpotentialpegel fixiert sind.
7. Halbleiterbauelement (10) nach Anspruch 6, dadurch gekennzeichnet, daß das leitfähige Material (18) ein leitfähiges Harz ist.
8. Halbleiterbauelement (10) nach Anspruch 6, dadurch gekennzeichnet, daß das leitfähige Material (18) ein leitfähiges Metall ist.
9. Halbleiterbauelement (60) nach Anspruch 6, dadurch gekennzeichnet, daß die Chipkontaktstelle (63) an einer Position angeordnet ist, die von einer Seite des Substrats (64), an der das Halbleiterbauelement (10) angebracht ist, weiter entfernt ist als der Signalabgabechip (11), das Substrat (64) und der Signalverarbeitungschip (12).
10. Halbleiterbauelement (10, 40),
gekennzeichnet durch
einen Signalabgabechip (11), der einen oder mehrere Halbleiter aufweist und ein vorbestimmtes Signal abgibt;
ein Substrat (14, 44), auf dem ein Schaltkreis gebildet ist, der elektrisch mit dem Signalabgabechip (11) verbunden ist;
eine leitfähige Schicht (19, 42), die auf einer Oberfläche des Signalverarbeitungschips (12) ausgebildet ist und eine Leiteigenschaft hat, wobei die leitfähige Schicht (19) mit einem leitfähigen Material (18, 41) an dem Substrat (14, 44) fest angebracht ist,
wobei durch Fixieren eines Potentials der leitfähigen Schicht (19) auf einem bestimmten Pegel ein Potential einer Oberfläche, die von dem Signalabgabechip (11) und dem Substrat (14, 44) berührt wird, auf dem bestimmten Pegel fixiert ist.
11. Halbleiterbauelement (10) nach Anspruch 1, 3 oder 10, dadurch gekennzeichnet, daß der Signalabgabechip (11) auf einem Substrat des Signalabgabechips (11) gebildet ist und daß eine rückwärtige Oberfläche des Substrats des Signalabgabechips (11) eine Metallschicht hat.
DE10235442A 2001-09-10 2002-08-02 Halbleiterbauelement Withdrawn DE10235442A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001273542A JP2003084008A (ja) 2001-09-10 2001-09-10 半導体デバイス

Publications (1)

Publication Number Publication Date
DE10235442A1 true DE10235442A1 (de) 2003-04-03

Family

ID=19098741

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10235442A Withdrawn DE10235442A1 (de) 2001-09-10 2002-08-02 Halbleiterbauelement

Country Status (5)

Country Link
US (1) US6963134B2 (de)
JP (1) JP2003084008A (de)
KR (1) KR100487038B1 (de)
CN (1) CN1404143A (de)
DE (1) DE10235442A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006048203B4 (de) * 2005-10-12 2010-11-04 DENSO CORPORATION, Kariya-shi Verdrahtungselement für einen Winkelgeschwindigkeitssensor
DE102006040564B4 (de) * 2005-08-30 2011-06-30 DENSO CORPORATION, Aichi-pref. Befestigungsanordnung eines Winkelgeschwindigkeitssensors
EP3499566A1 (de) * 2017-12-13 2019-06-19 Murata Manufacturing Co., Ltd. Emv-schutz eines halbleiterbauelements

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4238724B2 (ja) * 2003-03-27 2009-03-18 株式会社デンソー 半導体装置
JP2005038911A (ja) * 2003-07-16 2005-02-10 Mitsubishi Electric Corp 半導体装置
DE10347418A1 (de) * 2003-10-13 2005-05-19 Robert Bosch Gmbh Beschleunigungssensoranordnung
JP2006060178A (ja) * 2004-08-24 2006-03-02 Dainippon Printing Co Ltd センサーパッケージ
US7288940B2 (en) * 2004-12-06 2007-10-30 Analog Devices, Inc. Galvanically isolated signal conditioning system
JP4559993B2 (ja) 2006-03-29 2010-10-13 株式会社東芝 半導体装置の製造方法
US7737715B2 (en) * 2006-07-31 2010-06-15 Marvell Israel (M.I.S.L) Ltd. Compensation for voltage drop in automatic test equipment
JP5110885B2 (ja) * 2007-01-19 2012-12-26 キヤノン株式会社 複数の導電性の領域を有する構造体
DE102008013341A1 (de) * 2008-03-06 2009-09-10 Siemens Aktiengesellschaft Vorrichtung zum Erfassen von Messgrößen und Hochspannungsanlage
US20090282917A1 (en) * 2008-05-19 2009-11-19 Cenk Acar Integrated multi-axis micromachined inertial sensing unit and method of fabrication
JP5191915B2 (ja) * 2009-01-30 2013-05-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8264074B2 (en) * 2010-09-10 2012-09-11 General Electric Company Device for use as dual-sided sensor package
US9230890B2 (en) 2012-04-27 2016-01-05 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
KR20170045554A (ko) 2015-10-19 2017-04-27 에스케이하이닉스 주식회사 반도체 칩 모듈 및 이를 갖는 반도체 패키지
JP6493994B2 (ja) * 2017-03-21 2019-04-03 ラピスセミコンダクタ株式会社 半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3696154A (en) * 1970-06-12 1972-10-03 Dow Chemical Co Perfluorinated ether sulfides
JPH02105557A (ja) * 1988-10-14 1990-04-18 Nec Corp 樹脂封止型半導体装置
AT399586B (de) 1991-09-27 1995-06-26 Austria Mikrosysteme Int Kapazitiver sensor sowie sensoranordnung für die erfassung und umwandlung mechanischer grössen in elektrische signale
JP3141692B2 (ja) * 1994-08-11 2001-03-05 松下電器産業株式会社 ミリ波用検波器
JPH0875580A (ja) * 1994-09-06 1996-03-22 Mitsubishi Electric Corp 半導体圧力センサ
US5872393A (en) * 1995-10-30 1999-02-16 Matsushita Electric Industrial Co., Ltd. RF semiconductor device and a method for manufacturing the same
JPH1084074A (ja) * 1996-09-09 1998-03-31 Mitsubishi Electric Corp 半導体パッケージ
JP3278363B2 (ja) * 1996-11-18 2002-04-30 三菱電機株式会社 半導体加速度センサ
JPH10253652A (ja) * 1997-03-14 1998-09-25 Denso Corp センサ装置及びその製造方法並びにその製造に用いられるリードフレーム
JP2000223655A (ja) * 1999-01-29 2000-08-11 Rohm Co Ltd 半導体装置
US6853067B1 (en) * 1999-10-12 2005-02-08 Microassembly Technologies, Inc. Microelectromechanical systems using thermocompression bonding
US6518659B1 (en) * 2000-05-08 2003-02-11 Amkor Technology, Inc. Stackable package having a cavity and a lid for an electronic device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006040564B4 (de) * 2005-08-30 2011-06-30 DENSO CORPORATION, Aichi-pref. Befestigungsanordnung eines Winkelgeschwindigkeitssensors
DE102006048203B4 (de) * 2005-10-12 2010-11-04 DENSO CORPORATION, Kariya-shi Verdrahtungselement für einen Winkelgeschwindigkeitssensor
EP3499566A1 (de) * 2017-12-13 2019-06-19 Murata Manufacturing Co., Ltd. Emv-schutz eines halbleiterbauelements

Also Published As

Publication number Publication date
CN1404143A (zh) 2003-03-19
KR20030022683A (ko) 2003-03-17
US20030047804A1 (en) 2003-03-13
US6963134B2 (en) 2005-11-08
JP2003084008A (ja) 2003-03-19
KR100487038B1 (ko) 2005-05-03

Similar Documents

Publication Publication Date Title
DE10235442A1 (de) Halbleiterbauelement
DE19730914B4 (de) Mikroelektronik-Baugruppe
DE60313219T2 (de) Sensormodul zur oberflächenmessung
DE10351761B4 (de) Sensor für eine dynamische Grösse
DE102012208032B4 (de) Hybrid integriertes Bauteil mit MEMS-Bauelement und ASIC-Bauelement
DE10054964B4 (de) Beschleunigungssensor mit einem Beschleunigungsdetektorchip in dem Durchgangsloch eines Signalverarbeitungschips auf einem Montageträger
DE60132460T2 (de) Sensoreinheit, insbesondere für Fingerabdrucksensoren
DE19906067B4 (de) Halbleitersensor für physikalische Größen und Verfahren zu dessen Herstellung
DE102005058276B4 (de) Sensorvorrichtung
DE19727214C2 (de) Halbleiterbeschleunigungssensor, insb. für Airbags
DE102012206854B4 (de) Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
DE102006025373B4 (de) Elektrostatischer Kapazitätsbeschleunigungssensor
DE102004042761B4 (de) Sensoranordnung eines Kapazitätstyps für eine dynamische Grösse
EP0716449A3 (de) Direktes Verbindungsverfahren eines Bypass-Kondensators vom Auf-Chip-Typ in einer integrierten Schaltung
DE102004014444A1 (de) Halbleiteranordnung mit mehreren Substraten
DE102005043906A1 (de) Sensor vom kapazitiven Typ für eine physikalische Größe, der einen Sensorchip und einen Schaltkreischip aufweist
DE102005040341A1 (de) Halbleitersensor eines Kapazitätstyps
CH713241A2 (de) Stromsensor und Verfahren zur Herstellung eines Stromsensors.
DE102016202906A1 (de) Symmetrischer piezoresistiver Drucksensor mit Stapler-ICs
DE102006003562A1 (de) Beschleunigungssensor
DE19901384A1 (de) Elektronisches Bauelement und Verwendung einer darin enthaltenen Schutzstruktur
DE10224790B4 (de) Beschleunigungssensor und Verfahren zum Herstellen eines Beschleunigungssensors
DE102018220169A1 (de) Verfahren zum herstellen eines feuchtigkeitssensors auf waferebene und feuchtigkeitssensor
DE102018208230B4 (de) Mems-baustein und verfahren zum herstellen eines mems-bausteins
DE102015205384A1 (de) Kapazitives MEMS-Sensorelement mit Bondpads zur elektrischen Kontaktierung der Messkondensatorelektroden

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal