DE10232938A1 - Verfahren zur Herstellung einer vergrabenen Bitleitung für einen Halbleiterspeicher - Google Patents
Verfahren zur Herstellung einer vergrabenen Bitleitung für einen Halbleiterspeicher Download PDFInfo
- Publication number
- DE10232938A1 DE10232938A1 DE10232938A DE10232938A DE10232938A1 DE 10232938 A1 DE10232938 A1 DE 10232938A1 DE 10232938 A DE10232938 A DE 10232938A DE 10232938 A DE10232938 A DE 10232938A DE 10232938 A1 DE10232938 A1 DE 10232938A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- oxide
- storage layer
- produced
- semiconductor body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 claims abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 239000002019 doping agent Substances 0.000 claims abstract description 19
- 230000003647 oxidation Effects 0.000 claims abstract description 13
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 13
- 238000003860 storage Methods 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 22
- 230000015654 memory Effects 0.000 claims description 11
- 238000002513 implantation Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052735 hafnium Inorganic materials 0.000 claims description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 11
- 150000004767 nitrides Chemical class 0.000 description 13
- 239000000203 mixture Substances 0.000 description 5
- 239000013067 intermediate product Substances 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000008366 buffered solution Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Bei dem Verfahren wird die vergrabene Bitleitung als Diffusionsbereich (14) unter Verwendung einer Dotierstoffquelle aus Polysilizium (15) hergestellt, die zuvor über dem für die vergrabene Bitleitung vorgesehenen Bereich aufgebracht wird. Damit wird das Ausmaß der Diffusion in Grenzen gehalten und das dotierte Polysilizium ist wegen der raschen Oxidation besonders geeignet zur Ausbildung des isolierenden Oxidbereiches (6) über der vergrabenen Bitleitung.
Description
- Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer vergrabenen Bitleitung für einen SONOS-Speicher, bei dem zwischen der vergrabenen Bitleitung und der Gate-Elektrode ein isolierender Oxidbereich ausgebildet wird.
- Bei SONOS-Speichern, insbesondere bei NROM-Speichern (zum Beispiel
US 5,768,192 ,US 6,011,725 und WO 99/60631), werden vergrabene Bitleitungen in Halbleitermaterial hergestellt, indem das Material durch Einbringen von Dotierstoff elektrisch leitend dotiert wird. Anteile dieser Bitleitungen bilden gleichzeitig die Source-/Drain-Bereiche der Transistoren der einzelnen Speicherzellen. Angrenzend an die vergrabenen Bitleitungen sind daher die Kanalbereiche vorhanden, auf denen ein Gate-Dielektrikum aufgebracht ist, auf dem die jeweilige Gate-Elektrode angeordnet ist. Mit den Gate-Elektroden verbunden sind die Wortleitungen, die quer zu den vergrabenen Bitleitungen und davon elektrisch isoliert über den Bitleitungen verlaufen. Um die kapazitive Kopplung zwischen den vergrabenen Bitleitungen und den Wortleitungen bzw. den jeweils benachbarten Gate-Elektroden möglichst gering zu halten, muss der jeweilige Oxidbereich über der Bitleitung ausreichend dick sein und selbstjustiert zu der Bitleitung angebracht werden. Gleichzeitig ist es erforderlich, dafür zu sorgen, dass der Rand der unteren Begrenzungsfläche des Source-/Drain-Bereiches bzw. der vergrabenen Bitleitung, die so genannte Junction, im richtigen vorgegebenen Abstand zu der Gate-Elektrode verläuft. - Als Gate-Dielektrikum ist eine Schichtfolge vorhanden, die eine für das Einfangen von Ladungsträgern an Source und Drain vorgesehene Speicherschicht zwischen Begrenzungsschichten umfasst. Das Material der Begrenzungsschichten besitzt eine hö here Energiebandlücke als das Material der Speicherschicht, so dass die Ladungsträger, die in der Speicherschicht zwischen den Begrenzungsschichten gefangen sind, dort lokalisiert bleiben.
- Als Material für die Speicherschicht kommt vorzugsweise ein Nitrid in Frage; als umgebendes Material ist vorrangig ein Oxid geeignet. Bei einer Speicherzelle im Materialsystem von Silizium ist die Speicherzelle in diesem Beispiel Siliziumnitrid mit einer Energiebandlücke von etwa 5 eV, die umgebenden Begrenzungsschichten Siliziumoxid mit einer Energiebandlücke von etwa 9 eV. Die Speicherschicht kann ein anderes Material mit einer kleineren Energiebandlücke als derjenigen der Begrenzungsschichten sein, wobei die Differenz der Energiebandlücken für einen guten elektrischen Einschluss der Ladungsträger (confinement) möglichst groß sein soll. In Verbindung mit Siliziumoxid kann z. B. Tantaloxid (im Fall stöchiometrischer Zusammensetzung Ta2O5), Hafniumoxid (im Fall stöchiometrischer Zusammensetzung HfO2), Hafniumsilikat, Titanoxid (im Fall stöchiometrischer Zusammensetzung TiO2), Zirkonoxid (im Fall stöchiometrischer Zusammensetzung ZrO2), Aluminiumoxid (im Fall stöchiometrischer Zusammensetzung Al2O3} oder intrinsisch leitendes (undotiertes) Silizium als Material der Speicherschicht eingesetzt werden. Die relative Dielektrizitätszahl des Materials der Speicherschicht ist vorzugsweise größer als 4.
- Eine derartige Anordnung lässt sich herstellen, indem unter Verwendung einer Maske in das Gate-Dielektrikum Öffnungen im Bereich der herzustellenden Bitleitungen geätzt werden und anschließend Dotierstoff in das Halbleitermaterial eingebracht wird. Eine nachfolgende Oxidation muss so lange ausgeführt werden, dass ein ausreichend dicker Oxidbereich über der vergrabenen Bitleitung entsteht. Dabei tritt jedoch das Problem auf, dass infolge der Wärmeeinwirkung der Dotierstoff aus dem implantierten Bereich ausdiffundiert und zu weit in den Bereich unterhalb des Gate-Dielektrikums, d. h. zu weit in die Nähe der aufzubringenden Gate-Elektrode gelangt. Die gemäß dem Stand der Technik vorhandenen Schwierigkeiten werden anhand der beigefügten
1 und2 erkennbar, die Zwischenprodukte des Herstellungsverfahrens eines NROM-Speichers mit den herkömmlichen Verfahrensschritten im Querschnitt darstellen. - Auf einem Halbleiterkörper
1 oder Substrat aus Halbleitermaterial sind eine erste Oxidschicht3 , eine Nitridschicht4 und eine zweite Oxidschicht5 ganzflächig übereinander aufgebracht. Diese ONO-Schichtfolge ist als Gate-Dielektrikum vorgesehen. Auf die zweite Oxidschicht5 wird eine Lackmaske7 aufgebracht, mit deren Hilfe Öfnungen8 im Bereich der herzustellenden Bitleitungen ausgeätzt werden. Diese Öffnungen8 reichen mindestens bis in die erste Oxidschicht3 hinein. Ein allenfalls verbleibender restlicher Schichtanteil der ersten Oxidschicht3 ist hinreichend dünn, so dass Dotierstoff in einen Implantationsbereich9 des Halbleiterkörpers1 eingebracht werden kann. Dieser Dotierstoff ist zur Ausbildung der vergrabenen Bitleitungen vorgesehen. Anschließend erfolgt ein Oxidationsschritt, mit dem eine die Implantationsbereiche abdeckende Oxidschicht hergestellt wird. - In der
2 ist das Ergebnis des Oxidationsprozesses dargestellt. Die freien Oberflächen und Ränder der Nitridschicht4 sind oxidiert. Zwischen den Anteilen der Nitridschicht4 befindet sich jeweils ein Oxidbereich6 , der wesentlich dikker ist als die erste Oxidschicht3 . Dieser Oxidbereich6 trennt die hergestellte vergrabene Bitleitung, die durch den dotierten Bereich2 gebildet wird, elektrisch von einer auf der zweiten Oxidschicht5 über der Nitridschicht4 aufzubringenden Gate-Elektrode. Die seitlichen Anteile20 des dotierten Bereiches2 ragen aber infolge der durch den Oxidationsprozess verursachten thermischen Diffusion des Dotierstoffes bis weit unter den von der Nitridschicht4 überdeckten Bereich, so dass die Junctions21 , d. h. die äußeren Ränder der Grenzflächen der dotierten Bereiche2 , jeweils sehr weit im Innern des von der Nitridschicht4 überdeckten Bereiches liegen. Der dotierte Bereich2 reicht daher zu weit in den von der Gate-Elektrode später überdeckten und nicht oberseitig durch den Oxidbereich6 elektrisch isolierten Bereich. Diese unerwünschte Struktur kann nur dadurch vermieden werden, dass der vorhergehende Oxidationsprozess kürzer durchgeführt wird. Dann kann aber der Oxidbereich6 nur mit verminderter Dicke hergestellt werden, was wiederum eine schlechte Abkopplung der vergrabenen Bitleitungen von den darüberliegenden Wortleitungen nach sich zieht. - Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung vergrabener Bitleitungen für SONOS-Speicher anzugeben, bei dem die Ränder der vergrabenen Bitleitungen in vorgegebenem Abstand zu den Rändern der Gate-Elektroden angeordnet werden können und gleichzeitig eine ausreichend dicke Oxidisolation selbstjustiert hergestellt werden kann.
- Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruches 1 bzw. mit dem Verfahren mit den Merkmalen des Anspruches 2 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
- Bei dem Verfahren wird die vergrabene Bitleitung unter Verwendung einer Dotierstoffquelle aus Polysilizium hergestellt, die zuvor über dem für die vergrabene Bitleitung vorgesehenen Bereich aufgebracht wird. Damit wird das Ausmaß der Diffusion in Grenzen gehalten und das dotierte Polysilizium ist wegen der raschen Oxidation besonders geeignet zur Ausbildung der isolierenden Oxidbereiche über den vergrabenen Bitleitungen. Ein alternatives Verfahren sieht vor, statt einer für das Gate-Dielektrikum vorgesehenen Schichtfolge zunächst nur einen Teil dieser Schichtfolge aufzubringen und mit einer dickeren Opferschicht auf der Oberseite zu vervollständigen. Nachdem für die vergrabenen Bitleitungen in den vorgesehenen Bereichen Implantierungen von Dotierstoff erfolgt sind, wird die aufgebrachte Schichtfolge so weit rückgeätzt, dass zwischen den implantierten Bereichen und den restlichen Anteilen der Schichtfolge jeweils ein bestimmter vorgegebener Abstand eingestellt wird. Da somit ein größerer Anteil der Oberseite des Halbleitermateriales freigelegt wird, ergibt sich bei einer anschließenden Oxidation des Halbleitermateriales ein wesentlich breiterer Oxidbereich über den vergrabenen Bitleitungen. Der eingebrachte Dotierstoff diffundiert nicht viel weiter als bis zum Rand dieses Oxidbereiches und gelangt nicht weit unter die restlichen Anteile der für das Gate-Dielektrikum vorgesehenen Schichtfolge. Die schwächer dotierten Randbereiche der vergrabenen Bitleitungen werden so von einer dickeren Oxidschicht bedeckt, als das mit herkömmlichen Verfahren erreicht wird.
- Es folgt eine genauere Beschreibung von Beispielen des Verfahrens an Hand der beigefügten
1 bis9 . - Die
1 und2 zeigen Querschnitte von Zwischenprodukten des eingangs erläuterten Verfahrens aus dem Stand der Technik. - Die
3 bis6 zeigen Zwischenprodukte einer ersten Variante des Verfahrens nach verschiedenen Verfahrensschritten im Querschnitt. - Die
7 bis9 zeigen Zwischenprodukte einer alternativen Variante des Verfahrens nach verschiedenen Verfahrensschritten im Querschnitt. - Die
3 zeigt im Querschnitt einen Halbleiterkörper1 , auf den zunächst eine untere Begrenzungsschicht3 , zum Beispiel eine erste Oxidschicht, und eine Speicherschicht4 , zum Beispiel eine Nitridschicht, aufgebracht worden sind. Es wird dann statt der oberen Begrenzungsschicht zunächst eine Opferschicht10 aufgebracht, für die insbesondere ein abgeschiedenes Oxid unter Einsatz von TEOS (Tetraethylorthosilikat), DCS (Dichlorsilan), HCS (Hexachlorsilan) oder dergleichen oder ein HDP-Oxid (high density plasma) geeignet ist. In einem nachfolgenden Fotolithographieschritt werden dann in dieser Schichtfolge Öffnungen im Bereich der herzustellenden vergrabenen Bitleitungen hergestellt. Danach wird Polysilizium11 abgeschieden, mit dem die Öffnungen gefüllt werden. - Gemäß dem Querschnitt der
4 können vor dem Abscheiden des Polysiliziums11 zunächst an den Wänden der Öffnungen8 Spacer12 hergestellt werden, um die Grabenweite genau einzustellen. - Das Polysilizium
11 wird während der Abscheidung oder anschließend elektrisch leitend dotiert, was insbesondere mit Arsen als Dotierstoff geschehen kann. Entsprechend der Darstellung der5 wird das Polysilizium11 auf einen restlichen Anteil13 rückgeätzt. Die Opferschicht10 wird dann entfernt, wobei die Nitridschicht4 als Ätzstoppschicht dient. - Es wird dann auf der Oberfläche der Anordnung die obere Begrenzungsschicht
5 , zum Beispiel eine zweite Oxidschicht, aufgebracht, so dass sich die in der6 im Querschnitt dargestellte Struktur ergibt. Dazu wird in dem Beispiel vorzugsweise eine Nassoxidation vorgenommen, damit eine obere Schichtlage der Nitridschicht mit oxidiert wird. Im Fall einer trockenen Oxidation muss die gesamte zweite Oxidschicht gesondert aufgebracht werden. In diesem Verfahrensschritt der Oxidation wird der restliche Anteil13 des Polysiliziums stärker oxidiert, so dass der relativ dicke Oxidbereich6 entsteht. Der Dotierstoff diffundiert außerdem aus dem Polysilizium in das Halbleitermaterial des Halbleiterkörpers1 und bildet dort den eingezeichneten Diffusionsbereich14 , der eine geringere seitliche Ausdehnung aufweist als ein nach dem Stand der Technik hergestellter dotierter Bereich2 , der für die vergrabene Bitleitung vorgesehen ist. Vorzugsweise wird ein Rest15 des Polysiliziums über dem Diffusionsbereich14 stehen gelassen, damit auf den vergrabenen Bitleitungen eine dünne Schicht einer gleichmäßig hohen Dotierstoffkonzentration vorhanden ist. In dem Diffusionsbereich14 stellt sich nämlich infolge der Diffusion ein Gauß-Profil des Dotierstoffes ein. Für ein nachfolgendes Aufbringen der Anschlusskontakte über den vergrabenen Bitleitungen ist daher ein restlicher Polysiliziumstreifen gleichmäßiger Dotierstoffkonzentration von Vorteil. Es ist aber auch möglich, das Polysilizium vollständig aufzuoxidieren. Der Oxidationsprozess kann im Prinzip sogar soweit fortgesetzt werden, dass auch ein Anteil des Halbleiterkörpers1 mit oxidiert wird. Die vergrabenen Bitleitungen werden dann ausschließlich durch den jeweiligen Diffusionsbereich14 gebildet. Das erste Ausführungsbeispiel ist aber aus den genannten Gründen bevorzugt. Ein verbleibender Polysiliziumstreifen hat außerdem den Vorteil, dass der Bahnwiderstand der Bitleitungen geringer ist. - Mit diesem Verfahren ist es möglich, die Eigenschaften der SONOS-Zellen über einen weiteren Bereich genau einzustellen. Insbesondere bei Verwendung der Spacer
12 gemäß4 ist es möglich, die Position der Junctions der vergrabenen Bitleitung und der Kante der Gate-Elektrode sehr genau zueinander einzustellen. Unter Einsatz dieses Verfahrens ist es möglich, den Maßstab der Technologie unter 170 nm zu reduzieren (shrinkage). - Eine andere Möglichkeit, den Oxidbereich
6 über der vergrabenen Bitleitung ausreichend breit herzustellen, sieht statt der Diffusion des Dotierstoffes in die Bitleitung eine laterale Rückätzung der Speicherschicht4 , zum Beispiel der Nitridschicht, vor. Gemäß dem in der7 dargestellten Querschnitt werden auch bei dieser Variante des Verfahrens auf den Halbleiterkörper1 zunächst die untere Begrenzungsschicht3 , zum Beispiel eine erste Oxidschicht, die Speicherschicht4 , zum Beispiel eine Nitridschicht, und die Opferschicht10 aufgebracht. Unter Verwendung einer geeigneten Fotolithographie werden die Öffnungen hergestellt, durch die hindurch Dotierstoff zur Ausbildung von Implantationsberei chen9 eingebracht wird. Die Öffnungen können bis auf den Halbleiterkörper1 hinab ausgebildet werden; es kann statt dessen eine dünne restliche Schichtlage der unteren Begrenzungsschicht3 wie in der7 dargestellt auf dem Halbleitermaterial gelassen werden. Als Opferschicht ist hier ebenfalls ein abgeschiedenes Oxid (TEOS) besonders geeignet. - Die untere Begrenzungsschicht
3 , die Speicherschicht4 und die Opferschicht10 werden dann, wie in der8 dargestellt, isotrop rückgeätzt, so dass in etwa die schrägen Flanken16 beidseitig des Implantationsbereiches9 entstehen. Als Ätzmittel ist in dem angegebenen Beispiel insbesondere eine gepufferte Lösung aus HF und Ethylenglykol geeignet, da mit diesem Ätzmittel das Nitrid der Speicherschicht und das Oxid etwa, gleich stark geätzt werden. Die untere Begrenzungsschicht3 und die Speicherschicht4 werden so um einen Abstand D von dem Implantationsbereich9 zurückgesetzt. - Die in der
9 im Querschnitt dargestellte Struktur erhält man durch eine anschließende Oxidation des jetzt freiliegenden Halbleitermateriales an der Oberseite des Halbleiterkörpers1 . Wie aus dem in der9 dargestellten Querschnitt im Vergleich zu dem entsprechenden Querschnitt der2 hervorgeht, kann mit diesem Verfahren im Unterschied zu dem Stand der Technik ein Oxidbereich6 hergestellt werden, der den dotierten Bereich2 der vergrabenen Bitleitung fast auf voller Breite abdeckt, so dass die Junctions21 des dotierten Bereiches2 allenfalls knapp unter die Ränder der Speicherschicht4 reichen. Die seitlichen Anteile20 des dotierten Bereiches befinden sich größtenteils unterhalb des Oxidbereiches6 . Damit ergibt sich eine bessere elektrische Isolation gegenüber den seitlich des dotierten Bereiches2 auf der Oberseite der oberen Begrenzungsschicht5 aufzubringenden Gate-Elektroden. Auch mit dieser Variante des Verfahrens lässt sich daher die relative Position der Junctions und der Kanten der Gate-Elektrode sehr genau in der gewünschten Weise einstellen. -
- 1
- Halbleiterkörper
- 2
- dotierter Bereich
- 3
- untere Begrenzungsschicht
- 4
- Speicherschicht
- 5
- obere Begrenzungsschicht
- 6
- Oxidbereich
- 7
- Maske
- 8
- Öffnung
- 9
- Implantationsbereich
- 10
- Opferschicht
- 11
- Polysilizium
- 12
- Spacer
- 13
- restlicher Anteil des Polysiliziums
- 14
- Diffusionsbereich
- 15
- Rest des Polysiliziums
- 16
- Flanke
- 20
- seitlicher Anteil des dotierten Bereiches
- 21
- Junction
- D
- Abstand
Claims (5)
- Verfahren zur Herstellung einer vergrabenen Bitleitung für einen Halbleiterspeicher, bei dem in einem Halbleiterkörper (
1 ) streifenförmige dotierte Bereiche (2 ) parallel in Abständen zueinander hergestellt werden, die als Bitleitungen und als Source-/Drain-Bereiche eines jeweiligen Speichertransistors vorgesehen sind, lateral zu diesen dotierten Bereichen (2 ) jeweils eine als Gate-Dielektrikum vorgesehene Schichtfolge aus einer unteren Begrenzungsschicht (3 ), einer Speicherschicht (4 ) und einer oberen Begrenzungsschicht (5 ) aufgebracht wird und jeweils auf der von dem Halbleiterkörper (1 ) abgewandten Seite eines dotierten Bereiches (2 ) ein Oxidbereich (6 ) ausgebildet wird, der dicker als die untere Begrenzungsschicht (3 ) ist, dadurch gekennzeichnet, dass vor der Herstellung der oberen Begrenzungsschicht (5 ) eine Opferschicht (10 ) aus einem gegenüber dem Material der Speicherschicht (4 ) und Polysilizium selektiv ätzbaren Material auf die Speicherschicht (4 ) aufgebracht wird, unter Verwendung einer Maske (7 ) Öffnungen (8 ) in der Opferschicht (10 ), der Speicherschicht (4 ) und der unteren Begrenzungsschicht (3 ) bis auf den Halbleiterkörper (1 ) reichend hergestellt werden, dotiertes Polysilizium (11 ) in die Öffnungen (8 ) eingebracht wird, die Opferschicht (10 ) entfernt wird und die obere Begrenzungsschicht (5 ) auf der Speicherschicht (4 ) hergestellt wird und zumindest ein Anteil des Polysiliziums oxidiert wird, um den Oxidbereich (6 ) zu bilden. - Verfahren zur Herstellung einer vergrabenen Bitleitung für einen Halbleiterspeicher, bei dem in einem Halbleiterkörper (
1 ) streifenförmige dotierte Bereiche (2 ) parallel in Abständen zueinander hergestellt werden, die als Bitleitungen und als Source-/Drain-Bereiche eines jeweiligen Speichertransistors vorgesehen sind, lateral zu diesen dotierten Bereichen (2 ) jeweils eine als Gate-Dielektrikum vorgesehene Schichtfolge aus einer unteren Begrenzungsschicht (3 ), einer Speicherschicht (4 ) und einer oberen Begrenzungsschicht (5 ) aufgebracht wird und jeweils auf der von dem Halbleiterkörper (1 ) abgewandten Seite eines dotierten Bereiches (2 ) ein Oxidbereich (6 ) ausgebildet wird, der dicker als die untere Begrenzungsschicht (3 ) ist, dadurch gekennzeichnet, dass vor der Herstellung der oberen Begrenzungsschicht (5 ) eine Opferschicht (10 ) auf die Speicherschicht (4 ) aufgebracht wird, unter Verwendung einer Maske (7 ) Öffnungen (8 ) in der Opferschicht (10 ), der Speicherschicht (4 ) und der unteren Begrenzungsschicht (3 ) hergestellt werden, durch diese Öffnungen (8 ) Dotierstoff in Implantationsbereiche (9 ) des Halbleiterkörpers (1 ) eingebracht wird, seitliche Wände der Öffnungen (8 ) und die Oberseite der Opferschicht (10 ) rückgeätzt werden, wobei das Material der Opferschicht (10 ), der Speicherschicht (4 ) und der unteren Begrenzungsschicht (3 ) zumindest mit soweit übereinstimmenden Ätzraten abgetragen wird, dass glatte Flanken (16 ) an diesen Schichten gebildet werden, Reste der Opferschicht (10 ) selektiv zu dem Material der Speicherschicht (4 ) entfernt werden und die obere Begrenzungsschicht (5 ) auf der Speicherschicht (4 ) hergestellt wird und an einer freien Oberfläche des Halbleiterkörpers (1 ) jeweils zwischen den Flanken (16 ) ein Oxidbereich (6 ) gebildet wird. - Verfahren nach Anspruch 2, bei dem der Oxidationsprozess unter Wärmeeinwirkung so lange erfolgt, bis der in die Implantationsbereiche (
9 ) eingebrachte Dotierstoff zu einem von der Speicherschicht (4 ) überdeckten Anteil des Halbleiterkörpers (1 ) diffundiert ist. - Verfahren nach einem der Ansprüche 1 bis 3, bei dem die Opferschicht (
10 ) als abgeschiedenes Oxid hergestellt wird. - Verfahren nach einem der Ansprüche 1 bis 4, bei dem die Speicherschicht (
4 ) ein Material aus der Gruppe von Siliziumnitrid, Tantaloxid, Hafniumoxid, Hafniumsilikat, Titanoxid, Zirkonoxid, Aluminiumoxid und intrinsisch leitendem Silizium ist.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10232938A DE10232938B4 (de) | 2002-07-19 | 2002-07-19 | Verfahren zur Herstellung einer vergrabenen Bitleitung für einen Halbleiterspeicher |
CN03178661.8A CN1263120C (zh) | 2002-07-19 | 2003-07-18 | 半导体内存埋入式位线之制造方法 |
US10/623,843 US7074678B2 (en) | 2002-07-19 | 2003-07-21 | Method for fabricating a buried bit line for a semiconductor memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10232938A DE10232938B4 (de) | 2002-07-19 | 2002-07-19 | Verfahren zur Herstellung einer vergrabenen Bitleitung für einen Halbleiterspeicher |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10232938A1 true DE10232938A1 (de) | 2004-02-12 |
DE10232938B4 DE10232938B4 (de) | 2005-05-04 |
Family
ID=30128186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10232938A Expired - Fee Related DE10232938B4 (de) | 2002-07-19 | 2002-07-19 | Verfahren zur Herstellung einer vergrabenen Bitleitung für einen Halbleiterspeicher |
Country Status (3)
Country | Link |
---|---|
US (1) | US7074678B2 (de) |
CN (1) | CN1263120C (de) |
DE (1) | DE10232938B4 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7026220B1 (en) * | 2004-12-07 | 2006-04-11 | Infineon Technologies Ag | Method for production of charge-trapping memory devices |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4947222A (en) * | 1988-07-15 | 1990-08-07 | Texas Instruments Incorporated | Electrically programmable and erasable memory cells with field plate conductor defined drain regions |
US5168334A (en) * | 1987-07-31 | 1992-12-01 | Texas Instruments, Incorporated | Non-volatile semiconductor memory |
US5545907A (en) * | 1993-10-28 | 1996-08-13 | Sony Corporation | Semiconductor device and method of forming the same |
US5768192A (en) * | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
US5841163A (en) * | 1995-08-24 | 1998-11-24 | Samsung Electronics Co., Ltd. | Integrated circuit memory devices having wide and narrow channel stop layers |
US5966603A (en) * | 1997-06-11 | 1999-10-12 | Saifun Semiconductors Ltd. | NROM fabrication method with a periphery portion |
WO1999060631A1 (en) * | 1998-05-20 | 1999-11-25 | Saifun Semiconductors Ltd. | Nrom cell with improved programming, erasing and cycling |
US6011725A (en) * | 1997-08-01 | 2000-01-04 | Saifun Semiconductors, Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
US6172396B1 (en) * | 1998-02-03 | 2001-01-09 | Worldwide Semiconductor Manufacturing Corp. | ROM structure and method of manufacture |
US6242305B1 (en) * | 1999-10-25 | 2001-06-05 | Advanced Micro Devices, Inc. | Process for fabricating a bit-line using buried diffusion isolation |
US6326268B1 (en) * | 1999-10-25 | 2001-12-04 | Advanced Micro Devices, Inc. | Method of fabricating a MONOS flash cell using shallow trench isolation |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5627092A (en) * | 1994-09-26 | 1997-05-06 | Siemens Aktiengesellschaft | Deep trench dram process on SOI for low leakage DRAM cell |
KR100278647B1 (ko) * | 1996-10-05 | 2001-02-01 | 윤종용 | 불휘발성 메모리소자 및 그 제조방법 |
US5831301A (en) * | 1998-01-28 | 1998-11-03 | International Business Machines Corp. | Trench storage dram cell including a step transfer device |
KR100327123B1 (ko) * | 1998-03-30 | 2002-08-24 | 삼성전자 주식회사 | 디램셀캐패시터의제조방법 |
US6501131B1 (en) * | 1999-07-22 | 2002-12-31 | International Business Machines Corporation | Transistors having independently adjustable parameters |
US6436766B1 (en) * | 1999-10-29 | 2002-08-20 | Advanced Micro Devices, Inc. | Process for fabricating high density memory cells using a polysilicon hard mask |
KR100363840B1 (ko) * | 1999-12-27 | 2002-12-06 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
US6261924B1 (en) * | 2000-01-21 | 2001-07-17 | Infineon Technologies Ag | Maskless process for self-aligned contacts |
US6566219B2 (en) * | 2000-09-22 | 2003-05-20 | Infineon Technologies Ag | Method of forming a self aligned trench in a semiconductor using a patterned sacrificial layer for defining the trench opening |
US6468865B1 (en) * | 2000-11-28 | 2002-10-22 | Advanced Micro Devices, Inc. | Method of simultaneous formation of bitline isolation and periphery oxide |
DE10129958B4 (de) * | 2001-06-21 | 2006-07-13 | Infineon Technologies Ag | Speicherzellenanordnung und Herstellungsverfahren |
US6429068B1 (en) * | 2001-07-02 | 2002-08-06 | International Business Machines Corporation | Structure and method of fabricating embedded vertical DRAM arrays with silicided bitline and polysilicon interconnect |
TW521403B (en) * | 2001-12-10 | 2003-02-21 | Macronix Int Co Ltd | Method for producing nitride ROM (NROM) |
-
2002
- 2002-07-19 DE DE10232938A patent/DE10232938B4/de not_active Expired - Fee Related
-
2003
- 2003-07-18 CN CN03178661.8A patent/CN1263120C/zh not_active Expired - Fee Related
- 2003-07-21 US US10/623,843 patent/US7074678B2/en not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5168334A (en) * | 1987-07-31 | 1992-12-01 | Texas Instruments, Incorporated | Non-volatile semiconductor memory |
US4947222A (en) * | 1988-07-15 | 1990-08-07 | Texas Instruments Incorporated | Electrically programmable and erasable memory cells with field plate conductor defined drain regions |
US5545907A (en) * | 1993-10-28 | 1996-08-13 | Sony Corporation | Semiconductor device and method of forming the same |
US5841163A (en) * | 1995-08-24 | 1998-11-24 | Samsung Electronics Co., Ltd. | Integrated circuit memory devices having wide and narrow channel stop layers |
US5768192A (en) * | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
US5966603A (en) * | 1997-06-11 | 1999-10-12 | Saifun Semiconductors Ltd. | NROM fabrication method with a periphery portion |
US6011725A (en) * | 1997-08-01 | 2000-01-04 | Saifun Semiconductors, Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
US6172396B1 (en) * | 1998-02-03 | 2001-01-09 | Worldwide Semiconductor Manufacturing Corp. | ROM structure and method of manufacture |
WO1999060631A1 (en) * | 1998-05-20 | 1999-11-25 | Saifun Semiconductors Ltd. | Nrom cell with improved programming, erasing and cycling |
US6242305B1 (en) * | 1999-10-25 | 2001-06-05 | Advanced Micro Devices, Inc. | Process for fabricating a bit-line using buried diffusion isolation |
US6326268B1 (en) * | 1999-10-25 | 2001-12-04 | Advanced Micro Devices, Inc. | Method of fabricating a MONOS flash cell using shallow trench isolation |
Also Published As
Publication number | Publication date |
---|---|
CN1263120C (zh) | 2006-07-05 |
CN1495886A (zh) | 2004-05-12 |
US7074678B2 (en) | 2006-07-11 |
US20040018686A1 (en) | 2004-01-29 |
DE10232938B4 (de) | 2005-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4220497B4 (de) | Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung | |
DE3037431C2 (de) | ||
DE19747776C2 (de) | Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung | |
DE4114344C2 (de) | Herstellungsverfahren und Aufbau einer nicht-flüchtigen Halbleiterspeichereinrichtung mit einer Speicherzellenanordnung und einem peripheren Schaltkreis | |
DE3525418A1 (de) | Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung | |
DE2502235A1 (de) | Ladungskopplungs-halbleiteranordnung | |
DE10038877A1 (de) | Speicherzelle und Herstellungsverfahren | |
DE10235793B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung (MOS-Transistor) | |
DE10341062A1 (de) | Gate-Strukturen bei nicht-flüchtigen Speichervorrichtungen mit gekrümmten Seitenwänden, die unter Verwendung von Sauerstoffkanälen ausgebildet sind, und Verfahren zum Ausbilden derselben | |
DE4312468C2 (de) | Dynamische Speicherzelle mit wahlfreiem Zugriff und Verfahren zu ihrer Herstellung | |
DE19941401C1 (de) | Verfahren zur Herstellung einer DRAM-Zellenanordnung | |
DE10231966A1 (de) | Feldeffekttransistor, zugehörige Verwendung und zugehöriges Herstellungsverfahren | |
WO2004025731A2 (de) | Verfahren zur herstellung von sonos-speicherzellen, sonos-speicherzelle und speicherzellenfeld | |
EP1518277B1 (de) | Verfahren zur herstellung eines nrom-speicherzellenfeldes | |
DE4130890A1 (de) | Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur | |
WO2000008682A1 (de) | Verfahren zum herstellen einer speicherzelle | |
DE102004013926B4 (de) | Trenchspeicherstruktur und Verfahren zum Ausbilden eines selbstjustierenden Buried-Strap-Kontakts unter Verwendung von dotiertem HDP-Oxid | |
EP0945902A1 (de) | MOS-Transistor für DRAM-Speicherzelle und Herstellverfahren dafür | |
DE10242145B4 (de) | Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren | |
DE10225410A1 (de) | Verfahren zur Herstellung von NROM-Speicherzellen mit Grabentransistoren | |
DE10232938B4 (de) | Verfahren zur Herstellung einer vergrabenen Bitleitung für einen Halbleiterspeicher | |
DE10228547C1 (de) | Verfahren zur Herstellung eines vergrabenen Strap-Kontakts in einer Speicherzelle | |
EP1623459B1 (de) | Bitleitungsstruktur sowie verfahren zu deren herstellung | |
DE102007014115B3 (de) | Integrierte Schaltung und Verfahren zu deren Herstellung | |
DE102006030015B4 (de) | Verfahren zur Herstellung von Speicherbauelementen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |