DE10230712A1 - Elektronikeinheit - Google Patents

Elektronikeinheit Download PDF

Info

Publication number
DE10230712A1
DE10230712A1 DE10230712A DE10230712A DE10230712A1 DE 10230712 A1 DE10230712 A1 DE 10230712A1 DE 10230712 A DE10230712 A DE 10230712A DE 10230712 A DE10230712 A DE 10230712A DE 10230712 A1 DE10230712 A1 DE 10230712A1
Authority
DE
Germany
Prior art keywords
polymer layer
layer
carrier
unit according
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10230712A
Other languages
English (en)
Other versions
DE10230712B4 (de
Inventor
Waldemar Brinkis
Erich Mattmann
Bernd Thyzel
Klaus Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Continental Automotive GmbH
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE10230712A priority Critical patent/DE10230712B4/de
Priority to US10/615,134 priority patent/US7453145B2/en
Priority to JP2003193666A priority patent/JP2004048013A/ja
Publication of DE10230712A1 publication Critical patent/DE10230712A1/de
Application granted granted Critical
Publication of DE10230712B4 publication Critical patent/DE10230712B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

Die Erfindung bezieht sich auf eine Elektronikeinheit mit einem niedrig schmelzenden metallischen Träger 1, auf dem eine Isolierschicht, auf der Isolierschicht ein Leiterbahnsystem und auf dem Leiterbahnsystem elektronische Leistungsbauelemente angeordnet sind. Die Isolierschicht ist eine gesinterte elektrisch isolierende Polymerschicht 3, auf der das aus einer gesinterten Glasfritte mit Edelmetallfüllung bestehende Leiterbahnsystem angeordnet ist.

Description

  • Die Erfindung bezieht sich auf eine Elektronikeinheit mit einem niedrigschmelzenden metallischen Träger, auf dem eine Isolierschicht, auf der Isolierschicht ein Leiterbahnsystem und auf dem Leiterbahnsystem elektronische Leistungsbauelemente angeordnet sind.
  • Bei derartigen Elektronikeinheiten ist es bekannt, das Leiterbahnsystem mittels einem Wärmeübertragungsmedium wie einer Wärmeleitpaste oder einem Wärmeleitkleber thermisch an den als Kühlkörper dienenden Träger anzubinden. Zur Abfuhr der von den Leistungsbauelementen erzeugten Wärme ist dabei sowohl der Wärmeübergang des Wärmeübertragungsmediums als auch der des Trägers zu berücksichtigen. Da die Wärmeübertragungsmedien den größten Anteil am Wärmewiderstand der Elektronikeinheit aufweisen, ist die erzielbare Wärmeabfuhr so beschränkt, dass sie für Präzisionselektroniken weitgehend unzureichend ist.
  • Aufgabe der Erfindung ist es daher eine Elektronikeinheit und ein Verfahren zur Herstellung einer Elektronikeinheit zu schaffen, die bei einfachem Aufbau und leichter Herstellbarkeit eine gute Wärmeabfuhr der von den Leistungsbauelementen erzeugten Wärme ermöglicht.
  • Diese Aufgabe wird bei einer Elektronikeinheit dadurch erreicht, dass die Isolierschicht eine gesinterte elektrisch isolierende Polymerschicht ist, auf der das aus einer gesinterten Glasfritte mit Edelmetallfüllung bestehende Leiterbahnsystem angeordnet ist.
  • Durch diese Ausbildung wird ein derart guter Wärmeübergang von den Leistungsbauelementen zum Träger und von dem Träger zur Umgebung erreicht, dass die für Präzisionselektroniken erforderliche Abfuhr der von den Leistungsbauelementen erzeugten Wärme gewährleistet wird.
  • Dabei können die Polymerschicht und das Leiterbahnsystem problemlos nicht nur auf planen sondern auch auf dreidimensionalen Oberflächen des Trägers angeordnet werden. Polymerschicht und Leiterbahnsystem können dabei über verschiedene Ebenen wie Schrägen und Rundungen geführt und entsprechend auch die Leistungsbauelemente an den unterschiedlichsten Stellen des Trägers platziert werden.
  • Die Schichten dieses Schichtensystems sind sowohl direkt oder in einem Transferverfahren mit wenigen Arbeitsgängen auf den Träger aufbringbar.
  • Irgendwelche Vorbehandlungen der Trägeroberfläche wie z.B. eine chemische Vorbehandlung sind nicht erforderlich.
  • Vorteilhaft ist es, wenn die Edelmetallfüllung eine silber- oder silberhaltige Füllung ist.
  • Ist die Glasfritte eine niederschmelzende Glasfritte, insbesondere mit einem deutlich niedrigeren Schmelzpunkt als dem Schmelzpunkt des Materials des Trägers, so kann die Glasfritte problemlos auf den Träger aufgesintert werden.
  • Der metallische Träger besteht vorzugsweise aus einem Material mit einem Schmelzpunkt < 600 °C. Dabei ist es einfach herstellbar und gut wärmeableitend, wenn der Träger aus Aluminium oder einer Aluminiumlegierung besteht.
  • Zur Verstärkung der Wärmeabfuhr an die Umgebung kann der Träger Kühlrippen aufweisen.
  • Die Leistungsbauelemente können Leistungshalbleiterelemente und/oder Treiberbauelemente einer Treiberelektronik sein.
  • Darüber hinaus können zur Vervollständigung der Schaltung auf dem Leiterbahnsystem auch elektrische und/oder elektronische Bauelemente angeordnet sein.
  • Das dickschichtartige Leiterbahnsystem ermöglicht es, dass die Leistungsbauelemente und/oder elektrischen und/oder elektronischen Bauelemente durch Löten und/oder durch Bonden leitend mit dem Leiterbahnsystem verbunden sind.
  • Die elektrisch isolierende Polymerschicht besitzt vorzugsweise eine Dicke von etwa > 20 μm. Dabei sollte die Polymerschicht möglichst homogen sein und keine Poren oder Luftblasen aufweisen.
  • Um auf einer geringen Fläche des Trägers eine umfangreiche Elektronik anordnen zu können, kann auf dem Leiterbahnsystem und den elektronischen Leistungsbauelementen eine weitere aus einem gesinterten Polymer bestehende Isolierschicht angeordnet sein, auf der ein weiteres aus einer gesinterten Glasfritte mit Edelmetallfüllung bestehendes Leiterbahnsystem angeordnet ist, auf dem weitere elektronische Leistungsbauelemente angeordnet sind.
  • Auf die gleiche Weise können auch noch weitere aus Polymerschicht und Leiterbahnsystem bestehende Schichtensysteme aufgebracht sein.
  • Bei einem Verfahren wird die Aufgabe dadurch gelöst, dass auf den Träger eine elektrisch isolierende Polymerschicht aufgebracht, getrocknet und in einem Temperaturprozess gesintert wird, dass das Leiterbahnsystem als Pastensystem aus niederschmelzender Glasfritte mit Edelmetallfüllung auf die Polymerschicht aufgebracht, getrocknet und in einem Temperaturprozess gesintert wird und dass danach die elektronischen Leistungsbauelemente leitend auf dem Leiterbahnsystem angeordnet werden.
  • Dabei erfolgt der Sinterprozeß derart kontrolliert, dass die Polymerschicht nicht verbrennt, sondern die chemischphysikalischen Eigenschaften des polymeren Grundmaterials erhalten bleiben. Somit bleibt dabei nicht nur die isolierende Eigenschaft der Polymerschicht bestehen, sondern es wird auch die Leitfähigkeit des Leiterbahnsystems hergestellt.
  • Das Aufdrucken insbesondere im Siebdruckverfahren von Polymerschicht und Leiterbahnsystem ist einfach und kostengünstig durchführbar.
  • Zur Reduzierung der Arbeitsgänge können die Temperaturprozesse zum Sintern der Polymerschicht und zum Sintern des Leiterbahnsystems als ein gemeinsamer Sinterprozess erfolgen.
  • Der Trockenprozess der Polymerschicht und/oder des Leiterbahnsystems erfolgt vorzugsweise bei einer Temperatur von etwa 150 °C.
  • Dabei können die Lösungsmittel aus der Polymerschicht und dem Material des Leiterbahnsystems ausdampfen.
  • Der Temperaturprozess zum Sintern der Polymerschicht erfolgt vorzugsweise bei einer Temperatur von etwa 200 °C und dauert etwa eine Stunde.
  • Zum einfachen Aufbringen des Schichtensystems im Transferverfahren kann auf einen flexiblen Träger ein Schichtverbund aus einer elektrisch isolierenden Polymerschicht sowie aus einem auf der Polymerschicht angeordneten Leiterbahnsystem, das als Pastensystem aus niedrigschmelzender Glasfritte mit Edelmetallfüllung besteht, aufgebracht und getrocknet werden, der Schichtenverbund mit der Polymerschicht auf dem Träger aufliegend auf den Träger aufgebracht und der flexible Träger vom Schichtenverbund getrennt werden sowie der Schichtenverbund in einem Temperaturprozess auf den Träger aufgesintert werden.
  • Erfolgt auf kontrollierte Weise der Temperaturprozess zum Sintern der Polymerschicht und/oder zum Sintern des Schichtensystems oder zum Sintern des Schichtenverbundes bei einer Temperatur zwischen etwa 450°C und 550°C, vorzugsweise bei etwa 500°C, so bleibt die Polymerschicht und ihre Isoliereigenschaft bestehen, während das Material des Leiterbahnsystems elektrisch leitend wird.
  • Die elektronischen Leistungsbauelemente und/oder elektrischen und/oder elektronischen Bauelemente können in einfacher Weise durch Löten und/oder durch Bonden und/oder durch Leitkleben leitend auf dem Leiterbahnsystem angeordnet werden.
  • Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Die einzige Figur der Zeichnung zeigt eine Querschnittsansicht einer Elektronikeinheit.
  • Die dargestellte Elektronikeinheit weist einen Träger 1 aus Aluminium auf, der auf seiner einen Seite mit Kühlrippen 2 versehen ist.
  • Auf der den Kühlrippen 2 entgegengesetzten Oberfläche ist eine elektrisch isolierende Polymerschicht 3 mit einer Dicke von 20 μm im Siebdruck aufgedruckt und gesintert.
  • Ebenfalls im Siebdruck ist anschließend auf die Polymerschicht 3 als Pastensystem ein Leiterbahnsystem mit drei Leiterbahnen 4, 5 und 6 aus einer Glasfritte mit einer Silberfüllung aufgedruckt und anschließend gesintert worden, wobei innerhalb eines Bereichs der Leiterbahn 6 eine Widerstandsschicht 7 auf die Polymerschicht 3 aufgedruckt ist.
  • Auf der Leiterbahn 5 ist ein Leistungshalbleiterelement 8 angeordnet, das über einen Bonddraht 9 mit der Leiterbahn 4 verbunden ist.
  • Ein als SMD-Bauteil ausgebildetes elektronisches Bauteil 10 ist mit seiner ersten Kontaktfläche 11 mit der Leiterbahn 5 und mit seiner zweiten Kontaktfläche 12 mit der Leiterbahn 6 verlötet.
    •
    • 1
    Träger
    2
    Kühlrippen
    3
    Polymerschicht
    4
    Leiterbahn
    5
    Leiterbahn
    6
    Leiterbahn
    7
    Widerstandsschicht
    8
    Leistungshalbleiterelement
    9
    Bonddraht
    10
    elektronisches Bauteil
    11
    erste Kontaktseite
    12
    zweite Kontaktseite

Claims (18)

  1. Elektronikeinheit mit einem niedrigschmelzenden metallischen Träger, auf dem eine Isolierschicht, auf der Isolierschicht ein Leiterbahnsystem und auf dem Leiterbahnsystem elektronische Leistungsbauelemente angeordnet sind, dadurch gekennzeichnet, dass die Isolierschicht eine gesinterte elektrisch isolierende Polymerschicht (3) ist, auf der das aus einer gesinterten Glasfritte mit Edelmetallfüllung bestehende Leiterbahnsystem angeordnet ist.
  2. Elektronikeinheit nach Anspruch 1, dadurch gekennzeichnet, dass die Edelmetallfüllung eine Silber- oder silberhaltige Füllung ist.
  3. Elektronikeinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass die Glasfritte eine niederschmelzende Glasfritte ist.
  4. Elektronikeinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Träger (1) aus Aluminium oder einer Aluminiumlegierung besteht.
  5. Elektronikeinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Träger (1) Kühlrippen (2) aufweist .
  6. Elektronikeinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass die Leistungsbauelemente Leistungshalbleiterelemente (8) und/oder Treiberbauelemente sind.
  7. Elektronikeinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf dem Leiterbahn system elektrische und/oder elektronische Bauelemente angeordnet sind.
  8. Elektronikeinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Leistungsbauelemente und/oder elektrischen und/oder elektronischen Bauelemente durch Löten und/oder durch Bonden leitend mit den Leiterbahnsystem verbunden sind.
  9. Elektronikeinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektrisch isolierende Polymerschicht (3) eine Dicke von etwa >20 μm besitzt.
  10. Elektronikeinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf dem Leiterbahnsystem und den elektronischen Leistungsbauelementen eine weitere aus einem gesinterten Polymer bestehende Isolierschicht angeordnet ist, auf der ein weiteres aus einer gesinterten Glasfritte mit Edelmetallfüllung bestehendes Leiterbahnsystem angeordnet ist, auf dem weitere elektronische Leistungsbauelemente angeordnet sind.
  11. Verfahren zur Herstellung einer Elektronikeinheit nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass auf den Träger (1) eine elektrisch isolierende Polymerschicht (3) aufgebracht, getrocknet und in einem Temperaturprozess gesintert wird, dass das Leiterbahnsystem als Pastensystem aus niederschmelzender Glasfritte mit Edelmetallfüllung auf die Polymerschicht (3) aufgebracht, getrocknet und in einem Temperaturprozess gesintert wird und dass danach die elektronischen Leistungsbauelemente leitend auf dem Leiterbahnsystem angeordnet werden.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Temperaturprozesse zum Sintern der Polymerschicht (3) und zum Sintern des Leiterbahnsystems als ein gemeinsamer Sinterprozess erfolgen.
  13. Verfahren nach einem der Ansprüche 11 und 12 , dadurch gekennzeichnet, dass der Trockenprozess der Polymerschicht (3) und/oder des Leiterbahnsystems bei einer Temperatur von etwa 150 °C erfolgt.
  14. Verfahren nach einem der Ansprüche 11 bis 13 , dadurch gekennzeichnet, dass der Temperaturprozess zum Sintern der Polymerschicht (3) bei einer Temperatur von etwa 200°C erfolgt.
  15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass der Temperaturprozess zum Sintern der Polymerschicht (3) etwa eine Stunde erfolgt.
  16. Verfahren zur Herstellung einer Elektronikeinheit nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass auf einen flexiblen Träger ein Schichtverbund aus einer elektrisch isolierenden Polymerschicht sowie aus einem auf der Polymerschicht angeordneten Leiterbahnsystem, das als Pastensystem aus niedrigschmelzender Glasfritte mit Edelmetallfüllung besteht, aufgebracht und getrocknet wird, dass der Schichtenverbund mit der Polymerschicht auf dem Träger aufliegend auf den Träger aufgebracht und der flexible Träger vom Schichtenverbund getrennt wird und dass der Schichtenverbund in einem Temperaturprozess auf den Träger aufgesintert wird.
  17. Verfahren nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, dass der Temperaturprozess zum Sintern der Polymerschicht (3) und/oder zum Sintern des Schichtensystems oder zum Sintern des Schichtenverbundes bei einer Temperatur zwischen etwa 450°C und 550°C, vorzugsweise bei etwa 500°C erfolgt.
  18. Verfahren nach einem der Ansprüche 11 bis 17, dadurch gekennzeichnet, dass die elektronischen Leistungsbauelemente und/oder elektrischen und/oder elektronischen Bauelemente durch Löten und/oder durch Bonden und/oder durch Leitkleben leitend auf dem Leiterbahnsystem angeordnet werden.
DE10230712A 2002-07-08 2002-07-08 Elektronikeinheit mit einem niedrigschmelzenden metallischen Träger Expired - Fee Related DE10230712B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10230712A DE10230712B4 (de) 2002-07-08 2002-07-08 Elektronikeinheit mit einem niedrigschmelzenden metallischen Träger
US10/615,134 US7453145B2 (en) 2002-07-08 2003-07-08 Electronics unit
JP2003193666A JP2004048013A (ja) 2002-07-08 2003-07-08 エレクトロニクスユニット及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10230712A DE10230712B4 (de) 2002-07-08 2002-07-08 Elektronikeinheit mit einem niedrigschmelzenden metallischen Träger

Publications (2)

Publication Number Publication Date
DE10230712A1 true DE10230712A1 (de) 2004-02-12
DE10230712B4 DE10230712B4 (de) 2006-03-23

Family

ID=30128082

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10230712A Expired - Fee Related DE10230712B4 (de) 2002-07-08 2002-07-08 Elektronikeinheit mit einem niedrigschmelzenden metallischen Träger

Country Status (3)

Country Link
US (1) US7453145B2 (de)
JP (1) JP2004048013A (de)
DE (1) DE10230712B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019215793A1 (de) * 2019-10-14 2021-04-15 Vitesco Technologies GmbH Verdrahtungssubstrat für ein Halbleiterbauteil und Verfahren zur Herstellung eines Verdrahtungssubstrats

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4711792B2 (ja) * 2005-09-26 2011-06-29 三洋電機株式会社 回路装置
US7772036B2 (en) * 2006-04-06 2010-08-10 Freescale Semiconductor, Inc. Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1704881A1 (de) * 1967-04-20 1971-05-27 Philips Nv Verfahren zur Herstellung einer Platte mit flaechenhafter Verdrahtung
DE4129835A1 (de) * 1991-09-07 1993-03-11 Bosch Gmbh Robert Leistungselektroniksubstrat und verfahren zu dessen herstellung
DE4427112A1 (de) * 1994-07-30 1996-02-01 Kolbe & Co Hans Leiterplattenanordnung
DE69022130T2 (de) * 1989-06-23 1996-03-21 Nitto Boseki Co Ltd Transferblatt zur Herstellung einer gedruckten Leiterplatte durch Spritzguss und Verfahren zu deren Fertigung.
DE19700963A1 (de) * 1997-01-14 1998-07-16 Telefunken Microelectron Verfahren zur Herstellung eines Leistungsmoduls mit einer aktive Halbleiterbauelemente und passive Halbleiterbauelemente aufweisenden Schaltungsanordnung
US5785879A (en) * 1991-10-25 1998-07-28 Tdk Corporation Multilayer ceramic parts and method for making
JP2002097069A (ja) * 2000-09-26 2002-04-02 Soken Chem & Eng Co Ltd ペースト状無機粉体樹脂組成物及びその焼結体の形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3714709A (en) * 1970-07-06 1973-02-06 Rca Corp Method of manufacturing thick-film hybrid integrated circuits
JPS5933894A (ja) * 1982-08-19 1984-02-23 電気化学工業株式会社 混成集積用回路基板の製造法
US4724040A (en) * 1986-01-14 1988-02-09 Asahi Chemical Research Laboratory Co., Ltd. Method for producing electric circuits on a base boad
JPH0812801B2 (ja) * 1988-01-11 1996-02-07 株式会社日立製作所 ハイブリットｉｃ用基板とそれを用いたハイブリットｉｃ及びその装置
JPH05136304A (ja) * 1991-11-14 1993-06-01 Mitsubishi Electric Corp 半導体モジユール及びそれを用いたパワー制御装置
JP2677735B2 (ja) * 1992-05-22 1997-11-17 三菱電機株式会社 混成集積回路装置
JPH09246001A (ja) * 1996-03-08 1997-09-19 Matsushita Electric Ind Co Ltd 抵抗組成物およびこれを用いた抵抗器
US6617671B1 (en) * 1999-06-10 2003-09-09 Micron Technology, Inc. High density stackable and flexible substrate-based semiconductor device modules
JP2001185851A (ja) * 1999-12-24 2001-07-06 Kyocera Corp 多層基板の製法
DE10118384A1 (de) * 2001-04-12 2002-10-24 Siemens Ag Anordnung zur Kühlung eines Leistungs-Halbleiterelementes

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1704881A1 (de) * 1967-04-20 1971-05-27 Philips Nv Verfahren zur Herstellung einer Platte mit flaechenhafter Verdrahtung
DE69022130T2 (de) * 1989-06-23 1996-03-21 Nitto Boseki Co Ltd Transferblatt zur Herstellung einer gedruckten Leiterplatte durch Spritzguss und Verfahren zu deren Fertigung.
DE4129835A1 (de) * 1991-09-07 1993-03-11 Bosch Gmbh Robert Leistungselektroniksubstrat und verfahren zu dessen herstellung
US5785879A (en) * 1991-10-25 1998-07-28 Tdk Corporation Multilayer ceramic parts and method for making
DE4427112A1 (de) * 1994-07-30 1996-02-01 Kolbe & Co Hans Leiterplattenanordnung
DE19700963A1 (de) * 1997-01-14 1998-07-16 Telefunken Microelectron Verfahren zur Herstellung eines Leistungsmoduls mit einer aktive Halbleiterbauelemente und passive Halbleiterbauelemente aufweisenden Schaltungsanordnung
JP2002097069A (ja) * 2000-09-26 2002-04-02 Soken Chem & Eng Co Ltd ペースト状無機粉体樹脂組成物及びその焼結体の形成方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
HA, L. u.a.: Thermal Study of Additive Multilayer Circuitry on Polymer and Metal Substrates, in: Semiconductor Thermal Measurement and Management Symposium, 1998, Semi-Therm Proceedings 1998, Fourteenth Annual IEEE, S. 104-110 *
OBA, T. u.a.: Sintering Behavior of Silver with various Glass Frits, in: Electronic Manufacturing Technology Symposium, 1995, Proceedings of 1995 Japan International, 18th IEEE/CPMT International, S. 179-182
OBA, T. u.a.: Sintering Behavior of Silver with various Glass Frits, in: Electronic Manufacturing Technology Symposium, 1995, Proceedings of 1995 Japan International, 18th IEEE/CPMT International,S. 179-182 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019215793A1 (de) * 2019-10-14 2021-04-15 Vitesco Technologies GmbH Verdrahtungssubstrat für ein Halbleiterbauteil und Verfahren zur Herstellung eines Verdrahtungssubstrats
WO2021073985A1 (de) 2019-10-14 2021-04-22 Vitesco Technologies GmbH Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils

Also Published As

Publication number Publication date
DE10230712B4 (de) 2006-03-23
JP2004048013A (ja) 2004-02-12
US7453145B2 (en) 2008-11-18
US20050254220A1 (en) 2005-11-17

Similar Documents

Publication Publication Date Title
DE2132939A1 (de) Verfahren zum Herstellen von Dickfilm-Hybridschaltungen
DE19646369A1 (de) Keramische Mehrlagenschaltung und Verfahren zu ihrer Herstellung
DE112008002559T5 (de) Drahtlose Halbleiterbaugruppe für effiziente Wärmeabfuhr
EP0841668B1 (de) Elektrischer Widerstand und Verfahren zu seiner Herstellung
DE4132947C2 (de) Elektronische Schaltungsanordnung
DE8908678U1 (de) Leistungsbaugruppe
DE102011076774A1 (de) Baugruppe mit einem Träger und einem Kühlkörper
DE69733806T2 (de) Verfahren zum befestigen eines elektrischen kontakts auf einer keramikschicht und ein auf diese weise gefertigtes widerstandselement
EP0555668B1 (de) Leiterkarte für eine Leistungshalbleiter aufweisende Leistungselektronikschaltung
DE102011076773A1 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE10230712A1 (de) Elektronikeinheit
DE3444699A1 (de) Elektrisches leistungsbauteil
DE102004047725A1 (de) Sensorvorrichtung
DE102011084303A1 (de) Verfahren zur Herstellung eines Trägers für eine leistungselektronische Baugruppe und Träger für eine solche Baugruppe
DE1465736B2 (de) Funktionsblock, insbesondere für datenverarbeitende Anlagen
DE202015001441U1 (de) Leistungshalbleitermodul mit kombinierten Dickfilm- und Metallsinterschichten
DE102016107493B4 (de) Trägersystem, Verfahren zu seiner Herstellung und Verwendung desselben
DE102006001188A1 (de) Anordnung zur Kühlung von Leistungsbauelementen auf Leiterplatten und Verfahren zur Herstellung derselben
EP1249869A2 (de) Anordnung zur Kühlung eines Leistungs-Halbleiterelementes
DE10148751A1 (de) Verfahren zur Herstellung einer Elektronikeinheit sowie Elektronikeinheit
AT511498B1 (de) Temperatursensoren mit Flip-Chips
DE102011083911A1 (de) Elektronische Baugruppe mit hochtemperaturstabilem Substratgrundwerkstoff
EP0790644B1 (de) Verfahren zum Herstellen elektrischer Schaltkreise
EP3317888B1 (de) Verfahren zur herstellung eines elektrischen bauelements
DE10155347A1 (de) Verfahren zur Herstellung einer Elektronikeinheit sowie Elektronikeinheit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: CONTINENTAL AUTOMOTIVE GMBH, 30165 HANNOVER, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee