DE10230135B4 - Verfahren und System zur Erstellung eines Entwurfs und Sicherstellen der Verbindung mehrerer gedruckter Schaltungsplatinen - Google Patents

Verfahren und System zur Erstellung eines Entwurfs und Sicherstellen der Verbindung mehrerer gedruckter Schaltungsplatinen Download PDF

Info

Publication number
DE10230135B4
DE10230135B4 DE10230135A DE10230135A DE10230135B4 DE 10230135 B4 DE10230135 B4 DE 10230135B4 DE 10230135 A DE10230135 A DE 10230135A DE 10230135 A DE10230135 A DE 10230135A DE 10230135 B4 DE10230135 B4 DE 10230135B4
Authority
DE
Germany
Prior art keywords
connection
circuit board
printed circuit
design
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10230135A
Other languages
German (de)
English (en)
Other versions
DE10230135A1 (de
Inventor
Michael John Loveland Erickson
Paul J. Fort Collins Mantey
John S. Fort Collins Atkinson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of DE10230135A1 publication Critical patent/DE10230135A1/de
Application granted granted Critical
Publication of DE10230135B4 publication Critical patent/DE10230135B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
DE10230135A 2001-07-24 2002-07-04 Verfahren und System zur Erstellung eines Entwurfs und Sicherstellen der Verbindung mehrerer gedruckter Schaltungsplatinen Expired - Fee Related DE10230135B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/911997 2001-07-24
US09/911,997 US6629307B2 (en) 2001-07-24 2001-07-24 Method for ensuring correct pin assignments between system board connections using common mapping files

Publications (2)

Publication Number Publication Date
DE10230135A1 DE10230135A1 (de) 2003-04-03
DE10230135B4 true DE10230135B4 (de) 2006-04-20

Family

ID=25431238

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10230135A Expired - Fee Related DE10230135B4 (de) 2001-07-24 2002-07-04 Verfahren und System zur Erstellung eines Entwurfs und Sicherstellen der Verbindung mehrerer gedruckter Schaltungsplatinen

Country Status (3)

Country Link
US (2) US6629307B2 (https=)
JP (1) JP2003076731A (https=)
DE (1) DE10230135B4 (https=)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007026942A1 (de) * 2007-06-12 2009-06-04 Rohde & Schwarz Gmbh & Co. Kg Verfahren und Vorrichtung zum Entwerfen und Fertigen von Kabelbäumen

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7039892B2 (en) * 2001-07-24 2006-05-02 Hewlett-Packard Development Company, L.P. Systems and methods for ensuring correct connectivity between circuit designs
EP1717910B1 (en) 2005-04-27 2011-12-14 LG Electronics Inc. Mobile communications terminal using multi-functional socket and method thereof
US20070061764A1 (en) * 2005-09-15 2007-03-15 Interntional Business Machines Corporation Keyword-based connectivity verification
EP2073133B1 (en) * 2006-10-11 2020-05-06 Zuken Inc. Electric information processing method for cad system, device thereof, program, and computer-readable storage medium
EP1930825A3 (en) * 2006-12-04 2011-06-29 Fujitsu Limited Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method
EP1930830A3 (en) * 2006-12-04 2011-06-29 Fujitsu Limited Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, and printed-circuit-board manufacturing method
US7904863B2 (en) * 2006-12-04 2011-03-08 Fujitsu Limited Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method
US8176457B2 (en) * 2006-12-04 2012-05-08 Fujitsu Limited Apparatus and method updating diagram of circuit based on pin swap performed in package design with respect to PLD
CN101196945B (zh) * 2006-12-04 2010-06-02 富士通株式会社 电路设计支持装置及方法、印刷电路板制造方法
US8255844B2 (en) * 2006-12-04 2012-08-28 Fujitsu Limited Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, printed-circuit-board manufacturing method, circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method
US8438524B1 (en) * 2009-12-30 2013-05-07 Cadence Design Systems, Inc. Hierarchical editing of printed circuit board pin assignment
CN102063554B (zh) * 2011-01-17 2012-10-03 浪新微电子系统（上海）有限公司 Pcb设计平台
US8261226B1 (en) * 2011-07-20 2012-09-04 International Business Machines Corporation Network flow based module bottom surface metal pin assignment
JP5989655B2 (ja) * 2011-10-20 2016-09-07 株式会社図研 マルチボード設計装置、マルチボード設計方法、プログラムおよびコンピューター読み取り可能な記録媒体
JP2014032584A (ja) * 2012-08-06 2014-02-20 Fujitsu Ltd 部品置換のための情報処理方法及び装置
CN103745050B (zh) * 2013-12-27 2016-09-14 北京亚科鸿禹电子有限公司 一种管脚映射方法和系统
CN104021258B (zh) * 2014-06-24 2017-08-25 浪潮电子信息产业股份有限公司 一种抑制平面谐振的pcb设计方法
DE102020121614B4 (de) * 2020-08-18 2022-05-25 Lisa Dräxlmaier GmbH Elektrische Verbindungsanordnung zum Anschließen von frei konfigurierbaren elektrischen Komponenten in einem Fahrzeug
CN121580939A (zh) * 2026-01-21 2026-02-27 巨霖科技(上海)有限公司 多板电路仿真方法、系统、计算机设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3514264A1 (de) * 1985-04-19 1986-10-23 Wilhelm Sedlbauer GmbH Fabrik für Feinmechanik und Elektronik, 8000 München Vielfachschaltelement zum verbinden einer mehrzahl von mehrfachbussen
DE19826645C2 (de) * 1997-12-02 2001-02-08 Fujitsu Ltd Automatisches Verdrahtungsverbindungsgerät

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4613941A (en) * 1985-07-02 1986-09-23 The United States Of America As Represented By The Secretary Of The Army Routing method in computer aided customization of a two level automated universal array
JPH02245840A (ja) * 1989-03-20 1990-10-01 Fujitsu Ltd 記憶装置
US5502621A (en) * 1994-03-31 1996-03-26 Hewlett-Packard Company Mirrored pin assignment for two sided multi-chip layout
US5841664A (en) * 1996-03-12 1998-11-24 Avant| Corporation Method for optimizing track assignment in a grid-based channel router
GB2318664B (en) * 1996-10-28 2000-08-23 Altera Corp Embedded logic analyzer for a programmable logic device
US6009256A (en) * 1997-05-02 1999-12-28 Axis Systems, Inc. Simulation/emulation system and method
US7039892B2 (en) * 2001-07-24 2006-05-02 Hewlett-Packard Development Company, L.P. Systems and methods for ensuring correct connectivity between circuit designs

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3514264A1 (de) * 1985-04-19 1986-10-23 Wilhelm Sedlbauer GmbH Fabrik für Feinmechanik und Elektronik, 8000 München Vielfachschaltelement zum verbinden einer mehrzahl von mehrfachbussen
DE19826645C2 (de) * 1997-12-02 2001-02-08 Fujitsu Ltd Automatisches Verdrahtungsverbindungsgerät

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
UHL, Walter, SCHIESTL, Bernhard: Einsatz eines Datenverarbeitungssytems zum Erstellen von Ver- drahtungsunterlagen. In: BBC-Nachrichten, 1968, Jg.50, Heft 1, Januar, S. 12-16 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007026942A1 (de) * 2007-06-12 2009-06-04 Rohde & Schwarz Gmbh & Co. Kg Verfahren und Vorrichtung zum Entwerfen und Fertigen von Kabelbäumen
DE102007026942B4 (de) * 2007-06-12 2010-04-15 Rohde & Schwarz Gmbh & Co. Kg Verfahren und Vorrichtung zum Entwerfen von Kabelbäumen

Also Published As

Publication number Publication date
US20030023944A1 (en) 2003-01-30
US6898775B2 (en) 2005-05-24
US6629307B2 (en) 2003-09-30
JP2003076731A (ja) 2003-03-14
DE10230135A1 (de) 2003-04-03
US20040031012A1 (en) 2004-02-12

Similar Documents

Publication Publication Date Title
DE10230135B4 (de) Verfahren und System zur Erstellung eines Entwurfs und Sicherstellen der Verbindung mehrerer gedruckter Schaltungsplatinen
DE102006037162B4 (de) Verfahren und Vorrichtung und deren Verwendung zur Prüfung des Layouts einer elektronischen Schaltung
DE60116769T2 (de) Verfahren und system zur hierarchischen metallenden-, einschliessungs- und belichtungsprüfung
DE69015792T2 (de) Grundkarte mit Ausgleich.
DE68929212T2 (de) Verfahren zur Zuteilung von Ebenen unter Knoten in einem Netzdiagramm
DE10234135B4 (de) Verfahren, System und Computerprogramm zum Steuern der Prüfung einer gedruckten Schaltungsplatine in Bezug auf Herstellungsdefekte
DE102015200694A1 (de) Verfahren, computersystem und computerlesbares speichermedium zum erzeugen eines layouts eines integrierten schaltkreises
DE102010037566A1 (de) Systeme und Verfahren zur Generierung von Hardwarebeschreibungssprache (Hardware Description Language - HDL) für Kundenspezifische Leiterplatten
EP3605758B1 (de) Einrichtung und verfahren zum prüfen eines schaltschrankinhalts nach planungsbasierter montage
DE69609762T2 (de) Verfahren und System zur Erstellung eines technologie-unabhängigen Entwurfs integrierter Schaltungen
DE10138142B4 (de) Verfahren zur Analyse einer integrierten elektrischen Schaltung
EP4300345A1 (de) Computerimplementiertes verfahren und anordnung zum generieren eines digitalen 3d-, insbesondere sogenannte building information modeling -, bim-, gebäudemodells sowie computerprogrammprodukt
DE10129654B4 (de) Verfahren, Vorrichtung und Computerprogramm-Produkt zum Ermitteln von Auswirkungen von Konstruktionsänderungen
DE102015221479A1 (de) Polymorphes schaltungssimulationssystem
EP1237395A1 (de) Leiterplattenanordnung
DE10206658B4 (de) Verfahren zum Überprüfen einer integrierten elektrischen Schaltung
DE102004020869A1 (de) System und Verfahren zum Bestimmen eines Signalnamens auf höchster Ebene in einem hierarchischen VLSI-Entwurf
DE102022203866A1 (de) Kommunikationssystem und Layout-Verfahren eines Kommunikationssystems
DE2848621C2 (de) Verfahren zur rechnergesteuerten Simulation der Funktion einer mit Logikschaltkreisen aufzubauenden Schaltungsanordnung
DE10311055B3 (de) Verfahren und Anordnung zur Projektierung eines elektrischen Systems
DE102009042653A1 (de) Verfahren zum automatischen Bestücken von Substraten mit Bauelementen
DE10303186B4 (de) Verfahren zur Simulation einer elektrischen Schaltung
DE102013010667A1 (de) System, Verfahren und Computerprodukt zur Erzeugung von Daten eines Verlegetisches, sowie System zur Verlegung von Kabelbäumen
DE10164424A1 (de) Elektrische oder elektronische Schaltungsanordnung sowie zugeordnetes Verfahren
DE19707298A1 (de) Anordnung für ein modulares Baugruppensystem als Prozeßrechner Interface mit freier Busanpassung und Erweiterungsbus-Schnittstelle

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: HEWLETT-PACKARD DEVELOPMENT CO., L.P., HOUSTON, TE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee