DE10221503A1 - Zur wenigstens teilweisen Beschichtung mit einer Substanz bestimmter Metallgegenstand - Google Patents

Zur wenigstens teilweisen Beschichtung mit einer Substanz bestimmter Metallgegenstand

Info

Publication number
DE10221503A1
DE10221503A1 DE2002121503 DE10221503A DE10221503A1 DE 10221503 A1 DE10221503 A1 DE 10221503A1 DE 2002121503 DE2002121503 DE 2002121503 DE 10221503 A DE10221503 A DE 10221503A DE 10221503 A1 DE10221503 A1 DE 10221503A1
Authority
DE
Germany
Prior art keywords
metal
nanopores
oxidation
surface section
reduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2002121503
Other languages
English (en)
Inventor
Edmund Riedl
Wolfgang Schober
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2002121503 priority Critical patent/DE10221503A1/de
Priority to PCT/DE2003/001529 priority patent/WO2003096389A2/de
Priority to EP03729885A priority patent/EP1504466A2/de
Publication of DE10221503A1 publication Critical patent/DE10221503A1/de
Priority to US10/986,372 priority patent/US7384698B2/en
Priority to US12/107,374 priority patent/US8147621B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/80—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1157—Using means for chemical reduction
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12472—Microscopic interfacial wave or roughness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12479—Porous [e.g., foamed, spongy, cracked, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12993—Surface feature [e.g., rough, mirror]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Laminated Bodies (AREA)

Abstract

Die Erfindung betrifft einen zur wenigstens teilweisen Beschichtung mit einer Substanz bestimmten Metallgegenstand (1). Die Substanz (1) kann dabei ein Metall-Lot, ein Kunststoff, ein Glas oder eine Keramik umfassen. Der Metallgegenstand (2) selbst kann insbesondere Verbindungs-, Trag- oder Leitungskomponenten für ein elektronisches Bauteil umfasen. Der Metallgegenstand (2) weist makroskopisch glatte Oberflächenabschnitte (3) auf, wobei im Bereich wenigstens eines Oberflächenabschnittes (3) eine Vielzahl mehrfach gekrümmter Nanoporen (5) vorgesehen sind.

Description

  • Die Erfindung betrifft einen zur wenigstens teilweisen Beschichtung mit einer Substanz bestimmten Gegenstand sowie Vorrichtungen, in denen der Metallgegenstand gemäß der Gattung der unabhängigen Ansprüche eingesetzt wird. Darüber hinaus betrifft die Erfindung ein Verfahren zur Herstellung eines derartigen Metallgegenstandes.
  • Sollen Metallgegenstände insbesondere Verbindungs-, Trag- oder Leitungskomponenten für ein elektronisches Bauteil mit ihren makroskopisch glatten Oberflächen mit einer Substanz insbesondere aus Kunststoff, Keramik oder Glas beschichtet werden, so werden auf den makroskopisch glatten Oberflächen der Metallgegenstände Haftvermittler galvanisch abgeschieden, die Dendriten ausbilden und somit eine Verzahnung zwischen dem Metallgegenstand und der Substanz bereitstellen. Ein Nachteil dieser galvanisch abgeschiedenen Haftschichten ist es, dass eine derartige Adhäsionsschicht zwei weitere Grenzschichten oder Phasenübergänge ausbildet, nämlich eine Grenzschicht zwischen der glatten unveränderten Metalloberfläche und eine weitere Grenzschicht zwischen der dendritischen Haftschicht und der aufzubringenden Substanz.
  • Darüber hinaus hat diese Präparation der Metalloberfläche den Nachteil, dass die Adhäsionsschicht mit Hilfe eines Nassprozesses aufgebracht wird und somit Kontaminationen von Komponenten des Galvanikbades unvermeidbar sind. Derartige Kontaminationen können die Lebensdauer derartiger Adhäsionsschichten und damit die Lebensdauer der elektronischen Bauteile vermindern.
  • Unter makroskopisch glatten Oberflächen von Metallgegenständen werden in diesem Zusammenhang Oberflächen verstanden, die mindestens eine Polierqualität aufweisen. Derartige Metallgegenstände mit polierten Oberflächen werden insbesondere in elektronischen Bauteilen als Verbindungs-, Trag- oder Leitungskomponenten eingesetzt, wobei auf den polierten Oberflächen häufig weitere Edelmetallschichten abgeschieden werden, um darauf Bondverbindungen und Lötverbindungen zu realisieren.
  • Durch ein Aufbringen von Adhäsionsschichten oder durch mechanisches oder ätztechnisches Aufrauen gehen diese makroskopisch glatten Oberflächen in raue, teilweise mit Dendriten des Haftvermittlers bzw. Schleifgruben oder Ätzgruben übersäte Oberflächen über. In aufwendigen Abdeckverfahren müssen die makroskopisch glatten Oberflächenbereiche, die Kontaktanschlussflächen, Bondfinger oder andere Komponenten darstellen sollen, vor einer Aufrauung geschützt werden.
  • Aufgabe der Erfindung ist es, einen zur wenigstens teilweisen Verbindung mit einer Substanz bestimmten Metallgegenstand zu schaffen, der keine zusätzlichen adhäsionsfördernden Materialien aufweist, um ein mechanisches intensives Verbinden seiner Oberfläche mit einer weiteren Substanz zu ermöglichen. Dabei soll die makroskopisch glatte Oberfläche des Metallgegenstandes erhalten bleiben. Weiterhin ist es Aufgabe der Erfindung das Verbinden von makroskopisch ebenen Oberflächen metallischer Gegenstände mit einer Substanz zu vereinfachen und mechanisch stabile Phasenübergänge zu schaffen.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Erfindungsgemäß wird ein zur wenigstens teilweisen Beschichtung mit einer Substanz bestimmter Metallgegenstand, insbesondere Verbindungs-, Trag- oder Leitungskomponenten für ein elektronisches Bauteil geschaffen, der makroskopisch glatte Oberflächenabschnitte aufweist. Dabei sind in einem Bereich wenigstens eines Oberflächenabschnitts eine Vielzahl mehrfach gekrümmter und auf dem betreffenden Oberflächenabschnitt austretender offener Nanoporen vorgesehen. Derartig mikroskopisch kleine Nanoporen fördern in vorteilhafter Weise das mechanische Verbinden des Metallgegenstands mit einer Substanz, jedoch bleibt makroskopisch der Oberflächenabschnitt beziehungsweise die gesamte Oberfläche des Metallgegenstandes glatt und eben. Unter mikroskopisch klein werden in diesem Zusammenhang Abmessungen verstanden, die nur noch unter einem Elektronenmikroskop erfassbar und messbar sind.
  • Ein Vorteil dieses Metallgegenstandes ist es, dass beliebige Substanzen insbesondere Glas, Keramik und Kunststoff in den Nanoporen verankert werden können, wobei diese Verankerung aufgrund der mehrfachen Krümmung der Nanoporen dreidimensional erfolgt und somit eine zuverlässige Haftung und formschlüssige Verbindung der Substanz auf dem Metallgegenstand gewährleistet ist. Darüber hinaus hat der erfindungsgemäße Gegenstand den Vorteil, dass eine makroskopisch glatte Oberfläche trotz der Nanoporen erhalten bleibt, so dass ein Veredeln oder ein Beschichten der Oberflächenabschnitte, ein Bonden, ein Löten und andere Techniken, bei denen glatte Oberflächen eines Metallgegenstandes Voraussetzung sind, möglich bleiben.
  • In einem bevorzugten Verfahren zur Herstellung der Nanoporen wird die Metalloberfläche zunächst oxidiert und anschließend wird die entstandene Metalloxidschicht reduziert, so dass das Material im Bereich des Oberflächenabschnittes mit Nanoporen identisch ist mit dem Material des Metallgegenstandes. Außerdem können sowohl die Oxidation als auch die Reduktion des Metallgegenstandes in trockenen Prozessen durchgeführt werden, wobei keine Kontamination von Fremdstoffen in den Nanoporen verbleiben. Es bilden sich folglich hochreine metallische Oberflächen aus, die unmittelbar mit der aufzubringenden Substanz mechanisch verbunden werden können.
  • Eine Reduktion der Metalloxidschicht kann derart eingestellt werden, dass ein Metallgegenstand zum wenigstens teilweisen Beschichten mit einer Substanz entsteht, der eine vergrabene Metalloxidschicht aufweist. In diesem Fall weist der Metallgegenstand einen massiven Metallkern auf, der im Bereich wenigstens eines Oberflächenabschnittes wenigstens einen porösen makroskopisch ebenen Metallschichtbereich aufweist. Dabei weist der Metallschichtbereich einerseits das Material des Metallkerns auf und andererseits zeigt er mehrfach gekrümmte offene Nanoporen. Diese Nanoporen treten an der Oberfläche des Metallschichtbereichs aus. Zwischen dem Metallschichtbereich mit Nanoporen und dem massiven Metallkern ist eine porenfreie vergrabene Schicht aus Metalloxid angeordnet.
  • Mit dieser Dreischichtigkeit aus mit Nanoporen behaftetem Metall, porenfreiem Metalloxid und porenfreiem Metallkern ist der Vorteil verbunden, dass die vergrabene Schicht aus Metalloxid eine elektrisch isolierende Schicht bildet, so dass beim Aufbringen von elektrisch leitenden Substanzen diese von dem Metallkern des Metallgegenstandes elektrisch isoliert sind.
  • In einer weiteren Ausführungsform der Erfindung kann der Oberflächenabschnitt mit Nanoporen zu einer porenfreien Metalloberfläche benachbart angeordnet sein. Derartige Strukturen und Geometrien sind möglich, wenn der Oxidations- und Reduktionsprozess lediglich auf die Oberflächenabschnitte des Metallgegenstandes beschränkt werden, die mit einer Substanz mechanisch zu verbinden sind. Anstelle einer porenfreien Metalloberfläche kann det Oberflächenabschnitt mit Nanoporen auch von einer porenfreien Metalloxidfläche umgeben sein. Für diese Ausführungsform des Metallgegenstandes wird die gesamte Oberfläche zunächst oxidiert und nur an den Oberflächenabschnitten reduziert, an denen Nanoporen gebildet werden sollen. Wird diese Reduktion bis zum Metallkern hinunter durchgeführt, so ergeben sich einzelne Inseln oder Oberflächenabschnitte des Metallgegenstandes, die mit einer Substanz intensiv verbindbar sind, während die umgebenden Flächen sich gegenüber der umgebenden Substanz gleitend verschieben können, so dass beispielsweise thermische Spannung abbaubar ist. Außerdem ist eine derartige Oberflächenstruktur besonders geeignet, Außenkontaktflächen mit Nanoporen und umgebende Lötstopflächen herzustellen, was ein Aufbringen von Lötstoplackschichten entbehrlich macht und in ihren Haft- und Verbindungseigenschaften verbesserte Außenkontaktflächen bereitstellt.
  • Der erfindungsgemäße Metallgegenstand ist besonders geeignet Durchkontakte aus Metall zu verbessern, wobei die Durchkontakte durch Glas, Keramik oder Kunststoff führen. Dazu kann der Durchkontakt aus Metall in Form von Flachleitern oder Leitungsdrähten in seinem Durchkontaktbereich einen Oberflächenabschnitt mit einer Vielzahl mehrfach gekrümmter und auf dem betreffenden Oberflächenabschnitt austretender offener Nanoporen aufweisen. Diese Nanoporen sind im Fall des Durchkontaktes mit der zu verbindenden Substanz, wie Glas, Keramik oder Kunststoff gefüllt, so dass die Substanz trotz makroskopisch glatter Oberflächenbereiche des metallischen Durchkontaktes mit diesem eng verzahnt ist.
  • Eine weitere Ausführungsform der Erfindung sieht vor, dass ein derartiger Durchkontakt als Metallgegenstand Kupfer oder eine Kupferlegierung aufweist. Kupfer oder Kupferlegierungen sind bevorzugt für derartige mechanisch mit Glas, Keramik oder Kunststoff verbundenen Durchkontakte, da sie einen geringen elektrischen Widerstand aufweisen. Jedoch kann der thermische Ausdehnungskoeffizient von Kupfer oder Kupferlegierungen nicht beliebig an die Substanz angepaßt werden, so dass in weiteren Ausführungsformen der Erfindung auch Metallgegenstände aus Chrom/Nickel/Eisen-Legierungen als Durchkontakte eingesetzt werden, zumal insbesondere Nickel-Eisen- Legierungen je nach Zusammensetzung an unterschiedliche Ausdehnungskoeffizienten der Substanzen angepasst werden können.
  • In einem weiteren Ausführungsbeispiel der Erfindung sind mehrere Metallgegenstände, wie Flachleiterenden, innere Flachleiter oder Chipinseln, auf denen Halbleiterchips angeordnet sind, mit einer Kunststoffgehäusemasse eines elektronischen Bauteils zu verbinden. Dazu weisen die Metallgegenstände makroskopisch glatte Oberflächenabschnitte auf, wobei im Bereich wenigstens eines Oberflächenabschnitts eine Vielzahl mehrfach gekrümmter und auf dem betreffenden Oberflächenabschnitt austretender offener Nanoporen vorgesehen sind, die mit Kunststoffgehäusemasse, welche mit den Metallgegenständen mechanisch zu verbinden ist, gefüllt sind. Somit läßt sich ein elektronisches Bauteil realisieren, bei dem die metallischen Gegenstände oder Metallkomponenten nicht mit einer zusätzlichen Haftvermittlerschicht oder Adhäsionsschicht zu beschichten sind, so dass in den Gesamtaufbau kein zusätzliches Material, das die Lebensdauer des Bauteils herabsetzen könnte, eingebracht wird. Vielmehr kommen lediglich die für die Metallgegenstände erforderlichen Metalle zum Einsatz und werden unmittelbar mit der Kunststoffgehäusemasse ohne weitere Zusätze verbunden.
  • Der erfindungsgemäße Gegenstand läßt sich auch bei elektronischen Bauteilen mit einem Kunststoffgehäuse und einem Halbleiterchip, der metallische Leiterbahnen aufweist, einsetzen. Der Halbleiterchip wird auf seiner aktiven Oberseite gegen äußere Einflüsse mit einer Passivierungsschicht aus Keramik abgeschlossen. Diese Keramikschicht liegt teilweise auf glatten, metallischen Leiterbahnen, wobei die Keramikschicht insbesondere Siliziumnitrid aufweist. Um diese Keramikschicht aus Siliziumnitrid auch auf den makroskopisch glatten Oberflächenabschnitten der Leiterbahnen zu verankern, können im Bereich wenigstens eines der Oberflächenabschnitte eine Vielzahl mehrfach gekrümmter und auf dem betreffenden Oberflächenabschnitt der Leiterbahn austretender offener Nanoporen vorgesehen werden. Diese Nanoporen sind bei dieser Ausführungsform der Erfindung mit Keramikmasse gefüllt und somit sind die Leiterbahnen und die Keramikmasse eng miteinander mechanisch verbunden.
  • Ein weiterer vorteilhafter Anwendungsfall des erfindungsgemäßen metallischen Gegenstandes ist in der Verwendung für metallische Chipinseln zu sehen. Diese Chipinseln weisen makroskopisch glatte Oberflächenabschnitte auf, mit denen der Halbleiterchip elektrisch zu verbinden ist. Dazu wird ein Leitkleber zwischen dem Halbleiterchip und der makroskopisch glatten Oberfläche der Chipinsel eingesetzt. Die mechanische Verbindung zwischen dem Leitkleber und der Chipinsel kann intensiviert werden, wenn eine Vielzahl mehrfach gekrümmter und auf dem betreffenden Oberflächenabschnitt austretender offener Nanoporen vorgesehen wird. Damit wird der Leitklebstoff neben seiner elektrischen Verbindung nun auch mechanisch mit der metallischen Chipinsel verbunden, indem er die gekrümmten Nanoporen auffüllt.
  • Beim Verbinden von strukturierten Metallfolien als Zwischenlage zwischen zwei mechanisch zu verbindenden Substanzen, beispielsweise aus Keramik und Kunststoff, die jeweils einen unterschiedlichen thermischen Ausdehnungskoeffizienten aufweisen, können Probleme auftreten, so dass sich die Substanzen von den strukturierten Metallfolien delaminieren. Eine Delamination der Substanzen von den strukturierten Metallfolien kann verhindert werden, wenn die Metallfolie auf beiden Seiten makroskopisch glatte Oberflächenabschnitte aufweist, die in einem Oberflächenabschnitt eine Vielzahl mehrfach gekrümmter und auf dem betreffenden Oberflächenabschnitt austretender offener Nanoporen aufweist. Diese Nanoporen sind dann jeweils mit dem Material eines der über die Metallfolie mechanisch zu verbindenden Substanzen gefüllt. Somit wird vorteilhaft eine Delamination eines derartigen Laminats aus unterschiedlichen Substanzen mit zwischenliegender, strukturierter Metallfolie verhindert.
  • Die Nanoporen in einem derartigen Metallgegenstand haben einen mittleren Durchmesser D von 10 nm bis 300 nm. Die mittlere Dichte der Nanoporen auf der Oberfläche des Metallgegenstandes ist so bemessen, dass die makroskopisch glatte Oberfläche durch die Nanoporen nicht gestört wird und auch nicht verwölbt oder zusammenfällt. Die Tiefe der Nanoporen liegt je nach vorbereitetem Metalloxid zwischen 0,1 Mikrometer bis 10 Mikrometer. Ist eine porenfreie vergrabene Schicht aus Metalloxid vorgesehen, so kann deren Dicke d zwischen 0,1 Mikrometer und 3 Mikrometer liegen.
  • Ein Verfahren zur Herstellung eines Metallgegenstandes zum wenigstens teilweisen mechanischen Verbinden mit einer Substanz weist nachfolgende Verfahrensschritte auf.
  • Zunächst wird eine teilweise Oxidation des Metallgegenstandes unter Bilden einer Metalloxidschicht auf einem Oberflächenabschnitt des Metallgegenstandes durchgeführt. Danach erfolgt eine Reduktion der Metalloxidschicht zu einer porösen Struktur mit mehrfach gekrümmten aus dem Oberflächenabschnitt austretenden offenen Nanoporen. Basierend auf der heterogenen Kinetik bei dieser Oxidschichtreduktion bleibt die wieder entstehende Metalloberfläche mit einer entsprechenden Nanometerporosität zurück. Diese Struktur bildet sich als Schwammstruktur an der Oberfläche des Metallgegenstandes aus, da das Molvolumen der Metalloxide nach der Oxidation generell größer ist als das der entsprechenden Metalle.
  • Die Maße und die Anzahl der Poren kann durch die Parameter "Oxidationsgeschwindigkeit, Oxiddicke, Reduktionsgeschwindigkeit" sowie durch zyklisches Oxidieren und Reduzieren und erneutes Oxidieren und Reduzieren frei eingestellt werden. Dabei können die Systemparameter, wie Oxidations-/Reduktions- Temperatur und Oxidation-/Reduktions-Zeit sowie der Partialdruck der Sauerstoffkomponente der oxidierenden Atmosphäre kann beim Oxidationsschritt variiert werden, ebenso der Partialdruck des reduzierenden Mediums bei dem Reduktionsschritt kann variiert werden. Nanoporen können jedoch nur auf solchen Metallen stabil hergestellt werden, die auch stabile Oxide bilden, das heißt deren Oxide nicht verdampfen. Außerdem müssen diese Oxide bei einer Temperatur unterhalb der Schmelztemperatur der Metalle mit einem reduzierenden Medium wie Wasserstoff reduzierbar sein. Somit sind hier besonders Kupfer und Kupferlegierungen sowie Nickel/Chrom/Eisen- Legierungen einsetzbar.
  • Dabei kann bei einem Ausführungsbeispiel des Verfahrens die Reduktion der Metalloxidschicht nicht vollständig erfolgen, so dass eine vergrabene Metalloxidschicht auf der Oberfläche des Metallgegenstandes als Zwischenlage verbleibt. Auch kann die Reduktion der Metalloxidschicht nur auf bestimmte Oberflächenabschnitte begrenzt werden, so dass der Oberflächenabschnitt aus Metall mit Nanoporen von einer porenfreien Metalloxidschicht umgeben ist. Der Vorteil derartiger Schichten wurde bereits oben erörtert. Um eine Reduktion der gesamten Oxidschicht auf bestimmte Oberflächenabschnitte zu begrenzen, wird auf die nicht zu reduzierenden Flächen eine Schutzschicht aufgebracht.
  • In einem weiteren Durchführungsbeispiel des Verfahrens wird die Oxidation in einer sauerstoffhaltigen trockenen Atmosphäre mit einem Sauerstoffanteil von 20 bis 100 Vol.% durchgeführt. Die Oxidationstemperatur hängt dabei von der Art des Metallgegenstandes ab. Eine trockene Oxidation hat den Vorteil, dass sie sehr dichte, aber langsam aufwachsende Schichten bildet. Eine derartige trockene Oxidation gewährleistet gleichzeitig, dass die später reduzierten Bereiche ein zusammenhängendes Metallskelett bildet, das makroskopisch eine glatte Oberfläche aufweist.
  • Die Oxidation der Metalloberfläche kann auch in einer feuchten, sauerstoffhaltigen Atmosphäre durchgeführt werden, wobei die relative Feuchte zwischen 60 und 95% liegt und der Sauerstoffanteil 20 bis 98 Vol.% aufweisen kann. Die feuchte Oxidation verläuft schneller als die trockene Oxidation, da die Wassermoleküle wesentlich kleiner sind als die Sauerstoffmoleküle und somit ihre Diffusionsgeschwindigkeit durch bereits gebildete Oxidlagen größer ist als bei der trockenen Oxidation. Während die trockene Oxidation für einen Kupfergegenstand oder einen Gegenstand aus einer Kupferlegierung bei Temperaturen zwischen 300 und 600°C für 10 bis 20 Minuten durchgeführt werden kann, reicht für eine feuchte Oxidation ein niedrigerer Temperaturbereich zwischen 300 und 500°C aus. Der Oxidationsvorgang einer feuchten Oxidation von Kupfer oder einer Kupferlegierung dauert lediglich zwischen 5 und 10 Minuten.
  • Der niedrigere Temperaturbereich der feuchten Oxidation hat den Vorteil, dass die Metalloberflächen eines elektronischen Bauteils auch nach dem Aufbringen eines Halbleiterchips auf die Chipinsel und nach dem Drahtbonden des Halbleiterchips mit den entsprechenden inneren Flachleiterenden erfolgen kann. Dazu muss lediglich der Halbleiterchip die thermische Belastung aushalten, wird aber nicht von zusätzlichen Chemikalien, wie es beim galvanischen Aufbringen von Adhäsionsschichten der Fall ist, kontaminiert. Somit können nach der fertigen Montage eines Halbleiterchips auf einen Flachleiterrahmen und nach Fertigstellung sämtlicher elektrischer Verbindungen die freiliegenden Oberflächenabschnitte der verschiedenen Metallkomponenten mit Nanoporen durch Oxidation und Reduktion versehen werden, so dass eine intensive Verbindung mit einer anschließend aufzubringenden Kunststoffgehäusemasse hergestellt werden kann.
  • Die Reaktionstemperatur oder Oxidationstemperatur bei Metallgegenständen aus Chrom/Nickel/Eisen-Legierungen liegen bei Temperaturen zwischen 500 und 900°C. Das bedeutet, dass für derartige Metallgegenstände wesentlich höhere Oxidationstemperaturen einzusetzen sind als bei Kupferlegierungen. Derartige Drähte aus diesen Metall-Legierungen finden jedoch Einsatz bei Durchkontakten durch Gläser und Keramiken, da ihr thermischer Ausdehnungskoeffizient an den Ausdehnungskoeffizienten von Gläsern und Keramiken angepaßt werden kann. Jedoch war bisher die mechanische Verankerung und Verbindung mit den Gläsern und Keramiken ein Problem, das mit der nun vorliegenden Erfindung gelöst ist.
  • Bei der Oxidation wird eine Oxidschicht zwischen 0,1 und 10 Mikrometer Dicke auf dem Metallgegenstand wachsen. Diese Dicke kann, wie oben bereits erwähnt, durch die Oxidationsparameter Temperatur, Zeit und durch die Oxidationsatmosphäre sowie durch Wahl eines geeigneten Metallmaterials gezielt eingestellt werden. Somit können mit dieser Oxidschichtdicke gleichzeitig die Tiefen der unterschiedlichen Nanoporen vorab definiert werden.
  • In einem weiteren Durchführungsbeispiel des Verfahrens wird die Reduktion in einer wasserstoffhaltigen Atmosphäre durchgeführt. Die Temperatur der Reduktion liegt dabei zwischen 300 und 500°C für Kupferoxidschichten. Bei Oxidschichten auf der Basis von Chrom/Nickel/Eisen-Legierungen liegen die Reduktionstemperaturen entsprechend höher. Als wasserstoffhaltige Komponenten in der Reduktionsatmosphäre können Diamin, Formiergas, Hydrazin und/oder Formaldehyd eingesetzt werden. Außerdem kann durch eine mehrfache Durchführung von Oxidation und Reduktion eine Vergrößerung und Vertiefung der Nanoporen erreicht werden.
  • Sollen mit dem erfindungsgemäßen Verfahren elektronische Bauteile hergestellt werden, so sind folgende Verfahrensschritte durchzuführen. Zunächst wird mindestens teilweise ein Oxidieren von metallischen Komponenten des elektronischen Bauteils durchgeführt, die in einer Kunststoffgehäusemasse zu verpacken sind. Nach der Oxidation werden diese teilweise oxidierten metallischen Komponenten unter Bildung mehrfach gekrümmten Nanoporen reduziert, die aus entsprechenden reduzierten Oberflächenabschnitten der Komponenten austreten. In diese offenen Poren kann das Material des Gehäuses wie die Kunststoffgehäusemasse eindringen und eine feste Verankerung mit den mechanischen Komponenten realisieren, so dass das elektronische Bauteil eine erhöhte Lebensdauer aufweist.
  • Für das Herstellen eines elektronischen Bauteils mit einem Halbleiterchip kann der Halbleiterchip mit dem erfindungsgemäßen Verfahren besonders präpariert werden, um eine Passivierungsschicht auf der aktiven Oberfläche des Halbleiterchips feuchtigkeitsresistent aufzubringen. Dazu werden zumindest teilweise die metallischen Leiterbahnen auf der aktiven Oberseite des Halbleiterchips oxidiert und anschließend werden diese teilweise oxidierten metallischen Leiterbahnen unter Bilden von mehrfach gekrümmten Nanoporen reduziert, wobei die Nanoporen aus entsprechend reduzierten Oberflächenabschnitten der Leiterbahnen austreten. Anschließend wird in die offene Nanoporen die Passivierungsschicht aus Polyimid, Siliziumkarbid, Siliziumdioxid oder Siliziumnitrid eingebracht, so dass die Leiterbahnen aufweisenden Flächen des Halbleiterchips unter Auffüllen dieser Nanoporen mit dem Material der Passivierungsschicht geschützt sind und die Gefahr der Delamination der Passivierungsschicht von der aktiven Oberseite des Halbleiterchips für derartige elektronische Bauteile vermindert ist.
  • Zusammenfassend ist festzustellen, dass die Haftung von Polymeren auf makroskopisch glatten Metalloberflächen einerseits durch eine chemische Bindung zwischen den auf den Metalloberflächen vorhandenen Metalloxiden und einer funktionellen Gruppe des organischen Moleküls des Polymers charakterisiert sind. Diese Bindungskräfte sind jedoch äußerst schwach und beruhen auf einer Van der Waal'schen Wechselwirkung. Somit ist die Haftung auf reinen und glatt polierten Metalloberflächen äußerst schlecht. Eine hohe Haftung wird jedoch durch eine raue Oberflächenstruktur erreicht, die mit Hilfe von galvanisch abgeschiedenen Adhäsionsschichten verwirklicht wird. Derartigen Adhäsionsschichten haben jedoch den Nachteil, dass sie in das Gesamtgefüge und Konzept Verunreinigungen und Kontaminationen einbringen. Diese können die Lebensdauer von elektronischen Bauteilen insbesondere mit Halbleiterchips erheblich vermindern.
  • Der erfindungsgemäße Metallgegenstand weist hingegen Metalloberflächen mit Poren auf im Nanometermaßstab. Dazu wird das entsprechende Metall zuerst thermisch oxidiert bis zu einer Oxiddicke zwischen 0,1 und 10 Mikrometer, vorzugsweise zwischen 1 bis 5 Mikrometern. Anschließend wird das vorliegende Metalloxid thermisch im Gemisch aus Stickstoff und Wasserstoff, wie einem Formiergas, das 5% Wasserstoff enthält reduziert. Basierend auf der heterogenen Kinetik bei der Oxidschichtreduktion bleibt die wieder entstehende Metalloberfläche mit einer entsprechenden Nanometer-Porosität zurück. Diese Metallstruktur bietet sich quasi als Schwammstruktur an der Substratoberfläche aus, weil das Molvolumen der Metalloxide generell größer ist als das der entsprechenden Metalle.
  • Die Maße und die Anzahl der Poren kann durch die Parameter "Oxidgeschwindigkeit, Oxiddicke, Reduktionsgeschwindigkeit" sowie durch zyklisches Oxidieren-Reduzieren-Oxidieren- Reduzieren frei eingestellt werden. Dabei werden die Systemparameter, wie Oxidations-/Reduktions-Temperatur und -Zeit sowie dem Partialdruck von Sauerstoff beim Oxidationsschritt und dem Partialdruck von Wasserstoff beim Reduktionsschritt eingesetzt, um eine vorgegebene Oxidationsdicke und damit eine vorgegebene Porentiefe der Nanoporen zu erreichen. Verwendbar für diesen Prozess sind prinzipiell alle Metalle, die stabile Oxide bilden und deren Oxide unterhalb der Schmelztemperatur des Metalls mit Wasserstoff reduziert werden können.
  • Durch diese Maßnahme werden haftvermittelnde Oberflächen generiert ohne ein Aufbringen oder ein Abscheiden von Fremdsubstanzen. Dadurch entfällt eine Kontamination des Substrats mit Fremdsubstanzen, was die Lebensdauer der Bauteile erhöht. Für Bauteile besteht somit die Möglichkeit der Behandlung sowohl vor dem Chip-Bonden und Drahtbonden als auch die Möglichkeit, die haftvermittelnde Schicht mit Nanoporen nach dem Chip/Drahtbonden zu generieren. Der Chip muss lediglich die thermische Behandlung aushalten, die bei Oxidation und Reduktion erforderlich sind. Jedoch wird er nicht mit Chemikalien beaufschlagt wie bei herkömmlich aufgebrachten Adhäsionsschichten. Die dadurch gebildete Struktur besteht ausschließlich aus dem Metall des Metallgegenstandes und somit ist keine weitere Grenzfläche zwischen dem Metallgegenstand und der haftvermittelnden Struktur mit Nanoporen vorhanden. Zwar wird beim mechanischen oder ätztechnischen Aufrauen einer Metalloberfläche auch keine zusätzliche Substanz in Form einer Adhäsionsschicht in das System eingebracht, jedoch geht dabei die makroskopisch glatte Oberfläche verloren und es bilden sich keine Verankerungsstrukturen in Form von mehrfach gekrümmten Nanoporen aus.
  • Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beigefügten Figuren näher erläutert.
  • Fig. 1 zeigt einen schematischen Querschnitt durch einen Teil eines Metallgegenstandes,
  • Fig. 2 zeigt einen schematischen Querschnitt durch einen Teil eines Metallgegenstandes nach Oxidation seiner Oberfläche,
  • Fig. 3 zeigt einen schematischen Querschnitt durch einen Teil eines Metallgegenstandes nach Reduktion des Metalloxids zu Metall mit Nanoporen im Metallgefüge,
  • Fig. 4 zeigt einen schematischen Querschnitt durch einen Teil eines mit einer Substanz mechanisch verbundenen Metallgegenstandes,
  • Fig. 5 bis 7 zeigen schematische Querschnitte durch einen Teil eines Metallgegenstandes nach Verfahrensschritten zum Herstellen eines Metallgegenstandes mit vergrabener Oxidschicht,
  • Fig. 8 bis 10 zeigen schematische Querschnitte durch einen Teil eines Metallgegenstandes nach Verfahrensschritten zur Herstellung eines Oberflächenabschnittes mit Nanoporen,
  • Fig. 11 bis 13 zeigen schematischen Querschnitte durch einen Teil eines Metallgegenstandes nach Verfahrensschritten zur Herstellung eines von einer porenfreien Metalloxidschicht umgebenen Oberflächenabschnittes mit Nanoporen in einer Metallmatrix,
  • Fig. 14 bis 16 zeigen schematische Querschnitte durch einen Teil eines Metallgegenstandes nach Verfahrensschritten zur Herstellung eines isolierten Oberflächenabschnittes mit Nanoporen in einer Metallmatrix.
  • Fig. 1 zeigt einen schematischen Querschnitt durch einen Teil eines Metallgegenstandes. Dieser Metallgegenstand hat eine makroskopisch glatte Oberfläche 3, die eine noch porenfreie Metalloberfläche 9 bildet.
  • Fig. 2 zeigt einen schematischen Querschnitt durch einen Teil eines Metallgegenstandes nach Oxidation seiner Oberfläche. Dabei entsteht eine Metalloxidschicht 12 mit einer porenfreien Metalloxidoberfläche 10, welche die Oberfläche des abgebildeten Teils des Metallgegenstandes bedeckt. Die Dicke V der Metalloxidschicht ist größer als die Tiefe der bei der Oxidation verbrauchten Metallmenge der porenfreien Metalloberfläche 9, wie sie in Fig. 1 gezeigt wird, da das Molvolumen des Metalloxids generell größer ist als das des entsprechenden Metalls. Die Oxidation wird erreicht, indem der Metallgegenstand in einen Oxidationsofen bei einem Sauerstoffgehalt zwischen 20 und 100 Vol.% gelegt wird, wobei der Gegenstand bereits an Luft bei entsprechend hohen Temperaturen oxidieren kann.
  • Die Oxidationstemperatur im Oxidationsofen für einen Metallgegenstand aus Kupfer oder einer Kupferlegierung wird zwischen 300 und 600°C für 5 bis 20 Minuten eingestellt. Dabei ist die höhere Temperatur und die längere Zeit für eine trockene Oxidation erforderlich, und die kürzere Zeit und die niedrigere Temperatur kann durch feuchte Oxidation erreicht werden. Für eine feuchte Oxidation wird die Reaktionsatmosphäre mit einer relativen Feuchte zwischen 60 bis 95% und mit Temperaturen zwischen 300 und 500°C gefahren.
  • Die Dicke V der Oxidschicht liegt zwischen 0,1 und 10 Mikrometern und kann durch Einstellen der Oxidationsparameter genau gesteuert werden.
  • Fig. 3 zeigt einen schematischen Querschnitt durch einen Teil eines Metallgegenstandes nach Reduktion der Metalloxidschicht 12 zu Metall mit Nanoporen im Metallgefüge. Durch die heterogene Kinetik bei dieser Oxidschichtreduktion bleibt die wieder entstehende Metalloberfläche mit einer entsprechenden Porosität aus Nanoporen zurück. Dabei sind die Nanoporen zur Oberseite hin offen. Der Durchmesser der Nanoporen D liegt zwischen 10 und 300 Nanometern. Die Grenze oder Tiefe t der Nanoporen wird durch die in Fig. 2 gezeigte Tiefe V der Metalloxidschicht 12 bestimmt. Bei vollständiger Reduktion der in Fig. 2 gezeigten Metalloxidschicht 12 wird eine makroskopisch glatte Oberfläche 3 aus Metall mit Nanoporen 5, die sich bis zur Oberfläche erstrecken und eine Tiefe von t aufweisen, erzielt. Die Reduktion selbst wird in einer reduzierenden Atmosphäre von 300 bis 500°C für die Reduktion von Kupfer oder Kupferlegierungen durchgeführt. Für die Reduktion werden wasserstoffhaltige Komponenten eingesetzt. Dabei kann Formiergas mit 5% Wasserstoffgehalt zum Einsatz kommen oder Diamin, eine Verbindung zwischen Stickstoff und Wasserstoff, eingesetzt werden. Ferner ist es möglich, auch Hydrazin oder Formaldehyd für die Wasserstoffreduktion in einem entsprechenden Reduktionsofen zu verwenden.
  • Fig. 4 zeigt einen schematischen Querschnitt durch einen Teil eines mit einer Substanz verbundenen Metallgegenstandes. Derartige Metallgegenstände sind vorzugsweise Komponenten eines elektronischen Bauteils, das einen Halbleiterchip aufweist. In diesem Fall veranschaulicht der hier dargestellte Metallgegenstand 2 das innere Ende eines Flachleiters eines elektronischen Bauteils und die Substanz 1 ist in diesem Beispiel der Fig. 4 eine Kunststoffgehäusemasse, in die der Flachleiter und andere metallische Komponenten des elektronischen Bauteils, wie Bonddrähte und Chipinseln, eingebettet werden. Durch die Nanoporen 5 in der Oberfläche des Metallgegenstands 2 wird eine enge formschlüssige Verzahnung unter Beibehaltung einer makroskopisch glatten Oberfläche 3 des Metallgegenstands 2 erreicht. Ferner sind keinerlei Chemikalien erforderlich, um diesen Verbund zu realisieren.
  • Anstelle von einer Kunststoffgehäusemasse kann auch als Substanz 1 ein Siliziumnitrid, eine Polyimidschicht oder eine Siliziumdioxidschicht beispielsweise auf Leiterbahnen als Metallgegenstand 2 eines Halbleiterchips abgeschieden werden, wenn vorher diese Leiterbahnen an ihrer Oberfläche entsprechend durch Oxidation und Reduktion für die Aufnahme des Materials einer Passivierungsschicht vorbereitet wurden.
  • Die Fig. 5 bis 7 zeigen schematische Querschnitte durch einen Teil eines Metallgegenstandes 2 nach Verfahrensschritten zum. Herstellen eines Metallgegenstandes 2 mit vergrabener Metalloxidschicht 8. Bei diesem Herstellungsverfahren wird genauso wie in den ersten drei Fig. 1 bis 3 verfahren, jedoch wird bei der Reduktion diese früher beendet als dies für eine vollständige Reduktion der in Fig. 6 gezeigten Metalloxidschicht 12 erforderlich wäre. Damit kann eine vergrabene Oxidschicht 8 wie sie in Fig. 7 gezeigt wird gebildet werden, die isolierend wirkt und besonders geeignet ist, wenn Leiterbahnen eines Halbleiterchips mit einer Passivierungsschicht aus Keramik oder Polyimid zu versehen sind.
  • Fig. 5 zeigt wieder einen schematischen Querschnitt durch einen Teil eines Metallgegenstandes. Dieser Metallgegenstand hat eine makroskopisch glatte Oberfläche 3, die eine noch porenfreie Metalloberfläche 9 bildet.
  • Fig. 6 zeigt wieder einen schematischen Querschnitt durch einen Teil eines Metallgegenstandes nach Oxidation seiner Oberfläche. Dabei entsteht eine Metalloxidschicht 12, welche einen porenfreien Metallkern 6 bedeckt.
  • Fig. 7 zeigt einen schematischen Querschnitt durch den Metallgegenstand nach nicht vollständiger Reduktion der in Fig. 6 gezeigten Metalloxidschicht 12. Dabei bilden sich drei Schichtbereiche aus. Einmal ein Metallschichtbereich 7 mit Nanoporen 5, wobei dieser Metallschichtbereich 7 das gleiche Material aufweist wie der massive Metallkern 6, während zwischen dem Metallkern 6 und dem Metallschichtbereich 7 die vergrabene Metalloxidschicht 8 angeordnet ist und eine Dicke d aufweist. Die Dicke d kann durch Einstellen der Dauer und der Temperatur der Reduktionsphase eingestellt werden.
  • Die Fig. 8 bis 10 zeigen schematische Querschnitte durch einen Teil eines Metallgegenstandes nach Verfahrensschritten zur Herstellung eines Oberflächenabschnittes mit Nanoporen.
  • Fig. 8 zeigt dazu einen Querschnitt durch einen porenfreien massiven Metallkern 6, der auf seiner glatten Oberseite 3 durch eine Maske 13 abgedeckt ist, so dass nur ein Oberflächenabschnitt 14 oxidiert wird.
  • Fig. 9 zeigt den Querschnitt durch den Metallgegenstand nach der Oxidation und nach Abnahme der Maske 13. Dabei entsteht eine Überhöhung in dem Oberflächenabschnitt 14 aufgrund der Oxidation und der Volumenzunahme des Metalloxids gegenüber dem Metallkern 6.
  • Fig. 10 zeigt den Metallgegenstand nach Reduktion der in Fig. 9 erzeugten Oxidschicht, wobei die Überhöhung zwar erhalten bleibt, aber die entstehende reduzierte Metallstruktur Nanoporen 5 aufweist. Dieser Oberflächenabschnitt mit Nanoporen 5 ist geeignet, um den Metallgegenstand an dieser Stelle beispielsweise einer Außenkontaktfläche einer Metallstruktur mit einem weiteren Material, wie einem Außenkontakt oder Lötball, mechanisch zu verbinden.
  • Fig. 11 bis 13 zeigen schematische Querschnitte durch einen Teil eines Metallgegenstandes nach Verfahrensschritten zur Herstellung eines von einer porenfreien Metalloxidschicht umgebenen Oberflächenabschnittes mit Nanoporen in eine Metallmatrix.
  • Fig. 11 zeigt wieder einen schematischen Querschnitt durch einen Teil eines Metallgegenstandes. Dieser Metallgegenstand einem Metallkern 6 hat eine makroskopisch glatte Oberfläche 3, die eine noch porenfreie Metalloberfläche 9 bildet.
  • Fig. 12 zeigt wieder einen schematischen Querschnitt durch einen Teil eines Metallgegenstandes nach Oxidation seiner gesamten Oberfläche. Dabei entsteht eine Metalloxidschicht 12, welche einen porenfreien Metallkern 6 bedeckt. Diese Metalloxidschicht wird mit einer Maske 13 teilweise abgedeckt, so daß nur der Oberflächenbereich 14 reduziert werden kann.
  • Fig. 13 zeigt den reduzierten Bereich, der von der in Fig. 12 gezeigten Metallmaske 13 freigehalten wird. Mit der Fig. 13 wird das Ergebnis der Reduktion gezeigt, nachdem die Maske 13 entfernt wurde. Ein derartig präparierter Metallgegenstand weist Isolationsflächen auf in Form von Metalloxidflächen 12 und Oberflächenabschnitte 14, die leitend sind und zusätzlich Nanoporen aufweisen, so dass eine weitere Substanz mit dieser Fläche mechanisch verbunden werden kann. Eine derartige Struktur ist besonders geeignet zur Aufbringung von Außenkontakten in Form von Lotbällen, da automatisch durch die umgebende Metalloxidschicht 12 eine Lötstopschicht realisiert wird, während im Bereich der Nanoporen eine ideale Verankerung des Lotballes mit der Außenkontaktfläche möglich wird.
  • Die Fig. 14 bis 16 zeigen schematische Querschnitte durch einen Teil eines Metallgegenstandes nach Verfahrensschritten zur Herstellung eines isolierten Oberflächenabschnittes mit Nanoporen in einer Metallmatrix.
  • Fig. 14 zeigt wieder einen schematischen Querschnitt durch einen Teil eines Metallgegenstandes. Dieser Metallgegenstand hat eine makroskopisch glatte Oberfläche 3, die eine noch porenfreie Metalloberfläche 9 bildet.
  • Fig. 15 zeigt wieder einen schematischen Querschnitt durch einen Teil eines Metallgegenstandes nach Oxidation seiner gesamten Oberfläche. Dabei entsteht eine Metalloxidschicht 12, welche einen porenfreien Metallkern 6 bedeckt. Diese Metalloxidschicht wird anschließend von einer Maske 13 abgedeckt, die einen Oberflächenabschnitt 14 für eine Reduktion freigibt.
  • Fig. 16 zeigt einen schematischen Querschnitt durch einen Teil eines Metallgegenstandes nach der Reduktion des Oberflächenabschnitts 14. Die Reduktion wurde bei diesem Durchführungsbeispiel vorzeitig gestoppt, so daß ein Metallschichtbereich mit Nanoporen entsteht, der ringsherum umgeben ist von einer Metalloxidschicht 12 und ebenso von dem massiven Metallkern 6 durch eine vergrabene Metalloxidschicht 8 isoliert ist. Das besondere an dieser Struktur ist, dass damit eine Metallstruktur in einem Metalloxid erzeugt wird, die das gleiche Metallmaterial aufweist wie der massive Metallkern 6. Bezugszeichenliste 1 Substanz
    2 Metallgegenstand
    3 makroskopisch glatte Oberflächenabschnitte
    4 Oberflächenabschnitte mit einer Vielzahl von Nanoporen
    5 Nanoporen
    6 massiver Metallkern
    7 Metallschichtbereich mit Nanoporen
    8 vergrabene Schicht aus Metalloxid
    9 porenfreie Metalloberfläche
    10 porenfreie Metalloxidoberfläche
    11 Kunststoffgehäuse
    12 Metalloxidschicht
    13 Maske
    14 Oberflächenabschnitt
    V Dicke der Metalloxidschicht
    D Durchmesser der Nanoporen
    t Porentiefe
    d Dicke der vergrabenen Schicht

Claims (34)

1. Zur wenigstens teilweisen Beschichtung mit einer Substanz (1) bestimmter Metallgegenstand (2), insbesondere Verbindungs-, Trag- oder Leitungskomponente für ein elektronisches Bauteil, mit makroskopisch glatten Oberflächenabschnitten (3), wobei im Bereich wenigstens eines Oberflächenabschnitts (4) eine Vielzahl mehrfach gekrümmter und auf dem betreffenden Oberflächenabschnitt austretender offener Nanoporen (5) vorgesehen sind.
2. Zur wenigstens teilweisen Beschichtung mit einer Substanz bestimmter Metallgegenstand (2), insbesondere Verbindungs-, Trag- oder Leitungskomponente für ein elektronisches Bauteil, mit einem massiven Metallkern (6), der im Bereich wenigstens eines Oberflächenabschnitts (4) wenigstens einen porösen makroskopisch ebenen Metallschichtbereich (7) aufweist, wobei der Metallschichtbereich (7) das Material des Metallkerns (6) aufweist und wobei der Metallschichtbereich (7) mehrfach gekrümmte offene Nanoporen (5) aufweist, die an der Oberfläche des Metallschichtbereichs (7) austreten und wobei zwischen dem Metallschichtbereich (7) mit Nanoporen (5) und dem massiven Metallkern (6) mindestens eine porenfreie vergrabene Schicht (8) aus Metalloxid angeordnet ist.
3. Metallgegenstand nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass der Oberflächenabschnitt (4) zu einer porenfreien Metalloberfläche (9) benachbart angeordnet ist.
4. Metallgegenstand nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass der Oberflächenabschnitt (4) zu einer porenfreien Metalloxidoberfläche (10) benachbart angeordnet ist.
5. Metallgegenstand nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die mechanisch zu verbindende Substanz (1) ein Glas, eine Keramik oder einen Kunststoff aufweist.
6. Durchkontakt aus Metall, mit makroskopisch glatten Oberflächenabschnitten (4), der in seinem Durchkontaktbereich einen Oberflächenabschnitt (4) mit einer Vielzahl mehrfach gekrümmter und auf dem betreffenden Oberflächenabschnitt austretender offener Nanoporen (5) aufweist, die mit einem Material der mit dem Durchkontakt mechanisch zu verbindenden Substanz (1) gefüllt sind.
7. Metallgegenstand nach Anspruch 6, dadurch gekennzeichnet, dass die mechanisch zu verbindende Substanz (1) ein Glas, eine Keramik oder einen Kunststoff aufweist.
8. Metallgegenstand nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Metallgegenstand (2) Kupfer oder eine Kupferlegierung aufweist.
9. Metallgegenstand nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der Metallgegenstand (2) eine Chrom/Nickel/Eisen-Legierung aufweist.
10. Elektronisches Bauteil mit einem Halbleiterchip und einem Kunststoffgehäuse, das mehrere Metallgegenstände (2), die mit der Kunststoffgehäusemasse (11) zu verbinden sind, aufweist, wobei die Metallgegenstände (2) makroskopisch glatte Oberflächenabschnitte (3) aufweisen und wobei im Bereich wenigstens eines Oberflächenabschnitts (4) eine Vielzahl mehrfach gekrümmter und auf dem betreffenden Oberflächenabschnitt (4) austretender offener Nanoporen (5) vorgesehen sind, die mit Kunststoffgehäusemasse (11), welche mit den Metallgegenständen (2) mechanisch zu verbinden ist, gefüllt sind.
11. Elektronisches Bauteil nach Anspruch 10, dadurch gekennzeichnet, dass die Metallgegenstände (2) innere Flachleiterenden von Flachleitern eines elektronischen Bauteils sind.
12. Elektronisches Bauteil mit einem Kunststoffgehäuse und einem Halbleiterchip, der metallische Leiterbahnen aufweist, die mit einer Keramikschicht, insbesondere aus Siliziumnitrid, mechanisch zu verbinden sind, wobei die metallischen Leiterbahnen makroskopisch glatte Oberflächenabschnitte (4) aufweisen und wobei im Bereich wenigstens eines Oberflächenabschnitts eine Vielzahl mehrfach gekrümmter und auf dem betreffenden Oberflächenabschnitt (4) austretender offener Nanoporen (5) vorgesehen sind, die mit Keramikmasse, welche mit den Leiterbahnen zu verbinden ist, gefüllt sind.
13. Elektronisches Bauteil mit einem Kunststoffgehäuse und einem Halbleiterchip, das eine metallische Chipinsel für den Halbleiterchip aufweist, die mit einem Leitklebstoff zu versehen ist, wobei die metallische Chipinsel makroskopisch glatte Oberflächenabschnitte (4) aufweist, und wobei im Bereich wenigstens eines Oberflächenabschnitts (4) eine Vielzahl mehrfach gekrümmter und auf dem betreffenden Oberflächenabschnitt (4) austretender offener Nanoporen (5) vorgesehen sind, die mit dem Leitklebstoff, mit dem die Chipinsel mechanisch zu verbinden ist, gefüllt sind.
14. Strukturierte Metallfolie als Zwischenlage zwischen zwei mechanisch zu verbinden Substanzen (1) mit unterschiedlichem thermischen Ausdehnungsverhalten, wobei die Metallfolie auf beiden Seiten makroskopisch glatte Oberflächenabschnitte (3) aufweist, und wobei im Bereich wenigstens eines Oberflächenabschnitts (4) eine Vielzahl mehrfach gekrümmter und auf dem betreffenden Oberflächenabschnitt (4) austretender offener Nanoporen (5) vorgesehen sind, die jeweils mit dem Material einer der über die Metallfolie mechanisch zu verbinden Substanzen (1) gefüllt sind.
15. Gegenstand nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Nanoporen (5) einen mittleren Durchmesser (D) von 10 nm bis 300 nm aufweisen.
16. Gegenstand nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass sich die Nanoporen (5) von der Oberfläche aus bis in eine Tiefe (t) vor 0,1 µm bis 10 µm erstrecken.
17. Gegenstand nach einem der Ansprüche 2 bis 14, dadurch gekennzeichnet, dass die porenfreie vergrabene Schicht (8) aus Metalloxid eine Dicke (d) zwischen 0,1 µm bis 3 µm aufweist.
18. Verfahren zur Herstellung eines Metallgegenstandes (2) zum wenigstens teilweisen mechanischen Verbinden mit einer Substanz (1), das folgende Verfahrensschritte aufweist:
- mindestens teilweise Oxidation des Metallgegenstands (2) unter Bilden einer Metalloxidschicht (12) auf einem Oberflächenabschnitt (4) des Metallgegenstands (2),
- Reduktion der Metalloxidschicht (12) zu einer porösen Struktur mit mehrfach gekrümmten aus dem Oberflächenabschnitt (4) austretenden offenen Nanoporen (5).
19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass bei der Reduktion die Metalloxidschicht (12) nicht vollständig reduziert wird und eine vergrabene Metalloxidschicht (8) verbleibt.
20. Verfahren nach Anspruch 18 oder Anspruch 19, dadurch gekennzeichnet, dass bei der Reduktion die Metalloxidschicht (8) nur in begrenzten Oberflächenbereichen reduziert wird.
21. Verfahren nach einem der Ansprüche 18 bis 20, dadurch gekennzeichnet, dass die Oxidation in einer sauerstoffhaltigen trockenen Atmosphäre mit einem Sauerstoffanteil von 20 bis 100 Vol.% durchgeführt wird.
22. Verfahren nach einem der Ansprüche 18 bis 20, dadurch gekennzeichnet, dass bei die Oxidation in einer feuchten sauerstoffhaltigen Atmosphäre durchgeführt wird, wobei die relative Feuchte zwischen 60 und 95% liegt und der Sauerstoffanteil 20 bis 98 Vol.% aufweist.
23. Verfahren nach einem der Ansprüche 18 bis 21, dadurch gekennzeichnet, dass die trockene Oxidation eines Kupfergegenstandes oder eines Gegenstandes einer Kupferlegierung bei Temperaturen zwischen 300 und 600°C für 10 bis 20 Minuten durchgeführt wird.
24. Verfahren nach einem der Ansprüche 18 bis 22, dadurch gekennzeichnet, dass die feuchte Oxidation eines Kupfergegenstandes oder eines Gegenstandes einer Kupferlegierung bei Temperaturen zwischen 300 und 500°C für 5 bis 10 Minuten durchgeführt wird.
25. Verfahren nach einem der Ansprüche 18 bis 22, dadurch gekennzeichnet, dass die Oxidation eines Metallgegenstandes einer Chrom/Nickel/Eisen-Legierung bei Temperaturen zwischen 500°C und 900°C durchgeführt wird.
26. Verfahren nach einem der Ansprüche 18 bis 25, dadurch gekennzeichnet, dass bei der Oxidation einen Oxidschicht zwischen 0,1 und 10 Mikrometern Dicke auf dem Metallgegenstand wächst.
27. Verfahren nach einem der Ansprüche 18 bis 26, dadurch gekennzeichnet, dass die Reduktion in einer wasserstoffhaltigen Atmosphäre durchgeführt wird.
28. Verfahren nach einem der Ansprüche 18 bis 27, dadurch gekennzeichnet, dass die Reduktion bei Temperaturen zwischen 300°C und 500°C durchgeführt wird.
29. Verfahren nach einem der Ansprüche 18 bis 28, dadurch gekennzeichnet, dass die Reduktion in einer reduzierenden Atmosphäre, die Diamin aufweist, durchgeführt wird.
30. Verfahren nach einem der Ansprüche 18 bis 28, dadurch gekennzeichnet, dass die Reduktion in einer reduzierenden Atmosphäre, die Formiergas aufweist, durchgeführt wird.
31. Verfahren nach einem der Ansprüche 18 bis 28, dadurch gekennzeichnet, dass die Reduktion in einer reduzierenden Atmosphäre, die Hydrazin oder Formaldehyd aufweist, durchgeführt wird.
32. Verfahren nach einem der Ansprüche 18 bis 31, dadurch gekennzeichnet, dass Oxidation und Reduktion mehrfach nacheinander durchgeführt werden.
33. Herstellen eines elektronischen Bauteils mit folgenden Verfahrensschritten:
- mindestens teilweises Oxidieren von metallischen Komponenten des elektronischen Bauteils, die in einer Kunststoffgehäusemasse (11) zu verpacken sind,
- Reduzieren der teilweise oxidierten metallischen Komponenten unter Bilden von mehrfach gekrümmten Nanoporen (5), die aus entsprechenden reduzierten Oberflächenabschnitten (4) der Komponenten austreten,
- Verpacken der Komponenten in einer Kunststoffgehäusemasse (11) zu elektronischen Bauteilen.
34. Herstellen eines elektronischen Bauteils mit einem Halbleiterchip mit folgenden Verfahrensschritten:
- mindestens teilweises Oxidieren von metallischen Leiterbahnen auf dem Halbleiterchip,
- Reduzieren der teilweise oxidierten metallischen Leiterbahnen unter Bilden von mehrfach gekrümmten Nanoporen (5), die aus entsprechenden reduzierten Oberflächenabschnitten (4) der Leiterbahnen austreten,
- Aufbringen einer Passivierungsschicht aus Polyimid, Siliziumkarbid, Siliziumdioxid oder Siliziumnitrid auf der Leiterbahnen aufweisenden Fläche des Halbleiterchips unter Auffüllen der Nanoporen (5) mit dem Material der Passivierungsschicht.
DE2002121503 2002-05-14 2002-05-14 Zur wenigstens teilweisen Beschichtung mit einer Substanz bestimmter Metallgegenstand Withdrawn DE10221503A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2002121503 DE10221503A1 (de) 2002-05-14 2002-05-14 Zur wenigstens teilweisen Beschichtung mit einer Substanz bestimmter Metallgegenstand
PCT/DE2003/001529 WO2003096389A2 (de) 2002-05-14 2003-05-12 Zur wenigstens teilweisen beschichtung mit einer substanz bestimmter metallgegenstand
EP03729885A EP1504466A2 (de) 2002-05-14 2003-05-12 Zur wenigstens teilweisen beschichtung mit einer substanz bestimmter metallgegenstand
US10/986,372 US7384698B2 (en) 2002-05-14 2004-11-12 Metal article intended for at least partially coating with a substance and a method for producing the same
US12/107,374 US8147621B2 (en) 2002-05-14 2008-04-22 Method for producing a metal article intended for at least partially coating with a substance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002121503 DE10221503A1 (de) 2002-05-14 2002-05-14 Zur wenigstens teilweisen Beschichtung mit einer Substanz bestimmter Metallgegenstand

Publications (1)

Publication Number Publication Date
DE10221503A1 true DE10221503A1 (de) 2003-11-27

Family

ID=29285407

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002121503 Withdrawn DE10221503A1 (de) 2002-05-14 2002-05-14 Zur wenigstens teilweisen Beschichtung mit einer Substanz bestimmter Metallgegenstand

Country Status (4)

Country Link
US (2) US7384698B2 (de)
EP (1) EP1504466A2 (de)
DE (1) DE10221503A1 (de)
WO (1) WO2003096389A2 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004047510A1 (de) * 2004-09-28 2006-04-13 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
WO2006092117A1 (de) * 2005-03-03 2006-09-08 Infineon Technologies Ag Halbleiterbauelement sowie verfahren zum herstellen eines halbleiterbauelements
DE102005020453A1 (de) * 2005-04-29 2006-11-09 Infineon Technologies Ag Flachleiterstruktur für ein Halbleiterbauteil und Verfahren zur Herstellung derselben
DE102005061248B4 (de) * 2005-12-20 2007-09-20 Infineon Technologies Ag Systemträger mit in Kunststoffmasse einzubettenden Oberflächen, Verfahren zur Herstellung eines Systemträgers und Verwendung einer Schicht als Haftvermittlerschicht
US7800241B2 (en) 2005-06-20 2010-09-21 Infineon Technologies Ag Semiconductor device with semiconductor device components embedded in a plastics composition

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060587B2 (en) * 2004-02-02 2006-06-13 Interuniversitair Microelektronica Centrum (Imec) Method for forming macropores in a layer and products obtained thereof
DE102004049663B3 (de) * 2004-10-11 2006-04-13 Infineon Technologies Ag Kunststoffgehäuse und Halbleiterbauteil mit derartigem Kunststoffgehäuse sowie Verfahren zur Herstellung derselben
US7968144B2 (en) * 2007-04-10 2011-06-28 Siemens Energy, Inc. System for applying a continuous surface layer on porous substructures of turbine airfoils
WO2012054035A1 (en) 2010-10-21 2012-04-26 Hewlett-Packard Development Company L.P. Adhesion-promoting surface
US20140273525A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. Atomic Layer Deposition of Reduced-Leakage Post-Transition Metal Oxide Films
JP6516399B2 (ja) * 2013-10-25 2019-05-22 セイコーインスツル株式会社 電子デバイス
JP6481409B2 (ja) * 2015-02-19 2019-03-13 三菱マテリアル株式会社 パワーモジュール用基板及びパワーモジュール
DE102015218308A1 (de) * 2015-09-23 2017-03-23 Siemens Aktiengesellschaft Verfahren zur elektrischen Isolierung eines elektrischen Leiters insbesondere eines Bauteilmoduls und Bauteilmodul
JP7373162B2 (ja) * 2019-11-01 2023-11-02 国立研究開発法人産業技術総合研究所 コネクタ及びその製造方法
US20230392903A1 (en) * 2022-06-06 2023-12-07 The Boeing Company Additively manufactured armor and method for making the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4997516A (en) * 1989-07-10 1991-03-05 Edward Adler Method for improving adherence of copper foil to resinous substrates
EP0881678A2 (de) * 1997-05-28 1998-12-02 Texas Instruments Incorporated Verbesserungen in oder in Bezug zu porösen dielektrischen Strukturen
EP0964076A1 (de) * 1997-02-21 1999-12-15 Ebara-Udylite Co, Ltd. Mikroporöser kupferfilm und lösung für stromlose kupferplattierung zur herstellung derselben
US6284309B1 (en) * 1997-12-19 2001-09-04 Atotech Deutschland Gmbh Method of producing copper surfaces for improved bonding, compositions used therein and articles made therefrom

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2354163A (en) * 1941-08-06 1944-07-18 Weizmann Charles Lining for hydrocarbon treating apparatus
DE870821C (de) * 1941-12-02 1953-03-16 Karl Herold Verfahren zur Herstellung von poroesen, durchlaessigen Formkoerpern bzw. Diaphragmen
US3016293A (en) * 1957-07-29 1962-01-09 Reynolds Metals Co Method of multi-coloring sealed anodized aluminum
JPS5948872B2 (ja) * 1978-02-20 1984-11-29 クロリンエンジニアズ株式会社 電解用陰極及びその製造法
JPS60177198A (ja) * 1984-02-22 1985-09-11 Nippon Sheet Glass Co Ltd 薄膜状Ａｌ↓２Ｏ↓３多孔質体の製造方法
JPH0768153B2 (ja) * 1988-06-02 1995-07-26 花王株式会社 アルコールの製造法
US4977038A (en) * 1989-04-14 1990-12-11 Karl Sieradzki Micro- and nano-porous metallic structures
US5298337A (en) * 1989-07-05 1994-03-29 Alabama Cryogenic Engineering, Inc. Perforated plates for cryogenic regenerators and method of fabrication
US5122858A (en) * 1990-09-10 1992-06-16 Olin Corporation Lead frame having polymer coated surface portions
US5561082A (en) 1992-07-31 1996-10-01 Kabushiki Kaisha Toshiba Method for forming an electrode and/or wiring layer by reducing copper oxide or silver oxide
JP2885616B2 (ja) * 1992-07-31 1999-04-26 株式会社東芝 半導体装置およびその製造方法
US5554569A (en) * 1994-06-06 1996-09-10 Motorola, Inc. Method and apparatus for improving interfacial adhesion between a polymer and a metal
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
US6329899B1 (en) * 1998-04-29 2001-12-11 Microcoating Technologies, Inc. Formation of thin film resistors
US6547934B2 (en) * 1998-05-18 2003-04-15 Applied Materials, Inc. Reduction of metal oxide in a dual frequency etch chamber
US6602653B1 (en) 2000-08-25 2003-08-05 Micron Technology, Inc. Conductive material patterning methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4997516A (en) * 1989-07-10 1991-03-05 Edward Adler Method for improving adherence of copper foil to resinous substrates
EP0964076A1 (de) * 1997-02-21 1999-12-15 Ebara-Udylite Co, Ltd. Mikroporöser kupferfilm und lösung für stromlose kupferplattierung zur herstellung derselben
EP0881678A2 (de) * 1997-05-28 1998-12-02 Texas Instruments Incorporated Verbesserungen in oder in Bezug zu porösen dielektrischen Strukturen
US6284309B1 (en) * 1997-12-19 2001-09-04 Atotech Deutschland Gmbh Method of producing copper surfaces for improved bonding, compositions used therein and articles made therefrom

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004047510A1 (de) * 2004-09-28 2006-04-13 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
WO2006092117A1 (de) * 2005-03-03 2006-09-08 Infineon Technologies Ag Halbleiterbauelement sowie verfahren zum herstellen eines halbleiterbauelements
DE102005020453A1 (de) * 2005-04-29 2006-11-09 Infineon Technologies Ag Flachleiterstruktur für ein Halbleiterbauteil und Verfahren zur Herstellung derselben
DE102005020453B4 (de) * 2005-04-29 2009-07-02 Infineon Technologies Ag Halbleiterbauteil mit einer Flachleiterstruktur und Verfahren zur Herstellung einer Flachleiterstruktur und Verfahren zur Herstellung eines Halbleiterbauteils
US7800241B2 (en) 2005-06-20 2010-09-21 Infineon Technologies Ag Semiconductor device with semiconductor device components embedded in a plastics composition
DE102005028704B4 (de) * 2005-06-20 2016-09-08 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
DE102005061248B4 (de) * 2005-12-20 2007-09-20 Infineon Technologies Ag Systemträger mit in Kunststoffmasse einzubettenden Oberflächen, Verfahren zur Herstellung eines Systemträgers und Verwendung einer Schicht als Haftvermittlerschicht

Also Published As

Publication number Publication date
US20080194063A1 (en) 2008-08-14
EP1504466A2 (de) 2005-02-09
US20050133910A1 (en) 2005-06-23
US7384698B2 (en) 2008-06-10
US8147621B2 (en) 2012-04-03
WO2003096389A3 (de) 2004-04-01
WO2003096389A2 (de) 2003-11-20

Similar Documents

Publication Publication Date Title
DE102005028704B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
DE10221503A1 (de) Zur wenigstens teilweisen Beschichtung mit einer Substanz bestimmter Metallgegenstand
DE102005047856B4 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen
DE69635083T2 (de) Herstellung von verbindungen und ansatzstücken unter verwendung eines opfersubstrats
DE3787399T2 (de) Verfahren zum Herstellen eines keramischen Mehrshictsubstrates mit massivem nicht-porösem Metall-Leiter.
EP2670880B1 (de) Verfahren zum erzeugen einer dreidimensionalen struktur sowie dreidimensionale struktur
DE102014213083B4 (de) Bondstruktur mit Metallnanopartikeln und Bondverfahren unter Verwendung von Metallnanopartikeln
DE10238320A1 (de) Keramische Leiterplatte und Verfahren zu ihrer Herstellung
DE4318061A1 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates
WO2006034682A1 (de) Halbleiterbauteil mit in kunststoffgehäusemasse eingebetteten halbleiterbauteilkomponenten
DE10148120A1 (de) Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung derselben
DE10240461A9 (de) Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
DE102008005529A1 (de) Kühlkörper und Verfahren zur Herstellung eines Kühlkörpers
DE19603822A1 (de) Keramik-Substrat sowie Verfahren zu seiner Herstellung
DE102014110358A1 (de) Verfahren zum bearbeiten eines werkstücks
DE19522338A1 (de) Verfahren zur Herstellung einer Durchkontaktierung sowie Chipträger und Chipträgeranordnung mit einer Durchkontaktierung
CH689658A5 (de) Schaltungstraeger und Verfahren zu dessen Herstellung.
DE19732250A1 (de) Verfahren zur Herstellung metallischer Mikrostrukturen
DE102004048201A1 (de) Schicht zwischen Grenzflächen unterschiedlicher Komponenten in Halbleiterbauteilen, sowie Verfahren zu deren Herstellung
EP1301942A1 (de) Elektronisches chipbauteil mit einer integrierten schaltung und verfahren zur herstellung
DE102010016779A1 (de) Verfahren zur Herstellung einer flexiblen Schaltungsanordnung
DE102013102637B4 (de) Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines derartigen Metall-Keramik-Substrates und Anordnung von derartigen Metall-Keramik-Substraten
CH691309A5 (de) Mehrschichtige Elektrode für Elektrolysezelle.
DE19753149C2 (de) Verfahren zum Herstellen eines Keramik-Metall-Substrates
DE4444681C2 (de) Keramik-Substrat sowie Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee