DE10207309A1 - MOS-Transistoreinrichtung - Google Patents

MOS-Transistoreinrichtung

Info

Publication number
DE10207309A1
DE10207309A1 DE10207309A DE10207309A DE10207309A1 DE 10207309 A1 DE10207309 A1 DE 10207309A1 DE 10207309 A DE10207309 A DE 10207309A DE 10207309 A DE10207309 A DE 10207309A DE 10207309 A1 DE10207309 A1 DE 10207309A1
Authority
DE
Germany
Prior art keywords
region
mos transistor
transistor device
area
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10207309A
Other languages
English (en)
Other versions
DE10207309B4 (de
Inventor
Markus Zundel
Franz Hirler
Roberta Lantier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10207309.0A priority Critical patent/DE10207309B4/de
Priority to DE10262418.6A priority patent/DE10262418B3/de
Priority to CNB031060803A priority patent/CN1215570C/zh
Priority to US10/371,134 priority patent/US6885062B2/en
Publication of DE10207309A1 publication Critical patent/DE10207309A1/de
Application granted granted Critical
Publication of DE10207309B4 publication Critical patent/DE10207309B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Abstract

Zur Erzielung eines möglichst geringen Einschaltwiderstandes wird bei einer MOS-Transistoreinrichtung (10) vorgeschlagen, den Avalanchedurchbruchbereich (A) in einem Endbereich (30u) einer vorgesehenen Grabenstruktur (30) auszubilden. Alternativ oder zusätzlich wird vorgeschlagen, einen Bereich (K) lokaler maximaler Dotierstoffkonzentration eines ersten Leitfähigkeitstyps im Bereich zwischen Source (S) und Drain (D) in Nachbarschaft zur Gateisolation (GOX) von der Gateelektrode (G) abgewandt auszubilden.

Description

  • Die Erfindung betrifft eine MOS-Transistoreinrichtung gemäß dem Oberbegriff des Patentanspruches 1 sowie eine MOS-Transistoreinrichtung gemäß dem Oberbegriff des Patentanspruches 3.
  • Bei modernen MOS-Transistoren, insbesondere im Leistungshalbleiterbereich, ist ein wesentliches Kriterium bei der Beurteilung der Funktion der Einschaltwiderstand der jeweiligen MOS-Transistoreinrichtung.
  • Die Weiterentwicklung moderner Transistortechnologien hat oft die Verringerung des spezifischen Einschaltwiderstandes zum Ziel, so dass sich einerseits die statische Verlustleistung minimieren lässt und andererseits größere Stromdichten erreicht werden können, wodurch sich infolge die Möglichkeit der Verkleinerung der Chips bei kostengünstiger Produktion ergeben kann.
  • Bekannte Maßnahmen zur Verringerung des spezifischen Einschaltwiderstandes von MOS-Transistoren verwenden anstelle einer planaren Zellstruktur Trenchzellen, bei welchen der MOS-Transistor im Bereich eines Grabens oder einer Grabenstruktur, welche die Gateelektrode und den Gateanschluss aufnimmt, ausgebildet wird. Durch diese Maßnahme wird insbesondere der Kanalwiderstand durch die Vergrößerung der Kanalweite erniedrigt. Darüber hinaus kann der Widerstand der Driftstrecke durch Verwendung tiefer Gräben oder Grabenstrukturen weiter reduziert werden. Bestimmte Dotierungsmaßnahmen senken den Driftstreckenwiderstand weiter.
  • Der Erfindung liegt die Aufgabe zugrunde, eine MOS-Transistoreinrichtung zu schaffen, bei welcher besonders geringe Einschaltwiderstände bei gleichzeitiger Funktionszuverlässigkeit bereit gestellt werden können.
  • Die Aufgabe wird bei einer gattungsgemäßen MOS-Transistoreinrichtung zum Einen erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs 1 und zum Anderen erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs 3 gelöst. Bevorzugte Weiterbildungen der erfindungsgemäßen MOS-Transistoreinrichtungen sind jeweils Gegenstand der abhängigen Unteransprüche.
  • Die erste erfindungsgemäße Lösung der Aufgabe geht von einer MOS-Transistoreinrichtung vom Grabenstrukturtyp oder Trenchtyp mit einer sich im Wesentlichen in einer ersten Richtung in einem Halbleiterbereich erstreckenden Grabenstruktur aus.
  • Die erste erfindungsgemäße MOS-Transistoreinrichtung ist dadurch gekennzeichnet, dass der Avalanchedurchbruchbereich der MOS-Transistoreinrichtung in einem Endbereich oder einem unteren Bereich der Grabenstruktur, insbesondere im Bereich des Bodens davon derart ausgebildet ist, dass dadurch ein besonders geringer Einschaltwiderstand der MOS-Transistoreinrichtung ausgebildet oder ausbildbar ist.
  • Es ist somit ein Grundgedanke, der ersten erfindungsgemäßen Lösung, den Avalanchedurchbruchbereich der erfindungsgemäßen MOS-Transistoreinrichtung in einem Endbereich der Grabenstruktur auszubilden. Bei einer vertikalen MOS-Transistoreinrichtung mit einer entsprechend vertikal ausgerichteten Grabenstruktur oder einem vertikalen Trench ist dabei als Endbereich insbesondere ein unterer Bereich der Grabenstruktur vorgesehen, insbesondere ein Bereich des Bodens davon. Als Folge der Verlagerung des Avalanchedurchbruchbereichs in den Endbereich oder unteren Bereich der Grabenstruktur oder des Trenches wird die sogenannte Avalanchefestigkeit bzw. die Durchbruchspannung der erfindungsgemäßen MOS- Transistoreinrichtung erhöht. Die Erhöhung der Durchbruchspannung durch Verlagerung des Avalanchedurchbruchbereiches in den unteren Bereich oder Endbereich der Grabenstruktur kann dazu benutzt werden, die entsprechende Umgebungsdotierung, insbesondere des Epitaxigebiets, in der Konzentration anzuheben. Dabei geht ein Teil der Erhöhung der Durchbruchspannung wieder verloren. Dies kann aber in Kauf genommen werden, da die für den Betrieb verwendete Durchbruchspannung unterhalb der erhöhten Durchbruchspannung liegt. Eine dabei dann durchführbare Höherdotierung, insbesondere des Epitaxigebiets, senkt den Einschaltwiderstand der erfindungsgemäßen MOS-Transistoreinrichtung in der beabsichtigten Art und Weise ab.
  • Die andere erfindungsgemäße Lösung der Aufgabe geht von einer MOS-Transistoreinrichtung mit einem Sourcebereich und einem Drainbereich, welche in einem Halbleiterbereich mit einem ersten Leitfähigkeitstyp oder Leitungstyp ausgebildet sind, aus. Im Wesentlichen zwischen dem Sourcebereich und Drainbereich ist durch einen Isolationsbereich isoliert eine Gateelektrodeneinrichtung vorgesehen.
  • Die zweite erfindungsgemäße Lösung ist dadurch gekennzeichnet, dass im Wesentlichen zwischen dem Sourcebereich und dem Drainbereich in unmittelbarer Nachbarschaft zum Isolationsbereich von der Gateelektrodeneinrichtung abgewandt ein Bereich lokaler maximaler Dotierstoffkonzentration vom ersten Leitfähigkeits- oder Leitungstyp derart vorgesehen ist, dass dadurch ein besonders geringer Einschaltwiderstand der MOS- Transistoreinrichtung ausgebildet oder ausbildbar ist.
  • Es ist somit ein Kerngedanke der zweiten erfindungsgemäßen Lösung, in einem Bereich zwischen Sourcebereich und Drainbereich die Dotierstoffkonzentration derart zu modulieren und/oder zu erhöhen, dass sich dort ein Bereich lokaler maximaler Dotierstoffkonzentration vom ersten Leitfähigkeitstyp oder Leitungstyp ausbildet. Dadurch wird in Abhängigkeit von der Höhe des lokalen Konzentrationsmaximums, von dessen Position und Form die Durchbruchsspannung der MOS-Transistoreinrichtung überhöht. Die Überhöhung dieser Durchbruchsspannung kann dann wieder genutzt werden, um die Umgebungsdotierungen in ihrer Konzentration anzuheben, wodurch die überhöhte Durchbruchsspannung in hinzunehmender Art und Weise abgesenkt und gleichzeitig der Einschaltwiderstand der erfindungsgemäßen MOS-Transistoreinrichtung gemäß dem zweiten Lösungsvorschlag ebenfalls reduziert ist.
  • Grundsätzlich ist also festzuhalten, dass die Absenkung des Einschaltwiderstandes erfindungsgemäß durch zwei unabhängig voneinander durchführbare Maßnahmen erreicht werden kann. Die erste Maßnahme besteht ganz allgemein im Ausbilden des Avalanchedurchbruchbereichs im Endbereich der Grabenstruktur, insbesondere im Bereich des Trenchbodens. Die zweite Maßnahme besteht im Ausbilden eines lokalen Dotierstoffkonzentrationsmaximums in einem Bereich zwischen Source und Drain.
  • Es können beide Maßnahmen miteinander kombiniert werden, um in besonders vorteilhafter Weise eine weitere Reduzierung des Einschaltwiderstandes der erfindungsgemäßen MOS-Transistoreinrichtungen zu erreichen.
  • So ist es gemäß einer bevorzugten Ausführungsform der ersten erfindungsgemäßen Lösung vorgesehen, bei einer MOS-Transistoreinrichtung, bei welcher ein Sourcebereich und ein Drainbereich in einem Halbleiterbereich mit einem ersten Leitfähigkeitstyp oder Leitungstyp ausgebildet sind und bei welcher im Wesentlichen dazwischen im Inneren der Grabenstruktur durch einen Isolationsbereich isoliert eine Gateelektrodeneinrichtung vorgesehen ist, im Wesentlichen zwischen dem Sourcebereich und dem Drainbereich in unmittelbarer Nachbarschaft zum Isolationsbereich von der Gateelektrodeneinrichtung abgewandt einen Bereich lokaler maximaler Dotierstoffkonzentration vom ersten Leitfähigkeitstyp oder Leitungstyp derart vorzusehen, dass dadurch ein besonders geringer Einschaltwiderstand der MOS-Transistoreinrichtung ausgebildet oder ausbildbar ist.
  • Entsprechend ist es bei einer alternativen Ausführungsform der zweiten erfindungsgemäßen Lösung der Aufgabe vorgesehen, die MOS-Transistoreinrichtung vom Grabenstrukturtyp oder Trerichtyp mit einer sich im Wesentlichen in einer ersten Richtung im Halbleiterbereich erstreckenden Grabenstruktur auszubilden und dabei den Avalanchedurchbruchbereich der MOS- Transistoreinrichtung in einem Endbereich oder unteren Bereich der Grabenstruktur, insbesondere im Bereich des Bodens davon derart auszubilden, dass dadurch ein besonderes geringer Einschaltwiderstand der MOS-Transistoreinrichtung ausgebildet oder ausbildbar ist.
  • Die grundsätzliche Idee, den Avalanchedurchbruchbereich der erfindungsgemäßen MOS-Transistoreinrichtung in einem Endbereich oder unteren Bereich, insbesondere Bodenbereich der Grabenstruktur auszubilden, kann dabei auf verschiedene Art und Weise realisiert werden.
  • Es ist gemäß einer bevorzugten Ausführungsform vorgesehen, den Avalanchedurchbruchbereich durch einen Bereich maximaler elektrischer Feldstärke auszubilden oder durch diesen zu definieren.
  • Dies wird zum Beispiel durch die entsprechende Anordnung der Source- und/oder Drainanschlüsse und/oder die Nachbarschaft zu anderen Bauteilen gewährleistbar, weil sich die jeweilige MOS-Transistoreinrichtung in der Regel nicht alleine im jeweiligen Halbleiterbereich befindet, sondern in direkter Nachbarschaft zu anderen Halbleitereinrichtungen, zum Beispiel anderen Transistoren oder dergleichen.
  • Dabei kann der Bereich maximaler elektrischer Feldstärke insbesondere gemäß einer bevorzugten Ausführungsform der Erfindung zwischen dem Sourcebereich und dem Drainbereich in unmittelbarer Nachbarschaft zum Isolationsbereich und in unmittelbarer Nachbarschaft zum Endbereich oder unteren Bereich der Grabenstruktur von der Gateelektrode abgewandt ausgebildet sein. Insbesondere liegt dabei der Bereich maximaler elektrischer Feldstärke direkt an der Außenseite der Trenchwand im unteren Bereich der Grabenstruktur, also zum Beispiel in der Nähe des Trenchbodens.
  • Bei einer anderen Ausführungsform der erfindungsgemäßen MOS- Transistoreinrichtung ist es vorgesehen, dass der Bereich maximaler Feldstärke zwischen dem Source- und dem Drainbereich in unmittelbarer Nachbarschaft zum Endbereich oder unteren Bereich der Grabenstruktur und von der Gateelektrodeneinrichtung abgewandt ausgebildet ist. Dies geschieht vorzugsweise im Bereich einer Raumladungszone, welche sich insbesondere zwischen einem vorgesehenen Bodybereich oder einem vorgesehenen Bodyverstärkungsbereich und dem Drainbereich, insbesondere bei anliegender Durchbruchsspannung, erstreckt und dort in der zweiten, unteren oder dem Drainbereich zugewandten Hälfte davon.
  • Bei einer besonders bevorzugten Ausführungsform der erfindungsgemäßen MOS-Transistoreinrichtungen ist es vorgesehen, dass der Mesabereich als Zwischenbereich in einer im Wesentlichen zur ersten Richtung senkrecht verlaufenden Richtung, insbesondere zu einer benachbarten Halbleitereinrichtung hin, eine Breite DMesa aufweist, welche kleiner ist als die Breite DTrench der Grabenstruktur oder des Trenches selbst in dieser Richtung, so dass gilt: DMesa < DTrench. Durch diese Maßnahme der Einengung der Mesaweite und damit der dichteren Nachbarschaft benachbarter Bauelemente wird also nicht nur eine höhere Integrationsdichte der Halbleiterbauelemente erreicht, sondern auch die erfindungsgemäße Verringerung der Einschaltwiderstände von erfindungsgemäßen MOS-Transistoreinrichtungen.
  • Bei einer weiter bevorzugten Ausführungsform ist es vorgesehen, dass der Mesabereich als Zwischenbereich in einer im Wesentlichen zur ersten Richtung senkrecht verlaufenden Richtung, insbesondere zu einer benachbarten Halbleitereinrichtung hin, eine Breite DMesa aufweist, welche kleiner ist als das 2,5fache der maximalen Stärke DGOX des Gateisolationsbereiches GOX, so dass gilt: DMesa < 2,5.DGOX.
  • Dabei ist zu berücksichtigen, dass die Mesabreite DMesa nur soweit eingeschränkt werden darf, wie die Wechselwirkung benachbarter Halbleitereinrichtungen oder Halbleiterbauelemente dies zulässt. Die elektrischen Felder benachbarter und durch den jeweils vorgesehenen Mesabereich getrennten Halbleiterbauelemente dürfen sich nicht derart beeinflussen, dass sich eine negative Tendenz im Hinblick auf die Durchbruchsspannung ergibt.
  • Besonders vorteilhaft lässt sich die zuletzt genannte Maßnahme des Inbezugsetzens der Mesabreite mit der maximalen Stärke des Isolationsbereichs oder der Gateisolation dann ausnutzen, wenn die erfindungsgemäße MOS-Transistoreinrichtung als Feldplattentransistoreinrichtung ausgebildet ist, wobei der Isolationsbereich eine Feldplattenstruktur aufweist.
  • Es ist ferner vorgesehen, dass im Wesentlichen zwischen dem Sourcebereich und dem Drainbereich von der Gateelektrodeneinrichtung isoliert ein Bodybereich eines zweiten Leitfähigkeitstyps oder Leitungstyps ausgebildet ist, insbesondere in unmittelbarer Nachbarschaft zum Sourcebereich.
  • Dabei ist es vorgesehen, dass der Bodybereich zum Drainbereich hin mit einem Bodyverstärkungsbereich vom zweiten Leitfähigkeitstyp oder Leitungstyp verstärkt ausgebildet ist.
  • Besonders bevorzugt wird, dass der Bereich lokaler maximaler Dotierstoffkonzentration vom ersten Leitfähigkeitstyp oder Leitungstyp im Bereich einer Position vorgesehen ist, welche im Übergang vom Bodybereich oder Bodyverstärkungsbereich zu einem Dotierausläufer des Drainbereichs liegt.
  • Bei einer weiteren vorteilhaften Ausführungsform der erfindungsgemäßen MOS-Transistoreinrichtung ist es vorgesehen, dass eine gegebenenfalls ausgebildete Grabenstruktur sich in etwa bis zum ersten Halbleiterunterbereich des Halbleiterbereichs, bis zum Substrat und/oder bis in das Substrat der MOS-Transistoreinrichtung reichend ausgebildet ist.
  • Bei einer anderen vorteilhaften Ausführungsform der erfindungsgemäßen MOS-Transistoreinrichtung ist es vorgesehen, dass in der gegebenenfalls vorgesehenen Grabenstruktur eine Mehrzahl von Elektroden oder Elektrodeneinrichtungen ausgebildet ist. Diese können insbesondere eine Mehrzahl Gatebereiche und alternativ oder zusätzlich eine Mehrzahl Sourcebereiche ausbilden. Bei einer weiteren vorteilhaften Ausführungsform der erfindungsgemäßen MOS-Transistoreinrichtung ist es vorgesehen, dass der Drainbereich oder der Anschlussbereich dafür unter weitestgehender Vermeidung von Rückseitenkontaktierungen des Halbleiterbereichs auf derselben Seite des Halbleiterbereichs ausgebildet wird wie der Sourcebereich oder der Anschlussbereich dafür, wobei der erste Halbleiterunterbereich, insbesondere in hoch n-dotierter Form, als Anschlussgebiet dient und lateral versetzt sich zum Oberflächenbereich des Halbleiterbereichs oder des zweiten Halbleiterunterbereichs davon erstreckend ausgebildet ist.
  • Diese und weitere Aspekte der vorliegenden Erfindung werden an Hand der nachstehenden Bemerkungen weiter erläutert:
    Bei der Entwicklung neuer Generationen von MOS- oder DMOS- Leistungstransistoren ist ein wichtiges Ziel die Verringerung des spezifischen Einschaltwiderstandes Ron.A. Damit kann einerseits die statische Verlustleistung minimiert werden. Andererseits lassen sich höhere Stromdichten erreichen, wodurch kleinere und billigere Chips für den gleichen Gesamtstrom verwendet werden können.
  • Eine Methode, den spezifischen Einschaltwiderstand zu verringern, besteht darin, von der planaren Zellenstruktur abzugehen und Trenchzellen zu verwenden. Dadurch wird insbesondere der Kanalwiderstand durch eine Vergrößerung der Kanalweite pro Fläche erniedrigt. Der Widerstand der Driftstrecke (Epiwiderstand) kann durch Verwendung von tiefen Trenches reduziert werden. Zur weiteren Reduktion des Driftstreckenwiderstandes wird eine im gesamten Epigebiet anwachsende Dotierung vorgeschlagen.
  • Es wird auch vorgeschlagen, die Mesabreite bei Feldplattentrerichtransistoren soweit zu verringern, dass der Avalanchedurchbruch im Silizium im unteren Trenchbereich erfolgt, wobei insbesondere die Mesabreite schmaler ist als die Trenchbreite und/oder die Mesabreite schmaler ist als das 2,5fache der maximalen Oxiddicke im Trench.
  • Transistoren, die nach dem Stand der Technik konstruiert sind, neigen dagegen dazu, an der Oxidkante durchzubrechen. Spezielle Maßnahmen erzwingen einen Durchbruch in der Zellmitte.
  • Ein Durchbruch im Trenchbodenbereich führt zwar zu einem Einbau von Ladungsträgern in das Oxid und zu einem Driften der Durchbruchsspannung. Die Drift sättigt jedoch und stellt daher kein Zuverlässigkeitsproblem dar. Wesentlich ist, dass dadurch keine Drift der Einsatzspannung hervorgerufen wird.
  • Ferner wird vorgeschlagen, für Feldplattentrerichtransistoren die Dotierung der Driftstrecke derart zu variieren, dass zwischen dem pn-Übergang des Body-Epitaxiegebiets und dem Dotierungsausläufer des Substrates ein Maximum in der Dotierstoffkonzentration liegt. Dadurch lässt sich zumindest bei sehr schmalen Mesagebieten der Verlauf der elektrischen Feldstärke über die Tiefe in Richtung eines konstanten elektrischen Feldes verbessern. Dies führt sowohl zu niedrigerem Ron.A als auch zu höherer Durchbruchsspannung.
  • Grundideen der Erfindung sind die Verlagerung des Durchbruchortes von der Zellmitte (bei Bodyverstärkungsimplantation) bzw. Oxidkante in den Bereich des Trenchbodens durch (starke) Verkleinerung der Mesaweite und alternativ oder zusätzlich die Einführung eines Gebietes erhöhter Dotierung, insbesondere n-Dotierung in der normalerweise konstant gehaltenen Epitaxiezone.
  • Nachfolgend wird die Erfindung anhand einer schematischen Zeichnung auf der Grundlage bevorzugter Ausführungsformen näher erläutert.
  • Fig. 1A, B zeigen in schematischer und geschnittener Seitenansicht eine Ausführungsform der erfindungsgemäßen MOS-Transistoreinrichtung bzw. einen Graph zur Illustration des Verlaufs der Dotierstoffkonzentration im Mesabereich in Abhängigkeit von der Tiefe im Halbleitermaterial,
  • Fig. 2A-C zeigen qualitativ die Feldstärkeverteilung bei einer Ausführungsform der erfindungsgemäßen MOS-Transistoreinrichtung, bei einer MOS-Transistoreinrichtung aus dem Stand der Technik bzw. einen Graph, welcher den Verlauf des Betrags der elektrischen Feldstärke im Mesabereich in Abhängigkeit von der Tiefe im Halbleitermaterial representiert,
  • Fig. 1A zeigt in seitlicher Querschnittsansicht eine Halbleiterschaltungsanordnung unter Verwendung zweier erfindungsgemäß ausgebildeter MOS-Transistoreinrichtungen 10.
  • Die erfindungsgemäß ausgebildeten MOS-Transistoreinrichtungen 10 sind in einem Halbleiterbereich 20 durch einen Mesabereich M der Stärke DMesa getrennt benachbart zueinander ausgebildet, und zwar in einem im Wesentlichen zunächst höchstens gering dotierten Halbleiterunterbereich 22 davon. Jede erfindungsgemäß ausgebildete MOS-Transistoreinrichtung 10 weist einen Trench 30 oder eine Grabenstruktur 30 der Breite DTrench auf.
  • Die Wandbereiche der Grabenstrukturen 30 sind mit einem als Isolationsbereich GOX dienenden Gateoxid GOX ausgekleidet. Das Gateoxid GOX hat in einem unteren Bereich 30u oder Endbereich 30u der Grabenstruktur 30 eine maximale Stärke DGOX. Im oberen Bereich 30o der Grabenstruktur 30 ist das Gateoxid GOX sehr viel schmaler ausgebildet.
  • Benachbart zum oberen Bereich 30o der Grabenstruktur 30 sind ein Sourcebereich S, hier mit einer n-Dotierung, ausgebildet. Darunter befinden sich entgegensetzt p-dotiert, der Bodybereich B sowie der entsprechende Bodyverstärkungsbereich BV. Unterhalb der erfindungsgemäßen MOS-Transistoreinrichtungen 10 und insbesondere unterhalb des ersten Halbleiterteilbereichs 22 ist ein weiterer Halbleiterteilbereich 21 mit n- Dotierung vorgesehen, durch welchen der Drainbereich D der MOS-Transistoreinrichtung 10 gebildet wird.
  • Die jeweilige Grabenstruktur 30 weist in ihrem Inneren noch jeweils eine Gateelektrode G auf, so dass die Anordnung von Source S, Drain D und Gate G unter Hinzuziehung des Gateisolationsbereiches GOX eine übliche vertikale Trench-MOS-Transistoreinrichtung bildet.
  • Im vertikalen Zwischenbereich zwischen Drainbereich D auf der einen Seite und Source S, Bodybereich B und Bodyverstärkungsbereich BV andererseits, ist im Mesabereich M der jeweiligen erfindungsgemäßen MOS-Transistoreinrichtung 10 im Bereich einer Position X ein Bereich K lokaler maximaler Dotierstoffkonzentration vom n-Typ vorgesehen, durch welchen erfindungsgemäß der Einschaltwiderstand der erfindungsgemäßen MOS- Transistoreinrichtungen 10 abgesenkt wird.
  • Die von der Tiefe X im Halbleiterbereich 20 abhängige Konzentration an n-Dotierungen ist im Graph der Fig. 1B dargestellt. Auf der nach rechts verlaufenden Abszisse ist die Dotierstoffkonzentration an n-Dotierungen dargestellt, während auf der nach unten zeigenden Ordinate die Tiefe X im Mesabereich in der Zellmitte zwischen den MOS-Transistoreinrichtungen 10 der Fig. 1A bezeichnet.
  • Grundsätzlich ist zunächst die n-Dotierung im Bereich Mese M beim Stand der Technik vergleichsweise gering und liegt dort etwa bei 1015-1017 cm3. Der Drainbereich D im zweiten Halbleiterunterbereich 21 ist dagegen vergleichsweise hoch n- dotiert, und zwar bei etwa 1019-1020 cm3. Der Sourcebereich S ist ebenfalls hoch n-dotiert.
  • Die erfindungsgemäße Idee des Vorsehens eines Bereichs K lokaler maximaler Dotierstoffkonzentrationen bewirkt nun, dass im Bereich der Position X zwischen Source S, Body B, Bodyverstärkungsbereich BV bzw. Drain D die Konzentration an n- Dotierungen angehoben ist. Die Position X am Maximum der n- Dotierung und Form und Verlauf dieser n-Dotierung können variiert werden, um die Durchbruchsspannung und mithin den Einschaltwiderstand entsprechend den Erfordernissen anzupassen.
  • In den Fig. 2A-C werden die Verteilungen des elektrischen Feldes in den Mesabereichen M beim Stand der Technik mit normaler Mesabreite Δ und bei der erfindungsgemäß ausgebildeten MOS-Transistoreinrichtung 10 mit reduzierter Mesabreite ΔMesa miteinander verglichen.
  • Die Fig. 2A und 2B zeigen eine MOS-Transistoreinrichtung aus dem Stand der Technik bzw. eine erfindungsgemäße MOS-Transistoreinrichtung 10 mit einer üblich dimensionierten Mesabreite Δ bzw. einer reduzierten Mesabreite DMesa mit weniger als dem 2,5fachen der maximalen Gateoxidbreite DGOX. Dabei bezeichnen die Linien jeweils Schnitte von Flächen mit konstantem Betrag der elektrischen Feldstärke.
  • Beim Stand der Technik gemäß Fig. 2A ergibt sich ein Feldstärkehauptmaximum etwa in der Zellmitte, also zwischen zwei benachbarten MOS-Transistoreinrichtungen, und zwar im Bereich der Oxidkante, das heißt also im Bereich des Übergangs von der dünnen Gateoxidschicht GOX im oberen Trenchbereich 30o zum verstärkten Feldplattenbereich 30u, so dass dort mit dem Avalanchedurchbruch zu rechnen ist. Im vertikalen Verlauf der restlichen Mesa, also entlang der Driftstrecke, hat die elektrische Feldstärke betragsmäßig einen etwa konstanten Verlauf. Oberhalb des Feldstärkemaximums und unterhalb des Trenchbodens 30b fällt die Feldstärke sehr rasch auf null ab.
  • Im Gegensatz dazu ist aufgrund der starken Verringerung der Mesabreite DMesa bei der erfindungsgemäßen MOS-Transistoreinrichtung 10 gemäß Fig. 2B das Feldstärkebetragsmaximum im Bereich der Zellmitte und der Oxidkante stark reduziert, wogegen im Bereich des Trenchbodens 30b der Grabenstruktur 30 ein stark ausgeprägtes Feldstärkebetragsmaximum vorliegt, und zwar in direkter Nachbarschaft und angrenzend an den Isolationsbereich GOX, so dass dort mit dem Avalanchedurchbruch zu rechnen ist.
  • Fig. 2C zeigt den Verlauf des Betrages der elektrischen Feldstärke entlang der Zellmitte im Mesabereich M für den Stand der Technik gepunktet bzw. für die erfindungsgemäße MOS- Transistoreinrichtung der Fig. 2B als durchgezogene Linie. Im Vergleich ergibt sich sehr deutlich, dass beim Stand der Technik die maximale Feldstärke im Bereich der oberen Oxidkante vorliegt, so dass dort mit dem Avalanchedurchbruch zu rechnen ist, wogegen beim erfindungsgemäßen Feldstärkeverlauf das Maximum im Bereich des Trenchbodens 30b ausgebildet ist, was dort zu einem Avalanchedurchbruch führen kann. Bezugszeichenliste 10 MOS-Transistoreinrichtung, MOS-Transistor
    20 Halbleiterbereich, Halbleitersubstrat
    21 erster Halbleiterunterbereich
    22 zweiter Halbleiterunterbereich
    30 Grabenstruktur, Graben, Trench
    30b Boden, Bodenbereich
    30o oberer Grabenabschnitt, oberer Grabenbereich
    30u unterer Grabenabschnitt, unterer Grabenbereich, Endbereich
    A Avalanchedurchbruchbereich
    B Bodybereich
    BV Bodyverstärkungsbereich
    D Drainbereich
    DGOX Maximalstärke des Isolationsbereichs
    DMesa Mesabreite
    DTrench Breite der Grabenstruktur
    E Bereich maximaler elektrischer Feldstärke
    G Gatebereich
    GOX Isolationsbereich, Gateisolation
    K Dotierbereich, Bereich lokaler maximaler Dotierstoffkonzentration
    M Mesabereich
    S Sourcebereich
    X Tiefe in der Mesa, Position

Claims (16)

1. MOS-Transistoreinrichtung
vom Grabenstruktur- oder Trerichtyp mit einer sich im Wesentlichen in einer ersten Richtung in einem Halbleiterbereich (20) erstreckenden Grabenstruktur (30),
dadurch gekennzeichnet,
dass der Avalanchedurchbruchbereich (A) der MOS- Transistoreinrichtung (10) in einem Endbereich (30u) oder in einem unteren Bereich (30u) der Grabenstruktur (30), insbesondere im Bereich des Bodens (30b) davon derart ausgebildet ist,
dass dadurch insbesondere ein besonders geringer Einschaltwiderstand der MOS-Transistoreinrichtung (10) ausgebildet oder ausbildbar ist.
2. MOS-Transistoreinrichtung nach Anspruch 1,
bei welcher ein Sourcebereich (S) und ein Drainbereich (D) im Halbleiterbereich (20) mit einem ersten Leitfähigkeits- oder Leitungstyp ausgebildet sind,
bei welcher im Wesentlichen dazwischen im Inneren der Grabenstruktur (30) durch einen Isolationsbereich (GOX) isoliert eine Gateelektrodeneinrichtung (G) ausgebildet ist und
bei welcher im Wesentlichen zwischen dem Sourcebereich (S) und dem Drainbereich (D) in unmittelbarer Nachbarschaft zum Isolationsbereich (GOX) von der Gateelektrodeneinrichtung (G) abgewandt ein Bereich lokal maximaler Dotierstoffkonzentration vom ersten Leitfähigkeits- oder Leitungstyp derart vorgesehen ist,
dass dadurch insbesondere ein besonders geringer Einschaltwiderstand der MOS-Transistoreinrichtung (10) ausgebildet oder ausbildbar ist.
3. MOS-Transistoreinrichtung
mit einem Sourcebereich (S) und einem Drainbereich (D), welche in einem Halbleiterbereich (20) mit einem ersten Leitfähigkeits- oder Leitungstyp ausgebildet sind, und
mit einer im Wesentlichen dazwischen durch einen Isolationsbereich (GOX) isolierten Gateelektrodeneinrichtung (G),
dadurch gekennzeichnet,
dass im Wesentlichen zwischen dem Sourcebereich (S) und dem Drainbereich (D) in unmittelbarer Nachbarschaft zum Isolationsbereich (GOX) von der Gateelektrodeneinrichtung (G) abgewandt ein Bereich lokaler maximaler Dotierstoffkonzentration vom ersten Leitfähigkeits- oder Leitungstyp derart vorgesehen ist,
dass dadurch insbesondere ein besonders geringer Einschaltwiderstand der MOS-Transistoreinrichtung (10) ausgebildet oder ausbildbar ist.
4. MOS-Transistoreinrichtung nach Anspruch 3
welche vom Grabenstruktur- oder Trerichtyp mit einer sich im Wesentlichen in einer ersten Richtung im Halbleiterbereich (20) erstreckenden Grabenstruktur (30), in deren Inneren die Gateelektrodeneinrichtung (G) vorgesehen ist, ausgebildet ist und
bei welcher der Avalanchedurchbruchbereich (A) der MOS- Transistoreinrichtung (10) in einem Endbereich (30u) oder unteren Bereich (30u) der Grabenstruktur (30), insbesondere im Bereich des Bodens (30b) davon derart ausgebildet ist,
dass dadurch insbesondere ein besonders geringer Einschaltwiderstand der MOS-Transistoreinrichtung (10) ausgebildet oder ausbildbar ist.
5. MOS-Transistoreinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Avalanchedurchbruchbereich (A) der MOS-Transistoreinrichtung (10) durch einen Bereich (E) maximaler elektrischer Feldstärke ausgebildet oder durch diesen definiert ist.
6. MOS-Trasistoreinrichtung nach Anspruch 5, dadurch gekennzeichnet, dass der Bereich (E) maximaler elektrischer Feldstärke zwischen dem Sourcebereich (S) und dem Drainbereich (D) in unmittelbarer Nachbarschaft zum Isolationsbereich (GOX) und zum Endbereich (30u) oder zum unteren Bereich (30u) der Grabenstruktur (30) von der Gatelektrodeneinrichtung (G) abgewandt ausgebildet ist.
7. MOS-Transistoreinrichtung nach Anspruch 5, dadurch gekennzeichnet, dass der Bereich (E) maximaler elektrischer Feldstärke zwischen dem Sourcebereich (S) und dem Drainbereich (D) in unmittelbarer Nachbarschaft zum Endbereich (30u) oder zum unteren Bereich (30u) der Grabenstruktur (30) und von der Gateelektrodeneinrichtung (G) abgewandt ausgebildet ist, vorzugsweise im Bereich einer Raumladungszone (R), die insbesondere bei anliegender Durchbruchsspannung zwischen einem vorgesehenen Bodybereich (B) oder Bodyverstärkungsbereich (BV) und dem Drainbereich (D) ausgebildet ist, insbesondere in einer zweiten, unteren oder dem Drainbereich (D) zugewandten Hälfte davon.
8. MOS-Transistoreinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Mesabereich (M) im Halbleiterbereich (20) als Zwischenbereich in einer im Wesentlichen zur ersten Richtung senkrecht verlaufenden Richtung und insbesondere zu einer benachbarten Halbleitereinrichtung eine Breite DMesa aufweist, welche kleiner ist als die Breite DTrench der Grabenstruktur (30) in dieser Richtung, so dass gilt: DMesa < DTrench.
9. MOS-Transistoreinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Mesabereich (M) im Halbleiterbereich (20) als Zwischenbereich in einer im Wesentlichen zur ersten Richtung senkrecht verlaufenden Richtung und insbesondere zu einer benachbarten Halbleitereinrichtung eine Breite DMesa aufweist, welche kleiner ist als das 2,5 fache der maximalen Stärke DGOX des Isolationsbereiches (GOX), so dass gilt: DMesa < 2,5.DGOX.
10. MOS-Transistoreinrichtung nach einem der vorangehenden Ansprüche, welche als Feldplattentransistoreinrichtung (10) ausgebildet ist, wobei der Isolationsbereich (GOX) eine Feldplattenstruktur aufweist.
11. MOS-Transistoreinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass im Wesentlichen zwischen dem Sourcebereich (S) und dem Drainbereich (D) von der Gateelektrodeneinrichtung (G) isoliert ein Bodybereich (B) eines zweiten Leitfähigkeits- oder Leitungstyps vorgesehen ist, insbesondere in unmittelbarer Nachbarschaft zum Sourcebereich (S).
12. MOS-Transistoreinrichtung nach Anspruch 9, dadurch gekennzeichnet, dass der Bodybereich (B) zum Drainbereich (D) hin mit einem Bodyverstärkungsbereich (BV) vom zweiten Leitfähigkeits- oder Leitungstyp verstärkt ausgebildet ist.
13. MOS-Transistoreinrichtung nach einem der Ansprüche 2 bis 10, dadurch gekennzeichnet, dass der Bereich (K) lokaler maximaler Dotierstoffkonzentration vom ersten Leitfähigkeits- oder Leitungstyp im Bereich einer Position (X) vorgesehen ist, welche im Übergang vom Bodybereich (B) oder Bodyverstärkungsbereich (BV) und einem Dotierausläufer des Drainbereichs (D) liegt.
14. MOS-Transistoreinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass eine gegebenenfalls vorgesehene Grabenstruktur (30) in etwa bis zum ersten Halbleiterunterbereich (21) des Halbleiterbereichs (20) und/oder bis zum und/oder in das Substrat reichend ausgebildet ist.
15. MOS-Transistoreinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass in der gegebenenfalls vorgesehen Grabenstruktur (30) eine Mehrzahl von Elektrodeneinrichtungen vorgesehen ist, insbesondere für eine Mehrzahl von Gatebereichen (G) und/oder für eine Mehrzahl von Sourcebereichen (S).
16. MOS-Transistoreinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet,
dass der Drainbereich (D) oder der Anschlussbereich dafür unter weitestgehender Vermeidung einer Rückseitenkontaktierung des Halbleiterbereichs (20) auf derselben Seite des Halbleiterbereichs (20) ausgebildet ist wie der Sourcebereich (S) oder der Anschlussbereich dafür,
wobei der erste Halbleiterunterbereich (21), insbesondere in hoch n-dotierter Form, als Anschlussgebiet und lateral versetzt sich zum Oberflächenbereich 20a, 22a des Halbleiterbereichs (20) bzw. des zweiten Halbleiterunterbereichs (22) erstreckend ausgebildet ist.
DE10207309.0A 2002-02-21 2002-02-21 MOS-Transistoreinrichtung Expired - Fee Related DE10207309B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10207309.0A DE10207309B4 (de) 2002-02-21 2002-02-21 MOS-Transistoreinrichtung
DE10262418.6A DE10262418B3 (de) 2002-02-21 2002-02-21 MOS-Transistoreinrichtung
CNB031060803A CN1215570C (zh) 2002-02-21 2003-02-21 Mos晶体管组件
US10/371,134 US6885062B2 (en) 2002-02-21 2003-02-21 MOS transistor device with a locally maximum concentration region between the source region and the drain region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10207309.0A DE10207309B4 (de) 2002-02-21 2002-02-21 MOS-Transistoreinrichtung

Publications (2)

Publication Number Publication Date
DE10207309A1 true DE10207309A1 (de) 2003-09-11
DE10207309B4 DE10207309B4 (de) 2015-07-23

Family

ID=27740280

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10262418.6A Expired - Fee Related DE10262418B3 (de) 2002-02-21 2002-02-21 MOS-Transistoreinrichtung
DE10207309.0A Expired - Fee Related DE10207309B4 (de) 2002-02-21 2002-02-21 MOS-Transistoreinrichtung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE10262418.6A Expired - Fee Related DE10262418B3 (de) 2002-02-21 2002-02-21 MOS-Transistoreinrichtung

Country Status (3)

Country Link
US (1) US6885062B2 (de)
CN (1) CN1215570C (de)
DE (2) DE10262418B3 (de)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10317383A1 (de) * 2003-04-15 2004-11-11 Infineon Technologies Ag Junction-Feldeffekttransistor
DE10355588A1 (de) * 2003-11-28 2005-06-30 Infineon Technologies Ag MOS-Transistoreinrichtung
DE102004026233A1 (de) * 2004-05-28 2005-12-22 Infineon Technologies Ag Trenchtransistor
DE102005014743A1 (de) * 2005-03-31 2006-10-05 Infineon Technologies Austria Ag MOS-Feldplattentrench-Transistoreinrichtung
DE102005014744A1 (de) * 2005-03-31 2006-10-12 Infineon Technologies Ag Trenchtransistor mit erhöhter Avalanchefestigkeit
DE102006020870A1 (de) * 2006-05-04 2007-11-08 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Avalanchedurchbruch-Festigkeit
DE102007014038A1 (de) 2007-03-23 2008-09-25 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102007037858A1 (de) 2007-08-10 2009-02-19 Infineon Technologies Ag Halbleiterbauelement mit verbessertem dynamischen Verhalten
US7615847B2 (en) 2007-03-23 2009-11-10 Infineon Technologies Austria Ag Method for producing a semiconductor component
US8044460B2 (en) 2006-12-01 2011-10-25 Infineon Technologies Austria Ag Electronic device with connecting structure
US9099419B2 (en) 2012-10-09 2015-08-04 Infineon Technologies Ag Test method and test arrangement
DE102015109545A1 (de) * 2015-06-15 2016-12-15 Infineon Technologies Ag Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
US11923444B2 (en) 2016-08-12 2024-03-05 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PL399493A1 (pl) * 2002-05-10 2012-11-05 F. Hoffmann-La Roche Ag Kwasy bisfosfonowe do leczenia i profilaktyki osteoporozy
DE102004005774B4 (de) * 2004-02-05 2006-09-28 Infineon Technologies Ag Verfahren zur Herstellung von Gateelektroden in einem Feldplattentrench-Transistor sowie Feldplattentrench-Transistor
DE102004021391B4 (de) * 2004-04-30 2008-10-02 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung
DE102004057791B4 (de) * 2004-11-30 2018-12-13 Infineon Technologies Ag Trenchtransistor sowie Verfahren zu dessen Herstellung
JP4955222B2 (ja) 2005-05-20 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102005060702B4 (de) * 2005-12-19 2015-01-22 Infineon Technologies Austria Ag Vertikaler MOS-Transistor mit geringem Einschaltwiderstand
US7709320B2 (en) * 2006-06-28 2010-05-04 International Business Machines Corporation Method of fabricating trench capacitors and memory cells using trench capacitors
US7601596B2 (en) * 2006-11-16 2009-10-13 Infineon Technologies Austria Ag Semiconductor device with trench transistors and method for manufacturing such a device
US7948033B2 (en) * 2007-02-06 2011-05-24 Semiconductor Components Industries, Llc Semiconductor device having trench edge termination structure
US7923330B2 (en) * 2007-10-02 2011-04-12 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
US8274109B2 (en) * 2007-12-26 2012-09-25 Infineon Technologies Ag Semiconductor device with dynamical avalanche breakdown characteristics and method for manufacturing a semiconductor device
US8203181B2 (en) * 2008-09-30 2012-06-19 Infineon Technologies Austria Ag Trench MOSFET semiconductor device and manufacturing method therefor
US20100264486A1 (en) 2009-04-20 2010-10-21 Texas Instruments Incorporated Field plate trench mosfet transistor with graded dielectric liner thickness
JP5110153B2 (ja) * 2010-11-08 2012-12-26 住友電気工業株式会社 半導体装置およびその製造方法
US9184284B2 (en) 2012-12-31 2015-11-10 Infineon Technologies Ag Method for operating field-effect transistor, field-effect transistor and circuit configuration
US9349854B2 (en) * 2013-10-04 2016-05-24 Infineon Technologies Ag Semiconductor device and method of manufacturing the same
US9461131B1 (en) 2015-06-15 2016-10-04 Texas Instruments Incorporated High quality deep trench oxide
DE102015109538B3 (de) * 2015-06-15 2016-12-08 Infineon Technologies Ag Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
CN106024892A (zh) * 2016-05-26 2016-10-12 东南大学 高雪崩耐量的空穴电流分流型功率晶体管及其制备方法
DE102017118352A1 (de) 2017-08-11 2019-02-14 Infineon Technologies Ag Halbleiterbauelement mit grabenstrukturen und herstellungsverfahren hierfür
CN109065626B (zh) * 2018-08-21 2021-03-30 电子科技大学 一种具有介质阻挡层的槽栅dmos器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5688725A (en) * 1994-12-30 1997-11-18 Siliconix Incorporated Method of making a trench mosfet with heavily doped delta layer to provide low on-resistance
JP3641547B2 (ja) * 1998-03-25 2005-04-20 株式会社豊田中央研究所 横型ｍｏｓ素子を含む半導体装置
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6545316B1 (en) * 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
US6291298B1 (en) * 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
EP1190447B1 (de) * 1999-06-25 2009-09-16 Infineon Technologies AG Trench-mos-transistor
US6285060B1 (en) * 1999-12-30 2001-09-04 Siliconix Incorporated Barrier accumulation-mode MOSFET
GB0012138D0 (en) * 2000-05-20 2000-07-12 Koninkl Philips Electronics Nv A semiconductor device
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10317383B4 (de) * 2003-04-15 2008-10-16 Infineon Technologies Ag Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsgebiet und Feldplatte
DE10317383A1 (de) * 2003-04-15 2004-11-11 Infineon Technologies Ag Junction-Feldeffekttransistor
DE10355588A1 (de) * 2003-11-28 2005-06-30 Infineon Technologies Ag MOS-Transistoreinrichtung
DE10355588B4 (de) * 2003-11-28 2006-06-14 Infineon Technologies Ag MOS-Transistoreinrichtung
DE102004026233A1 (de) * 2004-05-28 2005-12-22 Infineon Technologies Ag Trenchtransistor
DE102004026233B4 (de) * 2004-05-28 2015-02-12 Infineon Technologies Ag Trenchtransistor
US7675114B2 (en) 2005-03-31 2010-03-09 Infineon Technologies Ag Trench transistor with increased avalanche strength
DE102005014743A1 (de) * 2005-03-31 2006-10-05 Infineon Technologies Austria Ag MOS-Feldplattentrench-Transistoreinrichtung
DE102005014744B4 (de) * 2005-03-31 2009-06-18 Infineon Technologies Ag Trenchtransistor mit erhöhter Avalanchefestigkeit und Herstellungsverfahren
DE102005014743B4 (de) * 2005-03-31 2013-12-05 Infineon Technologies Austria Ag MOS-Feldplattentrench-Transistoreinrichtung
DE102005014744A1 (de) * 2005-03-31 2006-10-12 Infineon Technologies Ag Trenchtransistor mit erhöhter Avalanchefestigkeit
DE102006020870B4 (de) * 2006-05-04 2010-12-02 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Avalanchedurchbruch-Festigkeit
DE102006020870A1 (de) * 2006-05-04 2007-11-08 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Avalanchedurchbruch-Festigkeit
US8698234B2 (en) 2006-12-01 2014-04-15 Infineon Technologies Austria Ag Electronic device with connecting structure
US8044460B2 (en) 2006-12-01 2011-10-25 Infineon Technologies Austria Ag Electronic device with connecting structure
DE102007014038A1 (de) 2007-03-23 2008-09-25 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
US7615847B2 (en) 2007-03-23 2009-11-10 Infineon Technologies Austria Ag Method for producing a semiconductor component
US9202881B2 (en) 2007-08-10 2015-12-01 Infineon Technologies Ag Semiconductor component with dynamic behavior
DE102007037858A1 (de) 2007-08-10 2009-02-19 Infineon Technologies Ag Halbleiterbauelement mit verbessertem dynamischen Verhalten
DE102007037858B4 (de) * 2007-08-10 2012-04-19 Infineon Technologies Ag Halbleiterbauelement mit verbessertem dynamischen Verhalten
US9257512B2 (en) 2007-08-10 2016-02-09 Infineon Technologies Ag Semiconductor component with dynamic behavior
US9559167B2 (en) 2007-08-10 2017-01-31 Infineon Technologies Ag Semiconductor component with dynamic behavior
US9099419B2 (en) 2012-10-09 2015-08-04 Infineon Technologies Ag Test method and test arrangement
DE102015109545A1 (de) * 2015-06-15 2016-12-15 Infineon Technologies Ag Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
US9812563B2 (en) 2015-06-15 2017-11-07 Infineon Technologies Ag Transistor with field electrodes and improved avalanche breakdown behavior
DE102015109545B4 (de) 2015-06-15 2021-10-21 Infineon Technologies Ag Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
US11923444B2 (en) 2016-08-12 2024-03-05 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
DE10262418B3 (de) 2015-10-08
CN1215570C (zh) 2005-08-17
CN1442907A (zh) 2003-09-17
US6885062B2 (en) 2005-04-26
DE10207309B4 (de) 2015-07-23
US20030173618A1 (en) 2003-09-18

Similar Documents

Publication Publication Date Title
DE10262418B3 (de) MOS-Transistoreinrichtung
DE102005014743B4 (de) MOS-Feldplattentrench-Transistoreinrichtung
DE112006000156B4 (de) LDMOS Halbleitertransistorstruktur und Verfahren zu deren Herstellung
DE102009028555B4 (de) Transistor
DE102012204420B4 (de) Halbleitervorrichtung
DE102012000958A1 (de) Leistungs-Graben-MOSFET mit verringertem EIN-Widerstand
DE102015212564A1 (de) Halbleitervorrichtung mit isoliertem Gate, aufweisend eine Schirmungselektrode und Verfahren
EP1774596B1 (de) Hochvolt-nmos-transistor und herstellungsverfahren
DE102014104975B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112007001578T5 (de) Lateraler Fet mit Trench-Gate mit direktem Source-Drain-Strompfad
EP0888639A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102017221950B4 (de) Halbleitervorrichtung
DE112009005299T5 (de) Halbleitervorrichtung
DE10255116B4 (de) LDMOS-Transistor und Verfahren zu dessen Herstellung
DE102004041198B4 (de) Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur
DE10355588B4 (de) MOS-Transistoreinrichtung
DE102005011348B4 (de) Halbleitervorrichtung
DE102015107103A1 (de) Bipolar-Transistor mit isolierter Gate-Elektrode
DE112004001846B4 (de) LDMOS-Transistor
DE102014113746A1 (de) Transistorbauelement mit einer feldelektrode
DE19534154C2 (de) Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement
DE102016114229B3 (de) Transistorbauelement mit einer zwei schichten umfassenden feldelektrodeund sein herstellverfahren
DE10223699B4 (de) MOS-Transistoreinrichtung vom Trenchtyp
DE102011079307B4 (de) Halbleitervorrichtung
DE112010005265B4 (de) Verfahren zur Herstellung eines Verarmungsmodus-DMOS-Transistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R130 Divisional application to

Ref document number: 10262418

Country of ref document: DE

R130 Divisional application to

Ref document number: 10262418

Country of ref document: DE

Effective date: 20150203

R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 10262418

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee