DE102004021391B4 - Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung - Google Patents

Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung Download PDF

Info

Publication number
DE102004021391B4
DE102004021391B4 DE200410021391 DE102004021391A DE102004021391B4 DE 102004021391 B4 DE102004021391 B4 DE 102004021391B4 DE 200410021391 DE200410021391 DE 200410021391 DE 102004021391 A DE102004021391 A DE 102004021391A DE 102004021391 B4 DE102004021391 B4 DE 102004021391B4
Authority
DE
Germany
Prior art keywords
region
semiconductor
circuit
width
trench structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200410021391
Other languages
English (en)
Other versions
DE102004021391A1 (de
Inventor
Thorsten Dr. Meyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200410021391 priority Critical patent/DE102004021391B4/de
Publication of DE102004021391A1 publication Critical patent/DE102004021391A1/de
Application granted granted Critical
Publication of DE102004021391B4 publication Critical patent/DE102004021391B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung,
– bei welchem in einem Halbleitermaterialbereich (20) mit einem Oberflächenbereich (20a) ein erster Halbleiterschaltungsbereich (31) und ein zweiter Halbleiterschaltungsbereich (32) ausgebildet werden,
– bei welchem als erster Halbleiterschaltungsbereich (31) oder als Teil davon eine integrierte Halbleiterschaltung ausgebildet wird mit einer integrierten Logikschaltung und/oder einer Analogschaltung,
– bei welchem als zweiter Halbleiterschaltungsbereich (32) oder als Teil davon eine integrierte Halbleiterleistungsschaltung mit Leistungsbauelementen (40) mit zum Oberflächenbereich (20a) des Halbleitermaterialbereichs (20) jeweils vertikal verlaufender Grabenstruktur (22) ausgebildet wird,
– bei welchem Leistungsbauelemente (40) als MOS-Transistoren mit Gate (G) und Gateoxid (GOX) innerhalb und mit Source (S), Body, Drain (D) und Kanal außerhalb der jeweiligen Grabenstruktur (22) und direkt benachbart dazu im Halbleitermaterialbereich (20) mit einem Mesagebiet (M) einer Breite (DM) ausgebildet werden,
– bei welchem die Breite (DM) der Mesagebiete (M) geringer ausgebildet wird als die Breite (DT) der jeweiligen Grabenstruktur...

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung.
  • Bei bekannten Halbleiterschaltungsanordnungen, bei welchen ein erster Halbleiterschaltungsbereich gebildet wird von einer integrierten Halbleiterlogikschaltung und bei welchen ein zweiter Halbleiterschaltungsbereich gebildet wird von einer integrierten Halbleiterleistungsschaltung, besteht das Problem, dass eine Konkurrenz im Hinblick auf bestimmte Dotierstoffkonzentrationen vorliegt. Zum einen muss zum Beispiel die Dotierstoffkonzentration bestimmter Epitaxieschichten im Bereich der Halbleiterleistungsschaltung einen vergleichsweise hohen Wert aufweisen, um die Einschaltwiderstände Ron bestimmter Halbleiterleistungsbauelemente besonders gering einzustellen. Andererseits kann aber eine generelle Dotierstoffkonzentration in der Epitaxieschicht nicht beliebig angehoben werden, da andererseits die integrierte Halbleiterlogikschaltung des ersten Halbleiterschaltungsbereichs nicht beliebig hoch sein darf, um die Spannungsfestigkeit bestimmter Halbleiterlogikbauelemente nicht zu beeinträchtigen.
  • Folglich besteht die angesprochene Konkurrenz darin, zum einen die Spannungsfestigkeit der Halbleiterlogikbauelemente zu gewährleisten und zum anderen im Bereich der Halbleiterleistungsbauelemente besonders geringe Einschaltwiderstände auszubilden. Diese Konkurrenz kann bisher entweder gar nicht oder nur mit einem erheblichen prozesstechnischen Mehraufwand aufgelöst werden.
  • Die DE 102 14 151 A1 betrifft ein Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich, welche bei beliebigen lateralen Bauelementen, wie Bipolartransistoren, Dioden, CMOS-Bauelementen und dergleichen in einer Zone zwischen vorgesehenen Gräben realisierbar ist. Dabei wird in einem Halbleiterkörper ein Transistorzellenfeld mit mehreren gleichartigen Transistorzellen und mit wenigstens einer am Rand des Zellenfeldes ausgebildeten Randzelle vorgesehen. Jede Transistorzelle besitzt eine erste Anschlusszone, eine Kanalzone und wenigstens eine Steuerelektrode. Die Randzelle weist eine Feldplatte auf, die in einem Graben angeordnet ist und mittels einer Isolationsschicht gegenüber dem Halbleiterkörper isoliert ist. Der Abstand des Grabens der Randzelle zum Graben der unmittelbar benachbarten Transistorzelle ist geringer ausgebildet als der Abstand eines Grabens einer Transistorzelle zum Graben einer unmittelbar benachbarten Transistorzelle im Zellenfeld.
  • Die US 2003/0173618 A1 betrifft eine MOS-Transistoreinrichtung, bei welcher ein Halbleiterbereich und ein Avalanche-Durchbruchbereich vorgesehen sind. Der Halbleiterbereich besitzt eine Grabenstruktur, welche sich in einer ersten gegebenen Richtung erstreckt. Der Avalanche-Durchbruchbereich ist in einer Region ausgebildet, die sich in einem Endbereich der Grabenstruktur, einem tiefer gelegenen Bereich der Grabenstruktur oder einem Bodenbereich der Grabenstruktur derart angeordnet befindet, dass sich ein niedriger Einschaltwiderstand für die MOS-Transistoreinrichtung ergibt.
  • Aus der Druckschrift WO 03/088364 A2 sind Grabenstruktur-Gatehalbleitereinrichtungen bekannt, bei welchen ein Halbleiterkörper mit einem aktiven Bereich mit einer Mehrzahl elektrisch parallel geschalteter Transistorzellen ausgebildet ist. Die Gates in den Grabenstrukturen im aktiven Bereich weisen jeweils einen Graben auf, der sich im Halbleiterkörper hinein erstreckt und in seinem Inneren das Gatematerial beinhaltet. Die Gatestrukturen in den Gräben bilden parallele Streifen, die sich quer über den aktiven Bereich erstrecken.
  • Die Druckschrift US 2002/0030237 A1 betrifft ein Leistungshalbleiterschaltelement mit einer Driftschicht auf einem Halbleitersubstrat, einer Wannenschicht in der Oberfläche der Driftschicht, einer Sourceschicht in der Oberfläche der Wannenschicht, einem Graben, der so ausgebildet ist, dass er in das Innere der Driftschicht, ausgehend von der Oberfläche der Sourceschicht und durch die Wannenschicht hindurch erstreckt, eine vergrabene Elektrode, welche über eine erste Isolationsschicht im Graben ausgebildet ist, und eine Steuerelektrode auf der Driftschicht, der Wannenschicht und der Sourceschicht mit einer zweiten Isolationsschicht dazwischen.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung bereitzustellen, bei welchem auf besonders einfache und doch zuverlässige Art und Weise die Dotierstoffkonzentration lokal und ohne globalen Einfluss auf den gesamten Halbleitermaterialbereich angereichert werden kann.
  • Gelöst wird die Aufgabe bei einem Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung erfindungsgemäß mit den Merkmalen des Anspruchs 1. Bevorzugte Ausführungsformen des erfindungsgemäßen Verfahrens zum Herstellen einer integrierten Halbleiterschaltungsanordnung sind Gegenstand der abhängigen Ansprüche.
  • Erfindungsgemäß wird ein Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung vorgeschlagen, bei welchem in einem Halbleitermaterialbereich mit einem Oberflächenbereich ein erster Halbleiterschaltungsbereich und ein zweiter Halbleiterschaltungsbereich ausgebildet werden, bei welchem als erster Halbleiterschaltungsbereich oder als Teil davon eine integrierte Halbleiterschaltung ausgebildet wird mit einer integrierten Logikschaltung und/oder einer Analogschaltung, bei welchem als zweiter Halbleiterschaltungsbereich oder als Teil davon eine integrierte Halbleiterleistungsschaltung mit Leistungsbauelementen mit zum Oberflächenbereich des Halbleitermaterialbereichs jeweils vertikal verlaufender Grabenstruktur ausgebildet wird, bei welchem Leistungsbauelemente als MOS-Transistoren mit Gate und Gateoxid innerhalb und mit Source, Body, Drain und Kanal außerhalb der jeweiligen Grabenstruktur und direkt benachbart dazu im Halbleitermaterialbereich mit einem Mesagebiet einer Breite ausgebildet werden, bei welchem die Breite der Mesagebiete geringer ausgebildet wird als die Breite der jeweiligen Grabenstruktur, so dass inhärent eine Anreicherung der Dotierstoffkonzentration im Halbleitermaterialbereich lokal in direkter Nachbarschaft der jeweiligen Grabenstruktur durch einen Pile-Up-Effekt ausgebildet wird und bei welchem die Anreicherung der Dotierstoffkonzentration durch den Pile-Up-Effekt zumindest in einer die jeweilige Grabenstruktur enthaltenden Epitaxieschicht ausgebildet wird, so dass die Dotierstoffkonzentration in der Epitaxieschicht des zweiten Halbleitermaterialbereichs inhärent und unabhängig von Dotierstoffkonzentration des ersten Halbleiterschaltungsbereichs angehoben wird und so dass die Dotierstoffkonzentration des ersten Halbleiterschaltungsbereichs unbeeinflusst bleibt.
  • Bei dem erfindungsgemäßen Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung werden in einem Halbleitermaterialbereich mit einem Oberflächenbereich ein erster Halbleiterschaltungsbereich und ein zweiter Halbleiterschaltungsbereich vorgesehen. Der erste Halbleiterschaltungsbereich oder ein Teil davon werden als eine integrierte Halbleiterlogikschaltung ausgebildet, insbesondere mit einer integrierten CMOS-, Logik- und/oder Analogschaltung. Des Weiteren wird der zweite Halbleiterschaltungsbereich oder ein Teil davon als eine integrierte Halbleiterleistungsschaltung ausgebildet, insbesondere mit Leistungsbauelementen mit und/oder in zum Halbleitermaterialbereich und zum Oberflächenbereich jeweils im Wesentlichen vertikal verlaufender Grabenstruktur, also mit Grabenstrukturbauelementen oder Trenchbauelementen, wobei die Breite außerhalb der Grabenstruktur vorzusehender Mesagebiete erfindungsgemäß so ausgebildet wird, dass sich inhärent eine Anreicherung oder Anhebung der Dotierstoffkonzentration im Halbleitermaterialbereich lokal in direkter Nachbarschaft der jeweiligen Grabenstruktur durch einen Pile-Up-Effekt ergibt oder dass inhärent eine derartige Anreicherung oder Anhebung der Dotierstoffkonzentration ausgebildet wird.
  • Bei einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens ist es vorgesehen, dass die Anreicherung der Dotierstoffkonzentration durch den Pile-Up-Effekt zumindest in einer die jeweilige Grabenstruktur aufnehmenden oder enthaltenden Epitaxieschicht ausgebildet wird.
  • Bei einer anderen zusätzlichen oder alternativen Ausführungsform des erfindungsgemäßen Verfahrens ist es vorgesehen, dass die Mesagebiete im Vergleich zu herkömmlichen Bauelementen mit Grabenstruktur schmal ausgebildet werden.
  • Es wird bevorzugt, dass die Breite der Mesagebiete geringer ausgebildet wird als die Breite der jeweiligen Grabenstruktur.
  • Besonders vorteilhaft ist es, wenn die Breite der Mesagebiete im Bereich von etwa 300 nm bis etwa 800 nm ausgebildet wird.
  • Weiterhin ist es vorteilhaft, wenn die Breite der Mesagebiete und die Breite der jeweiligen Grabenstruktur im Verhältnis von etwa mindestens 40:60 ausgebildet werden.
  • Es ist ferner von Vorteil, dass die Breite der Mesagebiete zur Stärke eines vorgesehenen Feldoxids mit einem Verhältnis von etwa 1:2,5 oder darunter ausgebildet wird, so dass die Ungleichung DFOX:DM ≥ 2,5erfüllt ist, wobei DM die Breite der Mesagebiete und DFOX die Stärke das vorgesehenen Feldoxids bezeichnen.
  • Gemäß einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens ist es alternativ oder zusätzlich vorgesehen, dass die Anreicherung der Dotierstoffkonzentration durch den Pile-Up-Effekt erzeugt wird durch mindestens einen physikalischen und/oder chemischen Umwandlungsprozess, insbesondere eines Materialbereichs im Wandbereich der jeweiligen Grabenstruktur und/oder vorzugsweise durch einen Oxidationsprozess.
  • Bei einer anderen alternativen oder zusätzlichen Ausführungsform des erfindungsgemäßen Verfahrens ist es vorgesehen, dass die Anreicherung der Dotierstoffkonzentration durch den Pile-Up-Effekt erzeugt wird durch eine Mehrzahl insbesondere in etwa gleicher physikalischer und/oder chemischer Umwandlungsprozesse.
  • Von besonderem Vorteil ist es, wenn die Leistungsbauelemente oder ein Teil davon als vertikale Dense-Trenchtransistoren und insbesondere als Feldplattentransistoren ausgebildet werden.
  • Ferner ist es vorteilhaft, wenn alternativ oder zusätzlich dazu die Leistungsbauelemente oder ein Teil davon als oder in einer Anordnung direkt benachbarter und durch die jeweiligen Mesabereiche lateral beabstandete Leistungsbauelemente ausgebildet werden.
  • Gemäß einer weiteren alternativen oder einer zusätzlichen Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen einer integrierten Halbleiterschaltungsanordnung ist es vorgesehen, dass die Anreicherung der Dotierstoffkonzentration durch den Pile-Up-Effekt erzeugt wird durch die Ausbildung einer die jeweilige Grabenstruktur im Inneren auskleidenden Isolationsschicht, insbesondere durch Ausbilden eines Gateoxids und/oder eines Feldoxids, insbesondere einer ausgebildeten oder auszubildenden Trenchtransistoreinrichtung.
  • Eine weitere alternative oder eine weitere zusätzliche Ausführungsform des erfindungsgemäßen Verfahrens ist dadurch gekennzeichnet, dass durch die Anreicherung der Dotierstoffkonzentration durch den Pile-Up-Effekt ein Einschaltwiderstand, insbesondere einer ausgebildeten oder auszubildenden Trenchtransistoreinrichtung, vergleichsweise gering ausgebildet wird, z. B. für eine Bauteilspannungsklasse bei etwa 60 Volt, insbesondere im Bereich von etwa 30 mΩmm2 bis etwa 65 mΩmm2.
  • Bei einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens werden das Feldoxid im Inneren der Grabenstruktur und ein Dickoxidbereich im Wesentlichen planar auf dem Oberflächenbereich des Halbleitermaterialbereichs gemeinsam, insbesondere über einen gemeinsamen LOCOS-Prozess, ausgebildet und dann gemeinsam strukturiert.
  • Bei einer integrierten Halbleiterschaltungsanordnung sind z. B. in einem Halbleitermaterialbereich mit einem Oberflä chenbereich ein erster Halbleiterschaltungsbereich und ein zweiter Halbleiterschaltungsbereich vorgesehen. Der erste Halbleiterschaltungsbereich oder ein Teil davon sind als integrierte Halbleiterlogikschaltung ausgebildet mit einer integrierten CMOS-, Logik- und/oder Analogschaltung. Der zweite Halbleiterschaltungsbereich oder ein Teil davon sind als integrierte Halbleiterleistungsschaltung ausgebildet mit Leistungsbauelementen mit und/oder in zum Halbleitermaterialbereich und zum Oberflächenbereich jeweils im Wesentlichen vertikal verlaufender Grabenstruktur, also mit Grabenstruktur- oder Trenchbauelementen. Die Leistungsbauelemente mit und/oder in zum Halbleitermaterialbereich und zum Oberflächenbereich jeweils im Wesentlichen vertikal verlaufender Grabenstruktur weisen außerhalb der jeweiligen Grabenstruktur und direkt benachbart dazu im Halbleitermaterialbereich ein so genanntes Mesagebiet mit einer gegebenen Breite auf. Erfindungsgemäß ist die Breite der Mesagebiete so ausgebildet ist, dass inhärent eine Anreicherung der Dotierstoffkonzentration im Halbleitermaterialbereich lokal in direkter Nachbarschaft der jeweiligen Grabenstruktur durch einen Pile-Up-Effekt ausgebildet oder ausbildbar ist.
  • Ein Aspekt ist dabei die Ausbildung einer lokalen Anreicherung der Dotierstoffkonzentration im Halbleitermaterialbereich in direkter Nachbarschaft der jeweiligen Grabenstruktur durch Ausnutzen eines Pile-Up-Effekts. Dadurch wird erreicht, dass eine globale oder grundlegende Dotierstoffkonzentration, z. B. im Epitaxiebereich des Halbleitermaterialbereichs, vergleichsweise gering ausgebildet werden kann. Zur Erreichung bestimmter besonderer Eigenschaften bestimmter Teile des zweiten Halbleiterschaltungsbereichs, die nämlich eine erhöhte Dotierstoffkonzentration, insbesondere im Epitaxiebereich, notwendig werden lassen, wird eine lokale Anhebung oder Anreicherung der Dotierstoffkonzentration erzielt oder erzielbar, nämlich durch den Pile-Up-Effekt, der eine Art Anreiche rungseffekt darstellt, bei welchem in einem Materialbereich ein bestimmter Teilbereich davon an Dotierstoffteilchen verarmt wird, z. B. durch einen Verdrängungsprozess aufgrund einer chemischen und/oder physikalischen Umwandlung, wobei dann die verdrängten Dotierstoffteilchen sich in einem anderen Teilbereich des Halbleitermaterialbereichs, welcher direkt zu dem ersten und verarmten Teilbereich des Materialbereichs benachbart ist, anreichern. Dies ist ein lokaler Effekt, der sich räumlich begrenzt abspielt und somit keinen Einfluss hat auf z. B. lateral beabstandete Halbleiterlogikbauelemente des ersten Halbleiterschaltungsbereichs. Ein derartiger Vorgang erfordert auch keine Maskierungsprozesse oder irgendwelche weiteren besonderen lokalen Eingriffe.
  • Der Begriff Mesa wird hier immer im Sinne eines Zwischenbereich im Halbleitermaterial, insbesondere im Silizium zwischen direkt benachbarten Trenches oder Gräben verwendet. Es handelt sich also um einen Halbleitermaterialsteg, insbesondere um einen Siliziumsteg zwischen direkt benachbarten Trenches oder Gräben.
  • Bei einer Weiterbildung der integrierten Halbleiterschaltungsanordnung ist es vorgesehen, dass die Anreicherung der Dotierstoffkonzentration durch den Pile-Up-Effekt zumindest in einer die jeweilige Grabenstruktur aufnehmenden oder enthaltenden Epitaxieschicht ausgebildet oder ausbildbar ist.
  • Des Weiteren ist es alternativ oder zusätzlich vorgesehen, dass die Mesagebiete im Vergleich zu herkömmlichen Bauelementen mit Grabenstruktur schmal ausgebildet sind. Dadurch wird erreicht, dass benachbarte Mesagebiete oder Mesen im Hinblick auf den Pile-Up-Effekt kooperativ wirken, so dass sich die Pile-Up-Effekte der benachbarten Mesen oder Mesagebiete einander überlagern, so dass sich eine besonders starke und lo kal begrenzte Anreicherung oder Erhöhung der Dotierstoffkonzentration ergibt.
  • Dabei ist es weiter vorgesehen, dass die Breite der Mesagebiete geringer ausgebildet ist als die Breite der jeweiligen Grabenstruktur.
  • Zusätzlich oder alternativ ist es vorgesehen, dass die Breite der Mesagebiete im Bereich von etwa 300 nm bis etwa 800 nm ausgebildet ist.
  • Bei einer anderen alternativen oder zusätzlichen Ausführungsform der erfindungsgemäßen integrierten Halbleiterschaltungsanordnung ist es vorgesehen, dass die Breite der Mesagebiete und die Breite der jeweiligen Grabenstruktur im Verhältnis von mindestens 40:60 ausgebildet sind.
  • Es ist ferner von Vorteil, dass die Breite der Mesagebiete zur Stärke eines vorgesehenen Feldoxids mit einem Verhältnis von etwa 1:2,5 oder darunter ausgebildet ist, so dass die Ungleichung DFOX:DM ≥ 2,5erfüllt ist, wobei DM die Breite der Mesagebiete und DFOX die Stärke das vorgesehenen Feldoxids bezeichnen.
  • Gemäß einer anderen alternativen oder zusätzlichen Ausführungsform der integrierten Halbleiterschaltungsanordnung ist es vorgesehen, dass die Anreicherung der Dotierstoffkonzentration durch den Pile-Up-Effekt erzeugt oder erzeugbar ist durch mindestens einen physikalischen und/oder chemischen Umwandlungsprozess, insbesondere eines Materialbereichs im Wandbereich der jeweiligen Grabenstruktur und/oder vorzugsweise durch einen Oxidationsprozess. Auf diese Art und Weise kann inhärent die Lokalität des Pile-Up-Effekts besonders zuverlässig gewährleistet werden.
  • Zusätzlich oder alternativ kann es vorgesehen sein, dass die Anreicherung der Dotierstoffkonzentration durch den Pile-Up-Effekt erzeugt oder erzeugbar ist durch eine Mehrzahl, insbesondere in etwa gleicher physikalischer und/oder chemischer Umwandlungsprozesse. Dabei ist es insbesondere vorgesehen, dass der Pile-Up-Effekt aus mehreren Oxidationsprozessen überlagert wird, die z. B. zeitlich nacheinander durchgeführt werden.
  • Bei einer weiteren Alternative der integrierten Halbleiterschaltungsanordnung ist es vorgesehen, dass die Leistungsbauelemente oder ein Teil davon als vertikale Dense-Trenchtransistoren und insbesondere als Feldplattentransistoren ausgebildet sind.
  • Ferner ist es alternativ oder zusätzlich vorgesehen, dass die Leistungsbauelemente oder ein Teil davon als eine Anordnung oder in einer Anordnung direkt benachbarter oder durch die jeweiligen Mesabereiche lateral beabstandeter Leistungsbauelemente ausgebildet sind. Auf diese Art und Weise lässt der erfindungsgemäß sich einstellende Vorteil auch bei einem übergeordneten Halbleiterbauteil nutzen, welches in Form von Zellenfeldern elementarer Halbleiterbauelemente aufgebaut ist.
  • Gemäß einer weiteren Ausführungsform der integrierten Halbleiterschaltungsanordnung ist es vorgesehen, dass die Anreicherung der Dotierstoffkonzentration durch den Pile-Up-Effekt erzeugt oder erzeugbar ist durch die Ausbildung einer die jeweilige Grabenstruktur im Inneren auskleidenden Isolationsschicht, insbesondere durch Ausbilden eines Gateoxids und/oder eines Feldoxids, insbesondere einer ausgebildeten oder auszubildenden Trenchtransistoreinrichtung.
  • Alternativ oder zusätzlich dazu ist es vorgesehen, dass durch die Anreicherung der Dotierstoffkonzentration durch den Pile-Up-Effekt ein Einschaltwiderstand Ron, insbesondere einer ausgebildeten oder auszubildenden Trenchtransistoreinrichtung vergleichsweise gering ausgebildet oder ausbildbar ist, z. B. für eine Bauteilspannungsklasse bei etwa 60 Volt, insbesondere im Bereich von etwa 30 mΩmm2 bis etwa 65 mΩmm2.
  • Diese und weitere Aspekte der vorliegenden Erfindung werden auf der Grundlage der nachfolgenden Kommentare weiter erläutert:
    Bei bekannten Halbleiterschaltungsanordnungen kann die Epidotierung nach oben begrenzt sein z. B. durch die Spannungsanforderung an die Junctionisolation der CMOS- und Analogbauelemente. Dies schränkt die z. B. innerhalb einer CMOS-DMOS-Technologie mit einfachem Feldplattentrench-DMOS-Bauelementen erreichbaren Ron-Werte ein.
  • Integriert man in eine CMOS-DMOS-Technologie – mit einer integrierten Halbleiterlogikschaltung als oder in einem ersten Halbleiterschaltungsbereich und mit einer integrierten Halbleiterleistungsschaltung als oder in einem zweiten Halbleiterschaltungsbereich – einen Dense-Trench-Transistor und insbesondere einen Dense-Trench-Feldplattentransistor als Leistungsbauelement, so erhält man eine Anhebung der Epikonzentration im Dense-Trench-Transistor ohne zusätzliche Prozessschritte.
  • In den sehr schmalen Mesastegen wird bei der Oxidation der Feldplatte die Epikonzentration durch Phosphor/Arsen-Pileup stark überhöht, z. B. um etwa einen Faktor 2. Damit lassen sich wesentlich kleinere Ron-Werte realisieren. Außerdem werden die Durchbrüche der planaren Wannen abgekoppelt vom DMOS Durchbruch. Über das Mesamaß erhält man einen zusätzlichen Freiheitsgrad im Prozess, der es erlaubt, den DMOS-Ron und DMOS-Durchbruchspannung in gewissen Grenzen unabhängig von den planaren Devices einzustellen.
  • Zur Unterdrückung bestimmter Randdurchbrüche im Dense-Trench-Feldplattentransistor ist in dieser Variante eine graded-Epi oder ein schritt- oder stufenweise ausgebildeter Epitaxiebereich zweckmäßig, bei welchen die Epikonzentration an der Oberfläche deutlich abgesenkt ist. Diese niedrige Epikonzentration an der Oberfläche lässt sich gut in den CMOS-Teil der Technologie integrieren, weil dort die p-Wanne für NMOS-Transistoren sowieso durch eine p-Implantation definiert wird, während die PMOS-Transistoren sogar von einer speziell an der Oberfläche abgesenkten Epikonzentration profitieren.
  • Konkrete Ausführungsbeispiele:
    • a. Ein möglicher konkreter Prozess zur Realisierung einer Ausführungsform des erfindungsgemäßen Herstellungsverfahrens könnte – grob umrissen – wie folgt aussehen:
    • – Trenchätzung
    • – Feldoxidation im Trench und an der Oberfläche
    • – Strukturierung des Feldoxids im Trench und an der Oberfläche (im Trench zur Ausbildung der Feldplatte, an der Oberfläche zur Definition der active-Bereiche, in denen die planaren Bauelemente ausgebildet werden)
    • – Gateoxidation
    • – Polyabscheidung und Strukturierung
    • – Einbringen der planaren Wannen (Body, n+, p+ etc.)
    • – Back-End-Of-Line-Prozesse, z. B. Zwischenoxid, Kontaklöcher, Metallisierung usw. Damit der Pileup bis zum Substrat runter wirksam wird, sollte in der integrierten Variante der Dense-Trench-Transistor möglichst nahe an das Substrat hinunter reichen. Die dann zur Bereitstellung eines hinreichenden Prozessfensters notwendige dickere Feldplatte kann zu einer noch deutlicheren Überhöhung der Epikonzentration im Trench-DMOS dienen.
    • b. Alternativ ist ein Prozesskonzept denkbar, in dem keine graded Epi verwendet wird und statt dessen die Feldplatte im Trench als LOCOS ausgeführt wird. Auf diese Weise würde der Pileup gezielt im Feldplattenbereich des Transistors stattfinden, wo er für die Devicekonstruktion zur Optimierung von Durchbruchspannung und Ron benötigt wird. Die Randkonstruktion erfordert, dass die Randtrenches durchgängig mit Dickoxid gefüllt sind. Daher müsste in dieser Variante die Nitridmaske des Locosprozesses nicht nur vertikal im Trench sondern auch lateral von Trench zu Trench strukturiert werden. Kombiniert man jedoch den Trenchlocos mit dem Locos zur lateralen Isolation an der Oberfläche, benötigt man sowieso beide Strukturierungen. Die Prozessabfolge zur Strukturierung könnte z. B. so lauten:
    • – Oxidation Niox1
    • – Abscheidung Nitrid1
    • – Hardmaske Trench
    • – Trenchätzung 1
    • – Oxidation Niox2
    • – Abscheidung Nitrid2
    • – Öffnung von Nitrid2 im Trenchboden
    • – Trenchätzung 2 (inklusive Trenchverrundung)
    • – Hardmaske ätzen
    • – Phototechnik LOGOS (strukturiert Nitrid 1 und Nitrid 2)
    • – LOCOS Oxidation
  • Nachfolgend wird die Erfindung auf der Grundlage bevorzugter Ausführungsformen anhand der beigefügten schematischen Zeichnungen weiter erläutert.
  • 1A–D zeigen in schematischer und geschnittener Seitenansicht Zwischenstufen, die gemäß einer ersten Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen einer integrierten Halbleiterschaltungsanordnung erreicht werden können.
  • 2A–K zeigen in schematischer und geschnittener Seitenansicht Zwischenstufen, die gemäß einer anderen Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen einer integrierten Halbleiterschaltungsanordnung erreicht werden können.
  • Nachfolgend werden strukturell und funktionell ähnliche, äquivalente oder vergleichbare Elemente und Strukturen mit denselben Bezugszeichen bezeichnet. Nicht in jedem Fall ihres Auftretens wird eine detaillierte Beschreibung der jeweiligen Strukturen oder Elemente wiederholt.
  • 1A zeigt eine erste Zwischenstufe beim Herstellungsvorgang für eine erfindungsgemäße integrierte Halbleiterschaltungsanordnung 10, die gemäß einer ersten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens erreicht werden kann. Dort sind ein grundlegendes Halbleitersubstrat 20 oder ein Halbleitermaterialbereich 20 vorgesehen. Dieser besitzt einen Oberflächenbereich 20a. Der Halbleitermaterialbereich 20 untergliedert sich in der Ausführungsform der Figurenab folge 1A bis 1D in das hier n+-dotierte Substrat 20-1, welches später den Drainbereich D bildet, und den Epitaxiebereich E, der später in eine n-dotierte Driftzone 20-2 und einen Bodybereich 20-3 untergliedert wird, wobei sich diese Bereiche in der genannten Reihenfolge auf dem n+-dotierten Substrat 20-1 befinden. Es schließt sich dann eine oberste Schicht 20-4 des Epitaxiebereichs E an, welche nach späteren Verfahrensschritten dann unter anderem als Sourcebereich S ausgebildet und n-dotiert wird.
  • Auf der linken Seite der 1A wird der erste Halbleiterschaltungsbereich 31 ausgebildet, nämlich die so genannte Halbleiterlogikschaltung 31, die entsprechenden CMOS-Bauelemente 50 finden aber erst nach späteren Verfahrensschritten ihre Fertigstellung. Diese werden im Folgenden nicht weiter diskutiert.
  • Auf der rechten Seite der 1A ist eine Anordnung einer Mehrzahl Grabenstrukturen 22 oder Gräben 22 vorgesehen, wobei die Gräben 22 in etwa vertikal vom Oberflächenbereich 20a des Halbleitermaterialbereichs 20 bis in die Driftzone 20-2 des Epitaxiebereichs E reichen und durch einen Mesabereich M oder eine Mesa M des Halbleitermaterialbereichs 20 lateral voneinander beabstandet sind. Als Mesabereich M oder Mesa M wird hier grundsätzlich ein Zwischenbereich zwischen benachbarten Grabenstrukturen 22 angesehen. Die Grabenstrukturen 22 besitzen einen Innenbereich 22i sowie Wandbereich 22w und einen Bodenbereich 22b.
  • Erfindungsgemäß ist die Breite DM der Mesa M geringer als die Breite DT der Trenches 22 oder Grabenstrukturen 22. In der in 1A gezeigten Darstellung sind die Grabenstrukturen 22 noch nicht gefüllt.
  • Im Übergang zu der in 1B gezeigten Anordnung wird dann thermisch eine Oxidation der Oberfläche durchgeführt, derart, dass das Innere 22i der Grabenstrukturen 22 und insbesondere deren Wandbereich 22w und Bodenbereich 22b mit einem Dickoxid DOX ausgekleidet und die Oberfläche 22a des Halbleitermaterialbereich 20 bedeckt werden. Dieses thermische Oxidieren setzt das vorhandene Material im Bereich der Wände 22w und des Bodenbereichs 22b um. Das heißt, von der Oberfläche des Grabens 22 wächst das Dickoxid DOX von außen in den Epitaxiebereich E hinein, wobei sich auch eine leichte Einengung der Grabenweite DT des Grabens 22 ergeben kann.
  • Durch das Voranschreiten der Oxidationsfront von der Oberfläche der Wände 22w und Böden 22b der Grabenstrukturen 22 nach innen in den Epitaxiebereich E des Halbleitermaterialbereichs 20 werden die Dotierstoffteilchen aus dem oxidierten Material heraus verdrängt und in die benachbarten und noch nicht oxidierten Bereiche des Epitaxiebereichs E derart verschoben, dass sich lokal und in direkter Nachbarschaft zum Dickoxid DOX und somit in direkter Nachbarschaft zum jeweiligen Graben 22 und dessen Inneren 22i ein Gebiet A mit einer Anreicherung oder Erhöhung der Dotierstoffkonzentration ergibt, die in der 1B gepunktet dargestellt ist.
  • Im Übergang zum Zustand der 1C wird dann das Dickoxid derart gemeinsam für die planare Oberfläche 20a des Halbleitermaterialbereichs 20 und für das Grabeninnere 22i strukturiert, dass sich Bereiche mit Gateoxid GOX und Bereiche mit Feldoxid FOX ausbilden, im Inneren 22i des jeweiligen Grabens 22 für einen Feldplattentransistor.
  • Im Übergang zum Zustand der 1D wird dann eine Füllung für ein Gatematerial G oder für das Gate G eingebracht. Dies kann ein Metall oder Polysilizium sein. Abschließend ist auch noch eine im oberen Bereich zur Oberfläche 22a des Halblei termaterialbereichs 20 hin abschließende Isolationsschicht TTO (Trench Top Oxid) vorgesehen.
  • Exemplarisch ist hier auch für den ersten Halbleiterschaltungsbereich 31 ein planarer CMOS-Transistor C angedeutet, welcher mit seinen n-dotierten Source- und Drainbereichen CS bzw. CD in der obersten Epitaxieschicht eingebettet ist und von letzteren durch eine Oxidschicht CO, GOX isoliert zwischen diesen auch ein entsprechendes Gate CG aufweist.
  • Auch sind jetzt im Bereich des ersten Halbleiterschaltungsbereich 31 sämtliche Bereiche im Halbleitermaterialbereich 20 ausgebildet, nämlich der Sourcebereich S, 20-4, der Bodybbereich B, 20-3, die Driftzone 20-2 sowie das zugrunde liegende Substrat 20-1. Die einzelnen Bereich oder Schichten 20-1, 20-2, 20-3 und 20-4 besitzen eine jeweils gegebene Grunddotierung n+, n–, p bzw. n.
  • Die 2A bis 2K zeigen eine andere Ausführungsform des erfindungsgemäßen Herstellungsverfahrens, wobei hier ausschließlich Bezug genommen wird auf die Ausbildung des zweiten Halbleiterschaltungsbereichs 32, nämlich der Halbleiterleistungsschaltung 32.
  • Gemäß 2A wird zunächst ein Halbleitermaterialbereich 20 mit der oben beschriebenen Struktur bereitgestellt, wobei eine Oxidation an der Oberfläche 20a des Halbleitermaterialbereichs durchgeführt wird, wodurch eine erste Oxidschicht O1 entsteht.
  • Im Übergang zum Zwischenzustand der 2B werden auf der Struktur der 2A ein erstes Nitrid N1 sowie eine Hartmaske H für die Ausbildung der Grabenstrukturen 22 ausgebildet.
  • Im Übergang zum Zwischenzustand der 2C findet dann die Strukturierung der Hartmaske für die Trenchätzung statt, so dass Ausnehmungen 23 entstehen, die bis zum Oberflächenbereich 20a des Halbleitermaterialbereichs 20 reichen.
  • Im Übergang zum Zwischenzustand der 2D wird dann ein Ätzprozess durchgeführt, durch welchen eine erste Phase 22' oder ein erster Abschnitt 22' der auszubildenden Grabenstrukturen 22 hergestellt werden, und zwar mit einem ersten Teil des Wandbereichs 22w des Grabens 22 und mit einem temporären Bodenbereich 22b'.
  • Im Übergang zum Zustand der 2E findet dann eine zweite Nitridabscheidung für eine zweite Nitridschicht N2 statt, wodurch auf der Struktur der 2D, insbesondere im Inneren des ersten Abschnitts 22' der auszubildenden Gräben 22 konform die zweite Nitridschicht N2 ausgebildet wird, und zwar ebenfalls in im Wesentlichen konformer Art und Weise, durch welche dann die so erhaltene Struktur abgedeckt wird.
  • Im Übergang zum Zustand der 2F wird dann ein erster Atzvorgang mit Rückätzen des zweiten Nitrids N2 auf den planaren Oberflächen- und Bodenbereichen 20a bzw. 22b' adurchgeführt, durch welchen die mit dem zweiten Nitrid versehenen ersten oder temporären Bodenbereiche 22b' der ersten Abschnitte 22' der auszubildenden Gräben 22 geöffnet werden, um die Grabenstrukturen 22 oder Gräben 22 fertig zu stellen. Das bedeutet, dass eine Erweiterung der ersten Abschnitte 22' der auszubildenden Gräben 22 in den Halbleitermaterialbereich 20 hinein erfolgt.
  • Im Übergang zum Zustand der 2G wird eine Erweiterung 22e auch in die laterale Richtung in den Halbleitermaterialbereich 20 hinein durchgeführt.
  • Im Übergang zum Zwischenzustand der 2H wird dann die Hartmaske H entfernt. Darüber hinaus werden das zweite Nitrid N2 und das zweite Oxid O2 rückgeätzt und/oder ausgedünnt.
  • Im Übergang zum Zwischenzustand der 2I findet dann eine Strukturierung der ersten und zweiten Nitride N1 bzw. N2 statt, wobei eine Maske M1 verwendet wird und wobei im Bereich für den ersten Halbleiterschaltungsbereich 31 eine Ausnehmung 24 entsteht für die Bauteile 50 des ersten Halbleiterschaltungsbereichs 31.
  • Im Übergang zum Zwischenzustand der 2J wird dann ein so genanntes LOCOS-Verfahren durchgeführt. Dadurch werden die nicht abgedeckten Bereiche der Struktur der 2I mit einem als Feldoxid FOX dienenden Dickoxid ausgebildet, wobei dadurch gleichzeitig auch der so genannte Pile-Up-Effekt in den Mesen M erfolgt.
  • Im Übergang zum Zustand zum Zwischenzustand der 2K werden dann die Nitride N1 und N2 entfernt, und es können sich entsprechende Gateoxidprozesse und Metallisierungsprozesse anschließen.
    • 20
    Halbleitermaterialbereich
    20a
    Oberflächenbereich
    20-1
    erster Bereich, Substrat
    20-2
    zweiter Bereich, Driftzone, Driftbereich
    20-3
    dritter Bereich, Body, Bodybereich
    20-4
    Sourcebereich
    22
    Grabenstruktur, Graben, Trench
    22'
    erster Grabenabschnitt des Grabens 22
    22''
    zweiter Grabenabschnitt des Grabens 22
    22b'
    erster Bodenbereich des Grabens 22
    22b
    Bodenbereich des Grabens 22
    22e
    dritter Grabenabschnitt, Erweiterung des Grabens 22
    22i
    Inneres, Innenbereich des Grabens 22
    22w
    Wandbereich
    23
    Ausnehmung
    24
    Ausnehmung
    31
    erster Halbleiterschaltungsbereich, Logikschaltung
    32
    zweiter Halbleiterschaltungsbereich, Leistungsschaltung
    40
    Leistungsbauelement
    50
    Logikbauelement
    A
    angereicherter Bereich
    B
    Body, Bodybereich
    C
    CMOS-Transistor
    CD
    Drain, Drainbereich
    CG
    Gate, Gateelektrode
    CO
    Oxid, Isolation
    CS
    Source, Sourcebereich
    D
    Drain, Drainbereich
    DM
    Mesaweite, Mesabreite
    DOX
    Dickoxid, Dickoxidbereich
    DT
    Trenchweite, Trenchbreite
    E
    Epitaxiebereich, Epitaxieschicht
    FOX
    Feldoxid, Feldisolationsbereich
    H
    Hartmaske
    GOX
    Gateoxid, Gateisolationsbetreich
    M
    Mesa, Mesabereich
    M1
    Maske
    N1
    erste Nitridschicht
    N2
    zweite Nitridschicht
    O1
    erste Oxidschicht
    O2
    zweite Oxidschicht
    S
    Source, Sourcebereich
    T
    Leistungstransistor
    TTO
    Gateabschlussisolation, Trench-Top-Oxid

Claims (11)

  1. Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung, – bei welchem in einem Halbleitermaterialbereich (20) mit einem Oberflächenbereich (20a) ein erster Halbleiterschaltungsbereich (31) und ein zweiter Halbleiterschaltungsbereich (32) ausgebildet werden, – bei welchem als erster Halbleiterschaltungsbereich (31) oder als Teil davon eine integrierte Halbleiterschaltung ausgebildet wird mit einer integrierten Logikschaltung und/oder einer Analogschaltung, – bei welchem als zweiter Halbleiterschaltungsbereich (32) oder als Teil davon eine integrierte Halbleiterleistungsschaltung mit Leistungsbauelementen (40) mit zum Oberflächenbereich (20a) des Halbleitermaterialbereichs (20) jeweils vertikal verlaufender Grabenstruktur (22) ausgebildet wird, – bei welchem Leistungsbauelemente (40) als MOS-Transistoren mit Gate (G) und Gateoxid (GOX) innerhalb und mit Source (S), Body, Drain (D) und Kanal außerhalb der jeweiligen Grabenstruktur (22) und direkt benachbart dazu im Halbleitermaterialbereich (20) mit einem Mesagebiet (M) einer Breite (DM) ausgebildet werden, – bei welchem die Breite (DM) der Mesagebiete (M) geringer ausgebildet wird als die Breite (DT) der jeweiligen Grabenstruktur (22), so dass inhärent eine Anreicherung der Dotierstoffkonzentration im Halbleitermaterialbereich (20) lokal in direkter Nachbarschaft der jeweiligen Grabenstruktur (22) durch einen Pile-Up-Effekt ausgebildet wird und – bei welchem die Anreicherung der Dotierstoffkonzentration durch den Pile-Up-Effekt zumindest in einer die jeweilige Grabenstruktur (22) enthaltenden Epitaxieschicht (20-3) ausgebildet wird, – so dass die Dotierstoffkonzentration in der Epitaxieschicht (20-3) des zweiten Halbleitermaterialbereichs (32) inhärent und unabhängig von Dotierstoffkonzentration des ersten Halbleiterschaltungsbereichs (31) angehoben wird und – so dass die Dotierstoffkonzentration des ersten Halbleiterschaltungsbereichs (31) unbeeinflusst bleibt.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Breite (DM) der Mesagebiete (M) im Bereich von 300 nm bis 800 nm ausgebildet wird.
  3. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Breite (DM) der Mesagebiete (M) und die Breite (DT) der jeweiligen Grabenstruktur (22) im Verhältnis von mindestens 40:60 ausgebildet werden.
  4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Breite (DM) der Mesagebiete (M) zur Stärke (DFOX) eines vorgesehenen Feldoxids (FOX) mit einem Verhältnis von 1:2,5 oder darunter ausgebildet wird, so dass die Ungleichung DFOX:DM ≥ 2,5erfüllt ist, wobei DM die Breite der Mesagebiete (M) und DFOX die Stärke das vorgesehenen Feldoxids (FOX) bezeichnen.
  5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Anreicherung der Dotierstoffkonzentration durch den Pile-Up-Effekt durch einen Oxidationsprozess eines Materialbereichs im Wandbereich (22w) der jeweiligen Grabenstruktur (22) erzeugt wird.
  6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet dass die Anreicherung der Dotierstoffkonzentration durch den Pile-Up-Effekt durch eine Mehrzahl chemischer Umwandlungsprozesse erzeugt wird.
  7. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Leistungsbauelemente (40) oder ein Teil davon als vertikale Feldplattentransistoren ausgebildet werden.
  8. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die stromführenden Elemente der Leistungsbauelemente (40) durch den jeweiligen Mesabereich (M) lateral beabstandet ausgebilet werden.
  9. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Anreicherung der Dotierstoffkonzentration durch den Pile-Up-Effekt durch Ausbilden einer die jeweilige Grabenstruktur (22) im Inneren (22i) auskleidenden Isolationsschicht eines Gateoxids (GOX) und/oder eines Feldoxids (FOX) erzeugt wird.
  10. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass durch die Anreicherung der Dotierstoffkonzentration durch den Pile-Up-Effekt ein Einschaltwiderstand (Ron) einer ausgebildeten Trenchtransistoreinrichtung (T) im Vergleich zu herkömmlichen Verhältnissen vergleichsweise gering ausgebildet wird, und zwar für eine Bauteilspannungsklasse bei 60 Volt im Bereich von 30 mΩmm2 bis 65 mΩmm2.
  11. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass im Inneren (22i) der Grabenstruktur (22) ein Feldoxid (FOX) und planar auf dem Oberflächenbereich (20a) des Halbleitermaterialbereichs (20) ein Dickoxidbereich (DOX) in ei nem gemeinsamen LOCOS-Prozess ausgebildet und dann gemeinsam strukturiert werden.
DE200410021391 2004-04-30 2004-04-30 Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung Expired - Fee Related DE102004021391B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200410021391 DE102004021391B4 (de) 2004-04-30 2004-04-30 Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410021391 DE102004021391B4 (de) 2004-04-30 2004-04-30 Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung

Publications (2)

Publication Number Publication Date
DE102004021391A1 DE102004021391A1 (de) 2005-11-24
DE102004021391B4 true DE102004021391B4 (de) 2008-10-02

Family

ID=35219952

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410021391 Expired - Fee Related DE102004021391B4 (de) 2004-04-30 2004-04-30 Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung

Country Status (1)

Country Link
DE (1) DE102004021391B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8637954B2 (en) 2010-10-25 2014-01-28 Infineon Technologies Ag Integrated circuit technology with different device epitaxial layers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020030237A1 (en) * 2000-06-30 2002-03-14 Ichiro Omura Power semiconductor switching element
US20030173618A1 (en) * 2002-02-21 2003-09-18 Markus Zundel MOS transistor device
DE10214151A1 (de) * 2002-03-28 2003-10-23 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
WO2003088364A2 (en) * 2002-04-18 2003-10-23 Koninklijke Philips Electronics N.V. Trench-gate semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020030237A1 (en) * 2000-06-30 2002-03-14 Ichiro Omura Power semiconductor switching element
US20030173618A1 (en) * 2002-02-21 2003-09-18 Markus Zundel MOS transistor device
DE10214151A1 (de) * 2002-03-28 2003-10-23 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
WO2003088364A2 (en) * 2002-04-18 2003-10-23 Koninklijke Philips Electronics N.V. Trench-gate semiconductor devices

Also Published As

Publication number Publication date
DE102004021391A1 (de) 2005-11-24

Similar Documents

Publication Publication Date Title
DE10350684B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung
DE19913375B4 (de) Verfahren zur Herstellung einer MOS-Transistorstruktur
DE102005041322B4 (de) Trenchtransistorstruktur mit Feldelektrodenanordnung und Herstellungsverfahren hierfür
DE102005041285B4 (de) Grabenstrukturhalbleitereinrichtung und Verfahren zu deren Herstellung
DE202004021554U1 (de) Anordnung zum Ausbilden eines Trench-MOSFETs mit Selbstausrichtungsmerkmalen
DE10131705B4 (de) Verfahren zur Herstellung eines DMOS-Transistors
DE102005012217B4 (de) Lateraler MISFET und Verfahren zur Herstellung desselben
DE10345347A1 (de) Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil
DE102007061191A1 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE112006001516T5 (de) Feldeffekttransistor mit Ladungsgleichgewicht
DE102009035688A1 (de) Halbleiterbauelement mit Trenchgatestruktur und Verfahren zur Herstellung desselben
DE10131706B4 (de) Verfahren zur Herstellung eines DMOS-Transistors
DE102004041198B4 (de) Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur
DE102004063946B4 (de) Transistoranordnungen mit einer in einem Trennungstrench angeordneten Elektrode
DE10255116B4 (de) LDMOS-Transistor und Verfahren zu dessen Herstellung
DE102009060072B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102006049043B4 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10131707B4 (de) Verfahren zur Herstellung eines DMOS-Transistors und dessen Verwendung zur Herstellung einer integrierten Schaltung
DE102004057235B4 (de) Vertikaler Trenchtransistor und Verfahren zu dessen Herstellung
EP1631990B1 (de) Herstellungsverfahren für einen feldeffekttransistor
DE10224003B4 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung
DE102004024885B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102014111219A1 (de) Randabschlussstruktur mit Grabenisolationsgebieten
DE102005035153A1 (de) Halbleiterbauelement mit hoher Durchbruchsspannung und niedrigem Durchlasswiderstand
DE112007003230T5 (de) Hybrid-RESURF-Transistor mit PN-Übergang und MOS-Kondensator

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee