DE102023123758A1 - Integrierte schaltkreisstrukturen mit source- oder drainkontaktenmit verbesserter kontaktfläche - Google Patents

Integrierte schaltkreisstrukturen mit source- oder drainkontaktenmit verbesserter kontaktfläche Download PDF

Info

Publication number
DE102023123758A1
DE102023123758A1 DE102023123758.6A DE102023123758A DE102023123758A1 DE 102023123758 A1 DE102023123758 A1 DE 102023123758A1 DE 102023123758 A DE102023123758 A DE 102023123758A DE 102023123758 A1 DE102023123758 A1 DE 102023123758A1
Authority
DE
Germany
Prior art keywords
layer
integrated circuit
drain
gate
epitaxial source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102023123758.6A
Other languages
English (en)
Inventor
Chiao-Ti HUANG
Tao Chu
Guowei Xu
Chung-Hsun Lin
Brian Greene
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102023123758A1 publication Critical patent/DE102023123758A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Integrierte Schaltkreisstrukturen mit Source- oder Drain-Kontakten mit verbesserter Kontaktfläche und Verfahren zum Fertigen integrierter Schaltkreisstrukturen mit Source- oder Drain-Kontakten mit verbesserter Kontaktfläche werden beschrieben. Zum Beispiel beinhaltet eine integrierte Schaltkreisstruktur eine Vielzahl horizontal gestapelter Nanodrähte. Eine Gate-Struktur befindet sich über der Vielzahl horizontal gestapelter Nanodrähte. Eine epitaktische Source- oder Drain-Struktur befindet sich an einem Ende der Vielzahl horizontal gestapelter Nanodrähte. Eine leitfähige Kontaktstruktur befindet sich vertikal über der epitaktischen Source- oder Drain-Struktur. Die leitfähige Kontaktstruktur weist einen unteren Abschnitt auf, der sich über die Oberseite und entlang oberer Abschnitte der Seiten der epitaktischen Source- oder Drain-Struktur erstreckt, und weist einen oberen Abschnitt auf dem unteren Abschnitt auf. Der obere Teil weist eine maximale laterale Breite auf, die kleiner als eine maximale laterale Breite des unteren Teils ist.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der Offenbarung beziehen sich auf das Gebiet von integrierten Schaltkreisstrukturen und Verarbeitung und insbesondere auf integrierte Schaltkreisstrukturen mit Source- oder Drain-Kontakten mit verbesserter Kontaktfläche und Verfahren zum Fertigen integrierter Schaltkreisstrukturen mit Source- oder Drain-Kontakten mit verbesserter Kontaktfläche.
  • ALLGEMEINER STAND DER TECHNIK
  • In den vergangenen Jahrzehnten war die Skalierung von Merkmalen in integrierten Schaltkreisen eine Treibkraft hinter einer stetig wachsenden Halbleiterindustrie. Eine Skalierung auf immer kleinere Merkmale ermöglicht erhöhte Dichten von Funktionseinheiten auf der begrenzten Grundfläche von Halbleiterchips. Zum Beispiel ermöglicht das Schrumpfen der Transistorgröße den Einbau einer erhöhten Anzahl von Speicher- oder Logikbauelementen auf einem Chip, was zur Fertigung von Produkten mit einer erhöhten Kapazität führt. Die Entwicklung zu immer größeren Kapazitäten birgt jedoch auch Probleme. Die Notwendigkeit zur Optimierung der Leistungsfähigkeit jeder Vorrichtung gewinnt zunehmend an Bedeutung.
  • Bei der Herstellung von Vorrichtungen mit integriertem Schaltkreis sind Mehrfach-Gate-Transistoren wie etwa Tri-Gate-Transistoren bei der andauernden Abwärtsskalierung von Vorrichtungsabmessungen verbreiteter geworden. In herkömmlichen Prozessen werden Tri-Gate-Transistoren allgemein entweder auf Volumensiliciumsubstraten oder auf Silicium-auf-Isolator-Substraten gefertigt. In manchen Fällen werden Volumensiliciumsubstrate aufgrund ihrer geringeren Kosten und weil sie einen weniger komplizierten Tri-Gate-Fertigungsprozess ermöglichen bevorzugt. In einem anderen Aspekt stellt das Beibehalten einer Mobilitätsverbesserung und Kurzkanalsteuerung, da Abmessungen einer mikroelektronischen Vorrichtung unterhalb des 10-Nanometer (nm)-Knotens skalieren, eine Herausforderung bei der Vorrichtungsfertigung bereit.
  • Das Skalieren von Multi-Gate- und Nanodrahttransistoren war jedoch nicht ohne Konsequenzen. Da die Abmessungen dieser fundamentalen Baublöcke einer mikroelektronischen Schaltungsanordnung reduziert werden und da die reine Anzahl an fundamentalen Baublöcken, die in einem gegebenen Gebiet gefertigt werden, erhöht wird, sind die Beschränkungen für die Lithografieprozesse, die zum Strukturieren dieser Baublöcke verwendet werden, überwältigend geworden. Insbesondere kann es einen Kompromiss zwischen der kleinsten Abmessung eines Merkmals, das in einem Halbleiterstapel strukturiert wird (die kritische Abmessung), und der Beabstandung solcher Merkmale geben.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
    • 1A-1H veranschaulichen Querschnittsansichten, die verschiedene Vorgänge in Verfahren zum Fertigen einer integrierten Schaltkreisstruktur mit Source- oder Drain-Kontakten mit verbesserter Kontaktfläche darstellen, gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 2A-2E veranschaulichen Querschnittsansichten, die verschiedene Vorgänge in Verfahren zum Fertigen einer integrierten Schaltkreisstruktur mit einer tiefen Via-Struktur darstellen, gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 3 veranschaulicht eine Querschnittsansicht einer nichtplanaren integrierten Schaltkreisstruktur, wie entlang einer Gate-Leitung gemäß einer Ausführungsform der vorliegenden Offenbarung, genommen.
    • 4A-4H veranschaulichen Draufsichten eines Substrats, das mit doppelseitigen Vorrichtungsverarbeitungsverfahren verarbeitet wird, gemäß einigen Ausführungsformen.
    • 5A-5H veranschaulichen Querschnittsansichten eines Substrats, das mit doppelseitigen Vorrichtungsverarbeitungsverfahren verarbeitet wird, gemäß einigen Ausführungsformen.
    • 6 veranschaulicht eine Querschnittsansicht durch Nanodrähte und Finnen für eine Nicht-Endkappenstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 7 veranschaulicht eine Querschnittsansicht durch Nanodrähte und Finnen für eine selbst ausgerichtete Gate-Endkappen (SAGE)-Architektur gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 8A veranschaulicht eine dreidimensionale Querschnittsansicht einer nanodrahtbasierten integrierten Schaltkreisstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 8B veranschaulicht eine Querschnitts-Source- oder Drain-Ansicht der nanodrahtbasierten integrierten Schaltkreisstruktur von 8A, wie entlang der a-a'-Achse genommen, gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 8C veranschaulicht eine Querschnittskanalansicht der nanodrahtbasierten integrierten Schaltkreisstruktur von 8A, wie entlang der b-b`-Achse genommen, gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 9 veranschaulicht eine Rechenvorrichtung gemäß einer Implementierung einer Ausführungsform der Offenbarung.
    • 10 veranschaulicht einen Interposer, der in einer oder mehreren Ausführungsformen der Offenbarung enthalten ist.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Integrierte Schaltkreisstrukturen mit Source- oder Drain-Kontakten mit verbesserter Kontaktfläche und Verfahren zum Fertigen integrierter Schaltkreisstrukturen mit Source- oder Drain-Kontakten mit verbesserter Kontaktfläche werden beschrieben. In der folgenden Beschreibung werden zahlreiche spezielle Einzelheiten wie etwa spezielle Integrations- und Materialregime dargelegt, um ein umfassendes Verständnis der Ausführungsformen der vorliegenden Offenbarung zu vermitteln. Es versteht sich für einen Fachmann, dass Ausführungsformen der vorliegenden Offenbarung ohne diese speziellen Einzelheiten in die Praxis umgesetzt werden können. In anderen Fällen werden bekannte Merkmale, wie etwa Gestaltungslayouts integrierter Schaltkreise, nicht ausführlich beschrieben, um Ausführungsformen der vorliegenden Offenbarung nicht unnötigerweise zu verschleiern. Außerdem versteht es sich, dass die verschiedenen Ausführungsformen, die in den Figuren gezeigt werden, veranschaulichende Repräsentationen sind und nicht notwendigerweise maßstabsgetreu gezeichnet sind.
  • Eine gewisse Terminologie kann in der folgenden Beschreibung auch lediglich zum Zweck der Bezugnahme verwendet werden und soll dementsprechend nicht beschränkend sein. Zum Beispiel beziehen sich Ausdrücke wie „oberer“, „unterer“, „oberhalb“ und „unterhalb“ auf Richtungen in den Zeichnungen, auf die Bezug genommen wird. Ausdrücke, wie zum Beispiel „vorne“, „hinten“, „Rückseite“ und „Seite“, beschreiben die Orientierung und/oder Platzierung von Teilen der Komponente innerhalb eines konsistenten, aber beliebigen Bezugsrahmens, der durch Bezugnahme auf den Text und die begleitenden Zeichnungen, die die diskutierte Komponente beschreiben, klargemacht wird. Eine solche Terminologie kann die oben speziell erwähnten Wörter, Ableitungen davon und Wörter mit ähnlicher Bedeutung beinhalten.
  • Hier beschriebene Ausführungsformen können Front-End-Of-Line (FEOL)-Halbleiterverarbeitung und -Strukturen betreffen. FEOL ist der erste Teil einer Fertigung integrierter Schaltkreise (IC: Integrated Circuit), wobei die einzelnen Vorrichtungen (z.B. Transistoren, Kondensatoren, Widerstände usw.) in dem Halbleitersubstrat oder der Halbleiterschicht strukturiert werden. FEOL deckt allgemein alles ab bis zu (aber nicht einschließlich) der Abscheidung von Metallzwischenverbindungsschichten. Anschließend an die letzte FEOL-Operation ist das Ergebnis typischerweise ein Wafer mit isolierten Transistoren (z. B. ohne irgendwelche Drähte).
  • Hierin beschriebene Ausführungsformen können sich auf BEOL (Back-End-of-Line)-Halbleiterverarbeitung und -Strukturen beziehen. BEOL ist der zweite Teil einer IC-Fertigung, wobei die einzelnen Vorrichtungen (z. B. Transistoren, Kondensatoren, Widerstände usw.) mit einer Verdrahtung auf dem Wafer, z. B. der Metallisierungsschicht oder -schichten, miteinander verbunden werden. BEOL beinhaltet Kontakte, Isolationsschichten (Dielektrika), Metallebenen und Bondstellen für Chip-Gehäuse-Verbindungen. Im BEOL-Teil der Fertigungsphase werden Kontakte (Pads), Zwischenverbindungsdrähte, Vias und dielektrische Strukturen gebildet. Für moderne IC-Prozesse können mehr als 10 Metallschichten im BEOL hinzugefügt werden.
  • Unten beschriebene Ausführungsformen können auf die FEOL-Verarbeitung und -Strukturen, die BEOL-Verarbeitung und -Strukturen oder sowohl die FEOL- als auch die BEOL-Verarbeitung und -Strukturen anwendbar sein. Obwohl ein beispielhaftes Verarbeitungsschema unter Verwendung eines FEOL-Verarbeitungsszenarios veranschaulicht sein kann, können solche Ansätze auch auf eine BEOL-Verarbeitung anwendbar sein. Obwohl ein beispielhaftes Verarbeitungsschema unter Verwendung eines BEOL-Verarbeitungsszenarios veranschaulicht sein kann, können diese Ansätze auch auf eine FEOL-Verarbeitung anwendbar sein.
  • Gemäß einer Ausführungsform der vorliegenden Offenbarung sind Ansätze zum Erreichen einer Kontaktflächenverbesserung durch isotrope Oxid- und Nitridätzung mit einer Opferschutzschicht beschrieben. Eine oder mehrere hierin beschriebene Ausführungsformen betreffen Gate-All-Around-Vorrichtungen und assoziierte Source- oder Drain-Kontaktstrukturen. Es versteht sich, dass, sofern nichts anderes angegeben ist, eine Bezugnahme auf Nanodrähte hierin Nanodrähte oder Nanobänder oder sogar Nanoplatten angeben kann. Eine oder mehrere hier beschriebene Ausführungsformen betreffen FinFET-Strukturen und assoziierte Source- oder Drain-Kontaktstrukturen.
  • Zum Bereitstellen von Kontext kann ein unterbrochener oder diskreter Grabenkontakt verwendet werden, um epitaktische Source- oder Drain-Strukturen (Epi) zu kontaktieren. Ein Kontakt höherer Ebene kann solche diskreten Strukturen überbrücken. Für eine Leistungsfähigkeit kann eine solche Gestaltung die Kapazität verringern. Falls ein Grabenkontakt auf einer N/P-Epi- oder einer Epi-zu-tief-Via-Schiene (DVB)-Verbindung kontinuierlich ist, trägt der mittlere Metallabschnitt zwischen Epis oder zwischen Epi-DVB nicht zur Leistungsfähigkeit bei, kann aber zu einer ungewollten erhöhten Kapazität führen. Eine Kontaktfläche kann mit einem unterbrochenen Kontaktprozess verkleinert werden, aber die Leistungsfähigkeit kann sehr viel schlechter sein. Eine kritische Abmessung für einen Grabenkontaktebenen-Stopfen (CD: Critical Dimension) ist möglicherweise nicht dazu in der Lage, weiter verkleinert zu werden, um die Kontaktfläche zu vergrößern. Das Verkleinern kann ferner zu Bedenken fehlender Stopfenausbeute führen und eine Stopfen-CD-Variation kann sich auf eine Kontaktflächenvariation auswirken.
  • Hierin beschriebene Ausführungsformen können durch Hinzufügen einer Opferschutzschicht auf einer Gate-Isolationskappe/einem Gate-Stopfen/einer Seitenwand, während sie von einer Epi-Oberseite entfernt werden, implementiert werden. Dazu wird in einer Ausführungsform ein kohlenstoffbasiertes Hartmaskenmaterial abgeschieden und zurückgesetzt, um ein Epi-Furchenloch zu füllen, das durch eine Füll- und Ätzstoppschichtätzung erzeugt wird. Nach der Abscheidung einer Schutzschicht wird die Hartmaske entfernt, um die Epi-Oberseite und den Pfad zu dem Seitenfüllmaterial freizulegen. Eine isotrope Nassätzung kann verwendet werden, um ein Dielektrikum zu entfernen oder zu gestalten und Ätzstopp auf der Seite zu stoppen und mehr Epi-Schulter für eine längere Kontaktflächenkontur zum Verringern des Kontaktwiderstands freizulegen. Bei einer Ausführungsform wird ein CVD-Metallprozess verwendet, um den offenen Bereich zu füllen und Silicid entlang der freigelegten Epi-Oberseite/Schulter zu bilden.
  • Vorteile zum Implementieren einer oder mehrerer hierin beschriebener Ausführungsformen können eines oder mehrere von Folgendem beinhalten: (1) Verwenden eines Dielektrikumvertiefungsprofils, um die Kontaktfläche durch Öffnen einer Epi-Schulter für Silicidierung zu vergrößern. (2) die Kapazität wird reduziert, weil sie reduzierte Metallfüllstellen aufweist. Eine Schutzschicht wird implementiert, um nahegelegene Merkmale zu schützen, wie etwa Stopfen und Gate-Isolationskappenschichten während einer isotropen Nassätzung.
  • Als beispielhaftes Verarbeitungsschema veranschaulichen 1A-1H Querschnittsansichten, die verschiedene Vorgänge in Verfahren zum Fertigen einer integrierten Schaltkreisstruktur mit Source- oder Drain-Kontakten mit verbesserter Kontaktfläche darstellen, gemäß einer Ausführungsform der vorliegenden Offenbarung. Es versteht sich, dass die beschriebenen und veranschaulichten Ausführungsformen auch für eine Finnenstruktur anstelle eines Stapels von Nanodrähten oder Nanobändern oder Nanoplatten anwendbar sein können.
  • Unter Bezugnahme auf 1A sind ein Source- oder Drain-Schnitt (a) und ein entsprechender Gate-Schnitt (b) für eine Startstruktur 100 gezeigt. In dieser Stufe befinden sich Unterfinnenstrukturen 104, wie Silicium-Unterfinnenstrukturen, über Substratgebieten 102. Die Unterfinnenstrukturen 104 ragen durch Flachgrabenisolationsstrukturen 106, wie etwa Siliciumoxid- oder Siliciumdioxidstrukturen, hervor. Epitaktische Source- oder Drain-Strukturen 108 und 110, wie epitaktische n-Typ-Silicium-Source- oder -Drain-Struktur 110 und epitaktische p-Typ-Silicium-Germaninum-Source- oder -Drain-Strukturen 108, befinden sich über entsprechenden der Unterfinnenstrukturen 104. Eine Ätzstoppschicht 112, wie eine Siliciumnitridätzstoppschicht, befindet sich um jede der epitaktischen Source- oder Drain-Strukturen 108 und 110 herum und kann sich, obwohl nicht dargestellt, auf die Flachgrabenisolationsstrukturen 106 erstrecken. Eine dielektrische Schicht 114, wie eine Siliciumoxid- oder Siliciumdioxidschicht, befindet sich über den epitaktischen Source- oder Drain-Strukturen 108 und 110. Jede der epitaktischen Source- oder Drain-Strukturen 108 und 110 befindet sich an einem Ende eines oder mehrerer Stapel von Nanodrähten 116, wie Siliciumnanodrähten. Gate-Strukturen 118, wie High-k- und Metall-Gate-Elektrode-Gate-Strukturen, befinden sich über entsprechenden Stapeln von Nanodrähten 116. Dielektrische Gate-Abstandshalter 120, wie Siliciumnitridabstandshalter, befinden sich zwischen Gate-Strukturen 118 und den epitaktischen Source- oder Drain-Strukturen 108 und 110. Eine Gate-Isolationskappenschicht 122, wie eine Siliciumnitridkappenschicht, befindet sich über jeder der Gate-Struktur 118.
  • Unter Bezugnahme auf 1B sind ein Source- oder Drain-Schnitt (a) und ein entsprechender Gate-Schnitt (b) nach der Bildung eines Kontaktstopfens 124 innerhalb der Startstruktur 100 gezeigt. Bei einer Ausführungsform ist jeder Kontaktstopfen 124 ein Siliciumoxid, Siliciumoxinitrid, Siliciumnitrid oder ein dielektrischer Siliciumcarbid-Stopfen.
  • Unter Bezugnahme auf 1C sind ein Source- oder Drain-Schnitt (a) und ein entsprechender Gate-Schnitt (b) nach einer Vertiefung der dielektrischen Schicht 114 und Ätzen der Ätzstoppschicht 112 der Struktur von 1B gezeigt. Der Ätzprozess bildet eine vertiefte dielektrische Schicht 114A, eine strukturierte Ätzstoppschicht 112A und Öffnungen 126. Der Ätzprozess kann zu Furchenbildung in der Gate-Schnittrichtung führen, wie mit den gestrichelten Linien angegeben, was zu epitaktischen Source- oder Drain-Strukturen 108A und 110A führt.
  • Unter Bezugnahme auf 1D sind ein Source- oder Drain-Schnitt (a) und ein entsprechender Gate-Schnitt (b) nach der Bildung einer Hartmaske 128 auf der Struktur von 1C gezeigt. Bei einer Ausführungsform ist die Hartmaske 128 eine kohlenstoffbasierte Hartmaske. Die Hartmaske 128 füllt Löcher, die durch das oben beschriebene Furchen erzeugt werden.
  • Unter Bezugnahme auf 1E sind ein Source- oder Drain-Schnitt (a) und ein entsprechender Gate-Schnitt (b) nach der Bildung einer Schutzschicht 130 auf der Struktur von 1D gezeigt. Bei einer Ausführungsform ist die Schutzschicht 130 eine Titannitridschicht oder ist eine dielektrische Schicht, die zum Ätzen von Siliciumoxid oder Siliciumnitrid auswählbar ist.
  • Unter Bezugnahme auf 1F sind ein Source- oder Drain-Schnitt (a) und ein entsprechender Gate-Schnitt (b) nach dem Ätzen der Schutzschicht der Struktur von 1E gezeigt, um die geätzte Schutzschicht 130A zu bilden. Bei einer Ausführungsform wird die Hartmaske 128 dann entfernt.
  • Unter Bezugnahme auf Figur IG sind ein Source- oder Drain-Schnitt (a) und ein entsprechender Gate-Schnitt (b) gefolgt vom isotrope Ätzen der Struktur von 1F gezeigt. Das isotrope Ätzen bildet Hohlräume 132 in der vertieften dielektrischen Schicht 114A, um die dielektrische Schicht 114B zu bilden, und bildet eine zweifach strukturierte Ätzstoppschicht 112B. Bei einer Ausführungsform erstreckt sich die isotrope Ätzung in die Epi-Seite unterhalb der Schutzschicht und oberhalb der Epi-Oberseite. Dies öffnet die Epi-Schulter für die Silicidierung, wodurch eine längere Kontaktfläche bereitgestellt wird. Die Stopfen und Gate-Kappenschichten sind durch die geätzte Schutzschicht 130A vor der isotropen Ätzung geschützt.
  • Unter Bezugnahme auf 1H sind ein Source- oder Drain-Schnitt (a) und ein entsprechender Gate-Schnitt (b) nach der Entfernung der geätzten Schutzschicht 130A der Struktur von 1F gezeigt. Die Kontaktstrukturen 136/134 werden gebildet als eine entsprechende der epitaktischen Source- oder Drain-Struktur 108A oder 110A.
  • Unter erneuter Bezugnahme auf 1H beinhaltet eine integrierte Schaltkreisstruktur 150 gemäß einer Ausführungsform der vorliegenden Offenbarung eine Vielzahl horizontal gestapelter Nanodrähte 116 (oder alternativ eine Finne). Eine Gate-Struktur 118 befindet sich über der Vielzahl horizontal gestapelter Nanodrähte 116. Eine epitaktische Source- oder Drain-Struktur 108A oder 110A befindet sich an einem Ende der Vielzahl horizontal gestapelter Nanodrähte 116. Eine leitfähige Kontaktstruktur 136/134 befindet sich vertikal über der epitaktischen Source- oder Drain-Struktur 108A oder 110A. Die leitfähige Kontaktstruktur 136/134 weist einen unteren Teil auf, der sich über die Oberseite und entlang oberer Teile der Seiten der epitaktischen Source- oder Drain-Struktur 108A oder 110A erstreckt, und weist einen oberen Teil auf dem unteren Teil auf. Der obere Teil weist eine maximale laterale Breite auf, die kleiner als eine maximale laterale Breite des unteren Teils ist.
  • Bei einer Ausführungsform weist der untere Teil der leitfähigen Kontaktstruktur 136/134 gekrümmte lateral äußerste Oberflächen auf, wie dargestellt. Bei einer Ausführungsform beinhaltet die integrierte Schaltkreisstruktur 150 ferner eine (nicht dargestellte) Silicidschicht, wie eine Titansilicidschicht, zwischen der epitaktischen Source- oder Drain-Struktur 18A oder 110A und der leitfähigen Kontaktstruktur 136/134. Bei einer Ausführungsform beinhaltet die leitfähige Kontaktstruktur 136/134 eine wolframhaltige Schicht 136 auf einer titanhaltigen Schicht 134. Bei einer Ausführungsform beinhaltet die integrierte Schaltkreisstruktur 150 ferner eine leitfähige Via, wie etwa eine tiefe Via-Schiene, vertikal unterhalb der leitfähigen Grabenkontaktstruktur 136/134 und sich in diese erstreckend, wobei ein generisches Beispiel dafür nachstehend in Verbindung mit 2A-2E beschrieben ist.
  • Bei einem anderen Aspekt kann die Struktur von 1H einem RückseitenFreilegungsprozess unterzogen und/oder gemeinsam mit einer leitfähigen tiefen Via-Struktur integriert werden, die mit einer der leitfähigen Kontaktstrukturen gekoppelt ist.
  • Gemäß einer Ausführungsform der vorliegenden Offenbarung sind Strukturen mit einer Verringerung des tiefen Rückseiten-Via-Widerstands beschrieben. Gemäß einer Ausführungsform der vorliegenden Offenbarung werden leitfähige tiefe Via-Strukturen beschrieben. Eine oder mehrere hierin beschriebene Ausführungsformen betreffen Gate-All-Around-Vorrichtungen und assoziierte tiefe Via-Strukturen. Es versteht sich, dass, sofern nichts anderes angegeben ist, eine Bezugnahme auf Nanodrähte hierin Nanodrähte oder Nanobänder oder sogar Nanoplatten angeben kann. Eine oder mehrere hier beschriebene Ausführungsformen betreffen FinFET-Strukturen und assoziierte tiefe Via-Strukturen.
  • Zur Bereitstellung von Kontext können Via-Strukturen, die sich unterhalb von Source- oder Drain-Strukturen erstrecken, die als tiefe Via-Strukturen bezeichnet werden können, einem hohen Kontaktwiderstand zugeordnet sein.
  • Hierin beschriebene Ausführungsformen können eine Rückseitenkontaktverbreiterung betreffen. Hierin beschriebene Ausführungsformen können das Verbessern des Rückseitenkontaktwiderstands betreffen. Hierin beschriebene Ausführungsformen können darauf ausgerichtet sein, einen Dummy-Kontakt auf einer Rückseite freizulegen, ein Metall zu vertiefen und eine isotrope Ätzung zu verwenden, um eine kritische Kontaktabmessung (CD) zu erhöhen und mit einem neuen Metall aufgefüllt zu werden. Hierin beschriebene Ausführungsformen können das Verbessern der Transistorleistungsfähigkeit betreffen. Hierin beschriebene Ausführungsformen können das Verbessern eines Kontaktprofils betreffen, das an einer Oberseite breiter ist (wie aus einer Rückseitenperspektive genommen), was einen Ausblas-Prozess angibt. Ausführungsformen können durch Kontaktprofil und/oder unterschiedlichen Grabenkontakt (TCN) und tiefe Via-Kontaktmetalle erkannt werden.
  • Als ein beispielhaftes Verarbeitungsschema veranschaulichen 2A-2E Querschnittsansichten, die verschiedene Vorgänge in Verfahren zum Fertigen einer integrierten Schaltkreisstruktur mit einer tiefen Via-Struktur darstellen, gemäß einer Ausführungsform der vorliegenden Offenbarung. Es versteht sich, dass die beschriebenen und veranschaulichten Ausführungsformen auch für eine Finnenstruktur anstelle eines Stapels von Nanodrähten oder Nanobändern oder Nanoplatten anwendbar sein können. Es versteht sich auch, dass jede der Source- oder Drain-Kontaktstrukturen, obwohl diese mit einem generischen Profil gezeigt sind, ein Profil aufweisen können, wie es etwa in Verbindung mit leitfähigen Kontaktstrukturen 136/134 von 1H beschrieben ist.
  • Unter Bezugnahme auf 2A ist eine Startstruktur 200 als eine Rückseitenach-oben-Struktur nach einer Vorderseitenverarbeitung (z. B. Gate-Stapel, Source- oder Drain-Struktur und Kontaktbildung) und einem anschließenden RückseitenFreilegungsprozess gezeigt, für den Beispiele nachstehend ausführlicher beschrieben sind. Die Struktur 200 beinhaltet epitaktische Source- oder Drain-Strukturen 210, die lateral durch dielektrische Strukturen 202 getrennt sind, die Erweiterungs- oder Ankerabschnitte 204 beinhalten können, wie dargestellt. Von der Rückseite-nach-oben-Perspektive ragen die epitaktischen Source- oder Drain-Strukturen 210 in leitfähige Grabenkontaktstrukturen 224 hervor (anders gesagt befinden sich die leitfähigen Grabenkontaktstrukturen 224 aus einer Vorderseite-nach-oben-Perspektive über den epitaktischen Source- oder Drain-Strukturen 210). Die leitfähigen Grabenkontaktstrukturen 224 können sich auf einer Isolationskappe oder Ätzstoppschicht 208 befinden, wie dargestellt. Einzelne der leitfähigen Grabenkontaktstrukturen 224 können durch einen dielektrischen Stopfen 206, z. B. einen dielektrischen Stopfen, der auf Erweiterungs- oder Ankerabschnitten 204 aufliegt, wie dargestellt, getrennt sein. Die epitaktischen Source- oder Drain-Strukturen 210 können eine leitfähige Barriere oder einen leitfähigen Helm 222 darauf aufweisen, wie dargestellt. Eine dielektrische Auskleidung oder Abstandshalter 218 können sich entlang Teilen der Seiten der epitaktischen Source- oder Drain-Strukturen 210 und/oder entlang Unterseiten der epitaktischen Source- oder Drain-Strukturen 210 befinden, wie dargestellt. Unterfinnen 232, wie dielektrische Ersatz-Unterfinnen oder Resthalbleiterunterfinnen, können vertikal mit den epitaktischen Source- oder Drain-Strukturen 210 ausgerichtet sein, wie dargestellt. Eine dielektrische Auskleidung 233 kann sich entlang Seiten der Unterfinnen 232 befinden. Eine dielektrische Struktur 230 kann angrenzende Unterfinnen 232 trennen. Eine tiefe Via-Struktur 212 erstreckt sich durch die dielektrische Struktur 230 und in die leitfähigen Grabenkontaktstrukturen 224 ausgewählter der epitaktischen Source- oder Drain-Strukturen 210 hinein. Bei einer Ausführungsform werden die tiefen Via-Strukturen 212 während der Vorderseitenverarbeitung gefertigt. Bei einer Ausführungsform bestehen die tiefen Via-Strukturen 212 aus einem Dummy-Material, wie, aber nicht beschränkt auf, W, TiN oder Ru.
  • Unter erneuter Bezugnahme auf 2A versteht es sich, dass eine oder mehrere Gate-Strukturen eingeschlossen werden können, wie auf der Seite der Perspektive von 2A sichtbar wäre. Bei einer Ausführungsform beinhaltet eine solche Gate-Struktur oder Gate-Strukturen eine Gate-Dielektrikum-Schicht, wie eine High-k-Gate-Dielektrikum-Schicht, und eine Gate-Elektrode, wie eine Metall-Gate-Elektrode. Die Gate-Struktur kann auch eine dielektrische Gate-Kappe beinhalten, wie eine dielektrische Siliciumnitrid-Gate-Kappe. Die Gate-Struktur kann sich über eine oder mehrere Vielzahlen horizontal gestapelter Nanodrähte (oder alternativ dazu eine oder mehrere Finnen), wie Siliciumnanodrähte, befinden, für die nachstehend Beispiele beschrieben sind. Die epitaktischen Source- oder Drain-Strukturen 210 grenzen lateral an die Gate-Struktur oder Gate-Strukturen an, z. B. an einem Ende eines entsprechenden der Vielzahlen von horizontal gestapelten Nanodrähten, die durch die Gate-Struktur bedeckt sind. Es versteht sich, dass eine entsprechende epitaktische Source- oder Drain-Struktur an einem gegenüberliegenden Ende des entsprechenden der Vielzahlen von horizontal gestapelten Nanodrähten in dieser Perspektive nicht sichtbar ist, aber noch weiter in der Seite der Perspektive von 2A hinein sichtbar wäre.
  • Unter Bezugnahme auf 2B werden die tiefen Via-Strukturen 212 vertieft, um vertiefte tiefe Via-Strukturen 212A und einen Graben 234 zu bilden. Bei einer Ausführungsform wird das Vertiefen angehalten, bevor es sich lateral zu den epitaktischen Source- oder Drain-Strukturen 210 erstreckt, wie dargestellt.
  • Unter Bezugnahme auf 2C wird der Graben 234 einem isotropen Ätzprozess ausgesetzt, um einen verbreiterten Graben 234A bereitzustellen, der an der Oberseite zu dem Graben 234 verbreitert ist. Bei einer Ausführungsform verbreitert sich der verbreiterte Teil des verbreiterten Grabens 234A relativ zu der anfänglichen Breite des Grabens 234 um 10 % oder mehr.
  • Unter Bezugnahme auf 2D wird der Graben 234 einem anderen isotropen Ätzprozess (oder einem fortgesetzten Ätzprozess) ausgesetzt, um einen verbreiterten und erweiterten Graben 234B bereitzustellen, der an der Oberseite verbreitert und am Boden relativ zum Graben 234A erweitert ist. Die Ätzung entfernt auch im Wesentlichen das gesamte verbleibende Dummy-Material. Jedoch kann ein Rest-Dummy-Material 212C verbleiben, wie dargestellt. Außerdem kann sich die Ätzung tiefer in die entsprechenden leitfähigen Grabenkontaktstrukturen 224 hinein erstrecken, um vertiefte leitfähige Grabenkontaktstrukturen 224A zu bilden, wie dargestellt.
  • Unter Bezugnahme auf 2E wird ein leitfähiges Material in den Gräben 234B von 2D, z. B. durch einen Abscheidungs- und Planarisierungsprozess, gebildet, um eine Struktur 240 einschließlich tiefer Vias 236 zu bilden, die auch als leitfähige Vias bezeichnet werden können. Jeder tiefe Via 236 erstreckt sich lateral neben einer entsprechenden epitaktischen Source- oder Drain-Struktur 210A. Bei einer Ausführungsform kann ein Rest-Dummy-Material 212C lateral zwischen der tiefen Via 236 und der entsprechenden epitaktischen Source- oder Drain-Struktur 210A verbleiben, wie dargestellt. Bei einer Ausführungsform beinhaltet das leitfähige Material der tiefen Vias 236 ein Metall, wie, aber nicht beschränkt auf, W, Co, Ru, Mo oder Cu.
  • Unter erneuter Bezugnahme auf 2E erstreckt sich gemäß einer Ausführungsform der vorliegenden Offenbarung jeder leitfähige Via 236 in die entsprechende leitfähige Grabenkontaktstruktur 224A. Bei einer Ausführungsform weist jeder leitfähige Via 236 eine erste Breite 236A auf, die größer als eine zweite Breite 23 6B ist. Bei einer Ausführungsform grenzt die erste Breite 23 6A nicht lateral an die entsprechende epitaktische Source- oder Drain-Struktur 210A an, während die zweite Breite 236B lateral an die entsprechende epitaktische Source- oder Drain-Struktur 210A angrenzt. Bei einer Ausführungsform ist die erste Breite wenigstens 10 % größer als die zweite Breite. Bei einer spezifischen solchen Ausführungsform ist die erste Breite zwischen 10 % bis 20 % größer als die zweite Breite.
  • Bei einer Ausführungsform weisen der leitfähige Via 236 und die leitfähige Grabenkontaktstruktur 224A eine gleiche Zusammensetzung auf. Bei einer anderen Ausführungsform weisen der leitfähige Via 236 und die leitfähige Grabenkontaktstruktur 224A eine unterschiedliche Zusammensetzung auf.
  • Es versteht sich, dass, wie durch die Offenbarung hinweg verwendet, eine Unterfinne, ein Nanodraht, ein Nanoband oder eine hierin beschriebene Finne eine Siliciumunterfinne, ein Siliciumnanodraht, ein Siliciumnanoband oder eine Siliciumfinne sein können. Wie durchgehend verwendet, kann eine Siliciumschicht oder -Struktur verwendet werden, um ein Siliciummaterial zu beschreiben, das aus einer sehr wesentlichen Menge an, wenn nicht sogar ganz, aus Silicium besteht. Jedoch versteht es sich, dass praktisch 100 % reines Si schwierig zu bilden sein kann und daher einen winzigen Prozentsatz an Kohlenstoff, Germanium oder Zinn beinhalten könnte. Solche Fremdstoffe können während der Abscheidung von Si als unvermeidbare Fremdstoffe oder eine Komponente enthalten sein oder können das Si bei Diffusion während der Nachabscheidungsverarbeitung „kontaminieren“. Daher können hierin beschriebene Ausführungsformen, die sich auf eine Siliciumschicht oder -Struktur beziehen, eine Siliciumschicht oder -Struktur beinhalten, die eine relativ kleine Menge, z. B. ein „Fremdstoffniveau“, nicht-Si-Atome oder -Spezies, wie Ge, C oder Sn, enthält. Es versteht sich, dass eine Siliciumschicht oder -Struktur, wie hierin beschrieben, undotiert sein kann oder mit Dotierungsstoffatomen, wie Bor, Phosphor oder Arsen, dotiert sein kann.
  • Es versteht sich, dass, wie durch die Offenbarung hinweg verwendet, eine Unterfinne, ein Nanodraht, ein Nanoband oder eine hierin beschriebene Finne eine Silicium-Germanium-Unterfinne, ein Silicium-Germanium-Nanodraht, ein Silicium-Germanium-Nanoband oder eine Silicium-Germanium-Finne sein können. Wie durchweg verwendet, kann eine Silicium-Germaninum-Schicht oder -Struktur verwendet werden, um ein Silicium-Germaninum-Material zu beschreiben, das aus wesentlichen Teilen von sowohl Silicium als auch Germanium besteht, wie wenigstens 5 % von beiden. Bei manchen Ausführungsformen ist die Germaniummenge größer als die Menge an Silicium. Bei besonderen Ausführungsformen beinhaltet eine Silicium-Germaninum-Schicht oder -Struktur etwa 60 % Germanium und etwa 40 % Silicium (Si40Ge60). Bei anderen Ausführungsformen ist die Menge an Silicium größer als die Menge an Germanium. Bei besonderen Ausführungsformen beinhaltet eine Silicium-Germaninum-Schicht oder -Struktur etwa 30 % Germanium und etwa 70 % Silicium (Si70Ge30). Es versteht sich, dass praktisch 100 % reines Silicium-Germaninum (allgemein als SiGe bezeichnet) schwierig zu bilden sein kann und daher einen winzigen Prozentsatz an Kohlenstoff oder Zinn beinhalten könnte. Solche Fremdstoffe können während der Abscheidung von SiGe als unvermeidbare Fremdstoffe oder eine Komponente enthalten sein oder können das SiGe bei Diffusion während der Nachabscheidungsverarbeitung „kontaminieren“. Daher können hierin beschriebene Ausführungsformen, die sich auf eine Silicium-Germanium-Schicht oder -Struktur beziehen, eine Silicium-Germanium-Schicht oder -Struktur beinhalten, die eine relativ kleine Menge, z. B. ein „Fremdstoffniveau“, nicht Ge- und nicht-Si-Atome oder -Spezies, wie Kohlenstoff oder Zinn, enthält. Es versteht sich, dass eine Silicium-Germanium-Schicht oder -Struktur, wie hierin beschrieben, undotiert sein kann oder mit Dotierungsstoffatomen, wie Bor, Phosphor oder Arsen, dotiert sein kann.
  • Es versteht sich, dass die oben in Verbindung mit 1A-1H (die einer Rückseitenfreilegung unterzogen werden können) und/oder 2A-2E beschriebenen integrierten Schaltkreisstrukturen zusammen mit anderen auf der Rückseite freigelegten integrierten Schaltkreisstrukturen integriert werden können. Zusätzlich oder alternativ dazu können andere integrierte Schaltkreisstrukturen unter Verwendung von Prozessen gefertigt werden, die in Verbindung mit 1A-1H und/oder 2A-2E beschrieben sind. Als ein Beispiel einer auf der Rückseite freigelegten Vorrichtung veranschaulicht 3 eine Querschnittsansicht einer nichtplanaren integrierten Schaltkreisstruktur, wie entlang einer Gate-Leitung gemäß einer Ausführungsform der vorliegenden Offenbarung, genommen.
  • Unter Bezugnahme auf 3 beinhaltet eine Halbleiterstruktur oder - Vorrichtung 300 ein nichtplanares aktives Gebiet (z. B. eine feste Finnenstruktur einschließlich eines hervorstehenden Finnenabschnitts 304 und eines Unterfinnengebiets 305) innerhalb eines Grabenisolationsgebiets 306. Bei einer anderen Ausführungsform ist das nichtplanare aktive Gebiet anstelle einer festen Finne in Nanodrähte (wie die Nanodrähte 304A und 304B) oberhalb des Unterfinnengebiets 305 getrennt, wie durch die gestrichelten Linien dargestellt ist. In beiden Fällen wird zur einfachen Beschreibung für die nichtplanare integrierte Schaltkreisstruktur 300 ein nichtplanares aktives Gebiet 304 nachstehend als ein hervorstehender Finnenabschnitt bezeichnet. Es versteht sich, dass bei einer Ausführungsform kein Volumensubstrat vorhanden ist, das mit dem Unterfinnengebiet 305 gekoppelt ist.
  • Eine Gate-Leitung 308 ist über den hervorstehenden Teilen 304 des nichtplanaren aktiven Gebiets (einschließlich, falls zutreffend, der umgebenden Nanodrähte 304A und 304B) sowie über einem Teil des Grabenisolationsgebiet 306 angeordnet. Wie gezeigt, beinhaltet die Gate-Leitung 308 eine Gate-Elektrode 350 und eine Gate-Dielektrikum-Schicht 352. Bei einer Ausführungsform kann die Gate-Leitung 308 auch eine dielektrische Kappenschicht 354 beinhalten. Ein Gate-Kontakt 314 und der darüberliegende Gate-Kontakt-Via 316 werden auch aus dieser Perspektive zusammen mit einer darüberliegenden Metallzwischenverbindung 360 gesehen, die alle in Zwischenschichtdielektrikumstapeln oder -schichten 370 angeordnet sind. Auch aus der Perspektive von 3 gesehen ist der Gate-Kontakt 314 bei einer Ausführungsform über dem Grabenisolationsgebiet 306 angeordnet, aber nicht über den nichtplanaren aktiven Gebieten.
  • Bei einer Ausführungsform ist die Halbleiterstruktur oder -vorrichtung 300 eine nichtplanare Vorrichtung, wie eine Fin-FET-Vorrichtung, eine Tri-Gate-Vorrichtung, eine Nanoband-Vorrichtung oder eine Nanodraht-Vorrichtung, ist aber nicht darauf beschränkt. Bei einer solchen Ausführungsform besteht ein entsprechendes halbleitendes Kanalgebiet aus einem dreidimensionalen Körper oder ist in diesem gebildet. Bei einer solchen Ausführungsform umgeben die Gate-Elektrode-Stapel der Gate-Leitungen 308 wenigstens eine obere Oberfläche und ein Paar von Seitenwänden des dreidimensionalen Körpers.
  • Wie auch in 3 dargestellt, gibt es bei einer Ausführungsform eine Grenzfläche 380 zwischen einem hervorstehenden Finnenteil 304 und einem Unterfinnengebiet 305. Die Grenzfläche 380 kann ein Übergangsgebiet zwischen einem dotierten Unterfinnengebiet 305 und einem leicht undotierten oder undotierten oberen Finnenteil 304 sein. Bei einer solchen Ausführungsform ist jede Finne etwa 10 Nanometer breit oder weniger und Unterfinnendotierungsstoffe werden von einer angrenzenden Festkörperdotierungsschicht an der Unterfinnenstelle zugeführt. Bei einer bestimmten solchen Ausführungsform ist jede Finne weniger als 10 Nanometer breit. Bei einer anderen Ausführungsform ist das Unterfinnengebiet ein dielektrisches Material, das durch Vertiefen der Finne durch eine Nass- oder Trockenätzung und Füllen des vertieften Hohlraums mit einem anpassungsfähigen oder fließfähigen Dielektrikum gebildet wird.
  • Obwohl in 3 nicht dargestellt, versteht es sich, dass sich Source- oder Drain-Gebiete von oder angrenzend an die hervorstehenden Finnenteile 304 auf beiden Seiten der Gate-Leitung 308 befinden, d. h. in die Seite hinein und aus dieser heraus. Bei einer Ausführungsform sind die Source- und Drain-Gebiete dotierte Teile des ursprünglichen Materials der hervorstehenden Finnenteil 304. Bei einer anderen Ausführungsform wird das Material der hervorstehenden Finnenteile 304 entfernt und durch ein anderes Halbleitermaterial, z. B. durch epitaktische Abscheidung, ersetzt. Bei jeder Ausführungsform können sich das Source- oder Drain-Gebiet unterhalb der Höhe der dielektrischen Schicht des Grabenisolationsgebiets 306, d. h. in das Unterfinnengebiet 305 hinein, erstrecken. Gemäß einer Ausführungsform der vorliegenden Offenbarung behindern die stärker dotierten Unterfinnengebiete, d. h. die dotierten Teile der Finnen unterhalb der Grenzfläche 380, eine Source-Drain-Leckage durch diesen Teil der Volumenhalbleiterfinnen.
  • Unter erneuter Bezugnahme auf 3 bestehen die Finnen 304/305 (und möglicherweise die Nanodrähte 304A und 304B) bei einer Ausführungsform aus einer kristallinen Silicium-, Silicium/Germanium- oder Germaniumschicht, die mit einem Ladungsträger, wie, aber nicht beschränkt auf, Phosphor, Arsen, Bor oder einer Kombination davon, dotiert ist. Bei einer Ausführungsform ist die Konzentration von Siliciumatomen größer als 93 %. Bei einer anderen Ausführungsform bestehe die Finnen 304/305 aus einem Gruppe-III-V-Material, wie, ohne darauf beschränkt zu sein, Galliumnitrid, Galliumphosphid, Galliumarsenid, Indiumphosphid, Indiumantimonid, Indiumgalliumarsenid, Aluminiumgalliumarsenid, Indiumgalliumphosphid oder einer Kombination davon. Das Grabenisolationsgebiet 306 kann aus einem dielektrischen Material bestehen, wie, ohne darauf beschränkt zu sein, Siliciumdioxid, Siliciumoxinitrid, Siliciumnitrid oder mit Kohlenstoff dotiertem Siliciumnitrid.
  • Die Gate-Leitung 308 kann aus einem Gate-Elektrode-Stapel bestehen, der eine Gate-Dielektrikum-Schicht 352 und eine Gate-Elektrode-Schicht 350 beinhaltet. Bei einer Ausführungsform besteht die Gate-Elektrode des Gate-Elektrodenstapels aus einem Metall-Gate und besteht die Gate-Dielektrikumschicht aus einem High-k-Material. Zum Beispiel besteht die Gate-Dielektrikumschicht bei einer Ausführungsform aus einem Material wie, ohne darauf beschränkt zu sein, Hafniumoxid, Hafniumoxinitrid, Hafniumsilicat, Lanthanoxid, Zirconiumoxid, Zirconiumsilicat, Tantaloxid, Bariumstrontiumtitanat, Bariumtitanat, Strontiumtitanat, Yttriumoxid, Aluminiumoxid, Bleiscandiumtantaloxid, Bleizinkniobat oder einer Kombination daraus. Des Weiteren kann ein Teil der Gate-Dielektrikum-Schicht eine Schicht aus nativem Oxid beinhalten, das von den oberen wenigen Schichten der Substratfinne 304 gebildet wird. Bei einer Ausführungsform besteht das Gate-Dielektrikum aus einem oberen High-k-Teil und einem unteren Teil, der aus einem Oxid eines Halbleitermaterials besteht. Bei einer Ausführungsform besteht die Gate-Dielektrikumschicht aus einem oberen Teil aus Hafniumoxid und einem unteren Teil aus Siliciumdioxid oder Siliciumoxinitrid. Bei manchen Implementierungen ist ein Teil des Gate-Dielektrikums eine „U“-förmige Struktur, die einen unteren Teil im Wesentlichen parallel zur Oberfläche des Substrats und zwei Seitenwandteile, die im Wesentlichen senkrecht zur oberen Oberfläche des Substrats sind, beinhaltet.
  • Bei einer Ausführungsform besteht die Gate-Elektrode aus einer Metallschicht, wie, ohne darauf beschränkt zu sein, Metallnitriden, Metallcarbiden, Metallsiliciden, Metallaluminiden, Hafnium, Zirconium, Titan, Tantal, Aluminium, Ruthenium, Palladium, Platin, Kobalt, Nickel oder leitfähigen Metalloxiden. Bei einer speziellen Ausführungsform besteht die Gate-Elektrode aus einem nicht die Austrittarbeit einstellenden Füllmaterial, das oberhalb einer die Austrittsarbeit einstellenden Metallschicht gebildet ist. Die Gate-Elektrodenschicht kann aus einem p-leitenden Austrittsarbeitsmetall oder einem n-leitenden Austrittsarbeitsmetall in Abhängigkeit davon bestehen, ob der Transistor ein PMOS- oder ein NMOS-Transistor sein soll. Bei manchen Implementierungen kann die Gate-Elektrodenschicht aus einem Stapel aus zwei oder mehr Metallschichten bestehen, wobei eine oder mehrere Metallschichten Austrittsarbeitsmetallschichten sind und wenigstens eine Metallschicht eine leitfähige Füllschicht ist. Für einen PMOS-Transistor sind Metalle, die für die Gate-Elektrode verwendet werden können, unter anderem Ruthenium, Palladium, Platin, Kobalt, Nickel und leitfähige Metalloxide, z. B. Rutheniumoxid. Eine p-leitende Metallschicht wird die Bildung einer PMOS-Gate-Elektrode mit einer Austrittsarbeit ermöglichen, die zwischen etwa 4,9 eV und etwa 5,2 eV liegt. Für einen NMOS-Transistor sind Metalle, die für die Gate-Elektrode verwendet werden können, unter anderem Hafnium, Zirconium, Titan, Tantal, Aluminium, Legierungen dieser Metalle und Carbide dieser Metalle, wie etwa Hafniumcarbid, Zirconiumcarbid, Titancarbid, Tantalcarbid und Aluminiumcarbid. Eine n-leitende Metallschicht wird die Bildung einer NMOS-Gate-Elektrode mit einer Austrittsarbeit ermöglichen, die zwischen etwa 3,9 eV und etwa 4,2 eV liegt. Bei manchen Implementierungen kann die Gate-Elektrode aus einer „U“-förmigen Struktur bestehen, die einen unteren Teil im Wesentlichen parallel zur Oberfläche des Substrats und zwei Seitenwandteile, die im Wesentlichen senkrecht zur oberen Oberfläche des Substrats sind, beinhaltet. Bei einer anderen Implementierung kann wenigstens eine der Metallschichten, die die Gate-Elektrode bilden, einfach eine planare Schicht sein, die im Wesentlichen parallel zur oberen Oberfläche des Substrats ist und keine Seitenwandteile aufweist, die im Wesentlichen senkrecht zur oberen Oberfläche des Substrats sind. Bei weiteren Implementierungen der Offenbarung kann die Gate-Elektrode aus einer Kombination von U-förmigen Strukturen und planaren nicht-U-förmigen Strukturen bestehen. Zum Beispiel kann die Gate-Elektrode aus einer oder mehreren U-förmigen Metallschichten bestehen, die oben auf einer oder mehreren planaren nicht-U-förmigen Schichten gebildet sind.
  • Abstandshalter, die mit den Gate-Elektrodenstapeln assoziiert sind, können aus einem Material bestehen, das dazu geeignet ist, schlussendlich eine permanente Gate-Struktur elektrisch von angrenzenden leitfähigen Kontakten, wie etwa selbstausgerichteten Kontakten, zu isolieren oder zu der Isolation davon beizutragen. Zum Beispiel bestehen bei einer Ausführungsform die Abstandshalter aus einem dielektrischen Material, wie, ohne darauf beschränkt zu sein, Siliciumdioxid, Siliciumoxinitrid, Siliciumnitrid oder mit Kohlenstoff dotiertem Siliciumnitrid.
  • Der Gate-Kontakt 314 und der darüberliegende Gate-Kontakt-Via 316 können aus einem leitfähigen Material bestehen. Bei einer Ausführungsform bestehen ein oder mehrere der Kontakte oder Vias aus einer Metallspezies. Die Metallspezies kann ein reines Metall, wie etwa Wolfram, Nickel oder Kobalt, sein oder kann eine Legierung, wie etwa eine Metall-Metall-Legierung oder eine Metall-Halbleiter-Legierung (wie etwa z. B. ein Silicidmaterial), sein.
  • Bei einer Ausführungsform (obwohl dies nicht gezeigt ist) wird eine Kontaktstrukturierung gebildet, die im Wesentlichen perfekt mit einer existierenden Gate-Strukturierung 308 ausgerichtet ist, während die Verwendung eines lithografischen Schrittes mit einem äußerst engen Überdeckungsgenauigkeitsbudget beseitigt wird. Bei einer solchen Ausführungsform ermöglicht dieser selbstausgerichtete Ansatz das Verwenden einer intrinsisch hochselektiven Nassätzung (z. B. gegenüber herkömmlich implementiertem Trocken- oder Plasmaätzen), um Kontaktöffnungen zu erzeugen. Bei einer Ausführungsform wird eine Kontaktstruktur durch Nutzen einer existierenden Gate-Struktur in Kombination mit einem Kontaktstopfenlithografievorgang gebildet. Bei einer solchen Ausführungsform ermöglicht der Ansatz das Beseitigen der Notwendigkeit für einen ansonsten kritischen Lithografievorgang zum Erzeugen einer Kontaktstrukturierung, wie sie bei herkömmlichen Ansätzen verwendet wird. Bei einer Ausführungsform wird ein Grabenkontaktgitter nicht getrennt strukturiert, sondern wird stattdessen zwischen Poly(Gate)-Leitungen gebildet. Zum Beispiel wird bei einer solchen Ausführungsform ein Grabenkontaktgitter anschließend an das Strukturieren des Gate-Gitters, aber vor den Schnitten des Gate-Gitters gebildet.
  • Bei einer Ausführungsform involviert das Bereitstellen der Struktur 300 eine Fertigung der Gate-Stapel-Struktur 308 durch einen Ersatz-Gate-Prozess. Bei einem solchen Schema kann Dummy-Gate-Material, wie etwa Polysilicium- oder Siliciumnitridsäulenmaterial, entfernt und durch ein permanentes Gate-Elektrode-Material ersetzt werden. Bei einer solchen Ausführungsform wird eine permanente Gate-Dielektrikumschicht auch in diesem Prozess gebildet, anstatt von einer früheren Verarbeitung übernommen zu werden. Bei einer Ausführungsform werden Dummy-Gates durch einen Trockenätz- oder Nassätzprozess entfernt. Bei einer Ausführungsform bestehen Dummy-Gates aus polykristallinem Silicium oder amorphem Silicium und werden mit einem Trockenätzprozess einschließlich der Verwendung von SF6 entfernt. Bei einer anderen Ausführungsform bestehen Dummy-Gates aus polykristallinem Silicium oder amorphem Silicium und werden mit einem Nassätzprozess einschließlich der Verwendung von wässrigem NH4OH oder Tetramethylammoniumhydroxid entfernt. Bei einer Ausführungsform bestehen Dummy-Gates aus Siliciumnitrid und werden mit einer Nassätzung einschließlich wässriger Phosphorsäure entfernt.
  • Unter erneuter Bezugnahme auf 3 platziert die Anordnung einer Halbleiterstruktur oder -Vorrichtung 300 den Gate-Kontakt über Isolationsgebieten. Eine solche Anordnung kann als eine ineffiziente Verwendung von Layoutplatz gesehen werden. Bei einer anderen Ausführungsform weist jedoch eine Halbleitervorrichtung Kontaktstrukturen auf, die Teile einer Gate-Elektrode kontaktieren, die über einem aktiven Gebiet, z. B. über einer Unterfinne 305, und in einer gleichen Schicht wie ein Grabenkontakt-Via gebildet ist.
  • Es versteht sich, dass nicht alle Aspekte der hier beschriebenen Prozesse umgesetzt werden müssen, um in die Idee und den Schutzumfang von Ausführungsformen der vorliegenden Offenbarung zu fallen. Zum Beispiel müssen bei einer Ausführungsform Dummy-Gates niemals vor dem Fertigen von Gate-Kontakten über aktiven Teilen der Gate-Stapel gebildet werden. Die oben beschriebenen Gate-Stapel können tatsächlich permanente Gate-Stapel, wie anfänglich gebildet, sein. Außerdem können die hier beschriebenen Prozesse verwendet werden, um eine oder mehrere Halbleitervorrichtungen zu bilden. Die Halbleitervorrichtungen können Transistoren oder ähnliche Vorrichtungen sein. Zum Beispiel sind bei einer Ausführungsform die Halbleitervorrichtungen Metall-Oxid-Halbleiter(MOS)-Transistoren für Logik oder Speicher oder sind Bipolartransistoren. Außerdem weisen bei einer Ausführungsform die Halbleitervorrichtungen eine dreidimensionale Architektur auf, wie eine Tri-Gate-Vorrichtung, eine Vorrichtung mit unabhängig angesteuertem Doppel-Gate, ein Gate-All-Around-Vorrichtung, eine Nanodraht-Vorrichtung, eine Nanoband-Vorrichtung oder ein FIN-FET. Eine oder mehrere Ausführungsformen können insbesondere zum Fertigen von Halbleitervorrichtungen mit einem Sub-10-Nanometer (10 nm)-Technologieknoten nützlich sein.
  • Bei einer Ausführungsform besteht das Zwischenschichtdielektrikum (ILD)-Material, wie durch die gesamte vorliegende Beschreibung hindurch verwendet, aus einer Schicht eines dielektrischen oder isolierenden Materials oder beinhaltet eine solche. Beispiele für geeignete dielektrische Materialien sind unter anderem Oxide von Silicium (z. B. Siliciumdioxid (SiO2)), dotierte Oxide von Silicium, fluorierte Oxide von Silicium, mit Kohlenstoff dotierte Oxide von Silicium, verschiedene Low-k-Dielektrikum-Materialien, die aus dem Stand der Technik bekannt sind, und Kombinationen daraus. Das Zwischenschichtdielektrikummaterial kann durch herkömmliche Techniken, wie etwa chemische Gasphasenabscheidung (CVD: Chemical Vapor Deposition), physikalische Gasphasenabscheidung (PVD: Physical Vapor Deposition) oder durch andere Abscheidungsverfahren, gebildet werden.
  • Bei einer Ausführungsform bestehen, wie auch in der gesamten vorliegenden Beschreibung verwendet, Metallleitungen oder ein Zwischenverbindungsleitungsmaterial (und Via-Material) aus einer oder mehreren Metallstrukturen oder anderen leitfähigen Strukturen. Ein übliches Beispiel ist die Verwendung von Kupferleitungen und - strukturen, die Barriereschichten zwischen dem Kupfer und dem umgebenden ILD-Material beinhalten können oder nicht. So wie der Begriff „Metall“ hier verwendet wird, beinhaltet er Legierungen, Stapel und andere Kombination mehrerer Metalle. Zum Beispiel können die Metallzwischenverbindungsleitungen Barriereschichten (z.B. Schichten, die eines oder mehrere von Ta, TaN, Ti und/oder TiN beinhalten), Stapel aus unterschiedlichen Metallen oder Legierungen usw. beinhalten. Dementsprechend können die Zwischenverbindungsleitungen eine einzige Materialschicht sein oder sie können aus mehreren Schichten gebildet sein, die leitfähige Auskleidungsschichten und Füllschichten beinhalten. Ein beliebiger geeigneter Abscheidungsprozess wie etwa Elektroplattieren, chemische Gasphasenabscheidung oder physikalische Gasphasenabscheidung kann zum Bilden von Zwischenverbindungsleitungen verwendet werden. Bei einer Ausführungsform bestehen die Zwischenverbindungsleitungen aus einem leitfähigen Material, wie, ohne auf diese beschränkt zu sein, Cu, Al, Ti, Zr, Hf, V, Ru, Co, Ni, Pd, Pt, W, Ag, Au oder Legierungen davon. Die Zwischenverbindungsleitungen werden manchmal in der Technik auch als Leiterbahnen, Drähte, Leitungen, Metall oder einfach Zwischenverbindung bezeichnet.
  • Bei einer Ausführungsform bestehen Hartmasken-, Kappenschicht- oder Stopfenmaterialien, wie ebenfalls die gesamte vorliegende Beschreibung hindurch verwendet, aus dielektrischen Materialien, die vom Zwischenschichtdielektrikummaterial verschieden sind. Bei einer Ausführungsform können unterschiedliche Hartmasken-, Kappen- oder Stopfenmaterialien in unterschiedlichen Gebieten verwendet werden, um eine unterschiedliche Wachstums- oder Ätzselektivität zueinander und zu darunterliegenden dielektrischen und Metallschichten bereitzustellen. Bei manchen Ausführungsformen beinhaltet eine Hartmaskenschicht, eine Kappen- oder Stopfenschicht eine Schicht aus einem Nitrid von Silicium (z. B. Siliciumnitrid) oder eine Schicht aus einem Oxid von Silicium oder beide oder eine Kombination davon. Andere geeignete Materialien können Materialien auf Kohlenstoffbasis beinhalten. Alternativ dazu können in Abhängigkeit von der bestimmten Implementierung andere Hartmasken-, Kappen- oder Stopfenschichten verwendet werden, die in der Technik bekannt sind. Die Hartmasken-, Kappen- oder Stopfenschichten können durch CVD, PVD oder durch andere Abscheidungsverfahren gebildet werden.
  • Bei einer Ausführungsform, wie auch durch die vorliegende Beschreibung hinweg verwendet, werden lithografische Vorgänge unter Verwendung von 193-nm-Immersionslithografie (1193), EUV- und/oder EBDW-Lithografie oder dergleichen gebildet. Es kann ein Positiv- oder Negativfotolack verwendet werden. Bei einer Ausführungsform ist eine lithografische Maske eine Dreischichtmaske, die aus einem topografischen Maskierungsteil, einer Antireflexionsbeschichtung(ARC: Anti-Reflective Coating)-Schicht und einer Fotolackschicht besteht. Bei einer bestimmten derartigen Ausführungsform ist der topographische Maskierungsteil eine Kohlenstoffhartmaskenschicht (CHM-Schicht) und die Antireflexionsbeschichtungsschicht ist eine Silicium-ARC-Schicht.
  • Bei einem anderen Aspekt können hierin beschriebene integrierte Schaltkreisstrukturen unter Verwendung einer Rückseitenfreilegung eines Fertigungsansatzes für Vorderseitenstrukturen gefertigt werden. Bei manchen Ausführungsbeispielen schließt das Freilegen der Rückseite eines Transistors oder einer anderen Vorrichtungsstruktur eine rückseitige Verarbeitung auf Waferebene ein. Im Gegensatz zu einer herkömmlichen Technologie vom TSV-Typ kann ein Freilegen der Rückseite eines Transistors, wie hierin beschrieben, bei der Dichte der Vorrichtungszellen und sogar innerhalb von Teilgebieten einer Vorrichtung durchgeführt werden. Des Weiteren kann ein solches Freilegen der Rückseite eines Transistors durchgeführt werden, um im Wesentlichen das gesamte Donatorsubstrat zu entfernen, auf dem eine Vorrichtungsschicht während einer vorderseitigen Verarbeitung der Vorrichtung angeordnet wurde. Von daher wird ein mikrometertiefer TSV unnötig, wobei die Dicke eines Halbleiters in den Vorrichtungszellen anschließend an eine Vorrichtungszelle, die möglicherweise nur zehn oder hundert Nanometer beträgt, zunimmt.
  • Hier beschriebene Freilegungstechniken können einen Paradigmenwechsel von einer Vorrichtungsfertigung „von unten nach oben“ zu einer Fertigung „von der Mitte nach außen“ ermöglichen, wobei die „Mitte“ eine beliebige Schicht ist, die bei der vorderseitigen Fertigung eingesetzt wird, von der Rückseite freigelegt wird und wieder bei der Rückseiten-Fertigung eingesetzt wird. Das Verarbeiten sowohl einer Vorderseite als auch einer freigelegten Rückseite einer Vorrichtungsstruktur kann viele der mit dem Fertigen von 3D-ICs assoziierten Herausforderungen adressieren, wenn primär auf eine vorderseitige Verarbeitung gesetzt wird.
  • Eine Freilegung der Rückseite eines Transistoransatzes kann zum Beispiel eingesetzt werden, um wenigstens einen Teil einer Trägerschicht und eine dazwischenliegende Schicht einer Donator-Host-Substrat-Baugruppe zu entfernen, zum Beispiel wie in 4A-4H und 5A-5H veranschaulicht, wie nachstehend beschrieben. Der Prozessablauf beginnt mit einer Eingabe einer Donator-Host-Substrat-Baugruppe. Eine Dicke einer Ladungsträgerschicht im Donator-Host-Substrat wird poliert (z. B. CMP) und/oder mit einem Nass- oder Trockenätzprozess (z. B. Plasma) geätzt. Ein beliebiger Schleif-, Polier- und/oder Nass-/Trockenätzprozess, der als für die Zusammensetzung der Ladungsträgerschicht geeignet bekannt ist, kann eingesetzt werden. Zum Beispiel kann, wenn die Ladungsträgerschicht ein Gruppe-IV-Halbleiter (z. B. Silicium) ist, eine CMP-Slurry eingesetzt werden, die als zum Dünnen des Halbleiters geeignet bekannt ist. Gleichermaßen kann auch ein beliebiger Nassätzmittel- oder Plasmaätzprozess eingesetzt werden, der als zum Dünnen des Gruppe-IV-Halbleiters geeignet bekannt ist.
  • Bei manchen Ausführungsformen geht dem Vorstehenden das Trennen der Ladungsträgerschicht entlang einer Bruchebene im Wesentlichen parallel zu der dazwischenliegenden Schicht voraus. Der Spalt- oder Fraktionsprozess kann genutzt werden, um einen wesentlichen Teil der Ladungsträgerschicht als Volumenmasse zu entfernen, wodurch die Polier- oder Ätzzeit reduziert wird, die zum Entfernen der Ladungsträgerschicht benötigt wird. Wenn zum Beispiel eine Ladungsträgerschicht eine Dicke von 400-900 µm aufweist, können 100-700 µm entfernt werden, indem eine beliebige flächendeckende Implantation ausgeübt wird, die dafür bekannt ist, einen Bruch auf Waferebene zu fördern. Bei manchen Ausführungsbeispielen wird ein leichtes Element (z. B. H, He oder Li) in eine einheitliche Zieltiefe innerhalb der Ladungsträgerschicht implantiert, wo die Bruchebene gewünscht ist. Anschließend an einen solchen Spaltprozess kann die Dicke der Ladungsträgerschicht, die in der Donator-Host-Substrat-Baugruppe verbleibt, dann poliert oder geätzt werden, um das Entfernen abzuschließen. Alternativ dazu kann, wenn die Ladungsträgerschicht nicht gebrochen ist, der Schleif-, Polier- und/oder Ätzvorgang eingesetzt werden, um eine größere Dicke der Ladungsträgerschicht zu entfernen.
  • Als Nächstes wird eine Freilegung einer dazwischenliegenden Schicht detektiert. Eine Detektion dient dazu, einen Punkt zu identifizieren, an dem sich die rückseitige Fläche des Donatorsubstrats fast bis zur Vorrichtungsschicht angenähert hat. Es ist bekannt, dass eine beliebige Endpunktdetektionstechnik, die zum Detektieren eines Übergangs zwischen den für die Trägerschicht und die dazwischenliegende Schicht eingesetzten Materialien geeignet ist, umgesetzt werden kann. Bei manchen Ausführungsformen basieren ein oder mehrere Endpunktkriterien auf dem Detektieren einer Änderung der optischen Absorption oder Emission der rückseitigen Fläche des Donatorsubstrats während des durchgeführten Polierens oder Ätzens. Bei manchen anderen Ausführungsformen sind die Endpunktkriterien mit einer Änderung der optischen Absorption oder Emission von Nebenprodukten während des Polierens oder Ätzens der Rückseitenoberfläche des Donatorsubstrats assoziiert. Zum Beispiel können sich die Absorptions- oder Emissionswellenlängen, die mit den Nebenprodukten des Ladungsträgerschichtätzens assoziiert sind, als Funktion der unterschiedlichen Zusammensetzungen der Ladungsträgerschicht und der dazwischenliegenden Schicht ändern. Bei anderen Ausführungsformen sind die Endpunktkriterien mit einer Änderung der Masse von Spezies in Nebenprodukten des Polierens oder Ätzens der rückseitigen Fläche des Donatorsubstrats assoziiert. Zum Beispiel können die Nebenprodukte der Verarbeitung durch einen Quadrupol-Massenanalysator abgetastet werden und eine Änderung der Spezies-Masse kann mit den unterschiedlichen Zusammensetzungen der Ladungsträgerschicht und der dazwischenliegenden Schicht korreliert werden. Bei einem anderen Ausführungsbeispiel sind die Endpunktkriterien mit einer Änderung der Reibung zwischen einer rückseitigen Fläche des Donatorsubstrats und einer Polierfläche in Kontakt mit der rückseitigen Fläche des Donatorsubstrats assoziiert.
  • Eine Detektion der dazwischenliegenden Schicht kann verbessert werden, wobei der Entfernungsprozess selektiv gegenüber der Ladungsträgerschicht relativ zur dazwischenliegenden Schicht ist, da eine Nichtgleichmäßigkeit in dem Ladungsträgerentfernungsprozess durch ein Ätzratendelta zwischen der Ladungsträgerschicht und der dazwischenliegenden Schicht abgeschwächt werden kann. Eine Detektion kann sogar übersprungen werden, falls der Schleif-, Polier- und/oder Ätzvorgang die dazwischenliegende Schicht mit einer Rate entfernt, die ausreichend unterhalb der Rate liegt, mit der die Ladungsträgerschicht entfernt wird. Falls kein Endpunktkriterium eingesetzt wird, kann ein Schleif-, Polier- und/oder Ätzvorgang einer vorbestimmten festen Dauer auf dem Zwischenschichtmaterial stoppen, falls die Dicke der dazwischenliegenden Schicht für die Selektivität der Ätzung ausreicht. Bei manchen Beispielen beträgt das Verhältnis Trägerätzrate:Ätzrate der dazwischenliegenden Schicht 3:1 bis 10: 1 oder mehr.
  • Beim Freilegen der dazwischenliegenden Schicht kann zumindest ein Teil der dazwischenliegenden Schicht entfernt werden. Zum Beispiel können eine oder mehrere Komponentenschichten der dazwischenliegenden Schicht entfernt werden. Eine Dicke der dazwischenliegenden Schicht kann zum Beispiel gleichmäßig durch ein Polieren entfernt werden. Alternativ dazu kann eine Dicke der dazwischenliegenden Schicht mit einem maskierten oder flächendeckenden Ätzprozess entfernt werden. Der Prozess kann den gleichen Polier- oder Ätzprozess wie jenen einsetzen, der zum Dünnen des Ladungsträgers eingesetzt wird, oder kann ein distinkter Prozess mit distinkten Prozessparametern sein. Wenn zum Beispiel die dazwischenliegende Schicht einen Ätzstopp für den Ladungsträgerentfernungsprozess bereitstellt, kann der letztere Vorgang einen anderen Polier- oder Ätzprozess einsetzen, der eine Entfernung der dazwischenliegenden Schicht über der Entfernung der Vorrichtungsschicht fördert. Wenn weniger als einige hundert Nanometer einer dazwischenliegenden Schichtdicke zu entfernen sind, kann der Entfernungsprozess relativ langsam sein, für eine Gleichmäßigkeit über den Wafer hinweg optimiert und genauer gesteuert werden als jener, der zum Entfernen der Ladungsträgerschicht eingesetzt wird. Ein eingesetzter CMP-Prozess kann zum Beispiel eine Slurry einsetzen, die sehr hochselektiv (z. B. 100:1-300:1 oder mehr) zwischen Halbleiter (z. B. Silicium) und einem dielektrischen Material (z. B. SiO) ist, das die Vorrichtungsschicht umgibt und innerhalb der dazwischenliegenden Schicht eingebettet ist, zum Beispiel als elektrische Isolation zwischen angrenzenden Vorrichtungsgebieten.
  • Für Ausführungsformen, bei denen die Vorrichtungsschicht durch vollständige Entfernung der dazwischenliegenden Schicht freigelegt wird, kann eine rückseitige Verarbeitung auf einer freigelegten Rückseite der Vorrichtungsschicht oder auf speziellen Vorrichtungsgebieten dort beginnen. Bei manchen Ausführungsformen beinhaltet die Verarbeitung der rückseitigen Vorrichtungsschicht eine weitere Polierung oder Nass-/Trockenätzung durch eine Dicke der Vorrichtungsschicht, die zwischen der dazwischenliegenden Schicht und einem Vorrichtungsgebiet angeordnet ist, das zuvor in der Vorrichtungsschicht, wie etwa einem Source- oder Drain-Gebiet, gefertigt wurde.
  • Bei manchen Ausführungsformen, bei denen die Ladungsträgerschicht, die dazwischenliegende Schicht oder die Vorrichtungsschicht-Rückseite mit einer Nass- und/oder Plasmaätzung zurückgesetzt wird, kann eine solche Ätzung eine strukturierte Ätzung oder eine materiell selektive Ätzung sein, die eine signifikante Nichtplanarität oder Topographie in die rückseitige Fläche der Vorrichtungsschicht liefert. Wie weiter unten beschrieben, kann sich die Strukturierung innerhalb einer Vorrichtungszelle (d. h. „Intrazellenstrukturierung“) befinden oder kann über Vorrichtungszellen hinweg (d. h. „Zwischenzellenstrukturierung“) liegen. Bei manchen Ausführungsformen mit strukturiertem Ätzen wird wenigstens eine partielle Dicke der dazwischenliegenden Schicht als eine Hartmaske für eine Strukturierung der rückseitigen Vorrichtungsschicht eingesetzt. Daher kann ein maskierter Ätzprozess einer entsprechend maskierten Vorrichtungsschichtätzung vorangehen.
  • Das oben beschriebene Verarbeitungsschema kann zu einer Donator-Host-Substrat-Baugruppe führen, die IC-Vorrichtungen beinhaltet, die eine Rückseite einer dazwischenliegenden Schicht, eine Rückseite der Vorrichtungsschicht und/oder eine Rückseite eines oder mehrerer Halbleitergebiete innerhalb der Vorrichtungsschicht und/oder eine vorderseitige Metallisierung aufweisen, die offenbart werden. Eine zusätzliche rückseitige Verarbeitung beliebiger dieser freigelegten Gebiete kann dann während einer nachgelagerten Verarbeitung durchgeführt werden.
  • Gemäß einer oder mehreren Ausführungsformen der vorliegenden Offenbarung, um Rückseitenzugriff auf eine partitionierte Source- oder Drain-Kontaktstruktur zu ermöglichen, kann ein doppelseitiges Vorrichtungsverarbeitungsschema auf der Waferebene praktiziert werden. Bei manchen Ausführungsbeispielen kann ein großer formaler Substrat-Wafer (z. B. mit einem Durchmesser von 300 oder 450 mm) verarbeitet werden. In einem beispielhaften Verarbeitungsschema wird ein Donatorsubstrat einschließlich einer Vorrichtungsschicht bereitgestellt. Bei manchen Ausführungsformen ist die Vorrichtungsschicht ein Halbleitermaterial, das durch eine IC-Vorrichtung eingesetzt wird. Als ein Beispiel wird in einer Transistorvorrichtung, wie einem Feldeffekttransistor (FET), der Kanalhalbleiter aus der Halbleitervorrichtungsschicht gebildet. Als ein anderes Beispiel wird für eine optische Vorrichtung, wie eine Fotodiode, der Drift- und/oder Verstärkungshalbleiter aus der Vorrichtungsschicht gebildet. Die Vorrichtungsschicht kann auch in einer passiven Struktur mit einer IC-Vorrichtung eingesetzt werden. Zum Beispiel kann ein optischer Wellenleiter einen Halbleiter einsetzen, der aus der Vorrichtungsschicht strukturiert ist.
  • Bei manchen Ausführungsformen beinhaltet das Donatorsubstrat einen Stapel aus Materialschichten. Ein solcher Materialstapel kann eine anschließende Bildung einer IC-Vorrichtungslage ermöglichen, die die Vorrichtungsschicht beinhaltet, aber andere Schichten des Donatorsubstrats fehlen. Bei einem Ausführungsbeispiel beinhaltet das Donatorsubstrat eine Trägerschicht, die durch eine oder mehrere dazwischenliegende Materialschichten von der Vorrichtungsschicht getrennt ist. Die Trägerschicht ist zum Bereitstellen einer mechanischen Unterstützung während einer Vorderseitenverarbeitung der Vorrichtungsschicht ausgelegt. Der Träger kann auch die Basis für eine Kristallinität in der Halbleitervorrichtungsschicht bereitstellen. Die dazwischenliegende(n) Schicht(en) kann (können) das Entfernen der Trägerschicht und/oder das Freilegen der Vorrichtungsschichtrückseite ermöglichen.
  • Vorderseitenfertigungsvorgänge werden dann durchgeführt, um eine Vorrichtungsstruktur zu bilden, die ein oder mehrere Gebiete in der Vorrichtungsschicht beinhaltet. Beliebige bekannte Vorderseitenverarbeitungstechniken können eingesetzt werden, um eine beliebige bekannte IC-Vorrichtung zu bilden, und Ausführungsbeispiele sind hier an anderer Stelle weiter beschrieben. Eine Vorderseite des Donatorsubstrats wird dann mit einem Host-Substrat zusammengefügt, um eine Vorrichtung-Host-Baugruppe zu bilden. Das Host-Substrat soll eine mechanische Vorderseitenunterstützung während einer Rückseitenverarbeitung der Vorrichtungsschicht bereitstellen. Das Host-Substrat kann auch eine integrierte Schaltungsanordnung beinhalten, mit der die auf dem Donatorsubstrat gefertigten IC-Vorrichtungen miteinander verbunden sind. Für solche Ausführungsformen kann das Zusammenfügen des Host- und des Donatorsubstrats ferner eine Bildung von 3D Zwischenverbindungsstrukturen durch hybrides (Dielektrikum/Metall-) Bonden beinhalten. Beliebige bekannte Host-Substrat- und Waferebene-Zusammenfügungstechniken können eingesetzt werden.
  • Der Prozessfluss fährt fort, wenn die Rückseite der Vorrichtungslage durch Entfernen wenigstens eines Teils der Trägerschicht freigelegt wird. Bei manchen weiteren Ausführungsformen können Teile beliebiger dazwischenliegender Schicht und/oder Vorderseitenmaterialien, die über der Vorrichtungsschicht abgeschieden werden, auch während des Freilegungsvorgangs entfernt werden. Wie hier in dem Zusammenhang mancher Ausführungsbeispiele an anderer Stelle beschrieben, kann (können) eine dazwischenliegende Schicht(en) eine hocheinheitliche Exponierung der Vorrichtungsschichtrückseite ermöglichen, die zum Beispiel als eine Ätzmarkierung und/oder ein Ätzstopp dient, die in dem Rückseitenfreilegungsprozess auf Waferebene eingesetzt wird. Vorrichtungslageflächen, die von der Rückseite exponiert sind, werden verarbeitet, um eine Doppelseitenvorrichtungslage zu bilden. Native Materialien, wie beliebige jener des Donatorsubstrats, die an die Vorrichtungsgebiete angekoppelt sind, können dann durch ein oder mehrere nicht-native Materialien ersetzt werden. Zum Beispiel kann ein Teil einer Halbleitervorrichtungsschicht oder einer dazwischenliegenden Schicht durch ein oder mehrere andere Halbleiter-, Metall- oder dielektrische Materialien ersetzt werden. In einigen weiteren Ausführungsformen können auch Teile der Vorderseitenmaterialien, die während des Freilegungsvorgangs entfernt wurden, ersetzt werden. Zum Beispiel kann ein Teil eines dielektrischen Abstandshalters, Gate-Stapels oder einer Kontaktmetallisierung, der während einer Vorderseitenvorrichtungsfertigung gebildet wird, während einer Rückseitenverarbeitung/- neuverarbeitung der Vorderseitenvorrichtung durch einen oder mehrere andere Halbleiter-, Metall- oder dielektrische Materialien ersetzt werden. Bei noch anderen Ausführungsformen ist eine zweite Vorrichtungslage oder ein Metall-Interposer an die freigelegte Rückseite gebondet.
  • Der obige Prozessfluss stellt eine Vorrichtungslage-Host-Substrat-Baugruppe bereit. Die Vorrichtungslage-Host-Baugruppe kann dann weiter verarbeitet werden. Zum Beispiel kann eine beliebige bekannte Technik eingesetzt werden, um die Vorrichtungslage-Host-Substrat-Baugruppe zu vereinzeln und zu verpacken. Wenn das Host-Substrat vollständig Opfer ist, kann das Verpacken des Vorrichtungslage-Host-Substrats eine Trennung des Host-Substrats von der Vorrichtungslage herbeiführen. Wenn das Host-Substrat nicht vollständig Opfer ist (wobei z. B. das Host-Substrat auch eine Vorrichtungslage beinhaltet), kann die Vorrichtungslage-Host-Baugruppenausgabe als ein Host-Substrat-Eingang während einer anschließenden Iteration des obigen Prozessflusses rückgekoppelt werden. Eine Iteration des obigen Ansatzes kann dementsprechend zum Beispiel eine Baugruppe auf Waferebene einer beliebigen Anzahl an Doppelseitenvorrichtungslagen mit jeweils nur zehn oder hunderten Nanometer Dicke bilden. Bei manchen Ausführungsformen, und wie hierin an anderer Stelle weiter beschrieben, werden eine oder mehrere Vorrichtungszellen innerhalb einer Vorrichtungslage elektrisch getestet, zum Beispiel als ein Ausbeutesteuerpunkt in der Fertigung einer Waferebenenbaugruppe von Doppelseitenvorrichtungslagen. Bei manchen Ausführungsformen führt der elektrische Test eine Rückseitenvorrichtungssondierung herbei.
  • 4A-4H veranschaulichen Draufsichten eines Substrats, das mit doppelseitigen Vorrichtungsverarbeitungsverfahren verarbeitet wird, gemäß einigen Ausführungsformen. 5A-5H veranschaulichen Querschnittsansichten eines Substrats, das mit doppelseitigen Vorrichtungsverarbeitungsverfahren verarbeitet wird, gemäß einigen Ausführungsformen.
  • Wie in 4A und 5A gezeigt, beinhaltet das Donatorsubstrat 401 eine Vielzahl von IC-Dies 411 in einem beliebigen räumlichen Layout über einer Vorderseitenwaferoberfläche. Eine Vorderseitenverarbeitung des IC-Die 411 kann nach beliebigen Techniken zum Bilden beliebiger Vorrichtungsstrukturen durchgeführt worden sein. Bei Ausführungsbeispielen beinhaltet der Die 411 ein oder mehrere Halbleitergebiete innerhalb der Vorrichtungsschicht 415. Eine dazwischenliegende Schicht 410 trennt die Vorrichtungsschicht 415 von der Trägerschicht 405. Bei dem Ausführungsbeispiel befindet sich die dazwischenliegende Schicht 410 in direktem Kontakt mit sowohl der Trägerschicht 405 als auch der Vorrichtungsschicht 415. Alternativ dazu können eine oder mehrere Abstandshalterschichten zwischen der dazwischenliegenden Schicht 410 und der Vorrichtungsschicht 415 und/oder der Trägerschicht 405 angeordnet sein. Das Donatorsubstrat 401 kann ferner andere Schichten beinhalten, die zum Beispiel über der Vorrichtungsschicht 415 und/oder unterhalb der Trägerschicht 405 angeordnet sind.
  • Die Vorrichtungsschicht 415 kann eine oder mehrere Schichten einer beliebigen Vorrichtungsmaterialzusammensetzung beinhalten, die dafür bekannt ist, für eine spezielle IC-Vorrichtung geeignet zu sein, wie, ohne darauf beschränkt zu sein, Transistoren, Dioden und Widerstände. Bei manchen Ausführungsbeispielen beinhaltet die Vorrichtungsschicht 415 eine oder mehrere Gruppe-IV (d. h. IUPAC-Gruppe 14)-Halbleitermaterialschichten (z. B. Si, Ge, SiGe), Gruppe-III-V-Halbleitermaterialschichten (z. B. GaAs, InGaAs, InAs, InP), oder Gruppe-III-N-Halbleitermaterialschichten (z. B. GaN, AlGaN, InGaN). Die Vorrichtungsschicht 415 kann auch eine oder mehrere Halbleiterübergangsmetalldichalkogenid (TMD oder TMDC)-Schichten beinhalten. Bei anderen Ausführungsformen beinhaltet die Vorrichtungsschicht 415 eine oder mehrere Graphen-Schichten oder eine Graphen-Materialschicht mit Halbleitereigenschaften. Bei noch anderen Ausführungsformen beinhaltet die Vorrichtungsschicht 415 eine oder mehrere Oxidhalbleiterschichten. Beispielhafte Oxidhalbleiter beinhalten Oxide eines Übergangsmetalls (z. B. IUPAC-Gruppe 4-10) oder eines Nachübergangsmetalls (z. B. IUPAC-Gruppen 11-14). Bei vorteilhaften Ausführungsformen beinhaltet der Oxidhalbleiter wenigstens eines von Cu, Zn, Sn, Ti, Ni, Ga, In, Sr, Cr, Co, V oder Mo. Die Metalloxide können Sub-Oxide (A2O), Monoxide (AO), binäre Oxide (AO2), ternäre Oxide (ABO3) und Mischungen davon sein. Bei anderen Ausführungsformen beinhaltet die Vorrichtungsschicht 415 eine oder mehrere magnetische, ferromagnetische, ferroelektrische Materialschicht. Zum Beispiel kann die Vorrichtungsschicht 415 eine oder mehrere Schichten aus einem beliebigen Material beinhalten, das dafür bekannt ist, für eine Tunnelverbindungsvorrichtung geeignet zu sein, wie, ohne darauf beschränkt zu sein, eine Magnettunnelverbindungs (MTJ: Magnetic Tunneling Junction)-Vorrichtung.
  • Bei manchen Ausführungsformen ist die Vorrichtungsschicht 415 im Wesentlichen monokristallin. Obwohl monokristallin, kann dennoch eine signifikante Anzahl an kristallinen Defekten vorhanden sein. Bei anderen Ausführungsformen ist die Vorrichtungsschicht 415 amorph oder nanokristallin. Die Vorrichtungsschicht 415 kann eine beliebige Dicke (z. B. z-Abmessung in 5A) aufweisen. Bei manchen Ausführungsbeispielen weist die Vorrichtungsschicht 415 eine Dicke größer als eine z-Dicke bei wenigstens manchen der Halbleitergebiete auf, die durch den Die 411 eingesetzt werden, da funktionale Halbleitergebiete des Die 411, die auf der Vorrichtungsschicht 415 aufgebaut und/oder eingebettet sind, sich nicht durch die gesamte Dicke der Vorrichtungsschicht 415 erstrecken müssen. Bei manchen Ausführungsformen sind Halbleitergebiete des Die 411 nur innerhalb einer Oberseitendicke der Vorrichtungsschicht 415 angeordnet, die in 5A durch eine gestrichelte Linie 412 markiert ist. Zum Beispiel können Halbleitergebiete des Die 411 eine z-Dicke von 200-300 nm oder weniger aufweisen, während die Vorrichtungsschicht eine z-Dicke von 700-1000 nm oder mehr aufweisen kann. Von daher können etwa 600 nm Vorrichtungsschichtdicke Halbleitergebiete des Die 411 von der dazwischenliegenden Schicht 410 trennen.
  • Die Trägerschicht 405 kann die gleiche Materialzusammensetzung wie die Vorrichtungsschicht 415 aufweisen oder kann eine Materialzusammensetzung aufweisen, die sich von der Vorrichtungsschicht 415 unterscheidet. Für Ausführungsformen, bei denen die Trägerschicht 405 und die Vorrichtungsschicht 415 die gleiche Zusammensetzung aufweisen, können die zwei Schichten durch ihre Position relativ zu der dazwischenliegenden Schicht 410 identifiziert werden. Bei manchen Ausführungsformen, bei denen die Vorrichtungsschicht 415 ein kristalliner Gruppe-IV-, Gruppe-III-V- oder Gruppe-III-N-Halbleiter ist, ist die Trägerschicht 405 der gleiche kristalline Gruppe-IV-, Gruppe-III-V- oder Gruppe-III-N-Halbleiter wie die Vorrichtungsschicht 415. Bei alternativen Ausführungsformen, bei denen die Vorrichtungsschicht 415 ein kristalliner Gruppe-IV-, Gruppe-III-V- oder Gruppe-III-N-Halbleiter ist, ist die Trägerschicht 405 eine andere kristalline Gruppe-IV-, Gruppe-III-V- oder Gruppe-III-N-Halbleiter als die Vorrichtungsschicht 415. Bei noch anderen Ausführungsformen kann die Trägerschicht 405 ein Material beinhalten oder sein, auf das die Vorrichtungsschicht 415 transferiert oder aufgewachsen ist. Zum Beispiel kann die Trägerschicht eine oder mehrere amorphe Oxidschichten (z. B. Glas) oder kristalline Oxidschicht (z. B. Saphir), Polymerplatten oder (ein) beliebige(s) Material(ien) beinhalten, das/die auf einer strukturellen Stütze aufgebaut oder darin laminiert ist/sind, das/die als ein Träger während der IC-Vorrichtungsverarbeitung bekannt ist/sind. Die Trägerschicht 405 kann eine beliebige Dicke (z. B. z-Abmessung in 5A) in Abhängigkeit von den Trägermaterialeigenschaften und des Substratdurchmessers aufweisen. Wenn zum Beispiel die Trägerschicht 405 ein großformatiges (z. B. 300-450 mm) Halbleitersubstrat ist, kann die Trägerschichtdicke 700-1000 µm oder mehr betragen.
  • Bei manchen Ausführungsformen sind eine oder mehrere dazwischenliegende Schichten 410 zwischen der Trägerschicht 405 und der Vorrichtungsschicht 415 angeordnet. Bei manchen Ausführungsbeispielen ist eine dazwischenliegende Schicht 410 bezüglich der Zusammensetzung von der Trägerschicht 405 verschieden, so dass sie als eine Markierung dienen kann, die während einer anschließenden Entfernung der Trägerschicht 405 detektiert werden kann. Bei manchen solchen Ausführungsformen weist eine dazwischenliegende Schicht 410 eine Zusammensetzung auf, die, wenn sie einem Ätzmittel der Trägerschicht 405 ausgesetzt wird, mit einer signifikant langsameren Rate als die Trägerschicht 405 geätzt wird (d. h. die dazwischenliegende Schicht 410 fungiert als ein Ätzstopp für einen Ladungsträgerschichtätzprozess). Bei weiteren Ausführungsformen weist die dazwischenliegende Schicht 410 eine Zusammensetzung auf, die sich von jener der Vorrichtungsschicht 415 unterscheidet. Die dazwischenliegende Schicht 410 kann zum Beispiel ein Metall, ein Halbleiter oder ein dielektrisches Material sein.
  • Bei manchen Ausführungsbeispielen, bei denen die Trägerschicht 405 und/oder die Vorrichtungsschicht 415 kristalline Halbleiter sind, ist die dazwischenliegende Schicht 410 auch eine kristalline Halbleiterschicht. Die dazwischenliegende Schicht 410 kann ferner die gleiche Kristallinität und kristallografische Orientierung wie die Trägerschicht 405 und/oder die Vorrichtungsschicht 415 aufweisen. Solche Ausführungsformen können den Vorteil reduzierter Donatorsubstratkosten bezüglich alternativer Ausführungsformen aufweisen, bei denen die dazwischenliegende Schicht 410 ein Material ist, das ein Bonden (z. B. Thermokompressionsbonden) der dazwischenliegenden Schicht 410 an die dazwischenliegende Schicht 410 und/oder an die Trägerschicht 405 erfordert.
  • Für Ausführungsformen, bei denen die dazwischenliegende Schicht 410 ein Halbleiter ist, können ein oder mehrere der primären Halbleitergitterelemente, Legierungsbestandteile oder Fremdstoffkonzentrationen zwischen wenigstens der Trägerschicht 405 und der dazwischenliegenden Schicht 410 variieren. Bei manchen Ausführungsformen, bei denen wenigstens die Trägerschicht 405 ein Gruppe-IV-Halbleiter ist, kann die dazwischenliegende Schicht 410 auch ein Gruppe-IV-Halbleiter sein, aber von einem anderen Gruppe-IV-Element oder Legierung sein und/oder mit einer Fremdstoffspezies zu einem Fremdstoffniveau dotiert sein, das sich von jenem der Trägerschicht 405 unterscheidet. Zum Beispiel kann die dazwischenliegende Schicht 410 eine Silicium-Germanium-Legierung sein, die epitaktisch auf einem Siliciumträger aufgewachsen ist. Für solche Ausführungsformen kann eine pseudomorphe dazwischenliegende Schicht heteroepitaktisch auf eine beliebige Dicke unterhalb der kritischen Dicke aufgewachsen werden. Alternativ dazu kann die dazwischenliegende Schicht 410 eine relaxierte Pufferschicht mit einer Dicke größer als die kritische Dicke sein.
  • Bei anderen Ausführungsformen, bei denen wenigstens die Trägerschicht 405 ein Gruppe-III-V-Halbleiter ist, kann die dazwischenliegende Schicht 410 auch ein Gruppe-III-V-Halbleiter sein, aber von einer anderen Gruppe-III-V-Legierung sein und/oder mit einer Fremdstoffspezies zu einem Fremdstoffniveau dotiert sein, das sich von jenem der Trägerschicht 405 unterscheidet. Zum Beispiel kann die dazwischenliegende Schicht 410 eine AlGaAs-Legierung sein, die epitaktisch auf einem GaAS-Träger aufgewachsen ist. Bei manchen anderen Ausführungsformen, bei denen sowohl die Trägerschicht 405 als auch die Vorrichtungsschicht 415 kristalline Halbleiter sind, ist die dazwischenliegende Schicht 410 auch eine kristalline Halbleiterschicht, die ferner die gleiche Kristallinität und kristallografische Orientierung wie die Trägerschicht 405 und/oder die Vorrichtungsschicht 415 aufweisen kann.
  • Bei Ausführungsformen, bei denen sowohl die Trägerschicht 405 als auch die dazwischenliegende Schicht 410 aus den gleichen oder unterschiedlichen Primärhalbleitergitterelementen sind, können Fremdstoffdotierungsstoffe den Träger und die dazwischenliegende Schicht differenzieren. Zum Beispiel können die dazwischenliegende Schicht 410 und die Trägerschicht 405 beide Siliciumkristalle mit einer dazwischenliegenden Schicht 410, denen einer in der Trägerschicht 405 vorhandener Fremdstoff fehlt, oder mit einem Fremdstoff, der in der Trägerschicht 405 fehlt, dotiert oder mit einem in der Trägerschicht 405 vorhandenen Fremdstoff auf ein anderes Niveau dotiert sein. Die Fremdstoffdifferenzierung kann eine Ätzselektivität zwischen dem Träger und der dazwischenliegenden Schicht vermitteln oder lediglich eine detektierbare Spezies einführen.
  • Die dazwischenliegende Schicht 410 kann mit Fremdstoffen dotiert sein, die elektrisch aktiv sind (d. h. n-Typ- oder p-Typ-Halbleiter) oder nicht, da der Fremdstoff eine beliebige Basis zur Detektion der dazwischenliegenden Schicht 410 während einer anschließenden Trägerentfernung bereitstellen kann. Beispielhafte elektrisch aktive Fremdstoffe für manche Halbleitermaterialien beinhalten Gruppe-III-Elemente (z. B. B), Gruppe-IV-Elemente (z. B. P). Ein beliebiges anderes Element kann als eine nicht elektrisch aktive Spezies eingesetzt werden. Eine Fremdstoff-DotierungsstoffKonzentration innerhalb der dazwischenliegenden Schicht 410 muss nur von jener der Trägerschicht 405 um einen Betrag variieren, der für eine Detektion ausreicht, der in Abhängigkeit von der Detektionstechnik und Detektorempfindlichkeit vorbestimmt sein kann.
  • Wie hierin weiter beschrieben, kann die dazwischenliegende Schicht 410 eine Zusammensetzung aufweisen, die sich von der Vorrichtungsschicht 415 unterscheidet. Bei manchen solchen Ausführungsformen kann die dazwischenliegende Schicht 410 eine andere Bandlücke als jene der Vorrichtungsschicht 415 aufweisen. Zum Beispiel kann die dazwischenliegende Schicht 410 eine breitere Bandlücke als die Vorrichtungsschicht 415 aufweisen.
  • Bei Ausführungsformen, bei denen die dazwischenliegende Schicht 410 ein dielektrisches Material beinhaltet, kann das dielektrische Material ein anorganisches Material (z. B. SiO, Sin, Sion, SiOC, Wasserstoffsilsesquioxan, Methylsilsesquioxan) oder organisches Material (Polyimid, Polynorbornene, Benzocyclobuten) sein. Für manche dielektrischen Ausführungsformen kann die dazwischenliegende Schicht 410 als eine eingebettete Schicht (z. B. SiOx durch Implantation von Sauerstoff in eine Siliciumvorrichtung und/oder eine Trägerschicht) gebildet werden. Andere Ausführungsformen einer dielektrischen dazwischenliegenden Schicht können Bonden (z. B. Thermokompressionsbonden) der Trägerschicht 405 an die Vorrichtungsschicht 415 benötigen. Wenn zum Beispiel das Donatorsubstrat 401 ein Halbleiter-auf-Oxid (SOI)-Substrat ist, können die Trägerschicht 405 und/oder die Vorrichtungsschicht 415 oxidiert und aneinander gebondet werden, um eine dazwischenliegende SiO-Schicht 410 zu bilden. Ähnliche Bondtechniken können für andere anorganische oder organische dielektrische Materialien eingesetzt werden.
  • Bei manchen anderen Ausführungsformen beinhaltet die dazwischenliegende Schicht 410 zwei oder mehr Materialien, die innerhalb der Schicht lateral beabstandet sind. Die zwei oder mehr Materialien können ein Dielektrikum und einen Halbleiter, ein Dielektrikum und ein Metall, einen Halbleiter und ein Metall, ein Dielektrikum und ein Metall, zwei unterschiedliche Dielektrika, zwei unterschiedliche Halbleiter oder zwei unterschiedliche Metalle beinhalten. Innerhalb einer solchen dazwischenliegenden Schicht kann ein erstes Material Inseln des zweiten Materials umgeben, die sich durch die Dicke der dazwischenliegenden Schicht erstrecken. Zum Beispiel kann eine dazwischenliegende Schicht ein Feldisolationsdielektrikum beinhalten, das Inseln von Halbleiter umgibt, die sich durch die Dicke der dazwischenliegenden Schicht erstrecken. Der Halbleiter kann epitaktisch innerhalb von Öffnungen eines strukturierten Dielektrikums aufgewachsen werden oder kann das dielektrische Material innerhalb von Öffnungen eines strukturierten Halbleiters abgeschieden werden.
  • Bei manchen Ausführungsbeispielen werden Halbleitermerkmale, wie Finnen oder Mesas, in eine Vorderseitenoberfläche einer Halbleitervorrichtungsschicht geätzt. Gräben, die diese Merkmale umgeben, können anschließend an einen beliebigen bekannten STI-Prozess (STI: Shallow Trench Isolation - flache Grabenisolation) mit einem Isolationsdielektrikum aufgefüllt werden. Das Halbleitermerkmal und/oder das Isolationsdielektrikum können zum Beendigen eines Rückseitenträgerentfernungsprozesses, zum Beispiel als ein Rückseitenfreilegungsätzstopp, eingesetzt werden. Bei manchen Ausführungsformen kann ein Freilegen eines Grabenisolationsdielektrikums ein detektierbares Signal zum Beendigen eines Rückseitenträger-Polierens stoppen, erheblich verzögern oder induzieren. Zum Beispiel wird eine CMP-Polierung eines Trägerhalbleiters, die eine Slurry einsetzt, die eine hohe Selektivität aufweist, die die Entfernung eines Trägerhalbleiters (z. B. Si) gegenüber der Entfernung eines Isolationsdielektrikums (z. B. SiO) fördert, bei Aussetzung einer (unteren) Oberfläche des Grabenisolationsdielektrikums, das Halbleitermerkmale einschließlich der Vorrichtungsschicht umgibt, signifikant verlangsamt. Da die Vorrichtungsschicht auf einer Vorderseite der dazwischenliegenden Schicht angeordnet ist, braucht die Vorrichtungsschicht nicht direkt dem Rückseitenfreilegungsprozess ausgesetzt werden.
  • Insbesondere kann für Ausführungsformen, bei denen die dazwischenliegende Schicht sowohl Halbleiter als auch Dielektrikum beinhaltet, die dazwischenliegende Schichtdicke erheblich größer als die kritische Dicke sein, die mit der Gitterfehlanpassung der dazwischenliegenden Schicht und des dazwischenliegenden Trägers assoziiert ist. Obwohl eine dazwischenliegende Schicht unterhalb der kritischen Dicke eine unzureichende Dicke sein kann, um eine Nichtgleichmäßigkeit eines Rückseitenfreilegungsprozesses auf Waferebene zu berücksichtigen, können Ausführungsformen mit größerer Dicke vorteilhafterweise das Rückseitenfreilegungsprozessfenster erhöhen. Ausführungsformen mit einem Pin-Loch-Dielektrikum können ansonsten eine anschließende Trennung von Träger- und Vorrichtungsschichten erleichtern sowie die Kristallqualität innerhalb der Vorrichtungsschicht verbessern.
  • Halbleitermaterial innerhalb dazwischenliegender Schichten, die sowohl Halbleiter als auch Dielektrikum beinhalten, kann auch homoepitaktisch sein. Bei manchen Ausführungsbeispielen wird eine epitaktische Siliciumvorrichtungsschicht durch ein Pin-Loch-Dielektrikum aufgewachsen, das über einer Siliciumträgerschicht angeordnet ist.
  • Weiter in der Beschreibung mit 4A und 5A kann die dazwischenliegende Schicht 410 auch ein Metall sein. Für solche Ausführungsformen kann das Metall eine beliebige Zusammensetzung aufweisen, von der bekannt ist, dass diese zum Bonden an die Trägerschicht 405 oder die Vorrichtungsschicht 415 geeignet ist. Zum Beispiel können die Trägerschicht 405 und/oder die Vorrichtungsschicht 415 mit einem Metall, wie, ohne darauf beschränkt zu sein, Au oder PT, fertiggestellt und anschließend aneinander gebondet werden, um zum Beispiel eine dazwischenliegende Au- oder Pt-Schicht 410 zu bilden. Ein solches Metall kann auch Teil einer dazwischenliegenden Schicht sein, die ferner ein strukturiertes Dielektrikum beinhaltet, das die Metallmerkmale umgibt.
  • Die dazwischenliegende Schicht 410 kann eine beliebige Dicke (z. B. z-Höhe in 5A) aufweisen. Die dazwischenliegende Schicht sollte ausreichend dick sein, um sicherzustellen, dass der Ladungsträgerentfernungsvorgang zuverlässig beendet werden kann, bevor Vorrichtungsgebiete und/oder Vorrichtungsschicht 415 exponiert werden. Beispielhafte Dicken für die dazwischenliegende Schicht 410 reichen von einigen hundert Nanometer bis zu einigen Mikrometern und können zum Beispiel in Abhängigkeit von der Menge an Trägermaterial, das zu entfernen ist, der Gleichmäßigkeit des Trägerentfernungsprozesses und der Selektivität des Trägerentfernungsprozesses variieren. Für Ausführungsformen, bei denen die dazwischenliegende Schicht die gleiche Kristallinität und kristallografische Orientierung wie die Trägerschicht 405 aufweist, kann die Trägerschichtdicke um die Dicke der dazwischenliegenden Schicht 410 reduziert werden. Mit anderen Worten kann die dazwischenliegende Schicht 410 ein oberer Teil eines 700-1000 µm dicken kristallinen Gruppe-IV-Halbleitersubstrats sein, das auch als die Trägerschicht eingesetzt wird. Bei pseudomorphen heteroepitaktischen Ausführungsformen kann eine Zwischenschichtdicke auf die kritische Dicke beschränkt sein. Für heteroepitaktische dazwischenliegende Schicht-Ausführungsformen, die Aspektverhältniseinfang (ART) oder eine andere vollständig relaxierte Pufferarchitektur einsetzen, kann die dazwischenliegende Schicht eine beliebige Dicke aufweisen.
  • Wie ferner in 4B und 5B veranschaulicht, kann das Donatorsubstrat 401 mit einem Host-Substrat 402 zusammengefügt werden, um eine Donator-Host-Substrat-Baugruppe 403 zu bilden. Bei manchen Ausführungsbeispielen ist eine Vorderseitenoberfläche des Donatorsubstrats 401 mit einer Oberfläche des Host-Substrats 402 zusammengefügt, so dass die Vorrichtungsschicht 415 nahe dem Host-Substrat 402 ist und die Trägerschicht 405 fern von dem Host-Substrat 402 ist. Das Host-Substrat 402 kann ein beliebiges Substrat sein, das dafür bekannt ist, zum Zusammenfügen zu der Vorrichtungsschicht 415 und/oder einem Vorderseitenstapel, der über der Vorrichtungsschicht 415 gefertigt ist, geeignet zu sein. Bei manchen Ausführungsformen beinhaltet das Host-Substrat 402 eine oder mehrere zusätzliche Vorrichtungslagen. Zum Beispiel kann das Host-Substrat 402 ferner eine oder mehrere Vorrichtungsschichten (nicht dargestellt) beinhalten. Das Host-Substrat 402 kann eine integrierte Schaltungsanordnung beinhalten, mit der die IC-Vorrichtungen, die in einer Vorrichtungsschicht des Host-Substrats 402 gefertigt sind, miteinander verbunden sind, wobei in diesem Fall das Zusammenfügen der Vorrichtungsschicht 415 und des Host-Substrats 402 ferner die Bildung von 3D Zwischenverbindungsstrukturen durch Waferebenenbonden herbeiführen kann.
  • Obwohl dies in 5B nicht im Detail dargestellt ist, kann eine beliebige Anzahl an Vorderseitenschichten, wie Zwischenverbindungsmetallisierungsebenen und Zwischenschichtdielektrikum (ILD)-Schichten, zwischen der Vorrichtungsschicht 415 und dem Host-Substrat 402 vorhanden sein. Eine beliebige Technik kann eingesetzt werden, um Host-Substrat 402 und Donatorsubstrat 401 zusammenzufügen. Bei manchen Ausführungsbeispielen, die hier weiter an anderer Stelle beschrieben sind, erfolgt das Zusammenfügen des Donatorsubstrats 401 und des Host-Substrats 402 durch Metall-Metall-, Oxid-Oxid- oder hybrides (Metall/Oxid-Metall/Oxid)-Thermokompressionsbonden.
  • Wenn das Host-Substrat 402 der Vorrichtungsschicht 415 auf einer Seite gegenüber der Trägerschicht 405 zugewandt ist, kann wenigstens ein Teil der Trägerschicht 405 entfernt werden, wie ferner in 4C und 5C veranschaulicht. Wenn die gesamte Trägerschicht 405 entfernt wird, behält die Donator-Host-Substrat-Baugruppe 403 eine sehr einheitliche Dicke mit planaren Rückseiten- und Vorderseitenoberflächen bei. Alternativ dazu kann die Trägerschicht 405 maskiert sein und die dazwischenliegende Schicht 410 nur in unmaskierten Subgebieten exponiert sein, um eine nichtplanare Rückseitenoberfläche zu bilden. Bei den durch 4C und 5C veranschaulichten Ausführungsbeispielen wird die Trägerschicht 405 von der gesamten Rückseitenoberfläche der Donator-Host-Substrat-Baugruppe 403 entfernt. Die Trägerschicht 405 kann zum Beispiel durch Schneiden, Schleifen und/oder Polieren (z. B. chemisch-mechanisches Polieren) und/oder nasschemisches Ätzen und/oder Plasmaätzen durch eine Dicke der Trägerschicht entfernt werden, um die dazwischenliegende Schicht 410 zu exponieren. Ein oder mehrere Vorgänge können eingesetzt werden, um die Trägerschicht 405 zu entfernen. Vorteilhafterweise können die eine oder die mehreren Entfernungsvorgänge basierend auf einer Dauer oder einem Endpunktsignal, das gegenüber einer Exponierung der dazwischenliegenden Schicht 410 empfindlich ist, beendet werden.
  • Bei weiteren Ausführungsformen, wie zum Beispiel durch 4D und 5D veranschaulicht, wird die dazwischenliegende Schicht 410 auch wenigstens teilweise geätzt, um eine Rückseite der Vorrichtungsschicht 415 zu exponieren. Wenigstens ein Teil der dazwischenliegenden Schicht 410 kann anschließend zu seiner Verwendung als ein Trägerschichtätzstopp- und/oder Trägerschichtätzendpunktauslöser entfernt werden. Wenn die gesamte dazwischenliegende Schicht 410 entfernt wird, behält die Donator-Host-Substrat-Baugruppe 403 eine sehr einheitliche Vorrichtungsschichtdicke bei, wobei planare Rückseiten- und Vorderseitenoberflächen, die von der dazwischenliegenden Schicht 410 erzielt werden, viel dünner als die Trägerschicht sind. Alternativ dazu kann die dazwischenliegende Schicht 410 maskiert werden und die Vorrichtungsschicht 415 nur in unmaskierten Subgebieten exponiert werden, wodurch eine nichtplanare Rückseitenoberfläche gebildet wird. Bei den durch 4D und 5D veranschaulichten Ausführungsbeispielen wird die dazwischenliegende Schicht 410 von der gesamten Rückseitenoberfläche der Donator-Host-Substrat-Baugruppe 403 entfernt. Die dazwischenliegende Schicht 410 kann zum Beispiel durch Polieren (z. B. chemisch-mechanisches Polieren) und/oder nasschemisches Ätzen und/oder flächendeckendes Plasmaätzen durch eine Dicke der dazwischenliegenden Schicht entfernt werden, um die Vorrichtungsschicht 415 zu exponieren. Ein oder mehrere Vorgänge können eingesetzt werden, um die dazwischenliegende Schicht 410 zu entfernen. Vorteilhafterweise können die eine oder die mehreren Entfernungsvorgänge basierend auf einer Dauer oder einem Endpunktsignal, das gegenüber einer Exponierung der Vorrichtungsschicht 415 empfindlich ist, beendet werden.
  • Bei manchen weiteren Ausführungsformen, wie zum Beispiel durch 4E und 5E veranschaulicht, wird die Vorrichtungsschicht 415 teilweise geätzt, um eine Rückseite einer Vorrichtungsstruktur zu exponieren, die zuvor während einer Vorderseitenverarbeitung gebildet wurde. Wenigstens ein Teil der Vorrichtungsschicht 415 kann anschließend an seine Verwendung beim Fertigen eines oder mehrerer der Vorrichtungshalbleitergebiete und/oder seine Verwendung als ein Zwischenschichtätzstopp oder Endpunktauslöser entfernt werden. Wenn die Vorrichtungsschicht 415 über dem gesamten Substratbereich gedünnt ist, behält die Donator-Host-Substrat-Baugruppe 403 eine sehr einheitliche reduzierte Dicke mit planaren Rück- und Vorderflächen bei. Alternativ dazu kann die Vorrichtungsschicht 415 maskiert werden und Vorrichtungsstrukturen (z. B. Vorrichtungshalbleitergebiete) können selektiv nur in unmaskierten Subgebieten offenbart werden, wodurch eine nichtplanare Rückseitenoberfläche gebildet wird. Bei den durch 4E und 5E veranschaulichten Ausführungsbeispielen wird die Vorrichtungsschicht 415 über die gesamte Rückseitenoberfläche der Donator-Host-Substrat-Baugruppe 403 gedünnt. Die Vorrichtungsschicht 415 kann zum Beispiel durch Polieren (z. B. chemisch-mechanisches Polieren) und/oder nasschemisches Ätzen und/oder Plasmaätzen durch eine Dicke der Vorrichtungsschicht gedünnt werden, um ein oder mehrere Vorrichtungshalbleitergebiete zu exponieren und/oder eine oder mehrere andere Vorrichtungsstrukturen (z. B. Vorderseitenvorrichtungs-Anschlusskontaktmetallisierung, Abstandshalterdielektrikum usw.), die zuvor während der Vorderseitenverarbeitung gebildet wurden. Einer oder mehrere Vorgänge können zum Dünnen von Vorrichtungsschicht 415 eingesetzt werden. Vorteilhafterweise kann die Vorrichtungsschicht-Ausdünnung basierend auf einer Dauer oder einem Endpunktsignal, das gegenüber einer Exponierung von strukturierten Merkmalen innerhalb der Vorrichtungsschicht 415 empfindlich ist, beendet werden. Wenn zum Beispiel eine Vorderseitenverarbeitung Vorrichtungsisolationsmerkmale bildet (z. B. flache Grabenisolation), kann eine Rückseiten-Ausdünnung der Vorrichtungsschicht 415 bei Exponieren des Isolation-Dielektrikum-Materials beendet werden.
  • Eine nicht-native Materialschicht kann über einer Rückseitenoberfläche einer dazwischenliegenden Schicht, einer Vorrichtungsschicht und/oder spezifischen Vorrichtungsgebieten innerhalb der Vorrichtungsschicht 415 und/oder über oder mehrere andere Vorrichtungsstrukturen (z. B. Vorderseitenvorrichtungs-Anschlusskontaktmetallisierung, Abstandshalterdielektrikum usw.) abgeschieden werden. Ein oder mehrere von der Rückseite exponierte (freigelegte) Materialien können mit einer nicht-nativen Materialschicht bedeckt oder durch ein solches Material ersetzt werden. Bei manchen Ausführungsformen, die durch 4F und 5F veranschaulicht sind, wird die nicht-native Materialschicht 420 auf die Vorrichtungsschicht 415 abgeschieden. Die nicht-native Materialschicht 420 kann ein beliebiges Material mit einer Zusammensetzung und/oder Mikrostruktur sein, die sich von jener des entfernten Materials unterscheidet, um die Rückseite der Vorrichtungslage freizulegen. Wenn zum Beispiel die dazwischenliegende Schicht 410 entfernt wird, um die Vorrichtungsschicht 415 zu exponieren, kann die nicht-native Materialschicht 420 ein anderer Halbleiter mit anderer Zusammensetzung oder Mikrostruktur als jene der dazwischenliegenden Schicht 410 sein. Bei manchen solchen Ausführungsformen, bei denen die Vorrichtungsschicht 415 ein Gruppe-III-N-Halbleiter ist, kann die nicht-native Materialschicht 420 auch ein Gruppe-III-N-Halbleiter mit der gleichen oder anderen Zusammensetzung sein, der auf einer offenbarten Rückseitenoberfläche eines Gruppe-III-N-Vorrichtungsgebiets wieder aufwächst. Dieses Material kann epitaktisch aus dem offenbarten Gruppe-III-N-Vorrichtungsgebiet wieder aufwachsen, um zum Beispiel eine bessere Kristallqualität als jene des entfernten Materials aufzuweisen und/oder eine Beanspruchung innerhalb der Vorrichtungsschicht und/oder Vorrichtungsgebiete innerhalb der Vorrichtungsschicht zu induzieren, und/oder zum Bilden eines vertikalen (z. B. z-Dimension) Stapels von Vorrichtungshalbleitergebieten, die für eine gestapelte Vorrichtung geeignet sind.
  • Bei einigen anderen Ausführungsformen, bei denen die Vorrichtungsschicht 415 ein Gruppe-III-V-Halbleiter ist, kann die nicht-native Materialschicht 420 auch ein Gruppe-III-V-Halbleiter mit der gleichen oder anderen Zusammensetzung sein, der auf einer offenbarten Rückseitenoberfläche eines Gruppe-III-V-Vorrichtungsgebiets erneut aufwächst. Dieses Material kann epitaktisch aus dem offenbarten Gruppe-III-V-Vorrichtungsgebiet wieder aufwachsen, um zum Beispiel eine relativ bessere Kristallqualität als jene des entfernten Materials aufzuweisen und/oder eine Beanspruchung innerhalb der Vorrichtungsschicht und/oder eines spezifischen Vorrichtungsgebiets innerhalb der Vorrichtungsschicht zu induzieren, und/oder zum Bilden eines vertikalen Stapels von Vorrichtungshalbleitergebieten, die für eine gestapelte Vorrichtung geeignet sind.
  • Bei manchen anderen Ausführungsformen, bei denen die Vorrichtungsschicht 415 ein Gruppe-IV-V-Halbleiter ist, kann die nicht-native Materialschicht 420 auch ein Gruppe-IV-V-Halbleiter mit der gleichen oder anderen Zusammensetzung sein, der auf einer offenbarten Rückseitenoberfläche eines Gruppe-IV-V-Vorrichtungsgebiets wieder aufwächst. Dieses Material kann epitaktisch aus dem freigelegten Gruppe-IV-Vorrichtungsgebiet wiederaufwachsen, um zum Beispiel eine relativ bessere Kristallqualität als jene des entfernten Materials aufzuweisen und/oder eine Beanspruchung innerhalb des Vorrichtungsgebiets zu induzieren und/oder einen Stapel von Vorrichtungshalbleitergebieten zu bilden, die für eine gestapelte Vorrichtung geeignet sind.
  • Bei manchen anderen Ausführungsformen ist die nicht-native Materialschicht 420 ein dielektrisches Material, wie, ohne darauf beschränkt zu sein, SiO, SiON, SiOC, Wasserstoffsilsesquioxan, Methylsilsesquioxan, Polyimid, Polynorbornene, Benzocyclobuten oder dergleichen. Eine Abscheidung eines solchen Dielektrikums kann dazu dienen, verschiedene Vorrichtungsstrukturen, wie Halbleitervorrichtungsgebiete, elektrisch zu isolieren, die zuvor während einer Vorderseitenverarbeitung des Donatorsubstrats 401 gebildet worden sein können.
  • Bei manchen anderen Ausführungsformen ist die nicht-native Materialschicht 420 ein leitfähiges Material, wie ein beliebiges elementares Metall oder eine beliebige Metalllegierung, das/die zum Kontaktieren einer oder mehrerer Oberflächen von Vorrichtungsgebieten, die von der Rückseite freigelegt werden, bekannt ist/sind. Bei manchen Ausführungsformen ist die nicht-native Materialschicht 420 eine Metallisierung, die zum Kontaktieren eines Vorrichtungsgebiets geeignet ist, das von der Rückseite freigelegt wird, wie ein Transistor-Source- oder -Drain-Gebiet. Bei Ausführungsformen können intermetallische Kontakte, wie NixSiy, TixSiy, Ni:Si:Pt, TiSi, CoSi usw. gebildet werden. Außerdem können Implantationen verwendet werden, um robuste Kontakte (z. B. P, Ge, B usw.) zu ermöglichen.
  • Bei manchen Ausführungsformen ist die nicht-native Materialschicht 420 ein Stapel aus Materialien, wie ein FET-Gate-Stapel, der sowohl eine Gate-Dielektrikum-Schicht als auch eine Gate-Elektrode-Schicht beinhaltet. Als ein Beispiel kann die nicht-native Materialschicht 420 ein Gate-Dielektrikum-Stapel sein, der zum Kontaktieren eines Halbleitervorrichtungsgebiets geeignet ist, das von der Rückseite freigelegt wird, wie ein Transistorkanalgebiet. Beliebige der anderen Materialien, die als Optionen für die Vorrichtungsschicht 415 beschrieben sind, können auch über einer Rückseite der Vorrichtungsschicht 415 und/oder über Vorrichtungsgebieten, die innerhalb der Vorrichtungsschicht 415 gebildet sind, abgeschieden werden. Zum Beispiel kann die nicht-native Materialschicht 420 ein beliebiger der oben beschriebenen Oxidhalbleiter, TMDC oder Tunnelmaterialien sein, die auf die Rückseite abgeschieden werden können, um zum Beispiel vertikal gestapelte Vorrichtungslagen inkrementell zu fertigen.
  • Eine Rückseiten-Waferebene-Verarbeitung kann auf eine beliebige Weise fortgesetzt werden, die als zur Vorderseitenverarbeitung geeignet bekannt ist. Zum Beispiel kann die nicht-native Materialschicht 420 unter Verwendung beliebiger bekannter Lithografie- und Ätztechniken in aktive Vorrichtungsgebiete, Vorrichtungsisolationsgebiete, Vorrichtungskontaktmetallisierung oder Vorrichtungszwischenverbindungen strukturiert werden. Eine Rückseiten-Waferebene-Verarbeitung kann ferner eine oder mehrere Zwischenverbindungsmetallisierungsebenen fertigen, die Anschlüsse unterschiedlicher Vorrichtungen zu einem IC koppeln. Bei manchen Ausführungsformen, die hierin weiter an anderer Stelle beschrieben sind, kann eine Rückseitenverarbeitung eingesetzt werden, um einen Leistungsbus mit verschiedenen Vorrichtungsanschlüssen innerhalb eines IC zu verbinden.
  • Bei manchen Ausführungsformen beinhaltet die Rückseitenverarbeitung Bonden an ein sekundäres Host-Substrat. Ein solches Bonden kann einen beliebigen Schichtübertragungsprozess einsetzen, um die Rückseiten (z. B. nicht-native)-Materialschicht mit einem anderen Substrat zusammenzufügen. Nach einem solchen Zusammenfügen kann das vorherige Host-Substrat als ein Opferdonator entfernt werden, um den Vorderseitenstapel und/oder die Vorderseite der Vorrichtungsschicht erneut zu exponieren. Solche Ausführungsformen können eine iterative Seite-an-Seite-Laminierung von Vorrichtungslagen mit einer ersten Vorrichtungsschicht, die als der Kern der Baugruppe dient, ermöglichen. Bei manchen in 4G und 5G veranschaulichten Ausführungsformen stellt das sekundäre Host-Substrat 440, das mit der nicht-nativen Materialschicht 420 zusammengefügt ist, wenigstens eine mechanische Unterstützung bereit, während das Host-Substrat 402 entfernt wird.
  • Ein beliebiges Bonden, wie, ohne darauf beschränkt zu sein, Thermokompressionsbonden, kann eingesetzt werden, um das sekundäre Host-Substrat 440 mit der nicht-nativen Materialschicht 420 zusammenzufügen. Bei manchen Ausführungsformen sind sowohl eine Oberflächenschicht des sekundären Host-Substrats 440 als auch die nicht-native Materialschicht 420 kontinuierliche dielektrische Schichten (z. B. SiO), die thermokompressionsgebondet sind. Bei manchen anderen Ausführungsformen beinhalten sowohl eine Oberflächenschicht des sekundären Host-Substrats 440 als auch die nicht-native Materialschicht 420 eine Metallschicht (z. B. Au, Pt usw.), die thermokompressionsgebondet ist. Bei anderen Ausführungsformen werden die Oberflächenschicht des sekundären Host-Substrats 440 und/oder die nicht-native Materialschicht 420 strukturiert, einschließlich sowohl der strukturierten Metalloberfläche (d. h. Leiterbahnen) als auch eines umgebenden Dielektrikums (z. B. Isolation), die thermokompressionsgebondet sind, um ein hybrides (z. B. Metall/Oxid-) Verbindungsstück zu bilden. Für solche Ausführungsformen werden strukturelle Merkmale in dem sekundären Host-Substrat 440 und der strukturierten nicht-nativen Materialschicht 420 während des Bondprozesses (z. B. optisch) ausgerichtet. Bei manchen Ausführungsformen beinhaltet die nicht-native Materialschicht 420 eine oder mehrere leitfähige Rückseitenleiterbahnen, die mit einem Anschluss eines in der Vorrichtungsschicht 415 gefertigten Transistors gekoppelt sind. Die leitfähige Rückseitenleiterbahn kann zum Beispiel an eine Metallisierung auf dem sekundären Host-Substrat 440 gebondet werden.
  • Das Bonden der Vorrichtungslagen kann von der Vorderseite und/oder Rückseite einer Vorrichtungsschicht ausgehen, bevor oder nachdem die Vorderseitenverarbeitung der Vorrichtungsschicht abgeschlossen wurde. Ein Rückseitenbondprozess kann durchgeführt werden, nachdem eine Vorderseitenfertigung einer Vorrichtung (z. B. Transistor) im Wesentlichen abgeschlossen ist. Alternativ dazu kann ein Rückseitenbondprozess durchgeführt werden, bevor die Vorderseitenfertigung einer Vorrichtung (z. B. Transistor) abgeschlossen ist, wobei in diesem Fall die Vorderseite der Vorrichtungsschicht eine zusätzliche Verarbeitung nach dem Rückseitenbondprozess empfangen kann. Wie ferner in 4H und 5H veranschaulicht, beinhaltet zum Beispiel eine Vorderseitenverarbeitung eine Entfernung des Host-Substrats 402 (als ein zweites Donatorsubstrat), um die Vorderseite der Vorrichtungsschicht 415 erneut zu exponieren. Zu diesem Zeitpunkt beinhaltet die Donator-Host-Substrat-Baugruppe 403 einen sekundären Host 440, der durch die nicht-native Materialschicht 420 mit der Vorrichtungsschicht 415 zusammengefügt ist.
  • Bei einem anderen Aspekt können die oben in Verbindung mit 1A-1H und/oder 2A-2E beschriebenen integrierten Schaltkreisstrukturen mit rückseitenfreigelegten integrierten Schaltkreisstrukturen, wie etwa benachbarten Halbleiterstrukturen oder -Vorrichtungen, die durch selbstausgerichtete Gate-Endkappe (SAGE)-Strukturen getrennt sind, gemeinsam integriert werden. Bestimmte Ausführungsformen können auf eine Integration von Mehrfachbreitennanodrähten (Multi-WSI) und Nanobändern in einer SAGE-Architektur ausgerichtet sein und durch eine SAGE-Wand getrennt sein. Bei einer Ausführungsform sind Nanodrähte/Nanobänder mit mehreren WSI in einem SAGE-Architekturteil eines Frontend-Prozessflusses integriert. Ein solcher Prozessfluss kann eine Integration von Nanodrähten und Nanobändern unterschiedlicher WSI einschließen, um eine robuste Funktionalität von Transistoren der nächsten Generation mit niedriger Leistung und hoher Leistungsfähigkeit bereitzustellen. Assoziierte epitaktische Source- oder Drain-Gebiete können eingebettet werden (z. B. Teile von Nanodrähten entfernt und dann wird ein Source- oder Drain (S/D)-Wachstum durchgeführt).
  • Um einen weiteren Zusammenhang bereitzustellen, können Vorteile einer selbstausgerichteten Gate-Endkappe (SAGE)-Architektur das Ermöglichen einer höheren Layoutdichte und insbesondere das Skalieren einer Diffusion-zu-Diffusion-Beabstandung beinhalten. Zum Bereitstellen eines veranschaulichenden Vergleichs veranschaulicht 6 eine Querschnittsansicht durch Nanodrähte und Finnen für eine Nicht-Endkappenstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung. 7 veranschaulicht eine Querschnittsansicht durch Nanodrähte und Finnen für eine selbst ausgerichtete Gate-Endkappen (SAGE)-Architektur gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • Unter Bezugnahme auf 6 beinhaltet eine integrierte Schaltkreisstruktur 600 ein Substrat 602 mit Finnen 604, die von diesem um einen Betrag 606 oberhalb einer Isolationsstruktur 608 hervorstehen, die untere Teile der Finnen 604 lateral umgibt. Obere Teile der Finnen können eine lokale Isolationsstruktur 622 und eine Wachstumsverbesserungsschicht 620 beinhalten, wie dargestellt. Entsprechende Nanodrähte 605 befinden sich über den Finnen 604. Eine Gate-Struktur kann über der integrierten Schaltkreisstruktur 600 gebildet werden, um eine Vorrichtung zu fertigen. Jedoch können Unterbrechungen in einer solchen Gate-Struktur untergebracht werden, indem die Beabstandung zwischen den Finnen- 604/Nanodraht- 605 Paaren erhöht wird.
  • Unter Bezugnahme auf 6 können bei einer Ausführungsform nach der Gate-Bildung die unteren Teile der Struktur 600 planarisiert und/oder zu Ebene 634 geätzt werden, um eine Rückseitenoberfläche einschließlich exponierter unterer Oberflächen von Gate-Strukturen und epitaktischen Source- oder Drain-Strukturen zu belassen. Es versteht sich, dass Rückseiten (untere)-Kontakte auf den exponierten unteren Oberflächen der epitaktischen Source- oder Drain-Strukturen gebildet werden können. Es versteht sich auch, dass Planarisierung und/oder Ätzen an anderen Ebenen, wie 630 oder 632, erfolgen könnte.
  • Im Gegensatz dazu beinhaltet unter Bezugnahme auf 7 eine integrierte Schaltkreisstruktur 750 ein Substrat 752 mit Finnen 754, die daraus um einen Betrag 756 oberhalb einer Isolationsstruktur 758 hervorstehen, die untere Teile der Finnen 754 lateral umgibt. Obere Teile der Finnen können eine lokale Isolationsstruktur 772 und eine Wachstumsverbesserungsschicht 770 beinhalten, wie dargestellt. Entsprechende Nanodrähte 755 befinden sich über den Finnen 754. Isolierende SAGE-Wände 760 (die eine Hartmaske darauf beinhalten können, wie dargestellt) sind innerhalb der Isolationsstruktur 758 und zwischen angrenzenden Finnen- 754/Nanodraht- 755 Paare enthalten. Der Abstand zwischen einer isolierenden SAGE-Wand 760 und eines nächsten Paares von Finnen 754 und Nanodrähten 755 definiert die Gate-Endkappenbeabstandung 762. Eine Gate-Struktur kann über der Integrierter-Schaltkreis-Struktur 750 zwischen isolierenden SAGE-Wänden gebildet werden, um eine Vorrichtung zu fertigen. Unterbrechungen in einer solchen Gate-Struktur werden durch die isolierenden SAGE-Wände verursacht. Da die isolierenden SAGE-Wände 760 selbstausgerichtet sind, können Einschränkungen herkömmlicher Ansätze minimiert werden, um eine aggressivere Diffusion-zu-Diffusion-Beabstandung zu ermöglichen. Da Gate-Strukturen Unterbrechungen an allen Stellen beinhalten, können ferner einzelne Gate-Strukturteil eine Schicht sein, die durch lokale Zwischenverbindungen verbunden sind, die über den isolierenden SAGE-Wänden 760 gebildet sind. Bei einer Ausführungsform, wie dargestellt, beinhalten die isolierenden SAGE-Wände 760 jeweils einen unteren dielektrischen Teil und eine dielektrische Kappe auf dem unteren dielektrischen Teil.
  • Unter Bezugnahme auf 7 können bei einer Ausführungsform nach der Gate-Bildung die unteren Teile der Struktur 750 planarisiert und/oder zu Ebene 784 geätzt werden, um eine Rückseitenoberfläche einschließlich exponierter unterer Oberflächen von Gate-Strukturen und epitaktischen Source- oder Drain-Strukturen zu belassen. Es versteht sich, dass Rückseiten (untere)-Kontakte auf den exponierten unteren Oberflächen der epitaktischen Source- oder Drain-Strukturen gebildet werden können. Es versteht sich auch, dass Planarisierung und/oder Ätzen an anderen Ebenen, wie 780 oder 782, erfolgen könnte.
  • Ein selbstausgerichtetes Gate-Endkappe (SAGE)-Verarbeitungsschema involviert die Bildung von Gate-/Grabenkontaktendkappen, die gegenüber Finnen selbstausgerichtet sind, ohne eine zusätzliche Länge zu erfordern, um eine Maskenfehlregistrierung zu berücksichtigen. Dementsprechend können Ausführungsformen implementiert werden, um eine Verkleinerung der Transistorlayoutfläche zu ermöglichen. Hier beschriebene Ausführungsformen können die Fertigung von Gate-Endkappenisolationsstrukturen einschließen, die auch als Gate-Wände oder SAGE-Wände bezeichnet werden können.
  • Bei einer Ausführungsform, wie hier beschrieben, können selbstausgerichtete Gate-Endkappen (SAGE)-Isolationsstrukturen aus einem Material oder Materialien bestehen, die dazu geeignete sind, schlussendlich Teile permanenter Gate-Strukturen elektrisch zu isolieren oder zu deren Isolation beizutragen. Beispielhafte Materialien oder Materialkombinationen beinhalten eine Einzelmaterialstruktur, wie etwa Siliciumdioxid, Siliciumoxinitrid, Siliciumnitrid oder mit Kohlenstoff dotiertes Siliciumnitrid. Andere beispielhafte Materialien oder Materialkombinationen beinhalten einen Mehrschichtstapel mit einem unteren Teil aus Siliciumdioxid, Siliciumoxinitrid, Siliciumnitrid oder mit Kohlenstoff dotiertem Siliciumnitrid und einen oberen Teil aus einem Material mit höherer dielektrischer Konstante, wie etwa Hafniumoxid.
  • Es versteht sich, dass die oben in Verbindung mit 1A-1H und/oder 2A-2E beschriebenen integrierten Schaltkreisstrukturen mit rückseitenfreigelegten integrierten Schaltkreisstrukturen, wie nanodraht- oder nanobandbasierte Vorrichtungen, gemeinsam integriert werden können. Zusätzlich oder alternativ dazu können andere integrierte Schaltkreisstrukturen unter Verwendung von Prozessen gefertigt werden, die in Verbindung mit 1A-1H und/oder 2A-2E beschrieben sind. Um eine beispielhafte integrierte Schaltkreisstruktur mit drei vertikal angeordneten Nanodrähten bereitzustellen, veranschaulicht 8A eine dreidimensionale Querschnittsansicht einer nanodrahtbasierten integrierten Schaltkreisstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung. 8B veranschaulicht eine Querschnitts-Source- oder Drain-Ansicht der nanodrahtbasierten integrierten Schaltkreisstruktur von 8A, wie entlang der a-a'-Achse genommen. 8C veranschaulicht eine Querschnittskanalansicht der nanodrahtbasierten integrierten Schaltkreisstruktur von 8A, wie entlang der b-b`-Achse genommen.
  • Unter Bezugnahme auf 8A beinhaltet eine integrierte Schaltkreisstruktur 800 einen oder mehrere vertikal gestapelte Nanodrähte (804 Satz) oberhalb eines Substrats 802. Bei einer Ausführungsform, wie dargestellt, sind eine lokale Isolationsstruktur 802C, eine Wachstumsverbesserungsschicht 802B und ein unterer Substratteil 802A in dem Substrat 802 enthalten, wie dargestellt. Eine optionale Finne unterhalb des untersten Nanodrahts und die aus dem Substrat 802 gebildet ist, ist aufgrund der Hervorhebung des Nanodrahtteils für veranschaulichende Zwecke nicht dargestellt. Ausführungsformen hierin zielen sowohl auf Einzeldrahtvorrichtungen als auch Mehrdrahtvorrichtungen ab. Als ein Beispiel sind drei nanodrahtbasierte Vorrichtungen mit Nanodrähten 804A, 804B und 804C zu veranschaulichenden Zwecken gezeigt. Der Einfachheit der Beschreibung halber wird der Nanodraht 804A als ein Beispiel verwendet, wobei die Beschreibung auf einen der Nanodrähte fokussiert ist. Es versteht sich, dass, wenn Attribute eines Nanodrahts beschrieben sind, Ausführungsformen, die auf einer Vielzahl von Nanodrähten basieren, die gleichen oder im Wesentlichen die gleichen Attribute für jeden der Nanodrähte aufweisen können.
  • Jeder der Nanodrähte 804 beinhaltet ein Kanalgebiet 806 in dem Nanodraht. Das Kanalgebiet 806 weist eine Länge (L) auf. Unter Bezugnahme auf 8C weist das Kanalgebiet auch einen Umfang (PC) orthogonal zu der Länge (L) auf. Unter Bezugnahme auf sowohl 8A als auch 8C umgibt ein Gate-Elektrode-Stapel 808 den gesamten Umfang (PC) jedes der Kanalgebiete 806. Der Gate-Elektrode-Stapel 808 beinhaltet eine Gate-Elektrode zusammen mit einer Gate-Dielektrikum-Schicht zwischen dem Kanalgebiet 806 und der Gate-Elektrode (nicht gezeigt). Bei einer Ausführungsform ist das Kanalgebiet insofern diskret, dass es vollständig von dem Gate-Elektrode-Stapel 808 ohne jegliches dazwischenliegende Material, wie darunterliegendes Substratmaterial oder darüberliegende Kanalfertigungsmaterialien, umgeben ist. Entsprechend sind die Kanalgebiete 806 der Nanodrähte 804 bei Ausführungsformen mit einer Vielzahl von Nanodrähten auch relativ zueinander diskret.
  • Unter Bezugnahme auf sowohl 8A als auch 8B beinhaltet die integrierte Schaltkreisstruktur 800 ein Paar nichtdiskreter Source- oder Drain-Gebiete 810/812. Das Paar nicht diskreter Source- oder Drain-Gebiete 810/812 befindet sich auf beiden Seiten der Kanalgebiete 806 der Vielzahl von vertikal gestapelten Nanodrähten 804. Des Weiteren grenzt das Paar nicht diskreter Source- oder Drain-Gebiete 810/812 an die Kanalgebiete 806 der Vielzahl von vertikal gestapelten Nanodrähten 804 an. Bei einer solchen Ausführungsform, nicht dargestellt, grenzt das Paar nicht diskreter Source- oder Drain-Gebiete 810/812 insofern direkt vertikal an die Kanalgebiete 806 an, dass sich epitaktisches Wachstum auf und zwischen Nanodrahtteilen befindet, die sich jenseits der Kanalgebiete 806 erstrecken, wobei Nanodrahtenden innerhalb der Source- oder Drain-Strukturen gezeigt sind. Bei einer anderen Ausführungsform, wie in 8A dargestellt, grenzt das Paar nicht diskreter Source- oder Drain-Gebiete 810/812 indirekt vertikal an die Kanalgebiete 806 an, dass sie an den Enden der Nanodrähte und nicht zwischen den Nanodrähten gebildet werden.
  • Bei einer Ausführungsform, wie dargestellt, sind die Source- oder Drain-Gebiete 810/812 insofern nicht diskret, dass es für jedes Kanalgebiet 806 eines Nanodrahts 804 nicht einzelne und diskrete Source- oder Drain-Gebiete gibt. Entsprechend sind bei Ausführungsformen mit einer Vielzahl von Nanodrähten 804 die Source- oder Drain-Gebiete 810/812 der Nanodrähte globale oder vereinheitlichte Source- oder Drain-Gebiete im Gegensatz zu diskret für jeden Nanodraht. Das heißt, die nicht diskreten Source- oder Drain-Gebiete 810/812 sind in dem Sinne global, dass ein einziges vereinheitlichtes Merkmal als ein Source- oder Drain-Gebiet für eine Vielzahl von (in diesem Fall 3) Nanodrähten 804 und insbesondere für mehr als ein diskretes Kanalgebiet 806 verwendet wird. Bei einer Ausführungsform ist aus einer Querschnittsperspektive orthogonal zu der Länge der diskreten Kanalgebiete 806 jedes des Paares von nicht diskreten Source- oder Drain-Gebieten 810/812 ungefähr rechteckig mit einem unteren sich verjüngenden Teil und einem oberen Scheitelpunktteil, wie in 8B dargestellt. Bei anderen Ausführungsformen sind jedoch die Source- oder Drain-Gebiete 810/812 der Nanodrähte relativ größer, aber diskrete nicht vertikal vereinigte epitaktische Strukturen, wie Noppen.
  • Gemäß einer Ausführungsform der vorliegenden Offenbarung, und wie in 8A und 8B dargestellt, beinhaltet die integrierte Schaltkreisstruktur 800 ferner ein Paar von Kontakten 814, wobei jeder Kontakt 814 auf einem des Paares von nicht diskreten Source- oder Drain-Gebieten 810/812 ist. Bei einer solchen Ausführungsform umgibt in einem vertikalen Sinn jeder Kontakt 814 das jeweilige nicht diskrete Source- oder Drain-Gebiet 810/812 vollständig. Bei einem anderen Aspekt ist der gesamte Umfang der nicht diskreten Source- oder Drain-Gebiete 810/812 möglicherweise für Kontakt mit Kontakten 814 nicht zugänglich und der Kontakt 814 umgibt dementsprechend die nicht diskreten Source- oder Drain-Gebiete 810/812 nur teilweise, wie in 8B dargestellt. Bei einer, nicht dargestellten, kontrastierenden Ausführungsform ist der gesamte Umfang der nicht diskreten Source- oder Drain-Gebiete 810/812, wie entlang der a-a'-Achse genommen, von den Kontakten 814 umgeben.
  • Unter erneuter Bezugnahme auf 8A beinhaltet die integrierte Schaltkreisstruktur 800 bei einer Ausführungsform ferner ein Paar Abstandshalter 816. Wie dargestellt ist, können Außenteile des Paares von Abstandshaltern 816 Teile der nicht diskreten Source- oder Drain-Gebiete 810/812 überlappen, wodurch „eingebettete“ Teile der nicht diskreten Source- oder Drain-Gebiete 810/812 unterhalb des Paares von Abstandshaltern 816 bereitgestellt werden. Wie ebenfalls dargestellt, erstrecken sich die eingebetteten Teile der nicht diskreten Source- oder Drain-Gebiete 810/812 möglicherweise nicht unterhalb der Gesamtheit des Paares von Abstandshaltern 816.
  • Das Substrat 802 kann aus einem Material bestehen, das zur Fertigung einer integrierten Schaltkreisstruktur geeignet ist. Bei einer Ausführungsform beinhaltet das Substrat 802 ein unteres Volumensubstrat, das aus einem Einzelkristall eines Materials besteht, das Silicium, Germanium, Silicium-Germaninum-, Germanium-TiN, Silicium-Germanium-TiN oder ein Gruppe-III-V-Verbindungshalbleitermaterial beinhalten kann, ohne darauf beschränkt zu sein. Eine obere Isolatorschicht, die aus einem Material besteht, das, ohne darauf beschränkt zu sein, Siliciumdioxid, Siliciumnitrid oder Siliciumoxinitrid beinhalten kann, befindet sich auf dem unteren Volumensubstrat. Dementsprechend kann die Struktur 800 aus einem anfänglichen Halbleiter-auf-Isolator-Substrat gefertigt werden. Alternativ dazu wird die Struktur 800 direkt aus einem Volumensubstrat gebildet und lokale Oxidation wird verwendet, um elektrisch isolierende Teile anstelle der oben beschriebenen oberen Isolatorschicht zu bilden. Bei einer anderen alternativen Ausführungsform wird die Struktur 800 direkt aus einem Volumensubstrat gebildet und Dotierung verwendet, um elektrisch isolierte aktive Gebiete, wie Nanodrähte, darauf zu bilden. Bei einer solchen Ausführungsform weist der erste Nanodraht (d. h. nahe dem Substrat) die Form einer Struktur vom Omega-FET-Typ auf.
  • Bei einer Ausführungsform können die Nanodrähte 804 als Drähte oder Bänder bemessen sein, wie unten beschrieben, und können kantige oder abgerundete Ecken aufweisen. Bei einer Ausführungsform bestehen die Nanodrähte 804 aus einem Material, wie, ohne darauf beschränkt zu sein, Silicium, Germanium oder einer Kombination davon. Bei einer solchen Ausführungsform sind die Nanodrähte einkristallin. Zum Beispiel kann für einen Siliciumnanodraht 804 ein einkristalliner Nanodraht aus einer (100) globalen Orientierung, z. B. mit einer <100>-Ebene in der z-Richtung, basieren. Wie nachstehend beschrieben, können auch andere Orientierungen berücksichtigt werden. Bei einer Ausführungsform liegen die Abmessungen der Nanodrähte 804 aus einer Querschnittsperspektive im Nanobereich. Zum Beispiel beträgt bei einer spezifischen Ausführungsform die kleinste Abmessung der Nanodrähte 804 weniger als etwa 20 Nanometer. Bei einer Ausführungsform bestehen die Nanodrähte 804 aus einem beanspruchten Material, insbesondere in den Kanalgebieten 806.
  • Unter Bezugnahme auf 8C weist bei einer Ausführungsform jedes der Kanalgebiete 806 eine Breite (Wc) und eine Höhe (Hc) auf, wobei die Breite (Wc) etwa gleich der Höhe (Hc) ist. Das heißt, in beiden Fällen sind die Kanalgebiete 806 quadratartig oder, falls eckgerundet, kreisartig in dem Querschnittsprofil. Bei einem anderen Aspekt brauchen die Breite und Höhe des Kanalgebiets nicht gleich sein, wie im Fall von Nanobändern, wie durchweg beschrieben.
  • Unter erneuter Bezugnahme auf 8A, 8B und 8C können bei einer Ausführungsform die unteren Teile der Struktur 800 planarisiert und/oder zu Ebene 899 geätzt werden, um eine Rückseitenoberfläche einschließlich exponierter unterer Oberflächen von Gate-Strukturen und epitaktischen Source- oder Drain-Strukturen zu belassen. Es versteht sich, dass Rückseiten (untere)-Kontakte auf den exponierten unteren Oberflächen der epitaktischen Source- oder Drain-Strukturen gebildet werden können.
  • Bei einer Ausführungsform, wie hier beschrieben, beinhaltet eine integrierte Schaltkreisstruktur nichtplanare Vorrichtungen, wie, ohne darauf beschränkt zu sein, eine FinFET- oder Tri-Gate-Struktur mit einer oder mehreren entsprechenden darüberliegenden Nanodrahtstrukturen und eine Isolationsstruktur zwischen der FinFET- oder Tri-Gate-Struktur und der entsprechenden einen oder mehreren darüberliegenden Nanodrahtstrukturen. Bei manchen Ausführungsformen wird die FinFET- oder Tri-Gate-Struktur beibehalten. Bei anderen Ausführungsformen kann die FinFET- oder Tri-Gate-Struktur schlussendlich in einem Substratentfernungsprozess entfernt werden.
  • Hier offenbarte Ausführungsformen können zur Herstellung einer großen Vielfalt verschiedener Typen integrierter Schaltkreise und/oder mikroelektronischer Vorrichtungen verwendet werden. Beispiele für solche integrierten Schaltkreise sind unter anderem Prozessoren, Chipsatzkomponenten, Grafikprozessoren, Digitalsignalprozessoren, Mikrosteuerungen und dergleichen. Bei anderen Ausführungsformen kann ein Halbleiterspeicher hergestellt werden. Zudem hinaus können die integrierten Schaltkreise oder andere mikroelektronische Vorrichtungen in einer breiten Vielfalt elektronischer Vorrichtungen verwendet werden, die in der Technik bekannt sind. Zum Beispiel in Computersystemen (z.B. Desktop-Computern, Laptop-Computern, Servern), Mobiltelefonen, persönliche Elektronikvorrichtungen usw. Die integrierten Schaltkreise können mit einem Bus und anderen Komponenten in den Systemen gekoppelt sein. Zum Beispiel kann ein Prozessor durch einen oder mehrere Busse mit einem Speicher, einem Chipsatz usw. gekoppelt sein. Jeder von dem Prozessor, dem Speicher und dem Chipsatz kann potenziell unter Verwendung der hier offenbarten Ansätze hergestellt werden.
  • 9 stellt eine Rechenvorrichtung 900 gemäß einer Implementierung einer Ausführungsform der vorliegenden Offenbarung dar. Die Rechenvorrichtung 900 beherbergt eine Platine 902. Die Platine 902 kann eine Anzahl von Komponenten enthalten, wie einen Prozessor 904 und wenigstens einen Kommunikationschip 906, aber nicht darauf beschränkt. Der Prozessor 904 ist physisch und elektrisch an die Platine 902 gekoppelt. Bei manchen Implementierungen ist der wenigstens eine Kommunikationschip 906 ebenfalls physisch und elektrisch mit der Platine 902 gekoppelt. Bei weiteren Implementierungen ist der Kommunikationschip 906 Teil des Prozessors 904.
  • In Abhängigkeit von ihren Anwendungen kann die Rechenvorrichtung 900 andere Komponenten beinhalten, die möglicherweise nicht physisch und elektrisch mit der Platine 902 gekoppelt sind. Diese anderen Komponenten sind unter anderem, ohne auf diese beschränkt zu sein, ein flüchtiger Speicher (z. B. einen DRAM), ein nichtflüchtiger Speicher (z. B. ein ROM), ein Flash-Speicher, ein Grafikprozessor, ein digitaler Signalprozessor, ein Kryptoprozessor, ein Chipsatz, eine Antenne, eine Anzeige, eine Touchscreen-Anzeige, eine Touchscreen-Steuereinheit, eine Batterie, ein Audiocodec, ein Videocodec, ein Leistungsverstärker, eine Vorrichtung eines globalen Positionierungssystems (GPS-Vorrichtung), ein Kompass, ein Beschleunigungsmesser, ein Gyroskop, ein Lautsprecher, eine Kamera und eine Massenspeicherungsvorrichtung (wie etwa ein Festplattenlaufwerk, eine CD (Compact Disk), eine DVD (Digital Versatile Disk) und so weiter).
  • Der Kommunikationschip 906 ermöglicht drahtlose Kommunikationen für die Übertragung von Daten zu und von der Rechenvorrichtung 900. Der Ausdruck „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die durch die Verwendung einer modulierten elektromagnetischen Strahlung durch ein nichtfestes Medium Daten kommunizieren können. Der Ausdruck impliziert nicht, dass die assoziierten Vorrichtungen keinerlei Drähte enthalten, obwohl sie bei einigen Ausführungsformen diese nicht enthalten müssen. Der Kommunikationschip 906 kann beliebige einer Anzahl von Drahtlosstandards oder Protokollen implementieren, zu denen, ohne auf diese beschränkt zu sein, die WiFi (IEEE 802.11-Familie), WiMAX (IEEE 802.16-Familie), IEEE 802.20, LTE (Long Term Evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen davon sowie beliebige andere Drahtlosprotokolle, die als 3G, 4G, 5Gund darüber hinaus bezeichnet werden, gehören können. Die Rechenvorrichtung 900 kann mehrere Kommunikationschips 906 beinhalten. Zum Beispiel kann ein erster Kommunikationschip 906 für drahtlose Kommunikationen in näheren Bereichen dediziert sein, wie WiFi und Bluetooth, und ein zweiter Kommunikationschip 906 kann für drahtlose Kommunikationen in entfernteren Bereichen dediziert sein, wie GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und andere.
  • Der Prozessor 904 der Rechenvorrichtung 900 enthält einen integrierten Schaltungsdie, der innerhalb des Prozessors 904 eingehaust ist. Der Integrierter-Schaltkreis-Die des Prozessors 904 kann eine oder mehrere Strukturen beinhalten, wie etwa integrierte Schaltkreisstrukturen, die gemäß Implementierungen von Ausführungsformen der vorliegenden Offenbarung aufgebaut sind. Der Ausdruck „Prozessor“ kann sich auf eine beliebige Vorrichtung oder einen beliebigen Abschnitt einer Vorrichtung beziehen, die oder der elektronische Daten aus Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten umzuwandeln, die in Registern und/oder einem Speicher gespeichert werden können.
  • Der Kommunikationschip 906 beinhaltet auch einen integrierten Schaltkreis-Die, der in dem Kommunikationschip 906 gekapselt ist. Der Integrierter-Schaltkreis-Die des Kommunikationschips 906 kann eine oder mehrere Strukturen beinhalten, wie integrierte Schaltkreisstrukturen, die gemäß Implementierungen von Ausführungsformen der vorliegenden Offenbarung aufgebaut sind.
  • Bei weiteren Implementierungen kann eine andere Komponente, die innerhalb der Rechenvorrichtung 900 untergebracht ist, einen Integrierter-Schaltkreis-Die enthalten, der einen oder mehrere Strukturen beinhaltet, wie integrierte Schaltkreisstrukturen, die gemäß Implementierungen von Ausführungsformen der Offenbarung aufgebaut sind.
  • In verschiedenen Implementierungen kann das Datenverarbeitungsgerät 900 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein Personal-Digitaler Assistant (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbarer Musikspieler oder ein digitaler Videorecorder sein. Bei weiteren Implementierungen kann die Rechenvorrichtung 900 eine beliebige andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • 10 veranschaulicht einen Interposer 1000, der eine oder mehrere Ausführungsformen der vorliegenden Offenbarung umfasst. Der Interposer 1000 ist ein Zwischensubstrat, das zur Überbrückung von erstem Substrat 1002 zu zweitem Substrat 1004 verwendet wird. Das erste Substrat 1002 kann beispielsweise ein Die mit integriertem Schaltkreis sein. Das zweite Substrat 1004 kann zum Beispiel ein Speichermodul, eine Computerhauptplatine oder ein anderer Die mit integriertem Schaltkreis sein. Allgemein ist der Zweck eines Interposers 1000, eine Verbindung zu einem breiteren Rastermaß aufzuweiten oder eine Verbindung zu einer anderen Verbindung umzuleiten. Zum Beispiel kann ein Interposer 1000 einen Integrierter-Schaltkreis-Die mit einem Kugelgitterarray (BGA) 1006 koppeln, das anschließend mit dem zweiten Substrat 1004 gekoppelt werden kann. Bei manchen Ausführungsformen sind das erste und das zweite Substrat 1002/1004 an gegenüberliegenden Seiten des Interposers 1000 angebracht. Bei anderen Ausführungsformen sind das erste und das zweite Substrat 1002/1004 an der gleichen Seite des Interposers 1000 angebracht. Und bei weiteren Ausführungsformen sind drei oder mehr Substrate mittels des Interposers 1000 verschaltet.
  • Der Interposer 1000 kann aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Keramikmaterial oder einem Polymermaterial, wie etwa Polyimid, gebildet sein. Bei weiteren Implementierungen kann der Interposer 1000 aus alternierend starren oder flexiblen Materialien gebildet sein, die die gleichen oben zur Verwendung in einem Halbleitersubstrat beschriebenen Materialien beinhalten können, wie etwa Silicium, Germanium und andere Gruppe-III-V- und Gruppe-IV-Materialien.
  • Der Interposer 1000 kann Metallzwischenverbindungen 1008 und Vias 1010 beinhalten, einschließlich unter anderem Silicium-Vias (TSV: Through-Silicon Vias) 1012. Der Interposer 1000 kann ferner eingebettete Vorrichtungen 1014 beinhalten, die sowohl passive als auch aktive Vorrichtungen beinhalten. Derartige Vorrichtungen beinhalten, ohne darauf beschränkt zu sein, Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, Sensoren und ESD(elektrostatische Entladung)-Vorrichtungen. Komplexere Vorrichtungen wie etwa Hochfrequenz- bzw. HF-Vorrichtungen, Leistungsverstärker, Leistungsverwaltungsvorrichtungen, Antennen, Arrays, Sensoren und MEMS-Vorrichtungen können auch auf dem Interposer 1000 gebildet werden. Gemäß Ausführungsformen der Offenbarung können Einrichtungen oder Prozesse, die hier offenbart werden, bei der Fertigung des Interposers 1000 oder bei der Fertigung von Komponenten, die in dem Interposer 1000 enthalten sind, verwendet werden.
  • Dementsprechend beinhalten Ausführungsformen der vorliegenden Offenbarung integrierte Schaltkreisstrukturen mit Source- oder Drain-Kontakten mit verbesserter Kontaktfläche und Verfahren zum Fertigen integrierter Schaltkreisstrukturen mit Source- oder Drain-Kontakten mit verbesserter Kontaktfläche werden beschrieben.
  • Die obige Beschreibung von veranschaulichten Implementierungen von Ausführungsformen der Offenbarung, einschließlich dem, was in der Zusammenfassung beschrieben ist, soll nicht erschöpfend sein oder die Offenbarung auf die offenbarten genauen Formen beschränken. Obwohl spezielle Implementierungen der Offenbarung und Beispiele dafür hier zu veranschaulichenden Zwecken beschrieben wurden, sind verschiedene äquivalente Modifikationen innerhalb des Schutzumfangs der Offenbarung möglich, wie ein Fachmann auf dem betreffenden Gebiet erkennen wird.
  • Diese Modifikationen können im Hinblick auf die obige ausführliche Beschreibung an der Offenbarung vorgenommen werden. Die in den folgenden Ansprüchen verwendeten Ausdrücke sind nicht so zu verstehen, dass sie die Offenbarung auf die in der Beschreibung und den Ansprüchen offenbarten spezifischen Implementierungen beschränken. Vielmehr wird der Umfang der Offenbarung vollständig durch die folgenden Ansprüche bestimmt, die gemäß den etablierten Lehren für die Anspruchsinterpretation ausgelegt werden müssen.
  • Ausführungsbeispiel 1: Eine integrierte Schaltkreisstruktur beinhaltet eine Vielzahl horizontal gestapelter Nanodrähte. Eine Gate-Struktur befindet sich über der Vielzahl horizontal gestapelter Nanodrähte. Eine epitaktische Source- oder Drain-Struktur befindet sich an einem Ende der Vielzahl horizontal gestapelter Nanodrähte. Eine leitfähige Kontaktstruktur befindet sich vertikal über der epitaktischen Source- oder Drain-Struktur. Die leitfähige Kontaktstruktur weist einen unteren Abschnitt auf, der sich über die Oberseite und entlang oberer Abschnitte der Seiten der epitaktischen Source- oder Drain-Struktur erstreckt, und weist einen oberen Abschnitt auf dem unteren Abschnitt auf. Der obere Teil weist eine maximale laterale Breite auf, die kleiner als eine maximale laterale Breite des unteren Teils ist.
  • Ausführungsbeispiel 2: Die integrierte Schaltkreisstruktur von Ausführungsbeispiel 1, wobei der untere Teil der leitfähigen Kontaktstruktur lateral äußerste Oberflächen aufweist.
  • Ausführungsbeispiel 3: Die integrierte Schaltkreisstruktur von Ausführungsbeispiel 1 oder 2, die ferner eine Silicidschicht zwischen der epitaktischen Source- oder Drain-Struktur und der leitfähigen Kontaktstruktur beinhaltet.
  • Ausführungsbeispiel 4: Die integrierte Schaltkreisstruktur von Ausführungsbeispiel 1, 2 oder 3, wobei die leitfähige Kontaktstruktur eine wolframhaltige Schicht auf einer titanhaltigen Schicht beinhaltet.
  • Ausführungsbeispiel 5: Die integrierte Schaltkreisstruktur von Ausführungsbeispiel 1, 2, 3 oder 4, die ferner einen leitfähigen Via vertikal unterhalb der leitfähigen Grabenkontaktstruktur und sich in diesen erstreckt, beinhaltet.
  • Ausführungsbeispiel 6: Eine integrierte Schaltkreisstruktur beinhaltet eine Finne. Eine Gate-Struktur befindet sich über der Finne. Eine epitaktische Source- oder Drain-Struktur befindet sich an einem Ende der Finne. Eine leitfähige Kontaktstruktur befindet sich vertikal über der epitaktischen Source- oder Drain-Struktur. Die leitfähige Kontaktstruktur weist einen unteren Abschnitt auf, der sich über die Oberseite und entlang oberer Abschnitte der Seiten der epitaktischen Source- oder Drain-Struktur erstreckt, und weist einen oberen Abschnitt auf dem unteren Abschnitt auf. Der obere Teil weist eine maximale laterale Breite auf, die kleiner als eine maximale laterale Breite des unteren Teils ist.
  • Ausführungsbeispiel 7: Die integrierte Schaltkreisstruktur von Ausführungsbeispiel 6, wobei der untere Teil der leitfähigen Kontaktstruktur lateral äußerste Oberflächen aufweist.
  • Ausführungsbeispiel 8: Die integrierte Schaltkreisstruktur von Ausführungsbeispiel 6 oder 7, die ferner eine Silicidschicht zwischen der epitaktischen Source- oder Drain-Struktur und der leitfähigen Kontaktstruktur beinhaltet.
  • Ausführungsbeispiel 9: Die integrierte Schaltkreisstruktur von Ausführungsbeispiel 6, 7 oder 8, wobei die leitfähige Kontaktstruktur eine wolframhaltige Schicht auf einer titanhaltigen Schicht beinhaltet.
  • Ausführungsbeispiel 10: Die integrierte Schaltkreisstruktur von Ausführungsbeispiel 6, 7, 8 oder 9, die ferner einen leitfähigen Via vertikal unterhalb der leitfähigen Grabenkontaktstruktur und sich in diesen erstreckt, beinhaltet.
  • Ausführungsbeispiel 11: Eine Rechenvorrichtung beinhaltet eine Platine und eine mit der Platine gekoppelte Komponente. Die Komponente beinhaltet eine integrierte Schaltkreisstruktur, die eine Vielzahl von horizontal gestapelten Nanodrähten beinhaltet. Eine Gate-Struktur befindet sich über der Vielzahl horizontal gestapelter Nanodrähte. Eine epitaktische Source- oder Drain-Struktur befindet sich an einem Ende der Vielzahl horizontal gestapelter Nanodrähte. Eine leitfähige Kontaktstruktur befindet sich vertikal über der epitaktischen Source- oder Drain-Struktur. Die leitfähige Kontaktstruktur weist einen unteren Abschnitt auf, der sich über die Oberseite und entlang oberer Abschnitte der Seiten der epitaktischen Source- oder Drain-Struktur erstreckt, und weist einen oberen Abschnitt auf dem unteren Abschnitt auf. Der obere Teil weist eine maximale laterale Breite auf, die kleiner als eine maximale laterale Breite des unteren Teils ist.
  • Ausführungsbeispiel 12: Die Rechenvorrichtung des Ausführungsbeispiels 11, die ferner einen Speicher beinhaltet, der mit der Platine gekoppelt ist.
  • Beispielhafte Ausführungsform 13: Die Rechenvorrichtung von Ausführungsbeispiel 11 oder 12, die ferner einen Kommunikationschip beinhaltet, der mit der Platine gekoppelt ist.
  • Beispielhafte Ausführungsform 14: Die Rechenvorrichtung von Ausführungsbeispiel 11, 12 oder 13, wobei die Komponente ein gekapselter Integrierter-Schaltkreis-Die ist.
  • Ausführungsbeispiel 15: Die Rechenvorrichtung von Ausführungsbeispiel 11, 12, 13 oder 14, wobei die Komponente ausgewählt ist aus der Gruppe bestehend aus einem Prozessor, einem Kommunikationschip und einem Digitalsignalprozessor.
  • Ausführungsbeispiel 16: Eine Rechenvorrichtung beinhaltet eine Platine und eine mit der Platine gekoppelte Komponente. Die Komponente beinhaltet eine integrierte Schaltkreisstruktur einschließlich einer Finne. Eine Gate-Struktur befindet sich über der Finne. Eine epitaktische Source- oder Drain-Struktur befindet sich an einem Ende der Finne. Eine leitfähige Kontaktstruktur befindet sich vertikal über der epitaktischen Source- oder Drain-Struktur. Die leitfähige Kontaktstruktur weist einen unteren Abschnitt auf, der sich über die Oberseite und entlang oberer Abschnitte der Seiten der epitaktischen Source- oder Drain-Struktur erstreckt, und weist einen oberen Abschnitt auf dem unteren Abschnitt auf. Der obere Teil weist eine maximale laterale Breite auf, die kleiner als eine maximale laterale Breite des unteren Teils ist.
  • Ausführungsbeispiel 17: Die Rechenvorrichtung des Ausführungsbeispiels 16, die ferner einen Speicher beinhaltet, der mit der Platine gekoppelt ist.
  • Beispielhafte Ausführungsform 18: Die Rechenvorrichtung von Ausführungsbeispiel 16 oder 17, die ferner einen Kommunikationschip beinhaltet, der mit der Platine gekoppelt ist.
  • Beispielhafte Ausführungsform 19: Die Rechenvorrichtung von Ausführungsbeispiel 16, 17 oder 18, wobei die Komponente ein gekapselter Integrierter-Schaltkreis-Die ist.
  • Ausführungsbeispiel 20: Die Rechenvorrichtung von Ausführungsbeispiel 6, 17, 18 oder 19, wobei die Komponente ausgewählt ist aus der Gruppe bestehend aus einem Prozessor, einem Kommunikationschip und einem Digitalsignalprozessor.

Claims (20)

  1. Integrierte Schaltkreisstruktur, die umfasst: eine Vielzahl horizontal gestapelter Nanodrähte; eine Gate-Struktur über der Vielzahl horizontal gestapelter Nanodrähte; eine epitaktische Source- oder Drain-Struktur an einem Ende der Vielzahl horizontal gestapelter Nanodrähte; und eine leitfähige Kontaktstruktur vertikal über der epitaktischen Source- oder Drain-Struktur, wobei die leitfähige Kontaktstruktur einen unteren Teil aufweist, der sich über die Oberseite und entlang oberer Teile der Seiten der epitaktischen Source- oder Drain-Struktur erstreckt, und die leitfähige Kontaktstruktur einen oberen Teil auf dem unteren Teil aufweist, wobei der obere Teil eine maximale laterale Breite aufweist, die kleiner als eine maximale laterale Breite des unteren Teils ist.
  2. Integrierte Schaltkreisstruktur nach Anspruch 1, wobei der untere Teil der leitfähigen Kontaktstruktur lateral äußerste Oberflächen aufweist.
  3. Integrierte Schaltkreisstruktur nach Anspruch 1, die ferner umfasst: eine Silicidschicht zwischen der epitaktischen Source- oder Drain-Struktur und der leitfähigen Kontaktstruktur.
  4. Integrierte Schaltkreisstruktur nach Anspruch 1, wobei die leitfähige Kontaktstruktur eine wolframhaltige Schicht auf einer titanhaltigen Schicht umfasst.
  5. Integrierte Schaltkreisstruktur nach Anspruch 1, die ferner umfasst: eine leitfähige Via vertikal unterhalb der leitfähigen Grabenkontaktstruktur und sich in diese hinein erstreckend.
  6. Integrierte Schaltkreisstruktur, die umfasst: eine Finne; eine Gate-Struktur über der Finne; eine epitaktische Source- oder Drain-Struktur an einem Ende der Finne; und eine leitfähige Kontaktstruktur vertikal über der epitaktischen Source- oder Drain-Struktur, wobei die leitfähige Kontaktstruktur einen unteren Teil aufweist, der sich über die Oberseite und entlang oberer Teile der Seiten der epitaktischen Source- oder Drain-Struktur erstreckt, und die leitfähige Kontaktstruktur einen oberen Teil auf dem unteren Teil aufweist, wobei der obere Teil eine maximale laterale Breite aufweist, die kleiner als eine maximale laterale Breite des unteren Teils ist.
  7. Integrierte Schaltkreisstruktur nach Anspruch 6, wobei der untere Abschnitt der leitfähigen Kontaktstruktur lateral äußerste Oberflächen aufweist.
  8. Integrierte Schaltkreisstruktur nach Anspruch 6, die ferner umfasst: eine Silicidschicht zwischen der epitaktischen Source- oder Drain-Struktur und der leitfähigen Kontaktstruktur.
  9. Integrierte Schaltkreisstruktur nach Anspruch 6, wobei die leitfähige Kontaktstruktur eine wolframhaltige Schicht auf einer titanhaltigen Schicht umfasst.
  10. Integrierte Schaltkreisstruktur nach Anspruch 6, die ferner umfasst: eine leitfähige Via vertikal unterhalb der leitfähigen Grabenkontaktstruktur und sich in diese hinein erstreckend.
  11. Rechenvorrichtung, umfassend: eine Platine; und eine Komponente, die mit der Platine gekoppelt ist, wobei die Komponente eine integrierte Schaltkreisstruktur beinhaltet, die umfasst: eine Vielzahl horizontal gestapelter Nanodrähte; eine Gate-Struktur über der Vielzahl horizontal gestapelter Nanodrähte; eine epitaktische Source- oder Drain-Struktur an einem Ende der Vielzahl horizontal gestapelter Nanodrähte; und eine leitfähige Kontaktstruktur vertikal über der epitaktischen Source- oder Drain-Struktur, wobei die leitfähige Kontaktstruktur einen unteren Teil aufweist, der sich über die Oberseite und entlang oberer Teile der Seiten der epitaktischen Source- oder Drain-Struktur erstreckt, und die leitfähige Kontaktstruktur einen oberen Teil auf dem unteren Teil aufweist, wobei der obere Teil eine maximale laterale Breite aufweist, die kleiner als eine maximale laterale Breite des unteren Teils ist.
  12. Rechenvorrichtung nach Anspruch 11, die ferner umfasst: einen Speicher, der mit der Platine gekoppelt ist.
  13. Rechenvorrichtung nach Anspruch 11, die ferner umfasst: einen Kommunikationschip, der mit der Platine gekoppelt ist.
  14. Rechenvorrichtung nach Anspruch 11, wobei die Komponente ein gekapselter Integrierter-Schaltkreis-Die ist.
  15. Rechenvorrichtung nach Anspruch 11, wobei die Komponente ausgewählt ist aus der Gruppe bestehend aus einem Prozessor, einem Kommunikationschip und einem Digitalsignalprozessor.
  16. Rechenvorrichtung, umfassend: eine Platine; und eine Komponente, die mit der Platine gekoppelt ist, wobei die Komponente eine integrierte Schaltkreisstruktur beinhaltet, die umfasst: eine Finne; eine Gate-Struktur über der Finne; eine epitaktische Source- oder Drain-Struktur an einem Ende der Finne; und eine leitfähige Kontaktstruktur vertikal über der epitaktischen Source- oder Drain-Struktur, wobei die leitfähige Kontaktstruktur einen unteren Teil aufweist, der sich über die Oberseite und entlang oberer Teile der Seiten der epitaktischen Source- oder Drain-Struktur erstreckt, und die leitfähige Kontaktstruktur einen oberen Teil auf dem unteren Teil aufweist, wobei der obere Teil eine maximale laterale Breite aufweist, die kleiner als eine maximale laterale Breite des unteren Teils ist.
  17. Rechenvorrichtung nach Anspruch 16, die ferner umfasst: einen Speicher, der mit der Platine gekoppelt ist.
  18. Rechenvorrichtung nach Anspruch 16, die ferner umfasst: einen Kommunikationschip, der mit der Platine gekoppelt ist.
  19. Rechenvorrichtung nach Anspruch 16, wobei die Komponente ein gekapselter Integrierter-Schaltkreis-Die ist.
  20. Rechenvorrichtung nach Anspruch 16, wobei die Komponente ausgewählt ist aus der Gruppe bestehend aus einem Prozessor, einem Kommunikationschip und einem Digitalsignalprozessor.
DE102023123758.6A 2022-11-30 2023-09-04 Integrierte schaltkreisstrukturen mit source- oder drainkontaktenmit verbesserter kontaktfläche Pending DE102023123758A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/072,559 2022-11-30
US18/072,559 US20240178273A1 (en) 2022-11-30 2022-11-30 Integrated circuit structures with source or drain contacts having enhanced contact area

Publications (1)

Publication Number Publication Date
DE102023123758A1 true DE102023123758A1 (de) 2024-06-06

Family

ID=91078826

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102023123758.6A Pending DE102023123758A1 (de) 2022-11-30 2023-09-04 Integrierte schaltkreisstrukturen mit source- oder drainkontaktenmit verbesserter kontaktfläche

Country Status (2)

Country Link
US (1) US20240178273A1 (de)
DE (1) DE102023123758A1 (de)

Also Published As

Publication number Publication date
US20240178273A1 (en) 2024-05-30

Similar Documents

Publication Publication Date Title
DE102020105121A1 (de) Integrierte gate-all-around-schaltungsstrukturen mit germanium-nanodraht-kanalstrukturen
DE112016007299T5 (de) Rückseiten-source/drain-austausch für halbleiterbauelemente mit metallisierung auf beiden seiten
DE102019121697A1 (de) Integrierte Gate-Rundum-Schaltungsstrukturen mit asymmetrischen Source- und Drain-Kontaktstrukturen
DE102020129973A1 (de) Einzelgate-3d-nanodraht-inverter für dickes-gate-soc-anwendungen mit hoher dichte
DE112016007503T5 (de) Integrierte-Schaltung-Bauelement mit Rückseiten-Zwischenverbindung zu tiefem Source/Drain-Halbleiter
US11329162B2 (en) Integrated circuit structures having differentiated neighboring partitioned source or drain contact structures
EP3647263A1 (de) Integrierte schaltungsstrukturen mit partitionierten quellen- oder drain-kontaktstrukturen
DE102020128908A1 (de) Integrierte Gate-All-Around-Schaltkreisstrukturen, die Bausteine mit elektrischem Kanal-Substrat-Kontakt aufweisen
DE102020103517A1 (de) Gate-All-Around-Strukturen für integrierte Schaltungen mit Source- oder Drain-Strukturen mit epitaktischen Noppen
DE102019108021A1 (de) Wrap-Around-Kontaktstrukturen für Halbleiterfinnen
DE102020104178A1 (de) Integrierte gate-all-around-schaltungsstrukturen mit eingebetteten gesnb-source- oder drainstrukturen
DE102021121273A1 (de) Herstellung von gate-all-around-integrierte-schaltung-strukturen mit vor-abstandshalter-abscheidung-geschnittenen gates
DE102020134411A1 (de) Integrierte gate-all-around-strukturen mit germaniumdotierten nanoband-kanalstrukturen
DE102019132137A1 (de) Integrierte gate-all-around-schaltungsstrukturen mit oxid-teilfinnen
DE102020128905A1 (de) Esd-diode-lösung für nanobandarchitekturen
DE102020128647A1 (de) Gate-all-around-integrierte-schaltungs-strukturen mit isolatorsubstrat
EP4300561A1 (de) Integrierte schaltungsstrukturen mit vertikalem transistor als stromversorgungsschalter zur rückseitigen stromversorgung
DE102020132236A1 (de) Integrierte schaltkreisstrukturen mit rundum-gate, die eine finnenstapelisolation aufweisen
US20220199615A1 (en) Substrate-less vertical diode integrated circuit structures
US20220199610A1 (en) Substrate-less electrostatic discharge (esd) integrated circuit structures
DE102020130392A1 (de) Integrierte schaltkreisstrukturen mit rundum-gate, die vorrichtungen mit einem elektrischen source/drain-substrat-kontakt aufweisen
DE102023123758A1 (de) Integrierte schaltkreisstrukturen mit source- oder drainkontaktenmit verbesserter kontaktfläche
EP4199066A1 (de) Integrierte gate-all-around-schaltungsstrukturen mit rückseitigem, zum epitaktischen sourcegebiet selbstausgerichtetem kontakt
US20220415925A1 (en) Substrate-less lateral diode integrated circuit structures
US20230307514A1 (en) Gate-all-around integrated circuit structures having backside contact with enhanced area relative to epitaxial source