DE102023120393A1 - Ein leistungsmodul mit vertikal ausgerichteten ersten und zweiten substraten - Google Patents

Ein leistungsmodul mit vertikal ausgerichteten ersten und zweiten substraten Download PDF

Info

Publication number
DE102023120393A1
DE102023120393A1 DE102023120393.2A DE102023120393A DE102023120393A1 DE 102023120393 A1 DE102023120393 A1 DE 102023120393A1 DE 102023120393 A DE102023120393 A DE 102023120393A DE 102023120393 A1 DE102023120393 A1 DE 102023120393A1
Authority
DE
Germany
Prior art keywords
metallization
island
patterned
power transistor
transistor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102023120393.2A
Other languages
English (en)
Inventor
Adrian Lis
Ewald Günther
Thomas Schmid
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102023120393A1 publication Critical patent/DE102023120393A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Leistungsmodul enthält: ein erstes Substrat mit einer strukturierten ersten Metallisierung; ein zweites Substrat, das vertikal auf das erste Substrat ausgerichtet ist und eine strukturierte zweite Metallisierung aufweist, die der strukturierten ersten Metallisierung gegenüberliegt; erste vertikale Leistungstransistorchips mit einem Drain-Pad, das an einer ersten Insel der strukturierten ersten Metallisierung angebracht ist, und einem Source-Pad, das über erste Abstandshalter elektrisch mit einer ersten Insel der strukturierten zweiten Metallisierung verbunden ist; und zweite vertikale Leistungstransistorchips mit einem Source-Pad, das über zweite Abstandshalter elektrisch mit der ersten Insel der strukturierten ersten Metallisierung verbunden ist. Eine erste Untergruppe der zweiten vertikalen Leistungstransistorchips hat ein Drain-Pad, das mit einer zweiten Insel der strukturierten zweiten Metallisierung verbunden ist. Eine zweite Untergruppe der zweiten vertikalen Leistungstransistorchips verfügt über ein Drain-Pad, das an einer dritten Insel der strukturierten zweiten Metallisierung befestigt ist. Ein Verfahren zur Herstellung des Moduls wird beschrieben.

Description

  • HINTERGRUND
  • Leistungsmodule haben oft eine Halbbrückenkonfiguration mit einem High-Side-Schalter und einem Low-Side-Schalter in demselben Modul. Jeder Schalter wird typischerweise aus 1 bis 4 Leistungstransistorchips gebildet, was insgesamt 2 bis 8 Chips pro Modul ergibt. Im Falle von SiC-Transistorchips für die Implementierung der Halbbrückenschalter ist die SiC-Technologie im Vergleich zur Si-Technologie teurer. Allerdings bietet die SiC-Technologie im Vergleich zur bestehenden Si-Technologie eine höhere Betriebsspannung, einen größeren Temperaturbereich und höhere Schaltfrequenzen. Die thermische Optimierung ist ein Problem bei Leistungsmodulen, insbesondere bei einem voll bestückten Leistungsmodul mit 8 SiC-Transistorchips. Es kommt zu einer starken thermischen Kopplung zwischen den SiC-Chips, da die Abstände zwischen den einzelnen SiC-Chips relativ kurz sind. Außerdem trägt das obere Chip-Trägersubstrat des Leistungsmoduls nur zu etwa 30 % zur Gesamtwärmeableitung bei. Das bedeutet, dass die relativ teuren SiC-Chips und das obere Substrat in Bezug auf die thermische Leistung in herkömmlichen Leistungsmodul-Designs nicht voll ausgenutzt werden.
  • Daher besteht ein Bedarf an einem verbesserten Leistungsmodul-Design mit optimierter thermischer Leistung.
  • KURZFASSUNG
  • Gemäß einer Ausführungsform eines Leistungsmoduls weist das Leistungsmodul Folgendes auf: ein erstes Substrat mit einer strukturierten ersten Metallisierung; ein zweites Substrat, das vertikal mit dem ersten Substrat ausgerichtet ist und eine strukturierte zweite Metallisierung aufweist, die der strukturierten ersten Metallisierung gegenüberliegt; eine erste Vielzahl von vertikalen Leistungstransistorchips mit einem Drain-Pad, das an einer ersten Insel der strukturierten ersten Metallisierung angebracht ist, und einem Source-Pad, das über eine erste Vielzahl von Abstandshaltern elektrisch mit einer ersten Insel der strukturierten zweiten Metallisierung verbunden ist; und eine zweite Vielzahl von vertikalen Leistungstransistorchips mit einem Source-Pad, das über eine zweite Vielzahl von Abstandshaltern elektrisch mit der ersten Insel der strukturierten ersten Metallisierung verbunden ist, wobei eine erste Teilmenge der zweiten Vielzahl von vertikalen Leistungstransistorchips ein Drain-Pad aufweist, das an einer zweiten Insel der strukturierten zweiten Metallisierung angebracht ist, und eine zweite Teilmenge der zweiten Vielzahl von vertikalen Leistungstransistorchips ein Drain-Pad aufweist, das an einer dritten Insel der strukturierten zweiten Metallisierung angebracht ist.
  • Gemäß einer Ausführungsform eines Verfahrens zur Herstellung eines Leistungsmoduls weist das Verfahren auf: Anbringen eines Drain-Pads einer ersten Vielzahl von vertikalen Leistungstransistorchips an einer ersten Insel einer strukturierten ersten Metallisierung eines ersten Substrats; Anbringen eines Drain-Pads einer ersten Teilmenge einer zweiten Vielzahl von vertikalen Leistungstransistorchips an einer zweiten Insel einer strukturierten zweiten Metallisierung eines zweiten Substrats; Anbringen eines Drain-Pads einer zweiten Teilmenge der zweiten Vielzahl von vertikalen Leistungstransistorchips an einer dritten Insel der strukturierten zweiten Metallisierung; vertikales Ausrichten des zweiten Substrats, an dem die zweite Vielzahl von vertikalen Leistungstransistorchips angebracht ist, mit dem ersten Substrat, an dem die erste Vielzahl von vertikalen Leistungstransistorchips angebracht ist, so dass die strukturierte zweite Metallisierung der strukturierten ersten Metallisierung gegenüberliegt; nach dem vertikalen Ausrichten, elektrisches Verbinden eines Source-Pads der ersten Vielzahl von vertikalen Leistungstransistorchips mit einer ersten Insel der strukturierten zweiten Metallisierung über eine erste Vielzahl von Abstandshaltern und elektrisches Verbinden eines Source-Pads der zweiten Vielzahl von vertikalen Leistungstransistorchips mit der ersten Insel der strukturierten ersten Metallisierung über eine zweite Vielzahl von Abstandshaltern.
  • Fachleute werden beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der begleitenden Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
  • KURZE BESCHREIBUNG DER FIGUREN
  • Die Elemente in den Zeichnungen sind nicht unbedingt maßstabsgetreu zueinander. Gleiche Bezugsziffern bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen dargestellten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Die Ausführungsformen sind in den Zeichnungen gezeigt und werden in der folgenden Beschreibung näher erläutert.
    • 1 zeigt eine Draufsicht auf eine Ausführungsform eines geformten Leistungsmoduls.
    • 2 zeigt eine zerlegte Ansicht des Leistungsmoduls.
    • 3 zeigt eine Querschnittsansicht des Leistungsmoduls entlang der in 1 und 2 mit A-A' bezeichneten Linie.
    • 4A ist eine Draufsicht auf ein erstes Substrat des Leistungsmoduls.
    • 4B ist eine Draufsicht auf ein zweites Substrat des Leistungsmoduls.
    • 5 zeigt eine zerlegte Ansicht eines Leistungsmoduls gemäß einer anderen Ausführungsform.
    • 6A ist eine Draufsicht auf ein erstes Substrat des Leistungsmoduls von 5.
    • 6B ist eine Draufsicht auf ein zweites Substrat des Leistungsmoduls von 5.
    • 7 zeigt eine zerlegte Ansicht einer anderen Ausführungsform eines Leistungsmoduls.
    • 8 zeigt eine Querschnittsansicht des Leistungsmoduls entlang der in 7 mit B-B' bezeichneten Linie.
    • 9 zeigt sowohl ein Schaltungsschema einer beispielhaften Halbbrücke, die durch ein Paar von ersten und zweiten vertikalen Leistungstransistorchips gebildet wird, als auch eine entsprechende Querschnittsansicht des Moduls für die Halbbrückenimplementierung, jedoch ohne die Formmasse, gemäß der Ausführungsform von 7.
    • 10 zeigt sowohl ein Schaltungsschema einer beispielhaften Halbbrücke, die durch ein Paar erster und zweiter vertikaler Leistungstransistorchips gebildet wird, als auch eine entsprechende Modulquerschnittsansicht für die Halbbrückenimplementierung, jedoch ohne die Formmasse, gemäß einer Ausführungsform mit einem Paar vertikaler Drain-Down- und Source-Down-Leistungstransistoren.
    • 11 zeigt eine einseitige Kühlungsvariante eines formgegossenen Leistungsmoduls.
  • DETAILLIERTE BESCHREIBUNG
  • Die hier beschriebenen Ausführungsformen zeigen ein Leistungsmoduldesign, bei dem einige Leistungshalbleiterchips an einem unteren Substrat des Leistungsmoduls und andere Leistungshalbleiterchips an einem oberen Substrat des Leistungsmoduls befestigt sind, mit Abstandshaltern, die entsprechende vertikale Verbindungen zu dem gegenüberliegenden Substrat bereitstellen. Die Modulsubstrate sind vertikal so zueinander ausgerichtet, dass eine strukturierte Metallisierung des einen Substrats einer strukturierten Metallisierung des anderen Substrats gegenüberliegt. Im Falle eines Halbbrücken-Leistungsmoduls können beispielsweise vertikale Leistungstransistorchips, die den Low-Side-Schalter einer Halbbrücke bilden, auf dem unteren Substrat des Leistungsmoduls angebracht sein und vertikale Leistungstransistorchips, die den High-Side-Schalter der Halbbrücke bilden, auf dem oberen Substrat des Leistungsmoduls oder andersherum. Die High-Side-Vertikaltransistorchips und die Low-Side-Vertikaltransistorchips sind bei einem solchen Aufbau thermisch voneinander entkoppelt, da die High-Side-Vertikaltransistorchips und die Low-Side-Vertikaltransistorchips auf unterschiedlichen Substraten angebracht und daher vertikal voneinander beabstandet sind. Bei der doppelseitigen Kühlung erfolgt die Hauptwärmeabfuhr der vertikalen Leistungstransistorchips der High-Side über ein Substrat durch eine Seite des Leistungsmoduls und die Hauptwärmeabfuhr der vertikalen Leistungstransistorchips der Low-Side über das andere Substrat durch die gegenüberliegende Seite des Moduls. Eine Ausführung mit einseitiger Kühlung wird ebenfalls beschrieben.
  • Im Folgenden werden unter Bezugnahme auf die Figuren beispielhafte Ausführungsformen des Leistungsmoduls und Verfahren zur Herstellung des Leistungsmoduls beschrieben. Jede der hier beschriebenen Ausführungsformen des Leistungsmoduls kann austauschbar verwendet werden, sofern nicht ausdrücklich anders angegeben.
  • 1 zeigt eine Draufsicht auf eine Ausführungsform eines Leistungsmoduls 100. 2 zeigt eine zerlegte Ansicht des Leistungsmoduls 100. 3 zeigt eine Querschnittsansicht des Leistungsmoduls 100 entlang der in den 1 und 2 mit A-A' bezeichneten Linie. Das Leistungsmodul 100 kann Teil einer leistungselektronischen Schaltung zur Verwendung in verschiedenen Leistungsanwendungen sein, wie z. B. in einem DC/AC-Inverter, einem DC/DC-Konverter, einem AC/DC-Konverter, einem DC/AC-Konverter, einem AC/AC-Konverter, einem mehrphasigen Inverter, einer H-Brücke usw.
  • Das Leistungsmodul 100 umfasst ein erstes Substrat 102 mit einer strukturierten ersten Metallisierung 104 und ein zweites Substrat 106, das vertikal auf das erste Substrat 102 ausgerichtet ist. Das zweite Substrat 106 hat eine strukturierte zweite Metallisierung 108, die der strukturierten ersten Metallisierung 104 des ersten Substrats 102 gegenüberliegt. Die einander gegenüberliegenden Substratmetallisierungen 104, 108 sind strukturiert, um eine ordnungsgemäße Verlegung der elektrischen Verbindungen zur Implementierung einer Leistungselektronikvorrichtung im Leistungsmodul 100 zu gewährleisten. Exemplarische elektrische Verbindungen werden später im Zusammenhang mit einer Halbbrücke näher beschrieben. Eine Halbbrücke ist jedoch nur ein Beispiel für eine Leistungselektronikvorrichtung, die in dem Leistungsmodul 100 enthalten sein kann. Die einander zugewandten Substratmetallisierungen 104, 108 können anders strukturiert sein als in den Figuren dargestellt, um elektrische Verbindungen für jede Art von Leistungselektronikvorrichtung im Leistungsmodul 100 zu erleichtern. Die einander abgewandten Seiten 110, 112 der jeweiligen Substrate 102, 106 können metallisiert sein, z.B. um eine doppelseitige Kühlung (DSC) für das Leistungsmodul 100 zu ermöglichen.
  • Das erste Substrat 102 kann ein Direct-Bonded-Copper-Substrat (DBC-Substrat), ein Active-Metal-Brazed Substrat (AMB-Substrat) oder ein Isolated-Metal-Substrat (IMS-Substrat) sein, wobei in jedem Fall ein Isolierkörper 103, wie z. B. eine Keramik, die metallisierten Seiten 104, 110 des ersten Substrats 102 voneinander trennt. Das zweite Substrat 106 kann ein DBC-Substrat, ein AMB-Substrat oder ein IMS-Substrat sein, wobei in jedem Fall ein Isolierkörper 107, beispielsweise eine Keramik, die metallisierten Seiten 108, 112 des zweiten Substrats 106 voneinander trennt. Der Isolierkörper 107 des zweiten Substrats 106 kann stattdessen weggelassen werden, so dass das zweite Substrat 106 nur eine strukturierte Metallisierung 108, z. B. in Form eines Leiterrahmens, aufweist. Das erste und das zweite Substrat 102, 106 können denselben Substrattyp oder unterschiedliche Substrattypen aufweisen. Das erste Substrat 102 und das zweite Substrat 106 können identische Flächen oder unterschiedliche Flächen aufweisen. In 2 sind das erste und das zweite Substrat 102, 106 nebeneinander dargestellt, bevor das zweite Substrat 106 von rechts nach links gedreht und vertikal auf das erste Substrat 102 ausgerichtet wird.
  • Das Leistungsmodul 100 umfasst auch erste vertikale Leistungstransistorchips 114 und zweite vertikale Leistungstransistorchips 116. Die Leistungstransistorchips 114, 116 sind „vertikale“ Chips, da der primäre Stromflusspfad zwischen der Vorder- und Rückseite jedes Chips 114, 116 verläuft. Der Drain-Anschluss befindet sich in der Regel auf der Rückseite des Chips, während Gate- und Source-Anschluss (und optional ein oder mehrere Sense-Anschlüsse) auf der Vorderseite des Chips liegen. Das Leistungsmodul 100 kann weitere Arten von Halbleiterchips enthalten, etwa Leistungsdiodenchips, Logikchips, Controllerchips, Gate-Treiberchips usw. In einer Ausführungsform sind die ersten vertikalen Leistungstransistorchips 114 SiC-Leistungs-MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistoren) und die zweiten vertikalen Leistungstransistorchips 116 sind ebenfalls SiC-Leistungs-MOSFETs. Die ersten und zweiten vertikalen Leistungstransistorchips 114, 116 können stattdessen Si-Leistungs-MOSFET-Chips, HEMT-Chips (Transistoren mit hoher Elektronenbeweglichkeit), IGBT-Chips (Bipolartransistoren mit isoliertem Gate), JFET-Chips (Junction-Field-Effect-Transistoren) usw. sein.
  • Die ersten vertikalen Leistungstransistorchips 114, die im Leistungsmodul 100 enthalten sind, können ein Drain-Pad 118 aufweisen, das an einer ersten Insel 120 der strukturierten ersten Metallisierung 104 des ersten Substrats 102 befestigt ist. Auf der gegenüberliegenden Seite haben die ersten vertikalen Leistungstransistorchips 114 ein Source-Pad 122, das über erste Abstandshalter 126 elektrisch mit einer ersten Insel 124 der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106 verbunden ist. Die ersten Abstandshalter 126 können an dem Source-Pad 122 des ersten vertikalen Leistungstransistorchips 114 durch ein erstes Befestigungsmaterial 128 wie Lötmittel, Diffusionslot, Kleber, Klebstoff usw. angebracht sein. Die ersten Abstandshalter 126 können an der ersten Insel 124 der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106 durch ein zweites Befestigungsmaterial 130 wie Lötmittel, Diffusionslot, Leim, Klebstoff usw. befestigt sein. Das erste und das zweite Befestigungsmaterial 128, 130 können das gleiche Material oder unterschiedliche Materialien aufweisen.
  • Die zweiten vertikalen Leistungstransistorchips 116, die im Leistungsmodul 100 enthalten sind, können ein Source Pad 132 aufweisen, das über zweite Abstandshalter 134 elektrisch mit der ersten Insel 120 der strukturierten ersten Metallisierung 104 des ersten Substrats 102 verbunden ist. Die zweiten Abstandshalter 134 können an dem Source-Pad 132 der zweiten vertikalen Leistungstransistorchips 116 durch ein erstes Befestigungsmaterial 136, wie z. B. Lötmittel, Diffusionslot, Kleber, Klebstoff usw., angebracht sein. Die zweiten Abstandshalter 134 können an der ersten Insel 120 der strukturierten ersten Metallisierung 104 des ersten Substrats 102 mit einem zweiten Befestigungsmaterial 138 wie Lötmittel, Diffusionslot, Leim, Klebstoff usw. befestigt sein. Das erste und das zweite Befestigungsmaterial 136, 138 können das gleiche Material oder unterschiedliche Materialien aufweisen.
  • Eine erste Teilmenge 140 der zweiten vertikalen Leistungstransistorchips 116 kann ein Drain-Pad 142 auf der gegenüberliegenden Seite des entsprechenden Source-Pads 132 aufweisen und an einer zweiten Insel 144 der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106 befestigt sein. Eine zweite Untergruppe 146 der zweiten vertikalen Leistungstransistorchips 116 kann ein Drain-Pad (in den 1 bis 3 nicht sichtbar) aufweisen, das an einer dritten Insel 148 der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106 befestigt ist. Eine Formmasse 150 kann die ersten und zweiten vertikalen Leistungstransistorchips 114, 116 und die jeweiligen Abstandshalter 126, 134 verkapseln.
  • In einer Ausführungsform sind die ersten vertikalen Leistungstransistorchips 114 elektrisch parallel gekoppelt, um einen ersten Schalter einer Halbbrücke zu bilden, und die zweiten vertikalen Leistungstransistorchips 116 sind elektrisch parallel gekoppelt, um einen zweiten Schalter der Halbbrücke zu bilden. Beispielsweise können die ersten vertikalen Leistungstransistorchips 114 den Low-Side-Schalter der Halbbrücke bilden, und die zweiten vertikalen Leistungstransistorchips 116 können den High-Side-Schalter der Halbbrücke bilden.
  • Im Falle einer Halbbrückenimplementierung kann ein Wechselstromanschluss 152 an der ersten Insel 120 der strukturierten ersten Metallisierung 104 des ersten Substrats 102 angebracht sein, um den Phasen-/Wechselstromausgang der Halbbrücke bereitzustellen. Der positive (High-Side-)Gleichstromeingang für die Halbbrücke kann als ein erster Gleichstromanschluss 154, der an einer ersten zusätzlichen Insel 156 der strukturierten ersten Metallisierung 104 des ersten Substrats 102 angebracht ist, und als ein zweiter Gleichstromanschluss 158, der an einer zweiten zusätzlichen Insel 160 der strukturierten ersten Metallisierung 104 des ersten Substrats 102 angebracht ist, ausgeführt sein. Die ersten und zweiten Gleichstromanschlüsse 154, 158 liegen auf demselben positiven Gleichstrompotential, und es kann auch nur ein positiver Gleichstromanschluss bereitgestellt werden.
  • Der negative (Low-Side) Gleichstromeingang für die Halbbrücke kann als dritter Gleichstromanschluss 162 implementiert sein, der an einer dritten zusätzlichen Insel 164 der strukturierten ersten Metallisierung 104 des ersten Substrats 102 angebracht ist. Der dritte Gleichstromanschluss 162 kann zwischen den ersten und zweiten Gleichstromanschlüssen 154, 158 angeordnet sein und liegt auf einem anderen Potential als die ersten und zweiten Gleichstromanschlüsse 154, 158, und es können auch zwei negative Anschlüsse bereitgestellt werden.
  • Mindestens ein erster zusätzlicher Abstandshalter 166 kann die erste zusätzliche Insel 156 der strukturierten ersten Metallisierung 104 des ersten Substrats 102 mit der zweiten Insel 144 der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106 elektrisch verbinden. Mindestens ein zweiter zusätzlicher Abstandshalter 168 kann die zweite zusätzliche Insel 160 der strukturierten ersten Metallisierung 104 des ersten Substrats 102 mit der dritten Insel 148 der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106 elektrisch verbinden. Jeder erste zusätzliche Abstandshalter 166 stellt das positive (High-Side-) Gleichstrom-Eingangspotenzial für das Drain-Pad der ersten Teilmenge 140 der zweiten vertikalen Leistungstransistorchips 116 über die zweite Insel 144 der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106 bereit. Jeder zweite zusätzliche Abstandshalter 168 stellt in ähnlicher Weise das positive (High-Side) Gleichstrom-Eingangspotential zum Drain Pad der zweiten Teilmenge 146 der zweiten vertikalen Leistungstransistorchips 116 über die dritte Insel 148 der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106 bereit.
  • Mindestens ein dritter zusätzlicher Abstandshalter 170 kann die dritte zusätzliche Insel 164 der strukturierten ersten Metallisierung 104 des ersten Substrats 102 mit der ersten Insel 124 der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106 elektrisch verbinden. Jeder dritte zusätzliche Abstandshalter 170 stellt das negative (Low-Side) Gleichstrom-Eingangspotential für das zweite Substrat 106 bereit. In einer Ausführungsform ist der Gleichstromanschluss 152 an der ersten Insel 120 der strukturierten ersten Metallisierung 104 des ersten Substrats 102 an einem Ende des ersten Substrats 102 angebracht, das dem ersten, zweiten und dritten Gleichstromanschluss 154, 158, 162 gegenüberliegt.
  • Gate-Verbindungen zu den vertikalen Leistungstransistorchips 116, die auf dem zweiten Substrat 106 angebracht sind, können wie folgt realisiert werden. Ein erster Gate-Anschlusspunkt 172 kann mit einer vierten zusätzlichen Insel 174 der strukturierten ersten Metallisierung 104 des ersten Substrats 102 verbunden sein. Ein vierter zusätzlicher Abstandshalter 176 verbindet die vierte zusätzliche Insel 174 der strukturierten ersten Metallisierung 104 des ersten Substrats 102 elektrisch mit mindestens einer ersten zusätzlichen (Gate-)Insel 178 der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106. Drahtbondverbindungen 180 verbinden die Gate-Insel 178 der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106 elektrisch mit einem Gate-Pad 182 der zweiten vertikalen Leistungstransistorchips 116.
  • Gate-Verbindungen zu den vertikalen Leistungstransistorchips 114, die auf dem ersten Substrat 102 angebracht sind, können wie folgt realisiert werden. Ein zweiter Gate-Anschlusspunkt 184 kann mit einer fünften zusätzlichen Insel 186 der strukturierten ersten Metallisierung 104 des ersten Substrats 102 verbunden sein. Ein fünfter zusätzlicher Abstandshalter 188 verbindet die fünfte zusätzliche Insel 186 der strukturierten ersten Metallisierung 104 des ersten Substrats 102 elektrisch mit einer zweiten zusätzlichen Insel 190 der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106. Ein sechster zusätzlicher Abstandshalter 192 verbindet die zweite zusätzliche Insel 190 der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106 elektrisch mit einer sechsten zusätzlichen (Gate-)Insel 194 der strukturierten ersten Metallisierung 104 des ersten Substrats 102. Drahtbondverbindungen 196 verbinden die Gate-Insel 194 der strukturierten ersten Metallisierung 104 des ersten Substrats 102 elektrisch mit einem Gate-Pad 198 der ersten vertikalen Leistungstransistorchips 114.
  • Alle Leistungseingangs-, Ausgangs- und Gate-Anschlusspunkte 152, 154, 162 einer Halbbrücke oder einer anderen Leistungselektronikvorrichtung, die in dem Leistungsmodul 100 enthalten ist, können mit dem ersten Substrat 102 verbunden sein, auch wenn einige der vertikalen Leistungstransistorchips 116 mit dem zweiten Substrat 106 verbunden sind. Entsprechende Abstandshalter 166, 168, 176, 188, 192 stellen die entsprechenden elektrischen Verbindungen zu der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106 bereit. Ein oder mehrere zusätzliche Anschlüsse 200, 202, 204, 206 können an dem ersten Substrat 102 angebracht sein. Beispielsweise kann ein Paar von Temperaturmessanschlüssen 200, 202 elektrisch mit einem Temperatursensor 208 wie einem NTC-Sensor (Negativer Temperaturkoeffizient) verbunden sein, der an der strukturierten ersten Metallisierung 104 des ersten Substrats 102 angebracht ist. Ein weiterer Anschluss 204 kann mit der Insel 156 der strukturierten ersten Metallisierung 104 des ersten Substrats 102 verbunden sein, die sich auf dem positiven (High-Side-) Gleichstrom-Eingangspotenzial befindet, um das positive (High-Side-) Gleichstrom-Eingangspotenzial zu erfassen. Ein weiterer Anschluss 206, der an der strukturierten ersten Metallisierung 104 des ersten Substrats 102 angebracht ist, kann zum Erfassen des negativen (Low-Side) Gleichstrom-Eingangspotentials bereitgestellt werden, z.B. über einen weiteren Abstandshalter 210, der an der strukturierten ersten Metallisierung 104 des ersten Substrats 102 an einem Ende des Abstandshalters 210 und an der ersten Insel 124 der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106 am gegenüberliegenden Ende des Abstandshalters 210 angebracht ist.
  • 4A ist eine Draufsicht auf das erste Substrat 102 ohne die ersten Chip-Abstandshalter 126, um einen ungehinderten Blick auf die Source-Pads 122 der ersten vertikalen Leistungstransistorchips 114 bereitzustellen. 4B ist eine Draufsicht auf das zweite Substrat 106 ohne die zweiten Chip-Abstandshalter 134, um eine ungehinderte Sicht auf die Source-Pads 132 der zweiten vertikalen Leistungstransistorchips 116 bereitzustellen. Die Seiten der in 4A und 4B gezeigten Substrate 102, 106 sind im fertigen Modul 100 einander zugewandt, z.B. durch Kippen des zweiten Substrats 106 auf das erste Substrat 102 oder durch Kippen des ersten Substrats 102 auf das zweite Substrat 106, wobei das zweite Substrat 106 mit den daran befestigten zweiten vertikalen Leistungstransistorchips 116 vertikal auf das erste Substrat 102 mit den daran befestigten ersten vertikalen Leistungstransistorchips 114 ausgerichtet ist, so dass die strukturierte zweite Metallisierung 108 des zweiten Substrats 106 der strukturierten ersten Metallisierung 104 des ersten Substrats 102 gegenüberliegt.
  • Nach dem vertikalen Ausrichten des ersten und des zweiten Substrats 102, 106 ist das Source-Pad 122 des ersten vertikalen Leistungstransistorchips 114 über erste Chip-Abstandshalter 122 elektrisch mit der ersten Insel 124 der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106 verbunden und das Source-Pad 132 des zweiten vertikalen Leistungstransistorchips 116 ist über zweite Chip-Abstandshalter 132 elektrisch mit der ersten Insel 120 der strukturierten ersten Metallisierung 104 des ersten Substrats 102 verbunden. Die anderen hier beschriebenen Abstandshalterverbindungen werden ebenfalls nach dem vertikalen Ausrichten des ersten und zweiten Substrats 102, 106 hergestellt. Die Drahtbondverbindungen 180, 198 werden vor dem vertikalen Ausrichten des ersten und zweiten Substrats 102, 106 hergestellt. Ebenfalls vor dem vertikalen Ausrichten des ersten und zweiten Substrats 102, 106 können die ersten vertikalen Leistungstransistorchips 114, die am ersten Substrat 102 befestigt sind, und die zweiten vertikalen Leistungstransistorchips 116, die am zweiten Substrat 106 befestigt sind, separat getestet werden. Wenn einer oder mehrere der vertikalen Leistungstransistorchips 114 (116), die an einem der Substrate 102 (106) befestigt sind, den Test nicht bestanden haben und alle vertikalen Leistungstransistorchips 116 (114), die an dem anderen Substrat 106 (102) befestigt sind, den Test bestanden haben, können die vertikalen Leistungstransistorchips 114 (116), die an dem Substrat 102 (106) mit einem oder mehreren fehlerhaften vertikalen Leistungstransistorchips befestigt sind, ersetzt werden, ohne dass die vertikalen Leistungstransistorchips 116 (114), die an dem Substrat 106 (102) ohne fehlerhafte vertikale Leistungstransistorchips befestigt sind, ersetzt werden.
  • In den 2, 4A und 4B zeigen die kleineren gestrichelten Rechtecke an, wo die an einem Substrat 102 (104) angebrachten Nicht-Chip-Abstandshalter 166, 168, 170, 176, 188, 192, 210 mit dem anderen Substrat 104 (102) in Kontakt stehen. In ähnlicher Weise zeigen die größeren gestrichelten Rechtecke an, wo die am Source Pad 124 (132) einer Gruppe von vertikalen Transistorchips 114 (116) angebrachten Abstandshalter 126, 124 das gegenüberliegende Substrat 102 (104) berühren. Die Abstandshalter 126, 134, 166, 168, 170, 176, 188, 192, 210 können z. B. AlSiC aufweisen, das eine Aluminiummatrix mit Siliziumkarbidpartikeln ist und bei dem AlSiC eine sehr schlechte Lötmittelbenetzung aufweist. Andere thermisch und elektrisch leitende Materialien können für die Abstandshalter 126, 134, 166, 168, 170, 176, 188, 192, 210 verwendet werden.
  • Die einander gegenüberliegenden Substrat-Metallisierungen 104, 108 können strukturiert sein, um unterschiedliche Layouts des ersten und zweiten vertikalen Leistungstransistorchips 114, 116 zu ermöglichen. In 2 sind beispielsweise die ersten vertikalen Leistungstransistorchips 114 in einer ersten Reihe R1 und die zweiten vertikalen Leistungstransistorchips 116 in einer zweiten Reihe zwischen gegenüberliegenden Kanten des Leistungsmoduls 100 angeordnet.
  • 5 zeigt eine zerlegte Ansicht einer anderen Ausführungsform eines Leistungsmoduls 300 vor dem Ausrichten des Substrats und dem Formgießen. 6A ist eine Draufsicht auf das erste Substrat 102, das in dem Leistungsmodul 300 von 5 enthalten ist, jedoch ohne die ersten Chip-Abstandshalter 126, um eine ungehinderte Sicht auf die Source-Pads 122 der ersten vertikalen Leistungstransistorchips 114 bereitzustellen. 6B ist eine Draufsicht auf das zweite Substrat 106, das in dem Leistungsmodul 300 von 5 enthalten ist, jedoch ohne die zweiten Chip-Abstandshalter 134, um eine ungehinderte Sicht auf die Source-Pads 132 der zweiten vertikalen Leistungstransistorchips 116 bereitzustellen. Die in 5 gezeigte Ausführungsform ähnelt der in 2 gezeigten Ausführungsform, jedoch mit einem anderen Layout für die strukturierten Substrat-Metallisierungen 104, 108, die einander gegenüberliegen.
  • In 5 ragt die Insel 194 der strukturierten ersten Metallisierung 104 des ersten Substrats 102, die die Gate-Signalverbindung zu den ersten vertikalen Leistungstransistorchips 114 bereitstellt, in eine Aussparung 302 in der ersten Insel 120 der strukturierten ersten Metallisierung 104 des ersten Substrats 102. Die Drahtbondverbindungen 196 zum Gate-Pad 198 der ersten vertikalen Leistungstransistorchips 114 überspannen die Aussparung 302 in der ersten Insel 120 der strukturierten ersten Metallisierung 104 des ersten Substrats 102.
  • Getrennt oder in Kombination kann sich die Insel 178 der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106, die die Gate-Signalverbindung zu den zweiten vertikalen Leistungstransistorchips 116 bereitstellt, zwischen der ersten und zweiten Insel 124, 144 der strukturierten zweiten Metallisierung 108 des zweiten Substrats 104 und zwischen der ersten und dritten Insel 124, 148 der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106 erstrecken. Im Falle einer Leistungselektronikvorrichtung mit Halbbrücke, die in dem Leistungsmodul 300 enthalten ist, liegt die erste Insel 124 der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106 auf einem negativen (Low-Side-) Gleichstrom-Eingangspotential und die zweite und dritte Insel 144, 148 der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106 auf einem positiven (High-Side-) Gleichstrom-Eingangspotential.
  • Bei der in den 5, 6A und 6B dargestellten Chipanordnung werden die ersten vertikalen Leistungstransistorchips 114 auf einer ersten Seite von der ersten Untergruppe 140 der zweiten vertikalen Leistungstransistorchips 116 flankiert und auf einer zweiten Seite gegenüber der ersten Seite von der zweiten Untergruppe 146 der zweiten vertikalen Leistungstransistorchips 116 flankiert. Das heißt, zwischen gegenüberliegenden ersten und zweiten Kanten 304, 306 des Leistungsmoduls 300 kann die erste Teilmenge 140 der zweiten vertikalen Leistungstransistorchips 116 zwischen der ersten Kante 304 und den ersten vertikalen Leistungstransistorchips 114 und die zweite Teilmenge 146 der zweiten vertikalen Leistungstransistorchips 116 zwischen der zweiten Kante 306 und den ersten vertikalen Leistungstransistorchips 114 angeordnet sein.
  • 7 zeigt eine zerlegte Ansicht einer anderen Ausführungsform eines Leistungsmoduls 400 vor dem Ausrichten des Substrats und dem Formgießen. 8 zeigt eine Querschnittsansicht des Leistungsmoduls 400 entlang der in 7 mit B-B' bezeichneten Linie nach dem Ausrichten des Substrats, aber vor dem Formgießen. Die in 7 gezeigte Ausführungsform ähnelt der in 5 gezeigten Ausführungsform, wobei jedoch einige Leistungs- und Signalstifte 152, 184, 200, 202 am ersten Substrat 102 und andere Leistungs- und Signalstifte 154, 158, 162, 172, 204, 206 am zweiten Substrat 106 befestigt sind. Dementsprechend werden keine Abstandshalter benötigt, um Leistungs- und Signalverbindungen zwischen den Substraten 102, 106 bereitzustellen, da die Leistungs- und Signalverbindungen für die zweiten vertikalen Leistungstransistorchips 116 durch entsprechende Leistungs- und Signalstifte 154, 158, 162, 172, 204, 206 bereitgestellt werden, die am zweiten Substrat 106 angebracht sind.
  • Die einzigen Abstandshalter, die in den 7 und 8 verwendet werden, sind die ersten Chip-Abstandshalter 126 zur elektrischen Verbindung der ersten vertikalen Leistungstransistorchips 114 mit der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106 und die zweiten Chip-Abstandshalter 134 zur elektrischen Verbindung der zweiten vertikalen Leistungstransistorchips 116 mit der strukturierten ersten Metallisierung 104 des ersten Substrats 102. Die in den 7 und 8 gezeigte Modulkonfiguration mit reduzierter Verwendung von Abstandshaltern senkt die Schleifeninduktivität weiter, was zu einer geringeren Streuinduktivität führt. Durch den Wegfall der Abstandshalter für die Strom- und Signalanschlüsse wird auch zusätzliche Chipfläche verfügbar. Darüber hinaus bleibt die Modulkontur (Pin-Out, Formkörper usw.) unberührt.
  • In den 7 und 8 ist der erste Gleichstromanschluss 154 mit der dritten Insel 148 der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106 verbunden, und der zweite Gleichstromanschluss 158 ist mit der zweiten Insel 144 der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106 verbunden. Der dritte Gleichstromanschluss 162 ist mit der ersten Insel 124 der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106 verbunden. Dementsprechend werden keine Abstandshalter benötigt, um die positiven (High-Side) und negativen (Low-Side) Gleichstrom-Eingangspotentiale zum zweiten Substrat 106 zu bringen. Der dritte Gleichstromanschluss 162 kann beispielsweise zwischen den ersten und zweiten Gleichstromanschlüssen 154, 158 eingefügt sein.
  • Auch in den 7 und 8 ist der Gate-Anschlusspunkt 172 für den zweiten vertikalen Leistungstransistorchip 116 mit einer Gate-Insel 178 der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106 verbunden. Drahtbondverbindungen 180 verbinden die Gate-Insel 178 der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106 elektrisch mit dem Gate-Pad 182 jedes zweiten vertikalen Leistungstransistorchips 116. Dementsprechend werden keine Abstandshalter benötigt, um den Gate-Signaleingang für die zweiten vertikalen Leistungstransistorchips 116 an das zweite Substrat 106 zu bringen. Die Anschlüsse 204, 206 zum Erfassen der positiven (High-Side) und negativen (Low-Side) Gleichstrom-Eingangspotentiale können ebenfalls an den jeweiligen Inseln 144, 402 der strukturierten zweiten Metallisierung 108 des zweiten Substrats 106 angebracht sein. Dementsprechend werden keine Abstandshalter benötigt, um die erfassten positiven (High-Side) und negativen (Low-Side) Gleichstrom-Eingangspotentiale zum ersten Substrat 102 zu bringen.
  • 9 zeigt sowohl ein Schaltungsschema einer beispielhaften Halbbrücke, die durch ein Paar der ersten und zweiten vertikalen Leistungstransistorchips 114, 116 gebildet wird, als auch eine entsprechende Modulquerschnittsansicht für die Halbbrückenimplementierung, jedoch ohne die Formmasse 150, um eine ungehinderte Sicht auf die Substrate 102, 106 und die vertikalen Leistungstransistorchips 114, 116 bereitzustellen. Der Strompfad von der High-Side (DC+) zur Phase durch den zweiten vertikalen Leistungstransistorchip 116 ist durch einen nach oben gerichteten gestrichelten Pfeil gekennzeichnet, während der Strompfad von der Phase zur Low-Side (DC-) durch den ersten vertikalen Leistungstransistorchip 114 durch einen nach unten gerichteten gestrichelten Pfeil gekennzeichnet ist. Die hier beschriebenen Ausführungen des Leistungsmoduls vermeiden zusätzliche Stromschleifen, was die Induktivität verringert.
  • 10 zeigt sowohl ein Schaltungsschema einer beispielhaften Halbbrücke, die durch ein Paar des ersten und zweiten vertikalen Leistungstransistorchips 114, 116 gebildet wird, als auch eine entsprechende Modulquerschnittsansicht für die Halbbrückenimplementierung, jedoch ohne die Formmasse 150, um eine ungehinderte Sicht auf die Substrate 102, 106 und die vertikalen Leistungstransistorchips 114, 116 bereitzustellen. Die in 10 gezeigte Ausführungsform ähnelt der in 9 gezeigten. In 10 werden für die ersten und zweiten vertikalen Leistungstransistorchips 114, 116 unterschiedliche Chipkonfigurationen verwendet. Der zweite (High-Side) vertikale Leistungstransistorchip 116 hat ein Source-Pad 132 und ein Gate-Pad 182 auf der Vorderseite des Chips 116 und ein Drain-Pad 142 auf der Rückseite des Chips. Der erste (Low-Side) vertikale Leistungstransistorchip 114 hat ein Drain-Pad 118 und ein Gate-Pad 198 auf der Vorderseite des Chips 114 und ein Source-Pad 122 auf der Rückseite des Chips. Die Umkehrung der Source- und Drain-Pad-Anordnung auf diese Weise für den ersten (Low-Side) vertikalen Leistungstransistorchip 114 vereinfacht das Layout der strukturierten ersten und zweiten Metallisierungen 104, 108 und vermeidet gleichzeitig zusätzliche Stromschleifen.
  • 11 zeigt eine Modulquerschnittsansicht eines beispielhaften Halbbrücken-Leistungsmoduls, das durch ein Paar des ersten und zweiten vertikalen Leistungstransistorchips 114, 116 gebildet wird, jedoch ohne die Formmasse 150, um einen ungehinderten Blick auf die Substrate 102, 106 und die vertikalen Leistungstransistorchips 114, 116 bereitzustellen. Die in 11 gezeigte Modulvariante ähnelt der in 9 gezeigten Modulvariante. In 11 weist das erste (obere) Substrat 102 nur die strukturierte erste Metallisierung 104 auf (kein Isolierkörper 103 mit gegenüberliegender metallisierter Seite 11). In diesem Fall können die strukturierte erste Metallisierung 104, die als Leiterrahmen ausgeführt sein kann, und das erste (obere) Substrat 102 in eine Formmasse oder ein anderes elektrisch isolierendes Material eingebettet sein oder nicht. Wenn das erste (obere) Substrat 102 in eine Formmasse oder ein anderes elektrisch isolierendes Material eingebettet ist, erfolgt die Hauptwärmeableitung für alle vertikalen Leistungstransistorchips 114, 116 durch die Unterseite (einseitige Kühlung) des Leistungsmoduls über das zweite (untere) Substrat 106.
  • Obwohl die vorliegende Offenbarung nicht so begrenzt ist, zeigen die folgenden nummerierten Beispiele einen oder mehrere Aspekte der Offenbarung.
  • Beispiel 1. Ein Leistungsmodul, das aufweist: ein erstes Substrat, das eine strukturierte erste Metallisierung aufweist; ein zweites Substrat, das vertikal mit dem ersten Substrat ausgerichtet ist und eine strukturierte zweite Metallisierung aufweist, die der strukturierten ersten Metallisierung gegenüberliegt; eine erste Vielzahl von vertikalen Leistungstransistorchips mit einem Drain-Pad, das an einer ersten Insel der strukturierten ersten Metallisierung angebracht ist, und einem Source-Pad, das über eine erste Vielzahl von Abstandshaltern elektrisch mit einer ersten Insel der strukturierten zweiten Metallisierung verbunden ist; und eine zweite Vielzahl von vertikalen Leistungstransistorchips mit einem Source-Pad, das elektrisch mit der ersten Insel der strukturierten ersten Metallisierung über eine zweite Vielzahl von Abstandshaltern verbunden ist, wobei eine erste Teilmenge der zweiten Vielzahl von vertikalen Leistungstransistorchips ein Drain-Pad aufweist, das an einer zweiten Insel der strukturierten zweiten Metallisierung angebracht ist, und eine zweite Teilmenge der zweiten Vielzahl von vertikalen Leistungstransistorchips ein Drain-Pad aufweist, das an einer dritten Insel der strukturierten zweiten Metallisierung angebracht ist.
  • Beispiel 2. Das Leistungsmodul nach Beispiel 1, wobei die strukturierte erste Metallisierung eine zusätzliche Insel aufweist, und wobei Drahtbondverbindungen zwischen der zusätzlichen Insel der strukturierten ersten Metallisierung und einem Gate-Pad der ersten Vielzahl von vertikalen Leistungstransistorchips gebildet sind.
  • Beispiel 3. Das Leistungsmodul nach Beispiel 2, wobei die zusätzliche Insel der strukturierten ersten Metallisierung in eine Aussparung in der ersten Insel der strukturierten ersten Metallisierung hineinragt, und wobei die Drahtbondverbindungen die Aussparung überspannen.
  • Beispiel 4. Das Leistungsmodul nach einem der Beispiele 1 bis 3, wobei die strukturierte zweite Metallisierung mindestens eine erste zusätzliche Insel aufweist, und wobei erste Drahtbondverbindungen zwischen der mindestens einen ersten zusätzlichen Insel der strukturierten zweiten Metallisierung und einem Gate-Pad der zweiten Vielzahl von vertikalen Leistungstransistorchips ausgebildet sind.
  • Beispiel 5. Das Leistungsmodul nach Beispiel 4, das ferner aufweist: einen ersten Gate-Anschlusspunkt, der an einer ersten zusätzlichen Insel der strukturierten ersten Metallisierung angebracht ist; und einen ersten zusätzlichen Abstandshalter, der die erste zusätzliche Insel der strukturierten ersten Metallisierung mit der ersten zusätzlichen Insel der strukturierten zweiten Metallisierung elektrisch verbindet.
  • Beispiel 6. Das Leistungsmodul nach Beispiel 5, das ferner aufweist: einen zweiten Gate-Anschlusspunkt, der an einer zweiten zusätzlichen Insel der strukturierten ersten Metallisierung angebracht ist; einen zweiten zusätzlichen Abstandshalter, der die zweite zusätzliche Insel der strukturierten ersten Metallisierung mit einer zweiten zusätzlichen Insel der strukturierten zweiten Metallisierung elektrisch verbindet; einen dritten zusätzlichen Abstandshalter, der die zweite zusätzliche Insel der strukturierten zweiten Metallisierung mit einer dritten zusätzlichen Insel der strukturierten ersten Metallisierung elektrisch verbindet; und zweite Drahtbondverbindungen zwischen der dritten zusätzlichen Insel der strukturierten ersten Metallisierung und einem Gate-Pad der ersten Vielzahl von vertikalen Leistungstransistorchips.
  • Beispiel 7. Das Leistungsmodul nach einem der Beispiele 4 bis 6, wobei sich die mindestens eine erste zusätzliche Insel der strukturierten zweiten Metallisierung zwischen der ersten Insel und der zweiten Insel der strukturierten zweiten Metallisierung und zwischen der ersten Insel und der dritten Insel der strukturierten zweiten Metallisierung erstreckt.
  • Beispiel 8. Das Leistungsmodul nach Beispiel 4, das ferner aufweist: einen ersten Gate-Anschlusspunkt, der an der mindestens einen ersten zusätzlichen Insel der strukturierten zweiten Metallisierung angebracht ist.
  • Beispiel 9. Das Leistungsmodul nach Beispiel 8, das ferner aufweist: einen zweiten Gate-Anschlusspunkt, der an einer zweiten zusätzlichen Insel der strukturierten ersten Metallisierung angebracht ist; und zweite Drahtbondverbindungen zwischen der zweiten zusätzlichen Insel der strukturierten ersten Metallisierung und einem Gate-Pad der ersten Vielzahl von vertikalen Leistungstransistorchips.
  • Beispiel 10. Das Leistungsmodul nach einem der Beispiele 1 bis 9, wobei die erste Vielzahl von vertikalen Leistungstransistorchips elektrisch parallel gekoppelt ist, um einen ersten Schalter einer Halbbrücke zu bilden, und wobei die zweite Vielzahl von vertikalen Leistungstransistorchips elektrisch parallel gekoppelt ist, um einen zweiten Schalter der Halbbrücke zu bilden.
  • Beispiel 11. Das Leistungsmodul nach Beispiel 10, das ferner aufweist: einen Wechselstromanschluss, der an der ersten Insel der strukturierten ersten Metallisierung angebracht ist; einen ersten Gleichstromanschluss, der an einer ersten zusätzlichen Insel der strukturierten ersten Metallisierung angebracht ist; einen zweiten Gleichstromanschluss, der an einer zweiten zusätzlichen Insel der strukturierten ersten Metallisierung angebracht ist, wobei der zweite Gleichstromanschluss auf demselben Potential wie der erste Gleichstromanschluss liegt; einen dritten Gleichstromanschluss, der an einer dritten zusätzlichen Insel der strukturierten ersten Metallisierung angebracht ist, wobei der dritte Gleichstromanschluss zwischen dem ersten und dem zweiten Gleichstromanschluss angeordnet ist und auf einem anderen Potential als der erste und der zweite Gleichstromanschluss liegt; mindestens einen ersten zusätzlichen Abstandshalter, der die erste zusätzliche Insel der strukturierten ersten Metallisierung elektrisch mit der zweiten Insel der strukturierten zweiten Metallisierung verbindet; mindestens einen zweiten zusätzlichen Abstandshalter, der die zweite zusätzliche Insel der strukturierten ersten Metallisierung elektrisch mit der dritten Insel der strukturierten zweiten Metallisierung verbindet; und mindestens einen dritten zusätzlichen Abstandshalter, der die dritte zusätzliche Insel der strukturierten ersten Metallisierung elektrisch mit der ersten Insel der strukturierten zweiten Metallisierung verbindet.
  • Beispiel 12. Das Leistungsmodul nach Beispiel 11, wobei der Wechselstromanschluss an der ersten Insel der strukturierten ersten Metallisierung an einem Ende des ersten Substrats angebracht ist, das dem des ersten, zweiten und dritten Gleichstromanschlusses gegenüberliegt.
  • Beispiel 13. Das Leistungsmodul nach Beispiel 11 oder 12, das ferner aufweist: einen ersten Gate-Anschlusspunkt, der an einer vierten zusätzlichen Insel der strukturierten ersten Metallisierung angebracht ist; einen vierten zusätzlichen Abstandshalter, der die vierte zusätzliche Insel der strukturierten ersten Metallisierung mit mindestens einer ersten zusätzlichen Insel der strukturierten zweiten Metallisierung elektrisch verbindet; und erste Drahtbondverbindungen, die zwischen der ersten zusätzlichen Insel der strukturierten zweiten Metallisierung und einem Gate-Pad der zweiten Vielzahl von vertikalen Leistungstransistorchips gebildet sind.
  • Beispiel 14. Das Leistungsmodul nach Beispiel 13, das ferner aufweist: einen zweiten Gate-Anschlusspunkt, der an einer fünften zusätzlichen Insel der strukturierten ersten Metallisierung angebracht ist; einen fünften zusätzlichen Abstandshalter, der die fünfte zusätzliche Insel der strukturierten ersten Metallisierung mit einer zweiten zusätzlichen Insel der strukturierten zweiten Metallisierung elektrisch verbindet; einen sechsten zusätzlichen Abstandshalter, der die zweite zusätzliche Insel der strukturierten zweiten Metallisierung mit einer sechsten zusätzlichen Insel der strukturierten ersten Metallisierung elektrisch verbindet; und zweite Drahtbondverbindungen zwischen der sechsten zusätzlichen Insel der strukturierten ersten Metallisierung und einem Gate-Pad der ersten Vielzahl von vertikalen Leistungstransistorchips.
  • Beispiel 15. Das Leistungsmodul nach Beispiel 10, das ferner aufweist: einen Wechselstromanschluss, der an der ersten Insel der strukturierten ersten Metallisierung angebracht ist; einen ersten Gleichstromanschluss, der an der zweiten Insel der strukturierten zweiten Metallisierung angebracht ist; einen zweiten Gleichstromanschluss, der an der dritten Insel der strukturierten zweiten Metallisierung angebracht ist, wobei der zweite Gleichstromanschluss auf demselben Potential wie der erste Gleichstromanschluss liegt; und einen dritten Gleichstromanschluss, der an der ersten Insel der strukturierten zweiten Metallisierung angebracht ist, wobei der dritte Gleichstromanschluss zwischen dem ersten und dem zweiten Gleichstromanschluss angeordnet ist und auf einem anderen Potential als der erste und der zweite Gleichstromanschluss liegt.
  • Beispiel 16. Das Leistungsmodul nach Beispiel 15, das ferner aufweist: einen ersten Gate-Anschlusspunkt, der an mindestens einer ersten zusätzlichen Insel der strukturierten zweiten Metallisierung angebracht ist; und erste Drahtbondverbindungen zwischen der mindestens einen ersten zusätzlichen Insel der strukturierten zweiten Metallisierung und einem Gate-Pad der zweiten Vielzahl von vertikalen Leistungstransistorchips.
  • Beispiel 17. Das Leistungsmodul nach Beispiel 16, das ferner aufweist: einen zweiten Gate-Anschlusspunkt, der an einer zweiten zusätzlichen Insel der strukturierten ersten Metallisierung angebracht ist; und zweite Drahtbondverbindungen zwischen der zweiten zusätzlichen Insel der strukturierten ersten Metallisierung und einem Gate-Pad der ersten Vielzahl von vertikalen Leistungstransistorchips.
  • Beispiel 18. Das Leistungsmodul nach einem der Beispiele 1 bis 17, wobei die erste Vielzahl von vertikalen Leistungstransistorchips SiC-Leistungs-MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistoren) aufweist, und wobei die zweite Vielzahl von vertikalen Leistungstransistorchips SiC-Leistungs-MOSFETs aufweist.
  • Beispiel 19. Das Leistungsmodul nach einem der Beispiele 1 bis 18, wobei das erste Substrat ein Direct-Bonded-Copper-Substrat, ein Active-Metal-Brazed-Substrat oder ein Isolated-Metal-Substrat ist, und wobei das zweite Substrat ein Direct-Bonded-Copper-Substrat, ein Active-Metal-Brazed-Substrat oder ein Isolated-Metal-Substrat ist.
  • Beispiel 20. Das Leistungsmodul nach einem der Beispiele 1 bis 19, wobei das erste Substrat und das zweite Substrat identische Flächen haben.
  • Beispiel 21. Das Leistungsmodul nach einem der Beispiele 1 bis 19, wobei die erste Vielzahl von vertikalen Leistungstransistorchips auf einer ersten Seite von der ersten Teilmenge der zweiten Vielzahl von vertikalen Leistungstransistorchips flankiert wird, und wobei die erste Vielzahl von vertikalen Leistungstransistorchips auf einer zweiten Seite gegenüber der ersten Seite von der zweiten Teilmenge der zweiten Vielzahl von vertikalen Leistungstransistorchips flankiert wird.
  • Beispiel 22. Das Leistungsmodul nach einem der Beispiele 1 bis 21, wobei zwischen gegenüberliegenden ersten und zweiten Kanten des Leistungsmoduls die erste Vielzahl von vertikalen Leistungstransistorchips in einer ersten Reihe und die zweite Vielzahl von vertikalen Leistungstransistorchips in einer zweiten Reihe angeordnet ist.
  • Beispiel 23. Das Leistungsmodul nach einem der Beispiele 1 bis 22, wobei zwischen gegenüberliegenden ersten und zweiten Rändern des Leistungsmoduls die erste Teilmenge der zweiten Vielzahl von Leistungstransistorchips zwischen dem ersten Rand und der ersten Vielzahl von Leistungstransistorchips angeordnet ist und die zweite Teilmenge der zweiten Vielzahl von Leistungstransistorchips zwischen dem zweiten Rand und der ersten Vielzahl von Leistungstransistorchips angeordnet ist.
  • Beispiel 24. Verfahren zur Herstellung eines Leistungsmoduls, wobei das Verfahren aufweist: Anbringen eines Drain-Pads einer ersten Vielzahl von vertikalen Leistungstransistorchips an einer ersten Insel einer strukturierten ersten Metallisierung eines ersten Substrats; Anbringen eines Drain-Pads einer ersten Teilmenge einer zweiten Vielzahl von vertikalen Leistungstransistorchips an einer zweiten Insel einer strukturierten zweiten Metallisierung eines zweiten Substrats; Anbringen eines Drain-Pads einer zweiten Teilmenge der zweiten Vielzahl von vertikalen Leistungstransistorchips an einer dritten Insel der strukturierten zweiten Metallisierung; vertikales Ausrichten des zweiten Substrats, an dem die zweite Vielzahl von vertikalen Leistungstransistorchips angebracht ist, mit dem ersten Substrat, an dem die erste Vielzahl von vertikalen Leistungstransistorchips angebracht ist, so dass die strukturierte zweite Metallisierung der strukturierten ersten Metallisierung gegenüberliegt; nach dem vertikalen Ausrichten, elektrisches Verbinden eines Source-Pads der ersten Vielzahl von vertikalen Leistungstransistorchips mit einer ersten Insel der strukturierten zweiten Metallisierung über eine erste Vielzahl von Abstandshaltern und elektrisches Verbinden eines Source-Pads der zweiten Vielzahl von vertikalen Leistungstransistorchips mit der ersten Insel der strukturierten ersten Metallisierung über eine zweite Vielzahl von Abstandshaltern.
  • Beispiel 25. Das Verfahren nach Beispiel 24, das ferner aufweist: vor dem vertikalen Ausrichten, getrenntes Testen der ersten Vielzahl von vertikalen Leistungstransistorchips, die an dem ersten Substrat angebracht sind, und der zweiten Vielzahl von vertikalen Leistungstransistorchips, die an dem zweiten Substrat angebracht sind; und wenn einer oder mehrere der vertikalen Leistungstransistorchips, die an einem der Substrate angebracht sind, das Testen nicht bestanden haben und alle vertikalen Leistungstransistorchips, die an dem anderen Substrat angebracht sind, das Testen bestanden haben, Ersetzen der vertikalen Leistungstransistorchips, die an dem Substrat angebracht sind, an welchem sich einer oder mehrere fehlerhafte vertikale Leistungstransistorchips befinden, ohne die vertikalen Leistungstransistorchips zu ersetzen, die an dem Substrat angebracht sind, an welchem sich keine fehlerhaften vertikalen Leistungstransistorchips befinden.
  • Begriffe wie „erster“, „zweiter“ und dergleichen werden verwendet, um verschiedene Elemente, Regionen, Abschnitte usw. zu beschreiben, und sind auch nicht als einschränkend zu verstehen. Gleiche Begriffe beziehen sich in der gesamten Beschreibung auf gleiche Elemente.
  • Wie hierin verwendet, sind die Begriffe „mit“, „enthaltend“, „einschließend“, „umfassend“ und dergleichen offene Begriffe, die das Vorhandensein bestimmter Elemente oder Merkmale aufweisen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein“, „einer“ und „die“ schließen sowohl die Mehrzahl als auch die Einzahl ein, sofern aus dem Kontext nicht eindeutig etwas anderes hervorgeht.
  • Es ist davon auszugehen, dass die Merkmale der verschiedenen hier beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht ausdrücklich anders angegeben.
  • Obwohl hierin spezifische Ausführungsformen dargestellt und beschrieben wurden, werden Fachleute erkennen, dass die gezeigten und beschriebenen spezifischen Ausführungsformen durch eine Vielzahl alternativer und/oder äquivalenter Implementierungen ersetzt werden können, ohne dass dadurch der Anwendungsbereich der vorliegenden Erfindung verlassen wird. Die vorliegende Anmeldung soll alle Anpassungen oder Variationen der hierin beschriebenen spezifischen Ausführungsformen abdecken. Daher soll die vorliegende Erfindung nur durch die Ansprüche und deren Äquivalente eingeschränkt werden.

Claims (20)

  1. Ein Leistungsmodul, das aufweist: ein erstes Substrat, das eine strukturierte erste Metallisierung aufweist; ein zweites Substrat, das vertikal auf das erste Substrat ausgerichtet ist und eine strukturierte zweite Metallisierung aufweist, die der strukturierten ersten Metallisierung gegenüberliegt; eine erste Vielzahl von vertikalen Leistungstransistorchips mit einem Drain-Pad, das an einer ersten Insel der strukturierten ersten Metallisierung angebracht ist, und einem Source-Pad, das über eine erste Vielzahl von Abstandshaltern elektrisch mit einer ersten Insel der strukturierten zweiten Metallisierung verbunden ist; und eine zweite Vielzahl von vertikalen Leistungstransistorchips mit einem Source-Pad, das über eine zweite Vielzahl von Abstandshaltern elektrisch mit der ersten Insel der strukturierten ersten Metallisierung verbunden ist, wobei eine erste Teilmenge der zweiten Vielzahl von vertikalen Leistungstransistorchips ein Drain-Pad aufweist, das mit einer zweiten Insel der strukturierten zweiten Metallisierung verbunden ist, und eine zweite Teilmenge der zweiten Vielzahl von vertikalen Leistungstransistorchips ein Drain-Pad aufweist, das mit einer dritten Insel der strukturierten zweiten Metallisierung verbunden ist.
  2. Leistungsmodul nach Anspruch 1, wobei die strukturierte erste Metallisierung eine Gate-Insel aufweist, und wobei Drahtbondverbindungen zwischen der Gate-Insel der strukturierten ersten Metallisierung und einem Gate-Pad der ersten Vielzahl von vertikalen Leistungstransistorchips gebildet sind.
  3. Leistungsmodul nach Anspruch 1 oder 2, wobei die strukturierte zweite Metallisierung mindestens eine Gate-Insel aufweist, und wobei erste Drahtbondverbindungen zwischen der mindestens einen Gate-Insel der strukturierten zweiten Metallisierung und einem Gate-Pad der zweiten Vielzahl von vertikalen Leistungstransistorchips ausgebildet sind.
  4. Das Leistungsmodul nach Anspruch 3, das ferner aufweist: einen ersten Gate-Anschlusspunkt, der an einer ersten zusätzlichen Insel der strukturierten ersten Metallisierung angebracht ist; und einen ersten zusätzlichen Abstandshalter, der die erste zusätzliche Insel der strukturierten ersten Metallisierung mit der mindestens einen Gate-Insel der strukturierten zweiten Metallisierung elektrisch verbindet.
  5. Leistungsmodul nach Anspruch 4, das ferner aufweist: einen zweiten Gate-Anschlusspunkt, der an einer zweiten zusätzlichen Insel der strukturierten ersten Metallisierung angebracht ist; einen zweiten zusätzlichen Abstandshalter, der die zweite zusätzliche Insel der strukturierten ersten Metallisierung mit einer ersten zusätzlichen Insel der strukturierten zweiten Metallisierung elektrisch verbindet; einen dritten zusätzlichen Abstandshalter, der die erste zusätzliche Insel der strukturierten zweiten Metallisierung mit einer Gate-Insel der strukturierten ersten Metallisierung elektrisch verbindet; und zweite Drahtbondverbindungen zwischen der Gate-Insel der strukturierten ersten Metallisierung und einem Gate-Pad der ersten Vielzahl von vertikalen Leistungstransistorchips.
  6. Leistungsmodul nach einem der Ansprüche 3 bis 5, wobei sich die mindestens eine Gate-Insel der strukturierten zweiten Metallisierung zwischen der ersten Insel und der zweiten Insel der strukturierten zweiten Metallisierung und zwischen der ersten Insel und der dritten Insel der strukturierten zweiten Metallisierung erstreckt.
  7. Leistungsmodul nach einem der Ansprüche 3 bis 6, das ferner aufweist: einen ersten Gate-Anschlusspunkt, der an der mindestens einen Gate-Insel der strukturierten zweiten Metallisierung angebracht ist.
  8. Leistungsmodul nach Anspruch 7, das ferner aufweist: einen zweiten Gate-Anschlusspunkt, der an einer Gate-Insel der strukturierten ersten Metallisierung angebracht ist; und zweite Drahtbondverbindungen zwischen der Gate-Insel der strukturierten ersten Metallisierung und einem Gate-Pad der ersten Vielzahl von vertikalen Leistungstransistorchips.
  9. Leistungsmodul nach einem der vorhergehenden Ansprüche, wobei die erste Vielzahl von vertikalen Leistungstransistorchips elektrisch parallel geschaltet ist, um einen ersten Schalter einer Halbbrücke zu bilden, und wobei die zweite Vielzahl von vertikalen Leistungstransistorchips elektrisch parallel geschaltet ist, um einen zweiten Schalter der Halbbrücke zu bilden.
  10. Leistungsmodul nach Anspruch 9, das ferner aufweist: einen Wechselstromanschluss, der an der ersten Insel der strukturierten ersten Metallisierung angebracht ist; einen ersten Gleichstromanschluss, der an einer ersten zusätzlichen Insel der strukturierten ersten Metallisierung angebracht ist; einen zweiten Gleichstromanschluss, der an einer zweiten zusätzlichen Insel der strukturierten ersten Metallisierung angebracht ist, wobei der zweite Gleichstromanschluss auf demselben Potential wie der erste Gleichstromanschluss liegt; einen dritten Gleichstromanschluss, der an einer dritten zusätzlichen Insel der strukturierten ersten Metallisierung angebracht ist, wobei der dritte Gleichstromanschluss zwischen dem ersten und dem zweiten Gleichstromanschluss angeordnet ist und auf einem anderen Potential als der erste und der zweite Gleichstromanschluss liegt; mindestens einen ersten zusätzlichen Abstandshalter, der die erste zusätzliche Insel der strukturierten ersten Metallisierung elektrisch mit der zweiten Insel der strukturierten zweiten Metallisierung verbindet; mindestens einen zweiten zusätzlichen Abstandshalter, der die zweite zusätzliche Insel der strukturierten ersten Metallisierung elektrisch mit der dritten Insel der strukturierten zweiten Metallisierung verbindet; und mindestens einen dritten zusätzlichen Abstandshalter, der die dritte zusätzliche Insel der strukturierten ersten Metallisierung mit der ersten Insel der strukturierten zweiten Metallisierung elektrisch verbindet.
  11. Leistungsmodul nach Anspruch 10, das ferner aufweist: einen ersten Gate-Anschlusspunkt, der an einer vierten zusätzlichen Insel der strukturierten ersten Metallisierung angebracht ist; einen vierten zusätzlichen Abstandshalter, der die vierte zusätzliche Insel der strukturierten ersten Metallisierung mit mindestens einer Gate-Insel der strukturierten zweiten Metallisierung elektrisch verbindet; und einen vierten zusätzlichen Abstandshalter, der die vierte zusätzliche Insel der strukturierten ersten Metallisierung mit mindestens einer Gate-Insel der strukturierten zweiten Metallisierung elektrisch verbindet; und erste Drahtbondverbindungen, die zwischen der mindestens einen Gate-Insel der strukturierten zweiten Metallisierung und einem Gate-Pad der zweiten Vielzahl von vertikalen Leistungstransistorchips gebildet sind.
  12. Leistungsmodul nach Anspruch 11, das ferner aufweist: einen zweiten Gate-Anschlusspunkt, der an einer fünften zusätzlichen Insel der strukturierten ersten Metallisierung angebracht ist; einen fünften zusätzlichen Abstandshalter, der die fünfte zusätzliche Insel der strukturierten ersten Metallisierung mit einer zweiten zusätzlichen Insel der strukturierten zweiten Metallisierung elektrisch verbindet; einen sechsten zusätzlichen Abstandshalter, der die zweite zusätzliche Insel der strukturierten zweiten Metallisierung elektrisch mit einer Gate-Insel der strukturierten ersten Metallisierung verbindet; und zweite Drahtbondverbindungen zwischen der Gate-Insel der strukturierten ersten Metallisierung und einem Gate-Pad der ersten Vielzahl von vertikalen Leistungstransistorchips.
  13. Leistungsmodul nach einem der Ansprüche 9 bis 12, das ferner aufweist: einen ersten Gate-Anschlusspunkt, der an mindestens einer Gate-Insel der strukturierten zweiten Metallisierung angebracht ist; und erste Drahtbondverbindungen zwischen der mindestens einen Gate-Insel der strukturierten zweiten Metallisierung und einem Gate-Pad der zweiten Vielzahl von vertikalen Leistungstransistorchips.
  14. Leistungsmodul nach Anspruch 13, das ferner aufweist: einen zweiten Gate-Anschlusspunkt, der an einer Gate-Insel der strukturierten ersten Metallisierung angebracht ist; und zweite Drahtbondverbindungen zwischen der Gate-Insel der strukturierten ersten Metallisierung und einem Gate-Pad der ersten Vielzahl von vertikalen Leistungstransistorchips.
  15. Leistungsmodul nach einem der Ansprüche 9 bis 14, das ferner aufweist: einen Wechselstromanschluss, der an der ersten Insel der strukturierten ersten Metallisierung angebracht ist; einen ersten Gleichstromanschluss, der an der zweiten Insel der strukturierten zweiten Metallisierung angebracht ist; einen zweiten Gleichstromanschluss, der an der dritten Insel der strukturierten zweiten Metallisierung angebracht ist, wobei der zweite Gleichstromanschluss auf demselben Potential wie der erste Gleichstromanschluss liegt; einen dritten Gleichstromanschluss, der an der ersten Insel der strukturierten zweiten Metallisierung angebracht ist, wobei der dritte Gleichstromanschluss zwischen dem ersten und dem zweiten Gleichstromanschluss angeordnet ist und auf einem anderen Potential als der erste und der zweite Gleichstromanschluss liegt.
  16. Leistungsmodul nach einem der vorhergehenden Ansprüche, wobei das erste Substrat und das zweite Substrat identische Flächen aufweisen.
  17. Leistungsmodul nach einem der vorhergehenden Ansprüche, wobei die erste Vielzahl von vertikalen Leistungstransistorchips auf einer ersten Seite von der ersten Teilmenge der zweiten Vielzahl von vertikalen Leistungstransistorchips flankiert wird, und wobei die erste Vielzahl von vertikalen Leistungstransistorchips auf einer zweiten Seite gegenüber der ersten Seite von der zweiten Teilmenge der zweiten Vielzahl von vertikalen Leistungstransistorchips flankiert wird.
  18. Leistungsmodul nach einem der vorhergehenden Ansprüche, wobei zwischen gegenüberliegenden ersten und zweiten Kanten des Leistungsmoduls die erste Teilmenge der zweiten Vielzahl von vertikalen Leistungstransistorchips zwischen der ersten Kante und der ersten Vielzahl von vertikalen Leistungstransistorchips angeordnet ist und die zweite Teilmenge der zweiten Vielzahl von vertikalen Leistungstransistorchips zwischen der zweiten Kante und der ersten Vielzahl von vertikalen Leistungstransistorchips angeordnet ist.
  19. Verfahren zur Herstellung eines Leistungsmoduls, wobei das Verfahren aufweist: Anbringen eines Drain-Pads einer ersten Vielzahl von vertikalen Leistungstransistorchips an einer ersten Insel einer strukturierten ersten Metallisierung eines ersten Substrats; Anbringen eines Drain-Pads einer ersten Teilmenge einer zweiten Vielzahl von vertikalen Leistungstransistorchips auf einer zweiten Insel einer strukturierten zweiten Metallisierung eines zweiten Substrats; Anbringen eines Drain-Pads einer zweiten Teilmenge der zweiten Vielzahl von vertikalen Leistungstransistorchips an einer dritten Insel der strukturierten zweiten Metallisierung; vertikales Ausrichten des zweiten Substrats, an dem die zweite Vielzahl von vertikalen Leistungstransistorchips angebracht ist, mit dem ersten Substrat, an dem die erste Vielzahl von vertikalen Leistungstransistorchips angebracht ist, so dass die strukturierte zweite Metallisierung der strukturierten ersten Metallisierung gegenüberliegt; nach dem vertikalen Ausrichten, elektrisches Verbinden eines Source-Pads der ersten Vielzahl von vertikalen Leistungstransistorchips mit einer ersten Insel der strukturierten zweiten Metallisierung über eine erste Vielzahl von Abstandshaltern und elektrisches Verbinden eines Source-Pads der zweiten Vielzahl von vertikalen Leistungstransistorchips mit der ersten Insel der strukturierten ersten Metallisierung über eine zweite Vielzahl von Abstandshaltern.
  20. Verfahren nach Anspruch 19, das ferner aufweist: vor dem vertikalen Ausrichten, getrenntes Testen der ersten Vielzahl von vertikalen Leistungstransistorchips, die an dem ersten Substrat angebracht sind, und der zweiten Vielzahl von vertikalen Leistungstransistorchips, die an dem zweiten Substrat angebracht sind; und wenn einer oder mehrere der an einem der Substrate angebrachten vertikalen Leistungstransistorchips die Prüfung nicht bestanden haben und alle an dem anderen Substrat angebrachten vertikalen Leistungstransistorchips die Prüfung bestanden haben, Ersetzen der an dem Substrat angebrachten vertikalen Leistungstransistorchips durch einen oder mehrere fehlerhafte vertikale Leistungstransistorchips, ohne die an dem Substrat angebrachten vertikalen Leistungstransistorchips ohne fehlerhafte vertikale Leistungstransistorchips zu ersetzen.
DE102023120393.2A 2022-08-05 2023-08-01 Ein leistungsmodul mit vertikal ausgerichteten ersten und zweiten substraten Pending DE102023120393A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/881,682 2022-08-05
US17/881,682 US20240047429A1 (en) 2022-08-05 2022-08-05 Power module having vertically aligned first and second substrates

Publications (1)

Publication Number Publication Date
DE102023120393A1 true DE102023120393A1 (de) 2024-02-08

Family

ID=89575368

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102023120393.2A Pending DE102023120393A1 (de) 2022-08-05 2023-08-01 Ein leistungsmodul mit vertikal ausgerichteten ersten und zweiten substraten

Country Status (3)

Country Link
US (1) US20240047429A1 (de)
CN (1) CN117525006A (de)
DE (1) DE102023120393A1 (de)

Also Published As

Publication number Publication date
US20240047429A1 (en) 2024-02-08
CN117525006A (zh) 2024-02-06

Similar Documents

Publication Publication Date Title
DE102014101261B4 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE102012213407A1 (de) Halbleiteranordnung
DE102012217624A1 (de) Niederinduktives Halbleitermodul
DE102014102364A1 (de) Mehrchipbaugruppe mit getrennten zwischenverbindungen zwischen chips
DE102015121524A1 (de) Integrierte Leistungsanordnung mit verringertem Formfaktor und verbesserter thermischer Dissipation
DE102014118836A1 (de) Halbleiterbauteil
DE212020000492U1 (de) Halbleiterbauteil
DE102015105821A1 (de) Vorrichtung mit mehreren Halbleiterchips und mehreren Trägern
DE102020109347A1 (de) Packungsstruktur für stromversorgungsgerät
DE102015121529A1 (de) Integrierte Leistungsanordnung mit gestapelten, einzeln gehäusten Leistungsbauelementen
DE112016003982T5 (de) Leistungsmodul, thermische dissipationsanordnung des leistungsmoduls und kontaktierungsverfahren des leistungsmoduls
DE112020006374T5 (de) Leistungsmodul mit verbesserten elektrischen und thermischen Charakteristiken
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat
DE102014101591A1 (de) Leistungstransistoranordnung und damit versehene Baugruppe
DE102020104225A1 (de) Halbleitermodul und Leistungswandler unter Verwendung desselben
DE202021004369U1 (de) Halbleitermodul
DE102015108909A1 (de) Anordnung mehrerer Leistungshalbleiterchips und Verfahren zur Herstellung derselben
DE102019112936A1 (de) Halbleitermodul
DE112021002452T5 (de) Halbleitermodul
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102017120753A1 (de) SMD-Package mit Oberseitenkühlung
DE102014112429A1 (de) Halbleiterpackage mit Mehrebenen-Chipblock
DE112021002942T5 (de) Halbleitermodul
DE102017108172A1 (de) SMD-Package