DE102023104971A1 - Gates von hybrid-finnen-vorrichtungen - Google Patents

Gates von hybrid-finnen-vorrichtungen Download PDF

Info

Publication number
DE102023104971A1
DE102023104971A1 DE102023104971.2A DE102023104971A DE102023104971A1 DE 102023104971 A1 DE102023104971 A1 DE 102023104971A1 DE 102023104971 A DE102023104971 A DE 102023104971A DE 102023104971 A1 DE102023104971 A1 DE 102023104971A1
Authority
DE
Germany
Prior art keywords
fin
width
gate
hybrid
dibl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102023104971.2A
Other languages
English (en)
Inventor
Yi-Juei LEE
Cheng-Tang Li
Huang-Chao Chang
Bi-Fen Wu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102023104971A1 publication Critical patent/DE102023104971A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Ein beispielhaftes Verfahren umfasst Empfangen eines Hybridfinnenvorrichtungslayouts für eine Hybridfinnenvorrichtung, die ein Gate aufweist, das über einem aktiven Einfinnenbereich und einem aktiven Mehrfinnenbereich angeordnet ist. Der aktive Einfinnenbereich und der aktive Mehrfinnenbereich erstrecken sich der Länge nach entlang einer ersten Richtung. Das Gate erstreckt sich der Länge nach entlang einer zweiten Richtung, die zweite Richtung ist von der ersten Richtung verschieden, und das Gate hat eine Breite entlang der ersten Richtung. Der aktive Einfinnenbereich und ein erster Teil des Gates bilden eine erste finnenbasierte Vorrichtung mit einer ersten elektrischen Eigenschaft. Der aktive Mehrfinnenbereich und ein zweiter Teil des Gates bilden eine zweite finnenbasierte Vorrichtung mit einer zweiten elektrischen Eigenschaft, die sich von der ersten elektrischen Eigenschaft unterscheidet. Das Verfahren umfasst weiterhin Abstimmen der Breite des Gates, um einen Unterschied zwischen der ersten elektrischen Eigenschaft und der zweiten elektrischen Eigenschaft zu verringern.

Description

  • Die vorliegende Anmeldung ist eine nicht vorläufige Anmeldung der US-Patentanmeldung Nr. 63/331,180 , eingereicht am 14. April 2022, und sie beansprucht die Priorität dieser Anmeldung, die durch Bezugnahme in die vorliegende Anmeldung aufgenommen wird.
  • HINTERGRUND
  • Die IC-Industrie (IC: integrierter Halbleiter-Schaltkreis) hat ein exponentielles Wachstum erfahren. Technologische Fortschritte bei IC-Materialien und -Designs haben Generationen von ICs hervorgebracht, wobei jede Generation kleinere und komplexere Schaltkreise als die vorhergehende Generation aufweist. Im Laufe der IC-Evolution hat die Funktionsdichte (d. h., die Anzahl von miteinander verbundenen Vorrichtungen je Chipfläche) im Allgemeinen zugenommen, während die Strukturgröße (d. h., die kleinste Komponente (oder Leitung), die mit einem Herstellungsverfahren erzeugt werden kann) abgenommen hat. Dieser Prozess der Verkleinerung bietet im Allgemeinen Vorteile durch die Erhöhung der Produktionsleistung und die Senkung der zugehörigen Kosten. Diese Verkleinerung hat aber auch die Komplexität der Bearbeitung und Herstellung von ICs erhöht, und damit diese Fortschritte realisiert werden können, sind ähnliche Entwicklungen bei der IC-Bearbeitung und -Herstellung erforderlich.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegende Offenbarung lässt sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind und nur zu Erläuterungszwecken verwendet werden. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • Die 1A-1C sind fragmentarische schematische Ansichten von Einfinnenvorrichtungen, in Teil- oder Vollansicht, gemäß verschiedenen Aspekten der vorliegenden Offenbarung.
    • Die 2A-2C sind fragmentarische schematische Ansichten von Mehrfinnenvorrichtungen, in Teil- oder Vollansicht, gemäß verschiedenen Aspekten der vorliegenden Offenbarung.
    • Die 3A-3C sind fragmentarische schematische Ansichten von Hybridfinnenvorrichtungen, in Teil- oder Vollansicht, gemäß verschiedenen Aspekten der vorliegenden Offenbarung.
    • Die 4-8 sind schematische Draufsichten eines Hybridfinnenvorrichtungslayouts, in Teil- oder Vollansicht, das einer Leistungsoptimierung unterzogen wird, um Hybridfinnenvorrichtungslayouts, in Teil- oder Vollansicht, gemäß verschiedenen Aspekten der vorliegenden Offenbarung zu erzeugen.
    • 9 ist ein Ablaufdiagramm eines Verfahrens zum Optimieren der Leistung einer Hybridfinnenvorrichtung gemäß verschiedenen Aspekten der vorliegenden Offenbarung.
    • 10 ist ein Diagramm der drain-induzierten Barrierenabsenkung (DIBL) (DIBL: drain-induced barrier lowering) von Mehrfinnenvorrichtungen als einer Funktion der DIBL von Einfinnenvorrichtungen gemäß verschiedenen Aspekten der vorliegenden Offenbarung.
    • 11A und 11B sind schematische Draufsichten von Hybridfinnenvorrichtungslayouts, in Teil- oder Vollansicht, die einer Leistungsoptimierung unterzogen werden, um modifizierte Hybridfinnenvorrichtungslayouts, in Teil- oder Vollansicht, gemäß verschiedenen Aspekten der vorliegenden Offenbarung zu erzeugen.
    • 12 ist ein vereinfachtes Blockschema eines Integrierter-Schaltkreis-Herstellungssystems (IC-Herstellungssystems) (IC: integrated circuit) zusammen mit einem IC-Herstellungsablauf, der mit dem IC-Herstellungssystem assoziiert ist, gemäß verschiedenen Aspekten der vorliegenden Offenbarung.
    • 13 ist ein vereinfachtes Blockschema eines Hybridfinnenvorrichtung-Optimierungssystems gemäß verschiedenen Aspekten der vorliegenden Offenbarung.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Offenbarung betrifft allgemein Halbleitervorrichtungen und betrifft insbesondere Hybridfinnenvorrichtungen sowie deren Design und/oder Herstellung.
  • Die nachstehende Offenbarung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element hergestellt werden können, sodass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus werden hier räumlich relative Begriffe, wie etwa „unterer“, „oberer“, „horizontaler“, „vertikaler“, „oberhalb“, „über“, „unterhalb“, „unter“, „nach oben“, „nach unten“, „oben“, „unten“ usw., sowie deren Ableitungen (z. B. die Adverbien „horizontal“, „nach unten“, „nach oben“ usw.) zum einfachen Beschreiben der Beziehung eines Elements zu einem anderen Element verwendet. Die räumlich relativen Begriffe sollen verschiedene Orientierungen der Vorrichtung abdecken, die die Elemente aufweist. Außerdem soll, wenn eine Anzahl oder ein Bereich von Anzahlen mit den Begriffen „etwa“, „ungefähr“, „im Wesentlichen“ und dergleichen beschrieben wird, der Begriff Anzahlen umfassen, die unter Berücksichtigung von naturgemäß während der Herstellung auftretenden Schwankungen innerhalb eines angemessenen Bereichs liegen, der von einem Fachmann verstanden wird. Zum Beispiel umfasst die Anzahl oder der Bereich von Anzahlen einen angemessenen Bereich, der die genannte Anzahl enthält, zum Beispiel innerhalb von ± 10 % der angegebenen Anzahl, basierend auf bekannten Herstellungstoleranzen, die mit der Herstellung eines Elements assoziiert sind, das eine mit der Anzahl assoziierte Eigenschaft aufweist. Zum Beispiel kann eine Materialschicht mit einer Dicke von „etwa 5 nm“ einen Abmessungsbereich von 4,5 nm bis 5,5 nm umfassen, wobei einem Fachmann bekannt sein dürfte, dass die mit dem Abscheiden der Materialschicht assoziierten Herstellungstoleranzen ± 10 % betragen. In einem weiteren Beispiel umfassen zwei Elemente, dahingehend beschrieben, dass sie „im Wesentlichen die gleiche“ Abmessung haben und/oder „im Wesentlichen“ in einer speziellen Richtung orientiert sind und/oder eine Konfiguration (z. B. „im Wesentlichen parallel“) aufweisen, Abmessungsdifferenzen zwischen den zwei Elementen und/oder leichte Orientierungsschwankungen der zwei Elemente, gegenüber der genau spezifizierten Orientierung, die sich naturgemäß, wenn auch nicht gewollt, aus Herstellungstoleranzen, die mit der Herstellung der zwei Elemente verbunden sind, ergeben können. Darüber hinaus können in der vorliegenden Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Hybridfinnenvorrichtungen weisen Gates auf, die sich über aktive Finnenbereiche mit verschiedenen Anzahlen von Finnen erstrecken. Zum Beispiel kann eine Hybridfinnenvorrichtung ein Gate aufweisen, das sich über einen aktiven Einfinnenbereich und einen aktiven Mehrfinnenbereich erstreckt. Ein erster Transistor kann aus dem Gate und dem aktiven Einfinnenbereich gebildet werden, und ein zweiter Transistor kann aus dem Gate und dem aktiven Mehrfinnenbereich gebildet werden. Da der erste Transistor und der zweite Transistor unterschiedliche Anzahlen von Finnen haben, haben der erste Transistor, der zweite Transistor und deren Elemente (z. B. jeweilige Gateteile, jeweilige Source/Drains, jeweilige Anzahl von Kanälen usw.) unterschiedliche Abmessungen, was dazu führen kann, dass der erste Transistor und der zweite Transistor verschiedene elektrische Eigenschaften und/oder Merkmale aufweisen. Unterschiede in den elektrischen Eigenschaften, wie etwa der drain-induzierten Barrierenabsenkung (DIBL) (DIBL: drain-induced barrier lowering), verschärfen sich, da die Vorrichtungsabmessungen mit immer kleiner werdenden IC-Technologieknoten (IC: integrated circuit) abnehmen. Herausforderungen bestehen nun darin, Hybridfinnenvorrichtungen so zu konfigurieren, dass deren Leistung, Dichte, Wirkungsgrad, Herstellungszeit, Herstellungskosten oder Kombinationen optimiert werden.
  • Die vorliegende Offenbarung geht diese Herausforderungen an, indem sie eine Breite eines Gates einer Hybridfinnenvorrichtung abstimmt, um Unterschiede in den elektrischen Eigenschaften von Transistoren der Hybridfinnenvorrichtung zu verringern. Bei einigen Ausführungsformen wird ein Teil des Gates, das einen Teil eines Einfinnentransistors und/oder eines Mehrfinnentransistors bildet, angepasst (z. B. vergrößert oder verkleinert), um dessen elektrische Leistungsfähigkeit zu verbessern. Bei einigen Ausführungsformen haben Transistoren der Hybridfinnenvorrichtung nach dem Abstimmen der Breite des Gates im Wesentlichen die gleichen elektrischen Eigenschaften, wie etwa die gleiche DIBL. Bei einigen Ausführungsformen werden unter Verwendung von Optical Proximity Correction-Regeln (OPC-Regeln) Breitenanpassungen an dem Gate durchgeführt. Eine Leistungsoptimierung von Hybridfinnenvorrichtungen, wie sie in dieser Offenbarung beschrieben wird, kann mit minimalen Änderungen nahtlos in bestehende IC-Herstellungsprozesse integriert werden. Verschiedene Ausführungsformen können verschiedene Vorzüge bieten und kein spezieller Vorzug ist für eine Ausführungsform erforderlich.
  • Die 1A-1C zeigen eine nicht-planare Vorrichtung 10A, die 2A-2C zeigen eine nicht-planare Vorrichtung 10B und die 3A-3C zeigen eine nicht-planare Vorrichtung 10C gemäß verschiedenen Aspekten der vorliegenden Offenbarung. 1A, 2A und 3A sind Draufsichten der nicht-planaren Vorrichtungen 10A-10C, in Teil- oder Vollansicht, gemäß verschiedenen Aspekten der vorliegenden Offenbarung. 1B, 2B und 3B sind Schnittansichten der nicht-planaren Vorrichtungen 10A-10C, in Teil- oder Vollansicht, jeweils entlang von Linien 1-1 der 1A, 2A und 3A gemäß verschiedenen Aspekten der vorliegenden Offenbarung. 1C, 2C und 3C sind Schnittansichten der nicht-planaren Vorrichtungen 10A-10C, in Teil- oder Vollansicht, jeweils entlang von Linien 2-2 der 1A, 2A und 3A gemäß verschiedenen Aspekten der vorliegenden Offenbarung. Die 1A-1C, die 2A-2C und die 3A-3C sind der Übersichtlichkeit halber vereinfacht worden, um die Erfindungsgedanken der vorliegenden Offenbarung besser verständlich zu machen. Zum Beispiel werden ähnliche Merkmale in den 1A-1C, den 2A-2C und den 3A-3C durch die gleichen Bezugszahlen gekennzeichnet. Zusätzliche Merkmale können in den nicht-planaren Vorrichtungen 10A-10C hinzugefügt werden, und einige der in dieser Offenbarung beschriebenen Merkmale können in anderen Ausführungsformen der nicht-planaren Vorrichtungen 10A-10C ersetzt, modifiziert oder weggelassen werden.
  • Die nicht-planaren Vorrichtungen 10A-10C umfassen aktive Finnenbereiche (OD-Bereiche) (Leitungen), wie etwa aktive Finnenbereiche 20A und/oder aktive Finnenbereiche 20B, und Gate-(Polysilizium)-Leitungen, wie etwa Gateleitungen 30A-30D. Die nicht-planaren Vorrichtungen 10A-10C können weiterhin Dummy-Finnenbereichsleitungen, wie etwa Dummy-Finnenbereiche 20C, aufweisen. Die aktiven Finnenbereiche 20A, die aktiven Finnenbereiche 20B und die Dummy-Finnenbereiche 20C sind im Wesentlichen parallel zueinander orientiert und erstrecken sich der Länge nach entlang der x-Richtung (d. h. die Länge ist entlang der x-Richtung, die Breite ist entlang der y-Richtung und die Höhe ist entlang der z-Richtung). Die Gateleitungen 30A-30D sind im Wesentlichen parallel zueinander orientiert und erstrecken sich der Länge nach entlang der y-Richtung (d. h. die Länge ist entlang der y-Richtung, die Breite ist entlang der x-Richtung und die Höhe ist entlang der z-Richtung). Bei einigen Ausführungsformen sind die Gateleitungen 30A-30D im Wesentlichen senkrecht zu den aktiven Finnenbereichen 20A, den aktiven Finnenbereichen 20B und den Dummy-Finnenbereichen 20C orientiert.
  • Die aktiven Finnenbereiche 20A und die aktiven Finnenbereiche 20B (auch als Finnen bezeichnet) sind elektrisch funktionsfähig und stellen aktive Finnen von elektrisch funktionsfähigen Vorrichtungen bereit. Die aktiven Finnenbereiche 20A weisen Halbleiterfinnen 40A und epitaxiale Source/Drains 45A auf, die darin angeordnet sind. Die aktiven Finnenbereiche 20B weisen Halbleiterfinnen 40B und epitaxiale Source/Drains 45B auf, die darin angeordnet sind. Die Halbleiterfinnen 40A und die Halbleiterfinnen 40B erstrecken sich von einem Substrat 50, wie etwa einem Halbleitersubstrat. Ein Source/Drain-Bereich und/oder ein epitaxialer Source/Drain können eine Source einer Vorrichtung, einen Drain einer Vorrichtung, oder eine Source und/oder einen Drain von mehreren Vorrichtungen bezeichnen.
  • Die Dummy-Finnenbereiche 20C (auch als Unterteilungsfinnen bezeichnet) sind dazwischen und trennen die aktiven Finnenbereiche 20A und die aktiven Finnenbereiche 20B, die aktive Finnenbereiche 20A, die aktiven Finnenbereiche 20B oder Kombinationen davon. Die Dummy-Finnenbereiche 20C sind elektrisch nicht funktionsfähig und stellen keine aktiven Finnen von elektrisch funktionsfähigen Vorrichtungen bereit. Die Dummy-Finnenbereiche 20C können Halbleiterfinnen und/oder dielektrische Finnen aufweisen. Die Dummy-Finnenbereiche 20C können Vorrichtungen und/oder Vorrichtungselemente elektrisch und/oder physisch isolieren. Die Dummy-Finnenbereiche 20C können die Formtreue bei der Strukturierung, die Gleichmäßigkeit von Vorrichtungen, die Herstellbarkeit von Vorrichtungen usw. verbessern. Bei einigen Ausführungsformen isolieren die Dummy-Finnenbereiche 20C Source/Drain-Bereiche von Mehrfinnenvorrichtungen gegenüber Source/Drain-Bereichen von Einfinnenvorrichtungen. Zum Beispiel können die Dummy-Finnenbereiche 20C ein nichtbeabsichtigtes Verschmelzen von epitaxialen Source/Drains von Mehrfinnenvorrichtungen (z. B. Zweifinnenvorrichtungen) und epitaxialen Source/Drains von Einfinnenvorrichtungen verhindern.
  • Die Gateleitungen 30A-30D sind aktive Gates, Dummy-Gates oder Kombinationen davon. Bei einigen Ausführungsformen sind die Gateleitung 30A und die Gateleitung 30B aktive Gates, die elektrisch funktionsfähig sind und Gates von elektrisch funktionsfähigen Vorrichtungen bereitstellen, und die Gateleitung 30C und die Gateleitung 30D sind Dummy-Gates, die elektrisch nicht funktionsfähig sind. Dummy-Gates können Vorrichtungen und/oder Vorrichtungselemente physisch und/oder elektrisch isolieren und die Formtreue bei der Strukturierung, die Gleichmäßigkeit von Vorrichtungen, die Herstellbarkeit von Vorrichtungen usw. verbessern. Bei einigen Ausführungsformen umfassen die Gateleitungen 30A-30D Gatestrukturen 60 mit einem Gatestapel (z. B. einer Gateelektrode 64, die über einem Gatedielektrikum 62 angeordnet ist) und Gate-Abstandshaltern 66, die entlang von Seitenwänden der Gatestapel angeordnet sind.
  • In den 1A-1C weist die nicht-planare Vorrichtung 10A Einfinnenvorrichtungen auf, die im Allgemeinen Vorrichtungen mit einem aktiven Finnenbereich bezeichnen. Zum Beispiel weist die nicht-planare Vorrichtung 10A einen oder mehrere Einfinnen-FinFETs auf. Ein beispielhafter Einfinnen-FinFET S wird aus einem jeweiligen aktiven Finnenbereich 20A und einem jeweiligen Teil der Gateleitung 30A gebildet. Ein Kanalbereich (C) des Einfinnen-FinFET S kann durch einen Teil einer jeweiligen Halbleiterfinne 40A gebildet werden, der sich zwischen Source/Drain-Bereichen (S/D) erstreckt, die durch die epitaxialen Source/Drains 45A bereitgestellt werden. Die Gateleitung 30A umschließt den Teil der jeweiligen Halbleiterfinne 40A in der y-z-Ebene, und die Gateleitung 30A ist über dem Kanalbereich und zwischen den epitaxialen Source/Drains 45A angeordnet. Die Gateleitung 30A kann so in den Kanalbereich der jeweiligen Halbleiterfinne 40A eingreifen, dass der Stromfluss durch den Kanalbereich und zwischen den epitaxialen Source/Drains 45A erleichtert wird.
  • In den 2A-2C weist die nicht-planare Vorrichtung 10B Mehrfinnenvorrichtungen auf, die im Allgemeinen Vorrichtungen mit zwei oder mehr aktiven Finnenbereichen bezeichnen. Zum Beispiel weist die nicht-planare Vorrichtung 10B einen oder mehrere Zweifinnen-FinFETs auf. Ein beispielhafter Zweifinnen-FinFET M wird aus zwei jeweiligen aktiven Finnenbereichen 20B und einem jeweiligen Teil der Gateleitung 30A gebildet. Kanalbereiche des Zweifinnen-FinFET M können durch Teile der jeweiligen Halbleiterfinnen 40B gebildet werden, die sich zwischen Source/Drain-Bereichen (S/D) erstrecken, die durch die epitaxialen Source/Drains 45B bereitgestellt werden. Die Gateleitung 30A umschließt die Teile der jeweiligen Halbleiterfinnen 40B in der y-z-Ebene, und die Gateleitung 30A ist über den Kanalbereichen und zwischen den epitaxialen Source/Drains 45B angeordnet. Die Gateleitung 30A kann so in die Kanalbereiche der jeweiligen Halbleiterfinnen 40B eingreifen, dass der Stromfluss durch die Kanalbereiche und zwischen den epitaxialen Source/Drains 45B erleichtert wird. Bei einigen Ausführungsformen werden die epitaxialen Source/Drains 45A durch epitaxiale Source/Drains eines ersten der zwei jeweiligen aktiven Finnenbereiche 20B, die mit epitaxialen Source/Drains eines zweiten der zwei jeweiligen aktiven Finnenbereiche 20B verschmolzen sind, bereitgestellt.
  • In den 3A-3C ist die nicht-planare Vorrichtung 10C eine Hybridfinnenvorrichtung, die Einfinnenvorrichtungen und Mehrfinnenvorrichtungen aufweist. Zum Beispiel umfasst die nicht-planare Vorrichtung 10C einen oder mehrere Zweifinnen-FinFETs, ähnlich dem Zweifinnen-FinFET M, und einen oder mehrere Einfinnen-FinFETs, ähnlich dem Einfinnen-FinFET S. Bei diesen Ausführungsformen sind die Gateleitungen 30A-30D für die Zweifinnen-FinFETs und die Einfinnen-FinFETs gemeinsam. Zum Beispiel kann ein Zweifinnen-FinFET aus zwei aktiven Finnenbereichen 20B und einem ersten Teil der Gateleitung 30A gebildet werden, und ein Einfinnen-FinFET kann aus einem aktiven Finnenbereich 20A und einem zweiten Teil der Gateleitung 30A gebildet werden. Bei einigen Ausführungsformen sind der erste Teil der Gateleitung 30A und der zweite Teil der Gateleitung 30A unterschiedlich konfiguriert, zum Beispiel mit unterschiedlichen Gateelektroden-Konfigurationen und/oder unterschiedlichen Gatedielektrikum-Konfigurationen. Bei einigen Ausführungsformen sind der erste Teil und der zweite Teil gleich konfiguriert, zum Beispiel mit den gleichen Gateelektroden-Konfigurationen und/oder den gleichen Gatedielektrikum-Konfigurationen. Bei einigen Ausführungsformen ist der erste Teil elektrisch von dem zweiten Teil isoliert.
  • In der nicht-planaren Vorrichtung 10C haben die Einfinnen-FinFETs, die Zweifinnen-FinFETs und die Unterteilungsfinnenstrukturen unterschiedliche physische Eigenschaften/Merkmale, wie zum Beispiel unterschiedliche Anzahlen von Finnen (und folglich unterschiedliche Anzahlen von Kanälen). Die Einfinnen-FinFETs, die Zweifinnen-FinFETs und die Unterteilungsfinnenstrukturen können auch unterschiedliche Finnenzwischenräume (d. h. Abstand zwischen direkt benachbarten Finnen), unterschiedliche Finnenabmessungen (z. B. Finnenbreiten entlang der y-Richtung), unterschiedliche epitaxiale Source/Drain-Abmessungen (z. B. epitaxiale Source/Drain-Volumen), andere Unterschiede in den physischen Eigenschaften oder Kombinationen davon haben. Manchmal tragen die Unterschiede in den physischen Eigenschaften zu Unterschieden in den elektrischen Eigenschaften/Merkmalen zwischen den Einfinnen-FinFETs und den Zweifinnen-FinFETs bei, wie etwa Unterschieden in der drain-induzierten Barrierenabsenkung (DIBL) (DIBL: drain-induced barrier lowering).
  • Die drain-induzierte Barrierenabsenkung (DIBL) ist ein Kurzkanaleffekt (SCE) (SCE: short channel effect), der auftritt, wenn die Kanallänge abnimmt. Sowohl Einfinnen-FinFETs als auch Zweifinnen-FinFETs weisen eine DIBL auf, und es ist beobachtet worden, dass bei Hybridfinnenvorrichtungen die DIBL von Einfinnen-FinFETs und die DIBL von Zweifinnen-FinFETs verschieden sind, wodurch die Leistung einer Hybridfinnenvorrichtung sich verschlechtern kann. In einigen Fällen können aufgrund der zwischen ihnen bestehenden Gateprofilunterschiede Einfinnen-FinFETs anfälliger für SCEs, wie etwa DIBL, sein als Zweifinnen-FinFETs. Da Einfinnen-FinFETs und Zweifinnen-FinFETs zum Beispiel unterschiedliche Finnenzwischenräume haben, können Gates von Einfinnen-FinFETs Einkerbungen aufweisen, die bei Gates von Zweifinnen-FinFETs selbst dort, wo die Gates aus einer gemeinsamen Gatestruktur gebildet werden, nicht auftreten (oder weniger verbreitet sind). Die vorliegende Offenbarung geht diese Herausforderungen an, indem sie Breiten der Gates anpasst/abstimmt, um Unterschiede in den elektrischen Eigenschaften, wie etwa DIBL, der Einfinnen-FinFETs und der Zweifinnen-FinFETs, die in dieser Offenbarung beschrieben werden, zu verringern. Bei einigen Ausführungsformen werden die Gatebreiten während eines Optical-Proximity-Correction-Prozesses (OPC-Prozesses) angepasst.
  • Die 4-8 sind schematische Draufsichten eines Hybridfinnenvorrichtungslayouts 100, in Teil- oder Vollansicht, das einer Leistungsoptimierung unterzogen wird, um Hybridfinnenvorrichtungslayouts mit einer besseren Leistung, in Teil- oder Vollansicht, gemäß verschiedenen Aspekten der vorliegenden Offenbarung zu erzeugen. Hybridfinnenvorrichtungen, die ein Hybridfinnenvorrichtungslayout 100-1 (4), ein Hybridfinnenvorrichtungslayout 100-2 (5), ein Hybridfinnenvorrichtungslayout 100-3 (6), ein Hybridfinnenvorrichtungslayout 100-4 (7) und ein Hybridfinnenvorrichtungslayout 100-5 (8) haben oder auf der Grundlage dieser Layouts hergestellt werden, weisen eine bessere Leistung im Vergleich zu Hybridfinnenvorrichtungen auf, die das Hybridfinnenlayout 100 haben und/oder auf der Grundlage dieses Layouts hergestellt werden. Wie in dieser Offenbarung beschrieben wird, umfasst die Leistungsoptimierung das Modifizieren von Gates des Hybridfinnenvorrichtungslayouts 100, um Unterschiede in der elektrischen Leistung von dessen Einfinnenvorrichtungen und Mehrfinnenvorrichtungen zu verringern. Zum Beispiel zeigen Einfinnenvorrichtungen und Mehrfinnenvorrichtungen der Hybridfinnenvorrichtungslayouts 100-1-100-5, wie etwa jene mit gemeinsamen Gatestrukturen, mindestens eine elektrische Eigenschaft, die im Wesentlichen gleich ist, wie etwa die gleiche DIBL. Bei einigen Ausführungsformen sind das Hybridfinnenvorrichtungslayout 100 und die Hybridfinnenvorrichtungslayouts 100-1-100-5 Designlayouts, die zum Herstellen von Hybridfinnenvorrichtungen verwendet werden. Bei einigen Ausführungsformen sind das Hybridfinnenvorrichtungslayout 100 und die Hybridfinnenvorrichtungslayouts 100-1-100-5 Draufsichten von Hybridfinnenvorrichtungen. Die 4-8 sind der Übersichtlichkeit halber vereinfacht worden, um die Erfindungsgedanken der vorliegenden Offenbarung besser verständlich zu machen. Weitere Merkmale können in dem Hybridfinnenvorrichtungslayout 100 und den Hybridfinnenvorrichtungslayouts 100-1-100-5 hinzugefügt werden, und einige der in dieser Offenbarung beschriebenen Merkmale können in anderen Ausführungsformen des Hybridfinnenvorrichtungslayouts 100 und/oder des Hybridfinnenvorrichtungslayouts 100-1 ersetzt, modifiziert oder weggelassen werden.
  • In den 4-8 umfasst das Hybridvorrichtungslayout 100 Einfinnenstrukturen 105A (mit aktiven Finnenbereichen 120A), Mehrfinnenstrukturen 105B (mit aktiven Finnenbereichen 120B) und Unterteilungsfinnenstrukturen 105C (mit Dummy-Finnenbereichen 120C) und Gateleitungen 130A-130D. Die aktiven Finnenbereiche 120A, die aktiven Finnenbereiche 120B, die Dummy-Finnenbereiche 120C und die Gateleitungen 130A-130D werden ähnlich den aktiven Finnenbereichen 20A, den aktiven Finnenbereichen 20B, den Dummy-Finnenbereichen 20C beziehungsweise den Gateleitungen 30A-30D konfiguriert und hergestellt. Die Gateleitungen 130A-130D haben eine Breite W1 entlang der x-Richtung. Die Breite W1 ist entlang von Längen der Gateleitungen 130A-130D (z. B. entlang der y-Richtung) im Wesentlichen gleichmäßig. Die Gateleitungen 130A-130D haben folglich die gleiche Breite über den Einfinnenstrukturen 105A, den Mehrfinnenstrukturen 105B und den Unterteilungsfinnenstrukturen 105C. Bei einigen Ausführungsformen beträgt die Breite W1 etwa 3 nm bis etwa 5 nm (z. B. 3 nm).
  • Einfinnenvorrichtungen, wie etwa Einfinnen-FinFETs, und/oder Mehrfinnenvorrichtungen, wie etwa Mehrfinnen-FinFETs, werden aus den aktiven Finnenbereichen 120A, den aktiven Finnenbereichen 120B und den Gateleitungen 130A-130D gebildet. Zum Beispiel kann eine Einfinnenvorrichtung S1 aus dem aktiven Finnenbereich 120A und einem Teil der Gateleitung 130A über der Einfinnenstruktur 105A gebildet werden, eine Einfinnenvorrichtung S2 kann aus dem aktiven Finnenbereich 120A und einem Teil der Gateleitung 130B über der Einfinnenstruktur 105A gebildet werden, Mehrfinnenvorrichtungen M1 und M2 können aus den aktiven Finnenbereichen 120B und Teilen der Gateleitung 130A über den Mehrfinnenstrukturen 105B gebildet werden, und Mehrfinnenvorrichtungen M3 und M4 können aus den aktiven Finnenbereichen 120B und Teilen der Gateleitung 130B über den Mehrfinnenstrukturen 105B gebildet werden.
  • Einfinnenvorrichtungen und Mehrfinnenvorrichtungen des Hybridfinnenvorrichtungslayouts 100, wie etwa jene mit einer gemeinsamen Gatestruktur, weisen unterschiedliche elektrische Eigenschaften/Merkmale auf, was nicht wünschenswert ist. Zum Beispiel ist eine DIBL der Einfinnenvorrichtung S1 größer oder kleiner als eine DIBL der Mehrfinnenvorrichtung M1 und/oder einer DIBL der Mehrfinnenvorrichtung M2, und eine DIBL der Einfinnenvorrichtung S2 ist größer oder kleiner als eine DIBL der Mehrfinnenvorrichtung M3 und/oder eine DIBL der Mehrfinnenvorrichtung M4. Diese Unterschiede in den elektrischen Eigenschaften können auftreten, weil Einfinnenvorrichtungen und Mehrfinnenvorrichtungen unterschiedliche physische Eigenschaften aufweisen, wie etwa unterschiedliche Anzahlen von Finnen (und folglich unterschiedliche Anzahlen von Kanälen), unterschiedliche Finnenzwischenräume, unterschiedliche Finnenabmessungen (z. B. Finnenbreiten), unterschiedliche epitaxiale Source/Drain-Abmessungen (z. B. epitaxiale Source/Drain-Volumen), andere unterschiedliche physische Eigenschaften oder Kombinationen davon. Diese Unterschiede in den elektrischen Eigenschaften verschärfen sich, da die Vorrichtungsabmessungen, wie etwa Kanallängen, mit immer kleiner werdenden IC-Technologieknoten abnehmen. Eine Modifizierung der Gateleitungen 130A-130D des Hybridfinnenvorrichtungslayouts 100, wie sie in den Hybridfinnenvorrichtungslayouts 100-1-100-5 bereitgestellt wird, kann diese Unterschiede in den elektrischen Eigenschaften minimieren.
  • In 4, in dem modifizierten Hybridvorrichtungslayout 100-1, werden Breiten von Gatestrukturen (Gateleitungen), die sich über Einfinnenstrukturen befinden, vergrößert, um Unterschiede in den elektrischen Eigenschaften zwischen Einfinnenvorrichtungen und Mehrfinnenvorrichtungen zu verringern. Zum Beispiel werden Gateverlängerungen 135A an linken Seiten von Teilen der Gateleitungen 130A, 130B (z. B. aktiven Gates) über/auf der Einfinnenstruktur 105A angefügt, und Gateverlängerungen 135B werden an rechten Seiten von Teilen der Gateleitungen 130A, 130B über/auf der Einfinnenstruktur 105A angefügt. Eine Breite der Gateleitungen 130A, 130B wird folglich von der Breite W1 auf eine Breite W2 über der Einfinnenstruktur 105A und/oder dem aktiven Finnenbereich 120A vergrößert, und die Gateleitungen 130A, 130B (die jeweils für eine Einfinnenvorrichtung und Mehrfinnenvorrichtungen gemeinsam sind) variieren entlang der y-Richtung. Bei der gezeigten Ausführungsform haben die Gateleitungen 130A, 130B eine breite Mitte und schmale Enden. Bei einigen Ausführungsformen ist die Breite W2 etwa 5 % bis etwa 30 % größer als die Breite W1.
  • Die Gateverlängerungen 135A haben eine Breite W3 entlang der x-Richtung, und die Gateverlängerungen 135B haben a Breite W4 entlang der x-Richtung. Die Gateverlängerungen 135A verlängern Teile der Gateleitungen 130A, 130B über der Einfinnenstruktur 105A lateral um eine Breite W3 über linke Seitenwände von Teilen der Gateleitungen 130A, 130B über den Mehrfinnenstrukturen 105B hinaus. Die Gateverlängerungen 135B verlängern Teile der Gateleitungen 130A, 130B über der Einfinnenstruktur 105A lateral um eine Breite W4 über rechte Seitenwände von Teilen der Gateleitungen 130A, 130B über den Mehrfinnenstrukturen 105B hinaus. Bei einigen Ausführungsformen beträgt die Breite W3 etwa 0,15 nm bis etwa 1,0 nm (z. B. 0,8 nm). Bei einigen Ausführungsformen beträgt die Breite W4 etwa 0,15 nm bis etwa 1,0 nm (z. B. 0,8 nm). Die Breite W3 ist im Wesentlichen gleich der Breite W4, wie gezeigt ist. Bei einigen Ausführungsformen ist die Breite W3 größer als die Breite W4. Bei einigen Ausführungsformen ist die Breite W3 kleiner als die Breite W4. Bei einigen Ausführungsformen werden Gateverlängerungen statt an beiden Seiten nur an einer Seite der Gateleitung 130A und/oder der Gateleitung 130B über der Einfinnenstruktur 105A angefügt.
  • Ein Unterschied in den elektrischen Eigenschaften von Einfinnenvorrichtungen, die aus Teilen der Gateleitungen 130A, 130B mit der Breite W2 gebildet werden, und Mehrfinnenvorrichtungen, die aus Teilen der Gateleitungen 130A, 130B mit der Breite Wi gebildet werden, ist kleiner als ein Unterschied in den elektrischen Eigenschaften von Einfinnenvorrichtungen und Mehrfinnenvorrichtungen, die aus Gateleitungen 130A, 130B mit der Breite W1, wie etwa in dem Hybridfinnenvorrichtungslayout 100, gebildet werden. Zum Beispiel ist ein Unterschied in der DIBL der Einfinnenvorrichtung S1 und der DIBL der Mehrfinnenvorrichtung M1 und/oder der DIBL der Mehrfinnenvorrichtung M2 in dem modifizierten Hybridfinnenvorrichtungslayout 100-1 geringer als ein Unterschied in der DIBL der Einfinnenvorrichtung S1 und der DIBL der Mehrfinnenvorrichtung M1 und/oder der DIBL der Mehrfinnenvorrichtung M2 in dem Hybridfinnenvorrichtungslayout 100, und ein Unterschied in der DIBL der Einfinnenvorrichtung S2 und der DIBL der Mehrfinnenvorrichtung M3 und/oder DIBL der Mehrfinnenvorrichtung M4 in dem modifizierten Hybridfinnenvorrichtungslayout 100-1 ist kleiner als ein Unterschied in der DIBL der Einfinnenvorrichtung S2 und der DIBL der Mehrfinnenvorrichtung M3 und/oder der DIBL der Mehrfinnenvorrichtung M4 in dem Hybridfinnenvorrichtungslayout 100. Bei einigen Ausführungsformen werden die Breite W3 und/oder die Breite W4 so abgestimmt, dass sie einen Unterschied in den elektrischen Eigenschaften (z. B. einen Unterschied in den DIBLs) von verschiedenen Vorrichtungen mit einer gemeinsamen Gatestruktur bereitstellen, der kleiner oder gleich einem Schwellenunterschied ist. Bei einigen Ausführungsformen wird durch die Abstimmung eine DIBL von Einfinnenvorrichtungen, die im Wesentlichen gleich einer DIBL von Mehrfinnenvorrichtungen ist, bereitgestellt (z. B. DIBL der Einfinnenvorrichtung S1 ≈ DIBL der Mehrfinnenvorrichtung M1 usw.).
  • Bei einigen Ausführungsformen werden in dem modifizierten Hybridfinnenvorrichtungslayout 100-1 Gateverlängerungen 135C an linken Seiten von Teilen der Gateleitungen 130C, 130D (z. B. Dummy-Gates) über den Einfinnenstrukturen 105A angefügt, und Gateverlängerungen 135D werden an rechten Seiten von Teilen der Gateleitungen 130C, 130D über den Einfinnenstrukturen 105A angefügt. Eine Breite der Gateleitungen 130C, 130D wird folglich von der Breite W1 auf eine Breite W5 über der Einfinnenstruktur 105A und/oder dem aktiven Finnenbereich 120A vergrößert, und die Gateleitungen 130C, 130D variieren entlang der y-Richtung. Bei der gezeigten Ausführungsform haben die Gateleitungen 130C, 130D eine breite Mitte und schmale Enden. Bei einigen Ausführungsformen ist die Breite W5 etwa 5 % bis etwa 30 % größer als die Breite W1. Bei der gezeigten Ausführungsform ist die Breite W5 kleiner als die Breite W2. Bei einigen Ausführungsformen ist die Breite W5 größer oder gleich der Breite W2.
  • Die Gateverlängerungen 135C haben eine Breite W6 entlang der x-Richtung, und die Gateverlängerungen 135D haben eine Breite W7 entlang der x-Richtung. Die Gateverlängerungen 135C verlängern Teile der Gateleitungen 130C, 130D über der Einfinnenstruktur 105A lateral um eine Breite W6 über linke Seitenwände von Teilen der Gateleitungen 130C, 130D über den Mehrfinnenstrukturen 105B hinaus. Die Gateverlängerungen 135D verlängern Teile der Gateleitungen 130C, 130D über der Einfinnenstruktur 105A lateral um eine Breite W7 über rechte Seitenwände von Teilen der Gateleitungen 130C, 130D über den Mehrfinnenstrukturen 105B hinaus. Bei einigen Ausführungsformen betragen die Breite W6 und/oder die Breite W7 etwa 0,15 nm bis etwa 1,0 nm. Die Breite W6 ist im Wesentlichen gleich der Breite W7, wie gezeigt ist. Bei einigen Ausführungsformen ist die Breite W6 größer als die Breite W7. Bei einigen Ausführungsformen ist die Breite W6 kleiner als die Breite W7. Bei einigen Ausführungsformen werden Gateverlängerungen statt auf beiden Seiten nur auf einer Seite der Gateleitung 130C und/oder der Gateleitung 130D über der Einfinnenstruktur 105A angefügt.
  • Die Gateverlängerungen 135A, 135B haben eine Länge L1 entlang der y-Richtung, und die Gateverlängerungen 135C, 135D haben eine Länge L2 entlang der y-Richtung. In 4 ist die Länge L1 im Wesentlichen gleich der Länge L2, und die Länge L1 und die Länge L2 sind jeweils größer als eine Finnenbreite des aktiven Finnenbereichs 120A entlang der y-Richtung. Die Länge L1 und die Länge L2 sind auch größer als eine Summe der Finnenbreite des aktiven Finnenbereichs 120A und der Zwischenräume zwischen dem aktiven Finnenbereich 120A und den direkt benachbarten Dummy-Finnenbereichen 120C. Dementsprechend erstrecken sich die Gateverlängerungen 135A-135D über den Dummy-Finnenbereichen 120C, und außerdem wird eine Breite der Gateleitungen 130A-130D von der Breite W1 auf die Breite W2 beziehungsweise die Breite W5 über denUnterteilungsfinnenstrukturen 105C vergrößert. Anders ausgedrückt, die Länge L1 und die Länge L2 sind größer als eine Abmessung der Einfinnenstruktur 105A entlang der y-Richtung, und die Gateverlängerungen 135A-135D erstrecken sich über Teilen von Breiten der Dummy-Finnenbereiche 120C entlang der y-Richtung (und/oder Teilen der Unterteilungsfinnenstrukturen 105C).
  • Die vorliegende Offenbarung zieht Ausführungsformen, bei denen die Länge L1 größer oder kleiner als die Länge L2 ist, die Länge L1 und/oder die Länge L2 kleiner als die Abmessung der Einfinnenstruktur 105A entlang der y-Richtung sind, einige oder alle der Gateverlängerungen 135A-135D sich nicht über den Dummy-Finnenbereichen 120C und/oder den Unterteilungsfinnenstrukturen 105C erstrecken, einige oder alle der Gateverlängerungen 135A-135D sich über eine gesamte Breite der Dummy-Finnenbereiche 120C entlang der y-Richtung erstrecken, einige oder alle der Gateverlängerungen 135A-135D sich über einen einzigen Dummy-Finnenbereich 120C und/oder eine einzige Unterteilungsfinnenstruktur 105C erstrecken, andere Variationen der Länge L1 und/oder der Länge L2, oder Kombinationen davon in Betracht.
  • In 5 werden in dem modifizierten Hybridvorrichtungslayout 100-2 Breiten von Gatestrukturen (Gateleitungen), die sich über Mehrfinnenstrukturen befinden, vergrößert, um Unterschiede in elektrischen Eigenschaften zwischen Einfinnenvorrichtungen und Mehrfinnenvorrichtungen zu verringern. Zum Beispiel werden Gateverlängerungen 140A an linken Seiten von Teilen der Gateleitungen 130A, 130B über/auf den Mehrfinnenstrukturen 105B angefügt, und Gateverlängerungen 140B werden an rechten Seiten von Teilen der Gateleitungen 130A, 130B über/auf den Mehrfinnenstrukturen 105B angefügt. Eine Breite der Gateleitungen 130A, 130B wird folglich von der Breite W1 auf eine Breite W8 über den Mehrfinnenstrukturen 105B und/oder den aktiven Finnenbereichen 120B vergrößert, und die Gateleitungen 130A, 130B (die jeweils für eine Einfinnenvorrichtung und Mehrfinnenvorrichtungen gemeinsam sind) variieren entlang der y-Richtung. Bei der gezeigten Ausführungsform haben die Gateleitungen 130A, 130B eine schmale Mitte zwischen breiten Enden. Bei einigen Ausführungsformen ist die Breite W8 etwa 5 % bis etwa 30 % größer als die Breite W1.
  • Die Gateverlängerungen 140A haben eine Breite W9 entlang der x-Richtung, und die Gateverlängerungen 140B haben eine Breite W10 entlang der x-Richtung. Die Gateverlängerungen 140A verlängern Teile der Gateleitungen 130A, 130B über der Mehrfinnenstruktur 105B lateral um die Breite W9 über linke Seitenwände von Teilen der Gateleitungen 130A, 130B über den Einfinnenstrukturen 105A hinaus. Die Gateverlängerungen 140B verlängern Teile der Gateleitungen 130A, 130B über den Mehrfinnenstrukturen 105B lateral um die Breite W10 über rechte Seitenwände von Teilen der Gateleitungen 130A, 130B über den Einfinnenstrukturen 105B hinaus. Bei einigen Ausführungsformen beträgt die Breite W9 etwa 0,15 nm bis etwa 1,0 nm (z. B. 0,8 nm). Bei einigen Ausführungsformen beträgt die Breite W10 etwa 0,15 nm bis etwa 1,0 nm (z. B. 0,8 nm). Die Breite W9 ist im Wesentlichen gleich der Breite W10, wie gezeigt ist. Bei einigen Ausführungsformen ist die Breite W9 größer als die Breite W10. Bei einigen Ausführungsformen ist die Breite W9 kleiner als die Breite W10. Bei einigen Ausführungsformen werden Gateverlängerungen statt auf beiden Seiten nur auf einer Seite der Gateleitung 130A und/oder der Gateleitung 130B über den Mehrfinnenstrukturen 105B angefügt.
  • Ein Unterschied in den elektrischen Eigenschaften von Einfinnenvorrichtungen, die aus Teilen der Gateleitungen 130A, 130B mit einer Breite W1 gebildet werden, und Mehrfinnenvorrichtungen, die aus Teilen der Gateleitungen 130A, 130B mit der Breite W8 gebildet werden, ist kleiner als ein Unterschied in den elektrischen Eigenschaften von Einfinnenvorrichtungen und Mehrfinnenvorrichtungen, die aus den Gateleitungen 130A, 130B mit der Breite W1 gebildet werden, wie etwa in dem Hybridfinnenvorrichtungslayout 100. Zum Beispiel ist ein Unterschied in der DIBL der Einfinnenvorrichtung S1 und der DIBL der Mehrfinnenvorrichtung M1 und/oder der DIBL der Mehrfinnenvorrichtung M2 in dem modifizierten Hybridfinnenvorrichtungslayout 100-2 kleiner als ein Unterschied in der DIBL der Einfinnenvorrichtung S1 und der DIBL der Mehrfinnenvorrichtung M1 und/oder der DIBL der Mehrfinnenvorrichtung M2 in dem Hybridfinnenvorrichtungslayout 100, und ein Unterschied in der DIBL der Einfinnenvorrichtung S2 und der DIBL der Mehrfinnenvorrichtung M3 und/oder der DIBL der Mehrfinnenvorrichtung M4 in dem modifizierten Hybridfinnenvorrichtungslayout 100-2 ist kleiner als ein Unterschied in der DIBL der Einfinnenvorrichtung S2 und der DIBL der Mehrfinnenvorrichtung M3 und/oder der DIBL der Mehrfinnenvorrichtung M4 in dem Hybridfinnenvorrichtungslayout 100. Bei einigen Ausführungsformen werden die Breite W9 und/oder die Breite W10 so abgestimmt, dass ein Unterschied in den elektrischen Eigenschaften (z. B. ein Unterschied in den DIBLs) von verschiedenen Vorrichtungen mit einer gemeinsamen Gatestruktur kleiner oder gleich einem Schwellenunterschied ist. Bei einigen Ausführungsformen wird durch die Abstimmung eine DIBL von Einfinnenvorrichtungen, die im Wesentlichen gleich einer DIBL von Mehrfinnenvorrichtungen ist, bereitgestellt (z. B. DIBL der Einfinnenvorrichtung S1 ≈ DIBL der Mehrfinnenvorrichtung M1 usw.).
  • Bei einigen Ausführungsformen werden bei dem modifizierten Hybridfinnenvorrichtungslayout 100-2 Gateverlängerungen 140C an linken Seiten von Teilen der Gateleitungen 130C, 130D (z. B. Dummy-Gates) über den Mehrfinnenstrukturen 105B angefügt, und Gateverlängerungen 140D werden an rechten Seiten von Teilen der Gateleitungen 130C, 130D über den Mehrfinnenstrukturen 105B angefügt. Eine Breite der Gateleitungen 130C, 130D wird folglich von der Breite W1 auf eine Breite W11 über den Mehrfinnenstrukturen 105B und/oder den aktiven Finnenbereichen 120B vergrößert, und die Gateleitungen 130C, 130D variieren entlang der y-Richtung. Bei der gezeigten Ausführungsform haben die Gateleitungen 130C, 130D eine schmale Mitte zwischen breiten Enden. Bei einigen Ausführungsformen ist die Breite W11 etwa 5 % bis etwa 30 % größer als die Breite W1. Bei der gezeigten Ausführungsform ist die Breite W11 kleiner als die Breite W8. Bei einigen Ausführungsformen ist die Breite W11 größer oder gleich der Breite W8.
  • Die Gateverlängerungen 140C haben eine Breite W12 entlang der x-Richtung, und die Gateverlängerungen 140D haben eine Breite W13 entlang der x-Richtung. Die Gateverlängerungen 140C verlängern Teile der Gateleitungen 130C, 130D über den Mehrfinnenstrukturen 105B lateral um eine Breite W12 über linke Seitenwände von Teilen der Gateleitungen 130C, 130D über der Einfinnenstruktur 105A hinaus. Die Gateverlängerungen 140D verlängern Teile der Gateleitungen 130C, 130D über den Mehrfinnenstrukturen 105B lateral um eine Breite W13 über rechte Seitenwände von Teilen der Gateleitungen 130C, 130D über der Einfinnenstruktur 105A hinaus. Bei einigen Ausführungsformen betragen die Breite W12 und/oder die Breite W13 etwa 0,15 nm bis etwa 1,0 nm. Bei der gezeigten Ausführungsform ist die Breite W12 im Wesentlichen gleich der Breite W13. Bei einigen Ausführungsformen ist die Breite W12 größer als die Breite W13. Bei einigen Ausführungsformen ist die Breite W12 kleiner als die Breite W13. Bei einigen Ausführungsformen werden die Gateverlängerungen statt auf beiden Seiten nur auf einer Seite der Gateleitung 130C und/oder der Gateleitung 130D über den Mehrfinnenstrukturen 105B angefügt.
  • Die Gateverlängerungen 140A, 140B haben eine Länge L3 entlang der y-Richtung, und die Gateverlängerungen 140C, 140D haben eine Länge L4 entlang der y-Richtung. In 5 ist die Länge L3 im Wesentlichen gleich der Länge L4. Die Länge L3 und die Länge L4 sind jeweils größer als eine Summe von Finnenbreiten und Zwischenräumen der aktiven Finnenbereiche 120B der jeweiligen Mehrfinnenstrukturen 105B entlang der y-Richtung. Die Länge L3 und die Länge L4 sind auch größer als eine Summe der Finnenbreiten der aktiven Finnenbereiche 120B und der Zwischenräume zwischen den aktiven Finnenbereichen 120B und direkt benachbarten Dummy-Finnenbereichen 120C. Dementsprechend erstrecken sich die Gateverlängerungen 140A-140D über den Dummy-Finnenbereichen 120C, und außerdem wird eine Breite der Gateleitungen 130A-130D von der Breite W1 auf die Breite W8 beziehungsweise die Breite W11 über den Unterteilungsfinnenstrukturen 105C, die direkt benachbart zu den Mehrfinnenstrukturen 105B sind, vergrößert. Anders ausgedrückt, die Länge L3 und die Länge L4 sind größer als eine Abmessung der Mehrfinnenstrukturen 105C entlang der y-Richtung, und die Gateverlängerungen 140A-140D erstrecken sich über Teilen der Breiten der Dummy-Finnenbereiche 120C entlang der y-Richtung (und/oder Teilen der Unterteilungsfinnenstrukturen 105C). Die vorliegende Offenbarung zieht Ausführungsformen, bei denen die Länge L3 größer oder kleiner als die Länge L4 ist, die Länge L3 und/oder die Länge L4 kleiner als die Abmessungen der Mehrfinnenstrukturen 105B entlang der y-Richtung sind, einige oder alle der Gateverlängerungen 140A-140D sich nicht über den Dummy-Finnenbereichen 120C und/oder den Unterteilungsfinnenstrukturen 105C erstrecken, einige oder alle der Gateverlängerungen 140A-140D sich über eine gesamte Breite der Dummy-Finnenbereiche 120C entlang der y-Richtung erstrecken, einige oder alle der Gateverlängerungen 140A-140D sich über einen oder mehrere der Dummy-Finnenbereiche 120C und/oder der Unterteilungsfinnenstrukturen 105C erstrecken, andere Variationen der Länge L3 und/oder der Länge L4, oder Kombinationen davon in Betracht.
  • In 6 werden in dem modifizierten Hybridvorrichtungslayout 100-3 Breiten von Gatestrukturen (Gateleitungen), die sich über Einfinnenstrukturen befinden, verkleinert, um Unterschiede in den elektrischen Eigenschaften zwischen Einfinnenvorrichtungen und Mehrfinnenvorrichtungen zu verringern. Zum Beispiel wird eine Breite der Gateleitungen 130A, 130B (z. B. aktive Gates) von der Breite W1 auf eine Breite W14 über der Einfinnenstruktur 105A und/oder dem aktiven Finnenbereich 120A verkleinert, und Breiten der Gateleitungen 130A, 130B (die jeweils für eine Einfinnenvorrichtung und Mehrfinnenvorrichtungen gemeinsam sind) variieren entlang der y-Richtung. Bei der gezeigten Ausführungsform haben die Gateleitungen 130A, 130B eine breite Mitte zwischen schmalen Enden. Bei einigen Ausführungsformen ist die Breite W14 etwa 5 % bis etwa 30 % kleiner als die Breite W1.
  • Eine Gatebreitenverkleinerung kann dadurch erreicht werden, dass Seitenwände von Teilen der Gateleitungen 130A, 130B über den Einfinnenstrukturen 105A in Bezug zu Seitenwänden von Teilen der Gateleitungen 130A, 130B über den Mehrfinnenstrukturen 105B nach innen versetzt werden. Zum Beispiel werden linke Seitenwände von Teilen der Gateleitungen 130A, 130B über den Einfinnenstrukturen 105A um einen Abstand D1 von Seitenwänden von Teilen der Gateleitungen 130A, 130B über den Mehrfinnenstrukturen 105B nach rechts versetzt, und rechte Seitenwände von Teilen der Gateleitungen 130A, 130B über den Einfinnenstrukturen 105A werden um einen Abstand D2 von Seitenwänden von Teilen der Gateleitungen 130A, 130B über den Mehrfinnenstrukturen 105B nach links versetzt. Bei einigen Ausführungsformen betragen der Abstand D1 und/oder der Abstand D2 etwa 0,15 nm bis etwa 1,0 nm. Der Abstand D1 ist im Wesentlichen gleich dem Abstand D2, wie gezeigt ist. Bei einigen Ausführungsformen ist der Abstand D1 größer als der Abstand D2. Bei einigen Ausführungsformen ist der Abstand D1 kleiner als der Abstand D2. Bei einigen Ausführungsformen werden die Seitenwände statt auf beiden Seiten nur auf einer Seite der Gateleitung 130A und/oder der Gateleitung 130B über den Einfinnenstrukturen 105A nach innen versetzt.
  • Ein Unterschied in den elektrischen Eigenschaften von Einfinnenvorrichtungen, die aus Teilen der Gateleitungen 130A, 130B mit der Breite W14 gebildet werden, und Mehrfinnenvorrichtungen, die aus Teilen von Gateleitungen 130A, 130B mit der Breite W1 gebildet werden, ist geringer als ein Unterschied in den elektrischen Eigenschaften von Einfinnenvorrichtungen und Mehrfinnenvorrichtungen, die aus Gateleitungen 130A, 130B mit der Breite W1, wie etwa in dem Hybridfinnenvorrichtungslayout 100, gebildet werden. Zum Beispiel ist ein Unterschied in der DIBL der Einfinnenvorrichtung S1 und der DIBL der Mehrfinnenvorrichtung M1 und/oder der DIBL der Mehrfinnenvorrichtung M2 in dem modifizierten Hybridfinnenvorrichtungslayout 100-3 kleiner als ein Unterschied in der DIBL der Einfinnenvorrichtung S1 und der DIBL der Mehrfinnenvorrichtung M1 und/oder der DIBL der Mehrfinnenvorrichtung M2 in dem Hybridfinnenvorrichtungslayout 100, und ein Unterschied in der DIBL der Einfinnenvorrichtung S2 und der DIBL der Mehrfinnenvorrichtung M3 und/oder der DIBL der Mehrfinnenvorrichtung M4 in dem modifizierten Hybridfinnenvorrichtungslayout 100-3 ist kleiner als ein Unterschied in der DIBL der Einfinnenvorrichtung S2 und der DIBL der Mehrfinnenvorrichtung M3 und/oder der DIBL der Mehrfinnenvorrichtung M4 in dem Hybridfinnenvorrichtungslayout 100. Bei einigen Ausführungsformen werden der Abstand D1 und/oder der Abstand D2 so abgestimmt, dass ein Unterschied in den elektrischen Eigenschaften (z. B. ein Unterschied in den DIBLs) von verschiedenen Vorrichtungen mit einer gemeinsamen Gatestruktur kleiner oder gleich einem Schwellenunterschied ist. Bei einigen Ausführungsformen wird durch die Abstimmung eine DIBL von Einfinnenvorrichtungen, die im Wesentlichen gleich einer DIBL von Mehrfinnenvorrichtungen ist, bereitgestellt (z. B. DIBL der Einfinnenvorrichtung S1 » DIBL der Mehrfinnenvorrichtung M1 usw.).
  • Bei einigen Ausführungsformen wird eine Breite der Gateleitungen 130C, 130D (z. B. Dummy-Gates) von der Breite W1 auf eine Breite W15 über der Einfinnenstruktur 105A und/oder dem aktiven Finnenbereich 120A verkleinert, und Breiten der Gateleitungen 130C, 130D variieren entlang der y-Richtung (z. B. haben die Gateleitungen 130C, 130D eine breite Mitte zwischen schmalen Enden). Bei einigen Ausführungsformen ist die Breite W15 etwa 5 % bis etwa 30 % kleiner als die Breite W1. Bei der gezeigten Ausführungsform ist die Breite W15 kleiner als die Breite W14. Bei einigen Ausführungsformen ist die Breite W15 größer oder gleich der Breite W14.
  • Eine Gatebreitenverkleinerung der Gateleitungen 130C, 130D kann dadurch erreicht werden, dass Seitenwände von Teilen der Gateleitungen 130C, 130D über den Einfinnenstrukturen 105A in Bezug zu Seitenwänden von Teilen der Gateleitungen 130C, 130D über den Mehrfinnenstrukturen 105B nach innen versetzt werden. Zum Beispiel werden linke Seitenwände von Teilen der Gateleitungen 130C, 130D über den Einfinnenstrukturen 105A um einen Abstand D3 von Seitenwänden von Teilen der Gateleitungen 130C, 130D über den Mehrfinnenstrukturen 105B nach rechts versetzt, und rechte Seitenwände von Teilen der Gateleitungen 130C, 130D über den Einfinnenstrukturen 105A werden um einen Abstand D4 von Seitenwänden von Teilen der Gateleitungen 130C, 130D über den Mehrfinnenstrukturen 105B nach links versetzt. Bei einigen Ausführungsformen betragen der Abstand D3 und/oder der Abstand D4 etwa 0,15 nm bis etwa 1,0 nm. Der Abstand D3 ist im Wesentlichen gleich dem Abstand D4, wie gezeigt ist. Bei einigen Ausführungsformen ist der Abstand D3 größer als der Abstand D4. Bei einigen Ausführungsformen ist der Abstand D3 kleiner als der Abstand D4. Bei einigen Ausführungsformen werden Seitenwände statt auf beiden Seiten nur auf einer Seite der Gateleitung 130C und/oder der Gateleitung 130D über den Einfinnenstrukturen 105A nach innen versetzt.
  • Teile der Gateleitungen 130A, 130B über den Einfinnenstrukturen 105A mit einer verkleinerten Breite, wie etwa der Breite W14, haben eine Länge L5 entlang der y-Richtung, und Teile der Gateleitungen 130C, 130D über den Einfinnenstrukturen 105A mit einer verkleinerten Breite, wie etwa der Breite W15, haben eine Länge L6 entlang der y-Richtung. Die Länge L5 und die Länge L6 sind ähnlich der Länge L1 beziehungsweise der Länge L2, die vorstehend beschrieben worden sind, und können ähnlich konfiguriert sein.
  • In 7 werden in einem modifizierten Hybridvorrichtungslayout 100-4 Breiten von Gatestrukturen (Gateleitungen), die sich über Mehrfinnenstrukturen befinden, verkleinert, um Unterschiede in den elektrischen Eigenschaften zwischen Einfinnenvorrichtungen und Mehrfinnenvorrichtungen zu verringern. Zum Beispiel wird eine Breite der Gateleitungen 130A, 130B (z. B. aktive Gates) von der Breite W1 auf eine Breite W16 über den Mehrfinnenstrukturen 105B und/oder den aktiven Finnenbereichen 120B verkleinert, und Breiten der Gateleitungen 130A, 130B (die jeweils für eine Einzelfinnenvorrichtung und Mehrfinnenvorrichtungen gemeinsam sind) variieren entlang der y-Richtung. Bei der gezeigten Ausführungsform haben die Gateleitungen 130A, 130B eine schmale Mitte zwischen breiten Enden. Bei einigen Ausführungsformen ist die Breite W16 etwa 5 % bis etwa 30 % kleiner als die Breite W1.
  • Eine Gatebreitenverkleinerung kann dadurch erreicht werden, dass Seitenwände von Teilen der Gateleitungen 130A, 130B über den Mehrfinnenstrukturen 105B in Bezug zu Seitenwänden von Teilen der Gateleitungen 130A, 130B über den Einfinnenstrukturen 105A nach innen versetzt werden. Zum Beispiel werden linke Seitenwände von Teilen der Gateleitungen 130A, 130B über den Mehrfinnenstrukturen 105B um einen Abstand D5 von Seitenwänden von Teilen der Gateleitungen 130A, 130B über den Einfinnenstrukturen 105A nach rechts versetzt, und rechte Seitenwände von Teilen der Gateleitungen 130A, 130B über den Mehrfinnenstrukturen 105B werden um einen Abstand D6 von Seitenwänden von Teilen der Gateleitungen 130A, 130B über den Einfinnenstrukturen 105A nach links versetzt. Bei einigen Ausführungsformen betragen der Abstand D5 und/oder der Abstand D6 etwa 0,15 nm bis etwa 1,0 nm. Der Abstand D5 ist im Wesentlichen gleich dem Abstand D6, wie gezeigt ist. Bei einigen Ausführungsformen ist der Abstand D5 größer als der Abstand D6. Bei einigen Ausführungsformen ist der Abstand D5 kleiner als der Abstand D6. Bei einigen Ausführungsformen werden Seitenwände statt auf beiden Seiten nur auf einer Seite der Gateleitung 130A und/oder der Gateleitung 130B über den Mehrfinnenstrukturen 105A nach innen versetzt.
  • Ein Unterschied in den elektrischen Eigenschaften von Einfinnenvorrichtungen, die aus Teilen der Gateleitungen 130A, 130B mit der Breite W1 gebildet werden, und Mehrfinnenvorrichtungen, die aus Teilen der Gateleitungen 130A, 130B mit der Breite W16 gebildet werden, ist kleiner als ein Unterschied in den elektrischen Eigenschaften von Einfinnenvorrichtungen und Mehrfinnenvorrichtungen, die aus Gateleitungen 130A, 130B mit der Breite W1, wie etwa in dem Hybridfinnenvorrichtungslayout 100, gebildet werden. Zum Beispiel ist ein Unterschied in der DIBL der Einfinnenvorrichtung S1 und der DIBL der Mehrfinnenvorrichtung M1 und/oder der DIBL der Mehrfinnenvorrichtung M2 in dem modifizierten Hybridfinnenvorrichtungslayout 100-4 kleiner als ein Unterschied in der DIBL der Einfinnenvorrichtung S1 und der DIBL der Mehrfinnenvorrichtung M1 und/oder der DIBL der Mehrfinnenvorrichtung M2 in dem Hybridfinnenvorrichtungslayout 100, und ein Unterschied in der DIBL der Einfinnenvorrichtung S2 und der DIBL der Mehrfinnenvorrichtung M3 und/oder der DIBL der Mehrfinnenvorrichtung M4 in dem modifizierten Hybridfinnenvorrichtungslayout 100-4 ist kleiner als ein Unterschied in der DIBL der Einfinnenvorrichtung S2 und der DIBL der Mehrfinnenvorrichtung M3 und/oder der DIBL der Mehrfinnenvorrichtung M4 in dem Hybridfinnenvorrichtungslayout 100. Bei einigen Ausführungsformen werden der Abstand D5 und/oder der Abstand D6 so abgestimmt, dass ein Unterschied in den elektrischen Eigenschaften (z. B. ein Unterschied in den DIBLs) von verschiedenen Vorrichtungen mit einer gemeinsam Gatestruktur bereitgestellt wird, der kleiner oder gleich einem Schwellenunterschied ist. Bei einigen Ausführungsformen wird durch die Abstimmung eine DIBL von Einfinnenvorrichtungen, die im Wesentlichen gleich einer DIBL von Mehrfinnenvorrichtungen ist, bereitgestellt (z. B. DIBL der Einfinnenvorrichtung S1 ≈ DIBL der Mehrfinnenvorrichtung M1 usw.).
  • Bei einigen Ausführungsformen wird eine Breite der Gateleitungen 130C, 130D (z. B. Dummy-Gates) von der Breite W1 auf eine Breite W17 über den Mehrfinnenstrukturen 105B und/oder den aktiven Finnenbereichen 120B verkleinert, und Breiten der Gateleitungen 130C, 130D variieren entlang der y-Richtung (z. B. haben die Gateleitungen 130C, 130D eine breite Mitte zwischen schmalen Enden). Bei einigen Ausführungsformen ist die Breite W17 etwa 5 % bis etwa 30 % kleiner als die Breite W1. Bei der gezeigten Ausführungsform ist die Breite W17 größer als die Breite W16. Bei einigen Ausführungsformen ist die Breite W17 kleiner oder gleich der Breite W16.
  • Eine Gatebreitenverkleinerung der Gateleitungen 130C, 130D kann dadurch erreicht werden, dass Seitenwände von Teilen der Gateleitungen 130C, 130D über den Mehrfinnenstrukturen 105B in Bezug zu Seitenwänden von Teilen der Gateleitungen 130A, 130B über den Einfinnenstrukturen 105A nach innen versetzt werden. Zum Beispiel werden linke Seitenwände von Teilen der Gateleitungen 130C, 130D über den Mehrfinnenstrukturen 105B um einen Abstand D7 von Seitenwänden von Teilen der Gateleitungen 130C, 130D über den Einfinnenstrukturen 105A nach rechts versetzt, und rechte Seitenwände von Teilen der Gateleitungen 130C, 130D über den Mehrfinnenstrukturen 105B werden um einen Abstand D8 von Seitenwänden von Teilen der Gateleitungen 130C, 130D über den Einfinnenstrukturen 105A nach links versetzt. Bei einigen Ausführungsformen betragen der Abstand D7 und/oder der Abstand D8 etwa 0,15 nm bis etwa 1,0 nm. Der Abstand D7 ist im Wesentlichen gleich dem Abstand D8, wie gezeigt ist. Bei einigen Ausführungsformen ist der Abstand D7 größer als der Abstand D8. Bei einigen Ausführungsformen ist der Abstand D7 kleiner als der Abstand D8. Bei einigen Ausführungsformen werden Seitenwände statt auf beiden Seiten nur auf einer Seite der Gateleitung 130C und/oder der Gateleitung 130D über den Mehrfinnenstrukturen 105B nach innen versetzt.
  • Teile der Gateleitungen 130A, 130B über den Mehrfinnenstrukturen 105B mit einer verkleinerten Breite, wie etwa der Breite W16, haben eine Länge L7 entlang der y-Richtung, und Teile der Gateleitungen 130C, 130D über den Mehrfinnenstrukturen 105B mit einer verkleinerten Breite, wie etwa der Breite W17, haben eine Länge L8 entlang der y-Richtung. Die Länge L7 und die Länge L8 sind ähnlich der Länge L3 beziehungsweise der Länge L4, die vorstehend beschrieben worden sind, und können ähnlich konfiguriert sein.
  • In 8 werden in dem modifizierten Hybridvorrichtungslayout 100-5 Breiten von Gatestrukturen (Gateleitungen) angepasst, um die elektrische Leistungsfähigkeit einer Hybridfinnenvorrichtung zum Beispiel durch Verringern von Leckströmen der Hybridfinnenvorrichtung zu verbessern. Bei einigen Ausführungsformen wird basierend auf dem Hybridfinnenvorrichtungslayout 100 ein Simulationsprozess durchgeführt, um eine simulierte Hybridfinnenvorrichtung zu erzeugen, die zum Identifizieren von heißen Punkten des Hybridfinnenvorrichtungslayouts 100 verwendet wird, wie etwa Bereichen des Hybridfinnenvorrichtungslayouts 100, die basierend auf den elektrischen Eigenschaften der simulierten Hybridfinnenvorrichtung zu Leckströmen neigen oder Leckströme aufweisen, der höher als wünschenswert ist. Zum Beispiel werden Gateverlängerungen 150A an linken Seiten von Teilen der Gateleitungen 130A, 130B über/auf den Einfinnenstrukturen 105A und den Mehrfinnenstrukturen 105B angefügt, die heißen Punkten entsprechen, und Gateverlängerungen 150B werden auf rechten Seiten von Teilen der Gateleitungen 130A, 130B über/auf den Einfinnenstrukturen 105A und den Mehrfinnenstrukturen 105B angefügt, die heißen Punkten entsprechen. Eine Breite der Gateleitungen 130A, 130B wird folglich von der Breite W1 auf eine Breite W18 über den ausgewählten Einfinnenstrukturen 105A (und/oder aktiven Finnenbereichen 120A) und Mehrfinnenstrukturen 105B (und/oder aktiven Finnenbereichen 120B) vergrößert, und die Gateleitungen 130A, 130B (die jeweils für eine Einfinnenvorrichtung und Mehrfinnenvorrichtungen gemeinsam sind) variieren entlang der y-Richtung. Bei einigen Ausführungsformen ist die Breite W18 etwa 5 % bis etwa 30 % größer als die Breite W1.
  • Die Gateverlängerungen 150A haben eine Breite W20 entlang der x-Richtung, und die Gateverlängerungen 150B haben eine Breite W21 entlang der x-Richtung. Die Gateverlängerungen 150A verlängern Teile der Gateleitungen 130A, 130B über der Einfinnenstruktur 105A und der unteren Mehrfinnenstruktur 105B lateral um die Breite W20 über linke Seitenwände von Teilen der Gateleitungen 130A, 130B über der oberen Mehrfinnenstruktur 105B hinaus. Die Gateverlängerungen 150B verlängern Teile der Gateleitungen 130A, 130B über der Einfinnenstruktur 105A und der unteren Mehrfinnenstruktur 105B lateral um die Breite W21 über rechte Seitenwände von Teilen der Gateleitungen 130A, 130B über den oberen Mehrfinnenstrukturen 105B hinaus. Bei einigen Ausführungsformen beträgt die Breite W20 etwa 0,15 nm bis etwa 1,0 nm. Bei einigen Ausführungsformen beträgt die Breite W21 etwa 0,15 nm bis etwa 1,0 nm. Die Breite W20 ist im Wesentlichen gleich der Breite W21, wie gezeigt ist. Bei einigen Ausführungsformen ist die Breite W20 größer als die Breite W21. Bei einigen Ausführungsformen ist die Breite W20 kleiner als die Breite W21. Bei einigen Ausführungsformen werden die Gateverlängerungen statt auf beiden Seiten nur auf einer Seite der Gateleitung 130A und/oder der Gateleitung 130B über der Einfinnenstruktur 105A und der unteren Mehrfinnenstruktur 105B angefügt.
  • Bei einigen Ausführungsformen werden in dem modifizierten Hybridfinnenvorrichtungslayout 100-5 Gateverlängerungen 150C auf linken Seiten von Teilen der Gateleitungen 130C, 130D (z. B. Dummy-Gates) über/auf den Einfinnenstrukturen 105A und den Mehrfinnenstrukturen 105B, die heißen Punkten entsprechen, angefügt, und Gateverlängerungen 150D werden auf rechten Seiten von Teilen von Gateleitungen 130C, 130D über/auf Einfinnenstrukturen 105A und den Mehrfinnenstrukturen 105B, die heißen Punkten entsprechen, angefügt. Eine Breite der Gateleitungen 130C, 130D wird folglich von der Breite W1 auf die Breite W19 über ausgewählten Einfinnenstrukturen 105A (und/oder aktiven Finnenbereichen 120A) und Mehrfinnenstrukturen 105B (und/oder aktiven Finnenbereichen 120B) vergrößert, und die Gateleitungen 130C, 130D variieren entlang der y-Richtung. Bei einigen Ausführungsformen ist die Breite W19 etwa 5 % bis etwa 30 % größer als die Breite W1. Bei der gezeigten Ausführungsform ist die Breite W19 kleiner als die Breite W18. Bei einigen Ausführungsformen ist die Breite W19 größer oder gleich der Breite W18.
  • Die Gateverlängerungen 150C haben eine Breite W22 entlang der x-Richtung, und die Gateverlängerungen 150D haben eine Breite W23 entlang der x-Richtung. Die Gateverlängerungen 150C verlängern Teile der Gateleitungen 130C, 130D über der Einfinnenstruktur 105A und der unteren Mehrfinnenstruktur 105B lateral um die Breite W22 über linke Seitenwände von Teilen der Gateleitungen 130C, 130D über der oberen Mehrfinnenstruktur 105B hinaus. Die Gateverlängerungen 150D verlängern Teile der Gateleitungen 130C, 130D über der Einfinnenstruktur 105A und der unteren Mehrfinnenstruktur 105B lateral um die Breite W23 über rechte Seitenwände von Teilen der Gateleitungen 130C, 130D über der oberen Mehrfinnenstruktur 105B hinaus. Bei einigen Ausführungsformen betragen die Breite W22 und/oder die Breite W23 etwa 0,15 nm bis etwa 1,0 nm. Bei der gezeigten Ausführungsform ist die Breite W22 im Wesentlichen gleich der Breite W23. Bei einigen Ausführungsformen ist die Breite W22 größer als die Breite W23. Bei einigen Ausführungsformen ist die Breite W22 kleiner als die Breite W23. Bei einigen Ausführungsformen werden Gateverlängerungen statt auf beiden Seiten nur auf einer Seite der Gateleitung 130C und/oder der Gateleitung 130D über der Einfinnenstruktur 105A und der unteren Mehrfinnenstruktur 105B angefügt.
  • Die Gateverlängerungen 150A, 150B haben eine Länge L9 entlang der y-Richtung, und die Gateverlängerungen 150C, 150D haben eine Länge L10 entlang der y-Richtung. In 8 ist die Länge L9 im Wesentlichen gleich der Länge L10. Die Länge L9 und die Länge L10 sind jeweils größer als eine Summe von Finnenbreiten und Zwischenräumen zwischen den aktiven Finnenbereichen 120B der unteren Mehrfinnenstrukturen 105B, den aktiven Finnenbereich 120A der Einfinnenstruktur 105A und dem Dummy-Finnenbereich 120C der Unterteilungsfinnenstruktur 105C entlang der y-Richtung. Die vorliegende Offenbarung zieht Ausführungsformen mit Variationen der Länge L9 und/oder der Länge L10 in Betracht, wie hierin beschrieben wird.
  • 9 ist ein Ablaufdiagramm eines Verfahrens 200 zum Optimieren der Leistung einer Hybridfinnenvorrichtung gemäß verschiedenen Aspekten der vorliegenden Offenbarung. Das Verfahren 200 implementiert die in dieser Offenbarung beschriebenen Konzepte zum Optimieren der elektrischen Leistung von Hybridfinnenvorrichtungen, zum Beispiel durch Verringern von Unterschieden in den elektrischen Eigenschaften von finnenbasierten Vorrichtungen mit verschiedenen Anzahlen von Finnen. Das Verfahren 200 beginnt in Block 210 mit Empfangen eines Hybridfinnenvorrichtungslayouts für eine Hybridfinnenvorrichtung, wie etwa eines Hybridfinnenvorrichtungslayouts 100. Die Hybridfinnenvorrichtung hat eine Gatestruktur, die für eine Einfinnenvorrichtung und eine Mehrfinnenvorrichtung gemeinsam ist. Die gemeinsame Gatestruktur kann einen Gatestapel und Gate-Abstandshalter aufweisen, und der Gatestapel kann eine Gateelektrode und ein Gatedielektrikum aufweisen. Die Gateelektrode und/oder das Gatedielektrikum können für die Einfinnenvorrichtung und die Mehrfinnenvorrichtung unterschiedlich konfiguriert sein (z. B. verschiedene Materialien, verschiedene Anzahlen von Schichten usw.).
  • In Block 215 umfasst das Verfahren 200 Identifizieren eines Bereichs der Hybridfinnenvorrichtung, der eine negative Auswirkung auf die elektrische Leistungsfähigkeit der Hybridfinnenvorrichtung hat. Bei einigen Ausführungsformen umfasst das Identifizieren des Bereichs Durchführen eines regelbasierten OPC-Prozesses und/oder eines modellbasierten OPC-Prozesses, wobei der Bereich der Hybridfinnenvorrichtung durch eine OPC-Regel definiert ist (z. B. kann eine OPC-Regel spezifizieren, dass die Einfinnenvorrichtung eine größere DIBL als die Mehrfinnenvorrichtung aufweist). Bei einigen Ausführungsformen umfasst das Identifizieren des Bereichs Simulieren einer elektrischen Leistung der Hybridfinnenvorrichtung basierend auf dem Hybridfinnenvorrichtungslayout und Identifizieren eines Unterschieds in den elektrischen Eigenschaften zwischen der Einfinnenvorrichtung und der Mehrfinnenvorrichtung. Das Verfahren 200 kann bestimmen, dass der Unterschied in den elektrischen Eigenschaften größer als ein vorgegebener, zulässiger Schwellenunterschied ist (z. B. können Unterschiede in den elektrischen Eigenschaften, die größer als der Schwellenunterschied sind, die Leistung der Hybridfinnenvorrichtung verschlechtern). Zum Beispiel wird dort, wo eine DIBL einer simulierten Einfinnenvorrichtung und eine DIBL einer simulierten Mehrfinnenvorrichtung unterschiedlich sind, die Einfinnenvorrichtung oder die Mehrfinnenvorrichtung als der Bereich der Hybridfinnenvorrichtung identifiziert, der sich negativ auf die elektrische Leistungsfähigkeit auswirkt. Bei einigen Ausführungsformen umfasst das Identifizieren des Bereichs Simulieren einer elektrischen Leistung der Hybridfinnenvorrichtung basierend auf dem Hybridfinnenvorrichtungslayout und Identifizieren von heißen Punkten der simulierten Hybridfinnenvorrichtung. Bei einigen Ausführungsformen sind die heißen Punkte Bereiche der Hybridfinnenvorrichtung, die Bereichen einer simulierten Hybridfinnenvorrichtung, die Leckströme aufweisen oder zu Leckströmen neigen, entsprechen.
  • Der Bereich der Hybridfinnenvorrichtung umfasst einen Teil der Gatestruktur. Bei einigen Ausführungsformen ist der Teil der Gatestruktur über einer Einfinnenstruktur (z. B. dem aktiven Finnenbereich 120A) der Einfinnenvorrichtung. Bei einigen Ausführungsformen ist der Teil der Gatestruktur über einer Mehrfinnenstruktur (z. B. zwei aktiven Finnenbereichen 120B) der Mehrfinnenvorrichtung. Bei einigen Ausführungsformen ist der Teil der Gatestruktur über einer Unterteilungsfinnenstruktur (z. B. dem Dummy-Finnenbereich 120C). Bei einigen Ausführungsformen ist die Gatestruktur für mehrere Einfinnenvorrichtungen und mehrere Mehrfinnenvorrichtungen gemeinsam, und der Teil der Gatestruktur entspricht einem Bereich der Hybridfinnenvorrichtung, der eine suboptimale Leistung aufweist, wie etwa einem Bereich, der zu Leckströmen neigt. Bei diesen Ausführungsformen kann der Teil der Gatestruktur über einer jeweiligen Einfinnenstruktur, einer jeweiligen Mehrfinnenstruktur und einer jeweiligen Unterteilungsfinnenstruktur angeordnet sein.
  • In Block 220 umfasst das Verfahren 200 Anpassen einer Breite des Teils der Gatestruktur, um die negative Auswirkung auf die elektrische Leistungsfähigkeit der Hybridfinnenvorrichtung durch den Bereich der Hybridfinnenvorrichtung zu verringern. Das Anpassen der Breite kann Vergrößern oder Verkleinern der Breite des Teils der Gatestruktur umfassen, wodurch ein modifiziertes Hybridfinnenvorrichtungslayout erzeugt wird, wie etwa die modifizierten Hybridfinnenvorrichtungslayouts 100-1-100-5. Das Vergrößern der Breite kann Anfügen eines oder mehrerer Vorsprünge an Seiten des Teils der Gatestruktur umfassen. Bei einigen Ausführungsformen wird durch das Anpassen der Breite des Teils der Gatestruktur ein Unterschied zwischen elektrischen Eigenschaften der Einfinnenvorrichtung und der Mehrfinnenvorrichtung verringert. Nach dem Anpassen der Breite haben die Einfinnenvorrichtung und die Mehrfinnenvorrichtung zum Beispiel im Wesentlichen die gleiche DIBL, wodurch die Gesamtleistung der Hybridfinnenvorrichtung verbessert wird. Bei einigen Ausführungsformen werden durch das Anpassen der Breite des Teils der Gatestruktur heiße Punkte und/oder Leckströme, die mit dem identifizierten Bereich der Hybridfinnenvorrichtung assoziiert sind, verringert, wodurch die Gesamtleistung der Hybridfinnenvorrichtung verbessert wird. Bei einigen Ausführungsformen wird die Breite basierend auf einer oder mehreren OPC-Regeln angepasst. Bei diesen Ausführungsformen können die Vorsprünge als OPC-Merkmale bezeichnet werden und basierend auf den OPC-Regeln an der Gatestruktur angebracht werden.
  • Das Verfahren 200 kann in Block 225 fortgesetzt werden, wo eine Hybridfinnenvorrichtung unter Verwendung des modifizierten Hybridfinnenvorrichtungslayouts hergestellt wird. Zum Beispiel hat eine hergestellte Hybridfinnenvorrichtung eine Gatestruktur (z. B. einen Gatestapel und Gate-Abstandshalter), die für eine Einfinnenvorrichtung und eine Mehrfinnenvorrichtung gemeinsam ist. Die Gatestruktur hat eine erste Breite über einer Einfinnenstruktur der Einfinnenvorrichtung und eine zweite Breite über einer Mehrfinnenstruktur der Mehrfinnenvorrichtung. Die erste Breite und die zweite Breite sind unterschiedlich. Bei einigen Ausführungsformen hat die Gatestruktur die erste Breite oder die zweite Breite in dem Hybridfinnenvorrichtungslayout. Bei einigen Ausführungsformen ist die Gatestruktur auch für eine Finnenunterteilungsstruktur zwischen der Einfinnenvorrichtung und der Mehrfinnenvorrichtung gemeinsam. Die Gatestruktur kann die erste Breite, die zweite Breite oder sowohl die erste Breite als auch die zweite Breite über der Finnenunterteilungsstruktur haben. Bei einigen Ausführungsformen sind die Breite, die erste Breite und die zweite Breite Breiten eines Gatestapels entlang einer Finnenlängsrichtung. Bei einigen Ausführungsformen sind die Breite, die erste Breite und die zweite Breite Summen einer Breite eines Gatestapels und des Zweifachen einer Breite von Gate-Abstandshaltern entlang einer Finnenlängsrichtung. 9 ist der Übersichtlichkeit halber vereinfacht worden, um die Erfindungsgedanken der vorliegenden Erfindung besser verständlich zu machen. Weitere Schritte können vor, während und nach dem Verfahren 200 vorgesehen werden, und einige der beschriebenen Schritte können bei weiteren Ausführungsformen des Verfahrens 200 ersetzt, verschoben oder weggelassen werden.
  • 10 ist ein beispielhaftes Diagramm 250 einer DIBL von Zweifinnenvorrichtungen als einer Funktion einer DIBL von Einfinnenvorrichtungen gemäß verschiedenen Aspekten der vorliegenden Offenbarung. In 10 entspricht eine Linie 252 Punkten, wo die DIBL von Zweifinnenvorrichtungen im Wesentlichen gleich der DIBL von Einfinnenvorrichtungen einer Hybridfinnenvorrichtung ist. Ein Datenpunkt 254 und ein Datenpunkt 256 entsprechen der DIBL-Metrik vor einer Leistungsoptimierung eines Hybridfinnenvorrichtungslayouts (z. B. Hybridfinnenvorrichtungslayout 100), und ein Datenpunkt 258 entspricht der DIBL nach der Leistungsoptimierung des Hybridfinnenvorrichtungslayouts (z. B. Hybridfinnenvorrichtungslayouts 100-1-100-5). Der Datenpunkt 254 zeigt an, dass die DIBL der Einfinnenvorrichtungen größer als die DIBL der Zweifinnenvorrichtungen ist, und der Datenpunkt 256 zeigt an, dass die DIBL der Zweifinnenvorrichtungen kleiner als die DIBL der Einfinnenvorrichtung ist. Der Datenpunkt 258 zeigt an, dass nach der Leistungsoptimierung die DIBL der Einfinnenvorrichtungen im Wesentlichen gleich der DIBL der Zweifinnenvorrichtungen ist. Das Anpassen/Abstimmen von Breiten von Gatestrukturen der Hybridfinnenvorrichtung, wie etwa Breiten von Gatestrukturen, die für die Einfinnenvorrichtungen und die Zweifinnenvorrichtungen gemeinsam sind, kompensiert deren DIBL-Unterschiede. Bei einigen Ausführungsformen wird durch Vergrößern einer Breite eines Teils einer Gatestruktur, der mit einer Einfinnenvorrichtung übereinstimmt (zum Beispiel durch Anbringen von Vorsprüngen daran), in Bezug zu einem Teil der Gatestruktur, der mit einer Zweifinnenvorrichtung übereinstimmt, die DIBL der Einfinnenvorrichtung verbessert, so dass die DIBL der Einfinnenvorrichtung im Wesentlichen gleich der DIBL der Zweifinnenvorrichtung ist. Bei einigen Ausführungsformen kann die DIBL der Einfinnenstruktur etwa 5 mV/V bis etwa 10 mV/V verringert werden. Es ist beobachtet worden, dass durch Anpassen von Breiten von Gatestrukturen, wie dies in dieser Offenbarung beschrieben wird, DIBL-Unterschiede zwischen Einfinnenvorrichtungen und Mehrfinnenvorrichtungen sowohl des n-Typs und/oder des p-Typs verringert werden können. 10 ist der Übersichtlichkeit halber vereinfacht worden, um die Erfindungsgedanken der vorliegenden Erfindung besser verständlich zu machen.
  • 11A ist eine schematische Draufsicht eines Hybridfinnenvorrichtungslayouts 280, in Teil- oder Vollansicht, das einer Leistungsoptimierung unterzogen wird, um ein Hybridfinnenvorrichtungslayout 280-1, in Teil- oder Vollansicht, das eine verbesserte Leistung aufweist, gemäß verschiedenen Aspekten der vorliegenden Offenbarung zu erzeugen. Das Hybridfinnenvorrichtungslayout 280 ist für eine Standardzelle, wie etwa eine Logikzelle, die Hybrid-FinFETs aufweist. Zum Beispiel umfasst das Hybridfinnenvorrichtungslayout 280 Einfinnenstrukturen 1F, Zweifinnenstrukturen 2F, Unterteilungsfinnenstrukturen PF und Gates G1-G3, die für die Einfinnenstrukturen 1F, die Zweifinnenstrukturen 2F und die Unterteilungsfinnenstrukturen PF gemeinsam sind. Die Einfinnen-FinFETs werden aus den Einfinnenstrukturen 1F und dem Gate G1, dem Gate G2, dem Gate G3 oder Kombinationen davon gebildet. Die Zweifinnen-FinFETs werden aus den Zweifinnenstrukturen 2F und dem Gate G1, dem Gate G2, dem Gate G3 oder Kombinationen davon gebildet. Nachdem das Hybridfinnenvorrichtungslayout 280-1 der Leistungsoptimierung, wie in dieser Offenbarung beschrieben, unterzogen worden ist, umfasst das Hybridfinnenvorrichtungslayout 280-1 Gateverlängerungen (Vorsprünge) 282, die an Seiten von Teilen der Gates G1-G3 angebracht worden sind, die mit den Einfinnen-FinFETs übereinstimmen, wie etwa Teilen der Gates G1-G3 über den Einfinnenstrukturen 1F. In 11A erstrecken sich Vorsprünge 282 entlang der Gates G1-G3 zusammenhängend über gesamte Breiten der beiden Einfinnenstrukturen 1F, eine gesamte Breite einer Unterteilungsfinnenstruktur PF zwischen den Einfinnenstrukturen 1F und Teile von Breiten der Unterteilungsfinnenstrukturen PF zwischen den Einfinnenstrukturen 1F und benachbart zu den Zweifinnenstrukturen 2F. Durch Vergrößern von Breiten der Gates G1-G3 werden Unterschiede in der elektrischen Leistung, wie etwa Unterschiede in der DIBL, der Einfinnen-FinFETs und der Zweifinnen-FinFETs verringert, wodurch die Leistung der Logikzelle verbessert wird, die gemäß dem Hybridfinnenvorrichtungslayout 280-1 hergestellt wird. Bei einigen Ausführungsformen zeigen die Einfinnen-FinFETs und die Zweifinnen-FinFETs nach der Leistungsoptimierung im Wesentlichen die gleiche DIBL. 11A ist der Übersichtlichkeit halber vereinfacht worden, um die Erfindungsgedanken der vorliegenden Erfindung besser verständlich zu machen. Weitere Merkmale können in dem Hybridfinnenvorrichtungslayout 280 und/oder dem Hybridfinnenvorrichtungslayout 280-1 hinzugefügt werden, und einige der in dieser Offenbarung beschriebenen Merkmale können bei anderen Ausführungsformen des Hybridfinnenvorrichtungslayouts 280 und/oder Hybridfinnenvorrichtungslayouts 280-1 ersetzt, modifiziert oder weggelassen werden.
  • 11B ist eine schematische Draufsicht eines Hybridfinnenvorrichtungslayouts 290, in Teil- oder Vollansicht, das einer Leistungsoptimierung unterzogen wird, um ein Hybridfinnenvorrichtungslayout 290-1, in Teil- oder Vollansicht, das eine verbesserte Leistung aufweist, gemäß verschiedenen Aspekten der vorliegenden Offenbarung zu erzeugen. Das Hybridfinnenvorrichtungslayout 290 ist für eine Speicherzelle, wie etwa eine SRAM-Zelle, die Hybrid-FinFETs aufweist. Zum Beispiel umfasst das Hybridfinnenvorrichtungslayout 290 Einfinnenstrukturen P-1F, Zweifinnenstrukturen N-2F, Unterteilungsfinnenstrukturen PF und Gates G1-G3, die für die Einfinnenstrukturen P-1F, die Zweifinnenstrukturen N-2F und die Unterteilungsfinnenstrukturen PF gemeinsam sind. p-Einfinnen-FinFETs werden aus den Einfinnenstrukturen P-1F und dem Gate G1, dem Gate G2, dem Gate G3 oder Kombinationen davon gebildet. n-Zweifinnen-FinFETs werden aus den Zweifinnenstrukturen N-2F und dem Gate G1, dem Gate G2, dem Gate G3 oder Kombinationen davon gebildet. Nachdem das Hybridfinnenvorrichtungslayout 290-1 der Leistungsoptimierung, wie in dieser Offenbarung beschrieben, unterzogen worden ist, umfasst das Hybridfinnenvorrichtungslayout 290-1 Gateverlängerungen (Vorsprünge) 292, die an Seiten der Gates G1-G3 angebracht worden sind. Bei diesen Ausführungsformen erstrecken sich die Vorsprünge 292 zusammenhängend über gesamte Breiten der p-Einfinnenstrukturen P-1F, gesamte Breiten der n-Zweifinnenstrukturen N-2F und gesamte Breiten der Unterteilungsfinnenstrukturen PF. In 11B erstrecken sich die Vorsprünge 292 entlang einer gesamten Länge der Gates G1-G3, und die Vorsprünge 292 haben variierende Breiten. Zum Beispiel haben Teile der Vorsprünge 292, die an den Gates G1-G3 in den n-Zweifinnen-FinFET-Bereichen angebracht worden sind, eine erste Breite, und Teile der Vorsprünge 292, die an den Gates G1-G3 in den p-Einfinnen-FinFET-Bereichen angebracht worden sind, haben eine zweite Breite, die kleiner als die erste Breite ist. Durch das Vergrößern von Breiten der Gates G1-G3 werden Unterschiede in der elektrischen Leistung, wie etwa Unterschiede in der DIBL, der p-Einfinnen-FinFETs und der n-Zweifinnen-FinFETs verringert, wodurch die Leistung der Speicherzelle verbessert wird, die gemäß dem Hybridfinnenvorrichtungslayout 290-1 hergestellt wird. Bei einigen Ausführungsformen zeigen die p-Einfinnen-FinFETs und die n-Zweifinnen-FinFETs nach der Leistungsoptimierung im Wesentlichen die gleiche DIBL. 11B ist der Übersichtlichkeit halber vereinfacht worden, um die Erfindungsgedanken der vorliegenden Erfindung besser verständlich zu machen. Weitere Merkmale können in dem Hybridfinnenvorrichtungslayout 290 und/oder dem Hybridfinnenvorrichtungslayout 290-1 hinzugefügt werden, und einige der in dieser Offenbarung beschriebenen Merkmale können bei anderen Ausführungsformen des Hybridfinnenvorrichtungslayouts 290 und/oder Hybridfinnenvorrichtungslayouts 290-1 ersetzt, modifiziert oder weggelassen werden.
  • 12 ist ein vereinfachtes Blockschema eines IC-Herstellungssystems 300 (IC: integrated circuit) und eines damit verbundenen IC-Herstellungsablaufs gemäß verschiedenen Aspekten der vorliegenden Offenbarung. Das IC-Herstellungssystem 300 weist verschiedene Einheiten auf, wie etwa ein Designhaus 320, ein Maskenhaus 325 und einen IC-Hersteller 330 (zum Beispiel eine IC-Fabrik), die miteinander in den Design-, Entwicklungs- und Herstellungszyklen und/oder bei den Dienstleistungen interagieren, die mit der Herstellung von IC-Vorrichtungen 335 verbunden sind. Bei einigen Ausführungsformen sind die IC-Vorrichtungen 335 Hybridfinnenvorrichtungen, wie etwa jene, die in dieser Offenbarung beschrieben werden. Die Einheiten sind durch ein Kommunikationsnetzwerk verbunden, das ein einziges Netzwerk oder mehrere Netzwerke sein können, wie etwa ein Intranet und/oder das Internet, und sie können drahtgebundene und/oder drahtlose Kommunikationskanäle dazwischen aufweisen. Die Einheiten können mit anderen Einheiten interagieren, den anderen Einheiten Dienste bereitstellen, Dienste von den anderen Einheiten empfangen oder Kombinationen davon. Bei einigen Ausführungsformen sind das Designhaus 320, das Maskenhaus 325, der IC-Hersteller 330 oder Kombinationen davon im Besitz eines einzigen Unternehmens (werden z. B. von einer einzigen Partei betrieben und bestehen in einer gemeinsamen Einrichtung nebeneinander usw.) oder werden von unterschiedlichen Unternehmen (z. B. von unabhängigen Parteien) betrieben. 12 ist der Übersichtlichkeit halber vereinfacht worden, um die Erfindungsgedanken der vorliegenden Erfindung besser verständlich zu machen. Weitere Merkmale können in dem IC-Herstellungssystem 300 hinzugefügt werden, und einige der in dieser Offenbarung beschriebenen Merkmale können in dem IC-Herstellungssystem 300 ersetzt, modifiziert oder weggelassen werden.
  • Das Designhaus 320, das ein oder mehrere Designteams umfassen kann, erzeugt ein IC-Designlayout 340 in einer IC-Designphase der Herstellung der IC-Vorrichtungen 335. Das Designlayout 340 umfasst Beschreibungen von verschiedenen geometrischen Strukturen, die zum Durchführen von speziellen Funktionen, die den Leistungsspezifikationen und/oder Herstellungsspezifikationen entsprechen, designt werden. Die geometrischen Strukturen entsprechen Schaltungselementen der IC-Vorrichtungen 335, z. B. Metallschichten, dielektrischen Schichten oder Halbleiterschichten, die die verschiedenen IC-Komponenten, wie etwa aktive Bereiche (z. B. aktive Finnenbereiche), Gatestrukturen (z. B. einen Gatestapel und Gate-Abstandshalter) und leitfähige Leitungen und/oder Durchkontaktierungen (d. h. Interconnects) bilden. Bei einigen Ausführungsformen implementiert das Designhaus 320 ein Designverfahren zum Herstellen des Designlayouts 340. Das Designverfahren kann unter anderem Folgendes umfassen: Logikdesign, physisches Design, Vorlayout-Simulation, Platzierung und Trassierung, Zeitablaufanalyse, Parameterextraktion, Designregelprüfung und Nachlayout-Simulation. Das Designlayout 340 kann aus Beschreibungstexten in visuelle Äquivalente konvertiert werden, die ein physisches Layout der dargestellten Strukturen bereitstellen, wie etwa deren Abmessungen, Formen und Positionen. Bei einigen Ausführungsformen kann das Designlayout 340 in einem OASIS-Dateiformat (OASIS: Open Artwork System Interchange Standard), einem GDS-Dateiformat, einem GDSII-Dateiformat, DFII-Dateiformat, einem anderen geeigneten Dateiformat oder Kombinationen davon dargestellt werden.
  • Bei einigen Ausführungsformen empfängt das Maskenhaus 325 das Designlayout 340 von dem Designhaus 320 zum Beispiel über eine Netzwerkverbindung, wie vorstehend beschrieben worden ist. Das Maskenhaus 325 verwendet das Designlayout 340 zur Herstellung einer oder mehrerer Masken, die für die Herstellung von verschiedenen Schichten der IC-Vorrichtungen 335 gemäß dem Designlayout 340 verwendet werden sollen. Das Maskenhaus 325 kann eine Maskendatenaufbereitung 350 durchführen, bei der das Designlayout 340 in eine Form übersetzt wird, die physisch von einem Maskenschreiber geschrieben werden kann, und es kann eine Maskenherstellung 354 durchführen, bei der das von der Maskendatenaufbereitung 350 aufbereitete Designlayout so modifiziert wird, dass es einem speziellen Maskenschreiber und/oder Maskenhersteller entspricht, und dann hergestellt wird. In 12 sind die Maskendatenaufbereitung 352 und die Maskenherstellung 354 als getrennte Elemente dargestellt. Bei einigen Ausführungsformen können jedoch die Maskendatenaufbereitung 352 und die Maskenherstellung 354 kollektiv als Maskendatenaufbereitung bezeichnet werden.
  • In einigen Beispielen umfasst die Maskendatenaufbereitung 350 die Anwendung von einer oder mehreren Auflösungsverbesserungstechnologien (RETs) (RET: resolution enhancement technology), wie etwa Phasenverschiebungsmasken (PSMs) (PSM: phase shift mask), außeraxiale Belichtung (OAI) (OAI: off-axis illumination), Optical Proximity Correction (OPC) und/oder inverse Lithografie-Technologie (ILT) (ILT: inverse lithography technology, um potentielle lithografische Fehler zu kompensieren, wie etwa Fehler, die durch Beugung, Interferenz oder andere Prozesseffekte auftreten können. Bei einigen Ausführungsformen können RETs (wie etwa OPC oder ILT) verwendet werden, um Maskenlayouts so zu modifizieren, dass Bearbeitungsbeschränkungen kompensiert werden, die sich in zur Herstellung der IC-Vorrichtungen 335 verwendeten Prozessen zeigen, wenn Prozesstechnologieknoten verkleinert werden. Ohne RETs führt die einfache Verkleinerung von bei größeren Knoten verwendeten Layoutdesigns oft dazu, dass IC-Vorrichtungen ungenaue und schlecht geformte Strukturelemente aufweisen. Bei einigen Ausführungsformen umfasst die Maskendatenaufbereitung 350 eine logische Operation (LOP) 362, eine OPC 364, eine Prüfung des lithografischen Prozesses (LPC) 366 (LPC: lithographic process check), andere Maskendatenaufbereitungsprozesse oder Kombinationen davon.
  • Die LOP 362 umfasst Empfangen und/oder Definieren von Designregeln, die Herstellungsbeschränkungen verschiedener IC-Hersteller spezifizieren, und Prüfen des Designlayouts 340 basierend auf den Designregeln. Die Designregeln können Beschränkungen hinsichtlich Leitungsbreite (z. B. Finnenbreiten, Gatebreiten, etc.), Beschränkungen hinsichtlich Zwischenräumen zwischen benachbarten Strukturelementen (z. B. Finnenzwischenraum für Einfinnenstrukturen, Mehrfinnenstrukturen, Unterteilungsfinnenstrukturen usw. und/oder Gatezwischenraum), andere Beschränkungen oder Kombinationen davon umfassen. Die Designregeln können als logische Operationen implementiert werden. Bei einigen Ausführungsformen umfasst die LOP 362 Analysieren des Designlayouts 340 und Modifizieren des Designlayouts 340 gemäß den Designregeln und/oder Herstellungsregeln. Wenn Merkmale (z. B. Strukturen, Polygone, Leitungen usw.) in dem Designlayout 340 nicht den Designregeln entsprechen, kann das Designlayout 340 mit der LPC 362 modifiziert werden, bis es den Designregeln entspricht. Mit der LOP 362 kann folglich ein modifiziertes Designlayout (d. h. das Designlayout 340 mit daran vorgenommenen Modifizierungen) erzeugt werden. Die Modifizierungen des Designlayouts 340 können Größenänderung, Formänderung, Zuordnungsänderung an den Merkmalen des Designlayouts 340 oder Kombinationen davon umfassen.
  • Mit der OPC 364 können regelbasierte Modifikationen und/oder modelbasierte Modifikationen an dem Designlayout 340 durchgeführt werden. Für eine regelbasierte Modifikation kann das Designlayout 340 mit der OPC 364 basierend auf OPC-Regeln modifiziert werden, die mit der IC-Herstellung verbundene Umgebungseinflüsse berücksichtigen. Bei einigen Ausführungsformen kann mit einer oder mehreren OPC-Regeln definiert werden, wie die Gatestrukturen der Hybridfinnenvorrichtungen zu modifizieren sind, und durch die OPC 364 wird ein Hybridfinnenvorrichtungslayout basierend auf den OPC-Regeln modifiziert. Zum Beispiel können OPC-Regeln unter Berücksichtigung von Unterschieden in den elektrischen Eigenschaften in Einfinnenvorrichtungen und Mehrfinnenvorrichtungen einer Hybridfinnenvorrichtung Positionen spezifizieren, wo Vorsprünge an der Gatestruktur oder an Teilen davon anzubringen sind (wodurch die Gatestruktur vergrößert wird), und/oder Breiten der Vorsprünge spezifizieren, die an der Gatestruktur anzubringen sind, und durch die OPC 364 kann das Designlayout 340 entsprechend modifiziert werden. In einem anderen Beispiel können die OPC-Regeln Positionen zum Verkleinern einer Breite der Gatestruktur oder Teilen davon und/oder Beträge einer Breitenverkleinerung spezifizieren, und durch die OPC 364 kann das Designlayout 340 entsprechend modifiziert werden. In noch einem anderen Beispiel können OPC-Regeln spezifizieren, dass Vorsprünge (z. B. OPC-Merkmale) an Gatestrukturen von Einfinnenvorrichtungen anzubringen sind. Für eine modellbasierte Modifikation kann das Designlayout 340 mit der OPC 364 dadurch modifiziert werden, dass basierend auf dem Designlayout 340 unter Verwendung eines Modells des lithografischen Prozesses ein gedrucktes Bild auf einem Wafer simuliert wird, und das Designlayout 340 modifiziert wird, bis das simulierte gedruckte Bild mit einem gewünschten Waferbild übereinstimmt. Mit der modellbasierten OPC können Abbildungsfehler, wie etwa Beugung, Interferenz oder andere Effekte, die sich aus lithografischen Prozessen ergeben, kompensiert werden. In verschiedenen Beispielen kann die OPC 364 verwendet werden, um Leitungsbreiten in Abhängigkeit von der Dichte der umgebenden Geometrien anzupassen, Leitungsenden mit „Hundeknochen“-Endkappen zu versehen, um eine Verkürzung von Leitungsenden zu verhindern, Elektronenstrahl-Proximity-Effekte zu korrigieren; die OPC 364 kann auch für andere Zwecke oder Kombinationen davon verwendet werden. Die OPC 364 kann auch verwendet werden, um Sub-Resolution-Assist-Features (SRAFs), die keine druckbaren Merkmale sind, wie etwa Streustriche (engl.: scattering bars), Serifen, Hammerheads usw., gemäß einem lithografischen Modell zu dem Designlayout 340 hinzuzufügen, sodass nach einem lithografischen Prozess die finale Struktur auf einem Wafer eine Verbesserung durch höhere Auflösung und Präzision aufweist.
  • Die LPC 366 kann Simulieren von IC-Herstellungsprozessen umfassen, die von dem IC-Hersteller 330 zur Herstellung der IC-Vorrichtungen 335 implementiert werden. Mit der LPC 366 kann diese Bearbeitung basierend auf dem Designlayout 340 (oder dem Designlayout 340, nachdem es der LOP 362 und/oder OPC 364 unterzogen worden ist) simuliert werden, um eine simulierte, hergestellte IC-Vorrichtung zu kreieren, die für die IC-Vorrichtungen 335 (z. B. eine Hybridfinnenvorrichtung) repräsentativ ist. Die Simulation kann elektrische Leistungsfähigkeitseigenschaften der simulierten IC-Vorrichtung umfassen. Die Simulation kann auf einer Gesamtheit oder einem Teil des Designlayouts 340 basieren. Bei einigen Ausführungsformen umfasst die LPC 366 Inspizieren des Designlayouts 340 und/oder der simulierten IC-Vorrichtung und Erkennen von potentiellen Problembereichen, die als heiße Punkte bezeichnet werden können und die in IC-Vorrichtungen 335 auftreten können, wenn diese basierend auf dem Designlayout 340 (oder dem Designlayout 340 nach Modifizierung durch die LOP 362 und/oder die OPC 364) hergestellt werden. Heiße Punkte können Strukturelemente und/oder Bereiche von IC-Vorrichtungen 335 sein, die sich negativ auf die elektrische Leistungsfähigkeit der IC-Vorrichtungen 335 auswirkende Eigenschaften aufweisen. Zum Beispiel können mit der LPC 366 Bereiche des Designlayouts 340 identifiziert werden, in denen die DIBL eines Transistors größer als eine Schwellen-DIBL ist, und/oder Bereiche mit Transistoren, die DIBL-Unterschiede aufweisen. In einem anderen Beispiel können mit der LPC 366 Bereiche des Designlayouts 340 identifiziert werden, die zu Leckströmen neigen oder Leckströme aufweisen, die größer als ein Schwellenwert ist. Die Bearbeitungsparameter in der LPC-Simulation können Parameter, die mit verschiedenen Prozessen des IC-Herstellungszyklus assoziiert sind, Parameter, die mit bei der Herstellung des IC verwendeten Anlagen assoziiert sind, andere Aspekte des Herstellungsprozesses oder Kombinationen davon umfassen. Beispielsweise können mit der LPC verschiedene Faktoren, wie etwa Zwischenbildkontrast, Tiefenschärfe (DOF) (DOF: depth of focus), Maskenfehler-Verbesserungsfaktor (MEEF) (MEEF: mask error enhancement factor), andere geeignete Faktoren oder Kombinationen davon berücksichtigt werden.
  • Nach der Maskendatenaufbereitung 352 und während der Maskenherstellung 354 kann eine Maske oder eine Gruppe von Masken auf der Grundlage des Designlayouts 340, das wie hier beschrieben modifiziert worden ist, hergestellt werden. Zum Beispiel wird ein Elektronenstrahl (e-Strahl) oder ein Mechanismus mit mehreren Elektronenstrahlen zum Herstellen einer Struktur auf einer Maske (Fotomaske oder Retikel) auf der Grundlage des modifizierten IC-Designlayouts verwendet. Die Maske kann mit verschiedenen Technologien hergestellt werden. Bei einigen Ausführungsformen wird die Maske unter Verwendung der Binärtechnologie hergestellt. Bei einigen Ausführungsformen weist eine Maskenstruktur opake Bereiche und transparente Bereiche auf. Ein Strahlungsstrahl, wie etwa ein Ultraviolett-Strahl (UV-Strahl), der zum Belichten einer lichtempfindlichen Materialschicht (z. B. Fotoresist) verwendet wird, die auf einen Wafer aufgebracht worden ist, wird von den opaken Bereichen blockiert und geht durch die transparenten Bereiche hindurch. In einem Beispiel weist eine Binärmaske ein transparentes Substrat (z. B. Quarzglas) und ein opakes Material (z. B. Chrom) auf, das in den opaken Bereichen der Binärmaske aufgebracht ist. In einigen Beispielen wird die Maske unter Verwendung der Phasenverschiebungstechnologie hergestellt. Bei der Phasenverschiebungsmaske (PSM) (PSM: phase shift mask) sind verschiedene Merkmale in der Struktur, die auf der Phasenverschiebungsmaske hergestellt wird, so konfiguriert, dass sie eine vorkonfigurierte Phasendifferenz haben, um die Auflösung und die Bildqualität zu verbessern. In verschiedenen Beispielen kann die Phasenverschiebungsmaske eine Maske mit abgeschwächter Phasenverschiebung oder eine Maske mit veränderlicher Phasenverschiebung sein. Bei einigen Ausführungsformen ist die Maske (oder die Masken) eine EUV-Maske (EUV: extreme UV), die bei lithografischen EUV-Prozessen verwendet wird.
  • Bei einigen Ausführungsformen verwendet der IC-Hersteller 330, wie etwa eine Halbleiterfabrik, die eine oder die mehreren vom Maskenhaus 325 erzeugten Masken, um eine oder mehrere Maskenstrukturen auf einen Wafer 370 zu übertragen und folglich die IC-Vorrichtungen 335 auf dem Wafer 370 herzustellen. Zum Beispiel kann der IC-Hersteller 330 Hybridfinnenvorrichtungen, wie etwa jene, die hier beschrieben worden sind, auf dem Wafer 370 herstellen. Der IC-Hersteller 330 kann ein IC-Herstellungsbetrieb mit mehreren Produktionsstätten für die Herstellung von verschiedenen IC-Produkten und/oder verschiedenen Teilen der IC-Produkte sein. Zum Beispiel kann der IC-Hersteller 330 eine erste Produktionsstätte für die Front-End-Fertigung (d. h. FEOL-Fertigung (FEOL: front-end-of-line)) von IC-Produkten, eine zweite Produktionsstätte für die Back-End-Fertigung von IC-Produkten, wie etwa für das Verbinden und Packaging der IC-Produkte, (d. h. BEOL-Fertigung (BEOL: back end of line)) und eine dritte Produktionsstätte zum Bereitstellen von anderen Diensten für den Fertigungsbetrieb haben. Bei einigen Ausführungsformen kann ein Halbleiterwafer (d. h. der Produktionswafer 370), in und/oder auf dem die IC-Vorrichtungen 335 hergestellt werden, ein Siliziumsubstrat oder ein anderes Substrat aufweisen, auf dem Materialschichten hergestellt werden. Bei einigen Ausführungsformen kann der Halbleiterwafer weiterhin verschiedene dotierte Bereiche, dielektrische Elemente und Mehrebenen-Interconnects aufweisen (die in späteren Herstellungsschritten hergestellt werden). Darüber hinaus können die eine oder die mehreren Masken in einer Reihe von Prozessen während der IC-Herstellung verwendet werden. Zum Beispiel können die eine oder die mehreren Masken in einem Ionenimplantationsprozess zum Herstellen von verschiedenen dotierten Bereichen in dem Halbleiterwafer, in einem Ätzprozess zum Herstellen von verschiedenen geätzten Bereichen in dem Halbleiterwafer und/oder in anderen geeigneten Prozesses verwendet werden. Bei einigen Ausführungsformen vereinzelt der IC-Hersteller 330 den Wafer 370 entlang von definierten Bereichen, wie etwa Ritzgrabenbereichen, um die IC-Vorrichtungen 335 zu trennen. Bei einigen Ausführungsformen prüft der IC-Hersteller 330 die IC-Vorrichtungen 335 auf dem Wafer 370 vor dem Vereinzeln und nach dem Vereinzeln. Mit der Prüfung kann festgestellt werden, ob die IC-Vorrichtungen 335 den physischen Herstellungsspezifikationen, den mechanischen Leistungsspezifikationen, den elektrischen Leistungsspezifikationen, anderen Spezifikationen oder Kombinationen davon entsprechen.
  • 13 ist ein vereinfachtes Blockschema eines Hybridfinnenvorrichtung-Optimierungssystems 400 gemäß verschiedenen Aspekten der vorliegenden Offenbarung. Das Designhaus 320 und/oder das Maskenhaus 325 können das Hybridfinnenvorrichtung-Optimierungssystem 400 aufweisen und/oder implementieren. Mit dem Hybridfinnenvorrichtung-Optimierungssystem 400 können die in dieser Offenbarung in Verbindung mit den 4-12 beschriebenen Verfahren zur Hybridfinnenvorrichtungsoptimierung durchgeführt werden. Das Hybridfinnenvorrichtung-Optimierungssystem 400 ist ein Datenbearbeitungssystem, wie etwa ein Computer, ein Server, eine Workstation oder eine andere geeignete Vorrichtung. Das Hybridfinnenvorrichtung-Optimierungssystem 400 umfasst einen Prozessor 402, der zwecks Kommunikation mit einem Systemspeicher 404, einer Massenspeichervorrichtung 406 und einem Kommunikationsmodul 408 verbunden ist. Der Systemspeicher 404 stellt den Prozessor 402 mit einem nicht flüchtigen, computerlesbaren Speicher bereit, um die Ausführung von Computerbefehlen durch den Prozessor 402 zu erleichtern. Beispielhafte Systemspeicher 404 sind unter anderem Direktzugriffsspeicher-Vorrichtungen (RAM-Vorrichtungen) (RAM: random access memory), wie etwa dynamische RAM-Vorrichtungen (DRAM-Vorrichtungen) (DRAM dynamic RAM), synchrone DRAM-Vorrichtungen (SDRAM-Vorrichtungen) (SDRAM: synchronous DRAM), Festkörperspeicher-Vorrichtungen, eine Vielzahl von anderen Speichervorrichtungen oder Kombinationen davon. Computerprogramme, Befehle und Daten werden in der Massenspeichervorrichtung 406 gespeichert. Beispiele für die Massenspeichervorrichtung 406 sind Festplatten, optische Speicherplatten, magneto-optische Platten, Festkörperspeichervorrichtungen, eine Vielzahl von anderen Massenspeichervorrichtungen oder Kombinationen davon. Das Kommunikationsmodul 408 dient dem Austausch von Daten, wie etwa IC-Designlayout-Dateien, mit Komponenten in einem IC-Herstellungssystem. Beispiele für das Kommunikationsmodul 408 sind Ethernet-Karten, 802.11 WiFi-Vorrichtungen, mobile Datenfunkvorrichtungen und/oder andere geeignete Vorrichtungen, die auf dem Fachgebiet bekannt sind.
  • Im Betrieb ist das Hybridfinnenvorrichtung-Optimierungssystem 400 so konfiguriert, dass es ein Hybridfinnenvorrichtungslayout 420 (z. B. das Hybridfinnenvorrichtungslayout 100) gemäß einem in dieser Offenbarung beschriebenen Hybridfinnenvorrichtung-Optimierungsprozess (z. B. Verfahren 200 oder Verfahren, die mit den 4-8, der 10, der 11A, der 11B und der 12 assoziiert sind) empfängt und manipuliert, wodurch ein optimiertes Hybridfinnenvorrichtungslayout (z. B. die Hybridfinnenvorrichtungslayouts 100-1-100-5) erzeugt wird, das zu einer Hybridfinnenvorrichtungsherstellung 440 (z. B. zu dem Maskenhaus 325 und/oder dem IC-Hersteller 330) übermittelt werden kann. Eine Hybridfinnenvorrichtung, die gemäß dem optimierten Hybridfinnenvorrichtungslayout hergestellt wird, wird Einfinnenvorrichtungen und Mehrfinnenvorrichtungen mit einem gemeinsamen Gate aufweisen, die eine nicht gleichmäßige Breite entlang ihrer Länge haben. Bei einigen Ausführungsformen kann der Hybridfinnenvorrichtung-Optimierungsprozess (z. B. Verfahren 200 oder Verfahren, die mit den 4-8, der 10, der 11A, der 11B und der 12 assoziiert sind) als Softwarebefehle, die auf dem Hybridfinnenvorrichtung-Optimierungssystem 400 ausgeführt werden, implementiert werden. Bei einigen Ausführungsformen können die Maskendatenaufbereitung 325, die LOP, OPC und LPC umfasst, und entsprechende Hybridfinnen-Optimierungsprozesse, als Softwarebefehle, die auf dem Hybridfinnenvorrichtung-Optimierungssystem 400 ausgeführt werden, implementiert werden. Darüber hinaus kann das Hybridfinnenvorrichtung-Optimierungssystem 400 weitere und/oder andere Komponenten in alternativen Ausführungsformen umfassen.
  • In der vorliegenden Offenbarung werden Hybridfinnenvorrichtungen mit verbesserter Leistung beschrieben. Ein beispielhaftes Verfahren umfasst Folgendes: Empfangen eines Hybridfinnenvorrichtungslayouts für eine Hybridfinnenvorrichtung. Das Hybridfinnenvorrichtungslayout weist einen aktiven Einfinnenbereich, einen aktiven Mehrfinnenbereich und einen Finnenunterteilungsbereich zwischen dem aktiven Einfinnenbereich und dem aktiven Mehrfinnenbereich auf. Der aktive Einfinnenbereich, der aktive Mehrfinnenbereich und der Finnenunterteilungsbereich erstrecken sich der Länge nach entlang einer ersten Richtung. Ein Gate ist über dem aktiven Einfinnenbereich, dem aktiven Mehrfinnenbereich und dem Finnenunterteilungsbereich angeordnet. Das Gate erstreckt sich der Länge nach entlang einer zweiten Richtung, wobei die zweite Richtung von der ersten Richtung verschieden ist, und das Gate eine Breite entlang der ersten Richtung aufweist. Der aktive Einfinnenbereich und ein erster Teil des Gates bilden eine erste finnenbasierte Vorrichtung mit einer ersten elektrischen Eigenschaft, und der aktive Mehrfinnenbereich und ein zweiter Teil des Gates bilden eine zweite finnenbasierte Vorrichtung mit einer zweiten elektrischen Eigenschaft. Die zweite elektrische Eigenschaft ist von der ersten elektrischen Eigenschaft verschieden. Das Verfahren umfasst weiterhin Abstimmen der Breite des Gates, um einen Unterschied zwischen der ersten elektrischen Eigenschaft und der zweiten elektrischen Eigenschaft zu verringern. Das Abstimmen erzeugt ein modifiziertes Hybridfinnenvorrichtungslayout. Das Verfahren umfasst weiterhin Herstellen der Hybridfinnenvorrichtung unter Verwendung des modifizierten Hybridfinnenvorrichtungslayouts. Bei einigen Ausführungsformen umfasst das Verfahren weiterhin Simulieren einer elektrischen Leistung der Hybridfinnenvorrichtung basierend auf dem Hybridfinnenvorrichtungslayout, und das Abstimmen der Breite umfasst Anpassen der Breite basierend auf der simulierten elektrischen Leistung.
  • Bei einigen Ausführungsformen umfasst das Abstimmen der Breite Vergrößern der Breite des Gates über dem aktiven Einfinnenbereich. Bei einigen Ausführungsformen umfasst das Abstimmen der Breite Verkleinern der Breite des Gates über dem aktiven Einfinnenbereich. Bei einigen Ausführungsformen umfasst das Abstimmen der Breite Vergrößern der Breite des Gates über dem aktiven Mehrfinnenbereich. Bei einigen Ausführungsformen umfasst das Abstimmen der Breite Verkleinern der Breite des Gates über dem aktiven Mehrfinnenbereich. Bei einigen Ausführungsformen ist die erste elektrische Eigenschaft eine erste DIBL und die zweite elektrische Eigenschaft ist eine zweite DIBL.
  • Ein weiteres beispielhaftes Verfahren umfasst Empfangen eines Hybridfinnenvorrichtungslayouts für eine Hybridfinnenvorrichtung. Die Hybridfinnenvorrichtung weist eine Gatestruktur auf, die für eine Einfinnenvorrichtung und eine Mehrfinnenvorrichtung gemeinsam ist. Das Verfahren umfasst weiterhin, basierend auf einer OPC-basierten Regel (OPC: optical proximity correction), Bestimmen, dass ein Unterschied in einer ersten elektrischen Eigenschaft der Einfinnenvorrichtung und einer zweiten elektrischen Eigenschaft der Mehrfinnenvorrichtung größer als ein Schwellenunterschied ist. Die erste elektrische Eigenschaft und die zweite elektrische Eigenschaft sind von einer Breite der Gatestruktur abhängig. Das Verfahren umfasst weiterhin Anpassen einer Breite eines Teils der Gatestruktur, um den Unterschied in der ersten elektrischen Eigenschaft und der zweiten elektrischen Eigenschaft zu verringern, wodurch das Hybridfinnenvorrichtungslayout modifiziert wird und die elektrische Gesamtleistung der Hybridfinnenvorrichtung verbessert wird. Das Verfahren umfasst weiterhin Herstellen der Hybridfinnenvorrichtung unter Verwendung des modifizierten Hybridfinnenvorrichtungslayouts.
  • Bei einigen Ausführungsformen hat die Gatestruktur eine erste Breite und das Anpassen der Breite umfasst Anfügen mindestens eines Vorsprungs an den Teil der Gatestruktur, sodass der Teil der Gatestruktur eine zweite Breite hat, die größer als die erste Breite ist. Bei einigen Ausführungsformen umfasst das Verfahren weiterhin Erzeugen einer simulierten Hybridfinnenvorrichtung basierend auf dem Hybridfinnenvorrichtungslayout, und die erste elektrische Eigenschaft und die zweite elektrische Eigenschaft werden aus der simulierten Hybridfinnenvorrichtung bestimmt. Bei einigen Ausführungsformen hat die Gatestruktur eine erste Breite, der Teil der Gatestruktur ist ein Teil der Einfinnenvorrichtung, die erste elektrische Eigenschaft ist eine erste drain-induzierte Barrierenabsenkung (DIBL), die zweite elektrische Eigenschaft ist eine zweite DIBL, die kleiner als die erste DIBL ist, und das Anpassen der Breite des Teils der Gatestruktur umfasst Vergrößern des Teils der Gatestruktur von der ersten Breite auf eine zweite Breite, um einen Unterschied zwischen der ersten DIBL und der zweiten DIBL zu verringern.
  • Eine beispielhafte Hybridfinnenvorrichtung umfasst eine Einfinnenstruktur, eine Mehrfinnenstruktur und eine Unterteilungsfinnenstruktur, die zwischen der Einfinnenstruktur und der Mehrfinnenstruktur angeordnet ist. Die Einfinnenstruktur, die Mehrfinnenstruktur und die Unterteilungsfinnenstruktur erstrecken sich der Länge nach entlang einer ersten Richtung. Ein Gate ist über der Einfinnenstruktur, der Mehrfinnenstruktur und der Unterteilungsfinnenstruktur angeordnet. Das Gate erstreckt sich der Länge nach entlang einer zweiten Richtung, wobei die zweite Richtung von der ersten Richtung verschieden ist, das Gate eine erste Breite über der Einfinnenstruktur hat, das Gate eine zweite Breite über der Mehrfinnenstruktur hat, und die erste Breite und die zweite Breite sich entlang der ersten Richtung erstrecken und die zweite Breite von der ersten Breite verschieden ist. Bei einigen Ausführungsformen ist eine erste elektrische Eigenschaft eines ersten Transistors, der aus der Einfinnenstruktur und dem Gate gebildet wird, etwa gleich einer zweiten elektrischen Eigenschaft eines zweiten Transistors, der aus der Mehrfinnenstruktur und dem Gate gebildet wird. Bei einigen Ausführungsformen ist die erste elektrische Eigenschaft eine erste drain-induzierte Barrierenabsenkung (DIBL) und die zweite elektrische Eigenschaft ist eine zweite DIBL. Die erste DIBL ist im Wesentlichen gleich der zweiten DIBL.
  • Bei einigen Ausführungsformen ist die erste Breite größer als die zweite Breite und eine erste elektrische Eigenschaft einer ersten finnenbasierten Vorrichtung, die aus der Einfinnenstruktur und dem Gate gebildet wird, ist etwa gleich einer zweiten elektrischen Eigenschaft einer zweiten finnenbasierten Vorrichtung, die aus der Mehrfinnenstruktur und dem Gate gebildet wird. Bei einigen Ausführungsformen ist ein erster Teil des Gates über der Einfinnenstruktur, ein zweiter Teil des Gates ist über der Mehrfinnenstruktur und ein dritter Teil des Gates ist über der Unterteilungsfinnenstruktur. Der erste Teil des Gates über der Einfinnenstruktur hat einen ersten Verlängerungsteil mit einer dritten Breite und einen zweiten Verlängerungsteil mit einer vierten Breite. Der erste Teil des Gates erstreckt sich entlang der ersten Richtung um die dritte Breite über eine erste Seitenwand des zweiten Teils des Gates hinaus und entlang der ersten Richtung um die vierte Breite über eine zweite Seitenwand des zweiten Teils des Gates hinaus. Die erste Breite ist eine Summe der zweiten Breite, der dritten Breite und der vierten Breite. Bei einigen Ausführungsformen ist die erste Breite kleiner als die zweite Breite und eine erste elektrische Eigenschaft einer ersten finnenbasierten Vorrichtung, die aus der Einfinnenstruktur und dem Gate gebildet wird, ist etwa gleich einer zweiten elektrischen Eigenschaft einer zweiten finnenbasierten Vorrichtung, die aus der Mehrfinnenstruktur und dem Gate gebildet wird. Bei einigen Ausführungsformen ist ein erster Teil des Gates über der Einfinnenstruktur, ein zweiter Teil des Gates ist über der Mehrfinnenstruktur und ein dritter Teil des Gates ist über der Unterteilungsfinnenstruktur. Der zweite Teil des Gates über der Mehrfinnenstruktur hat einen ersten Verlängerungsteil mit einer dritten Breite und einen zweiten Verlängerungsteil mit einer vierten Breite. Der zweite Teil des Gates erstreckt sich entlang der ersten Richtung um die dritte Breite über eine erste Seitenwand des ersten Teils des Gates hinaus und entlang der ersten Richtung um die vierte Breite über eine zweite Seitenwand des ersten Teils des Gates hinaus. Die zweite Breite ist eine Summe der ersten Breite, der dritten Breite und der vierten Breite. Bei einigen Ausführungsformen hat das Gate eine dritte Breite und eine vierte Breite über der Unterteilungsfinnenstruktur, wobei die dritte Breite und die vierte Breite sich entlang der ersten Richtung erstrecken, die dritte Breite gleich der ersten Breite ist und die vierte Breite gleich der zweiten Breite ist. Bei einigen Ausführungsformen unterscheidet sich die erste Breite um etwa 5 % bis etwa 30 % von der zweiten Breite.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Offenbarung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Offenbarung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/331180 [0001]

Claims (20)

  1. Verfahren mit den folgenden Schritten: Empfangen eines Hybridfinnenvorrichtungslayouts für eine Hybridfinnenvorrichtung, wobei das Hybridfinnenvorrichtungslayout Folgendes aufweist: - einen aktiven Einfinnenbereich, einen aktiven Mehrfinnenbereich und einen Finnenunterteilungsbereich zwischen dem aktiven Einfinnenbereich und dem aktiven Mehrfinnenbereich, wobei der aktive Einfinnenbereich, der aktive Mehrfinnenbereich und der Finnenunterteilungsbereich sich der Länge nach entlang einer ersten Richtung erstrecken, - ein Gate, das über dem aktiven Einfinnenbereich, dem aktiven Mehrfinnenbereich und dem Finnenunterteilungsbereich angeordnet ist, wobei sich das Gate der Länge nach entlang einer zweiten Richtung erstreckt, wobei die zweite Richtung von der ersten Richtung verschieden ist, und das Gate eine Breite entlang der ersten Richtung aufweist, und - wobei der aktive Einfinnenbereich und ein erster Teil des Gates eine erste finnenbasierte Vorrichtung mit einer ersten elektrischen Eigenschaft bilden und der aktive Mehrfinnenbereich und ein zweiter Teil des Gates bilden eine zweite finnenbasierte Vorrichtung mit einer zweiten elektrischen Eigenschaft bilden, wobei die zweite elektrische Eigenschaft von der ersten elektrischen Eigenschaft verschieden ist; Abstimmen der Breite des Gates, um einen Unterschied zwischen der ersten elektrischen Eigenschaft und der zweiten elektrischen Eigenschaft zu verringern, wobei das Abstimmen ein Erzeugen eines modifizierten Hybridfinnenvorrichtungslayouts umfasst; und Herstellen der Hybridfinnenvorrichtung unter Verwendung des modifizierten Hybridfinnenvorrichtungslayouts.
  2. Verfahren nach Anspruch 1, wobei das Abstimmen der Breite ein Vergrößern der Breite des Gates über dem aktiven Einfinnenbereich umfasst.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Abstimmen der Breite ein Verkleinern der Breite des Gates über dem aktiven Einfinnenbereich umfasst.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Abstimmen der Breite ein Vergrößern der Breite des Gates über dem aktiven Mehrfinnenbereich umfasst.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Abstimmen der Breite ein Verkleinern der Breite des Gates über dem aktiven Mehrfinnenbereich umfasst.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste elektrische Eigenschaft eine erste DIBL ist und die zweite elektrische Eigenschaft eine zweite DIBL ist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, das weiterhin ein Simulieren einer elektrischen Leistung der Hybridfinnenvorrichtung basierend auf dem Hybridfinnenvorrichtungslayout umfasst, wobei das Abstimmen der Breite ein Anpassen der Breite basierend auf der simulierten elektrischen Leistung umfasst.
  8. Verfahren mit den folgenden Schritten: Empfangen eines Hybridfinnenvorrichtungslayouts für eine Hybridfinnenvorrichtung, wobei die Hybridfinnenvorrichtung eine Gatestruktur aufweist, die für eine Einfinnenvorrichtung und eine Mehrfinnenvorrichtung gemeinsam ist; basierend auf einer OPC-basierten Regel, Bestimmen, dass ein Unterschied in einer ersten elektrischen Eigenschaft der Einfinnenvorrichtung und einer zweiten elektrischen Eigenschaft der Mehrfinnenvorrichtung größer als ein Schwellenunterschied ist, wobei die erste elektrische Eigenschaft und die zweite elektrische Eigenschaft von einer Breite der Gatestruktur abhängig sind; Anpassen einer Breite eines Teils der Gatestruktur, um den Unterschied in der ersten elektrischen Eigenschaft und der zweiten elektrischen Eigenschaft zu verringern, wodurch das Hybridfinnenvorrichtungslayout modifiziert wird und eineelektrische Gesamtleistung der Hybridfinnenvorrichtung verbessert wird; und Herstellen der Hybridfinnenvorrichtung unter Verwendung des modifizierten Hybridfinnenvorrichtungslayouts.
  9. Verfahren nach Anspruch 8, wobei: die Gatestruktur eine erste Breite hat; und das Anpassen der Breite ein Anfügen mindestens eines Vorsprungs an den Teil der Gatestruktur umfasst, sodass der Teil der Gatestruktur eine zweite Breite hat, die größer als die erste Breite ist.
  10. Verfahren nach Anspruch 8 oder 9, das weiterhin ein Erzeugen einer simulierten Hybridfinnenvorrichtung basierend auf dem Hybridfinnenvorrichtungslayout umfasst, wobei die erste elektrische Eigenschaft und die zweite elektrische Eigenschaft aus der simulierten Hybridfinnenvorrichtung bestimmt werden.
  11. Verfahren nach einem der Ansprüche 8 bis 10, wobei: die Gatestruktur eine erste Breite hat; der Teil der Gatestruktur ein Teil der Einfinnenvorrichtung ist; die erste elektrische Eigenschaft eine erste DIBL ist; die zweite elektrische Eigenschaft eine zweite DIBL ist, die kleiner als die erste DIBL ist; und das Anpassen der Breite des Teils der Gatestruktur ein Vergrößern des Teils der Gatestruktur von der ersten Breite auf eine zweite Breite umfasst, um einen Unterschied zwischen der ersten DIBL und der zweiten DIBL zu verringern.
  12. Hybridfinnenvorrichtung mit: einer Einfinnenstruktur, einer Mehrfinnenstruktur und einer Unterteilungsfinnenstruktur, die zwischen der Einfinnenstruktur und der Mehrfinnenstruktur angeordnet ist, wobei die Einfinnenstruktur, die Mehrfinnenstruktur und die Unterteilungsfinnenstruktur sich der Länge nach entlang einer ersten Richtung erstrecken; und einem Gate, das über der Einfinnenstruktur, der Mehrfinnenstruktur und der Unterteilungsfinnenstruktur angeordnet ist, wobei: das Gate sich der Länge nach entlang einer zweiten Richtung erstreckt, die zweite Richtung von der ersten Richtung verschieden ist, das Gate eine erste Breite über der Einfinnenstruktur hat, das Gate eine zweite Breite über der Mehrfinnenstruktur hat, und die erste Breite und die zweite Breite sich entlang der ersten Richtung erstrecken und die zweite Breite von der ersten Breite verschieden ist.
  13. Hybridfinnenvorrichtung nach Anspruch 12, wobei eine erste elektrische Eigenschaft eines ersten Transistors, der aus der Einfinnenstruktur und dem Gate gebildet ist, etwa gleich einer zweiten elektrischen Eigenschaft eines zweiten Transistors, der aus der Mehrfinnenstruktur und dem Gate gebildet wird, ist.
  14. Hybridfinnenvorrichtung nach Anspruch 13, wobei die erste elektrische Eigenschaft eine erste DIBL ist und die zweite elektrische Eigenschaft eine zweite DIBL ist, wobei die erste DIBL im Wesentlichen gleich der zweiten DIBL ist.
  15. Hybridfinnenvorrichtung nach einem der Ansprüche 12 bis 14, wobei die erste Breite größer als die zweite Breite ist und eine erste elektrische Eigenschaft einer ersten finnenbasierten Vorrichtung, die aus der Einfinnenstruktur und dem Gate gebildet ist, etwa gleich einer zweiten elektrischen Eigenschaft einer zweiten finnenbasierten Vorrichtung, die aus der Mehrfinnenstruktur und dem Gate gebildet ist.
  16. Hybridfinnenvorrichtung nach Anspruch 15, wobei: ein erster Teil des Gates über der Einfinnenstruktur ist, ein zweiter Teil des Gates über der Mehrfinnenstruktur ist, und ein dritter Teil des Gates über der Unterteilungsfinnenstruktur ist; der erste Teil des Gates über der Einfinnenstruktur einen ersten Verlängerungsteil mit einer dritten Breite und einen zweiten Verlängerungsteil mit einer vierten Breite hat; der erste Teil des Gates sich entlang der ersten Richtung um die dritte Breite über eine erste Seitenwand des zweiten Teils des Gates hinaus erstreckt und entlang der ersten Richtung um die vierte Breite über eine zweite Seitenwand des zweiten Teils des Gates hinaus erstreckt; und wobei die erste Breite eine Summe der zweiten Breite, der dritten Breite und der vierten Breite ist.
  17. Hybridfinnenvorrichtung nach einem der Ansprüche 12 bis 16, wobei die erste Breite kleiner als die zweite Breite ist und eine erste elektrische Eigenschaft einer ersten finnenbasierten Vorrichtung, die aus der Einfinnenstruktur und dem Gate gebildet ist, etwa gleich einer zweiten elektrischen Eigenschaft einer zweiten finnenbasierten Vorrichtung, die aus der Mehrfinnenstruktur und dem Gate gebildet ist, ist.
  18. Hybridfinnenvorrichtung nach Anspruch 17, wobei: ein erster Teil des Gates über der Einfinnenstruktur ist, ein zweiter Teil des Gates über der Mehrfinnenstruktur ist und ein dritter Teil des Gates über der Unterteilungsfinnenstruktur ist; der zweite Teil des Gates über der Mehrfinnenstruktur einen ersten Verlängerungsteil mit einer dritten Breite und einen zweiten Verlängerungsteil mit einer vierten Breite aufweist; der zweite Teil des Gates sich entlang der ersten Richtung um die dritte Breite über eine erste Seitenwand des ersten Teils des Gates hinaus erstreckt und entlang der ersten Richtung um die vierte Breite über eine zweite Seitenwand des ersten Teils des Gates hinaus erstreckt; und wobei die zweite Breite eine Summe der ersten Breite, der dritten Breite und der vierten Breite ist.
  19. Hybridfinnenvorrichtung nach einem der Ansprüche 12 bis 18, wobei das Gate eine dritte Breite und eine vierte Breite über der Unterteilungsfinnenstruktur hat, wobei die dritte Breite und die vierte Breite sich entlang der ersten Richtung erstrecken, die dritte Breite gleich der ersten Breite ist, und die vierte Breite gleich der zweiten Breite ist.
  20. Hybridfinnenvorrichtung nach einem der Ansprüche 12 bis 19, wobei die erste Breite sich um etwa 5 % bis etwa 30 % von der zweiten Breite unterscheidet.
DE102023104971.2A 2022-04-14 2023-03-01 Gates von hybrid-finnen-vorrichtungen Pending DE102023104971A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263331180P 2022-04-14 2022-04-14
US63/331,180 2022-04-14
US17/815,898 US20230335644A1 (en) 2022-04-14 2022-07-28 Gates of Hybrid-Fin Devices
US17/815,898 2022-07-28

Publications (1)

Publication Number Publication Date
DE102023104971A1 true DE102023104971A1 (de) 2023-10-19

Family

ID=88191858

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102023104971.2A Pending DE102023104971A1 (de) 2022-04-14 2023-03-01 Gates von hybrid-finnen-vorrichtungen

Country Status (4)

Country Link
US (1) US20230335644A1 (de)
KR (1) KR20230147540A (de)
DE (1) DE102023104971A1 (de)
TW (1) TW202347454A (de)

Also Published As

Publication number Publication date
KR20230147540A (ko) 2023-10-23
TW202347454A (zh) 2023-12-01
US20230335644A1 (en) 2023-10-19

Similar Documents

Publication Publication Date Title
DE102015112271B4 (de) Verfahren und Struktur für eine Strukturierung mit Dorn und Abstandshalter
DE102019129048B4 (de) Halbleitervorrichtung mit füllerzellregion, verfahren zur erzeugung eines layoutdiagramms und system für dafür
DE102017118336B4 (de) Standardzellen-layout, halbleiter-bauelement mit technische-änderungsanweisungs(eco)-zellen und verfahren
DE102013107142B4 (de) Verfahren zum Definieren mehrerer Schichtmuster bei Verwendung einer einzigen Belichtung
DE102017125395A1 (de) Zellstrunkturen und Halbleitervorrichtungen damit
DE102017110226A1 (de) Füller für integrierte Schaltungen und Verfahren davon
DE102015114918A1 (de) Umweltbewusste OPC
DE102019123621B4 (de) Routungsressourcenverbesserndes verfahren zum generieren von layout-diagrammen, und system dafür
DE102019116952B4 (de) Integrierte-schaltkreis-struktur, layout-schaubild-verfahren und system
DE102018108579A1 (de) Integrierte schaltung und verfahren zu deren herstellung
DE102020119280A1 (de) Platzbedarf für multi-bit-flip-flop
DE102020119415A1 (de) Integrierte schaltung mit rückseitiger stromschiene und rückseitigem interconnect
DE102021110414A1 (de) Vier-cpp-breite speicherzelle mit vergrabenem leistungsgitter und verfahren zu deren herstellung
DE102019128571A1 (de) Verfahren zum erzeugen eines layoutdiagramms mit zelle mit darauf basierenden stiftmustern und halbleitervorrichtung
DE102020127462A1 (de) Halbleitervorrichtung
DE102020106252A1 (de) Integrierte schaltung
DE102020124907B4 (de) Integrierte schaltung
DE102020114130A1 (de) Abbindungsvorrichtung
DE102021111423A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102020109326B4 (de) Ic-vorrichtung, verfahren zum herstellen und verfahren zum herstellen eines layout-diagramms
DE102020115617A1 (de) Integrierte schaltung
DE102021105450B4 (de) Integrierte Schaltungsvorrichtung, System und Verfahren
DE102023104971A1 (de) Gates von hybrid-finnen-vorrichtungen
DE102021108836A1 (de) Halbleiterbauelement mit v2v-schiene und herstellungsverfahren davon
DE102020132602B4 (de) Halbleitervorrichtung mit vergrabenen leitfähigen fingern und deren herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed