DE102022211505A1

DE102022211505A1 - Halbleitervorrichtung

Info

Publication number: DE102022211505A1
Application number: DE102022211505.8A
Authority: DE
Inventors: Koki Narita
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2021-10-29
Filing date: 2022-10-28
Publication date: 2023-05-04
Also published as: JP2023066630A; CN116072670A; US20230135511A1

Abstract

Der Durchschlag eines internen Elements während einer ESD-Einwirkung einer Halbleitervorrichtung wird verhindert. Wenn statische Elektrizität auf eine E/A-Signalkontaktfläche einwirkt, wird ein Entladungsweg durch einen elektrostatischen Schutzmechanismus gebildet. Ein Gate-Schaltkreis ist entsprechend einem zu schützenden Transistor mit einem elektrisch mit der E/A-Signalkontaktfläche verbundenen Drain angeordnet. Der Gate-Schaltkreis verbindet elektrisch ein Gate des zu schützenden Transistors mit einem ersten Knoten mit einem Potential höher als ein Potential einer E/A-Masseleitung, wenn der Entladungsweg zum Zeitpunkt des Einwirkens von statischer Elektrizität auf die E/A-Signalkontaktfläche gebildet wird.

Description

OUERVERWEIS AUF VERWANDTE ANMELDUNG
Die vorliegende Offenbarung der japanischen Patentanmeldung Nr. 2021-177319 , eingereicht am 29. Oktober 2021, umfassend Beschreibung, Zeichnungen und Zusammenfassung, ist hiermit durch Bezugnahme in ihrer Gesamtheit aufgenommen.
HINTERGRUND
Die vorliegende Offenbarung betrifft eine Halbleitervorrichtung. Die vorliegende Offenbarung betrifft insbesondere eine mit Schutzfunktionen gegen ESD (elektrostatische Entladung) ausgestattete Halbleitervorrichtung.
Es werden die nachfolgend ausgeführten Verfahren offenbart.
[Patentdokument 1] Japanische ungeprüfte Patentanmeldungsveröffentlichung Nr. 2009-99641
Üblicherweise ist in einer Halbleitervorrichtung eine elektrostatische Schutzschaltung zum Schutz der inneren Schaltung vor elektrostatischer Entladung zu den Eingangs- und Ausgangsanschlüssen von außen vorgesehen. Beispielsweise offenbart die japanische ungeprüfte Patentanmeldungsveröffentlichung Nr. 2009-99641 (Patentdokument 1) eine Schaltungskonfiguration, in der eine elektrostatische Schutzschaltung umfassend MOS-(Metal-Oxide-Semiconductor-)Transistoren zwischen einer mit einem Eingangs-/Ausgangsanschluss verbundenen Eingangs-/Ausgangsleitung und einer Stromversorgungsleitung und einer Masseleitung geschaltet ist.
ZUSAMMENFASSUNG
Als ein Teil des Betriebsbestätigungstests der Halbleitervorrichtung wird ein elektrostatischer Durchschlagstest (nachfolgend als „ESD-Test“ bezeichnet) durchgeführt, um zu bestätigen, dass die zuvor genannte ESD-Schutzfunktion normal funktioniert. Im ESD-Test wird die Durchschlagsfestigkeit der Halbleitervorrichtung, wenn die ESD simulierende elektrische Beanspruchung auf einen externen Anschluss, etwa einen Stromversorgungsanschluss, einen Masseanschluss und einen SignalEingangs-/Ausgangs-(E/A-)Anschluss einwirkt, bewertet.
Andererseits ist in den letzten Jahren durch die fortschreitende Miniaturisierung des Herstellungsprozesses von Halbleitervorrichtungen die Durchschlagsspannung des Transistors gesunken und der parasitäre Widerstand der Verdrahtung hat sich erhöht. Während des ESD-Tests oder während der elektrostatischen Entladungsexposition (nachfolgend als „ESD-Einwirkung“ bezeichnet) in einem Montageprozess des Halbleiters oder einem Montageprozess an elektronischen Vorrichtungen wird der vom externen Anschluss zur Innenseite des Halbleiters fließende Strom (nachfolgend als „ESD-Strom“ bezeichnet) durch den Betrieb der elektrostatischen Schutzschaltung zum anderen externen Anschluss mit einem Referenzpotential zum Zeitpunkt des Einwirkens der ESD geleitet. Zu diesem Zeitpunkt nimmt, wenn der parasitäre Verdrahtungswiderstand des ESD-Stromweges erhöht ist, die erzeugte Menge des Spannungsabfalls, wenn der ESD-Strom fließt, zu. Somit besteht zum Zeitpunkt des Einwirkens der ESD in Bezug auf das mit dem ESD-Stromweg verbundene interne Element (Transistor) das Problem, dass ein die Durchschlagsspannung überschreitender Potentialunterschied einwirkt.
Die vorliegende Offenbarung löst die zuvor genannten Probleme und stellt eine Halbleitervorrichtung bereit, die den Durchschlag eines internen Elements während der ESD-Einwirkung verhindern kann.
Andere Probleme und neuartige Merkmale werden aus der Beschreibung und den beigefügten Zeichnungen ersichtlich.
Gemäß einer Ausführungsform umfasst eine Halbleitervorrichtung eine Signalkontaktfläche, eine Massekontaktfläche, eine Vielzahl von Treibertransistoren und einen elektrostatischen Schutzmechanismus. Die Vielzahl von Treibertransistoren ist elektrisch zwischen der Stromversorgungsleitung und der Masseleitung über einen elektrisch mit dem Signalweg verbundenen Signalknoten verbunden. Die Vielzahl von Treibertransistoren umfasst einen zu schützenden Transistor mit einem elektrisch mit dem Signalweg verbundenen Drain. Wenn ein elektrisches Signal (beispielsweise statische Elektrizität) an der Signalkontaktfläche einwirkt, während die Massekontaktfläche ein Referenzpotential aufweist, bildet der elektrostatische Schutzmechanismus einen Entladungsweg von der Signalkontaktfläche zur Massekontaktfläche. Der elektrostatische Schutzmechanismus umfasst einen Gate-Schaltkreis. Der Gate-Schaltkreis steuert das elektrische Verbindungsziel des Gates des zu schützenden Transistors bei Einwirken eines elektrischen Signals. Der Gate-Schaltkreis verbindet zum Zeitpunkt des Einwirkens eines elektrischen Signals (statische Elektrizität) elektrisch das Gate mit einem ersten Knoten, dessen Potential höher wird als die Masseleitung zum Zeitpunkt der Bildung des Entladungsweges.
Gemäß einer Ausführungsform kann der Durchschlag des internen Elements zum Zeitpunkt des Einwirkens der ESD verhindert werden.
Figurenliste

1 zeigt ein schematisches Diagramm zum Erläutern der Gesamtkonfiguration einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform.
2 zeigt einen Schaltplan zum Erläutern eines Problems zum Zeitpunkt des Einwirkens der ESD im elektrostatischen Schutzmechanismus gemäß dem Vergleichsbeispiel.
3 zeigt einen Schaltplan zum Erläutern einer mehrstufigen vertikalen Stapelkonfiguration der Ausgangsschaltung der Halbleitervorrichtung.
4 zeigt einen Schaltplan zur Darstellung eines Problems zum Zeitpunkt des Einwirkens der ESD beim Anwenden des elektrostatischen Schutzmechanismus gemäß dem Vergleichsbeispiel auf die in 3 dargestellte Ausgangsschaltung.
5 zeigt einen Schaltplan zur Darstellung eines elektrostatischen Schutzmechanismus der Halbleitervorrichtung gemäß der ersten Ausführungsform.
6 zeigt eine Tabelle zum Vergleichen des Potentials von jeder Position zum Zeitpunkt des Einwirkens der ESD der in 5 dargestellten Halbleitervorrichtung.
7 zeigt ein Betriebscharakteristikdiagramm eines elektrostatischen Schutzmechanismus der Halbleitervorrichtung gemäß der ersten Ausführungsform.
8 zeigt einen Schaltplan zur Darstellung eines elektrostatischen Schutzmechanismus der Halbleitervorrichtung gemäß der zweiten Ausführungsform.
9 zeigt ein Konzeptdiagramm zur Darstellung eines Beispiels des Aufbaus der E/A-Schaltung der Halbleitervorrichtung gemäß der dritten Ausführungsform.
10 zeigt einen Schaltplan zur Darstellung eines Beispiels des Anordnungsaufbaus des elektrostatischen Schutzmechanismus in der Halbleitervorrichtung gemäß der dritten Ausführungsform.
11 zeigt einen Schaltplan zur Darstellung eines elektrostatischen Schutzmechanismus der Halbleitervorrichtung gemäß der vierten Ausführungsform.
12 zeigt einen Schaltplan zur Darstellung eines elektrostatischen Schutzmechanismus der Halbleitervorrichtung gemäß der fünften Ausführungsform.
13 zeigt ein Diagramm zum Vergleichen des Potentials von jeder Position zum Zeitpunkt des Einwirkens der ESD der in 12 dargestellten Halbleitervorrichtung.
14 zeigt ein Betriebscharakteristikdiagramm eines elektrostatischen Schutzmechanismus der Halbleitervorrichtung gemäß der fünften Ausführungsform.
15 zeigt einen Schaltplan zur Darstellung eines elektrostatischen Schutzmechanismus einer Halbleitervorrichtung gemäß der sechsten Ausführungsform.
16 zeigt ein Diagramm zum Vergleichen des Potentials von jeder Position zum Zeitpunkt des Einwirkens der ESD der in 15 dargestellten Halbleitervorrichtung.
17 zeigt ein Betriebscharakteristikdiagramm des elektrostatischen Schutzmechanismus der Halbleitervorrichtung gemäß der sechsten Ausführungsform.
18 zeigt einen Schaltplan zur Darstellung eines umfassenden Konzepts eines elektrostatischen Schutzmechanismus einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform.
19 zeigt einen Schaltplan zur Darstellung eines umfassenden Konzepts eines elektrostatischen Schutzmechanismus einer Halbleitervorrichtung gemäß einer Modifikation der vorliegenden Ausführungsform.

AUSFÜHRLICHE BESCHREIBUNG
Nachfolgend sind Ausführungsformen der vorliegenden Offenbarung ausführlich in Bezug auf die beigefügten Zeichnungen beschrieben. In der Beschreibung und in den Zeichnungen sind gleiche oder entsprechende Komponenten mit den gleichen Bezugsziffern bezeichnet und auf eine sich wiederholende Beschreibung wird verzichtet. In den Zeichnungen kann die Konfiguration aus Gründen der Einfachheit der Beschreibung weggelassen oder vereinfacht sein.
[Erste Ausführungsform]
Wie in 1 dargestellt umfasst eine Halbleitervorrichtung 10 gemäß der vorliegenden Ausführungsform einen Kernbereich 20 und einen im äußeren Umfangsbereich angeordneten E/A-Bereich 30. Im Kernbereich 20 sind beispielsweise Kernlogik, analoge Schaltung und dergleichen, ausgebildet als eine ASIC (Application Specific Integrated Circuit), mit einer vorbestimmten Funktion angeordnet. In 1 ist der E/A-Bereich 30 über dem gesamten äußeren Umfang angeordnet und obgleich der Kernbereich 20 an der inneren Umfangsseite des E/A-Bereichs 30 angeordnet ist, kann ebenfalls ein Abschnitt des äußeren Umfangsbereichs im Kernbereich 20 enthalten sein.
Der E/A-Bereich 30 umfasst eine als eine Eingangs-/Ausgangsschnittstelle des Signals dienende E/A-Zelle 100, eine Stromversorgungszelle 200 für eine E/A-Stromversorgung, eine Stromversorgungszelle 200G für eine E/A-Masse, eine Stromversorgungszelle 206 für eine Kernstromversorgung und eine Stromversorgungszelle 206G für eine Kernmasse. Die E/A-Zelle 100 ist elektrisch mit einer Kontaktfläche SP zur Signaleingabe und -ausgabe verbunden. Die Stromversorgungszelle 200 ist elektrisch mit einer Kontaktfläche VP für die E/A-Stromversorgung verbunden und die Stromversorgungszelle 200G ist elektrisch mit einer Kontaktfläche VG für die E/A-Masse verbunden. Ferner ist die Stromzelle 206 elektrisch mit der Kontaktfläche VPC für die Kernstromversorgung verbunden und die Stromzelle 206G ist elektrisch mit einer Kontaktfläche VGC für die Kernmasse verbunden.
Die der Kontaktfläche VP zugeführte E/A-Stromversorgungsspannung wird auf eine Stromversorgungsleitung PL über die Stromversorgungszelle 200 übertragen. Die Massespannung (GND) für die E/A-Eingabe an der Kontaktfläche VP wird auf eine Masseleitung GL über die Stromversorgungszelle 200G übertragen. Die der Kontaktfläche VPC zugeführte Kern-Stromversorgungsspannung wird auf eine Stromversorgungsleitung PLC über die Stromversorgungszelle 206 übertragen. Die an der Kontaktfläche VGC eingegebene Massespannung für Kerne (GND) wird auf die Masseleitung GLC über die Stromversorgungszelle 206G übertragen.
Die Stromversorgungsleitungen PLC, PL und die Masseleitungen GLC, GL sind im äußeren Umfangsbereich angeordnet und liefern die Stromversorgungsspannung und die Massespannung (GND) an die jeweilige Schaltung in der Halbleitervorrichtung 10. Die Stromversorgungsspannung und GND für den Kern werden an den Kernbereich 20 geliefert. Die Stromversorgungsspannung und die Massespannung (GND) für die E/A werden wiederum nicht an den Kernbereich 20 geliefert.
Der Halbleitervorrichtung 10 kann im Übrigen eine Vielzahl von Stromversorgungsspannungen mit unterschiedlichem Spannungspegel zugeführt werden. In diesem Fall sind die Stromversorgungsleitungen PL, PLC als eine Vielzahl von Leitungen vorgesehen, die jeweils mit den verschiedenen Kontaktflächen VP, VPC elektrisch verbunden sind. Die Kontaktflächen und Stromversorgungsleitungen der für die E/A-Zelle vorgesehene Stromversorgung und die Kontaktflächen und Stromversorgungszellen des dem Kernbereich zugeführten Stroms sind beispielsweise unterschiedlich. Ferner ist ein Abschnitt der elektrostatischen Schutzschaltung, der nachfolgend beschrieben ist, in der Stromversorgungszelle 200 angeordnet. Ferner können unter dem Gesichtspunkt des Vermeidens eines Ausbreitens von Rauschen die Massekontaktfläche VG und die Masseleitung GL zum Liefern einer Massespannung (GND) an die Stromversorgungs-(E/A-)Zelle 200 und die Massekontaktfläche VGC und die Masseleitung GLC zum Liefern einer Massespannung (GND) an den Kernbereich 20 elektrisch getrennt sein.
Während des ESD-Tests der Halbleitervorrichtung 10 ist ein Element der Gruppe umfassend die Kontaktfläche VG für die E/A-Masse, die Kontaktfläche VP für die E/A-Stromversorgung, die Kontaktfläche VPC für die Kernstromversorgung und die Kontaktfläche VGC für die Kernmasse als ein Referenzanschluss mit einem Referenzpotential zum Zeitpunkt des Tests geerdet. Ferner wirkt in diesem Zustand von einer externen Testvorrichtung der Halbleitervorrichtung 10 ein eine ESD simulierendes elektrisches Signal auf die Kontaktfläche SP oder die nicht auf den Referenzanschluss der Kontaktfläche VG für die E/A-Masse, der Kontaktfläche VP für die E/A-Stromversorgung, der Kontaktfläche VPC für die Kernstromversorgung und der Kontaktfläche VGC für die Kernmasse festgelegte restliche Kontaktfläche ein, wodurch die Durchschlagsfestigkeit der Halbleitervorrichtung 10 bewertet wird.
Wie zuvor beschrieben umfasst der Fall, wenn eine ESD in der vorliegenden Offenbarung einwirkt, zusätzlich zum Fall, in dem ein eine ESD simulierendes elektrisches Signal absichtlich auf die Kontaktfläche im ESD-Test einwirkt, den Fall, in dem eine unabsichtliche ESD auf die Kontaktfläche als ein elektrisches Signal im Montageprozess des Halbleiters oder im Montageprozess an die elektronischen Vorrichtungen einwirkt. Durch ordnungsgemäße Betätigung des nachfolgend ausführlich beschriebenen elektrostatischen Schutzmechanismus zum Einwirken solch eines durch statische Elektrizität erzeugten elektrischen Signals, das heißt einer ESD-Einwirkung, wird ein Durchschlag von internen Elementen (typischerweise Transistoren) verhindert.
(Vergleichsbeispiel für den elektrostatischen Schutzmechanismus)
Nachfolgend ist durch die Beschreibung des Vergleichsbeispiels für den elektrostatischen Schutzmechanismus das Problem zum Zeitpunkt des Einwirkens der ESD in der Halbleitervorrichtung 10, auf die der Mikroherstellungsprozess angewendet wird, beschrieben.
Wie in 2 dargestellt sind die E/A-Zelle 100 der Halbleitervorrichtung 10, ein P-Typ-Transistor 101 und ein N-Typ-Transistor 102 zur Bildung einer Ausgangsschaltung angeordnet. Der Transistor 101 ist elektrisch zwischen der Stromversorgungsleitung PL und einem elektrisch mit einer E/A-Signalkontaktfläche 205 verbundenen Signalknoten Nio verbunden. Der Transistor 102 ist elektrisch zwischen dem Signalknoten Nio und der Masseleitung GL für den Ausgang (nachfolgend ebenfalls als E/A-Masseleitung GL bezeichnet) verbunden.
In der vorliegenden Offenbarung ist der Begriff „elektrisch verbunden“ nicht auf eine direkte Verbindung durch Verdrahtung beschränkt, sondern umfasst ebenfalls eine elektrische Verbindung, in der ein Stromweg durch andere Elemente (nicht dargestellt), etwa ein Widerstandselement, gebildet werden kann. Beispielsweise ist in 2 das Ausführen der elektrischen Verbindung zwischen Drain und Source des Transistors 102 und dem Signalknoten Nio und der E/A-Masseleitung GL durch direktes Verbinden von Source und Drain und dem Signalknoten Nio und der E/A-Masseleitung durch Verdrahten dargestellt. Drain und Source des Transistors 102 können jedoch mit dem Signalknoten Nio und der E/A-Masseleitung GL über ein Widerstandselement (nicht abgebildet) oder dergleichen verbunden sein.
Die Stromversorgungsleitung PL ist elektrisch mit einer Stromversorgungskontaktfläche 202 verbunden und die E/A-Masseleitung GL ist elektrisch mit der Massekontaktfläche 201 verbunden. Eine Massekontaktfläche 201 und eine Stromversorgungskontaktfläche 202 entsprechen jeweils der Kontaktfläche VG für die E/A-Masse und der Kontaktfläche VP für die E/A-Stromversorgung wie in 1 dargestellt. Die E/A-Signalkontaktfläche 205 entspricht der in 1 dargestellten Kontaktfläche SP.
Ein Ausgangssignal des Ausgangspuffers 21 wird an den Gates der Transistoren 101 und 102 eingegeben. Während des Betriebs der Halbleitervorrichtung 10 wird der Transistor 101 oder 102 durch das Ausgangssignal des Ausgangspuffers 21 eingeschaltet. Somit wird an die E/A-Signalkontaktfläche 205 die H-(High-)Pegel-Spannung (VDD) oder die L-(Low-)Pegel-Spannung (GND) selektiv ausgegeben.
Der elektrostatische Schutzmechanismus gemäß dem Vergleichsbeispiel wird durch in der E/A-Zelle 100 angeordnete Schutzdioden 105 und 106 und die in der Stromversorgungszelle 200 angeordnete ESD-Schaltung 210 ausgeführt. Die Schutzdiode 105 ist elektrisch zwischen dem Signalknoten Nio und der Stromversorgungsleitung PL vom Signalknoten Nio zur Stromversorgungsleitung PL als eine Vorwärtsrichtung verbunden. Die Schutzdiode 106 ist elektrisch zwischen dem Signalknoten Nio und der E/A-Masseleitung GL von der E/A-Masseleitung GL zum Signalknoten Nio als eine Vorwärtsrichtung verbunden.
Eine ESD-Schaltung 210 ist elektrisch zwischen der mit der Stromversorgungskontaktfläche 201 und der E/A-Masseleitung GL elektrisch verbundenen Stromversorgungsleitung PL angeordnet. Die ESD-Schaltung 210 beschreibt umfassend eine beliebige Konfiguration nach dem Stand der Technik, ist aber typischerweise so ausgebildet, dass sie einen N-Typ-Transistor umfasst, der autonom als Reaktion auf das Auftreten eines ESD-Stroms eingeschaltet wird.
Wenn eine ESD auf die E/A-Signalkontaktfläche 205 einwirkt, während die Massekontaktfläche 201 für die E/A ein Referenzpotential aufweist, werden die Schutzdiode 105 und die ESD-Schaltung 210 entsprechend aktiviert und ein Entladungsweg 50 der einwirkenden ESD wird in der Halbleitervorrichtung 10 gebildet. Im Entladungsweg 50 fließt ein ESD-Strom lesd durch einen Weg von E/A-Signalkontaktfläche 205 - Schutzdiode 105 - Stromversorgungsleitung PL - ESD-Schaltung 210 - E/A-Masseleitung GL - Massekontaktfläche 201.
Zum Zeitpunkt des Einwirkens der ESD wird durch Fließen des ESD-Stroms lesd auf dem Entladungsweg 50 ein Potentialunterschied Vdio zwischen dem Signalknoten Nio und der Stromversorgungsleitung PL erzeugt und es wird ebenfalls ein Potentialunterschied Vesd zwischen der Stromversorgungsleitung PL und der E/A-Masseleitung Gl erzeugt.
Der Potentialunterschied Vdio ergibt sich aus der Summe der Vorwärtsspannung der Schutzdiode 105 und der Menge des vom parasitären Verdrahtungswiderstands erzeugten Spannungsabfalls zum elektrischen Verbinden der Schutzdiode 105 zwischen dem Signalknoten Nio und der Stromversorgungsleitung PL.
Ebenso ergibt sich der Potentialunterschied Vesd aus der Summe der Menge des während des Betriebs der ESD-Schaltung 210 auftretenden Spannungsabfalls und der Menge des durch den parasitären Verdrahtungswiderstands erzeugten Spannungsabfalls zum elektrischen Verbinden der ESD-Schaltung 210 zwischen der Stromversorgungsleitung PL und der E/A-Masseleitung GL.
Somit ergibt sich zum Zeitpunkt des Einwirkens der ESD eine Spannung Vio des Signalknotens Nio aus der Summe des Potentialunterschieds Vesd und Vdio wie zuvor beschrieben (Vio = Vdio+Vesd). Da wiederum die Source des Transistors 102 elektrisch mit der E/A-Masseleitung GL verbunden ist, die mit der Massekontaktfläche 201 mit einem Referenzpotential zum Zeitpunkt des Einwirkens der ESD elektrisch verbunden ist, beträgt das Potential 0 [V].
Somit ist zum Zeitpunkt des Einwirkens der ESD ein zwischen Drain und Source des Transistors 102 einwirkender Potentialunterschied Vstd2 gleich der Spannung Vio des Signalknotens Nio. Ebenso ist bezüglich eines zwischen Gate und Drain des Transistors 102 einwirkenden Potentialunterschieds Vsdt1, wenn ein Potential des Gates des Transistors 102 zum Zeitpunkt des Einwirkens der ESD 0 [V] wird, dieser gleich der Spannung Vio des Signalknotens Nio. Im fortgeschrittenen Prozess wiederum, in dem die Miniaturisierung fortschreitet wie zuvor beschrieben, nimmt durch die Zunahme des parasitären Widerstands der Verdrahtung auf dem Entladungsweg 50, gebildet zum Zeitpunkt des Einwirkens der ESD, die Spannung Vio zu und eine Durchschlagsspannung von jedem Transistor nimmt ebenfalls ab. Aus diesen Gründen besteht das Problem, dass zum Zeitpunkt des Einwirkens der ESD ein Potentialunterschied über die Durchschlagsspannung hinaus zwischen Gate und Drain und zwischen Drain und Source des Transistors 102 einwirkt.
Um die Durchschlagsspannung zwischen Drain und Source des Transistors 102 zu gewährleisten, ist es denkbar, eine mehrstufige vertikale Stapelkonfiguration zu verwenden, in der eine Vielzahl von Transistoren elektrisch in Reihe geschaltet ist.
In 3 ist ein Schaltplan zum Erläutern einer mehrstufigen vertikalen Stapelkonfiguration der Ausgangsschaltung der Halbleitervorrichtung dargestellt.
Wie in 3 dargestellt ist in der Ausgangsschaltung mit der mehrstufigen vertikalen Stapelkonfiguration eine Vielzahl von P-Typ-Transistoren 101x und 101y elektrisch zwischen der Stromversorgungsleitung und dem Signalknoten Nio in Reihe geschaltet. Ebenso ist eine Vielzahl von N-Typ-Transistoren 102x und 102y elektrisch zwischen dem Signalknoten Nio und der E/A-Masseleitung GL in Reihe geschaltet.
Während beispielsweise eine Betriebsspannung von jedem Transistor 1,8 [V] beträgt, wenn eine an die Stromversorgungsleitung PL gelieferte Stromversorgungsspannung VDD1 3,3 [V] beträgt, wie im Beispiel von 3, kann eine mehrstufige vertikale Stapelkonfiguration durch zwei Transistoren auf die Ausgangsschaltung angewendet werden. Somit kann der auf den Transistor einwirkende Potentialunterschied um eine Stufe auf etwa seine Betriebsspannung verringert werden.
In der Ausgangsschaltung der mehrstufigen vertikalen Stapelkonfiguration ist ein Teil der Vielzahl von elektrisch in Reihe geschalteten Transistoren auf den Ein-Zustand festgelegt, während das Ein-Aus der restlichen Transistoren gemäß dem Ausgangssignal vom Ausgangspuffer 21 (2) gesteuert wird. Somit kann der H-Pegel (VDD1) oder der L-Pegel (GND) selektiv von der E/A-Signalkontaktfläche 205 ausgegeben werden.
Im Beispiel von 3 sind die Transistoren 101x und 102x, deren Drains elektrisch mit dem Signalknoten Nio verbunden sind, auf Ein festgelegt. Daher muss das Gate des Transistors 101x fest auf die Massespannung GND festgelegt werden und das Gate des Transistors 102x muss fest auf eine Stromversorgungsspannung VDD2 (1,8 [V]) festgelegt werden.
Somit muss, um den Transistor 102x zum Zeitpunkt des Starts der Halbleitervorrichtung 10 (zum Zeitpunkt des Einschaltens) stabil einzuschalten und festzulegen, die Stromversorgungsspannung VDD2 schnell an das Gate der Halbleitervorrichtung 10 geliefert werden. Zu diesem Zeitpunkt ist es denkbar, eine Stromversorgungsspannung VDD2 aus der Stromversorgungsspannung VDD1 zu erzeugen, um dem Verwendungsmodus zu entsprechen, in dem die Seite der Stromversorgungsspannung VDD1 an der Halbleitervorrichtung 10 früher eingegeben wird als die Stromversorgungsspannung VDD2.
Beispielsweise wird im Beispiel von 3 eine Referenzspannung VREF entsprechend der Stromversorgungsspannung VDD2 (1,8 [V]) durch Teilen der Stromversorgungsspannung VDD1 (3,3 [V]) durch die Widerstandselemente R1 und R2 erzeugt. Ferner ist ein Gate-Schaltkreis 110 auf dem Gate des Transistors 102x angeordnet. Der Gate-Schaltkreis 110 liefert die von außerhalb der Halbleitervorrichtung 10 gelieferte Stromversorgungsspannung oder die durch Spannungsteilung erzeugte Referenzspannung VREF an das Gate des Transistors 102x entsprechend dem Steuersignal SL.
Somit kann selbst in der Stromversorgungs-Startsequenz, in der die Stromversorgungsspannung VDD2 später geliefert wird als die Stromversorgungsspannung VDD1, der Betrieb der Ausgangsschaltung zum Zeitpunkt des Starts der Halbleitervorrichtung 10 stabilisiert werden. Das heißt der Freiheitsgrad der Stromstartsequenz für die Halbleitervorrichtung 10 wird verbessert.
4 zeigt einen Schaltplan zum Erläutern eines Problems zum Zeitpunkt des Einwirkens der ESD, wenn ein elektrostatischer Schutzmechanismus ähnlich dem von 2 auf eine Ausgangsschaltung mit einer in 3 dargestellten mehrstufigen vertikalen Stapelkonfiguration angewendet wird.
In 4 wird die Stromversorgungsspannung VDD1 durch die Stromversorgungsleitung PL1 geliefert, während die Stromversorgungsspannung VDD2 durch die Stromversorgungsleitung PL2 geliefert wird. Jede der Stromversorgungsleitungen PL1, PL2 ist jeweils elektrisch mit einer Stromversorgungskontaktfläche 202 und einer Stromversorgungskontaktfläche 203 zur E/A verbunden. Die Stromversorgungskontaktfläche 202, an der VDD1 eingegeben wird, und die Stromversorgungskontaktfläche 203, an der VDD2 eingegeben wird, sind in der Stromversorgungskontaktfläche SP für E/A in 1 enthalten. Ferner wird die durch Teilen der Stromversorgungsspannung VDD1 durch die Widerstandselemente R1, R2 erhaltene Referenzspannung VREF durch eine Referenzspannungsleitung PLr geliefert.
Wie in 4 dargestellt sind die Schutzdioden 105, 106 ähnlich wie in 2 und die ESD-Schaltung 210 elektrisch mit der Stromversorgungsleitung PL1, dem Signalknoten und der E/A-Masseleitung GL verbunden. Ebenso wird in der Konfiguration von 4, wenn die Massekontaktfläche 201 ein Anschluss mit einem Referenzpotential wird und die ESD auf die Signalkontaktfläche 205, um ESD-Strom zu erzeugen, und im Signalknoten Nio einwirkt, eine Spannung Vio (Vio = Vesd + Vdio) wie in 2 erzeugt. Da jedoch die ESD-Schaltung 210 ähnlich wie die Ausgangsschaltung aus Transistoren, ausgebildet durch mehrstufiges vertikales Stapeln, besteht, ist die Fähigkeit zum Verhindern des Potentialunterschieds, wenn der ESD-Strom fließt, gering und der in der ESD-Schaltung 210 erzeugte Potentialunterschied Vesd ist größer als die Konfiguration von 2.
Zu diesem Zeitpunkt wird im Transistor 102x der zwischen Drain und Source einwirkende Potentialunterschied im Vergleich zum Transistor 102 in 2 um die Hälfte verringert, da die Spannung Vio durch die Transistoren 102x und 102y geteilt wird. Das heißt durch Gestalten der Ausgangsschaltung in einer mehrstufigen vertikalen Stapelkonfiguration wird der zwischen Drain und Source von jedem Transistor zum Zeitpunkt der ESD-Einwirkung einwirkende Potentialunterschied abgeschwächt.
Wenn die ESD auf die Signalkontaktfläche 205 in einem Zustand einwirkt, in dem die Massekontaktfläche 201G für E/A ein Referenzpotential aufweist, ist die Stromversorgungsleitung PL2 nicht am ESD-Entladungsweg 50 mit der ESD-Einwirkung beteiligt. Daher werden auf die Stromversorgungsleitung PL2 0 [V], was das Potential der E/A-Masseleitung GL ist, über die zwischen der Stromversorgungsleitung PL2 und der E/A-Masseleitung GL elektrisch verbundene ESD-Schaltung 211 übertragen. Somit besteht, wenn der Gate-Schaltkreis 110 elektrisch das Gate des Transistors 102x mit der Stromversorgungsleitung PL2 während des ESD-Einwirkens verbindet, das Problem, dass ein Potentialunterschied entsprechend der Spannung Vio des Signalknotens Nio zwischen Drain und Gate des Transistors 102x einwirkt. Somit wird, selbst wenn die Ausgangsschaltung eine mehrstufige vertikale Stapelkonfiguration aufweist, in einem Transistor mit einem Drain, der elektrisch mit der E/A-Signalkontaktfläche 205 verbunden ist, ein zwischen Drain und Gate zum Zeitpunkt des Einwirkens der ESD einwirkender Potentialunterschied nicht abgeschwächt. Das heißt die Anwendung des Mikroherstellungsprozesses erhöht das Risiko des Durchschlags eines Gate-Oxidfilms des Transistors 102x in der Halbleitervorrichtung 10.
(Beschreibung des elektrostatischen Schutzmechanismus gemäß der ersten Ausführungsform)
Wie in 5 dargestellt ist die Ausgangsschaltung der Halbleitervorrichtung 10 gemäß der ersten Ausführungsform ähnlich wie in 4 ausgebildet und umfasst P-Typ-Transistoren 101x und 101y und N-Typ-Transistoren 102x und 102y. Das heißt die Transistoren 101x, 101y, 102x und 102y zwischen der Stromversorgungsleitung Pl1 und der E/A-Masseleitung GL sind über den Signalknoten Nio elektrisch in Reihe geschaltet und diese Konfiguration entspricht einer Ausführungsform der „Vielzahl von Treibertransistoren“.
Insbesondere entsprechen die P-Typ-Transistoren 101x und 101y „einer Vielzahl von ersten Transistoren“ und die N-Typ-Transistoren 102x und 102y entsprechen „einer Vielzahl von zweiten Transistoren“. Von den Transistoren 101x, 101y, 102x und 102y entsprechen die Transistoren 101x und 102x mit mit dem Signalknoten Nio verbundenen Drains einer Ausführungsform des „zu schützenden Transistors“. Insbesondere entspricht der Transistor 101x dem „ersten zu schützenden Transistor“ und der Transistor 102x entspricht dem „zweiten Schutzzieltransistor“.
Die Halbleitervorrichtung 10 gemäß der ersten Ausführungsform umfasst eine Massekontaktfläche 201 für E/A, eine Massekontaktfläche 201G für einen Kern (nachfolgend einfach als „Kernmassekontaktfläche 201G“ bezeichnet), eine mit einer Stromversorgungsspannung VDD1 zu versorgende Stromversorgungskontaktfläche 202 und eine mit einer Stromversorgungsspannung VDD2 zu versorgende Stromversorgungskontaktfläche 203. Die Versorgungsspannung VDD2 entspricht der Betriebsspannung VDD der jeweiligen Transistoren. Beispielsweise ist die Stromversorgungsspannung VDD1 doppelt so groß wie die Stromversorgungsspannung VDD2. Die Kernmassekontaktfläche 201G entspricht der Kontaktfläche VGC für die Kernmasse und ist elektrisch mit der Kernmasseleitung GLC für den Kernbereich 20, der E/A-Masseleitung GL und der in 1 dargestellten Kern-Masseleitung GLD verbunden und ist elektrisch über Dioden 107, 108 verbunden, um ein Ausbreiten von Rauschen zwischen der Masse zu verhindern. Diese Dioden dienen ebenfalls als ein elektrostatischer Schutzmechanismus wie nachfolgend beschrieben.
Die Stromversorgungsleitung PL1 ist elektrisch mit den Stromversorgungskontaktflächen 202 verbunden, um die Stromversorgungsspannung VDD1 zu übertragen. Die Stromversorgungsleitung PL2 ist elektrisch mit den Stromversorgungkontaktflächen 203 verbunden, um die Stromversorgungsspannung VDD2 zu übertragen. Ähnlich wie in 4 erzeugen die Widerstandselemente R1, R2 durch Teilen der Stromversorgungsspannung VDD1 eine Referenzspannung VREF entsprechend der Stromversorgungsspannung VDD2. Somit kann eine Ausführungsform der Spannungsteilerschaltung durch die Widerstandselemente R1, R2 gebildet werden.
Das Spannungsteilungsverhältnis r (r < 1) durch die Widerstandselemente R1, R2 ist durch r=VDD2/VDD1 (r=0,5, wenn VDD1=2 ··VDD2) dargestellt. Eine Referenzspannungsleitung PLr überträgt die Referenzspannung VREF.
Das Gate des P-Typ-Transistors 101x ist beispielsweise durch die elektrische Verbindung mit der E/A-Masseleitung GL auf die Massespannung GND festgelegt. Ein Gate-Schaltkreis 110n ist wiederum entsprechend dem N-Typ-Transistor 102x angeordnet. Der Gate-Schaltkreis 110n steuert das elektrische Verbindungsziel eines Gate-Knotens Ngn entsprechend dem Gate des Transistors 102x. Insbesondere verbindet der Gate-Schaltkreis 110n selektiv die Stromversorgungsleitung PL2 (Stromversorgungsspannung VDD1) oder die Referenzspannungsleitung PLr (Referenzspannung VREF) mit dem Gate-Knoten Ngn entsprechend dem Spannungspegel (H/L) des Steuersignals SL.
Die Schaltsteuerschaltung 130 erzeugt ein Steuersignal SL zum Steuern des Gate-Schaltkreises 110n während des Betriebs der Halbleitervorrichtung 10. Beispielsweise setzt während der Stromstartsequenz, in der die Stromversorgungsspannung VDD1 vor der Stromversorgungsspannung VDD2 geliefert wird, zum Startzeitpunkt der Halbleitervorrichtung 10, um die Referenzspannungsleitung PLr mit dem Gate-Knoten Ngn elektrisch zu verbinden, die Schaltsteuerschaltung 130 das Steuersignal SL (beispielsweise H-Pegel). Anschließend invertiert, nachdem die Zeitsteuerung der Stromversorgungsspannung VDD2 geliefert wird, die Schaltsteuerschaltung 130 zum elektrischen Verbinden der Stromversorgungsleitung PL2 mit dem Gate-Knoten Ngn das Steuersignal SL (beispielsweise L-Pegel). In der vorliegenden Ausführungsform bedeutet nachfolgend die Betriebszeit der Halbleitervorrichtung 10 einen Zustand, in dem eine vorbestimmte Stromversorgungsspannung an die Stromversorgungsleitung (PL1, PL2) umfassend den Ausführungszeitraum der Stromversorgungsstartsequenz geliefert wird.
In der Halbleitervorrichtung 10 gemäß der ersten Ausführungsform umfasst ein elektrostatischer Schutzmechanismus 300 Schutzdioden 105, 106, ESD-Schaltungen 210, 211, Dioden 107, 108 und einen N-Typ-Transistor 115n. Ferner dient der während des Betriebs der Halbleitervorrichtung 10 verwendete Gate-Schaltkreis 110 als ein Teil des elektrostatischen Schutzmechanismus 300 durch den Betrieb wie zuvor beschrieben zum Zeitpunkt des Einwirkens der ESD.
5 zeigt, wie eine ESD auf eine E/A-Signalkontaktfläche 205 mit einer Kernmassekontaktfläche 201G mit einem Referenzpotential einwirkt. Das heißt die E/A-Signalkontaktfläche 205 entspricht einer Ausführungsform einer „Signalkontaktfläche“. Ferner entspricht eine Kernmassekontaktfläche 201G einer Ausführungsform einer „Massekontaktfläche“. Ferner entspricht eine Stromversorgungsleitung PL1 und eine E/A-Masseleitung GL jeder Ausführungsform einer Stromversorgungsleitung und einer Masseleitung.
Die Schutzdioden 105 und 106 sind wie in 4 elektrisch zwischen dem elektrisch mit der E/A-Signalkontaktfläche 205 verbundenen Signalknoten Nio und jeweils der Stromversorgungsleitung PL1 und der E/A-Masseleitung GL verbunden. Die ESD-Schaltung 210 ist wie in 4 elektrisch zwischen der Stromversorgungsleitung Pl1 und der E/A-Masseleitung GL verbunden. Die ESD-Schaltung 211 ist wie in 4 zwischen der Stromversorgungsleitung PL2 für E/A und der E/A-Masseleitung GL angeordnet.
Wenn die ESD einwirkt, werden die Schutzdiode 105 und die ESD-Schaltung 210 aktiviert, so dass in der Halbleitervorrichtung 10 ein Entladungsweg 50 der einwirkenden ESD gebildet wird. Im Entladungsweg 50 fließt ein ESD-Strom lesd durch den Weg von E/A-Signalkontaktfläche 205 - Schutzdiode 105 - Stromversorgungsleitung PL1 - ESD Schaltung 210 - E/A-Masseleitung GL - Kernmasseleitung GLC-Kernmassekontaktfläche 201G. Durch den ESD-Strom lesd wird ein Potentialunterschied Vdio1 zwischen dem Signalknoten Nio und der Stromversorgungsleitung PL erzeugt und es wird ebenfalls ein Potentialunterschied Vesd zwischen der Stromversorgungsleitung PL und der E/A-Masseleitung Gl erzeugt.
Die Diode 108 ist elektrisch zwischen der E/A-Masseleitung GL und der Kernmasseleitung GLC zwischengeschaltet und verbunden. Die Diode 107 ist gegenparallel mit der Diode 108 verbunden. Die Kathode der Diode 108 ist elektrisch mit der Kernmassekontaktfläche 201G verbunden, um den ESD-Strom zum Zeitpunkt der ESD-Einwirkung weiterzuleiten. Somit wird, wenn ESD-Strom im Entladungsweg 50 erzeugt wird, ein Potentialunterschied Vdio2 zwischen der Anode und der Kathode der Dioden 107, 108 erzeugt.
Dementsprechend werden zum Zeitpunkt des Einwirkens der ESD der Halbleitervorrichtung 10 gemäß der ersten Ausführungsform in 6 dargestellte Potentiale an jeder Position erzeugt.
Zunächst erhöht sich in Bezug auf das Referenzpotential der als ein Referenzanschluss dienenden Kernmassekontaktfläche 201G zum Zeitpunkt des Einwirkens der ESD (0 [V]) das Potential der E/A-Masseleitung GL um den durch die Leitung der Diode 108 erzeugten Potentialunterschied Vdio2. Ferner ist das Potential der Stromversorgungsleitung PL1 um den entsprechend dem Betrieb der ESD-Schaltung 210 erzeugten Potentialunterschied höher als das Potential der E/A-Masseleitung GL.
Ferner nimmt das Potential des mit der E/A-Signalkontaktfläche 205 elektrisch verbundenen Signalknotens Nio um den von der Leitung der Schutzdiode 105 erzeugten Potentialunterschied Vdio1 in Bezug auf das Potential der Stromversorgungsleitung PL1 zu.
Das Potential der Stromversorgungsleitung PL2 hingegen, die sich im schwebenden Zustand befindet, ist im Wesentlichen gleich dem Potential der E/A-Masseleitung GL (Vdio2). Dies ist darauf zurückzuführen, dass Vdio2, welches das Potential der E/A-Masseleitung GL ist, auf die Stromversorgungsleitung PL2 über die ESD-Schaltung 211 übertragen wird. Hingegen ergibt sich das Potential der Referenzspannungsleitung Pir aus der Summe des von der Leitung der Diode 108 erzeugten Potentialunterschieds Vdio2 und des Produkts (r · Vesd) des Potentialunterschieds Vesd zwischen der Stromversorgungsleitung PL1 und der E/A-Masseleitung Gl und dem Teildruckverhältnis r (r<1).
Der zwischen Gate und Drain des Transistors 102x einwirkende Potentialunterschied Vstd1 variiert je nach Gate-Verbindungsziel. Insbesondere wird zum Zeitpunkt des Einwirkens der ESD, wenn der Gate-Knoten Ngn elektrisch mit der Stromversorgungsleitung PL2 verbunden ist, Vstd1 gleich dem Potentialunterschied zwischen dem Signalknoten Nio und der Massekontaktfläche 201 für E/A (Vstd1 = Vdio1 + Vesd). Wenn hingegen der Gate-Knoten Ngn elektrisch mit der Referenzspannungsleitung PLr verbunden ist, wird Vstd1 Vstd1 = Vdio1 + (1-r) · Vesd und wird reduziert um r · Vesd im Vergleich zu einem Fall der Verbindung mit der Stromversorgungsleitung PL2.
Wie in 5 dargestellt weist ein Transistor 115n einen elektrisch mit dem Übertragungsknoten des Steuersignals SL verbundenen Drain und eine elektrisch mit der Kathode der Diode 108 verbundene Source auf. Das Gate des Transistors 115n ist elektrisch mit der Anode der Diode 108 verbunden. Der Transistor 115n und die Dioden 107 und 108 sind so ausgebildet, dass der in der Diode 108 erzeugte Potentialunterschied Vio2 größer ist als eine Schwellenspannung Vth des Transistors 115n.
Somit wird, wenn ein ESD-Strom im Entladungsweg 50 erzeugt wird, der Transistor 115n in Verbindung mit der Leitung der Diode 108 eingeschaltet, wodurch das Steuersignal SL zwangsweise auf den L-Pegel festgelegt werden kann. Das heißt die Diode 108 entspricht einer Ausführungsform einer „Strommessdiode“ und der Transistor 115n entspricht einer Ausführungsform eines „Steuertransistors“. Der Gate-Schaltkreis 110n ist, wenn das Steuersignal SL den L-Pegel aufweist, zum elektrischen Verbinden des Gates des Transistors 102x mit der Referenzspannungsleitung PLr ausgebildet.
7 zeigt ein Betriebscharakteristikdiagramm des elektrostatischen Schutzmechanismus 300 der Halbleitervorrichtung gemäß der ersten Ausführungsform. Die vertikale Achse von 7 zeigt die Größe des ESD-Stroms lesd und die horizontale Achse zeigt den zwischen Gate und Drain des Transistors 102x einwirkenden Potentialunterschied Vstd1.
Zum Zeitpunkt des Einwirkens der ESD ergibt sich die Beziehung zwischen dem Gate-Knoten Ngn und Vstd1-lesd, wenn der Gate-Knoten Ngn elektrisch mit der Stromversorgungsleitung PL2 verbunden ist, aus einer durch eine gepunktete Linie dargestellten charakteristischen Linie CL1. Die Beziehung wiederum zwischen Vstd1-lesd, wenn der Gate-Knoten Ngn elektrisch mit der Referenzspannungsleitung PLr verbunden ist, ergibt sich aus einer durch eine durchgezogene Linie dargestellten charakteristischen Linie CL2.
Wie in 6 beschrieben wird im Bereich, in dem der ESD-Strom lesd erzeugt wird, die charakteristische Linie CL1 zu Vstd1 = Vesd + Vdio1, während die charakteristische Linie CL2 zu Vstd1 = r · Vesd + Vdio1 (r<0) wird. Somit wird zwischen den charakteristischen Linien CL1 und CL2 bei gleichem ESD-Strom lesd der Potentialunterschied Vstd1 um r Male (r · Vesd) des Potentialunterschieds Vesd verringert, was den Spannungsabfall aufgrund des ESD-Stroms darstellt.
Wie zuvor beschrieben kann in der Halbleitervorrichtung 10 gemäß der ersten Ausführungsform der Gate-Schaltkreis 110n entsprechend das Gate-Verbindungsziel des N-Typ-Transistors 102x in der Ausgangsschaltung mit der mehrstufigen vertikalen Stapelkonfiguration zum Zeitpunkt des Einwirkens der ESD steuern. Dadurch kann der zwischen Gate und Drain des N-Typ-Transistors 102x einwirkende Potentialunterschied Vstd1 stabil verringert werden, so dass ein Durchschlag des Transistors 102x zum Zeitpunkt des Einwirkens der ESD verhindert werden kann.
Ferner kann das Steuersignal SL (L-Pegel) des Gate-Schaltkreises 110n zum Zeitpunkt des Einwirkens der ESD durch Leitung der Diode 108 und des Transistors 115n als Reaktion auf die Erzeugung eines ESD-Stroms erzeugt werden. Somit kann zum Zeitpunkt des Einwirkens der ESD der Potentialunterschied Vstd1 im Transistor 102x verringert werden, ohne neu eine Struktur für die Eingabe des Steuersignals SL von außerhalb der Halbleitervorrichtung 10 bereitzustellen.
[Zweite Ausführungsform]
In einer zweiten Ausführungsform in Bezug auf den die Ausgangsschaltung der Halbleitervorrichtung 10 darstellenden P-Typ-Transistor ähnlich der ersten beispielhaften Ausführungsform ist eine elektrostatische Schutzkonfiguration zur Verringerung des zwischen Gate und Drain einwirkenden Potentialunterschieds zum Zeitpunkt des Einwirkens der ESD beschrieben.
Wie in 8 dargestellt umfasst ein elektrostatischer Schutzmechanismus 301 der Halbleitervorrichtung 10 gemäß der zweiten Ausführungsform ferner einen Gate-Schaltkreis 110p im Vergleich zum elektrostatischen Schutzmechanismus (300) (5) gemäß der ersten Ausführungsform. Der Gate-Schaltkreis 110p ist in einem P-Typ-Transistor 101x mit einem elektrisch mit dem Signalknoten Nio verbundenen Drain angeordnet.
Der Gate-Schaltkreis 110p ist elektrisch zwischen dem elektrisch mit dem Gate des Transistors 101x verbundenen Gate-Knoten Ngp und der E/A-Masseleitung GL und der Referenzspannungsleitung PLrp verbunden. Der Gate-Schaltkreis 110p schaltet das Gate-Verbindungsziel entsprechend dem Spannungspegel (H/L) des mit der Gate-Schaltkreis 110n gemeinsamen Steuersignals SL.
Der Gate-Schaltkreis 110p ist zum elektrischen Verbinden des Gate-Knotens Ngp mit der E/A-Masseleitung GL (Massespannung GND), wenn das Steuersignal SL den H-Pegel aufweist, ausgebildet. Dementsprechend kann während des Betriebs der Halbleitervorrichtung 10 der Transistor 101x auf Ein festgelegt sein. Im Gegensatz zum im N-Typ-Transistor 102x angeordneten Gate-Schaltkreis 110n ist der Gate-Schaltkreis 110p zusätzlich für die ESD-Einwirkung angeordnet.
Wenn hingegen das Steuersignal SL als Reaktion auf die Erzeugung des ESD-Stroms zwangsweise auf den L-Pegel festgelegt wird wie in der ersten Ausführungsform beschrieben, ist es zum elektrischen Verbinden des Gate-Knotens Ngp mit der Referenzspannungsleitung PLrp ausgebildet. Auf die Referenzspannungsleitung PLrp wird die durch Teilen der Stromversorgungsspannung VDD1 der Stromversorgungsleitung PL1 durch die Widerstandselemente R3, R4 erhaltene Referenzspannung VREFp übertragen. Das heißt eine Ausführungsform des Spannungsteilers kann aus den Widerstandselementen R3, R4 bestehen. Andere Konfigurationen in 8 sind die gleichen wie in 5 und daher wird auf eine erneute ausführliche Beschreibung von diesen verzichtet.
Der Drain des Transistors 101x der Vielzahl von die Ausgangsschaltung der Halbleitervorrichtung 10 darstellenden P-Typ-Transistoren ist mit dem elektrisch mit der E/A-Signalkontaktfläche 205 verbundenen Signalknoten Nio verbunden. Daher wirkt, wenn eine ESD einwirkt, während der Gate-Knoten Ngp elektrisch mit der E/A-Masseleitung GL verbunden ist, ein Potentialunterschied (Vdio1 + Vesd) gleich dem des Transistors 102x zwischen Gate und Drain des Transistors 101x ein.
Wenn wiederum der Gate-Knoten Ngp zum Zeitpunkt des Einwirkens der ESD elektrisch mit der Referenzspannungsleitung PLrp verbunden ist, kann der Potentialunterschied zwischen Gate und Drain des P-Typ-Transistors 101x ähnlich wie beim Transistor 102x in der ersten Ausführungsform verringert werden. Ferner können durch Steuern des Betriebs der Gate-Schaltkreis 110p wie zuvor beschrieben die Gate-Schaltkreise 110n und 110p das zwangsweise auf den P-Pegel (GND) festgelegte Steuersignal SL entsprechend der Erzeugung des ESD-Stroms teilen.
Wie zuvor beschrieben ist in der Halbleitervorrichtung gemäß der zweiten Ausführungsform der Gate-Schaltkreis 110p zusätzlich zum Bewirken einer ESD auf den P-Typ-Transistor 101x in der Ausgangsschaltung mit der mehrstufigen vertikalen Stapelkonfiguration angeordnet. Anschließend kann das Gate-Verbindungsziel des Transistors 101x zum Zeitpunkt des Einwirkens der ESD entsprechend vom Gate-Schaltkreis 110p gesteuert werden, um den zwischen Gate und Drain des Transistors 101x einwirkenden Potentialunterschied stabil zu verringern. Dementsprechend kann der Durchschlag des Transistors 101x zum Zeitpunkt des Einwirkens der ESD verhindert werden.
Ebenso kann die Referenzspannung VREFp der Referenzspannung VREF entsprechen. In diesem Fall ist der Gate-Schaltkreis 110p zum elektrischen Verbinden der Referenzspannungsleitung PLr in der ersten Ausführungsform und des Gate-Knotens Ngp, wenn das Steuersignal SL den L-Pegel aufweist, ausgebildet. Die Anordnung der Widerstandselemente R3, R4 und der Referenzspannungsleitung PLrp wie in 8 dargestellt kann entfallen.
[Dritte Ausführungsform]
In einer dritten Ausführungsform ist ein Beispiel eines Anordnungsaufbaus des elektrostatischen Schutzmechanismus gemäß der ersten oder zweiten Ausführungsform in Bezug auf eine Vielzahl von Ausgangsschaltungen beschrieben.
9 zeigt ein Konzeptdiagramm zur Darstellung eines Beispiels des Aufbaus der E/A-Schaltung der Halbleitervorrichtung 10 gemäß der dritten Ausführungsform.
Wie in 9 dargestellt ist unter Verwendung wenigstens eines Teils des äußeren Umfangbereichs der Halbleitervorrichtung 10 eine Vielzahl von E/A-Blöcken 15 angeordnet. Im Beispiel von 9 ist ein Konfigurationsbeispiel dargestellt, in dem vier E/A-Blöcke 15a bis 15d angeordnet sind; die Zahl der E/A-Blöcke 15 ist aber beliebig. Zusätzlich können analoge Schaltungsblöcke in den Bereichen 17x bis 17z zwischen den E/A-Blöcken 15 angeordnet sein.
Jeder E/A-Block 15 ist mit einer Vielzahl von E/A-Signalkontaktflächen 205 ausgestattet. Ferner ist entsprechend jeder E/A-Signalkontaktfläche 205 eine E/A-Schaltung zur Eingabe und Ausgabe eines digitalen Signals (H-Pegel/L-Pegel) an die E/A-Signalkontaktfläche angeordnet. Eine solche E/A-Schaltung umfasst eine Ausgangsschaltung, bestehend aus Transistoren 101x, 101y, 102x und 102y, wie in Ausführungsform 1 und 2 beschrieben.
Die Schaltsteuerschaltung 130 wird von der Vielzahl von E/A-Blöcken 15a bis 15d gemeinsam genutzt. Das heißt in jedem E/A-Block 15 werden die Gate-Schaltkreise 110n und 110p von einem gemeinsamen Steuersignal SL gesteuert. Das Steuersignal SL kann an den E/A-Block 15 von der Schaltsteuerschaltung 130 weg mit Verstärkung durch einen Verstärker, ausgebildet durch eine gerade Zahl von Wechselrichtern 16, übertragen werden.
10 zeigt ein Beispiel des Aufbaus des elektrostatischen Schutzmechanismus in jedem E/A-Block 15.
Wie in 10 dargestellt sind N (N: eine Ganzzahl von 2 oder mehr) Teile von Schaltungsblöcken 150 und M (M: eine natürliche Zahl) Teile von Schaltungsblöcken 160 in einem E/A-Block 15 angeordnet.
Die Schaltungsblöcke 150 sind ferner mit einer Konfiguration entsprechend der zuvor beschriebenen E/A-Schaltung ausgestattet. Daher sind der Schaltungsblock 150 der in der ersten und zweiten Ausführungsform beschriebenen Konfiguration, die E/A-Signalkontaktfläche 205, die Ausgangsschaltung darstellende Transistoren 101x, 101y, 102x und 102y und Schutzdioden 105, 106 angeordnet.
Die Schaltungsblöcke 160 sind für jeden Pegel der verschiedenen Stromversorgungsspannungen angeordnet. Im Beispiel von 10 gilt, da die zwei Arten von Stromversorgungsspannungen VDD1 und VDD2 an die Halbleitervorrichtung 10 geliefert werden, M=2 und es sind zwei Schaltungsblöcke 160 angeordnet. In den zwei Schaltungsblöcken 160 sind jeweils die ESD-Schaltung 210, die elektrisch zwischen der Stromversorgungsleitung PL1 (Stromversorgungsspannung VDD1) und der E/A-Masseleitung GL verbunden ist, und die ESD-Schaltung 211, die elektrisch zwischen der Stromversorgungsleitung PL2 (Stromversorgungsspannung VDD2) und der E/A-Masseleitung GL verbunden ist, angeordnet. Der Schaltungsblock 160 entspricht einer Stromversorgungszelle 200 für E/A wie in 1 dargestellt.
Ferner sind in jedem Schaltungsblock 160 eine Diode 108 zur Weiterleitung des ESD-Stroms von der E/A-Masseleitung GL zur Kernmasseleitung GLC und eine mit der Diode 108 gegenparallel verbundene Diode 107 angeordnet.
Ein Schaltungsblock 170 ist in einem E/A-Block 15 angeordnet. Im Schaltungsblock 170 sind die Gate-Schaltkreise 110p und 110n sowie ein Transistor 115n angeordnet. Das heißt die Gate-Schaltkreise 110p, 110n und der Transistor 115n werden zwischen den N Teilen von Schaltungsblöcken 150 im gleichen E/A-Block 15 geteilt. Das heißt jeder Schaltungsblock 150 entspricht einer Ausführungsform einer „Eingangs-/Ausgangsschaltung“ und den Schaltungsblock 170 teilende N Teile von Schaltungsblöcken 150 entsprechen einer Ausführungsform „einer Vielzahl von Schaltungsblöcken“.
Wie zuvor beschrieben ist das Steuersignal SL der Gate-Schaltkreisen 110p, 110n für die Vielzahl von E/A-Blöcken 15a bis 15d gleich. Daher wird in jedem E/A-Block 15 der elektrisch mit dem Gate des Transistors 102x in den M Teilen von Schaltungsblöcken 150 verbundene Gate-Knoten Ngn ebenfalls von der Vielzahl von E/A-Blöcken 15a bis 15d geteilt. Ebenso wird der elektrisch mit dem Gate des Transistors 101x in den M Teilen von Schaltungsblöcken 150 verbundene Gate-Knoten Ngp ebenfalls von der Vielzahl von E/A-Blöcken 15a bis 15d geteilt.
Somit muss nur ein aus Elementen zum Verringern des Potentialunterschieds zwischen Gate und Drain der Transistoren 101x und 102x zum Zeitpunkt des Einwirkens der ESD bestehender Schaltungsblock 170 in jedem E/A-Block 15 angeordnet sein. Das heißt die Gate-Schaltkreise 110p und 110n und der Transistor 115n können von den N Teilen von Schaltungsblöcken 150, die für jede der Vielzahl (N) von E/A-Signalkontaktflächen 205 angeordnet sein müssen, geteilt werden. Zusätzlich kann der Transistor 115n zum elektrischen Verbinden des Steuersignals SL mit der Kernmassekontaktfläche 201G als Reaktion auf die ESD-Stromerzeugung so ausgebildet sein, dass er eine relativ kleine Transistorgröße aufweist. Der Transistor 115n kann beispielsweise eine Gate-Breite von etwa mehreren (µm) bis etwa zehn oder mehr (µm) aufweisen.
Wie zuvor beschrieben kann entsprechend dem Anordnungsaufbau der Halbleitervorrichtung gemäß der dritten Ausführungsform die von den Schaltungsblöcken, die zusätzlich zum Verhindern des Durchschlags der Transistoren 101x und 102x zum Zeitpunkt des Einwirkens der ESD angeordnet sind, eingenommene Fläche eingespart werden wie in der ersten und zweiten Ausführungsform beschrieben.
[Vierte Ausführungsform]
In einer vierten Ausführungsform ist eine Modifikation des erzwungenen Setzens des Steuersignals des Gate-Schaltkreises entsprechend dem Auftreten des ESD-Stroms beschrieben.
Wie in 11 dargestellt unterscheidet sich der elektrostatische Schutzmechanismus 302 der Halbleitervorrichtung gemäß der vierten Ausführungsform vom elektrostatischen Schutzmechanismus 300 (5) gemäß der ersten Ausführungsform insofern, als er einen P-Typ-Transistor 115p statt dem N-Typ-Transistor 115n umfasst.
Der Transistor 115p weist einen elektrisch mit dem Übertragungsknoten des Steuersignals SL verbundenen Drain und eine elektrisch mit der Referenzspannungsleitung PLr (Referenzspannung VREF) verbundene Source auf. Das Gate des Transistors 115p ist elektrisch mit der Stromversorgungsleitung PL2 verbunden. Andere Konfigurationen in 8 sind die gleichen wie in 5 und daher wird auf eine ausführliche Beschreibung von diesen verzichtet.
Wie in 5 und 6 beschrieben wird, wenn die auf die Signalkontaktfläche 205 einwirkende ESD durch Festlegen der Kernmassekontaktfläche 201G auf den Referenzanschluss aufgrund des schwebenden Zustands des Potentials der E/A-Masseleitung GL durch die ESD-Schaltung 211 übertragen wird (4), das Potential der Stromversorgungsleitung PL2 zu Vdio2. Wenn wiederum als Reaktion auf die Erzeugung des ESD-Stroms lesd die Diode 108 leitend wird, steigt das Potential der Referenzspannungsleitung PLe auf Vdio2 + r · Vesd an. Als Reaktion darauf wird der Transistor 115p eingeschaltet, das Gate weist ein niedriges Potential in Bezug auf die Source auf und das Steuersignal SL wird zwangsweise auf den H-Pegel gesetzt (Vdio2 + r · Vesd). Das heißt der Transistor 115p entspricht in der vierten Ausführungsform einem Beispiel des „Steuertransistors“. Das heißt eine Spannung größer gleich der Stromversorgungsspannung VDD, welche die Betriebsspannung der Transistoren 101x, 101, 102x und 102y ist, wird vom Transistor 115p auf den Gate-Schaltkreis 110n übertragen.
Daher ist in der vierten Ausführungsform im Gegensatz zur ersten Ausführungsform der Gate-Schaltkreis 110n zum elektrischen Verbinden des Gates des Transistors 102x mit der Referenzspannungsleitung PLr, wenn das Steuersignal SL den H-Pegel aufweist, ausgebildet. Im Gegensatz zur ersten Ausführungsform ist der Gate-Schaltkreis 110n zum elektrischen Verbinden des Gates des Transistors 102x mit der Stromversorgungsleitung PL2, wenn das Steuersignal SL den L-Pegel aufweist, ausgebildet.
Während des Betriebs der Halbleitervorrichtung 10 wird die Stromversorgungsspannung VDD2 an die Stromversorgungsspannung PL2 geliefert und die Referenzspannung VREF entsprechend der Stromversorgungsspannung VDD2 wird ebenfalls an die Referenzspannungsleitung PLr geliefert. Daher wird der Transistor 115p ausgeschaltet, weil Gate und Source in etwa das gleiche Potential aufweisen. Somit schaltet der Gate-Schaltkreis 110n das Gate-Verbindungsziel des Transistors 102x entsprechend dem Steuersignal SL von der Schaltsteuerschaltung 130. In der vierten Ausführungsform ist die Schaltsteuerschaltung 130 zum Setzen des Steuersignals SL auf den L-Pegel in einem Zeitraum zum elektrischen Verbinden des Gate-Knotens Ngn mit der Stromversorgungsleitung PL2 ausgebildet. Die Schaltsteuerschaltung 130 wiederum setzt das Steuersignal SL auf den H-Pegel in einem Zeitraum, in dem der Gate-Knoten Nhn mit der Referenzspannungsleitung PLr verbunden sein muss.
Wie zuvor beschrieben kann in der Halbleitervorrichtung gemäß der vierten Ausführungsform durch erzwungenes Festlegen des Spannungspegels des Steuersignals SL des Gate-Schaltkreises 110n entsprechend der Erzeugung des ESD-Stroms unter Verwendung des P-Typ-Transistors die gleiche Wirkung wie bei der ersten Ausführungsform erzielt werden. Das heißt das Gate-Verbindungsziel des Transistors 102x zum Zeitpunkt des Einwirkens der ESD kann entsprechend zum Verhindern eines Durchschlags des Transistors 102x zum Zeitpunkt des Einwirkens der ESD gesteuert werden.
In der Konfiguration von 11 kann der in 8 dargestellte Gate-Schaltkreis 110p ferner zum Kombinieren der vierten Ausführungsform mit der zweiten Ausführungsform angeordnet sein. In diesem Fall ist im Gegensatz zur zweiten Ausführungsform der Gate-Schaltkreis 110p ebenfalls so ausgebildet, dass der Gate-Knoten Ngp elektrisch mit der Referenzspannungsleitung PLrp oder der Referenzspannungsleitung PL3 verbunden ist, wenn das Steuersignal SL den H-Pegel aufweist. Das heißt, wenn die zweite und vierte Ausführungsform kombiniert sind, ist der Gate-Schaltkreis 110p zum elektrischen Verbinden des Gate-Knotens Ngp mit der E/A-Masseleitung GL, wenn das Steuersignal SL den L-Pegel aufweist, ausgebildet.
Es ist ebenfalls möglich, den Aufbau der dritten Ausführungsform auf die vierte Ausführungsform oder eine Kombination von zweiter und vierte Ausführungsform anzuwenden. In diesem Fall kann im Schaltungsblock 170 von 10 ein P-Typ-Transistor 115p statt des N-Typ-Transistors 115n angeordnet sein.
[Fünfte Ausführungsform]
In einer fünften Ausführungsform ist ein elektrostatischer Schutzmechanismus einer Ausgangsschaltung mit einer mehrstufigen vertikalen Stapelkonfiguration in einer Halbleitervorrichtung mit einer Stromversorgungsspannung eines Typs beschrieben.
Wie in 12 dargestellt umfasst in der Halbleitervorrichtung 10 gemäß der fünften Ausführungsform eine Ausgangsschaltung P-Typ-Transistoren 101x, 101y und N-Typ-Transistoren 102x, 102y ähnlich wie in der ersten Ausführungsform (5).
Der elektrostatische Schutzmechanismus 303 der Halbleitervorrichtung gemäß der fünften Ausführungsform umfasst Schutzdioden 105, 106, eine ESD-Schaltung 210, einen N-Typ-Transistor 115n und Dioden 107, 108, die ähnlich wie bei der ersten Ausführungsform angeordnet sind (5).
In der Halbleitervorrichtung gemäß der fünften Ausführungsform hingegen wird die Stromversorgungsleitung PL1 mit der Stromversorgungsspannung VDD1 entsprechend der Betriebsspannung VDD (beispielsweise 1,8 [V]) der Transistoren 101x, 101y, 102x und 102y durch die Stromversorgungskontaktflächen 202 versorgt. Daher ist der N-Typ-Transistor 102x mit dem elektrisch mit dem Signalknoten Nio verbundenen Drain auf den Ein-Zustand durch elektrisches Verbinden des Gates (Gate-Knoten Ngn) mit der Stromversorgungsleitung PL1 festgelegt.
Ferner umfasst der elektrostatische Schutzmechanismus 303 einen durch einen Wechselrichter 117 gebildete Gate-Schaltkreis 110p. Der Gate-Schaltkreis 110p (Wechselrichter 117) schaltet das Gate-Verbindungsziel des P-Typ-Transistors 101x mit einem elektrisch mit dem Signalknoten Nio zwischen der Stromversorgungsleitung PL1 und der E/A-Masseleitung GL verbundenen Drain.
Ein Eingangsknoten Ncnt des Wechselrichters 117 ist elektrisch mit dem Drain des Transistors 115n verbunden und elektrisch mit der Stromversorgungsleitung PL1 über den Pull-up-Widerstand Rp1 verbunden. Ähnlich wie bei der in 5 dargestellten ersten Ausführungsform wird der Transistor 115n in Verbindung mit dem Leiten der Diode 108 aufgrund der Erzeugung des ESD-Stroms eingeschaltet.
Da der Transistor 115n während anderer Betriebsarten als die ESD-Einwirkung einschließlich der Halbleitervorrichtung ausgeschaltet wird, wird eine H-(High-)Pegel-Spannung (Stromversorgungsspannung VDD1) am Wechselrichter 117 eingegeben. Dadurch verbindet der Wechselrichter 117 den Gate-Knoten Ngp elektrisch mit der E/A-Masseleitung GL. Somit wird der P-Typ-Transistor 101x auf den Ein-Zustand festgelegt.
Im Gegensatz dazu wird, wenn eine ESD einwirkt, während die Kernmassekontaktflächen 201G ein Referenzpotential aufweisen, eine L-Pegel-Spannung (Massespannung GND) an den Wechselrichtern 117 durch Einschalten der Transistoren 115n als Reaktion auf das Fließen des ESD-Stroms durch den Entladungsweg 50 eingegeben. Somit verbindet der Wechselrichter 117 elektrisch den Gate-Knoten Ngp mit der Stromversorgungsleitung PL1. Wie zuvor beschrieben wird im elektrostatischen Schutzmechanismus 303 der fünften Ausführungsform das Gate-Verbindungsziel des P-Typ-Transistors 101x von der E/A-Masseleitung GL zur Stromversorgungsleitung PL1 zum Zeitpunkt des Einwirkens der ESD geschaltet.
Ferner werden, wenn ESD einwirkt, während die Kernmassekontaktfläche 201G ein Referenzpotential aufweist, im Entladungsweg 50 des ESD-Stroms die gleichen Potentialunterschiede Vdio2, Vesd und Vdio wie in der ersten Ausführungsform (5) erzeugt. Dementsprechend wird zum Zeitpunkt des Einwirkens der ESD der Halbleitervorrichtung 10 gemäß der fünften Ausführungsform das in 13 dargestellte Potential an jeder Position erzeugt.
Wie in 13 dargestellt erhöht sich das Potential der E/A-Masseleitung GL um den durch das Leiten der Diode 108 erzeugten Potentialunterschied Vdio2 in Bezug auf das Referenzpotential (0 [V]) der Kernmassekontaktfläche 201G. Ferner ist das Potential der Stromversorgungsleitung PL1 um den entsprechend dem Betrieb der ESD-Schaltung 210 erzeugten Potentialunterschied höher als das Potential der E/A-Masseleitung GL.
Ferner ist das Potential des elektrisch mit dem Drain des Transistors 101x verbundenen Signalknotens Nio (E/A-Signalkontaktfläche 205) um den durch das Leiten der Schutzdiode 105 erzeugten Potentialunterschied Vdio1 höher als das Potential der Stromversorgungsleitung PL1.
Daher wird, wenn der Gate-Knoten Ngp mit der E/A-Masseleitung GL zum Zeitpunkt des Einwirkens der ESD elektrisch verbunden bleibt, der zwischen Gate und Drain des Transistors 102x einwirkende Potentialunterschied Vstd1 zum Zeitpunkt der ESD-Stromerzeugung zu Vesd + Vdiol.
Im Gegensatz hierzu wird, da der Gate-Knoten Ngp durch die Wechselrichter 117 elektrisch mit der Stromversorgungsleitung PL1 verbunden ist, der zwischen Gate und Drain des Transistors 102x einwirkende Potentialunterschied Vstd1, wenn der ESD-Strom erzeugt wird, auf Vdio1 verringert.
In 14 ist ein Betriebscharakteristikdiagramm eines elektrostatischen Schutzmechanismus 303 der Halbleitervorrichtung gemäß der fünften Ausführungsform dargestellt. Ähnlich wie in 7 geben die vertikale Achse und die horizontale Achse von 14 die Größe jeweils des ESD-Stroms lesd und des zwischen Gate und Drain des Transistors 102x einwirkenden Potentialunterschieds Vstd an.
Die Beziehung zwischen dem Gate-Knoten Ngp und Vstd1-lesd, wenn der Gate-Knoten Ngp elektrisch mit der E/A-Masseleitung GL zum Zeitpunkt des Einwirkens der ESD verbunden ist, ist durch eine durch eine gepunktete Linie dargestellte charakteristische Linie CL3 angegeben. Die Beziehung wiederum zwischen dem Gate-Knoten Ngn und Vstd1-lesd, wenn der Gate-Knoten Ngn elektrisch mit der Stromversorgungsleitung PL1 verbunden ist, ist durch eine durch eine durchgezogene Linie dargestellte charakteristische Linie CL4 angegeben.
Wie zuvor in Bezug auf 13 beschrieben wird im Bereich, in dem der ESD-Strom lesd erzeugt wird, der ESD-Strom zu Vstd1 = Vesd + Vdio1 in der charakteristischen Linie CL3, während der ESD-Strom zu Vstd1=Vesd in der charakteristischen Linie CL4 wird. Somit wird bei gleichem ESD-Strom lesd der Potentialunterschied Vstd1 um den Potentialunterschied Vesd, was den Spannungsabfall aufgrund des ESD-Stroms darstellt, zwischen den charakteristischen Linien CL3 und CL4 verringert.
Wie zuvor beschrieben kann in der Halbleitervorrichtung 10 gemäß der fünften Ausführungsform die das Gate-Verbindungsziel des P-Typ-Transistors 101x in der Ausgangsschaltung mit der mehrstufigen vertikalen Stapelkonfiguration zum Zeitpunkt des Einwirkens durch Anordnen des Gate-Schaltkreises 110p zur ESD-Einwirkung gesteuert werden. Dadurch kann der zwischen Gate und Drain des P-Typ-Transistors 101x einwirkende Potentialunterschied Vstd1 stabil verringert werden, so dass ein Durchschlag des Transistors 101x zum Zeitpunkt des Einwirkens der ESD verhindert werden kann.
Zusätzlich kann der Aufbau der dritten Ausführungsform auf die fünfte Ausführungsform angewendet werden. In diesem Fall ist im Schaltungsblock 170 von 10 der in 12 dargestellte Wechselrichter 117 als der Gate-Schaltkreis 110p angeordnet und die Anordnung des Gate-Schaltkreises 110n entfällt.
[Sechste Ausführungsform]
In einer sechsten Ausführungsform ist eine Modifikation des Gate-Verbindungsziels durch den Gate-Schaltkreis 110n in der ersten bis vierten Ausführungsform beschrieben.
Wie in 15 dargestellt unterscheidet sich der elektrostatische Schutzmechanismus 304 der Halbleitervorrichtung gemäß der sechsten Ausführungsform insofern, als er dem Gate-Schaltkreis 111n statt dem Gate-Schaltkreis 110n im Vergleich zum elektrostatischen Schutzmechanismus (300) (5) gemäß der ersten Ausführungsform enthält.
Zusätzlich zur Funktion des Gate-Schaltkreises 110n entsprechend dem Steuersignal SL weist der Gate-Schaltkreis 111n ferner eine Funktion zum elektrischen Verbinden des Gate-Knotens Ngn mit dem Signalknoten Nio (E/A-Signalkontaktfläche 205) entsprechend dem ESD-Steuersignal SLesd auf.
Das ESD-Steuersignal SLesd wird an den Gate-Schaltkreisen 111n als Reaktion auf das Einschalten des Transistors 115n durch die Erzeugung des ESD-Stroms im Entladungsweg 50 eingegeben. Das heißt, wenn das ESD-Steuersignal SLesd auf den L-Pegel gesetzt wird, verbindet der Gate-Schaltkreis 111n elektrisch den Gate-Knoten Ngn mit dem Signalknoten Nio. Wenn der Transistor 115n hingegen ausgeschaltet wird, wird das ESD-Steuersignal SLesd durch den Pull-up-Widerstand Rp1 auf den H-Pegel (Stromversorgungsspannung VDD2) gesetzt.
Wenn das ESD-Steuersignal SLesd auf den H-Pegel gesetzt wird, verbindet der Gate-Schaltkreis 111n selektiv die Stromversorgungsleitung PL1 oder die Referenzspannungsleitung PLe mit dem Gate-Knoten Ngn entsprechend dem Steuersignal SL von der Schaltsteuerschaltung 130 ähnlich wie beim Gate-Schaltkreis 110n. Somit kann der Transistor 102x auf den Ein-Zustand während des Betriebs der Halbleitervorrichtung 10 festgelegt werden.
Andere Konfigurationen in 15 sind die gleichen wie in 5 und daher wird auf eine ausführliche Beschreibung von diesen verzichtet. Das heißt auch beim elektrostatischen Schutzmechanismus 304 gemäß der sechsten Ausführungsform sind die Schutzdioden 105, 106, die ESD-Schaltung 210, der N-Typ-Transistor 115n und die Dioden 107, 108 auf die gleiche Weise angeordnet wie in der ersten Ausführungsform (5).
Daher werden, wenn ESD einwirkt, im Entladungsweg 50 des ESD-Stroms die gleichen Potentialunterschiede Vdio2, Vesd und Vdio wie in der ersten Ausführungsform (5) erzeugt. Dementsprechend wird zum Zeitpunkt des Einwirkens der ESD der Halbleitervorrichtung 10 gemäß der sechsten Ausführungsform das in 16 dargestellte Potential an jeder Position erzeugt.
Zunächst steigt das Potential der E/A-Masseleitung GL in Bezug auf das Referenzpotential (0 [V]) der Kernmassekontaktfläche 201G als eine Referenz zum Zeitpunkt des Einwirkens der ESD um den durch das Leiten der Diode 108 erzeugten Potentialunterschied Vdio2 an. Ferner ist das Potential der Stromversorgungsleitung PL1 um den entsprechend dem Betrieb der ESD-Schaltung 210 erzeugten Potentialunterschied Vesd höher als das Potential der E/A-Masseleitung GL.
Ferner wird das Potential des elektrisch mit dem Drain des Transistors 101x verbundenen Signalknotens Nio (E/A-Signalkontaktfläche 205) um den durch das Leiten der Schutzdiode 105 erzeugten Potentialunterschied Vdio1 höher als das Potential der Stromversorgungsleitung PL1 (Vesd + Vdio1 + Vdio2).
Da hingegen der Gate-Knoten Ngn elektrisch durch den Gate-Schaltkreis 111n mit dem Signalknoten Nio verbunden ist, weist der Gate-Knoten Ngn das gleiche Potential auf wie der Signalknoten Nio. Dementsprechend kann der zwischen Gate und Drain des Transistors 102x einwirkende Potentialunterschied Vstd1 auf 0 (Vstd1 = 0) festgelegt werden.
In 17 ist ein Betriebscharakteristikdiagramm eines elektrostatischen Schutzmechanismus 304 der Halbleitervorrichtung gemäß der sechsten Ausführungsform dargestellt. Die vertikalen und horizontalen Achsen von 17 stellen die Größe jeweils des ESD-Stroms lesd und des zwischen den Gate-Drains von Transistor 102x einwirkenden Potentialunterschieds Vstd1 wie in 7 dar.
Zum Zeitpunkt des Einwirkens der ESD ist die Beziehung zwischen Vstd1-lesd, wenn der Gate-Knoten Ngp elektrisch mit der Stromversorgungsleitung PL2 außerhalb des Weges des ESD-Stroms verbunden ist, durch eine ähnliche charakteristische Linie CL1 (gepunktete Linie) wie in 7 angegeben. Die Beziehung wiederum zwischen Vstd1-lesd, wenn der Gate-Knoten Ngn elektrisch mit dem Signalknoten Nio verbunden ist (E/A-Signalkontaktfläche 205), ergibt sich aus einer durch eine durchgezogene Linie dargestellten charakteristischen Linie CL5.
Im Bereich, in dem der ESD-Strom lesd erzeugt wird, wird die charakteristische Linie CL1 zu Vstd1 = Vesd + Vdio1 wie in der ersten Ausführungsform beschrieben, während die charakteristische Linie CL5 zu Vstd1 = 0 wird.
Wie zuvor beschrieben kann in der Halbleitervorrichtung 10 gemäß der sechsten Ausführungsform das Gate-Verbindungsziel zum Zeitpunkt des Einwirkens der ESD zum Signalknoten Nio durch die Anordnung des Gate-Schaltkreises 111n gesteuert werden. Dadurch kann der zwischen Gates und Drains der Transistoren 102x in der Ausgangsschaltung mit der mehrstufigen vertikalen Stapelstruktur einwirkende Potentialunterschied Vstd1 stabil verringert werden, so dass ein Durchschlag des Transistors 102x zum Zeitpunkt des Einwirkens der ESD verhindert werden kann.
In der sechsten Ausführungsform kann ein Widerstandselement oder eine Diode zwischengeschaltet und mit dem Verbindungsweg des Signalknotens Nio und des Gate-Knotens Ngn durch den Gate-Schaltkreis 111n verbunden sein. In diesem Fall ist die Diode so angeordnet, dass die Anode mit dem Signal Nio elektrisch verbunden ist. Das heißt der Signalknoten Nio oder ein mit dem Signalknoten Nio über ein Widerstandselement oder eine Diode in einem leitenden Zustand gekoppelter Knoten ist ein Gate-Verbindungsziel zum Zeitpunkt des Einwirkens der ESD.
Es ist ebenfalls möglich, die zweite Ausführungsform mit der sechsten Ausführungsform zu kombinieren. Das heißt ein Gate-Schaltkreis 111p (nicht dargestellt) zum elektrischen Verbinden des Gate-Knotens Ngp mit dem Signalknoten Nio zum Zeitpunkt des Einwirkens der ESD kann zusätzlich in der Konfiguration von 15 angeordnet sein.
Alternativ kann wie bei der vierten Ausführungsform das ESD-Steuersignal SLesd durch Anordnen eines P-Typ-Transistors 115p ähnlich wie in 11 statt des N-Typ-Transistors 115n erzeugt werden. In diesem Fall sind der Gate-Schaltkreisen 111n und 111p zum elektrischen Verbinden der Gate-Knoten Ngn, Ngp mit dem Signalknoten Nio, wenn das ESD-Steuersignal SLesd den H-Pegel aufweist (Stromversorgungsspannung VDD2), ausgebildet. Ferner ist statt des in 15 dargestellten Pull-up-Widerstands Rp11 ein Pull-down-Widerstand (nicht dargestellt) zum Festlegen des ESD-Steuersignals SLesd auf den L-Pegel, wenn der Transistor 115p ausgeschaltet wird, angeordnet.
Ferner kann der Aufbau der dritten Ausführungsform ebenfalls auf die Halbleitervorrichtung gemäß der sechsten Ausführungsform angewendet werden. In diesem Fall können die Gate-Schaltkreise 111n und 111p und der Pull-up-Widerstand Rp1 (oder Pull-down-Widerstand) im Schaltungsblock 170 von 10 angeordnet sein.
Das umfassende Konzept des elektrostatischen Schutzmechanismus der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform wie zuvor beschrieben ist durch den in 18 dargestellten Schaltplan veranschaulicht.
Wie in 18 dargestellt umfasst der elektrostatische Schutzmechanismus der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform die Schutzdioden 105, 106, die ESD-Schaltung 210, einen Gate-Schaltkreis 110 zum Steuern des Gate-Verbindungsziels des zu schützenden Transistors, wenn ESD einwirkt, und einen Schaltsteuerungsmechanismus 120 zum Steuern des Gate-Schaltkreises 110.
Der Gate-Schaltkreis 110 soll die in der ersten bis sechsten Ausführungsform beschriebenen Gate-Schaltkreise 110n, 110p, 111n und 111p umfassen. Der Gate-Schaltkreis 110 ist entsprechend wenigstens einem der Transistoren 101x und 102x mit elektrisch mit der E/A-Signalkontaktfläche 205 (Signalknoten Nio) von der Vielzahl von die Ausgangsschaltung der Halbleitervorrichtung darstellenden Transistoren verbundenen Transistoren 101x und 102x angeordnet.
In 18 ist als Beispiel eine Konfiguration dargestellt, in welcher der Gate-Schaltkreis 110 ausschließlich für den Transistor 102x angeordnet ist. Alternativ kann anders wie in 18 der Gate-Schaltkreis 110 ausschließlich für den Transistor 101x oder für jeden der Transistoren 101x und 102x angeordnet sein. Wie zuvor beschrieben, ist es, da der Gate-Schaltkreis 110 für den N-Typ-Transistor 101x während des Betriebs der Halbleitervorrichtung 10 verwendet wird, nicht erforderlich, zusätzlich den Gate-Schaltkreis 110 für den Zeitpunkt der ESD-Einwirkung anzuordnen.
Durch elektrisches Verbinden des Gate-Knotens Ngn oder NGp mit dem ersten Knoten NP1 verringert der Gate-Schaltkreis den zwischen Gate und Drain des Transistors 101x oder 102x einwirkenden Potentialunterschied zum Zeitpunkt des Einwirkens der ESD. Der erste Knoten NP1 umfasst die Referenzspannungsleitungen PLr, PLrp in der ersten bis vierten Ausführungsform, die Stromversorgungsleitung PL1 in der fünften Ausführungsform und den Signalknoten Nio oder einen über ein Widerstandselement oder eine Diode in einem leitenden Zustand mit dem Signalknoten Nio gekoppelten Knoten in der sechsten Ausführungsform. Das heißt der erste Knoten NP1 gibt allgemein einen Knoten mit einem Potential höher als das der E/A-Masseleitung GL als Reaktion auf die Erzeugung des ESD-Stroms im Entladungsweg 50 an.
In der ersten bis sechsten Ausführungsform ist ein elektrostatischer Schutzmechanismus für eine Vielzahl von eine Ausgangsschaltung einer mehrstufigen vertikalen Stapelkonfiguration, geeignet für miniaturisierte Transistoren, darstellenden Transistoren beschrieben. Daher verbindet der Gate-Schaltkreis 110 elektrisch den Gate-Knoten Ngn (Ngp) mit dem zweiten Knoten NP2 zum Liefern der Gate-Spannung zum Einschalten der Transistoren 101x und 102x, wenn die Halbleitervorrichtung betrieben wird. Der zweite Knoten NP2 umfasst eine Stromversorgungsleitung PL2 für den Transistor 102x (erste bis vierte Ausführungsform) und eine E/A-Masseleitung GL für den Transistor 101x (zweite und fünfte Ausführungsform)). Wie zuvor beschrieben liefert die Stromversorgungsleitung PL2 die Betriebsspannung VDD der Transistoren 101x, 101y, 102x und 102y. Gemäß der vorhergehenden Beschreibung ist der zweite Knoten NP2 nicht notwendigerweise im ESD-Stromweg (das heißt Entladungsweg 50) enthalten.
Der Schaltsteuerungsmechanismus 120 kann aus einem N-Typ-Transistor 115n (5 usw.) oder einem P-Typ-Transistor 115p (11) und der Diode 108 bestehen. Der Schaltsteuerungsmechanismus 120 ist nicht auf die dargestellte Konfiguration beschränkt, sofern der Gate-Schaltkreis 110 (110n, 110p, 111n, 111p) auf die gleiche Weise gesteuert werden kann wie in der ersten bis sechsten Ausführungsform beschrieben, und es kann eine beliebige Konfiguration verwendet werden. Mit dieser Konfiguration kann zum Zeitpunkt des Einwirkens der ESD ohne Eingabe eines Signals von außerhalb der Halbleitervorrichtung 10 der Gate-Schaltkreis 110 gesteuert werden.
Zuvor wurde in dieser Ausführungsform die Anwendung des elektrostatischen Schutzmechanismus auf die aus einer Reihenverbindung von zwei P-Typ- und N-Typ-Transistoren (Treibertransistoren) bestehende Ausgangsschaltung beschrieben. Der elektrostatische Schutzmechanismus gemäß der vorliegenden Ausführungsform ist jedoch auch auf eine aus einer Reihenverbindung von drei oder mehr P- und N-Typ-Transistoren (Treibertransistoren) bestehende Ausgangsschaltung anwendbar. Auch in einer solchen Konfiguration wird im Transistor (zu schützenden Transistor) mit einem mit dem Signalknoten Nio verbundenen Drain der Potentialunterschied zwischen Drain und Gate maximiert, wenn die ESD einwirkt. Daher kann durch Anordnen des Gate-Schaltkreises 110 wenigstens in einem Teil des zu schützenden Transistors oder im gesamten ein Durchschlag des Transistors zum Zeitpunkt des Einwirkens der ESD verhindert werden.
Ferner kann der elektrostatische Schutzmechanismus der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform ebenfalls auf eine Halbleitervorrichtung mit einer Ausgangsschaltung in einer einstufigen Konfiguration, bestehend aus einem der P-Typ- und N-Typ-Transistoren, angewendet werden.
Wie in 19 dargestellt umfasst eine einstufige Ausgangsschaltung einen P-Typ-Transistor 101 und einen N-Typ-Transistor 102 ähnlich wie in 2. Das heißt in einer Modifikation von 19 entsprechen die Transistoren 101 und 102 einer Ausführungsform von einer „Vielzahl von Treibertransistoren“. Insbesondere entspricht der P-Typ-Transistor 101 einem „ersten Transistor“ und einem „zu schützenden Transistor“. Ebenso entspricht der N-Typ-Transistor 102 dem „zweiten Transistor“ und einem „zu schützenden Transistor“.
Ebenso umfasst in einer Modifikation von 19 der elektrostatische Schutzmechanismus der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform die Schutzdioden 105, 106, eine ESD-Schaltung 210, einen Gate-Schaltkreis 110 zum Steuern des Gate-Verbindungsziels des zu schützenden Transistors zum Zeitpunkt des Einwirkens der ESD und einen Schaltsteuerungsmechanismus 120 ähnlich dem von 18.
In einer Modifikation von 19 weist jeder der Transistoren 101 und 102 einen elektrisch mit einem E/A-Signalweg 205 (Signalknoten Nio) verbundenen Drain auf. Dementsprechend ist der Gate-Schaltkreis 110 entsprechend wenigstens einem der Transistoren 101 und 102 angeordnet. Ebenso ist in 19 die Konfiguration, in welcher der Gate-Schaltkreis 110 in Bezug auf ausschließlich den Transistor 102 angeordnet ist, als ein Beispiel dargestellt. Alternativ kann ein Gate-Schaltkreis 110 ausschließlich für den Transistor 101 oder für jeden der Transistoren 101 und 102 angeordnet sein.
Der Gate-Schaltkreis 110 verbindet elektrisch den Gate-Knoten Ngn oder NGp mit dem ersten Knoten NP1 zum Verringern des zwischen Gate und Drain des Transistors 101 oder 102 einwirkenden Potentialunterschieds zum Zeitpunkt des Einwirkens der ESD. In einer Modifikation von 19 umfasst der erste Knoten NP1 eine eine Stromversorgungsleitung PL1 (vierte Ausführungsform) und den Signalknoten Nio oder einen über ein Widerstandselement oder eine Diode in einem leitenden Zustand mit dem Signalknoten Nio gekoppelten Knoten in der sechsten Ausführungsform.
Der Gate-Schaltkreis 110 von 19 wiederum wird mit Ausnahme der ESD-Einwirkung einschließlich der Betriebszeit der Halbleitervorrichtung so gesteuert, dass der Gate-Knoten Ngn (Ngp) elektrisch mit dem Ausgangsknoten des Ausgangspuffers 21 (1) verbunden wird. Somit kann während des Betriebs der Halbleitervorrichtung 10 entsprechend dem Ausgangssignal des Ausgangspuffers 21 die Spannung des H-Pegels oder die Spannung des L-Levels selektiv an die E/A-Signalkontaktfläche 205 ausgegeben werden.
Der Ausgangsknoten des Ausgangspuffers 21 ist normalerweise nicht im Weg des ESD-Stroms enthalten (Entladungsweg 50). Daher kann durch Steuern des Ausgangsziels des Gate-Knotens Ngn (Ngp) zum Zeitpunkt des Einwirkens der ESD durch den Gate-Schaltkreis 110 zum Zeitpunkt des Einwirkens der ESD der zwischen Gate und Drain des Transistors 101 oder 102 einwirkende Potentialunterschied verringert werden. Bei den die Ausgangsschaltung der einstufigen Konfiguration darstellenden Transistoren 101, 102 kann durch Anwendung des elektrostatischen Schutzmechanismus gemäß der vorliegenden Ausführungsform der Durchschlag zum Zeitpunkt des Einwirkens der ESD verhindert werden.
In Bezug auf die zuvor beschriebene Vielzahl von Ausführungsformen wird ebenfalls in einer bestätigenden Weise beschrieben, dass es von Beginn der Anmeldung an geplant ist, die in den jeweiligen Ausführungsformen beschriebenen Konfigurationen in einem Bereich zu kombinieren, in dem keine Inkonsistenzen und Widersprüche auftreten, einschließlich in der Beschreibung nicht genannte Kombinationen.
Die vorliegende Offenbarung wurde zwar spezifisch auf der Basis der Ausführungsformen beschrieben; die vorliegende Offenbarung ist aber natürlich nicht auf die Ausführungsformen beschränkt und kann auf verschiedene Weisen modifiziert werden, ohne vom Geist der Offenbarung abzuweichen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 2021177319 [0001]

Claims

Halbleitervorrichtung, umfassend: eine Signalkontaktfläche; eine Massekontaktfläche; eine Vielzahl von elektrisch zwischen der Stromversorgungsleitung und einer Masseleitung über einen Signalknoten, der elektrisch mit der Signalkontaktfläche verbunden ist, verbundenen Treibertransistoren; und einen elektrostatischen Schutzmechanismus zum Bilden eines Entladungsweges von der Signalkontaktfläche zur Massekontaktfläche, wenn ein elektrisches Signal an die Signalkontaktfläche angelegt wird, wobei die Vielzahl von Treibertransistoren einen zu schützenden Transistor umfassen, umfassend einen elektrisch mit der Signalkontaktfläche verbundenen Drain, wobei der elektrostatische Schutzmechanismus einen Gate-Schaltkreis zur Steuerung eines elektrischen Verbindungsziels eines Gates des zu schützenden Transistors zum Zeitpunkt des Anlegens des elektrischen Signals umfasst, und wobei der Gate-Schaltkreis zum Zeitpunkt des Anlegens des elektrischen Signals das Gate elektrisch mit einem ersten Knoten mit einem Potential verbindet, das höher ist als ein Potential der Masseleitung zum Zeitpunkt der Bildung des Entladungsweges.
Halbleitervorrichtung nach Anspruch 1, wobei eine erste Stromversorgungsspannung höher als eine Betriebsspannung von jedem der Treibertransistoren der Stromversorgungsleitung zugeführt wird, wobei die Halbleitervorrichtung ferner eine die erste Stromversorgungsspannung resistiv teilende und eine zweite Stromversorgungsspannung entsprechend der Betriebsspannung an die Referenzspannungsleitung ausgebende Spannungsteilungsschaltung umfasst, und wobei der erste Knoten die Referenzspannungsleitung umfasst.
Halbleitervorrichtung nach Anspruch 1, wobei die Stromversorgungsleitung mit einer Stromversorgungsspannung entsprechend der Betriebsspannung von jedem der Treibertransistoren versorgt wird, und wobei der erste Knoten die Stromversorgungsleitung umfasst.
Halbleitervorrichtung nach Anspruch 1, wobei der erste Knoten den Signalknoten oder einen elektrisch mit dem Signalknoten über ein Widerstandselement oder eine Diode in einem leitenden Zustand verbundenen Knoten umfasst.
Halbleitervorrichtung nach Anspruch 1, wobei der elektrostatische Schutzmechanismus einen Schaltsteuermechanismus zum Ausgeben einer vorbestimmten Spannung an den Gate-Schaltkreis als Reaktion auf die Bildung des Entladungsweges umfasst, und wobei der Gate-Schaltkreis zum elektrischen Verbinden des Gates des zu schützenden Transistors mit dem ersten Knoten, wenn die vorbestimmte Spannung eingegeben wird, betrieben wird.
Halbleitervorrichtung nach Anspruch 5, wobei der Schaltsteuermechanismus umfasst: eine Strommessdiode, die so ausgebildet ist, dass sie leitend ist, wenn ein Strom im Entladeweg erzeugt wird; und einen zum Übertragen der vorbestimmten Spannung an den Gate-Schaltkreis durch Einschalten als Reaktion auf das Leiten der Strommessdiode ausgebildeten Steuertransistor.
Halbleitervorrichtung nach Anspruch 6, wobei die vorbestimmte Spannung eine Massespannung ist.
Halbleitervorrichtung nach Anspruch 6, wobei die vorbestimmte Spannung eine Stromversorgungsspannung ist, die gleich oder höher als eine Betriebsspannung von jedem der Treibertransistoren ist.
Halbleitervorrichtung nach Anspruch 1, wobei die Vielzahl von Treibertransistoren eine Vielzahl von elektrisch in Reihe zwischen der Stromversorgungsleitung und dem Signalknoten geschalteten ersten Transistoren und eine Vielzahl von elektrisch in Reihe zwischen dem Signalknoten und der Masseleitung geschalteten zweiten Transistoren umfasst, und wobei der Gate-Schaltkreis elektrisch das Gate mit einem zweiten Knoten verbunden, der eine Gate-Spannung zum Einschalten des zu schützenden Transistors liefert, wenn die Halbleitervorrichtung betrieben wird.
Halbleitervorrichtung nach Anspruch 9, wobei der Gate-Schaltkreis entsprechend jedem eines ersten zu schützenden Transistors umfassend einen elektrisch mit der Signalkontaktfläche von der Vielzahl von ersten Transistoren und eines zweiten zu schützenden Transistors umfassend einen elektrisch mit der Signalkontaktfläche verbundenen Drains von der Vielzahl von zweiten Transistoren angeordnet ist.
Halbleitervorrichtung nach Anspruch 9, ferner umfassend eine Vielzahl von Eingangs-/Ausgangsschaltungen, wobei jede der Vielzahl von Eingangs-/Ausgangsschaltungen eine Menge der Vielzahl von Treibertransistoren und die Signalkontaktfläche umfasst, der Gate-Schaltkreis zwischen N Teilen der Vielzahl von Eingangs-/Ausgangsschaltungen geteilt wird, wobei N eine Ganzzahl größer gleich Zwei ist, und wobei in den N Teilen von Eingangs-/Ausgangsschaltungen die den Gate-Schaltkreis teilenden Gates der N Teile von zu schützenden Transistoren elektrisch miteinander verbunden sind.
Halbleitervorrichtung nach Anspruch 11, ferner umfassend einen Schaltsteuermechanismus zum Ausgeben einer vorbestimmten Spannung an den Gate-Schaltkreis als Reaktion auf die Bildung des Entladungsweges, wobei der Gate-Schaltkreis zum elektrischen Verbinden des Gates des zu schützenden Transistors mit dem ersten Knoten, wenn die vorbestimmte Spannung eingegeben wird, betrieben wird, und wobei der Gate-Schaltkreis und der Schaltsteuermechanismus zwischen den N Teilen von Eingangs-/Ausgangsschaltungen geteilt wird.
Halbleitervorrichtung nach Anspruch 1, wobei die Vielzahl von Treibertransistoren einen elektrisch zwischen der Stromversorgungsleitung und dem Signalknoten geschalteten ersten Transistor und einen elektrisch zwischen dem Signalknoten und der Masseleitung geschalteten zweiten Transistor umfasst, wobei die Halbleitervorrichtung ferner einen Ausgangspuffer zum Erzeugen eines Ausgangssignal von der Signalkontaktfläche zum Zeitpunkt des Betriebs der Halbleitervorrichtung umfasst, und wobei der Gate-Schaltkreis elektrisch einen Ausgangsknoten des Ausgangspuffers mit dem Gate während des Betriebs der Halbleitervorrichtung verbindet.
Halbleitervorrichtung nach Anspruch 13, wobei der Gate-Schaltkreis entsprechend jedem von erstem und zweitem Transistor angeordnet ist.
Halbleitervorrichtung nach Anspruch 1, wobei das elektrische Signal ein elektrisches Störungsrauschen ist.
Halbleitervorrichtung nach Anspruch 15, wobei das elektrische Störungsrauschen eine elektrostatische Entladung ist, und wobei die elektrostatische Entladung ein die elektrostatische Entladung simulierendes elektrisches Testsignal umfasst.
Halbleitervorrichtung nach Anspruch 1, wobei der Entladungsweg die Stromversorgungsleitung und die Masseleitung umfasst.