DE102022210410A1 - Halbleitervorrichtung und verfahren zu deren herstellung - Google Patents

Halbleitervorrichtung und verfahren zu deren herstellung Download PDF

Info

Publication number
DE102022210410A1
DE102022210410A1 DE102022210410.2A DE102022210410A DE102022210410A1 DE 102022210410 A1 DE102022210410 A1 DE 102022210410A1 DE 102022210410 A DE102022210410 A DE 102022210410A DE 102022210410 A1 DE102022210410 A1 DE 102022210410A1
Authority
DE
Germany
Prior art keywords
thin film
semiconductor device
laminar
film layer
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022210410.2A
Other languages
English (en)
Inventor
Yuliya Lisunova
Andreas Frank Behrendt
Carsten Schaeffer
Simon Paul Sindermann
Adriana Mercedes Sanchez Lotero
Silke Liebscher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102022210410.2A priority Critical patent/DE102022210410A1/de
Priority to US18/471,777 priority patent/US20240113216A1/en
Publication of DE102022210410A1 publication Critical patent/DE102022210410A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Hierin wird eine Leistungshalbleitervorrichtung offenbart, die einen Halbleiterkörper, einen ersten Lastanschluss und einen zweiten Lastanschluss, einen aktiven Bereich, einen Randabschlussbereich und eine Dünnfilmschicht umfasst, die ein Bulkmaterial und eine laminare Füllverbindung umfasst. Ferner wird hierin ein Verfahren zur Herstellung einer solchen Leistungshalbleitervorrichtung beschrieben, wobei das Verfahren mindestens das Bereitstellen eines Dünnfilms, der eine Mischung aus einer Bulkmaterialkomponente und einer laminaren Füllverbindung umfasst, auf der Oberfläche von mindestens Teilen des Randabschlussbereichs und/oder über mindestens Teilen des ersten Lastanschlusses und das Härten der erhaltenen Mischung aus dem Bulkmaterial und der laminaren Füllverbindung umfasst, wodurch eine Dünnfilmschicht erzeugt wird, die ein Bulkmaterial und eine laminare Füllverbindung umfasst.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich auf das Gebiet der Halbleitervorrichtungen und insbesondere auf Leistungshalbleitervorrichtungen, die eine spezifische Schichtstruktur an der Randabschlussregion umfassen, und auf Verfahren zu deren Herstellung.
  • HINTERGRUND
  • Halbleitervorrichtungen im Allgemeinen und insbesondere Hochleistungsmodule wie IGBT, Dioden und MOSFETs sind empfindlich gegenüber rauen Umgebungsbedingungen. Die verwendete Verpackung schirmt die Leistungselektronik manchmal nicht vor Umwelteinflüssen ab. Ein erhöhtes Feuchtigkeitsniveau und Temperaturschwankungen können zu drastischen Änderungen der Materialeigenschaften und des Sperrverhaltens der Halbleitervorrichtungen führen.
  • Daher besteht ein Bedarf an der Verbesserung der externen Stressbeständigkeit und der Lebensdauereigenschaften von Halbleitervorrichtungen.
  • ZUSAMMENFASSUNG
  • Hierin wird eine Leistungshalbleitervorrichtung offenbart, die einen Halbleiterkörper (wobei der Körper eine erste Oberfläche und eine zweite Oberfläche umfasst), einen ersten Lastanschluss, der auf der ersten Oberfläche angeordnet ist, und einen zweiten Lastanschluss, der auf der zweiten Oberfläche angeordnet ist, einen aktiven Bereich, der mindestens eine Halbleiterzelle zum Leiten eines Laststroms zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss umfasst, einen Randabschlussbereich zwischen dem aktiven Bereich und einem Chiprand umfasst. Der Chiprand kann an die erste Oberfläche und die zweite Oberfläche des Halbleiterkörpers in der Leistungshalbleitervorrichtung angrenzen. Die Halbleitervorrichtung umfasst ferner eine Dünnfilmschicht, die über mindestens Teilen des Randabschlussbereichs und/oder über mindestens Teilen des ersten Lastanschlusses bereitgestellt ist, wobei die Dünnfilmschicht ein Bulkmaterial und eine laminare Füllverbindung umfasst. Die Dünnfilmschicht schirmt somit die von ihr bedeckten Halbleitervorrichtungsstrukturen vor der Umgebung ab, um die Halbleitervorrichtungsstrukturen vor externen Belastungen zu isolieren. Das Bereitstellen der Dünnfilmschicht über mindestens Teilen des Randabschlussbereichs und/oder über mindestens Teilen des ersten Lastanschlusses der Vorrichtungen isoliert mindestens jene Teile des Randabschlussbereichs und des ersten Lastanschlusses, die in direktem Kontakt damit stehen oder damit bedeckt sind. Ein direkter Kontakt ist nicht notwendig, wenn andere Strukturen oder Schichten zwischen dem Randabschlussbereich und/oder dem ersten Lastanschluss und der Dünnfilmschicht bereitgestellt sind. In diesem Fall ist der Dünnfilm über den jeweiligen Strukturen der Halbleitervorrichtung positioniert. Somit kann der hier beschriebene Dünnfilm die externen Stressbeständigkeit und die Lebensdauereigenschaften der damit bereitgestellten Halbleitervorrichtung verbessern.
  • Ferner wird hier ein Verfahren zur Herstellung einer solchen Leistungshalbleitervorrichtung beschrieben, wobei das Verfahren mindestens das Bereitstellen eines Dünnfilms, der eine Mischung aus einer Bulkmaterialkomponente und einer laminaren Füllverbindung umfasst, auf der Oberfläche von mindestens Teilen des Randabschlussbereichs und/oder über mindestens Teilen des ersten Lastanschlusses und das Härten der Bulkmaterialverbindung umfasst, wodurch eine Dünnfilmschicht erzeugt wird, die ein Bulkmaterial und eine laminare Füllverbindung umfasst. Die so erzeugte Dünnfilmschicht kann verwendet werden, um mindestens jene Teile des Randabschlussbereichs und des ersten Lastanschlusses zu isolieren, die in direkten Kontakt damit gebracht werden oder durch die Dünnfilmschicht über diesen Halbleitervorrichtungsstrukturen bedeckt sind, falls zusätzliche Schichten oder Strukturen zwischen ihnen bereitgestellt sind. Die Dünnfilmschicht kann die externen Stressbeständigkeit und die Lebensdauereigenschaften der damit bereitgestellten Halbleitervorrichtungen verbessern.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden ausführlichen Beschreibung und beim Betrachten der beigefügten Zeichnungen erkennen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegende Offenbarung ist beispielhaft und nicht einschränkend in den Figuren der beigefügten Zeichnungen veranschaulicht, in denen sich gleiche Bezugszeichen auf ähnliche oder identische Elemente beziehen. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Die Merkmale der verschiedenen veranschaulichten Beispiele können kombiniert werden, sofern sie einander nicht ausschließen.
    • 1 veranschaulicht eine Querschnittsansicht einer Ausführungsform einer Leistungshalbleitervorrichtung, die eine Halbleiterstruktur davon umfasst, die mit einer Schutzdünnfilmschicht, wie hier beschrieben, versehen ist.
    • 2 veranschaulicht einen Abschnitt einer horizontalen Projektion einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen.
    • 3 veranschaulicht eine Teilansicht der Leistungshalbleitervorrichtung, wie in 1 gezeigt.
    • 4 veranschaulicht eine Querschnittsansicht einer weiteren Ausführungsform einer Leistungshalbleitervorrichtung mit einem Siliziumnitridfilm zwischen dem Halbleiterteil und der Schutzdünnfilmschicht.
    • 5 veranschaulicht ein Schema einer Ausführungsform des hier beschriebenen Verfahrens.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die hier beschriebenen Beispiele stellen eine Leistungshalbleitervorrichtung (in der folgenden Beschreibung auch als Halbleitervorrichtung erwähnt) bereit, die eine Dünnfilmschicht umfasst, die als Schutzdünnfilm über mindestens Teilen des Randabschlussbereichs und/oder über mindestens Teilen des ersten Lastanschlusses der Halbleitervorrichtung bereitgestellt ist. Bei der Halbleitervorrichtung kann es sich um Halbleiterchips handeln, die eine vertikale Struktur aufweisen. Das heißt, dass ein Halbleiterchip einer vertikalen Halbleitervorrichtung (die z. B. die vertikale Halbleitervorrichtung ist) derart hergestellt werden kann, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptoberflächen des Halbleiterchips fließen. Ein Halbleiterchip, der eine vertikale Struktur aufweist, weist üblicherweise erste und zweite Lastanschlüsse auf seinen zwei Hauptoberflächen auf, das heißt einen ersten Lastanschluss auf seiner Oberseite (hier die erste Oberfläche) und einen zweiten Lastanschluss auf seiner Unterseite (hier die zweite Oberfläche). Während die Beschreibung die technische Lösung auf Grundlage von vertikalen Halbleitervorrichtungen veranschaulicht, kann sie in ähnlicher Weise in einer horizontalen Halbleitervorrichtung verwendet werden. In einer derartigen Halbleitervorrichtung fließen die elektrischen Ströme in einer Richtung parallel zu den Hauptoberflächen des Halbleiterchips und die ersten und zweiten Lastanschlüsse sind üblicherweise auf der vorderen Hauptoberfläche des Halbleiterchips platziert.
  • Die Dünnfilmschicht kann als Passivierungsschicht über der Oberfläche von Strukturen oder Regionen der Halbleitervorrichtungen bereitgestellt sein. In dieser Beschreibung bedeutet der Begriff „über“, dass eine Schicht auf der Oberfläche dieser Vorrichtungsstrukturen oder - regionen oder über eine oder mehrere andere Strukturen oder Schichten aufgebracht ist. Dadurch kann sich die Dünnfilmschicht direkt auf den Vorrichtungsstrukturen oder -regionen befinden oder kann sich direkt auf eine andere Schicht oder ein anderes Element erstrecken. Dazwischenliegende Schichten oder Elemente können ebenfalls vorhanden sein. Wenn im Gegensatz dazu eine Schicht oder ein Element als „direkt auf“ bezeichnet wird oder sich „direkt auf“ eine andere Schicht oder ein anderes Element erstreckt, sind keine dazwischenliegenden Schichten oder Elemente vorhanden.
  • Die Halbleitervorrichtung, wie etwa eine Hochspannungshalbleitervorrichtung (z. B. ein Halbleiterchip), kann zum Beispiel als ein IGBT (Bipolartransistor mit isolierter Gate-Elektrode), ein FET (Feldeffekttransistor), insbesondere ein MOSFET (Metall-Oxid-Halbleiter-FET), ein JFET (Sperrschicht-FET), ein Thyristor, insbesondere ein GTO-Thyristor (Gate Turn-Off-Thyristor), ein BJT (Bipolarsperrschichttransistor), ein HEMT (Transistor mit hoher Elektronenbeweglichkeit) oder eine Diode konfiguriert sein. Beispielsweise können sich eine Source-Elektrode und eine Gate-Elektrode von z. B. einem FET oder MOSFET auf der Oberseitenoberfläche befinden, während die Drain-Elektrode des FET oder MOSFET auf der Unterseitenoberfläche angeordnet sein kann.
  • Der Halbleiterkörper kann ein Halbleitersubstrat umfassen, z. B. einen verarbeiteten Wafer oder einen Wafer mit Epitaxialschichten, die mehrere Vorrichtungsstrukturen auf oder über einer Oberfläche des Wafers umfassen. Das Halbleitersubstrat kann ein Halbleitermaterial umfassen oder daraus sein, wie z. B. Si, SiC, SiGe, GaAs, GaN, AlGaN, InGaAs, InAlAs usw. Beispielsweise kann das Halbleitersubstrat ein Wafer oder ein Chip sein, der einen aktiven Bereich umfasst. Der aktive Bereich kann mindestens eine Halbleiterzelle zum Leiten eines Laststroms zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss umfassen, die auf der ersten bzw. zweiten Oberfläche davon angeordnet sind. Beispielsweise können der erste und der zweite Lastanschluss durch eine elektrisch leitende Hochspannungsstruktur gebildet sein, die z. B. aus Metall hergestellt ist. Alle Arten von Metall oder Metalllegierung können für die Lastanschlüsse verwendet werden, obwohl das Metall in vielen Fällen Aluminium oder Kupfer oder eine Legierung von Aluminium oder Kupfer umfassen oder daraus sein kann. Beispiele für die Lastanschlüsse sind weiter unten dargelegt. Es ist anzumerken, dass Lastanschlüsse relativ nahe an der Anode des aktiven Bereichs angeordnet sein können, um während des Betriebs der Halbleitervorrichtung hohen elektrischen Feldern ausgesetzt zu sein. Die Lastanschlüsse können konfiguriert sein, um während des Betriebs mit einer hohen Spannung von gleich oder größer als 0,6 kV, 1 kV, 2 kV, 3 kV oder 4 kV oder 5 kV oder 6 kV oder 6,5 kV beaufschlagt zu werden. Diese Spannung kann zwischen einem ersten Lastanschluss (z. B. Anode, Source, Emitter oder einer anderen elektrisch leitenden Struktur, die mit dem ersten Lastanschluss verbunden ist) und einem zweiten Lastanschluss der Leistungshalbleitervorrichtung (z. B. einer Kathode, einem Drain oder einem Kollektor an der Unterseite des Halbleiterkörpers), der z. B. an einer Oberfläche des Halbleiterkörpers gegenüber der Oberfläche des Halbleiterkörpers angeordnet ist, wo der erste Lastanschluss bereitgestellt ist, angelegt werden.
  • Ein Randabschlussbereich kann zwischen dem aktiven Bereich und einem Chiprand des Halbleiterkörpers, z. B. nahe der ersten Oberfläche, liegen. Zum Beispiel kann der Randabschlussbereich innerhalb des Halbleiterkörpers in der Nähe der ersten Oberfläche oder angrenzend an die erste Oberfläche angeordnet sein. Der Chiprand kann eine seitliche Grenze des Halbleiterkörpers sein. Der Chiprand kann eine Schneidkante sein, die aus dem Trennen des Halbleiterkörpers von einem Wafer während der Herstellung resultiert. Der Chiprand kann die Grenze zwischen der ersten Oberfläche und der zweiten Oberfläche des Halbleiterkörpers beschreiben. In einigen Beispielen kann der Chiprand auch die Grenze zu einem benachbarten Chip auf einem Wafersubstrat definieren. Zwei oder mehr derartige Chips können auf einem einzelnen Wafer platziert sein, und jeder kann Chipränder aufweisen, die mit seinen benachbarten Chips in Beziehung stehen. Der Randabschlussbereich hilft somit, die auf einem Wafer integrierten Chips zu trennen. Darüber hinaus kann der Randabschlussbereich verwendet werden, um die Trennung der einzelnen Chips innerhalb des Randabschlussbereichs zu erleichtern, wenn die einzelnen Chips aus einem Wafer mit einer Anzahl von Chips während der Herstellung der Halbleitervorrichtung geschnitten werden.
  • Eine Dünnfilmschicht kann über mindestens Teilen des Randabschlussbereichs und/oder über mindestens Teilen des ersten Lastanschlusses als Schutzschicht für die damit bedeckten Halbleiterstrukturen bereitgestellt sein. Beispielsweise kann die Dünnfilmschicht in der Nähe des Randabschlussbereichs an der ersten Oberfläche des Halbleiterkörpers angeordnet sein. Die Dünnfilmschicht kann ein Bulkmaterial und eine laminare Füllverbindung umfassen. Somit erleichtert die Dünnfilmschicht die Verbesserung der externen Stressbeständigkeit und der Lebensdauereigenschaften der damit bereitgestellten Halbleitervorrichtungen. Es wird angenommen, dass die Verbesserung durch eine strukturierte Integration oder Beimischung der Füllverbindung innerhalb des Bulkmaterials (d. h. das Bulkmaterial fungiert als Matrix) während der Herstellung der Dünnfilmschicht erreicht wird. Die spezifische Strukturierung der Dünnfilmschicht kann zu Änderungen der Materialeigenschaften und des Sperrverhaltens der Halbleitervorrichtung führen, z. B. in Umgebungen mit hoher Feuchtigkeit und anderen externen Belastungen.
  • Insbesondere kann die hierin beschriebene Dünnfilmschicht als eine neue Art von Passivierungsmaterial mit hohen Gas- und Wärmedämmeigenschaften verwendet werden. Somit ermöglicht die Einführung einer laminaren Füllverbindung in eine Dünnfilmschicht, die hauptsächlich aus einem Bulkmaterial besteht, ein kostengünstiges Herstellungsverfahren von Passivierungsmaterial im Mikroskalenformat. Da Halbleitervorrichtungen im Mikroskalenformat sind, bedeutet Dünnfilm im Kontext der Beschreibung hierin eine Schichtdicke von etwa weniger als 50 µm, weniger als etwa 40 µm, weniger als etwa 30 µm, z. B. zwischen etwa 6 und 20 µm. Die Dicke der als Passivierungsschicht bereitgestellten Dünnfilmschicht hängt hauptsächlich von der Spannungsklasse der Halbleitervorrichtung ab.
  • Eine erhöhte Dicke kann zu einer Erhöhung der Dielektrizitätskonstante und einer Erhöhung der Restpolarisation führen. Eine erhöhte Dielektrizitätskonstante kann zu einer verbesserten Robustheit der Halbleitervorrichtung führen. Es wurde in Experimenten gezeigt, dass die integrierte laminare Füllverbindung rheologische, thermische und dielektrische Eigenschaften der Polymermatrix in den Mikroskalendünnfilmen beeinflussen kann. Dies kann zu einer verbesserten Robustheitsqualität als Passivierungsschicht für Halbleitervorrichtungen führen.
  • Im Kontext der vorliegenden Anmeldung bedeutet laminare Füllverbindung, dass die Füllverbindung in einer zweidimensionalen Schichtstruktur innerhalb der Bulkmaterialmatrix angeordnet sein kann. Daher kann die laminare Füllverbindung im Wesentlichen aus Partikeln mit einer zweidimensionalen planaren Ausrichtung, wie etwa Flocken oder dergleichen, bestehen. Die zweidimensionale strukturierte Füllverbindung kann nur so dünn wie etwa einige Atomschichten sein, beispielsweise mit einer Gesamtdicke von weniger als etwa 1 nm und mit einem sehr hohen Aspektverhältnis. Dies ermöglicht, dass zwei oder mehr Füllverbindungen in einer Stapelstruktur innerhalb der Bulkmaterialmatrix des Dünnfilms angeordnet sein können. Somit kann eine Belastung von einigen Gewichtsprozent der geschichteten laminaren Füllverbindung eine hohe Oberflächenwechselwirkung mit der Bulkmaterialmatrix erzeugen. Die laminare Füllverbindung kann somit ein dreidimensionales Netzwerk von integrierten Füllverbindungen bilden, das den direkten Weg für jegliche gasförmigen Verbindungen durch den Dünnfilm blockiert. Die laminaren Füllverbindungen sind im Wesentlichen parallel zu der Ausdehnung des Dünnfilms angeordnet, das heißt senkrecht zu dem Diffusionsweg der gasförmigen Verbindungen. Dies erhöht die Sperrwirkung für die gasförmigen Verbindungen innerhalb der Dünnfilmschicht und kann der Grund für die verbesserten Eigenschaften der hier beschriebenen Dünnfilmschichten und ihre Verwendung als Schutzschichten in Halbleitervorrichtungen sein. Die Diffusion der gasförmigen Verbindungen kann zumindest verlangsamt werden oder kann überhaupt blockiert werden.
  • In einigen Beispielen kann die laminare Füllverbindung ein dielektrisches Material sein. Somit kann die integrierte laminare Füllverbindung dielektrische Eigenschaften der Polymermatrix in den Dünnfilmen beeinflussen. Dies kann zu verbesserten dielektrischen Eigenschaften der Passivierungsschicht für Halbleitervorrichtungen führen.
  • In einigen Beispielen kann die Halbleitervorrichtung eine oder mehrere Halbleiter- und/oder Oxidstrukturen umfassen. Veranschaulichte Halbleiterstrukturen können dotierte Zonen oder Gräben sein, die in dem Halbleitersubstrat (z. B. Si oder SiC) enthalten sind. Veranschaulichte Oxidstrukturen können Siliziumoxidbereiche oder -schichten sein, z. B. eine elektrisch isolierende Pufferschicht. Der aktive Bereich der Halbleitervorrichtung kann beispielsweise eine Halbleiterschicht oder Siliziumnitridschicht umfassen, die eine Nitridoberfläche in mindestens Teilen davon aufweist. Zwei oder mehr dieser zusätzlichen Schichten können in Abhängigkeit von der Funktionalität der Halbleitervorrichtung in den Halbleiterkörper der Halbleitervorrichtung integriert sein. Die Halbleiterschicht oder die Siliziumnitridschicht kann beispielsweise aus Passivierungsgründen Teil eines Schichtstapels sein, der über einer Topographie des aktiven Bereichs bereitgestellt ist.
  • Gemäß einigen Beispielen können der erste und der zweite Lastanschluss eine oder mehrere Metallschichten umfassen, wie beispielsweise die aktive Metallelektrode (Anode und Kathode bzw. Emitter und Kollektor oder Source und Drain), metallische Feldplatten und periphere leitende Strukturen. Diese Metallstrukturen können alle aus dem gleichen Metall hergestellt sein, z. B. Aluminium oder Kupfer oder einer Legierung dieser Metalle (z. B. Aluminiumkupferlegierung, die optional einen Siliziumgehalt aufweist). Der Abschnitt einer Halbleitervorrichtung, der die aktive Metallelektrode und/oder die metallischen Feldplatten und/oder die peripheren leitenden Strukturen enthält, kann einen Randabschlussbereich der Halbleitervorrichtung darstellen, der die aktive Zone der Halbleitervorrichtung umgibt. In den hier beschriebenen Beispielen ist dieser Abschnitt zumindest teilweise durch die Anwendung der Dünnfilmschicht wie hier beschrieben geschützt.
  • Daher kann gemäß einigen Beispielen die Dünnfilmschicht über mindestens Teilen der Randabschlussstruktur und des ersten Lastanschlusses als Passivierungsschicht von Regionen nahe dem Chiprand bereitgestellt sein. Mindestens einige Teile dieser Strukturen oder eine beliebige dieser Strukturen (z. B. die Randabschlussstruktur) können somit von der Dünnfilmschicht bedeckt sein. Wie oben erläutert, stellt die Passivierungsschicht, die in diesen Abschnitten der Halbleitervorrichtung bereitgestellt ist, eine hohe Gas- und Wärmedämmung bereit. Daher sind mindestens die bedeckten Teile vor externen Belastungen geschützt und können daher die externen Stressbeständigkeit und die Lebensdauereigenschaften der Halbleitervorrichtung verbessern.
  • Die Dünnfilmschicht kann ein UV- und/oder lichthärtbares Harz umfassen. Harze sind im Allgemeinen Substanzen, die chemisch hergestellt und zur Herstellung von Kunststoffen verwendet werden, aber auch aus natürlichen Quellen sein können. Eine harzbasierte Passivierungsschicht an dem Randabschluss kann verwendet werden, um die Halbleitervorrichtung vor externen Belastungen zu isolieren. Veranschaulichte Harze sind beispielsweise durch UV-Licht oder Licht im sichtbaren oder IR-Bereich des Spektrums härtbar. In fotolithographischen Verfahren werden UV-härtbare Harze als Fotolacke verwendet. Sie können in der Regel leicht rotationsbeschichtet werden, wodurch ein Dünnfilm auf oder auf einem Werkstück gebildet wird, und können dann durch Wechselwirkung mit der UV- oder anderen Lichtbestrahlung gehärtet werden. Veranschaulichte Harze sind Photopolymere wie Photoimide.
  • Das Bulkmaterial der Dünnfilmschicht kann ein imidbasiertes, ethylenbasiertes oder propylenbasiertes Polymer oder eine Kombination davon umfassen. Solche Polymere sind für ihre hohe chemische und thermische Robustheit bekannt und können dielektrisch inert sein. Ein Polymerharz kann durch Rotationsbeschichten einer Mischung aus einem Polymermonomer zusammen mit dem laminaren Füllmaterial und optional anderen Additiven, falls erforderlich, und Härten der Mischung auf eine Enddicke von etwa einigen Mikrometern erzeugt werden. Veranschaulichte Dicken sind mindestens etwa 5 µm und höchstens etwa 50 µm, zum Beispiel 6 bis 20 µm oder etwa 10 µm. In einigen Beispielen wird das polymerbasierte Bulkmaterial aus Monomeren eines Photopolymers hergestellt, die keine separate UV- oder Lichthärtungskomponente benötigen. In anderen Beispielen, z. B. wenn die Monomere keine Photopolymere sind oder wenn die Härtungsreaktion beschleunigt werden soll, kann eine Härtungshilfsverbindung in der Mischung enthalten sein. Veranschaulichte UV-härtbare Harze sind Photoimide, z. B. Amidocarbonsäuren mit vernetzbaren funktionellen Estergruppen in den Monomeren, die durch UV-Exposition aktiviert werden können. Die Photoimide können starre und flexible Polyimide enthalten. Flexible Polyimide können durch die Verwendung von halbflexiblen oder flexiblen Monomeren erhalten werden, z. B. Etherbasierte Diaminmonomere als Vorläufer, die den Polymerketten etwa durch die Ethergruppen in der Hauptkette etwas Flexibilität verleihen.
  • Im Fall der Verwendung von härtbaren Harzen kann eine Lichthärtungsreaktion (z. B. unter Verwendung von UV-Exposition), wie etwa eine Polykondensation der Amidocarbonsäuren, initiiert werden, um die Dünnfilmpolymerschicht (umfassend Amidketten) als Passivierungsschicht zum Schutz der bedeckten Halbleitervorrichtungsstrukturen (z. B. innerhalb der Randabschlussregion) zu erzeugen. Veranschaulichte Härtungshilfen können Additive sein, die die Lichthärtungsreaktion der Photoimidmonomere unterstützen. Die Lichthärtungsreaktion kann unter UV-Exposition stattfinden. UV-Exposition kann von einem Härtungsvorgang bei etwa 350 bis 450 °C gefolgt werden, um Lösungsmittel zu entfernen und die Polymermatrix zu verfestigen.
  • In einigen Beispielen können laminare Füllverbindungen die Dünnfilmschicht mit einer laminaren Struktur bereitstellen, in der die laminare Füllverbindung im Wesentlichen parallel zu einer Oberfläche der Halbleitervorrichtungsoberfläche, z. B. der ersten Hauptoberfläche des Halbleiterkörpers, ausgerichtet ist. Im Wesentlichen parallel bedeutet in dem hierin beschriebenen Kontext, dass die meisten laminaren Füllverbindungen so ausgerichtet sind, dass der Diffusionsweg senkrecht zu der Halbleiteroberfläche für gasförmige Verbindungen durch eine komplexe Netzwerkstruktur der laminaren Füllverbindungen blockiert ist. Zwei oder mehr integrierte Lagenschichten von Füllverbindungen können nach dem Härten der Bulkmaterialmatrix in die Dünnfilmschicht integriert werden.
  • Die Integration der laminaren Füllverbindung in die Bulkmaterial-Dünnfilmschicht, z. B. die imidbasierte Harzschicht, kann ferner die mechanischen, morphologischen, thermischen und dielektrischen Eigenschaften der Dünnfilmschicht (z. B. Polyimidschicht) verbessern. Die laminaren Füllverbindungen weisen nicht nur eine spezifische zweidimensionale Form auf, wie oben erläutert, sondern können aus spezifischen anorganischen Füllstoffen ausgewählt werden. Beispiele für anorganische Füllstoffe können Schichtsilikate wie Tone oder Nanotone, z. B. smektit-ähnliche Tonmineralien oder Montmorillonit-Tonmineralien, sein. Einige Beispiele sind beispielsweise Aluminosilikate mit einer chemischen Formel von (OH)4Si8Al4O20·nH2O. Solche Tone sind als Pulvermaterial mit Dichten von etwa 200-500 kg/m3, Dicken von einigen Nanometern, z. B. etwa 1 nm, Länge von bis zu etwa 40 µm, z. B. etwa 20 µm, verfügbar. Geeignete Tone werden beispielsweise ausgewählt, um den Modul der Mischung zu verbessern, die Barriereeigenschaften zu erhöhen, die chemische Beständigkeit zu verbessern, die Rheologie zu verbessern und/oder die Wärmeformbeständigkeitstemperatur zu erhöhen.
  • Der Gehalt der laminaren Füllverbindung in der Dünnfilmschicht kann beispielsweise mindestens 0,5 Gew.-% und höchstens etwa 5 Gew.-% betragen. Veranschaulichte Lasten können beispielsweise 0,5 Gew.-%, 1 Gew.-%, 2 Gew.-%, von 3 bis zu 5 Gew.-% betragen.
  • In einigen Beispielen kann die Dünnfilmschicht ein Nanoton-Photoimid-Verbundharz als Passivierungsschicht umfassen. Die somit bereitgestellte Passivierungsschicht stellt der Dünnfilmschicht hohe Gas- und Wärmedämmeigenschaften bereit, um die Feuchtigkeitsbeständigkeit und die Lebensdauereigenschaft von beispielsweise Hochleistungs-Halbleitervorrichtungen an dem Randabschlussbereich zu verbessern. Der Grund dafür kann sein, dass das Binden von Nanotonmaterialien an die Polymerstruktur die Adsorption von Wasser begrenzt, wodurch die Hydrolyse des Nanoton-Photoimid-Verbundwerkstoffs reduziert wird. Eine Erklärung ist, dass der Nanoton Bindungen an polare Gruppen des Photoimids oder Polymers durch Wasserstoffbindung (Hydrolyse) bilden kann, wodurch die Tendenz, Wassermoleküle aus der Umgebung zu absorbieren, reduziert wird. Somit reduziert die Reduktion der Hydrolysereaktion die Zersetzung des Polymers in feuchten Umgebungen, wodurch die Lebensdauer der Halbleitervorrichtungen erhöht wird.
  • Die Reduktion der Absorption von Wassermolekülen in dem Nanoton-Photoimid-Verbundwerkstoff kann unter Verwendung von tensidmodifizierten Nanotonverbindungen verbessert werden. Beispiele dafür enthalten tensidmodifizierte Tone mit einer hydrophob modifizierten Oberfläche. Die Verwendung von laminaren Füllverbindungen mit einer hydrophob modifizierten Oberfläche ermöglicht eine gleichmäßigere Dispersion der Füllkomponente in der Bulkmaterialmatrix durch Mischen und dann Härten der erhaltenen Mischung, um eine Dünnfilmschicht zu erzeugen. Wenn die tensidmodifizierten Tone verwendet werden, können Kationen mit der Polymermatrix reagieren, die Polymerisation der Monomere initiieren und die Stärke der Grenzfläche zwischen der anorganischen Füllkomponente (d. h. der laminaren Füllverbindung) und der Polymermatrix verbessern. Es wird angenommen, dass diese erzwungene und verbesserte Bindung zwischen dem Ton und der Polymermatrix die entstehenden Bindungen minimieren kann, die sonst wahrscheinlich Wassermoleküle absorbieren. Beispielhafte Tenside enthalten Silankopplungsmittel (z. B. Aminopropyltriethoxsilan), Amine (z. B. Octadecylamin, Dimethyldialkyl(C14-C18)amin) und Ammoniumverbindungen (z. B. Trimethylstearylammonium), um nur einige Beispiele zu nennen.
  • Die Tenside sind in der Mischung in einer Menge von bis zu 50 Gew.-% enthalten. Amine und Ammoniumkomponenten können beispielsweise in einer Menge von etwa 10 bis 50 Gew.-% verwendet werden. Insbesondere können Mengen von etwa 15-35 Gew.-% für Octadecylamin, etwa 25-30 Gew.-% für Trimethylstearylammonium und etwa 35-45 Gew.-% für Dimethyldialkylamin erwähnt werden. Der Gehalt des Silantensids wie Aminopropyltriethoxysilan in der Mischung kann weniger als 10 Gew.-%, beispielsweise etwa 0,5 bis 5 Gew.-%, betragen.
  • Die Mischung zur Herstellung des laminaren Füllmaterialverbundstoffs kann weitere Additive oder Lösungsmittel enthalten, falls für die Verarbeitbarkeit während der Herstellung der Dünnfilmschicht erforderlich. Die Dünnfilmschicht kann in situ auf dem zuvor erhaltenen Halbleiterwerkstück hergestellt werden, um durch eine solche Passivierungsschicht geschützt zu werden.
  • Weitere hier beschriebene Beispiele beziehen sich auf ein Verfahren zur Herstellung einer Halbleitervorrichtung, die mindestens einen Halbleiterkörper, einen ersten und zweiten Lastanschluss, einen aktiven Bereich und einen Randabschlussbereich, wie zuvor definiert, umfasst. Das Verfahren umfasst mindestens das Bereitstellen eines Dünnfilms, der eine Mischung aus einer Bulkmaterialkomponente und einer laminaren Füllverbindung umfasst, auf der Oberfläche von mindestens Teilen des Randabschlussbereichs und/oder über mindestens Teilen des ersten Lastanschlusses und das Härten der Bulkmaterialkomponente. Die Mischung kann durch einen geeigneten Beschichtungsprozess, wie beispielsweise Rotationsbeschichtung, auf das Werkstück aufgebracht werden. Die Beschichtung erzeugt eine Dünnfilmschicht, die mindestens ein Bulkmaterial und eine laminare Füllverbindung umfasst. Nach dem Härten des Bulkmaterials in Beimischung mit der laminaren Füllverbindung in Form eines Dünnfilms wird eine Dünnfilmschicht erhalten, die ein Bulkmaterial und eine laminare Füllverbindung umfasst. In einigen Beispielen kann die Bulkmaterialkomponente ein UV-härtbares Harzmonomer wie ein Photoimid sein und das Härten ist eine Lichthärtungsreaktion. Veranschaulichte UV-härtbare Harzmonomere und laminare Füllverbindungen sind vorstehend in Bezug auf die Halbleitervorrichtung beschrieben.
  • In einigen Beispielen des Verfahrens kann die Mischung, die mindestens die Bulkmaterialkomponente und die laminare Füllverbindung umfasst, ferner eine Härtungshilfsverbindung umfassen. Die Härtungshilfe kann die UV- oder Lichthärtungsreaktion erleichtern. Falls Fotolacke verwendet werden, sind externe Härtungshilfen nicht unbedingt erforderlich, da die reaktiven Stellen innerhalb der Monomerkomponenten platziert werden können.
  • In einigen Beispielen des Verfahrens sind das Bulkmaterial und die laminare Füllverbindung konfiguriert, um einen imidbasierten Polymerverbunddünnfilm als Passivierungsschicht zu bilden. In diesen Verfahren basiert das Bulkmaterial hauptsächlich auf einer Monomerkomponente, um einen imidbasierten Polymerverbunddünnfilm als Passivierungsschicht zu bilden, um die bedeckten Teile des Randabschlussbereichs und des ersten Lastanschlusses vor externen Belastungen zu schützen. Das Verfahren kann auch so konfiguriert sein, dass das Härten eine Dünnfilmschicht erzeugen kann, die ein Nanoton-Photoimid-Verbundharz umfasst. Das so erhaltene Verbundharz kann als Passivierungsschicht verwendet werden, z. B. im Randabschlussbereich einer Halbleitervorrichtung, wie hierin zuvor beschrieben.
  • Um das Beschichtungsverfahren zu verbessern und eine vorbestimmte Dicke der Dünnfilmschicht zu realisieren, können geeignete Additive oder Lösungsmittel zusammen mit der Bulkmaterialkomponente und der laminaren Füllverbindung verwendet werden. Veranschaulichte Additive sind Oberflächenmodifikatoren und Dispersionshilfen. Oberflächenmodifikatoren können beispielsweise Tenside zum Modifizieren des Bulkmaterials sein und wurden hierin zuvor beschrieben, wie etwa Silankopplungsmittel. Die Additive können in dem Bulkmaterial mischbar sein. Falls erforderlich, z. B. als Viskositätsmodifikator, können geeignete Lösungsmittel in der Beschichtungsmischung verwendet werden. Beispiele sind N-Methylpyrrolidon (NMP), N,N-Dimethylacetamid (DMAc), Dimethylformamid (DMF), Dimethylsulfoxid (DMSO), m-Kresol, Pyridin (PY), Dioxan, Tetrahydrofuran (THF), Methanol (ML), Ethanol (EL), Propylencarbonat (PC), Acetyltributylcitrat (ATBC), 4-tert-Butylcatechol (TBC), Triethylphosphat (TEP) und γ-Butyrolacton (GBL). Mischungen dieser Lösungsmittel oder mit anderen Lösungsmitteln können ebenfalls verwendet werden. Der Gehalt des Lösungsmittels kann bis zu 30 Gew.-%, bis zu 25 Gew.-%, bis zu 15 Gew.-% und z. B. etwa 5 bis 15 Gew.-% betragen.
  • Zum Beispiel kann die Leistungshalbleitervorrichtung auf einem einzelnen Halbleiterchip implementiert sein, der z. B. eine Streifenzellenkonfiguration (oder eine Zell-/Nadelzellenkonfiguration) aufweist, und kann konfiguriert sein, um als eine Leistungskomponente in einer Nieder-, Mittel- und/oder Hochspannungsanwendung eingesetzt zu werden.
  • Eine Ausführungsform einer Leistungshalbleitervorrichtung (100) ist in 1 in ihrer Querschnittsansicht gezeigt. Gezeigt ist der Teil eines Randabschlussbereichs, der hier als 25 bezeichnet wird. Die Halbleitervorrichtung 100 umfasst einen Halbleiterkörper 10 mit einer Kathode als zweitem Lastanschluss 20 an der Unterseite und einem ersten Lastanschluss 22 an der Oberseite des Halbleiterkörpers 10. Zwischen dem seitlichen Chiprand 12 und dem ersten Lastanschluss 22 ist ein Randabschlussbereich 25 platziert. Spezifische Vorrichtungsstrukturen des Halbleiterkörpers 10 und des ersten und zweiten Lastanschlusses 20 und 22 wurden aus Gründen der Klarheit in dieser Zeichnung weggelassen. Eine Dünnfilmschicht 40 ist in dem Bereich des Randabschlussbereichs 25 und Teilen des ersten Lastanschlusses 22 bereitgestellt, wodurch zumindest der Randabschlussbereich vor externen Belastungen geschützt wird.
  • Entsprechend 1 veranschaulicht 2 einen Abschnitt einer horizontalen Projektion einer Leistungshalbleitervorrichtung 100 gemäß einer oder mehreren Ausführungsformen. Die Leistungshalbleitervorrichtung 100 umfasst einen Halbleiterkörper 10, der mit einem ersten Lastanschluss 22 und einem zweiten Lastanschluss 20 gekoppelt ist. Ein aktiver Bereich 11 ist konfiguriert, um einen Laststrom zwischen dem ersten Lastanschluss 22 und dem zweiten Lastanschluss 20 zu leiten.
  • Wie veranschaulicht, kann der Halbleiterkörper 10 zwischen dem ersten Lastanschluss 22 und dem zweiten Lastanschluss 20 angeordnet sein. Daher kann die Leistungshalbleitervorrichtung 100 eine vertikale Konfiguration aufweisen, gemäß der der Laststrom einem Pfad im Wesentlichen parallel zu der vertikalen Richtung Z folgt. Der aktive Bereich 11 kann durch eine Grenze begrenzt sein, wo der aktive Bereich 11 in den Randabschlussbereich 25 übergeht, der wiederum durch den Chiprand 12 abgeschlossen ist.
  • Hier werden die Begriffe aktiver Bereich und Randabschlussbereich in einem technischen Kontext verwendet, den der Fachmann typischerweise mit diesen Begriffen assoziiert. Dementsprechend ist der Zweck des aktiven Bereichs in erster Linie, eine Laststromleitung sicherzustellen, wohingegen der Randabschlussbereich 25 konfiguriert ist, um den aktiven Bereich 11 zuverlässig abzuschließen, z. B. in Bezug auf Verläufe des elektrischen Felds während des Leitungszustands und während des Sperrzustands.
  • Die Dünnfilmschicht 25 dieser Ausführungsform wurde durch Mischen eines Photoimids (Polyamidocarbonsäure, die aus Vorläufern von Pyromellitsäuredianhydrid und Oxydianilin erhalten wurde), eines oberflächenmodifizierten Nanotons (Montmorillonitton mit einer Länge von weniger als 20 mm, einer Dicke von etwa 1 nm und einer Dichte von etwa 200-500 kg/m3), der mit Aminopropyltriethoxysilan und gegebenenfalls zusätzlichen Additiven modifiziert ist, und NMP als Lösungsmittel erzeugt. Es wurden drei oberflächenmodifizierte Nanotonzusammensetzungen getestet. Die erste enthält 15-35 Gew.-% Octadeylamin und 0,5-5 Gew.-% Aminopropyltriethoxysilan. Die zweite enthält 25-30 Gew.-% Trimethylstearylammonium. Die dritte enthält 35-45 Gew.-% Dimethyldialkylamin mit Alkylresten mit 14 bis 18 C-Atomen. Die Viskosität des verwendeten Photoimids betrug zwischen etwa 5.000 und 8.000 mPa*s, z. B. 5.500 mPa*s oder 7.500 mPa*s. Die Lasten der Tonkomponente in den getesteten Mischungen betrugen 0,5 Gew.-%, 2 Gew.-% und 5 Gew.-%, während andere Lasten ebenfalls geeignet sein können. Die Lithotransparenz des erhaltenen Verbundstoffs nach dem Härten nimmt im Allgemeinen mit der Gewichtslast von Ton ab, so dass die Gewichtslast auf der Grundlage der gewünschten Eigenschaften bestimmt werden sollte.
  • Die Menge an Lösungsmittel wurde so eingestellt, dass die Viskosität der Mischung für eine Rotationsbeschichtung der Mischung in einer gewünschten Dicke ausreichend ist. In einigen Beispielen wurden 15 Gew.-% Lösungsmittel zum Mischen von 80 Gew.-% Photoimid und 5 Gew.-% Nanoton verwendet. Der resultierende Viskositätsbereich betrug etwa 1.500 - 3.000 mPa*s
  • Die Mischung wurde auf die Oberfläche des Werkstücks in dem Randabschlussbereich und einem Teil des ersten Lastanschlusses in Form einer Suspension des Nanotonmaterials in der Photoimidlösung rotationsbeschichtet. Nach dem Aufbringen durch Rotationsbeschichtung wurde das Photoimid durch UV-Bestrahlung gehärtet, so dass eine Photoimidmatrix mit integriertem Nanoton erhalten wurde, auch Nanoton-Photoimid-Verbundstoff genannt. Es wurden verschiedene Dicken zwischen 3 und 20 µm hergestellt, z. B. 4 µm, 6 µm, 11 µm, 16 µm. Es wurde beobachtet, dass der silanmodifizierte Nanoton eine verbesserte Sedimentation in dem Lösungsmittel NMP aufweist und eine ausreichende Haftung an Silizium und Siliziumnitrid bereitstellt. Der erhaltene Verbundstoff ist lithographisch transparent, so dass er als Passivierungsschicht für Leistungshalbleitervorrichtungen verwendet werden kann, wie hierin beschrieben.
  • In anderen Ausführungsformen wurden Photoimide mit halbflexiblen oder starren Diaminmonomeren verwendet, z. B. aromatische Diamine wie beispielsweise para-Phenylendiamin. Anstelle von Pyromellitsäuredianhydridmonomer werden verschiedene aromatische Tetracarbonsäuren oder Säureanhydride als Vorläufer für die Photoimide verwendet.
  • Die resultierenden Nanoton-Photoimid-Verbunddünnfilmschichten, die in den oben beschriebenen Ausführungsformen erhalten wurden, wurden in einer Bulk- und in einer Vorrichtungskonfiguration als Passivierungsschicht getestet. Die Gleichmäßigkeit des Bulkverbundstoffs könnte zum Beispiel durch Rasterelektronenmikroskop (SEM), Röntgenbeugung (XRD) und thermogravimetrische (TGA) Analyse überwacht werden. Die Kompatibilität des Nanoton-Photoimid-Verbundstoffs mit Front-End-of-Line-Technologie (FEOL) wurde zum Beispiel bei der Herstellung von Dioden nachgewiesen. Ähnliche Testergebnisse der Verbunddünnfilme wurden als imidbasierte Dünnfilmschichten ohne Nanotonkomponente erhalten. Die Kompatibilitäten von Nanoton-Photoimid-Verbundstoffen mit Back-End-of-Line (BEOL) wurden in Modulen mit HV-H3TRB- und HTRB-Tests nachgewiesen. Bei diesen Tests wurden keine Anomalien beobachtet.
  • Der Feuchtigkeitsaufnahmeeffekt wurde in mehreren unabhängigen Tests in einer Bulk- und in einer Vorrichtungskonfiguration wie folgt analysiert:
    1. i) Gravimetrische Analyse von Bulkmaterial: Die Wasserabsorption von Nanoton-Photoimid-Verbundstoff unter gesättigten Bedingungen wurde gemessen und auf Standardphotoimid ohne Ton (Proben mit einem Durchmesser von 2 cm und einer Dicke von 0,5 cm) bezogen.
    2. ii) Zug-Scher-Spannungsmessungen auf Waferebene: Die Haftung des rotationsbeschichteten Dünnfilms aus Nanoton-Photoimid-Verbundstoff an dem darunterliegenden Substrat innerhalb von Scherkraftmessungen wurde mit und ohne Wasseradsorptionsspannung durchgeführt (strukturierte Wafer mit Photoimid bzw. Nanoton-Photoimid-Verbundstoff wurden für 180 Tage in Wasser freigelegt)
    3. iii) WL-HTRB-, HV-H3TRB- und HTRB-Tests.
  • Die gravimetrische Analyse zeigte eine geringere Feuchtigkeitsaufnahme von Nanoton-Photoimid-Verbundstoff im Vergleich zu Photoimid allein (5-mal geringere Feuchtigkeitsaufnahme im Vergleich zu Photoimid allein, getestet in einer Bulk).
  • Die Zug-Scher-Spannungstests zeigten eine hohe Bindungsstärke von Nanoton-Photoimid-Verbundstoff an beide getesteten Substrate: Silizium und Siliziumnitrid. Die Haftung ist vergleichbar mit Photoimid-Resists ohne Nanotongehalt. Darüber hinaus änderten 180 Tage Wasseradsorptionsspannung keine Zug-Scher-Reaktion in den Testproben.
  • Die dielektrische Stabilität des Nanoton-Photoimid-Verbundstoffs wurde in mehreren Tests unter Spannungsbelastung im Bereich von 1700 V bis etwa 2000 V überwacht: FCT, WL-HTRB für 96 Stunden und HTRB-Tests bei 175C KE1070 Gel. FCT zeigt irgendwelche Anomalien für Nanoton-Photoimid-Verbundstoff und gemessene elektrische Parameter liegen innerhalb der Vorrichtungsspezifikation. Yb-Ausbeute ist vergleichbar mit Photoimid allein.
  • Die dielektrische Kompatibilität der Nanoton-Photoimid-Verbundstoffe (0,5 %, 2 % und 5 % Tonlast) wurde innerhalb von WL-HTRB-Tests nachgewiesen. Die Nanoton-Photoimid-Verbundstoffproben sind innerhalb von WL-HTRB-Tests im Vergleich zu Photoimidproben ohne Tongehalt robuster.
  • HTRB-Tests wurden bei rauen Bedingungen mit ionenreaktionsempfindlichem KE1070 Gel bei 175 °C durchgeführt. Testergebnisse sind vergleichbar mit Photoimid allein. Es wurden keine Anomalien beobachtet.
  • Daher zeigten die erhaltenen Halbleitervorrichtungen mit Nanoton-Photoimid-Verbundstoff als Passivierungsschicht über dem Randabschlussbereich und Teilen des ersten Lastanschlusses, wie hierin zuvor beschrieben, die Kompatibilität von Verbundstoffmaterialien in Halbleiterleistungsvorrichtungselektronik und Aufbaumodulen. Die Kompatibilität konnte bei der Vorrichtungsherstellung und der Vorrichtungsleistung nachgewiesen werden. Innerhalb von elektrischen Tests wurden keine Anomalien beobachtet. Die Leistungshalbleitervorrichtungen zeigten eine verbesserte Feuchtigkeitsrobustheit für die Nanoton-Photoimid-Verbundstoffe auf Mikroskale. Darüber hinaus konnte die dielektrische Robustheit, die durch die Dünnfilme aus Nanoton-Photoimid-Verbundstoff auf Mikroskale bereitgestellt wird, insbesondere bei Tests auf Waferebene und Modulkonfigurationen bei rauen Umgebungsbedingungen gezeigt werden. Daher zeigten die Leistungshalbleitervorrichtungen mit einer spezifisch strukturierten Dünnfilmschicht, die ein Bulkmaterial und eine laminare Füllverbindung umfasst, verbesserte externe Stressbeständigkeit und Lebensdauereigenschaften der Leistungshalbleitervorrichtungen.
  • In 3 wurde eine Teilansicht der Leistungshalbleitervorrichtung, wie in 1 gezeigt, veranschaulicht. In dieser Teilansicht wurde die spezifische Struktur des Verbundmaterials in der Dünnfilmschicht 40 ausführlicher gezeigt. Der Dünnfilm 40 ist mindestens teilweise über dem ersten Lastanschluss 22 und dem Randabschlussbereich 25 bereitgestellt. Innerhalb des Dünnfilms ist die laminare Füllverbindung 50 (z. B. ein Nanoton als Schichtsilikat) im Wesentlichen parallel zu der Oberfläche der Halbleitervorrichtung angeordnet. Zwei oder mehr Schichten von Nanotonverbindungen 50 sind so angeordnet, dass der Diffusionsweg von gasförmigen Verbindungen blockiert wird oder die Diffusionszeit verlängert wird, da die Schichten von Nanotonen die gasförmige Verbindung an einem freien Diffusionsweg behindern.
  • 4 veranschaulicht eine Querschnittsansicht einer weiteren Ausführungsform einer Leistungshalbleitervorrichtung 100 mit einem Siliziumnitridfilm 30 zwischen dem Halbleiterteil (d. h. dem ersten Lastanschluss 22 und dem Randabschlussbereich 25) und der Dünnfilmschicht 40. Diese Ausführungsform zeigt, dass zusätzliche Schichten auf dem Halbleiterkörper angeordnet werden können, bevor die Schutzdünnfilmschicht 40 darauf verwendet wird, um die darunterliegenden Strukturen, wie etwa den Randabschlussbereich 25, zu schützen.
  • 5 zeigt eine Ausführungsform eines Verfahrens zur Herstellung eines Verfahrens zur Herstellung einer Halbleitervorrichtung wie zuvor definiert, das mindestens die folgenden Schritte umfasst:
    1. i) Mischen einer Bulkmaterialkomponente und einer laminaren Füllverbindung (Schritt 200).
    2. ii) Bereitstellen eines Dünnfilms durch Rotationsbeschichtung der Mischung auf die Oberfläche von mindestens Teilen des Randabschlussbereichs und/oder über mindestens Teilen des ersten Lastanschlusses (Schritt 300).
    3. iii) Härten des Bulkmaterials in Beimischung mit der laminaren Füllverbindung in Form eines Dünnfilms, wodurch eine Verbunddünnfilmschicht erzeugt wird, die ein Bulkmaterial und eine laminare Füllverbindung umfasst (Schritt 400).
  • Obwohl spezifische Beispiele hier veranschaulicht und beschrieben wurden, wird der Fachmann erkennen, dass eine Vielzahl von alternativen und/oder äquivalenten Implementierungen die gezeigten und beschriebenen spezifischen Beispiele ersetzen kann, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll alle Anpassungen oder Variationen der hier erörterten spezifischen Beispiele abdecken. Daher ist beabsichtigt, dass diese Erfindung nur durch die Ansprüche und deren Äquivalente begrenzt wird.
  • Es ist anzumerken, dass die Verfahren und Vorrichtungen einschließlich ihrer bevorzugten Ausführungsformen, wie in dem vorliegenden Dokument dargelegt, eigenständig oder in Kombination mit den anderen in diesem Dokument offenbarten Verfahren und Vorrichtungen verwendet werden können. Zusätzlich sind die im Kontext einer Vorrichtung dargelegten Merkmale auch auf ein entsprechendes Verfahren anwendbar und umgekehrt. Ferner können alle Aspekte der in dem vorliegenden Dokument dargelegten Verfahren und Vorrichtungen beliebig kombiniert werden. Insbesondere können die Merkmale der Ansprüche in beliebiger Weise miteinander kombiniert werden.
  • Es ist anzumerken, dass die Beschreibung und die Zeichnungen lediglich die Prinzipien der vorgeschlagenen Verfahren und Systeme veranschaulichen. Der Fachmann wird in der Lage sein, verschiedene Anordnungen zu implementieren, die, obwohl sie hier nicht ausdrücklich beschrieben oder gezeigt sind, die Prinzipien der Erfindung verkörpern und in ihrem Sinn und Rahmen enthalten sind. Ferner sollen alle in dem vorliegenden Dokument dargelegten Beispiele und Ausführungsformen in erster Linie ausdrücklich nur zu Erläuterungszwecken dienen, um dem Leser beim Verständnis der Prinzipien der vorgeschlagenen Verfahren und Systeme zu helfen. Ferner sollen alle hiesigen Aussagen, die Prinzipien, Aspekte und Ausführungsformen der Erfindung sowie spezifische Beispiele davon bereitstellen, deren Äquivalente umfassen.

Claims (15)

  1. Leistungshalbleitervorrichtung, umfassend: - einen Halbleiterkörper, der eine erste Oberfläche und eine zweite Oberfläche umfasst; - einen ersten Lastanschluss, der auf der ersten Oberfläche angeordnet ist, und einen zweiten Lastanschluss, der auf der zweiten Oberfläche angeordnet ist; - einen aktiven Bereich, der mindestens eine Halbleiterzelle zum Leiten eines Laststroms zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss umfasst; - einen Randabschlussbereich zwischen dem aktiven Bereich und einem Chiprand, - eine Dünnfilmschicht, die über mindestens Teilen des Randabschlussbereichs und/oder über mindestens Teilen des ersten Lastanschlusses bereitgestellt ist; - wobei die Dünnfilmschicht ein Bulkmaterial und eine laminare Füllverbindung umfasst,
  2. Leistungshalbleitervorrichtung nach Anspruch 1, wobei der erste und der zweite Lastanschluss eine oder mehrere Metallschichten umfassen.
  3. Leistungshalbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Dünnfilmschicht über Teilen der Randabschlussstruktur und des ersten Lastanschlusses als Passivierungsschicht bereitgestellt ist.
  4. Leistungshalbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das Bulkmaterial der Dünnfilmschicht ein UV- und/oder lichthärtbares Harz umfasst.
  5. Leistungshalbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das Bulkmaterial der Dünnfilmschicht ein imidbasiertes, ethylenbasiertes, propylenbasiertes Polymer oder eine Kombination davon umfasst.
  6. Leistungshalbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die laminare Füllverbindung eine hydrophob modifizierte Oberfläche aufweist.
  7. Leistungshalbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Dünnfilmschicht die laminare Füllverbindung in einer laminaren Struktur umfasst, in der die laminare Füllverbindung im Wesentlichen parallel zu einer Oberfläche der Halbleitervorrichtungsoberfläche ausgerichtet ist.
  8. Leistungshalbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die laminare Füllverbindung ein Schichtsilikat umfasst.
  9. Leistungshalbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei der Gehalt der laminaren Füllverbindung in der Dünnfilmschicht mindestens 0,5 Gew.-% und höchstens 5 Gew.-% beträgt.
  10. Leistungshalbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Dünnfilmschicht ein Nanoton-Photoimid-Verbundharz als Passivierungsschicht umfasst.
  11. Verfahren zur Herstellung einer Leistungshalbleitervorrichtung, wobei die Leistungshalbleitervorrichtung mindestens umfasst: - einen Halbleiterkörper, der eine erste Oberfläche und eine zweite Oberfläche umfasst; - einen ersten Lastanschluss, der auf der ersten Oberfläche angeordnet ist, und einen zweiten Lastanschluss, der auf der zweiten Oberfläche angeordnet ist; - einen aktiven Bereich, der mindestens eine Halbleiterzelle zum Leiten eines Laststroms zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss umfasst; - einen Randabschlussbereich zwischen dem aktiven Bereich und einem Chiprand, wobei das Verfahren mindestens das Bereitstellen eines Dünnfilms, der eine Mischung aus einer Bulkmaterialkomponente und einer laminaren Füllverbindung umfasst, auf der Oberfläche von mindestens Teilen des Randabschlussbereichs und/oder über mindestens Teilen des ersten Lastanschlusses und das Härten der Bulkmaterialkomponente umfasst, wodurch eine Dünnfilmschicht erzeugt wird, die ein Bulkmaterial und eine laminare Füllverbindung umfasst.
  12. Verfahren nach Anspruch 11, wobei die Bulkmaterialkomponente ein UV-härtbares Harzmonomer ist und das Härten eine Lichthärtungsreaktion ist.
  13. Verfahren nach einem der Ansprüche 11 oder 12, wobei die Mischung ferner eine Härtungshilfsverbindung umfasst.
  14. Verfahren nach einem der Ansprüche 11 bis 13, wobei das Bulkmaterial und die laminare Füllverbindung konfiguriert sind, um einen imidbasierten Polymerverbunddünnfilm als Passivierungsschicht zu bilden.
  15. Verfahren nach einem der Ansprüche 11 bis 14, wobei das Härten eine Dünnfilmschicht erzeugt, die ein Nanoton-Photoimid-Verbundharz umfasst.
DE102022210410.2A 2022-09-30 2022-09-30 Halbleitervorrichtung und verfahren zu deren herstellung Pending DE102022210410A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102022210410.2A DE102022210410A1 (de) 2022-09-30 2022-09-30 Halbleitervorrichtung und verfahren zu deren herstellung
US18/471,777 US20240113216A1 (en) 2022-09-30 2023-09-21 Semiconductor device and method of producing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022210410.2A DE102022210410A1 (de) 2022-09-30 2022-09-30 Halbleitervorrichtung und verfahren zu deren herstellung

Publications (1)

Publication Number Publication Date
DE102022210410A1 true DE102022210410A1 (de) 2024-04-04

Family

ID=90246448

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022210410.2A Pending DE102022210410A1 (de) 2022-09-30 2022-09-30 Halbleitervorrichtung und verfahren zu deren herstellung

Country Status (2)

Country Link
US (1) US20240113216A1 (de)
DE (1) DE102022210410A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224239A (ja) 1993-01-21 1994-08-12 Toshiba Corp 樹脂封止型半導体装置の製造方法
US20160244540A1 (en) 2013-09-27 2016-08-25 Rimtec Corporation Norbornene cross-linked polymer and method for producing same
US20190071552A1 (en) 2016-03-24 2019-03-07 Siltectra Gmbh Polymer hybrid material for use in a splitting method
JP6547819B2 (ja) 2017-12-14 2019-07-24 日立化成株式会社 電子回路用保護材、電子回路用保護材用封止材、封止方法及び半導体装置の製造方法
EP3951841A1 (de) 2020-08-07 2022-02-09 Hitachi Energy Switzerland AG Leistungshalbleiterbauelemente mit randabschluss und verfahren zur herstellung davon

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224239A (ja) 1993-01-21 1994-08-12 Toshiba Corp 樹脂封止型半導体装置の製造方法
US20160244540A1 (en) 2013-09-27 2016-08-25 Rimtec Corporation Norbornene cross-linked polymer and method for producing same
US20190071552A1 (en) 2016-03-24 2019-03-07 Siltectra Gmbh Polymer hybrid material for use in a splitting method
JP6547819B2 (ja) 2017-12-14 2019-07-24 日立化成株式会社 電子回路用保護材、電子回路用保護材用封止材、封止方法及び半導体装置の製造方法
EP3951841A1 (de) 2020-08-07 2022-02-09 Hitachi Energy Switzerland AG Leistungshalbleiterbauelemente mit randabschluss und verfahren zur herstellung davon

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP H06- 224 239 A (Maschinenübersetzung)

Also Published As

Publication number Publication date
US20240113216A1 (en) 2024-04-04

Similar Documents

Publication Publication Date Title
DE112008002566B4 (de) Wärmeleitfähige Lage und Verfahren zum Herstellen derselben, und Leistungsmodul
DE112010005303B4 (de) Wärmehärtende Kunstharzzusammensetzung, B-Stufen Wärmeleitfähigkeitsschicht und Leistungsmodul
DE112014002796B4 (de) Wärmehärtbare Harzzusammensetzung, Verfahren zur Herstellung einer wärmeleitenden Folie und Leistungsmodul
DE60200455T2 (de) Thermisch aushärtbare Harzverbindung und Halbleitervorrichtung, die dieselbe verwendet
DE3889950T2 (de) Epoxyharzzusammensetzung.
DE69222670T2 (de) Epoxyharzzusammensetzung zur Verkapselung einer Halbleiteranordnung
DE60310222T2 (de) Halbleiterkapselung und verfahren zu ihrer herstellung
DE112016003257T5 (de) Wärmeleitende harzzusammensetzung, wärmeleitende folie und halbleiterbauelement
DE102017104298B4 (de) Kunstharzzusammensetzung, deren Verwendung und Halbleiterbauelement
DE69915161T2 (de) Flammhemmende Epoxidharzmischung zur Halbleitereinkapselung
DE69922577T2 (de) Epoxydharzzusammensetzungen und damit eingekapselte Halbleiteranordnungen
DE68928583T2 (de) Epoxydharzzusammensetzung für die Versiegelung von Halbleitern
WO2006058510A1 (de) Halbleiterbauteil mit einem eine passivierungsschicht aufweisenden halbleiterchip sowie verfahren zur herstellung desselben
DE112014000851T5 (de) Halbleitervorrichtung
DE112011103323T5 (de) Kunststoffzusammensetzung
DE69525501T2 (de) Halbleiterbauelement mit Passivierungsschicht aus einem Benzocycobuten-Polymer und Siliziumpulver
DE102011053362A1 (de) Leistungs-halbleiterchip-verkapselung
DE102013106113A1 (de) Halbleitermodule und Verfahren zu ihrer Herstellung
DE102019101631A1 (de) Korrosionsgeschützte Formmasse
DE102012113012B4 (de) Verfahren zum Herstellen einer elektronischen Vorrichtung
DE102017104305B4 (de) Halbleiterbauelement und Herstellungsverfahren desselben
DE102014117523A1 (de) Elektronische Vorrichtung
DE102013103920A1 (de) Herstellungsverfahren für Halbleiterbauelement und Halbleiterbauelement
DE112014001422B4 (de) Herstellen eines Leistungsmoduls mittels eines Spritzpressverfahrens
DE60107071T2 (de) Polymerische zusammensetzung für die verpackung von einer halbleitervorrichtung und damit hergestellte verpackung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication