DE102017104305B4 - Halbleiterbauelement und Herstellungsverfahren desselben - Google Patents

Halbleiterbauelement und Herstellungsverfahren desselben Download PDF

Info

Publication number
DE102017104305B4
DE102017104305B4 DE102017104305.5A DE102017104305A DE102017104305B4 DE 102017104305 B4 DE102017104305 B4 DE 102017104305B4 DE 102017104305 A DE102017104305 A DE 102017104305A DE 102017104305 B4 DE102017104305 B4 DE 102017104305B4
Authority
DE
Germany
Prior art keywords
phosphonic acid
semiconductor device
resin
semiconductor element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017104305.5A
Other languages
English (en)
Other versions
DE102017104305B9 (de
DE102017104305A1 (de
Inventor
Naoyuki Kanai
Tatsuhiko ASAI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016203590A external-priority patent/JP6880479B2/ja
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE102017104305A1 publication Critical patent/DE102017104305A1/de
Application granted granted Critical
Publication of DE102017104305B4 publication Critical patent/DE102017104305B4/de
Publication of DE102017104305B9 publication Critical patent/DE102017104305B9/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/32—Phosphorus-containing compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/32—Phosphorus-containing compounds
    • C08K2003/329—Phosphorus containing acids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/2912—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/4516—Iron (Fe) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/067—Polyphenylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0705—Sulfur containing polymer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Halbleiterbauelement, welches aufweist:ein laminiertes Substrat (2), auf dem ein Halbleiterelement (1) angebracht ist; undein Versiegelungsmaterial (10), wobeidas Versiegelungsmaterial (10) ein Epoxidgrundharz (8), ein Härtungsmittel und eine Phosphonsäure, die mindestens eine Phosphonylgruppe, -P(=O)(OH)2sowie eine Carboxylgruppe und/oder eine Aminogruppe enthält, wobei die Phosphonsäure gleichmäßig im Versiegelungsmaterial vermischt ist.

Description

  • [Technisches Gebiet]
  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement. Die vorliegende Erfindung bezieht sich insbesondere auf einen hochzuverlässigen Halbleiter, bei dem die Haftung zwischen einem Metallelement und einem Versiegelungsmaterial sowie die Haftung zwischen einem Gehäuse und dem Versiegelungsmaterial verbessert sind.
  • [Technischer Hintergrund]
  • Leistungshalbleiterbauelemente sind weit verbreitet in Bereichen, die eine effiziente elektrische Leistungsumwandlung erfordern. Gebiete im Zusammenhang mit erneuerbaren Energien haben in den letzten Jahren große Aufmerksamkeit erhalten, beispielsweise die Energieerzeugung durch Photovoltaik und Wind; ein fahrzeugtechnisches Gebiet wie Hybridfahrzeuge und Elektrofahrzeuge; und ein bahntechnisches Gebiet wie Züge. Das Leistungshalbleiterbauelement umfasst Schaltelemente und Dioden, die darin integriert sind. Als Elemente wurden herkömmlicherweise Si-Halbleiter (Silizium) verwendet, aber in den letzten Jahren sind auch Halbleiter mit großer Bandlücke (wide bandgap semiconductor) wie SiC-Halbleiter (Siliciumcarbid) aufgekommen. Der SiC-Halbleiter hat Eigenschaften wie eine höhere Durchbruchspannung, eine höhere Wärmebeständigkeit und einen geringeren Verlust als der Si-Halbleiter. Die Verwendung eines SiC-Halbleiters in einem Leistungshalbleiterbauelement ermöglicht es, die Größe des Leistungshalbleiterbauelements und den Verlust in der Vorrichtung zu verringern. Derzeit sind Si-Halbleiter in Leistungshalbleiterbauelementen immer noch weit verbreitet. In diesem Fall wird ein Leistungshalbleiterelement mit einem Versiegelungsmaterial versiegelt, das Epoxidharz, welches eine gute Feuchtigkeitsbeständigkeit, Wärmebeständigkeit sowie mechanische Eigenschaften aufweist, enthält.
  • Jedoch weist das Epoxidharz ein Problem einer unzureichenden Haftung an einem Harzgehäuse und/oder Metallelementen wie einer Elektrode eines Leistungshalbleiterelements, einer leitfähigen Platte, einem Draht und Stiften auf, die in einem Leistungshalbleiterbauelement verwendet werden. Dementsprechend kann das Epoxidharz das Risiko beinhalten, die Zuverlässigkeit des Leistungshalbleiterbauelements aufgrund der unzureichenden Haftung zu reduzieren.
  • Es ist ein Epoxidharz zur Versiegelung eines Halbleiterbauelements bekannt geworden, das als Haftvermittler ein Nitrilotris(methylen)phosphonsäuresalz enthält, welches bei Normaltemperatur fest ist (siehe beispielsweise die japanische Patentanmeldung JP 2015-054 898 A ). Da jedoch bei dieser Methode der organische Füllstoff des Phosphonsäuresalzes mit dem Epoxidharz gemischt wird, hat sie beispielsweise die Nachteile der unzureichenden Haftung, da es unwahrscheinlich ist, dass die Phosphonsäure mit dem Basismaterial und Epoxidharz reagiert, sowie der unzureichenden Langzeitzuverlässigkeit, da die Kationen des Phosphonsäuresalzes mit dem Epoxidharz reagieren.
  • Die japanische Offenlegungsschrift JP 2006- 179 538 A beschreibt ein Leistungshalbleitermodul, welches die Lebensdauer bei thermischer Ermüdung und die Feuchtigkeitsbeständigkeit eines Lötverbindungsteils eines Leistungshalbleitermoduls mit Harzversiegelung verbessert. In dem Halbleiter-Leistungsmodul sind ein Siliziumchip und ein Verbindungsleiter, die über eine Wärmediffusionsplatte mit einem Keramikisolationssubstrat oder einem Harzisolationsmetallsubstrat verlötet sind, mit einem Polyimidharz vorbeschichtet, das hinsichtlich Wärmebeständigkeit und Feuchtigkeitsbeständigkeit überlegen ist. Das vorbeschichtete Harz wird mit Epoxidharz mit einem linearen Ausdehnungskoeffizienten beschichtet und versiegelt, der auf das Lot mit einem niedrigen Elastizitätsmodul eingestellt ist.
  • Die Offenlegungsschrift US 4 617 584 A beschreibt eine Halbleitervorrichtung, die sowohl eine ausgezeichnete Feuchtigkeitsbeständigkeit als auch elektrische Eigenschaften bei hohen Temperaturen aufweist. Die Besonderheit besteht in der zur Verkapselung eingesetzten Epoxidharzzusammensetzung. Diese Zusammensetzung umfasst ein Epoxyharz vom Novolaktyp, ein Phenolharz vom Novolaktyp, eine organische Phosphinverbindung und eine organische Phosphorsäureverbindung. Das Halbleiterbauelement weist unter heißen und feuchten Bedingungen einen merklich geringen Leckstrom auf und hat eine verlängerte Lebensdauer aufgrund einer erschwerten Verschlechterung durch Korrosion der Elektroden und der Aluminiumverdrahtung im Vergleich zu denen des Standes der Technik. Die Offenlegungsschrift US 4 617 584 A beschreibt ein Verfahren zum Herstellen einer Halbleitervorrichtung. Die Halbleitervorrichtung umfasst Formgegenstände zum Versiegeln, die jeweils aus einem Harzmaterial bestehen und einen Spaltabschnitt darin aufweisen, sowie ein Halbleiterelement, das in dem Spaltabschnitt innerhalb des Formgegenstands zum Abdichten positioniert ist, wobei das Halbleiterelement Elektroden aufweist. Die Halbleitervorrichtung umfasst elektrisch leitende Zuleitungen, die jeweils in dem Spaltabschnitt des Formgegenstands zum Abdichten positioniert sind und deren eines Ende zum Abdichten von dem Formgegenstand nach außen vorsteht. Außerdem umfasst die Halbleitervorrichtung Drähte, die jeweils die Elektrode des Halbleiterelements mit der Leitung elektrisch verbinden, und ein Isolationsmaterial, das mindestens die Oberfläche des Halbleiterelements bedeckt.
  • [Zusammenfassung der Erfindung]
  • [Durch die Erfindung zu lösende Aufgabe]
  • Die vorliegende Erfindung wurde in Anbetracht der oben beschriebenen Probleme entwickelt. Eine Aufgabe der vorliegenden Erfindung besteht darin, ein hochzuverlässiges Halbleiterbauelement bereitzustellen, bei dem die Haftung zwischen einem in dem Halbleiterbauelement verwendeten Epoxidharz und einem Metallelement und/oder einem Gehäuseelement erhöht wird.
  • [Mittel zum Lösen der Aufgabe]
  • Zur Lösung der Erfindungsaufgabe wird ein Halbleiterbauelement mit den Merkmalen des Anspruchs 1 bereitgestellt. Die Erfinder haben festgestellt, dass die Kombination einer Phosphonsäure mit einem Epoxidharz zur Herstellung eines Versiegelungsmaterials die Haftung zwischen dem Epoxidharz und einem Metallelement und/oder einem Gehäuseelement erhöht, während das Epoxidharz seine intrinsischen ausgezeichneten Eigenschaften beibehält, und die Erfindung so vollendet. Speziell ist eine Ausführungsform gemäß der vorliegenden Erfindung [1] ein Halbleiterbauelement mit: einem laminierten Substrat, auf dem ein Halbleiterelement angebracht ist; und einem Versiegelungsmaterial, wobei das Versiegelungsmaterial ein Epoxidgrundharz, ein Härtungsmittel und eine Phosphonsäure enthält.
  • [2] Bei dem Halbleiterbauelement gemäß [1] umfasst das Halbleiterbauelement vorzugsweise weiterhin ein Harzgehäuse.
  • [3] Bei dem Halbleiterbauelement gemäß [2] ist das Harzgehäuse vorzugsweise ein oberflächenbehandeltes Harzgehäuse.
  • [4] Bei dem Halbleiterbauelement gemäß [2] oder [3] enthält das Harzgehäuse vorzugsweise ein Polyphenylensulfidharz.
  • [5] Bei dem Halbleiterbauelement gemäß einem beliebigen der Punkte [2] bis [4] wird vorzugsweise eine Schicht der Phosphonsäure auf einer Oberfläche des Harzgehäuses gebildet.
  • Zur Lösung der Erfindungsaufgabe wird außerdem ein Halbleiterbauelement mit den Merkmalen des Anspruchs 5 bereitgestellt. [6] Bei dem Halbleiterbauelement gemäß einem beliebigen der Punkte [1] bis [5] wird vorzugsweise eine Schicht der Phosphonsäure auf einer Oberfläche eines versiegelten Elements gebildet, welches das Halbleiterelement und das laminierte Substrat enthält.
  • [7] Bei dem Halbleiterbauelement gemäß einem beliebigen der Punkte [1] bis [6] wird die Phosphonsäure vorzugsweise im Wesentlichen gleichmäßig in dem Versiegelungsmaterial vermischt.
  • [8] Bei dem Halbleiterbauelement gemäß einem beliebigen der Punkte [1] bis [7] ist die Phosphonsäure vorzugsweise eine Phosphonsäure, die eine Carboxylgruppe enthält.
  • [9] Bei dem Halbleiterbauelement gemäß einem beliebigen der Punkte [1] bis [7] ist die Phosphonsäure vorzugsweise eine Phosphonsäure, die eine Aminogruppe enthält.
  • [10] Bei dem Halbleiterbauelement, bei dem die Phosphonsäure gemäß [8] eine Phosphonsäure ist, die eine Carboxylgruppe enthält, handelt es sich bei dem Epoxidgrundharz vorzugsweise um ein alizyklisches Epoxidharz und/oder ein aliphatisches Epoxidharz.
  • [11] Bei dem Halbleiterbauelement, bei dem die Phosphonsäure gemäß [9] eine Phosphonsäure ist, die eine Aminogruppe enthält, handelt sich bei dem Epoxidgrundharz vorzugsweise um ein aliphatisches Epoxidharz.
  • [12] Bei dem Halbleiterbauelement gemäß einem beliebigen der Punkte [1] bis [11] enthält das Versiegelungsmaterial vorzugsweise weiterhin einen anorganischen Füllstoff und/oder das Härtungsmittel ist vorzugsweise ein Säureanhydrid-Härtungsmittel.
  • [13] Bei dem Halbleiterbauelement gemäß einem beliebigen der Punkte [1] bis [12] umfasst das Halbleiterelement vorzugsweise ein Si-Halbleiterelement, ein SiC-Halbleiterelement oder ein GaN-Halbleiterelement.
  • Zur Lösung der Erfindungsaufgabe wird außerdem ein Herstellungsverfahren für ein Halbleiterbauelement mit den Merkmalen des Anspruchs 13 bereitgestellt, das unter anderem die folgenden Schritte umfasst: [14] Anbringen eines Halbleiterelements auf einem laminierten Substrat; Bilden einer Phosphonsäureschicht auf einer Oberfläche eines Elements, welches das laminierte Substrat und das Halbleiterelement enthält; und Inkontaktbringen einer Epoxidharzzusammensetzung, die ein Epoxidgrundharz und ein Härtungsmittel enthält, mit der Phosphonsäureschicht.
  • Zur Lösung der Erfindungsaufgabe wird außerdem ein Herstellungsverfahren für ein Halbleiterbauelement mit den Merkmalen des Anspruchs 14 bereitgestellt, das unter anderem die folgenden Schritte umfasst: [15] Anbringen eines Halbleiterelements auf einem laminierten Substrat; Montieren eines Gehäuses auf dem laminierten Substrat, auf dem das Halbleiterelement angebracht ist; Bilden einer Phosphonsäureschicht zumindest auf einer Oberfläche des Gehäuses; und Inkontaktbringen einer Epoxidharzzusammensetzung, die ein Epoxidgrundharz und ein Härtungsmittel enthält, mit der Phosphonsäureschicht. Zur Lösung der Erfindungsaufgabe wird außerdem ein Herstellungsverfahren für ein Halbleiterbauelement mit den Merkmalen des Anspruchs 15 bereitgestellt.
  • [16] Bei dem Herstellungsverfahren gemäß [15] umfasst das Herstellungsverfahren vorzugsweise weiterhin den Schritt der Oberflächenbehandlung der Oberfläche des Gehäuses vor dem Schritt des Bildens der Phosphonsäureschicht.
  • Zur Lösung der Erfindungsaufgabe wird außerdem ein Herstellungsverfahren für ein Halbleiterbauelement mit den Merkmalen des Anspruchs 17 bereitgestellt, das unter anderem die folgenden Schritte umfasst: [17] Anbringen eines Halbleiterelements auf einem laminierten Substrat; und Versiegeln eines Elements, welches das laminierte Substrat und das Halbleiterelement enthält, mit einem Versiegelungsmaterial, das ein Epoxidgrundharz, ein Härtungsmittel und eine Phosphonsäure enthält.
  • [18] Bei dem Herstellungsverfahren gemäß [17] umfasst das Herstellungsverfahren vorzugsweise weiterhin den Schritt des Montierens eines Gehäuses auf dem laminierten Substrat, auf dem das Halbleiterelement angebracht ist.
  • Eine Kunstharzzusammensetzung zum Versiegeln einer elektronischen Vorrichtung kann ein Epoxidharz, ein Härtungsmittel und eine Phosphonsäure enthalten.
  • Eine elektronische Vorrichtung kann mit der Kunstharzzusammensetzung gemäß [19] versiegelt sein.
  • Zur Lösung der Erfindungsaufgabe werden außerdem Verwendungen nach Ansprüchen 19 und 20 bereitgestellt.
  • [Vorteilhafte Wirkungen der Erfindung]
  • Bei einem Halbleiterbauelement der vorliegenden Erfindung erhöht die Zugabe einer Phosphonsäure zu einem Versiegelungsmaterial die Haftung zwischen einem Metallelement und/oder einem Gehäuse und dem Epoxidharz. Somit kann die vorliegende Erfindung das hochzuverlässige Halbleiterbauelement bereitstellen.
  • Figurenliste
    • 1 ist ein Konzeptdiagramm, das eine Querschnittsstruktur eines Leistungsmoduls eines ersten Modus eines Halbleiterbauelements gemäß der vorliegenden Erfindung darstellt.
    • 2 ist ein Konzeptdiagramm, das eine Querschnittsstruktur eines Leistungsmoduls eines zweiten Modus des Halbleiterbauelements gemäß der vorliegenden Erfindung darstellt.
    • 3 ist ein Konzeptdiagramm, das eine Querschnittsstruktur eines Leistungsmoduls eines dritten Modus des Halbleiterbauelements gemäß der vorliegenden Erfindung darstellt.
    • 4 ist ein Konzeptdiagramm, das eine Querschnittsstruktur eines Leistungsmoduls eines vierten Modus des Halbleiterbauelements gemäß der vorliegenden Erfindung darstellt.
  • [Beschreibung von Ausführungsformen]
  • Im Folgenden werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die Zeichnung beschrieben. Die vorliegende Erfindung ist jedoch nicht auf die unten beschriebenen Ausführungsformen beschränkt.
  • Erste Ausführungsform: Halbleiterbauelement
  • Eine erste Ausführungsform der vorliegenden Erfindung ist ein Halbleiterbauelement, das umfasst: ein laminiertes Substrat, auf dem ein Halbleiterelement angebracht ist; ein Versiegelungsmaterial; und optional ein Gehäuse. Das Versiegelungsmaterial enthält ein Epoxidharz, ein Härtungsmittel und eine Phosphonsäure. Die Ausführungsform der vorliegenden Erfindung kann wie folgt grob eingeteilt werden: einen ersten Modus, bei dem die Phosphonsäure lokal auf der Oberfläche eines Elements, das das Halbleiterelement und ein laminiertes Substrat enthält, vorhanden ist und eine Phosphonsäureschicht bildet; einen dritten Modus, bei dem die Phosphonsäure lokal auf der Oberfläche des Gehäuses vorhanden ist und eine Phosphonsäureschicht bildet; und einen zweiten und vierten Modus, bei denen die Phosphonsäure im Wesentlichen gleichmäßig im gesamten Versiegelungsmaterial verteilt ist. Im Übrigen enthält die Phosphonsäure in allen Modi reaktive Spezies der Phosphonsäure (verschiedene von der Phosphonsäure abgeleitete Verbindungen), bei denen es sich um Substanzen handelt, die im Versiegelungsmaterial gebildet werden durch chemische Reaktionen der Phosphonsäure und des Gehäuses und/oder des Elements, welches das Halbleiterelement und das laminierte Substrat enthält, und andere Verbindungen, die ein Epoxidgrundharz oder dergleichen enthalten, um das Versiegelungsmaterial zu bilden. Im Folgenden werden die einzelnen Modi der Ausführungsform der vorliegenden Erfindung beschrieben.
  • Erster Modus
  • 1 ist ein konzeptionelles Querschnittsdiagramm eines Leistungsmoduls, das ein Beispiel des Halbleiterbauelements des ersten Modus der vorliegenden Erfindung darstellt. In 1 ist das Halbleiterelement 1 auf dem laminierten Substrat 2 mit einer dazwischen angeordneten Bindeschicht 3 aus Lot oder dergleichen angebracht. Eine Implantat-Leiterplatte 7 mit Implantatstiften 6 ist an der oberen Fläche des Halbleiterelements 1 mit der dazwischen angeordneten Bindeschicht 3 aus Lötmittel oder dergleichen befestigt. Auf den Oberflächen des laminierten Substrats 2, des Halbleiterelements 1, der Implantatstifte 6 und der Leiterplatte 7 ist eine Phosphonsäureschicht 9 ausgebildet. Eine Harzschicht 8 ist vorgesehen, die an die Phosphonsäureschicht 9 angrenzt. Die Phosphonsäureschicht 9 und die Harzschicht 8 bilden gemeinsam ein Versiegelungsmaterial 10. Es ist anzumerken, dass in der Beschreibung die Begriffe „obere Fläche“ und „untere Fläche“ verwendet werden, um zu Erläuterungszwecken relative Richtungen in der Zeichnung anzugeben. Diese Begriffe sollen nicht angeben, welche Seite des Halbleitermoduls im Gebrauch die „obere“ und welche die „untere“ ist. Weiterhin wird in der nachfolgenden Beschreibung ein Element, welches das Halbleiterelement 1 und das laminierte Substrat 2 enthält und das durch ein Versiegelungsmaterial in einem üblichen Versiegelungsmodus isoliert und versiegelt ist, als versiegeltes Element bezeichnet. In der dargestellten Ausführungsform enthält das versiegelte Element das Halbleiterelement 1, das laminierte Substrat 2, die Bindeschicht 3, die Implantatstifte 6 und die Leiterplatte 7.
  • Das Halbleiterelement 1 ist ein Leistungschip wie ein IGBT, ein MOS oder ein Diodenchip. Als Halbleiterelement 1 können verschiedene Si-Bauelemente, SiC-Bauelemente, GaN-Bauelemente und dergleichen verwendet werden. Alternativ können einige dieser Bauelemente in Kombination als das Halbleiterelement 1 verwendet werden. Beispielsweise kann als Halbleiterelement 1 ein Hybridmodul, das ein Si-IGBT und ein SiC-SBD verwendet, benutzt werden. Die Anzahl der darauf angebrachten Halbleiterelemente 1 ist nicht auf die durch die Darstellung des Modus angedeutete Zahl beschränkt. Es können mehrere Halbleiterelemente 1 darauf angebracht werden.
  • Das laminierte Substrat 2 enthält: ein isolierendes Substrat 22; eine zweite leitfähige Platte 21, die auf der einen Oberfläche des isolierenden Substrats 22 ausgebildet ist; und eine erste leitfähige Platte 23, die auf der anderen Oberfläche des isolierenden Substrats 22 ausgebildet ist. Für das isolierende Substrat 22 ist ein Material mit guten elektrisch isolierenden und wärmeleitenden Eigenschaften einsetzbar. Beispiele für das Material des isolierenden Substrats 22 sind Al2O3, AlN und SiN. Insbesondere wenn das isolierende Substrat 22 in einem Halbleiterbauelement mit hoher Durchbruchspannung verwendet wird, ist es wünschenswert, dass die elektrische Isoliereigenschaft und die Wärmeleitfähigkeit miteinander kompatibel sind. Obwohl AlN und SiN als Material verwendet werden können, ist das Material nicht auf diese Beispiele eingeschränkt. Ein Metallwerkstoff mit guter Bearbeitbarkeit wie Cu und Al ist für die zweite leitfähige Platte 21 und die erste leitfähige Platte 23 verwendbar. Zusätzlich kann im Interesse der Korrosionsbeständigkeit ein mit Ni oder dergleichen plattierter Cu- oder Al-Metallwerkstoff für die zweite leitfähige Platte 21 und die erste leitfähige Platte 23 verwendet werden. Beispiele eines Verfahrens zum Anordnen der leitfähigen Platten 21, 23 auf dem isolierenden Substrat 22 sind ein Direct Copper Bonding-Verfahren (direkte Kupferbeschichtung) und ein Active Metal Brazing-Verfahren (aktives Metalllöten).
  • Die Bindeschicht 3 kann aus bleifreiem Lötmittel gebildet sein. Beispiele für verwendbares bleifreies Lötmittel sind ein Lötmittel auf Sn-Ag-Cu-Basis, ein Lötmittel auf Sn-Sb-Basis, ein Lötmittel auf Sn-Sb-Ag-Basis, ein Lötmittel auf Sn-Cu-Basis, ein Lötmittel auf Sn-Sb-Ag-Cu-Basis, ein Lötmittel auf Sn-Cu-Ni-Basis und ein Lötmittel auf Sn-Ag-Basis. Trotzdem ist das für die Bindeschicht 3 verwendbare bleifreie Lötmittel nicht auf diese Beispiele eingeschränkt. Stattdessen kann für die Bindeschicht 3 auch ein bleihaltiges Lötmittel verwendet werden.
  • Ein Polyimid- oder Epoxidfilmsubstrat mit einer darauf gebildeten leitfähigen Schicht aus Cu, Al oder dergleichen ist als Leiterplatte 7 verwendbar. Als Implantatstifte 6 sind Kupferstifte aus Kupfer verwendbar. Im Interesse des Korrosionsschutzes mit Ni oder dergleichen plattiertes Cu oder Al kann für die leitfähige Schicht der Leiterplatte 7 und die Implantatstifte 6 verwendet werden. Die Leiterplatte 7 und die Implantatstifte 6 verbinden einen Teil des Halbleiterelements 1 elektrisch mit einem anderen Teil oder das Halbleiterelement 1 mit dem laminierten Substrat 2. Die Implantatstifte 6 können durch die oben beschriebene Lot-Bindeschicht 3 mit dem laminierten Substrat 2 oder dem Halbleiterelement 1 befestigt sein. Weiterhin können die Implantatstifte 6 als externe Anschlussklemmen verwendet werden, wenn die Implantatstifte 6 aus der Oberseite des laminierten Substrats 2 zur Außenseite des Versiegelungsmaterials 10 gezogen werden, auch wenn dies nicht dargestellt ist.
  • Im ersten Modus wird die Phosphonsäureschicht 9 auf der Oberfläche des versiegelten Elements gebildet, das den Halbleiter 1, das laminierte Substrat 2, die Implantatstifte 6 sowie die Leiterplatte 7 enthält und das zusätzlich andere, nicht gezeigte Anschlüsse und dergleichen umfassen kann. Der Zustand, in dem die Phosphonsäureschicht 9 gebildet wird, bedeutet einen Zustand, in dem die Phosphonsäureschicht 9 an einem Teil oder der gesamten Oberfläche des versiegelten Elements angebracht wird oder vorzugsweise nach der Bildung mit der Oberfläche des versiegelten Elements verbunden wird, indem die Phosphonsäure auf die Oberfläche des versiegelten Elements aufgebracht wird; oder einen Zustand, in dem die Hydroxylgruppe(n) der Phosphonsäure durch eine Dehydratisierungsreaktion während oder nach der Bildung der Phosphonsäureschicht 9 entfernt und die Phosphonsäureschicht 9 mit der Oberfläche des versiegelten Elements verbunden wird. Darüber hinaus schließt die hierin erwähnte Phosphonsäure Phosphonsäuren ein, die als Reaktionsprodukte von Reaktionen vorliegen, die auftreten, wenn die Phosphonsäureschicht 9 die Harzschicht 8 kontaktiert, die später beschrieben wird, und die mit chemischen Verbindungen und dergleichen in der Harzschicht 8 fortschreiten, d. h. dem Epoxidgrundharz und anorganischen Füllstoffen, die optional enthalten sein können. Dennoch gibt es Fälle, in denen die Phosphonsäure unverändert bleibt.
  • Es ist anzumerken, dass eine Lösung, die durch Auflösen der Phosphonsäure in einem Lösungsmittel erhalten wird, auf die Oberfläche des versiegelten Elements aufgebracht werden kann. Da die Phosphonsäure eine niedermolekulare Verbindung ist, ist die Phosphonsäure gegenüber einem Silankupplungsmittel und dergleichen im Hinblick auf die Leichtigkeit der Bildung einer gleichmäßigen Schicht vorteilhaft. Die Existenz der Phosphonsäureschicht 9 in dem Halbleiterbauelement kann beispielsweise durch Analysieren der Grenzfläche zwischen dem versiegelten Element und der Harzschicht, etwa durch Röntgen-Photoelektronenspektroskopie oder Transmissionselektronenmikroskopie nachgewiesen werden.
  • In der vorliegenden Erfindung ist die Phosphonsäure als Organophosphorverbindung definiert, die mindestens eine Phosphonylgruppe, -P(=O)(OH)2, enthält. Es ist anzumerken, dass Phosphonsäuresalze für die vorliegende Erfindung nicht erwünscht sind. Dies liegt daran, dass es unmöglich ist, der Oberfläche des versiegelten Elements Säuren (H+) zuzuführen. Eine Phosphonsäure, die eine Aminogruppe und/oder eine Carboxylgruppe enthält, ist als die Phosphonsäure der vorliegenden Erfindung verwendbar. Beispiele für die Phosphonsäure, die eine Aminogruppe enthält, sind (1-Aminoethyl)phosphonsäure, (Aminomethyl)phosphonsäure, (4-Aminobenzyl)phosphonsäure, (3-Aminophenyl)phosphonsäure, (4-Aminophenyl)phosphonsäure, 4-Amino-1-hydroxybutan-1 und 1-Diphosphonsäure. Beispiele für die Phosphonsäure, die eine Carboxylgruppe enthält, sind (3-Carboxypropyl)phosphonsäure, (2-Carboxyethyl)phosphonsäure, Carboxymethylphosphonsäure, (5-Carboxypenthyl)phosphonsäure, 6-Phosphonohexansäure, 11-Phosphonoundecansäure, 16-Phosphonohexadecan-Säure, Glycin-N, N-bis(methylenphosphonsäure). Ein Beispiel für die Phosphonsäure, die sowohl eine Aminogruppe als auch eine Carboxylgruppe enthält, ist 2-Amino-6-phosphonohexansäure.
  • Die Phosphonsäureschicht 9 kann aus einer Art von Phosphonsäure oder aus zwei oder mehr Arten von Phosphonsäure bestehen. Wenn zwei oder mehr verschiedene Arten von Phosphonsäuren zur Bildung der Phosphonsäureschicht 9 verwendet werden, gibt es Fälle, in denen es wünschenswert ist, dass Carboxylgruppen enthaltende Phosphonsäuren miteinander kombiniert oder aminogruppenhaltige Phosphonsäuren miteinander kombiniert werden, und wünschenswert, dass eine Carboxylgruppen enthaltende Phosphonsäure und eine Aminogruppen enthaltende Phosphonsäure nicht miteinander kombiniert werden. Dies wird später ausführlich beschrieben. Für die Dicke der Phosphonsäureschicht 9 gelten keine besonderen Einschränkungen. Obwohl die Dicke von der Art der verwendeten Phosphonsäuren und der Konzentration der Phosphonsäurelösung, die bei dem später beschriebenen Herstellungsverfahren verwendet wird, abhängt, kann ein monomolekularer Film, der als Phosphonsäureschicht 9 gebildet wird, beispielsweise eine Dicke von einigen Nanometern bis einigen zehn Nanometern und vorzugsweise von etwa 2 Nanometer bis 50 Nanometer aufweisen.
  • Die Harzschicht 8 kann aus einer Epoxidharzzusammensetzung bestehen, die das Epoxidgrundharz und das Härtungsmittel enthält und die ferner anorganische Füllstoffe sowie andere Zusätze, die frei gewählt werden, enthalten kann. Ein aliphatisches Epoxidharz oder ein alizyklisches Epoxidharz kann als das Epoxidgrundharz verwendet werden.
  • In der vorliegenden Erfindung ist das aliphatische Epoxidharz als eine Epoxidverbindung definiert, in der eine Epoxidgruppe direkt an das Kohlenstoffatom (oder die Atome) gebunden ist und das Kohlenstoffatom (oder die Atome) in aliphatischem Kohlenwasserstoff enthalten sind. Dementsprechend wird sogar eine Verbindung mit einer Skelettformel, die einen aromatischen Ring enthält, der Kategorie „aliphatisches Epoxidharz“ zugeordnet, solange die Verbindung die vorgenannte Bedingung erfüllt. Beispiele für ein aliphatisches Epoxidharz sind ein Bisphenol-A-Epoxidharz, ein Bisphenol-F-Epoxidharz, ein Bisphenol-AD-Epoxidharz, ein Biphenylepoxidharz, ein Cresol-Novolac-Epoxidharz und ein polyfunktionelles Epoxidharz mit mindestens drei Funktionen. Jedoch ist das aliphatische Epoxidharz nicht auf diese Beispiele eingeschränkt. Als Beispiele für die aliphatischen Epoxidharze aufgeführte Harze können einzeln oder in Kombination verwendet werden, indem zwei oder mehr Arten davon miteinander vermischt werden.
  • In der vorliegenden Erfindung ist das alizyklische Epoxidharz als eine Epoxidverbindung definiert, in der zwei Kohlenstoffatome, die in einer Epoxidgruppe enthalten sind, eine alizyklische Verbindung bilden. Beispiele für das alizyklische Epoxidharz schließen ein monofunktionelles Epoxidharz, ein bifunktionelles Epoxidharz und ein polyfunktionelles Epoxidharz mit mindestens drei Funktionen ein. Jedoch ist das alizyklische Epoxidharz nicht auf diese Beispiele eingeschränkt. Als Beispiele für die alizyklischen Epoxidharze aufgeführte Harze können auch einzeln oder in Kombination verwendet werden, indem zwei oder mehr Arten von ihnen miteinander vermischt werden.
  • Für das Härtungsmittel gelten keine besonderen Einschränkungen, solange es durch seine Reaktion mit dem Epoxidgrundharz härten kann. Es ist jedoch wünschenswert, dass ein Säureanhydrid-Härtungsmittel als Härtungsmittel verwendet wird. Ein aromatisches Säureanhydrid kann als Beispiel für das Säureanhydrid-Härtungsmittel dienen. Konkrete Beispiele für das aromatische Säureanhydrid sind Phthalsäureanhydrid, Pyromellitsäuredianhydrid und Trimellithsäureanhydrid. Zusätzlich kann als Beispiel für das Säureanhydrid-Härtungsmittel ein zyklisches aliphatisches Säureanhydrid dienen. Konkrete Beispiele für das zyklische aliphatische Säureanhydrid sind Tetrahydrophthalsäureanhydrid, Methyltetrahydrophthalsäureanhydrid, Hexahydrophthalsäureanhydrid, Methylhexahydrophthalsäureanhydrid und Methylnadinsäureanhydrid. Weiterhin kann als Beispiel für das Säureanhydrid-Härtungsmittel ein aliphatisches Säureanhydrid dienen. Als konkrete Beispiele für das aliphatische Säureanhydrid können Bernsteinsäureanhydrid, Polyadipinsäureanhydrid, Poly(sebacinsäureanhydrid) und Polyazelainsäureanhydrid genannt werden. Was die Menge des zu mischenden Härtungsmittels betrifft, so ist es wünschenswert, dass 50 bis 170 Massenteile des Härtungsmittels mit 100 Massenteilen des Epoxidgrundharzes vermischt werden. Es ist wünschenswerter, dass 80 bis 150 Massenteile des Härtungsmittels mit 100 Massenteilen des Epoxidgrundharzes gemischt werden. In einem Fall, in dem weniger als 50 Massenteile des Härtungsmittels mit 100 Massenteilen des Epoxidgrundharzes gemischt werden, besteht die Wahrscheinlichkeit, dass die Glasübergangstemperatur aufgrund einer unzureichenden Vernetzung abnimmt. In einem Fall, in dem mehr als 170 Massenteile des Härtungsmittels mit 100 Massenteilen des Epoxidgrundharzes gemischt werden, besteht die Wahrscheinlichkeit, dass sich die Feuchtigkeitsbeständigkeit und die Wärmebeständigkeitsstabilität verschlechtern, während die hohe Wärmeverformungstemperatur abnimmt.
  • Als optionale Komponente kann ein Härtungsbeschleuniger der Epoxidharzzusammensetzung zugesetzt werden. Als Härtungsbeschleuniger können Imidazole, Derivate von Imidazolen, tertiäre Amine, Borsäureester, Lewis-Säuren, organometallische Verbindungen, organische Säuremetallsalze und dergleichen je nach Bedarf in die Epoxidharzzusammensetzung eingemischt werden. Im Hinblick auf die Menge des zuzugebenden Härtungsbeschleunigers ist es wünschenswert, dass 0,01 bis 50 Massenteile des Härtungsbeschleunigers zu 100 Massenteilen des Epoxidgrundharzes gegeben werden. Es ist wünschenswerter, dass 0,1 bis 20 Massenteile des Härtungsbeschleunigers zu 100 Masseteilen des Epoxidgrundharzes gegeben werden.
  • Darüber hinaus können als Beispiele für die anorganischen Füllstoffe, die als optionale Komponente in der Epoxidharzzusammensetzung enthalten sein können, geschmolzenes Siliciumdioxid, Siliciumdioxid, Aluminiumoxid, Aluminiumhydroxid, Titandioxid, Zirconiumdioxid, Aluminiumnitrid, Talk, Ton, Glimmer und Glasfaser dienen. Jedoch sind die anorganischen Füllstoffe nicht auf diese Beispiele eingeschränkt. Die Verwendung dieser anorganischen Füllstoffe ermöglicht es, die Wärmeleitfähigkeit des gehärteten Materials zu erhöhen und den Wärmeausdehnungskoeffizienten zu verringern. Diese anorganischen Füllstoffe können einzeln oder in Kombination verwendet werden, indem zwei oder mehr Arten von ihnen miteinander vermischt werden. Weiterhin können diese anorganischen Füllstoffe Mikrofüllstoffe oder Nanofüllstoffe sein. Zwei oder mehr Arten von anorganischen Füllstoffen, unterschiedlicher Art sind und/oder unterschiedliche Teilchengrößen aufweisen, können in die Epoxidharzzusammensetzung gemischt werden. Insbesondere ist es wünschenswert, dass anorganische Füllstoffe mit einem mittleren Teilchendurchmesser von etwa 0,2 bis 20 µm verwendet werden. Im Hinblick auf die Menge der zuzusetzenden anorganischen Füllstoffe ist es wünschenswert, dass 100 bis 600 Massenteile der anorganischen Füllstoffe zu 100 Massenteilen einer Kombination aus Epoxidgrundharz und Härtungsmittel gegeben werden. Es ist wünschenswerter, dass 200 bis 400 Massenteile der anorganischen Füllstoffe zu 100 Massenteilen der Kombination davon gegeben werden. In dem Fall, dass weniger als 100 Massenteile der anorganischen Füllstoffe zu 100 Massenteilen der Kombination davon gegeben werden, besteht die Wahrscheinlichkeit, dass der Wärmeausdehnungskoeffizient des Versiegelungsmaterials in einem solchen Ausmaß ansteigt, dass sich das Versiegelungsmaterial ablöst und rissig wird. Andererseits besteht in dem Fall, dass mehr als 600 Massenteile der anorganischen Füllstoffe zu 100 Masseteilen der Kombination davon gegeben werden, die Wahrscheinlichkeit, dass die Viskosität der Epoxidharzzusammensetzung zunimmt, sodass sich die Extrusionsformbarkeit verschlechtert.
  • Darüber hinaus können optionale Additive in der Epoxidharzzusammensetzung enthalten sein, solange das Additiv die Eigenschaften der Epoxidharzzusammensetzung nicht beeinträchtigt. Beispiele für die Additive sind: Flammschutzmittel, Pigmente zum Färben der Harze, Weichmacher und Siliconelastomere zur Verbesserung der Rissbeständigkeit. Jedoch sind die Additive nicht auf diese Beispiele eingeschränkt. Je nach Bedarf kann der Fachmann diese optionalen Komponenten und die Mengen ihrer Zusätze gemäß den für das Halbleiterbauelement und/oder das Versiegelungsmaterial erforderlichen Spezifikationen bestimmen.
  • Es ist für diesen Modus wünschenswert, dass ein bevorzugtes Epoxidgrundharz nach der Art einer funktionellen Seitenkettengruppe der Phosphonsäure ausgewählt wird, um eine starke Bindung zwischen der Phosphonsäure und dem Epoxidgrundharz durch eine optimale Kombination zwischen der funktionellen Seitenkettengruppe der Phosphonsäure und der Epoxidgruppe zur Verbesserung der Reaktivität herzustellen.
  • Insbesondere sind in dem Fall, dass die Phosphonsäureschicht 9, die die Carboxylgruppe enthält, auf dem versiegelten Element gebildet wird, sowohl das alizyklische Epoxidharz als auch das aliphatische Epoxidharz als Epoxidgrundharz für die Harzschicht 8 geeignet. Alternativ kann das Epoxidgrundharz ein Gemisch aus dem alizyklischen Epoxidharz und dem aliphatischen Epoxidharz sein. Es ist wünschenswerter, dass das alizyklische Epoxidharz als das Epoxidgrundharz verwendet wird.
  • In dem Fall, dass die Phosphonsäureschicht 9, die die Aminogruppe enthält, auf dem versiegelten Element gebildet wird, ist es wünschenswert, dass das aliphatische Epoxidharz als Epoxidgrundharz für die Harzschicht 8 verwendet wird. Dies liegt daran, dass die Reaktivität des alizyklischen Epoxidharzes mit der funktionellen Aminogruppe im Allgemeinen niedriger ist als die Reaktivität des aliphatischen Epoxidharzes mit der funktionellen Aminogruppe. Trotzdem kann, solange das aliphatische Epoxidharz die Hauptkomponente des Epoxidgrundharzes in der Mischung ist, das alizyklische Epoxidharz zugegeben werden.
  • In dem Fall, dass die Phosphonsäureschicht 9, die sowohl die Carboxylgruppe als auch die Aminogruppe enthält, auf dem versiegelten Element gebildet wird, ist es wünschenswert, dass das Epoxidgrundharz zur Bildung der Harzschicht 8 das aliphatische Epoxidharz oder ein Gemisch aus dem aliphatischen Epoxidharz und dem alizyklischen Epoxidharz ist.
  • Es ist anzumerken, dass es unabhängig von der Art der Phosphonsäure, mit der die Phosphonsäureschicht 9 gebildet wird, Fälle gibt, in denen es keine Rolle spielt, dass ein Epoxidgrundharz, das von den oben besprochenen bevorzugten Epoxidgrundharzen verschieden ist, und eine geringe Menge anderer wärmehärtender Grundharze zugesetzt werden.
  • Die Harzschicht kann durch Laminieren von zwei oder mehr Schichten von Kunstharzzusammensetzungen gebildet werden, die sich in ihrer Zusammensetzung voneinander unterscheiden, auch wenn dies in der Zeichnung nicht dargestellt ist. In diesem Fall wird eine erste Harzschicht aus einer Epoxidharzzusammensetzung, die das oben genannte spezielle Epoxidgrundharz enthält, zumindest an einer Stelle gebildet, die mit der Phosphonsäureschicht in Kontakt steht. Es ist wünschenswert, dass die erste Harzschicht eine Dicke von mindestens 10 µm aufweist. Darüber hinaus kann eine zweite Harzschicht, die in Kontakt mit der ersten Harzschicht ist, aber nicht in Kontakt mit der Phosphonsäureschicht, eine frei gewählte Zusammensetzung aufweisen. Es ist besonders wünschenswert, dass die zweite Harzschicht eine hohe Glasübergangstemperatur (Tg) aufweist und gegenüber hohen Temperaturen beständig ist. Beispielsweise ist es wünschenswert, dass die zweite Harzschicht aus einer Kunstharzzusammensetzung hergestellt ist, die mindestens das alizyklische Epoxidharz als das wärmehärtende Grundharz und optional auch das Bisphenol-A-Epoxidharz enthält. Weiterhin ist es wünschenswert, dass die Kunstharzzusammensetzung das Säureanhydrid-Härtungsmittel als das Härtungsmittel und ferner die anorganischen Füllstoffe enthält. Darüber hinaus ist es wünschenswert, dass die Glasübergangstemperatur (Tg) der zweiten Harzschicht mit der oben besprochenen Zusammensetzung die Sperrschichttemperatur (Tj) des Halbleiterelements um 10 °C oder mehr übersteigt, und es ist wünschenswerter, dass die Glasübergangstemperatur (Tg) gleich oder höher als 200 °C ist.
  • Ein Herstellungsverfahren des Halbleiterbauelements der Ausführungsform umfasst folgende Schritte: Anbringen des Halbleiterelements 1 auf dem laminierten Substrat 2; Bilden der Phosphonsäureschicht 9 auf dem Element, welches das laminierte Substrat 2 und das Halbleiterelement 1 enthält; und Inkontaktbringen der Kunstharzzusammensetzung, die das Epoxidgrundharz und das Härtungsmittel enthält, mit der Phosphonsäureschicht 9. Der Schritt des Anbringens des Halbleiterelements 1 auf dem laminierten Substrat 2 kann durch Verbinden des Halbleiterelements 1, der Implantatstifte 6, der Leiterplatte 7, der notwendigen Anschlussklemmen und dergleichen mit dem laminierten Substrat 2 mit Hilfe des Lötmittels 1 nach der üblichen Methode erfolgen.
  • Der Schritt des Bildens der Phosphonsäureschicht 9 auf dem so verbundenen versiegelten Element kann durchgeführt werden, indem eine Phosphonsäurelösung unter Verwendung eines frei gewählten Verfahrens auf die Oberfläche des versiegelten Elements aufgebracht wird. Im Folgenden wird ein Beispiel eines speziellen Verfahrens zur Bildung der Phosphonsäureschicht 9 beschrieben. Zunächst wird die Phosphonsäure in einem organischen Lösungsmittel gelöst, um die Phosphonsäurelösung herzustellen. Beispiele für das organische Lösungsmittel umfassen Toluol, 2-Propanol und Tetrahydrofuran (THF). Jedoch ist das organische Lösungsmittel nicht auf diese Beispiele eingeschränkt. Die Herstellung der Phosphonsäurelösung kann durch Verwendung einer Art von Phosphonsäure oder durch Verwendung von zwei oder mehr Arten von Phosphonsäuren erfolgen. Für die Konzentration der Phosphonsäurelösung gelten keine besonderen Einschränkungen. Jedoch kann ihre Konzentration in einem Bereich von 1 bis 10 mM eingestellt werden. Das versiegelte Element wird mit dieser Lösung in Kontakt gebracht. Typischerweise wird das versiegelte Element in die Lösung getaucht. Danach wird das eingetauchte versiegelte Element aus der Lösung entnommen, gefolgt von einer Reinigung mit dem organischen Lösungsmittel. Danach wird das resultierende versiegelte Element beispielsweise bei einer Temperatur von etwa 100 bis 150 °C für etwa 0,5 bis 24 Stunden getrocknet. Dadurch kann eine Verbindung der Phosphonsäureschicht 9 mit der Oberfläche des versiegelten Elements und vorzugsweise eine kovalente Bindung an der Oberfläche des versiegelten Elements erreicht werden. Der Schritt des Bildens der Phosphonsäureschicht 9 kann auch durch Sprühen der Phosphonsäurelösung auf die Oberfläche des versiegelten Elements oder durch Auftragen der Phosphonsäurelösung auf die Oberfläche des versiegelten Elements mittels einer Bürste oder eines Spenders anstatt durch das oben beispielhaft beschriebene Verfahren durchgeführt werden. Das Sprühverfahren und das Auftragsverfahren sind auch in dem Schritt des Bildens der Phosphonsäureschicht 9 enthalten. Auch wenn auch das Sprühverfahren oder das Auftragsverfahren angewendet wird, kann die Reinigung mit dem Lösungsmittel und das Trocknen auf die gleiche Weise durchgeführt werden, wie wenn das oben beispielhaft gezeigte Verfahren eingesetzt wird.
  • Der Schritt des Inkontaktbringens der Epoxidharzzusammensetzung, die das Epoxidgrundharz und das Härtungsmittel enthält, mit der gebildeten Phosphonsäureschicht 9 wird wie folgt durchgeführt. Zunächst können das Epoxidgrundharz, das Härtungsmittel und gegebenenfalls zugegebene Komponenten je nach Bedarf miteinander vermischt werden, um die Epoxidharzzusammensetzung herzustellen. Es ist wünschenswert, dass die Epoxidharzzusammensetzung unter Vakuum entgast wird. Danach wird die Epoxidharzzusammensetzung durch Vergießen oder Spritzpressen mit der Phosphonsäureschicht 9 in Kontakt gebracht. Danach kann die Epoxidharzzusammensetzung bei einer Aushärtungstemperatur thermisch gehärtet werden. Die thermische Härtung kann beispielsweise in einem zweistufigen Härtungsverfahren durchgeführt werden, bei dem die Epoxidharzzusammensetzung für eine Zeitspanne von etwa 30 Minuten bis einer Stunde auf einer Temperatur im Bereich von 80 bis 150 °C erhitzt wird und danach für eine Zeitspanne von etwa 1 bis 10 Stunden bei einer Temperatur im Bereich von 100 bis 200 °C. Jedoch gelten für den Temperaturbereich der thermischen Härtung keine besonderen Einschränkungen. In dem Fall, dass zwei oder mehr verschiedene Arten von Kunstharzzusammensetzungen verwendet werden, um eine Versiegelungsstruktur zu bilden, die aus zwei oder mehr Schichten besteht, können die Schichten so gebildet werden, dass eine Schicht nach oder vor der Härtung einer anderen Schicht gebildet wird.
  • Es ist anzumerken, dass das Halbleiterbauelement dieses Modus nicht auf die in der Zeichnung dargestellte Struktur beschränkt ist. Beispielsweise kann das Halbleiterbauelement dieses Modus ein Gehäuse umfassen, das als ein äußerer Rahmen dient, der verwendet wird, wenn das Versiegelungsmaterial in das Halbleiterbauelement eingefüllt wird; oder es kann eine Wärmestrahlungsstruktur auf der leitfähigen Platte 23 in dem laminierten Substrat 2 mit einem dazwischen liegenden Bindematerial aufweisen. Weiterhin kann das Halbleiterbauelement keine Leiterplatte im Inneren aufweisen, wobei Implantatstifte als externe Anschlussklemmen dienen, die mit einer Leiterplatte außerhalb des Halbleiterbauelements verbunden werden.
  • Alternativ kann das Halbleiterbauelement eine Struktur aufweisen, bei der Metalldrähte oder ein Leiterrahmen das Halbleiterelement mit der leitfähigen Platte, externen Anschlüssen und Anschlussklemmen einschließlich Relaisanschlüssen verbinden. Insbesondere kann die Struktur derart sein, dass das Halbleiterelement auf dem laminierten Substrat angebracht ist und Drähte oder ein Leiterrahmen aus Al, Cu und dergleichen das Halbleiterelement elektrisch mit den Anschlussklemmen verbinden, die mit dem laminierten Substrat verbunden sind. Ein Wärmespreizer kann mit der leitfähigen Platte verbunden sein, die die dem Halbleiterelement gegenüberliegende Seite des laminierten Substrats darstellt. Ein Gehäuse mit den eingebauten externen Anschlüssen kann mit der Oberseite des Wärmespreizers verbunden sein. Auch bei einem solchen Halbleiterbauelement kann die Phosphonsäureschicht zusätzlich zu dem Halbleiterelement und dem laminierten Substrat auch auf den Metalldrähten und dem Leiterrahmen in der gleichen Weise wie oben besprochen gebildet werden. Danach kann die Epoxidharzzusammensetzung, die das oben besprochene spezielle Epoxidgrundharz enthält, mit der Phosphonsäureschicht in Kontakt gebracht werden; und somit können das Halbleiterelement und das laminierte Substrat mit der Epoxidharzzusammensetzung und der Phosphonsäureschicht versiegelt werden. Dadurch kann die Haftung zwischen dem Metall und dem Epoxidharz erhöht werden.
  • In dem Halbleiterbauelement dieses Modus bilden die Phosphonsäureschicht, die mit dem versiegelten Element in Kontakt ist, und die Harzschicht, die mit der Phosphonsäureschicht in Kontakt ist, das Versiegelungsmaterial. Obwohl keine Einschränkung durch die Theorie beabsichtigt wird, kann eine starke kovalente Bindung durch die Reaktion von Phosphonylgruppen der Phosphonsäure mit OH-Gruppen und O--Gruppen, die auf der Metalloberfläche des versiegelten Elements vorhanden sind, und/oder mit OH-Gruppen und O--Gruppen, die auf der keramischen Oberfläche des Metalloxids vorhanden sind, und dergleichen, sowie durch die Reaktion von Seitenketten-Carboxylgruppen und/oder Aminogruppen der Phosphonsäure mit dem Epoxidharz hergestellt werden. Aus diesem Grund kann dieser Modus die Haftung zwischen dem Metall und dem Epoxidharz erhöhen.
  • Herkömmlicherweise wurde ein Verfahren zur Erhöhung der Haftung zwischen Harz und Metall mit Hilfe eines Silankupplungsmittels diskutiert. Jedoch kann mit dem Silankupplungsmittel nur schwer eine Erhöhung der Haftung erreicht werden, da es leicht in einer Weise aktiviert wird, die schnell zu einer Hydrolisierung durch Feuchtigkeit führt. Im Gegensatz dazu ermöglicht die vorliegende Erfindung die Erhöhung der Haftung durch Verwendung der Phosphonsäure, die stabiler ist als das Silankupplungsmittel. Da außerdem die Dichte eines aus der Phosphonsäure hergestellten Films höher ist als die Dichte eines aus dem Silankupplungsmittel hergestellten Films, ist die Anzahl der Reaktionspunkte, an denen der aus dem Phosphonsäurefilm hergestellte Film mit dem Epoxidharz reagiert, größer als die Anzahl der Punkte, an denen der aus dem Silankupplungsmittel hergestellte Film mit dem Epoxidharz reagiert. Dementsprechend kann die vorliegende Erfindung die Haftung erhöhen. Als Grund für die höhere Dichte des aus der Phosphonsäure hergestellten Films kann angesehen werden, dass die Phosphonsäure OH durch Zuführung von H+ zum Substrat regenerieren kann, um so kontinuierlich mit dem Substrat zu reagieren, wohingegen das Silankupplungsmittel nur mit dem OH, das auf einer Oberfläche vorhanden ist, mit welcher der aus dem Silankupplungsmittel hergestellte Film verbunden ist, reagieren kann. Unterdessen kann die Verbesserung der Haftung durch die in Patentdokument 1 offenbarte Methode, bei der ein Nitrilotris(methylen)phosphonsäuresalz, das bei Normaltemperatur ein Feststoff ist, verwendet wird, nicht erwartet werden. Dies liegt daran, dass der organische Füllstoff des Phosphonsäuresalzes ein Feststoff ist, keine reaktive funktionelle Seitenkettengruppe aufweist und in das Epoxidharz eingemischt wird, was zu Schwierigkeiten bei der Herstellung der Reaktivität der Phosphonsäure, z. B. der kovalenten Bindung zwischen dem Grundmaterial und der Phosphonsäure sowie der kovalenten Bindung zwischen der Phosphonsäure und dem Epoxidharz, führt. Darüber hinaus ist ein weiterer Nachteil der im Patentdokument 1 offenbarten Technik eine unzureichende Langzeitzuverlässigkeit, die aus der Reaktion von Kationen der Phosphonsäure mit dem Epoxidharz resultiert.
  • Zweiter Modus
  • 2 ist ein konzeptionelles Querschnittsdiagramm eines Leistungsmoduls, das ein Beispiel des Halbleiterbauelements des zweiten Modus der vorliegenden Erfindung darstellt. In 2 können die Konfigurationen und Materialien des laminierten Substrats 2, des Halbleiterelements 1, der Implantatstifte 6 und der Leiterplatte 7 dieselben sein wie beim in 1 dargestellten Modus. Obwohl in dem in 2 dargestellten Leistungsmodul keine Phosphonsäureschicht vorhanden ist, enthält das Versiegelungsmaterial 10 das wärmehärtende Grundharz, das Härtungsmittel und die Phosphonsäure. Es ist wünschenswert, dass die Phosphonsäure im Versiegelungsmaterial 10 im Wesentlichen gleichmäßig vermischt ist.
  • In diesem Modus können Arten der Phosphonsäure und bevorzugte Kombinationen der Phosphonsäure und des Epoxidgrundharzes verwendet werden, die mit den im Zusammenhang mit dem ersten Modus besprochenen übereinstimmen. Aus diesem Grund werden deren Beschreibungen weggelassen. Weiterhin können das Härtungsmittel, das ein Bestandteil des Versiegelungsmaterials 10 ist, sowie der anorganische Füllstoff und andere optionale Komponenten, die in dem Versiegelungsmaterial 10 enthalten sein können, mit den im Zusammenhang mit dem ersten Modus beschriebenen übereinstimmen. Auch im zweiten Modus kann die Phosphonsäure zusammengesetzte Spezies enthalten, in denen die Hydroxylgruppe(n) durch eine Dehydratisierungsreaktion oder dergleichen entfernt wurden, um an die gesamte oder einen Teil der Oberfläche des versiegelten Elements oder die gesamte oder einen Teil der Oberfläche des anorganischen Füllstoffs gebunden zu werden. Darüber hinaus kann die Phosphonsäure zusammengesetzte Spezies enthalten, die unverändert geblieben sind, nachdem sie in das Versiegelungsmaterial gemischt wurden.
  • Es ist wünschenswert, dass das Versiegelungsmaterial 10 des zweiten Modus 0,01 bis 1 Massenteile der Phosphonsäure auf 100 Massenteile des Epoxidgrundharzes enthält. Es ist wünschenswerter, dass das Versiegelungsmaterial 10 des zweiten Modus 0,05 bis 0,2 Massenteile der Phosphonsäure auf 100 Massenteile des Epoxidgrundharzes enthält. Wenn der Anteil der Phosphonsäure relativ zum Epoxidgrundharz im Versiegelungsmaterial 10 geringer als der oben angegebene Bereich ist, besteht die Wahrscheinlichkeit, dass die Haftwirkung unzureichend ist. Wenn der Anteil größer als der obige Bereich ist, besteht die Wahrscheinlichkeit, dass eine niedrigere Glasübergangstemperatur des Versiegelungsmaterials resultiert.
  • Das Versiegelungsmaterial kann durch Laminieren von zwei oder mehr Schichten von Kunstharzzusammensetzungen gebildet werden, die sich in ihrer Zusammensetzung voneinander unterscheiden, auch wenn dies nicht dargestellt ist. In diesem Fall ist eine erste Versiegelungsmaterialschicht zumindest an einer Stelle angeordnet, die mit dem versiegelten Element in Kontakt ist, und enthält die Phosphonsäure. In diesem Fall ist es wünschenswert, dass die erste Versiegelungsmaterialschicht mindestens 10 µm dick ist. Eine an einer anderen Stelle angeordnete zweite Versiegelungsmaterialschicht kann eine frei gewählte Zusammensetzung aufweisen. Das zweite Versiegelungsmaterial muss die Phosphonsäure nicht enthalten. Es ist jedoch besonders wünschenswert, dass das zweite Versiegelungsmaterial eine hohe Glasübergangstemperatur (Tg) aufweist und gegenüber hohen Temperaturen beständig ist. Beispielsweise kann die Zusammensetzung des zweiten Versiegelungsmaterials die gleiche sein wie diejenige der zweiten Harzschicht, die im Zusammenhang mit dem ersten Modus beschrieben wurde.
  • Ein Herstellungsverfahren für das Halbleiterbauelement des zweiten Modus umfasst folgende Schritte: Anbringen des Halbleiterelements auf dem laminierten Substrat; und Versiegeln des versiegelten Elements, welches das laminierte Substrat und das Halbleiterelement enthalten kann, wobei das Versiegelungsmaterial das Epoxidgrundharz, das Härtungsmittel und die Phosphonsäure enthält. Der Schritt des Anbringens des Halbleiterelements auf dem laminierten Substrat kann wie im ersten Modus durchgeführt werden. Der Versiegelungsschritt kann in der gleichen Weise wie bei einem üblichen Halbleiter-Versiegelungsverfahren durchgeführt werden, mit dem Unterschied, dass die Phosphonsäure in das Versiegelungsmaterial gemischt wird.
  • Das Halbleiterbauelement und sein Herstellungsverfahren gemäß dem zweiten Modus haben die gleichen Vorteile wie beim ersten Modus. Das heißt, obwohl keine Einschränkung durch die Theorie beabsichtigt wird, dass eine starke kovalente Bindung hergestellt wird: durch die Reaktion der Phosphonylgruppen der Phosphonsäure, die in das Versiegelungsmaterial gemischt ist, mit OH-Gruppen und O--Gruppen, die auf der Metalloberfläche des versiegelten Elements vorhanden und in Kontakt mit der Phosphonsäure sind, und/oder mit OH-Gruppen und O--Gruppen und dergleichen, die auf der keramischen Oberfläche des Metalloxids vorhanden und in Kontakt mit der Phosphonsäure sind; sowie durch die Reaktion von Seitenketten-Carboxylgruppen und/oder Aminogruppen der Phosphonsäure mit dem Epoxidharz. Aus diesem Grund kann dieser Modus die Haftung zwischen dem Metall und dem Epoxidharz erhöhen. In dem Fall, dass das Versiegelungsmaterial anorganische Füllstoffe enthält, bewirkt die im Epoxidharz im Wesentlichen gleichmäßig vorhandene Phosphonsäure gleichzeitig eine Erhöhung der Haftung zwischen den anorganischen Füllstoffen und dem Epoxidharz. Zusätzlich dazu kann ein Schritt des Bildens der Phosphonsäureschicht entfallen, da das versiegelte Element mit dem Versiegelungsmaterial versiegelt wird, nachdem die Phosphonsäure in das Epoxidharz gemischt worden ist.
  • Weiterhin kann als Modifikation des Modus das Halbleiterbauelement ein solches sein, das sowohl die Eigenschaften des ersten als auch die Eigenschaften des zweiten Modus aufweist. Insbesondere kann die Phosphonsäureschicht auf der Oberfläche des versiegelten Elements gebildet werden; die Harzschicht enthält auch die Phosphonsäure, die im Wesentlichen gleichmäßig in die Harzschicht gemischt ist; und die Phosphonsäureschicht und die Harzschicht bilden das Versiegelungsmaterial im modifizierten Modus.
  • Dritter Modus
  • 3 ist ein konzeptionelles Querschnittsdiagramm eines Leistungsmoduls, das ein Beispiel des Halbleiterbauelements des dritten Modus der vorliegenden Erfindung darstellt. In 3 ist das Halbleiterelement 1 auf dem laminierten Substrat 2 mit der dazwischen angeordneten Bindeschicht 3 aus Lot oder dergleichen angebracht. Das laminierte Substrat 2 ist auf einer Basis 5 mit einer dazwischen angeordneten Bindeschicht 4 aus Lot oder dergleichen angebracht. Ein Gehäuse 11 ist mit einem externen Anschluss 12 versehen und auf der Basis 5 mit Hilfe eines Klebstoffs oder dergleichen angebracht. Die obere Fläche des Halbleiterelements 1 ist über einen Draht 13 mit dem externen Anschluss 12 verbunden, der an der oberen Fläche eines anderen Halbleiterelements und der Oberseite des laminierten Substrats 2 befestigt sowie an dem Gehäuse 11 angebracht ist. Die Phosphonsäureschicht 9 ist auf den oberen Flächen des laminierten Substrats 2, des Halbleiterelements 1 und des Gehäuses 11 ausgebildet. Die Harzschicht 8 ist in Kontakt mit der Phosphonsäureschicht 9 ausgebildet. Die Phosphonsäureschicht 9 und die Harzschicht 8 bilden das Versiegelungsmaterial 10.
  • Es ist anzumerken, dass in der Beschreibung die „obere Fläche“ und „untere Fläche“ Begriffe sind, die verwendet werden, um zu Erläuterungszwecken die relative obere und untere Richtung in der Zeichnung anzugeben. Diese Begriffe sollen nicht angeben, welche Seite des Halbleitermoduls im Gebrauch die „obere“ und welche die „untere“ ist. Weiterhin wird in der vorliegenden Anmeldung ein Element, welches das Halbleiterelement 1, das laminierte Substrat 2 sowie das Gehäuse 11 enthält und das durch das Versiegelungsmaterial in einem üblichen Versiegelungsmodus isoliert und versiegelt ist, als versiegeltes Element bezeichnet. In der dargestellten Ausführungsform umfasst das versiegelte Element das Halbleiterelement 1, das laminierte Substrat 2, die Bindeschichten 3, 4, die Basis 5, den Draht 13 und das Gehäuse 11.
  • Die Konfigurationen des Halbleiterelements 1, des laminierten Substrats 2 und der Bindeschichten 3, 4 können die gleichen wie beim ersten Modus sein. Aus diesem Grund werden deren Beschreibungen weggelassen. Für die Basis 5 gelten keine besonderen Einschränkungen, solange die Basis 5 solcherart ist, wie sie im Allgemeinen in Halbleiterbauelementen verwendet wird. Es ist jedoch beispielsweise wünschenswert, dass eine Cu-Platte, eine Al-SiC-Platte oder dergleichen als Basis 5 verwendet wird, da die Materialien dieser Platten eine hohe Wärmeleitfähigkeit aufweisen und mit geringerer Wahrscheinlichkeit durch einen Hochtemperaturprozess wie Löten verformt werden. Weiterhin kann die Basis 5 eine Wärmestrahlungsstruktur aufweisen wie beispielsweise Kühlrippen. In diesem Fall kann ein Material wie Al für die Basis 5 verwendet werden.
  • Für den Draht 13 gelten keine besonderen Einschränkungen, solange der Draht 13 solcherart ist, wie er im Allgemeinen in Halbleiterbauelementen verwendet wird. Zum Beispiel können ein Al-Draht, ein Al-plattierter Stahldraht, ein Cu-Draht oder dergleichen als Draht 13 verwendet werden. Weiterhin gilt für den Durchmesser des Drahts 13 keine besondere Einschränkung. Beispielsweise ist es wünschenswert, dass ein Draht mit einem Durchmesser von 300 µm bis 500 µm für eine Anwendung mit hohen Strömen verwendet wird. Alternativ kann der im Zusammenhang mit dem ersten Modus besprochene Leiterrahmen anstelle des Drahtes 13 verwendet werden, oder anstelle des Drahtes 13 werden eine Leiterplatte und leitende Stifte elektrisch verbunden, um einen Stromkreis zu bilden. Somit ist dieser Modus nicht auf die Konfiguration des in 3 dargestellten versiegelten Elements eingeschränkt und auf eine frei gewählte Konfiguration eines Halbleiterelements mit einem Gehäuse anwendbar. Der externe Anschluss 12 ist ein Element, das in der Lage ist, den elektrischen Schaltkreis innerhalb des Halbleiterbauelements und eine Vorrichtung außerhalb des Halbleiterbauelements elektrisch zu verbinden. Ein Cu-Element, ein Ni-plattiertes Cu-Element, ein Cu-plattiertes Element oder dergleichen können als externer Anschluss 12 verwendet werden. Der externe Anschluss 12 ist nicht auf diese Beispiele eingeschränkt.
  • Das Gehäuse 11 ist ein Element, das als Außenrahmen dient, wenn das Versiegelungsmaterial eingebracht wird. Das Gehäuse 11 kann ein Harzgehäuse sein, das aus einem Harz mit einer guten Wärmebeständigkeit und chemischen Beständigkeit besteht. Beispiele für das in dem Harzgehäuse enthaltene Harz sind ein Polyphenylensulfidharz (PPS-Harz), ein Polyvinylenterephthalatharz (PBT) und ein Polyacetalharz (POM). Das in dem Harzgehäuse enthaltene Harz ist jedoch nicht auf diese Beispiele eingeschränkt.
  • Vorzugsweise kann ein Gehäuse, das ein PPS-Harz enthält, oder ein Gehäuse, das aus einem PPS hergestellt ist, als das Gehäuse 11 verwendet werden. Es ist wünschenswert, dass das Gehäuse 11 oberflächenbehandelt wird. In diesem Fall ist es wünschenswert, dass die Oberflächenbehandlung auf zumindest eine Oberfläche des Gehäuses 11 in Kontakt mit der Phosphonsäureschicht 9, die in dem Versiegelungsmaterial enthalten ist, angewendet wird. Der Zweck der Oberflächenbehandlung besteht darin, die Wirkung der Phosphonsäure weiter zu erhöhen, um die Haftung zu verbessern. Das Oberflächenbehandlungsverfahren kann eine hydrophile Behandlung sein, z. B. eine UV-Ozonbehandlung, eine Atmosphärendruck-Plasmabehandlung oder eine Plasmabehandlung mit reduziertem Druck.
  • Die UV-Ozonbehandlung kann eine UV- (Ultraviolett-) Behandlung oder eine Ozonbehandlung sein. Indem das Harzgehäuse mit UV-Strahlen bestrahlt wird, kann die Oberfläche des Harzgehäuses hydrophil gemacht werden, da die UV-Strahlen die Bindungen der Moleküle spalten, die das Harz bilden, und dadurch die Oberfläche des Harzgehäuses in eine aktive Oberfläche umwandeln. Wenn das Harzgehäuse unterdessen in einer atmosphärischen Umgebung oder dergleichen, die Sauerstoff enthält, mit UV-Strahlen bestrahlt wird, wird Ozon erzeugt, und die oxidierende Wirkung des Ozons macht die Harzoberfläche hydrophil. Alternativ kann Ozon allein induziert werden, um für die Oberflächenbehandlung des Harzes verwendet zu werden. Insbesondere umfasst die Oberflächenbehandlung vorzugsweise eine Behandlung mit Ozon. Insbesondere kann eine Niederdruck-Quecksilberlampe mit Primärwellenlängen von 254 nm und 185 nm verwendet werden. Jedoch ist die Oberflächenbehandlung nicht auf dieses Beispiel eingeschränkt. Die Oberflächenbehandlung macht es möglich, die Harzoberfläche, insbesondere die Oberfläche des PPS-Harzes, hydrophil zu machen. Funktionelle Gruppen wie COOH, OH und/oder SO3H liegen auf der oberflächenbehandelten Oberfläche des Harzes vor, insbesondere auf der behandelten Oberfläche des PPS-Harzes. Dementsprechend wird die Phosphonsäure leicht an das Harz gebunden.
  • Im dritten Modus wird die Phosphonsäureschicht 9 auf der Oberfläche des Gehäuses 11 gebildet, und die Phosphonsäureschicht 9 und die Harzschicht 8 bilden zusammen das Versiegelungsmaterial 10 wie im ersten Modus. Weiterhin kann die Phosphonsäureschicht 9 selektiv auf der Oberfläche des versiegelten Elements, welches das Halbleiterelement 1, das laminierte Substrat 2, die Basis 5, den Draht 13, andere Elemente (nicht dargestellt) und dergleichen umfasst, gebildet werden. 3 zeigt einen Modus, bei dem die Phosphonsäureschicht 9 auf der Gesamtheit der versiegelten Elemente gebildet wird. Jedoch ist der dritte Modus nicht auf diesen Modus eingeschränkt. Im dritten Modus wird die Phosphonsäureschicht 9 zumindest auf der Oberfläche des Gehäuses 11 gebildet. Ein „Zustand, in dem die Phosphonsäureschicht gebildet wird“, und ein Verfahren zum Nachweis des Zustands sind die gleichen wie im Zusammenhang mit dem ersten Modus beschrieben.
  • Auch in diesem Modus können die Art der Phosphonsäure, die in der Phosphonsäureschicht 9 enthalten sein kann, und eine bevorzugte Kombination des Epoxidgrundharzes und der Phosphonsäure, die in der Epoxidharzzusammensetzung, die die Harzschicht 8 bildet, enthalten sein können, der Beschreibung für den ersten Modus entsprechen. Aus diesem Grund werden deren Beschreibungen weggelassen. Zusätzlich kann das Härtungsmittel, das in der die Harzschicht 8 bildenden Epoxidharzzusammensetzung enthalten ist, sowie der anorganische Füllstoff und andere Komponenten, die optional enthalten sein können, in geeigneter Weise aus den gleichen Optionen ausgewählt werden, die im Zusammenhang mit dem ersten Modus besprochen wurden. Auch im dritten Modus kann die Phosphonsäure zusammengesetzte Spezies enthalten, in denen die Hydroxylgruppe(n) durch eine Dehydratisierungsreaktion oder dergleichen entfernt wurden, um an die gesamte oder einen Teil der Oberfläche des versiegelten Elements oder die gesamte oder einen Teil der Oberfläche des anorganischen Füllstoffs gebunden zu werden. Darüber hinaus kann die Phosphonsäure zusammengesetzte Spezies enthalten, die unverändert geblieben sind, nachdem sie in das Versiegelungsmaterial gemischt wurden.
  • Darüber hinaus kann die Harzschicht 8 durch Laminieren von zwei oder mehr Schichten von Kunstharzzusammensetzungen gebildet werden, die sich in ihrer Zusammensetzung voneinander unterscheiden, auch wenn dies nicht dargestellt ist. In diesem Fall können die bevorzugten Zusammensetzungen, Dicken und Platzierungspositionen der ersten und zweiten Harzschicht dieselben sein wie diejenigen, die im Zusammenhang mit dem ersten Modus besprochen wurden.
  • Ein Herstellungsverfahren für das Halbleiterbauelement dieses Modus umfasst folgende Schritte: Anbringen des Halbleiterelements 1 auf dem laminierten Substrat 2; Montieren des Gehäuses 11 auf dem laminierten Substrat 2, auf dem das Halbleiterelement 1 angebracht ist; Bilden der Phosphonsäureschicht 9 zumindest auf der Oberfläche des Gehäuses 11; und Inkontaktbringen der Epoxidharzzusammensetzung, die das Epoxidgrundharz und das Härtungsmittel enthält, mit der Phosphonsäureschicht 9. Der Schritt des Anbringens des Halbleiterelements 1 auf dem laminierten Substrat 2 kann durch Verbinden des Halbleiterelements 1 mit dem laminierten Substrat 2 mit Hilfe des Lötmittels 3 nach der üblichen Methode erfolgen. Genauer kann der Schritt des Montierens des Gehäuses 11 auf dem laminierten Substrat 2, auf dem das Halbleiterelement 1 angebracht ist, durch ein Verfahren zum Verbinden des laminierten Substrats 2 mit der Basis 5 mit Hilfe der Bindeschicht 4 aus einem Lötmittel oder dergleichen und Verbinden des Gehäuses 11 mit der Basis 5, an der das laminierte Substrat 2 mit einem Klebstoff befestigt ist, durchgeführt werden. Jedoch ist der Schritt der Montierens des Gehäuses 11 nicht auf dieses spezielle Verfahren eingeschränkt. Optional kann zumindest ein Schritt der Oberflächenbehandlung des Gehäuses 11 vor oder nach dem Schritt der Gehäusemontage durchgeführt werden. Die Oberflächenbehandlung kann eine Hydrophilisierungsbehandlung sein, z. B. die UV-Ozonbehandlung, die Atmosphärendruck-Plasmabehandlung oder die Plasmabehandlung mit reduziertem Druck, die oben erwähnt wurden. Die Oberflächenbehandlung kann auf eine Oberfläche des Gehäuses 11 angewandt werden, auf der die Phosphonsäureschicht 9 ausgebildet ist. In dem Fall, dass die Oberflächenbehandlung nach dem Schritt der Gehäusemontage durchgeführt wird, kann die Oberflächenbehandlung nicht nur auf das Gehäuse 11 angewandt werden, sondern auch zumindest auf eine Oberfläche, die mit dem Versiegelungsmaterial in Kontakt steht und Teil des versiegelten Elements ist, welches das laminierte Substrat 2, das Halbleiterelement 1 und das Gehäuse 11 umfasst.
  • Der Schritt des Bildens der Phosphonsäureschicht 9 auf zumindest der Oberfläche des Gehäuses 11 kann durch Anbringen der Phosphonsäurelösung an der Oberfläche des Gehäuses 11 durch ein frei gewähltes Verfahren durchgeführt werden. Als konkretes Beispiel des Verfahrens zur Bildung der Phosphonsäureschicht 9 kann das gleiche dienen, das im Zusammenhang mit dem ersten Modus beschrieben wurde. In diesem Schritt kann die Phosphonsäureschicht 9 wahlweise auf der Oberfläche des versiegelten Elements gebildet werden, die nicht zum Gehäuse 11 gehört.
  • Der Schritt des Inkontaktbringens der gebildeten Phosphonsäureschicht 9 mit der Epoxidharzzusammensetzung, die das Epoxidgrundharz und das Härtungsmittel enthält, kann entsprechend der Beschreibung im Zusammenhang mit dem ersten Modus durchgeführt werden. Auch im dritten Modus können in dem Fall, dass zwei oder mehr verschiedene Arten von Kunstharzzusammensetzungen verwendet werden, um eine Versiegelungsstruktur aus zwei oder mehr Schichten zu bilden, die Schichten nach oder vor der Härtung der jeweils anderen Schicht gebildet werden.
  • In dem Halbleiterbauelement dieses Modus besteht das Versiegelungsmaterial aus mindestens der Phosphonsäureschicht in Kontakt mit dem Gehäuse und der Harzschicht in Kontakt mit der Phosphonsäureschicht. Obwohl keine Einschränkung durch die Theorie beabsichtigt wird, wird eine starke kovalente Bindung durch die Reaktion der Phosphonylgruppen der Phosphonsäure mit OH-Gruppen und O--Gruppen, die auf der Harzoberfläche des Gehäuses des versiegelten Elements vorhanden sind, sowie durch die Reaktion von Seitenketten-Carboxylgruppen und/oder Aminogruppen der Phosphonsäure mit dem Epoxidharz hergestellt. Dementsprechend kann dieser Modus die Haftung zwischen dem Gehäuseharz und dem Epoxidharz verbessern. Weiterhin kann in dem Fall, dass die Phosphonsäureschicht 9 optional auch auf der Oberfläche des versiegelten Elements, die nicht zum Gehäuse gehört, gebildet wird, eine starke kovalente Bindung durch die Reaktion der Phosphonylgruppen der Phosphonsäure nicht nur mit OH-Gruppen und O--Gruppen, die auf der Harzoberfläche des Gehäuses vorhanden sind, sondern auch mit OH-Gruppen und O--Gruppen, die auf der Metalloberfläche des Rests des versiegelten Elements und/oder auf der keramischen Oberfläche des Metalloxids vorhanden sind, sowie durch die Reaktion von Seitenketten-Carboxylgruppen und/oder Aminogruppen der Phosphonsäure mit dem Epoxidharz hergestellt werden. Dadurch kann die Haftung zwischen dem Metall und dem Epoxidharz erhöht werden. Herkömmlicherweise wurde das Verfahren zur Verbesserung der Haftung zwischen dem Harzgehäuse und dem Versiegelungsharz mit Hilfe des Silankupplungsmittels untersucht, da die Grenzfläche zwischen dem Harzgehäuse und dem Versiegelungsharz eher eine Ablösung durch thermische Belastung erleidet. Der Nachteil der Verwendung des Silankupplungsmittels wurde jedoch im Zusammenhang mit dem ersten Modus diskutiert. Dieser Modus kann insbesondere die Haftung zwischen dem Harzgehäuse und dem Versiegelungsharz verbessern sowie dementsprechend die Herstellung eines hochzuverlässigen Halbleiterbauelements ermöglichen.
  • Vierter Modus
  • 4 ist ein konzeptionelles Querschnittsdiagramm eines Leistungsmoduls, das ein Beispiel eines Halbleiterbauelements des vierten Modus der vorliegenden Erfindung darstellt. Auch in 4 können die Konfigurationen und Materialien des laminierten Substrats 2, des Halbleiterelements 1 und des oberflächenbehandelten Gehäuses 11 dieselben sein wie beim in 3 dargestellten Modus. Obwohl in dem in 4 dargestellten Leistungsmodul keine Phosphonsäureschicht vorhanden ist, enthält das Versiegelungsmaterial 10 das wärmehärtende Grundharz, das Härtungsmittel und die Phosphonsäure. Es ist wünschenswert, dass die Phosphonsäure im Versiegelungsmaterial 10 im Wesentlichen gleichmäßig vermischt ist.
  • Im vierten Modus können die Zusammensetzung und Platzierung des Versiegelungsmaterials 10 dieselben sein wie diejenigen des Versiegelungsmaterials 10 des zweiten Modus. Insbesondere können die Art der Phosphonsäure, der Anteil der Phosphonsäure am Versiegelungsmaterial 10 sowie die bevorzugte Kombination der Phosphonsäure und des Epoxidgrundharzes dieselben sein wie diejenigen, die im Zusammenhang mit dem ersten bis dritten Modus besprochen wurden. Aus diesem Grund werden deren Beschreibungen weggelassen. Weiterhin können das Härtungsmittel, das ein Bestandteil des Versiegelungsmaterials 10 ist, sowie der anorganische Füllstoff und andere Komponenten, die optional enthalten sein können, die gleichen sein wie die für die erste bis dritte Ausführungsform beschriebenen. Im Übrigen kann die Phosphonsäure auch in der vierten Ausführungsform zusammengesetzte Spezies enthalten, in denen die Hydroxylgruppe(n) durch eine Dehydratisierungsreaktion oder dergleichen entfernt wurden, um an die gesamte oder einen Teil der Oberfläche des versiegelten Elements oder die gesamte oder einen Teil der Oberfläche des optionalen anorganischen Füllstoffs gebunden zu werden. Darüber hinaus kann die Phosphonsäure zusammengesetzte Spezies enthalten, die unverändert geblieben sind, nachdem sie in das Versiegelungsmaterial gemischt wurden.
  • Darüber hinaus kann das Versiegelungsmaterial durch Laminieren von zwei oder mehr Schichten von Kunstharzzusammensetzungen gebildet werden, die sich in ihrer Zusammensetzung voneinander unterscheiden, obwohl dies nicht dargestellt ist. In diesem Fall können die bevorzugten Zusammensetzungen, Dicken und Platzierungspositionen der ersten und zweiten Versiegelungsmaterialschicht dieselben sein wie diejenigen, die im Zusammenhang mit dem zweiten Modus besprochen wurden.
  • Ein Herstellungsverfahren für das Halbleiterbauelement des vierten Modus umfasst folgende Schritte: Anbringen des Halbleiterelements 1 auf dem laminierten Substrat 2; Montieren des Gehäuses 11 auf dem laminierten Substrat 2, auf dem das Halbleiterelement 1 angebracht ist; und Versiegeln des versiegelten Elements, welches das laminierte Substrat 2, das Halbleiterelement 1 und das Gehäuse 11 umfasst, mit dem Versiegelungsmaterial 10, welches das Epoxidgrundharz, das Härtungsmittel und die Phosphonsäure enthält. Der Schritt des Anbringens des Halbleiterelements 1 auf dem laminierten Substrat 2 und der Schritt des Montierens des Gehäuses 11 auf dem laminierten Substrat 2, auf dem das Halbleiterelement 1 angebracht ist, können auf die gleiche Weise durchgeführt werden wie im dritten Modus. Weiterhin kann der Versiegelungsschritt in der gleichen Weise durchgeführt werden wie im zweiten Modus. Genauer ausgedrückt kann der Versiegelungsschritt in der gleichen Weise durchgeführt werden wie das übliche Halbleiter-Versiegelungsverfahren, mit der Ausnahme, dass Phosphonsäure mit dem Versiegelungsmaterial vermischt wird.
  • Das Halbleiterbauelement und sein Herstellungsverfahren des vierten Modus haben die gleichen Vorteile wie im dritten Modus. Obwohl keine Einschränkung durch die Theorie beabsichtigt wird, wird konkret auch in diesem Modus eine starke kovalente Bindung durch die Reaktion der Phosphonylgruppen der Phosphonsäure, die in das Versiegelungsmaterial gemischt ist, mit OH-Gruppen und O--Gruppen, die auf der Gehäuseharzoberfläche und der Metalloberfläche des versiegelten Elements vorhanden und in Kontakt mit der Phosphonsäure sind, und/oder mit OH-Gruppen und O--Gruppen und dergleichen, die auf der keramischen Oberfläche des Metalloxids vorhanden sind, sowie durch die Reaktion von Seitenketten-Carboxylgruppen und/oder Aminogruppen der Phosphonsäure mit dem Epoxidharz hergestellt. Dementsprechend kann dieser Modus die Haftung zwischen dem Metall und dem Epoxidharz verbessern. Weiterhin hat in dem Fall, dass das Versiegelungsmaterial den anorganischen Füllstoff enthält, die im Epoxidharz im Wesentlichen gleichmäßig vorhandene Phosphonsäure gleichzeitig die Wirkung der Erhöhung der Haftung zwischen dem anorganischen Füllstoff und dem Epoxidharz.
  • Zusätzlich dazu kann ein Schritt des Bildens der Phosphonsäureschicht entfallen, da das versiegelte Element mit dem Versiegelungsmaterial versiegelt wird, nachdem die Phosphonsäure in das Epoxidharz gemischt worden ist.
  • Weiterhin kann als Modifikation des Modus das Halbleiterbauelement sowohl die Eigenschaften des dritten als auch die Eigenschaften des vierten Modus aufweisen. Konkret wird die Phosphonsäureschicht auf der Oberfläche des versiegelten Elements einschließlich des Gehäuses gebildet; die Harzschicht enthält auch die Phosphonsäure, die im Wesentlichen gleichmäßig in die Harzschicht gemischt ist; und die Phosphonsäureschicht und die Harzschicht bilden das Versiegelungsmaterial im modifizierten Modus.
  • Zweite Ausführungsform: Kunstharzzusammensetzung
  • Eine zweite Ausführungsform der vorliegenden Erfindung ist eine versiegelnde Kunstharzzusammensetzung. Die versiegelnde Kunstharzzusammensetzung enthält ein Epoxidgrundharz, ein Härtungsmittel und eine Phosphonsäure. Optional enthält die versiegelnde Kunstharzzusammensetzung ferner einen anorganischen Füllstoff, einen Härtungsbeschleuniger und Additive wie z. B. ein Flammschutzmittel und ein Färbemittel. Die versiegelnde Kunstharzzusammensetzung dieser Ausführungsform kann die gleichen Eigenschaften wie die versiegelnden Kunstharzzusammensetzungen des zweiten bis vierten Modus der ersten Ausführungsform aufweisen. Aus diesem Grund werden die Beschreibungen der versiegelnden Kunstharzzusammensetzung dieser Ausführungsform weggelassen.
  • Die versiegelnde Kunstharzzusammensetzung dieser Ausführungsform wird vorzugsweise als Versiegelungsmaterial für die Isolationsversiegelung in elektronischen Vorrichtungen verwendet. Solche elektronischen Vorrichtungen werden weiter unten beschrieben.
  • Dritte Ausführungsform: Elektronische Vorrichtungen
  • Eine dritte Ausführungsform der vorliegenden Erfindung betrifft eine elektronische Vorrichtung, die mit der Kunstharzzusammensetzung der zweiten Ausführungsform versiegelt ist. Typischerweise kann die elektronische Vorrichtung das Halbleiterbauelement der ersten Ausführungsform sein.
  • Weitere Beispiele für die elektronische Vorrichtung sind elektrische und elektrisch betriebene Geräte wie Automobile, Fahrzeuge, Flugzeuge, Schiffe, Verkaufsautomaten, Klimaanlagen und Stromerzeuger. Konkrete Beispiele für die elektronische Vorrichtung sind ein Halbleitermodul, ein Formtransformator und eine gasisolierte Schaltanlage. Die elektronische Vorrichtung ist jedoch nicht auf diese konkreten Beispiele eingeschränkt.
  • Da die elektronische Vorrichtung der Ausführungsform ein Versiegelungsmaterial mit ausgezeichneter Haftung an Metallen verwendet, ist die elektronische Vorrichtung der Ausführungsform sehr zuverlässig, selbst wenn sie im Freien in einer schwer zu kontrollierenden Umgebung verwendet wird.
  • Beispiele
  • Die vorliegende Erfindung wird nachfolgend detaillierter unter Bezugnahme auf Beispiele der vorliegenden Erfindung beschrieben. Jedoch ist die vorliegende Erfindung nicht auf den Umfang der folgenden Beispiele eingeschränkt.
  • Beispiel 1-1
  • Für eine Wärmezyklusbewertung wurde ein Leistungshalbleiterbauelement für 3,3 kV hergestellt. Als laminiertes Substrat wurden eine DENKA-SIN-Platte (hergestellt von Denki Kagaku Kogyo Co., Ltd., deren Rahmenlänge 1,0 mm betrug) mit einer leitfähigen Platte mit einer Dicke von 0,3 mm und ein isolierendes Substrat mit einer Dicke von 0,625 mm verwendet. Ein versiegeltes Element wurde durch Verbindung von Lötmittel und einem Leistungshalbleiterelement, Lötmittel und Kupferstiften sowie einer Leiterplatte mit dem laminierten Substrat durch Löten in einem N2-Reflow-Ofen hergestellt. Anschließend wurde eine Aminomethylphosphonsäure (Tokyo Chemical Industry Co., Ltd.) in 2-Propanol gelöst, um eine Phosphonsäurelösung von 5 mM herzustellen. Das versiegelte Element einschließlich des laminierten Substrats sowie das Halbleiterelement, das Lötmittel, die Kupferstifte und Leiterplatte, die darauf angebracht waren, wurden 12 Stunden lang in die Phosphonsäurelösung eingetaucht. Danach wurde das versiegelte Element mit 2-Propanol gewaschen und bei 100 °C für 1 Stunde getrocknet. Das versiegelte Element, das der Phosphonsäurebehandlung unterzogen wurde, wurde in eine Form gegeben.
  • Ein Versiegelungsmaterial wurde durch Zusammenmischen eines aliphatischen Epoxidgrundharzes - jER 630 (hergestellt von Mitsubishi Chemical Corporation) -, eines Härtungsmittels - jER cure 113 (hergestellt von Mitsubishi Chemical Corporation) und eines anorganischen Füllstoffs - EXCELICA - mit einer mittleren Teilchengröße von einigen µm bis einigen zehn µm (Tokuyama Corporation) in einem Massenverhältnis von 10:5:3, gefolgt von einer Vakuumentgasung, hergestellt. Das Versiegelungsmaterial wurde in die Form eingespritzt. Die primäre Härtung wurde bei 100 °C für 1 Stunde durchgeführt, und anschließend wurde eine sekundäre Härtung bei 150 °C für 3 Stunden durchgeführt. Auf diese Weise wurde das Leistungshalbleiterbauelement hergestellt.
  • Beispiel 1-2
  • Ein Schritt des Anbringens von einem Halbleiterelement, einem Lötmittel, Kupferstiften und einer Leiterplatte auf einem laminierten Substrat wurde auf die gleiche Weise wie in Beispiel 1-1 durchgeführt, wobei dieselben Elemente wie in Beispiel 1-1 verwendet wurden. Ein durch den Schritt erhaltenes versiegeltes Element wurde in eine Form gegeben.
  • Ein Versiegelungsmaterial wurde durch Zusammenmischen des aliphatischen Epoxidgrundharzes jER 630 (hergestellt von Mitsubishi Chemical Corporation), des Härtungsmittels jER cure 113 (hergestellt von Mitsubishi Chemical Corporation), des anorganischen Füllstoffs EXCELICA mit einer mittleren Teilchengröße von einigen µm bis einigen zehn µm (Tokuyama Corporation) und einer Aminomethylphosphonsäure (Tokyo Chemical Industry Co., Ltd.) in einem Massenverhältnis von 10:5:3:0,01, gefolgt von einer Vakuumentgasung, hergestellt. Das Versiegelungsmaterial wurde in die Form eingespritzt. Die primäre Härtung wurde bei 100 °C für 1 Stunde durchgeführt, und anschließend wurde eine sekundäre Härtung bei 150 °C für 3 Stunden durchgeführt. Auf diese Weise wurde ein Leistungshalbleiterbauelement hergestellt.
  • Beispiel 1-3
  • Ein Leistungshalbleiterbauelement wurde auf die gleiche Weise wie das Leistungshalbleiterbauelement von Beispiel 1-1 hergestellt, mit der Ausnahme, dass (3-Carboxypropyl)phosphonsäure (Tokyo Chemical Industry Co., Ltd.) als die Phosphonsäure verwendet wurde.
  • Beispiel 1-4
  • Ein Leistungshalbleiterbauelement wurde auf die gleiche Weise wie das Leistungshalbleiterbauelement von Beispiel 1-2 hergestellt, mit der Ausnahme, dass (3-Carboxypropyl)phosphonsäure (Tokyo Chemical Industry Co., Ltd.) als die Phosphonsäure verwendet wurde.
  • Beispiel 1-5
  • Ein Leistungshalbleiterbauelement wurde auf die gleiche Weise wie das Leistungshalbleiterbauelement von Beispiel 1-1 hergestellt, mit den folgenden Unterschieden: (3-Carboxypropyl)phosphonsäure (Tokyo Chemical Industry Co., Ltd.) wurde als die Phosphonsäure verwendet; ein alizyklisches Epoxidharz - CELLOXIDE 2021P (Daicel Corporation) - wurde als das Epoxidgrundharz verwendet; und RIKACID MH-700 (New Japan Chemical Co., Ltd.) wurde als das Härtungsmittel verwendet.
  • Beispiel 1-6
  • Ein Leistungshalbleiterbauelement wurde auf die gleiche Weise wie das Leistungshalbleiterbauelement von Beispiel 1-2 hergestellt, mit den folgenden Unterschieden: (3-Carboxypropyl)phosphonsäure (Tokyo Chemical Industry Co., Ltd.) wurde als die Phosphonsäure verwendet; das alizyklische Epoxidharz CELLOXIDE 2021P (Daicel Corporation) wurde als das Epoxidgrundharz verwendet; und RIKACID MH-700 (New Japan Chemical Co., Ltd.) wurde als das Härtungsmittel verwendet.
  • Vergleichsbeispiel 1-1
  • Ein Leistungshalbleiterbauelement des Vergleichsbeispiels 1-1 wurde auf die gleiche Weise wie das Leistungshalbleiterbauelement von Beispiel 1-1 hergestellt, mit der Ausnahme, dass keine Phosphonsäure verwendet wurde.
  • Vergleichsbeispiel 1-2
  • Ein Leistungshalbleiterbauelement des Vergleichsbeispiels 1-2 wurde auf die gleiche Weise wie das Leistungshalbleiterbauelement von Beispiel 1-5 hergestellt, mit der Ausnahme, dass keine Phosphonsäure verwendet wurde.
  • Bewertung
  • Ein Wärmezyklustest wurde an den Leistungshalbleiterbauelementen der Beispiele 1-1 bis 1-6 und der Vergleichsbeispiele 1-1, 1-2 durchgeführt. Der Wärmezyklustest wurde unter Bedingungen durchgeführt, bei denen die Temperatur bei -40 °C bis 150 °C und die maximale Anzahl von Zyklen bei 1000 lag. Eine Teilentladungsbewertung erfolgte nach jeweils 100 Zyklen. Für die Teilentladungsbewertung wurde jedes Leistungshalbleiterbauelement wie folgt bewertet: 3,5 kV Wechselspannung wurden für 1 Minute und 2,6 kV für 30 Sekunden an das Leistungshalbleiterbauelement angelegt; und danach wurde in dem Fall, dass die Ladungsmenge, die von der Leistungshalbleiteranordnung abfloss, 10 pC oder weniger betrug, entschieden, dass keine Teilentladung des Leistungshalbleiterbauelements beobachtet wurde. Für die verschiedenen Leistungshalbleiterbauelemente ist das Ergebnis des Wärmezyklustests in Tabelle 1 dargestellt. In der Tabelle bedeutet „Gut“ als Ergebnis des Wärmezyklustests, dass auch nach 1.000 Zyklen keine Teilentladung beobachtet wurde, während „Schlecht“ als Ergebnis des Wärmezyklustests bedeutet, dass vor Erreichen von 1000 Zyklen eine Teilentladung beobachtet wurde. [Tabelle 1]
    Beispiel 1-1 Beispiel 1-2 Beispiel 1-3 Beispiel 1-4 Beispiel 1-5 Beispiel 1-6 Vergleichsbeispiel 1-1 Vergleichsbeispiel 1-2
    Epoxidharz aliphatisches Epoxidharz aliphatisches Epoxidharz aliphatisches Epoxidharz aliphatisches Epoxidharz alizyklisches Epoxidharz alizyklisches Epoxidharz aliphatisches Epoxidharz alizyklisches Epoxidharz
    Phosphonsäure Aminomethylphosphonsäure Aminomethylphosphonsäure 3-Carboxypropylphosphonsäure 3-Carboxypropylphosphonsäure 3-Carboxypropylphosphonsäure 3-Carboxypropylphosphonsäure nicht enthalten nicht enthalten
    Anwendung der Phosphonsäure Eintauchen In Epoxidharz mischen Eintauchen In Epoxidharz mischen Eintauchen In Epoxidharz mischen nicht enthalten nicht enthalten
    Ergebnis des Wärmezyklustests Gut Gut Gut Gut Gut Gut Schlecht Schlecht
  • Der Wärmezyklus verursachte bei keinem der Beispiele 1-1 bis 1-6, bei denen Phosphonsäure eingesetzt wurde, Ablösungen oder Teilentladung. Obwohl keine Einschränkung durch die Theorie beabsichtigt wird, kann angenommen werden, dass die Ergebnisse der Beispiele eine Erhöhung der Haftung zwischen dem Metall und dem Epoxidharz widerspiegeln. Um es genauer zu formulieren, kann man davon ausgehen, dass die Erhöhung der Haftung auf eine Vernetzung des Metalls, der Phosphonsäure und des Epoxidharzes aufgrund der kovalenten Bindung zwischen Phosphonylgruppen der Phosphonsäure und OH- oder O--Gruppen auf der Oberfläche des Metalls oder Metalloxids sowie die Bindung zwischen den funktionellen Seitenkettengruppen der Phosphonsäure und entweder den aromatischen Ringen des aliphatischen Epoxidharzes oder den alizyklischen Gruppen des alizyklischen Epoxidharzes zurückzuführen ist. Die Vergleichsbeispiele haben dagegen keine Zunahme der Haftung bewirkt. Eine Teilentladung trat bei 400 Zyklen in Vergleichsbeispiel 1-1 und bei 500 Zyklen in Vergleichsbeispiel 1-2 auf.
  • Man kann davon ausgehen, dass in diesen Vergleichsbeispielen der Wärmezyklus ein Ablösen zwischen dem Metall und dem Harz bewirkt hat, was zu einer Teilentladung führte.
  • Weiterhin wurden Experimente auf die gleiche Weise wie in den Beispielen 1-1, 1-2, 1-5 und 1-6 durchgeführt, mit der Ausnahme, dass die Phosphonsäure durch 2-Amino-6-phosphonohexansäure ersetzt wurde. Ihre Ergebnisse im Wärmezyklustest wurden als gut bewertet. Darüber hinaus wurde in jedem der Beispiele 1-3 und 1-4 auch ein Experiment durchgeführt, bei dem das Epoxidgrundharz durch ein Gemisch aus dem aliphatischen Epoxidgrundharz jER 630 und dem alizyklischen Epoxidharz CELLOXIDE 2021P (Daicel Corporation) in einem Massenverhältnis von 1:2 ersetzt und RIKACID MH-700 als Härtungsmittel verwendet wurde. Infolgedessen war das Ergebnis des Wärmezyklustests „gut“ und es wurde ein wesentlicher Anstieg der Glasübergangstemperatur im Vergleich zu dem Fall, in dem nur das aliphatische Epoxidgrundharz verwendet wurde, beobachtet.
  • Es wurde festgestellt, dass die Verwendung der Beispiele der vorliegenden Erfindung die Haftung zwischen dem Epoxidharz und dem in dem Halbleiterbauelement verwendeten Metall verbessert und somit die Beständigkeit gegenüber dem Wärmezyklus erhöht. Die Verwendung der Beispiele der vorliegenden Erfindung ermöglicht es, ein hochzuverlässiges Leistungshalbleiterbauelement bereitzustellen.
  • Beispiel 2-1
  • Für eine Wärmezyklusbewertung wurde ein Leistungshalbleiterbauelement für 3,3 kV hergestellt. Als laminiertes Substrat wurden eine DENKA-AIN-Platte (hergestellt von Denki Kagaku Kogyo Co., Ltd., deren Rahmenlänge 1,0 mm betrug) mit einer leitfähigen Platte mit einer Dicke von 0,3 mm und ein isolierendes Substrat mit einer Dicke von 1,0 mm verwendet. Lötmittel und ein Leistungshalbleiterelement wurden durch Löten in einem H2-Reflow-Ofen mit dem laminierten Substrat verbunden. Anschließend wurde das resultierende laminierte Substrat durch Löten auf einer Cu-Basis (hergestellt von Denki Kagaku Kogyo Co., Ltd.) angebracht. Danach wurde ein aus PPS-Harz hergestelltes Gehäuse mit einem externen Anschluss auf der Cu-Basis montiert, auf der das laminierte Substrat mit Hilfe eines Klebstoffs angebracht wurde. Im Anschluss wurde eine Verdrahtung zwischen Chips, zwischen jedem Chip und einer Cu-Folie auf dem laminierten Substrat und zwischen jedem Chip und dem entsprechenden externen Anschluss mit Hilfe eines Drahtes mit einem Durchmesser von 300 µm hergestellt. Dann wurde die Oberfläche des Gehäuses der UV-Ozonbehandlung unterzogen. Die Oberflächenbehandlung wurde mit einer U-förmigen Ozonlampe bei integrierten 12 J/cm2 durchgeführt. Im Übrigen war die Ozonlampe, die für die Oberflächenbehandlung verwendet wurde, eine Lampe mit einer Wellenlänge von 200 nm oder weniger, die so ausgelegt war, dass sie Ozon erzeugte, wenn Sauerstoff in der Behandlungsumgebung war.
  • Als Nächstes wurde die Aminomethylphosphonsäure (Tokyo Chemical Industry Co., Ltd.) in dem 2-Propanol gelöst, um die Phosphonsäurelösung von 5 mM herzustellen. Das versiegelte Element einschließlich des laminierten Substrats, das auf dem laminierten Substrat angebrachte Halbleiterelement und das oberflächenbehandelte Gehäuse wurden 12 Stunden lang in die Phosphonsäurelösung eingetaucht. Danach wurde das versiegelte Element mit 2-Propanol gewaschen und bei 100 °C für 1 Stunde getrocknet. Ein Versiegelungsmaterial wurde durch Zusammenmischen des aliphatischen Epoxidgrundharzes jER 630 (hergestellt von Mitsubishi Chemical Corporation), des Härtungsmittels jER cure 113 (hergestellt von Mitsubishi Chemical Corporation) und des anorganischen Füllstoffs EXCELICA mit einer mittleren Teilchengröße von einigen µm bis einigen zehn µm (Tokuyama Corporation) in einem Massenverhältnis von 10:5:3 hergestellt. Anschließend wurde das Versiegelungsmaterial auf das versiegelte Element aufgebracht, das der Phosphonsäurebehandlung unterzogen wurde, gefolgt von einer Vakuumentgasung. Die primäre Härtung wurde bei 100 °C für 1 Stunde durchgeführt, und anschließend wurde eine sekundäre Härtung bei 150 °C für 3 Stunden durchgeführt. Auf diese Weise wurde ein Leistungshalbleiterbauelement hergestellt.
  • Beispiel 2-2
  • Ein Schritt des Anbringens eines Halbleiterelements und dergleichen auf einem laminierten Substrat wurde auf die gleiche Weise wie in Beispiel 2-1 durchgeführt, wobei dieselben Elemente wie in Beispiel 2-1 verwendet wurden. Dadurch wurde ein versiegeltes Element hergestellt. Unterdessen wurde ein Versiegelungsmaterial durch Zusammenmischen des aliphatischen Epoxidgrundharzes jER 630 (hergestellt von Mitsubishi Chemical Corporation), des Härtungsmittels jER cure 113 (hergestellt von Mitsubishi Chemical Corporation), des anorganischen Füllstoffs EXCELICA mit einer mittleren Teilchengröße von einigen µm bis einigen zehn µm (Tokuyama Corporation) und der Aminomethylphosphonsäure (Tokyo Chemical Industry Co., Ltd.) in einem Massenverhältnis von 10:5:3:0,01 hergestellt. Das Versiegelungsmaterial wurde auf das versiegelte Element aufgebracht, gefolgt von einer Vakuumentgasung. Die primäre Härtung wurde bei 100 °C für 1 Stunde durchgeführt, und anschließend wurde eine sekundäre Härtung bei 150 °C für 3 Stunden durchgeführt. Auf diese Weise wurde ein Leistungshalbleiterbauelement hergestellt.
  • Beispiel 2-3
  • Ein Leistungshalbleiterbauelement wurde auf die gleiche Weise wie das Leistungshalbleiterbauelement von Beispiel 2-1 hergestellt, mit der Ausnahme, dass die (3-Carboxypropyl)phosphonsäure (Tokyo Chemical Industry Co., Ltd.) als die Phosphonsäure verwendet wurde.
  • Beispiel 2-4
  • Ein Leistungshalbleiterbauelement wurde auf die gleiche Weise wie das Leistungshalbleiterbauelement von Beispiel 2-2 hergestellt, mit der Ausnahme, dass die (3-Carboxypropyl)phosphonsäure (Tokyo Chemical Industry Co., Ltd.) als die Phosphonsäure verwendet wurde.
  • Beispiel 2-5
  • Ein Leistungshalbleiterbauelement wurde auf die gleiche Weise wie das Leistungshalbleiterbauelement von Beispiel 2-1 hergestellt, mit den folgenden Unterschieden: (3-Carboxypropyl)phosphonsäure (Tokyo Chemical Industry Co., Ltd.) wurde als die Phosphonsäure verwendet; das alizyklische Epoxidharz CELLOXIDE 2021P (Daicel Corporation) wurde als das Epoxidgrundharz verwendet; und RIKACID MH-700 (New Japan Chemical Co., Ltd.) wurde als das Härtungsmittel verwendet.
  • Beispiel 2-6
  • Ein Leistungshalbleiterbauelement wurde auf die gleiche Weise wie das Leistungshalbleiterbauelement von Beispiel 2-2 hergestellt, mit den folgenden Unterschieden: (3-Carboxypropyl)phosphonsäure (Tokyo Chemical Industry Co., Ltd.) wurde als die Phosphonsäure verwendet; das alizyklische Epoxidharz CELLOXIDE 2021P (Daicel Corporation) wurde als das Epoxidgrundharz verwendet; und RIKACID MH-700 (New Japan Chemical Co., Ltd.) wurde als das Härtungsmittel verwendet.
  • Beispiele 2-7, 2-8
  • Ein Leistungshalbleiterbauelement von Beispiel 2-7 wurde auf die gleiche Weise wie das Leistungshalbleiterbauelement von Beispiel 2-1 hergestellt, mit der Ausnahme, dass die UV-Ozonbehandlung nicht angewendet wurde. Ein Leistungshalbleiterbauelement von Beispiel 2-8 wurde auf die gleiche Weise wie das Leistungshalbleiterbauelement von Beispiel 2-2 hergestellt, mit der Ausnahme, dass die UV-Ozonbehandlung nicht angewendet wurde.
  • Vergleichsbeispiel 2-1
  • Ein Leistungshalbleiterbauelement des Vergleichsbeispiels 2-1 wurde auf die gleiche Weise wie das Leistungshalbleiterbauelement von Beispiel 2-1 hergestellt, mit der Ausnahme, dass keine Phosphonsäure verwendet wurde.
  • Bewertung
  • Ein Wärmezyklustest wurde an den Leistungshalbleiterbauelementen der Beispiele 2-1 bis 2-8 und des Vergleichsbeispiels 2-1 durchgeführt. Der Wärmezyklustest wurde unter Bedingungen durchgeführt, bei denen die Temperatur bei -40 °C bis 150 °C und die maximale Anzahl von Zyklen bei 1000 lag. Eine Teilentladungsbewertung erfolgte nach jeweils 100 Zyklen. Für die Teilentladungsbewertung wurde jedes Leistungshalbleiterbauelement wie folgt bewertet: 3,5 kV Wechselspannung wurden für 1 Minute und 2,6 kV für 30 Sekunden an das Leistungshalbleiterbauelement angelegt; und danach wurde in dem Fall, dass die Ladungsmenge, die von der Leistungshalbleiteranordnung abfloss, 10 pC oder weniger betrug, entschieden, dass keine Teilentladung des Leistungshalbleiterbauelements beobachtet wurde. Für die verschiedenen Leistungshalbleiterbauelemente ist das Ergebnis des Wärmezyklustests in Tabelle 2 dargestellt. In der Tabelle bedeutet „Gut“ als Ergebnis des Wärmezyklustests, dass auch nach 1.000 Zyklen keine Teilentladung beobachtet wurde, während „Schlecht“ als Ergebnis des Wärmezyklustests bedeutet, dass vor Erreichen von 1000 Zyklen eine Teilentladung beobachtet wurde. [Tabelle 2]
    Beispiel 2-1 Beispiel 2-2 Beispiel 2-3 Beispiel 2-4 Beispiel 2-5 Beispiel 2-6 Beispiel 2-7 Beispiel 2-8 Vergleichsbeispie 12-1
    Oberflächenbehandlun g UV-Ozon UV-Ozon UV-Ozon UV-Ozon UV-Ozon UV-Ozon nicht durchgeführt nicht durchgeführt durchgeführt
    Epoxidharz aliphatisches Epoxidharz aliphatisches Epoxidharz aliphatisches Epoxidharz aliphatisches Epoxidharz alizyklisches Epoxidharz alizyklisches Epoxidharz aliphatisches Epoxidharz aliphatisches Epoxidharz aliphatisches Epoxidharz
    Phosphonsäure Aminomethylphosphonsäur e Aminomethylphosphonsäur e 3-Carboxypropyl - phosphonsäure 3-Carboxypropyl - phosphonsäure 3-Carboxypropyl - phosphonsäure 3-Carboxypropyl - phosphonsäure Aminomethylphosphonsäur e Aminomethylphosphonsäur e nicht enthalten
    Anwendung der Phosphonsäure Eintauchen In Epoxidharz mischen Eintauchen In Epoxidharz mischen Eintauchen In Epoxidharz mischen Eintauchen In Epoxidharz mischen nicht enthalten
    Ergebnis des Wärmezyklustests Gut Gut Gut Gut Gut Gut Gut Gut Schlecht
  • Der Wärmezyklus verursachte bei keinem der Beispiele 2-1 bis 2-6, bei denen Phosphonsäure eingesetzt wurde, Ablösungen oder Teilentladung. Obwohl keine Einschränkung durch die Theorie beabsichtigt wird, kann angenommen werden, dass die Ergebnisse der Beispiele eine Erhöhung der Haftung zwischen dem Gehäuseharz und dem Epoxidharz widerspiegeln. Um es genauer zu formulieren, kann man davon ausgehen, dass die Erhöhung der Haftung auf eine Vernetzung des PPS-Harzes, der Phosphonsäure und des Epoxidharzes aufgrund der kovalenten Bindung zwischen Phosphonylgruppen der Phosphonsäure und OH- oder O--Gruppen auf der Oberfläche des PPS-Harzes, das der UV-Ozonbehandlung unterzogen worden war, und die Bindung zwischen den funktionellen Seitenkettengruppen der Phosphonsäure und entweder den aromatischen Ringen des aliphatischen Epoxidharzes oder den alizyklischen Gruppen des alizyklischen Epoxidharzes zurückzuführen ist. Die Ergebnisse der Wärmezyklustests der Beispiele 2-7 und 2-8 waren gut, aber es wurde in den Beispielen 2-7 und 2-8 eine leichte Teilentladung beobachtet. Man kann annehmen, dass die Teilentladung in den Beispielen 2-7 und 2-8 durch eine recht schwache Zunahme der Haftung verursacht wurde, die darauf zurückzuführen war, dass keine UV-Ozonbehandlung auf die Gehäuseoberfläche angewandt wurde, sodass sich nur schwer Phosphonsäure auf der Gehäuseoberfläche bilden konnte. Unterdessen trat in Vergleichsbeispiel 2-1 eine Teilentladung bei 400 Zyklen auf, da keine Phosphonsäure vorhanden war. Man kann davon ausgehen, dass in diesen Vergleichsbeispielen der Wärmezyklus ein Ablösen zwischen dem Gehäuseharz und dem Versiegelungsmaterial bewirkt hat, was zu einer Teilentladung führte.
  • Weiterhin wurden Experimente auf die gleiche Weise wie in den Beispielen 2-1, 2-2, 2-5 und 2-6 durchgeführt, mit der Ausnahme, dass die Phosphonsäure durch die 2-Amino-6-phosphonohexansäure ersetzt wurde. Ihre Ergebnisse im Wärmezyklustest wurden als gut bewertet. Darüber hinaus wurde in jedem der Beispiele 2-3 und 2-4 auch ein Experiment durchgeführt, bei dem das Epoxidgrundharz durch ein Gemisch aus dem aliphatischen Epoxidgrundharz jER 630 und dem alizyklischen Epoxidharz CELLOXIDE 2021P (Daicel Corporation) in einem Massenverhältnis von 1:2 ersetzt und RIKACID MH-700 als Härtungsmittel verwendet wurde. Infolgedessen blieb das Ergebnis des Wärmezyklustests „gut“ und es wurde ein wesentlicher Anstieg der Glasübergangstemperatur im Vergleich zu dem Fall, in dem nur das aliphatische Epoxidgrundharz verwendet wurde, beobachtet.
  • Es wurde festgestellt, dass die Verwendung der Beispiele der vorliegenden Erfindung die Haftung zwischen dem Epoxidharz und dem in dem Halbleiterbauelement verwendeten Gehäuse aus PPS-Harz verbessert und somit die Beständigkeit gegenüber dem Wärmezyklus erhöht. Die Verwendung der Beispiele der vorliegenden Erfindung ermöglicht es, ein hochzuverlässiges Leistungshalbleiterbauelement bereitzustellen.
  • Bezugszeichenliste
    • 1
    Halbleiterelement
    2
    laminiertes Substrat
    21
    zweite leitfähige Platte
    22
    isolierendes Substrat
    23
    erste leitfähige Platte
    3
    Bindeschicht
    4
    Bindeschicht
    5
    Basis
    6
    Implantatstift
    7
    Leiterplatte
    8
    Harzschicht
    9
    Phosphonsäureschicht
    10
    Versiegelungsmaterial
    11
    Gehäuse
    12
    externer Anschluss
    13
    Draht

Claims (21)

  1. Halbleiterbauelement, welches aufweist: ein laminiertes Substrat (2), auf dem ein Halbleiterelement (1) angebracht ist; und ein Versiegelungsmaterial (10), wobei das Versiegelungsmaterial (10) ein Epoxidgrundharz (8), ein Härtungsmittel und eine Phosphonsäure, die mindestens eine Phosphonylgruppe, -P(=O)(OH)2 sowie eine Carboxylgruppe und/oder eine Aminogruppe enthält, wobei die Phosphonsäure gleichmäßig im Versiegelungsmaterial vermischt ist.
  2. Halbleiterbauelement nach Anspruch 1, weiter aufweisend ein Harzgehäuse (11).
  3. Halbleiterbauelement nach Anspruch 2, wobei das Harzgehäuse (11) ein Polyphenylensulfidharz enthält.
  4. Halbleiterbauelement nach Anspruch 2 oder 3 Anspruch 2 oder 3, wobei eine Schicht einer Phosphonsäure (9), die die mindestens eine Phosphonylgruppe, - P(=O)(OH)2 aufweist, auf einer Oberfläche des Harzgehäuses (11) ausgebildet ist.
  5. Halbleiterbauelement, welches aufweist: ein laminiertes Substrat (2), auf dem ein Halbleiterelement (1) angebracht ist; und ein Versiegelungsmaterial (10), wobei das Versiegelungsmaterial (10) ein Epoxidgrundharz (8), ein Härtungsmittel und eine Phosphonsäure, die die mindestens eine Phosphonylgruppe, -P(=O)(OH)2 und wobei eine Schicht der Phosphonsäure (9) auf einer Oberfläche eines versiegelten Elements, welches das Halbleiterelement (1) und das laminierte Substrat (2) enthält, ausgebildet ist.
  6. Halbleiterbauelement nach Anspruch 5, das außerdem ein Harzgehäuse (11) aufweist, wobei eine Schicht der Phosphonsäure (9) auf einer Oberfläche des Harzgehäuses (11) ausgebildet ist.
  7. Halbleiterbauelement nach Anspruch 1, 5 oder 6, wobei die Phosphonsäure (9) eine Phosphonsäure, die eine Carboxylgruppe enthält, ist.
  8. Halbleiterbauelement nach Anspruch 1,5, 6 oder 7, wobei die Phosphonsäure (9) eine Phosphonsäure, die eine Aminogruppe enthält, ist.
  9. Halbleiterbauelement nach Anspruch 7, wobei das Epoxidgrundharz (8) ein alizyklisches Epoxidharz und/oder ein aliphatisches Epoxidharz ist.
  10. Halbleiterbauelement nach Anspruch 8, wobei das Epoxidgrundharz (8) ein aliphatisches Epoxidharz ist.
  11. Halbleiterbauelement nach einem der Ansprüche 1 bis 10, wobei das Versiegelungsmaterial (10) weiterhin einen anorganischen Füllstoff enthält und/oder das Härtungsmittel ein Säureanhydrid-Härtungsmittel ist.
  12. Halbleiterbauelement nach einem der Ansprüche 1 bis 11, wobei das Halbleiterelement (1) beliebige aus einem Si-Halbleiterelement, einem SiC-Halbleiterelement und einem GaN-Halbleiterelement einschließt.
  13. Herstellungsverfahren für ein Halbleiterbauelement, welches die Schritte aufweist: Anbringen eines Halbleiterelements (1) auf einem laminierten Substrat (2); Bilden einer Phosphonsäureschicht (9) auf einer Oberfläche eines Elements, welches das laminierte Substrat (2) und das Halbleiterelement (1) enthält, wobei die Phosphonsäureschicht (9) eine Phosphonsäure mit mindestens eine Phosphonylgruppe, - P(=O)(OH)2 aufweist, und Inkontaktbringen einer Epoxidharzzusammensetzung, die ein Epoxidgrundharz (8) und ein Härtungsmittel enthält, mit der Phosphonsäureschicht (9).
  14. Herstellungsverfahren für ein Halbleiterbauelement, welches die Schritte aufweist: Anbringen eines Halbleiterelements (1) auf einem laminierten Substrat (2); Montieren eines Harzgehäuses (11) auf dem laminierten Substrat (2), auf dem das Halbleiterelement (1) angebracht ist; Bilden einer Phosphonsäureschicht (9) zumindest auf einer Oberfläche des Harzgehäuses (11), wobei die Phosphonsäureschicht (9) eine Phosphonsäure mit mindestens eine Phosphonylgruppe, -P(=O)(OH)2 aufweist; und Inkontaktbringen einer Epoxidharzzusammensetzung, die ein Epoxidgrundharz (8) und ein Härtungsmittel enthält, mit der Phosphonsäureschicht (9).
  15. Herstellungsverfahren für ein Halbleiterbauelement, welches die Schritte aufweist: Anbringen eines Halbleiterelements (1) auf einem laminierten Substrat (2); Montieren eines Harzgehäuses (11) auf dem laminierten Substrat (2), auf dem das Halbleiterelement (1) angebracht ist; Bilden einer Phosphonsäureschicht (9) zumindest auf einer Oberfläche des Harzgehäuses (11) und dem Element, das das laminierten Substrat (2) und das Halbleiterelement (1) aufweist, wobei die Phosphonsäureschicht (9) eine Phosphonsäure mit mindestens eine Phosphonylgruppe, -P(=O)(OH)2 aufweist; und Inkontaktbringen einer Epoxidharzzusammensetzung, die ein Epoxidgrundharz (8) und ein Härtungsmittel enthält, mit der Phosphonsäureschicht (9).
  16. Herstellungsverfahren nach Anspruch 14 oder 15, weiter umfassend den Schritt der Oberflächenbehandlung der Oberfläche des Gehäuses (11) vor dem Schritt des Bildens der Phosphonsäureschicht (9).
  17. Herstellungsverfahren für ein Halbleiterbauelement, umfassend die Schritte: Anbringen eines Halbleiterelements (1) auf einem laminierten Substrat (2); und Versiegeln eines Elements, welches das laminierte Substrat (2) und das Halbleiterelement (1) enthält, mit einem Versiegelungsmaterial, das ein Epoxidgrundharz (8), ein Härtungsmittel und eine Phosphonsäure, die mindestens eine Phosphonylgruppe, - P(=O)(OH)2 sowie eine Carboxylgruppe und/oder eine Aminogruppe aufweist, enthält.
  18. Herstellungsverfahren nach Anspruch 17, weiter umfassend den Schritt des Montierens eines Gehäuses (11) auf dem laminierten Substrat (2), auf dem das Halbleiterelement (1) angebracht ist.
  19. Verwendung eines Versiegelungsmaterials (10), das ein Epoxidgrundharz (8) ein Härtungsmittel und eine Phosphonsäure, die mindestens eine Phosphonylgruppe, - P(=O)(OH)2 sowie eine Carboxylgruppe und/oder eine Aminogruppe aufweist, in einem Halbleiterbauelement, wobei das Halbleiterbauelement aufweist: ein laminiertes Substrat (2), auf dem ein Halbleiterelement (1) angebracht ist; und das Versiegelungsmaterial (10).
  20. Verwendung eine Schicht einer Phosphonsäure (9), die die mindestens eine Phosphonylgruppe, -P(=O)(OH)2 aufweist, in einem Halbleiterbauelement, wobei das Halbleiterbauelement aufweist: ein laminiertes Substrat (2), auf dem ein Halbleiterelement (1) angebracht ist; und ein Versiegelungsmaterial (10), wobei das Versiegelungsmaterial (10) ein Epoxidgrundharz (8) ein Härtungsmittel und die Schicht einer Phosphonsäure (9), wobei die Schicht einer Phosphonsäure (9) auf der Oberfläche eines versiegelten Elements, welches das Halbleiterelement (1) und das laminierte Substrat (2) enthält, ausgebildet ist, um die Haftung zwischen dem versiegelten Elements und dem Epoxidgrundharz (8) zu verbessern.
  21. Halbleiterbauelement nach Anspruch 5, wobei kovalente Bindungen zwischen der Schicht der Phosphonsäure (9) und der Oberfläche des versiegelten Elements sowie zwischen der Schicht der Phosphonsäure (9) und dem Epoxidgrundharz (8) ausgebildet sind.
DE102017104305.5A 2016-03-24 2017-03-01 Halbleiterbauelement und Herstellungsverfahren desselben Active DE102017104305B9 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016-060326 2016-03-24
JP2016060326 2016-03-24
JP2016203590A JP6880479B2 (ja) 2016-03-24 2016-10-17 半導体装置
JP2016-203590 2016-10-17

Publications (3)

Publication Number Publication Date
DE102017104305A1 DE102017104305A1 (de) 2017-09-28
DE102017104305B4 true DE102017104305B4 (de) 2023-03-23
DE102017104305B9 DE102017104305B9 (de) 2024-02-22

Family

ID=59814374

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017104305.5A Active DE102017104305B9 (de) 2016-03-24 2017-03-01 Halbleiterbauelement und Herstellungsverfahren desselben

Country Status (3)

Country Link
US (1) US10256169B2 (de)
CN (1) CN107230642B (de)
DE (1) DE102017104305B9 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016108261A1 (ja) * 2014-12-29 2016-07-07 三菱電機株式会社 パワーモジュール
JP6979864B2 (ja) 2017-11-30 2021-12-15 日立Astemo株式会社 パワー半導体装置及びその製造方法
JP7454129B2 (ja) * 2020-03-18 2024-03-22 富士電機株式会社 半導体装置
JP2022064191A (ja) * 2020-10-13 2022-04-25 富士電機株式会社 半導体モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4523371A (en) 1979-08-01 1985-06-18 Yoshiaki Wakashima Method of fabricating a resin mold type semiconductor device
US4617584A (en) 1982-03-29 1986-10-14 Tokyo Shibaura Denki Kabushiki Kaisha Resin encapsulation type semiconductor device
JP2006179538A (ja) 2004-12-21 2006-07-06 Hitachi Ltd 半導体パワーモジュール
JP2015054898A (ja) 2013-09-11 2015-03-23 パナソニック株式会社 半導体封止用エポキシ樹脂組成物および半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3884196B2 (ja) * 1999-10-06 2007-02-21 日本化学工業株式会社 難燃性樹脂組成物、並びにこれを用いた半導体封止用材料および積層板
US20040102529A1 (en) * 2002-11-22 2004-05-27 Campbell John Robert Functionalized colloidal silica, dispersions and methods made thereby
US20110263754A1 (en) * 2009-01-06 2011-10-27 Dow Global Technologies Llc Metallic compounds in non-brominated flame retardant epoxy resins
JP2012188480A (ja) 2011-03-09 2012-10-04 Denso Corp ポリフェニレンサルファイド樹脂の組成物、複合体およびそれらの製造方法
CN103547629B (zh) * 2011-04-21 2016-09-07 路博润高级材料公司 静电耗散性聚碳酸酯组合物
US20150037575A1 (en) * 2012-03-30 2015-02-05 Showa Denko K.K. Curable heat radiation composition
JP2016060326A (ja) 2014-09-17 2016-04-25 株式会社東海理化電機製作所 シフト装置
JP6523770B2 (ja) 2015-04-28 2019-06-05 三菱鉛筆株式会社 消し具及び筆記具

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4523371A (en) 1979-08-01 1985-06-18 Yoshiaki Wakashima Method of fabricating a resin mold type semiconductor device
US4617584A (en) 1982-03-29 1986-10-14 Tokyo Shibaura Denki Kabushiki Kaisha Resin encapsulation type semiconductor device
JP2006179538A (ja) 2004-12-21 2006-07-06 Hitachi Ltd 半導体パワーモジュール
JP2015054898A (ja) 2013-09-11 2015-03-23 パナソニック株式会社 半導体封止用エポキシ樹脂組成物および半導体装置

Also Published As

Publication number Publication date
DE102017104305B9 (de) 2024-02-22
US20170278771A1 (en) 2017-09-28
CN107230642A (zh) 2017-10-03
US10256169B2 (en) 2019-04-09
DE102017104305A1 (de) 2017-09-28
CN107230642B (zh) 2022-01-25

Similar Documents

Publication Publication Date Title
DE102017104305B4 (de) Halbleiterbauelement und Herstellungsverfahren desselben
DE102017104298B4 (de) Kunstharzzusammensetzung, deren Verwendung und Halbleiterbauelement
DE102016106137B4 (de) Elektronikvorrichtungsgehäuse umfassend eine dielektrische Schicht und ein Kapselungsmaterial
CN104204084B (zh) 固化性树脂组合物及其制造方法、高导热性树脂组合物及高导热性层叠基板
TW200849506A (en) Connection structure for flip-chip semiconductor package, build-up layer material, sealing resin composition, and circuit substrate
DE112017004739B4 (de) Halbleitereinheit und Leistungswandler
DE112016003257T5 (de) Wärmeleitende harzzusammensetzung, wärmeleitende folie und halbleiterbauelement
DE112014000851T5 (de) Halbleitervorrichtung
WO2006034682A1 (de) Halbleiterbauteil mit in kunststoffgehäusemasse eingebetteten halbleiterbauteilkomponenten
DE102019101631B4 (de) Korrosionsgeschützte Formmasse, Verfahren zu deren Herstellung und deren Verwendung
DE102011077504A1 (de) Insulating member, metal base substrate, and semiconductor module, and manufacturing methods thereof
DE102015101561B4 (de) Halbleiterpaket und verfahren zur herstellung eines halbleiterpakets
DE112011103323T5 (de) Kunststoffzusammensetzung
DE112018004093T5 (de) Halbleitervorrichtung und Herstellungsverfahren einer solchen
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102012113012B4 (de) Verfahren zum Herstellen einer elektronischen Vorrichtung
JP7170240B2 (ja) 半導体封止用樹脂組成物、半導体装置、及び半導体装置の製造方法
JP6880479B2 (ja) 半導体装置
DE102013112029B4 (de) Halbleiterbauelement mit Kapselung
DE102021129249A1 (de) Gemoldetes Halbleiterpackage mit Hochspannungs-Isolierung
DE10129006B4 (de) Elektronische Baugruppe
DE112016003327B4 (de) Substrat für Leistungsmodul, Leiterplatte für Leistungsmodul und Leistungsmodul
DE102010046963A1 (de) Multi-Chip Package
DE212020000686U1 (de) Leistungshalbleitermodul

Legal Events

Date Code Title Description
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023180000

Ipc: H01L0023310000

R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final