DE102022122823A1 - Chip-gehäuse, chip-system, verfahren zur herstellung eines chip-gehäuses und verfahren zur herstellung eines chipsystems - Google Patents

Chip-gehäuse, chip-system, verfahren zur herstellung eines chip-gehäuses und verfahren zur herstellung eines chipsystems Download PDF

Info

Publication number
DE102022122823A1
DE102022122823A1 DE102022122823.1A DE102022122823A DE102022122823A1 DE 102022122823 A1 DE102022122823 A1 DE 102022122823A1 DE 102022122823 A DE102022122823 A DE 102022122823A DE 102022122823 A1 DE102022122823 A1 DE 102022122823A1
Authority
DE
Germany
Prior art keywords
chip
electrically conductive
conductive structure
housing
until
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022122823.1A
Other languages
English (en)
Inventor
Edmund Sales Cabatbat
Kean Ming Koe
Ke Yan Tean
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102022122823.1A priority Critical patent/DE102022122823A1/de
Priority to US18/453,475 priority patent/US20240087992A1/en
Priority to CN202311153071.0A priority patent/CN117673071A/zh
Publication of DE102022122823A1 publication Critical patent/DE102022122823A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein Chip-Gehäuse wird bereitgestellt. Das Chip-Gehäuse kann einen ersten Chip, einen zweiten Chip, eine elektrisch leitende Struktur, an der der erste Chip und der zweite Chip befestigt sind, mindestens einen Kontaktanschluss zum elektrischen Kontaktieren des ersten Chips und/oder des zweiten Chips und Einkapselungsmaterial, das den ersten Chip, den zweiten Chip und die elektrisch leitende Struktur zumindest teilweise einkapselt, umfassen, wobei das Einkapselungsmaterial einen Chip-Gehäusekörper bildet, aus dem der mindestens eine Kontaktanschluss herausragt, wobei mindestens ein Abschnitt der elektrisch leitenden Struktur einen Abschnitt einer Außenfläche des Chip-Gehäusekörpers bildet.

Description

  • Technisches Gebiet
  • Verschiedene Ausführungsformen betreffen allgemein ein Chip-Gehäuse, ein Chip-System, ein Verfahren zur Herstellung eines Chip-Gehäuses und ein Verfahren zur Herstellung eines Chip-Systems.
  • Hintergrund
  • In einem Chip-Gehäuse, insbesondere in einem Leistungschip-Gehäuse, kann das Wärmemanagement schwierig sein. Insbesondere kann es schwierig sein, die Wärme von der Mitte des Chip-Gehäuses nach außen zu leiten.
  • Überblick
  • Ein Chip-Gehäuse wird bereitgestellt. Das Chip-Gehäuse kann einen ersten Chip, einen zweiten Chip, eine elektrisch leitende Struktur, an der der erste Chip und der zweite Chip befestigt sind, mindestens einen Kontaktanschluss zum elektrischen Kontaktieren des ersten Chips und/oder des zweiten Chips und Einkapselungsmaterial, das den ersten Chip, den zweiten Chip und die elektrisch leitende Struktur zumindest teilweise einkapselt, umfassen, wobei das Einkapselungsmaterial einen Chip-Gehäusekörper bildet, aus dem der mindestens eine Kontaktanschluss herausragt, wobei mindestens ein Abschnitt der elektrisch leitfähigen Struktur einen Abschnitt einer Außenfläche des Chip-Gehäusekörpers bildet.
  • Kurzbeschreibung der Zeichnungen
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen im Allgemeinen auf dieselben Teile in den verschiedenen Ansichten. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, wobei der Schwerpunkt im Allgemeinen auf der Veranschaulichung der Prinzipien der Erfindung liegt. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Zeichnungen beschrieben, in denen:
    • jede der 1A und 1B eine Querschnittsansicht eines Chip-Gehäuses gemäß dem Stand der Technik zeigt;
    • jede der 2A bis 2D eine schematische Querschnittsansicht eines Chip-Gehäuses gemäß verschiedenen Ausführungsformen zeigt;
    • 3A eine schematische Draufsicht auf ein Chip-Gehäuse gemäß verschiedenen Ausführungsformen zeigt;
    • 3B eine schematische Querschnittsansicht entlang einer Linie A-A' des Chip-Gehäuses von 3A zeigt;
    • jede der 4A und 4B eine schematische Querschnittsansicht eines Chip-Gehäuses gemäß verschiedenen Ausführungsformen zeigt;
    • 5 eine schematische Querschnittsansicht eines Chipsystems gemäß verschiedenen Ausführungsformen zeigt;
    • jede der 6 und 7 ein Flussdiagramm eines Verfahrens zur Herstellung eines Chip-Gehäuses gemäß verschiedenen Ausführungsformen zeigt; und
    • 8 ein Flussdiagramm eines Verfahrens zur Herstellung eines Chipsystems gemäß verschiedenen Ausführungsformen zeigt.
  • Beschreibung
  • Die folgende detaillierte Beschreibung bezieht sich auf die beigefügten Zeichnungen, die zur Veranschaulichung spezifische Details und Ausführungsformen der Erfindung zeigen.
  • Das Wort „beispielhaft“ wird hier im Sinne von „als Beispiel, Instanz oder Illustration dienend“ verwendet. Jede hier als „beispielhaft“ beschriebene Ausführungsform oder Gestaltung ist nicht unbedingt als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Gestaltungen zu verstehen.
  • Verschiedene Aspekte der Offenbarung gelten für Geräte, und verschiedene Aspekte der Offenbarung gelten für Verfahren. Es versteht sich, dass grundlegende Eigenschaften der Geräte auch für die Verfahren gelten und umgekehrt. Aus Gründen der Kürze kann daher auf eine doppelte Beschreibung solcher Eigenschaften verzichtet werden.
  • 1A zeigt eine Querschnittsansicht eines Chip-Gehäuses 100 gemäß dem Stand der Technik. Das Chip-Gehäuse 100 umfasst einen ersten Chip 102 und einen zweiten Chip 104. Der erste Chip 102 und der zweite Chip 104 bilden einen Stapel, wobei der erste Chip 102 als der obere Chip und der zweite Chip 104 als der untere Chip angeordnet ist. Beide Chips 102, 104 sind an einem zentralen Clip 108 befestigt, der obere Chip 102 ist außerdem an einem oberen Clip 106 befestigt, und der untere Chip 104 ist an einem Leiterrahmen 110 befestigt. Der zentrale Clip 108, der erste Chip 102 und der zweite Chip 104 sind vollständig in Einkapselungsmaterial 112 (auch als Formmaterial oder Formmasse bezeichnet) eingebettet, und der Leiterrahmen 110 und der obere Clip 106 sind teilweise in das Einkapselungsmaterial 112 eingebettet.
  • Wärme, die in der Mitte des Chip-Gehäuses 100 erzeugt oder angesammelt wird, z.B. im zentralen Clip 108, dem oberen Chip 102 und/oder dem unteren Chip 104, kann schwer abgeleitet werden, da die Wärme nur indirekt vom zentralen Bereich des Chip-Gehäuses 100, z.B. vom zentralen Clip 108, an die Außenseite des Chip-Gehäuses 100, z.B. an die Luft (auch als Umgebung bezeichnet), übertragen werden kann.
  • Wie durch die Pfeile 114 in 1A angedeutet, umfassen die derzeitigen Methoden/Pfade zur Wärmeableitung eine Ableitung von dem zentralen Clip 108 durch das Einkapselungsmaterial 112 an die Luft, von dem zentralen Clip 108 durch den oberen Chip 102 an die Luft und durch den Leiterrahmen 110 an einen Boden des Chip-Gehäuses 100.
  • 1B zeigt ein weiteres Chip-Gehäuse 101, in dem ein Stapel aus zwei Chips 102, 104 durch Chip-auf-Chip-Diffusionslöten gebildet wird, wobei Diffusionslot 120 zum Anbringen des oberen Chips 102 an einer Vorderseitenmetallisierung 118 des unteren Chips 104 verwendet wird. Bonddrähte 124 sind an der Vorderseitenmetallisierung 118 des unteren Chips 104 und an einer Vorderseitenmetallisierung 122 des oberen Chips 102 angebracht. Ein Einkapselungsmaterial, das den unteren Chip 104, den oberen Chip 102 und die Bonddrähte 124 vollständig einkapselt, ist in der Figur nicht dargestellt, ebenso wenig wie eine Verbindung zwischen den Bonddrähte 124 und einem Leiterrahmen 110, auf dem der Chipstapel montiert ist. Auch im Chip-Gehäuse 101 kann eine ausreichende Wärmeableitung von beiden Chips 102, 104 und/oder von einer Grenzfläche zwischen den beiden Chips 102, 104 wegen der indirekten Wärmeübertragung an die Außenseite des Chip-Gehäuses 101 schwierig zu erreichen sein, ähnlich wie es im Zusammenhang mit 1A beschrieben wurde.
  • In verschiedenen Ausführungsformen eines Chip-Gehäuses kann eine elektrisch leitende Struktur, an der zwei oder mehr Chips befestigt sind (z.B. ein Clip zwischen den Chips), der Umgebung, z.B. der Luft, ausgesetzt sein, um eine bessere Wärmeableitung als z.B. das Bonddraht-Chip-Gehäuse 101 von 1B und/oder als das Chip-Gehäuse 100 von 1A zu erreichen.
  • In verschiedenen Ausführungsformen kann das Chip-Gehäuse eine gestufte Kontur mit freiliegenden wärmeleitenden Strukturen auf mindestens zwei Ebenen des gestuften Chip-Gehäuses aufweisen, z.B. auf einer oberen Ebene und einer mittleren Ebene, wobei die mindestens eine mittlere Ebene zusätzlich Wärme aus einem Zentrum des Chip-Gehäuses ableiten kann. Optional kann auf einer unteren Ebene eine weitere wärmeleitende Kühlstruktur freigelegt sein.
  • Jede der 2A bis 2D zeigt eine schematische Querschnittsansicht eines Chip-Gehäuses 200 gemäß verschiedenen Ausführungsformen, 3A zeigt eine schematische Draufsicht eines Chip-Gehäuses 200 gemäß verschiedenen Ausführungsformen, 3B zeigt eine schematische Querschnittsansicht entlang einer Linie A-A' des Chip-Gehäuses 200 von 3A, und jede der 4A und 4B zeigen eine schematische Querschnittsansicht eines Chip-Gehäuses 400 gemäß verschiedenen Ausführungsformen.
  • Das Chip-Gehäuse 200, 400 kann einen ersten Chip 102 und einen zweiten Chip 104 aufweisen. Optional kann das Chip-Gehäuse 200, 400 weitere Chips aufweisen, z.B. einen dritten Chip 402, einen vierten Chip 404, usw. Die Chips 102, 104 können z.B. elektronische Schaltungselemente oder elektronische Schaltungen enthalten oder daraus bestehen, z.B. Dioden, Transistoren, z.B. IGBT oder MOSFETs, z.B. Leistungschips, die so konfiguriert sein können, dass sie integrierte Multi-Chip-Schaltungselemente bilden, wie z.B. ein Leistungsfaktor-Korrekturelement, eine Halbbrücke usw. Beispielsweise können der erste Chip 102 ein IGBT und der zweite Chip 104 eine Diode sein, und beide können so konfiguriert sein, dass sie in Kombination ein integriertes Leistungsfaktor-Korrekturprodukt bilden.
  • Das Chip-Gehäuse 200, 400 kann außerdem eine elektrisch leitende Struktur 108 enthalten, an der der erste Chip 102 und der zweite Chip 104 befestigt sind. Bei der elektrisch leitenden Struktur 108 kann es sich beispielsweise um einen/eine leitfähigen/leitfähige Clip oder Platte handeln. Die elektrisch leitende Struktur 108 kann sich in verschiedenen Ausführungsformen seitlich in zwei Dimensionen erstrecken (im Gegensatz zu einem Draht, der sich im Wesentlichen nur in einer Dimension erstreckt), z.B. als eine Schicht oder eine Platte, beispielsweise als ein Clip. Ein Material der elektrisch leitenden Struktur 108 kann beispielsweise Kupfer, z.B. plattiertes Kupfer oder eine Kupferlegierung, oder jedes andere in der Technik bekannte Material, das sich zur Bildung der elektrisch leitenden Struktur 108 eignet, umfassen oder daraus bestehen. Der erste Chip 102 und der zweite Chip 104 können beispielsweise durch Kontaktpads, die auf der jeweiligen Chipoberfläche ausgebildet sind, an der elektrisch leitenden Struktur 108 befestigt werden, z.B. durch ein Lötmittel, einen elektrisch leitenden Klebstoff oder ein anderes geeignetes, in der Technik bekanntes Verfahren.
  • Das Chip-Gehäuse 200, 400 kann ferner mindestens einen Kontaktanschluss 224 zur elektrischen Kontaktierung des ersten Chips 102 und/oder des zweiten Chips 104 aufweisen. In jeder der 2A bis 2C ist der auf der linken Seite gezeigte Kontaktanschluss 224 so konfiguriert, dass er den zweiten (unteren) Chip 104 an seiner Unterseite elektrisch kontaktiert, und dieser Kontaktanschluss 224 kann beispielsweise ein Abschnitt einer elektrischen Kontaktstruktur 110, z.B. eines Leiterrahmens, sein. Der auf der rechten Seite der 2A bis 2C dargestellte Kontaktanschluss 224 kann ein Abschnitt der elektrisch leitenden Struktur 108 sein. Die in den 2A bis 2C gezeigten elektrischen Konfigurationen dienen lediglich der Veranschaulichung und sind nicht als Einschränkung dieser Offenbarung gedacht. In anderen Ausführungsformen, wie z.B. in 2D, kann der auf der linken Seite dargestellte Kontaktanschluss 224 Abschnitt eines Clips 106 sein, der so konfiguriert ist, dass er die Oberseite des ersten Chips 102 elektrisch kontaktiert. Andererseits bildet der auf der rechten Seite von 2D dargestellte Kontaktanschluss 224 einen Abschnitt eines Leiterrahmens 110, der in elektrischem Kontakt mit der Unterseite des zweiten Chips 104 steht. Die leitende Struktur 108 ist so gebogen, dass sie sowohl einen freiliegenden Abschnitt 222 als auch eine Verbindung mit dem Leiterrahmen 110 aufweist.
  • Das Chip-Gehäuse 200, 400 kann ferner Einkapselungsmaterial 112 enthalten, das den ersten Chip 102, den zweiten Chip 104 (und optional weitere Chips) und die elektrisch leitende Struktur 108 zumindest teilweise einkapselt. Das Einkapselungsmaterial 112 kann einen Chip-Gehäusekörper 220 bilden, aus dem der mindestens eine Kontaktanschluss 224 herausragen kann. Das Einkapselungsmaterial 112 kann ein in der Technik bekanntes elektrisch isolierendes Material enthalten oder daraus bestehen, beispielsweise ein Formmaterial, z.B. ein Polymermaterial. Das Einkapselungsmaterial 112 kann eine geringere Wärmeleitfähigkeit aufweisen als die elektrisch leitende Struktur 108.
  • Mindestens ein Abschnitt der elektrisch leitenden Struktur 108 kann einen Abschnitt 222 einer Außenfläche des Chip-Gehäusekörpers 220 bilden. Anders ausgedrückt kann ein Abschnitt der Kontur des Chip-Gehäusekörpers 220 durch den freiliegenden Abschnitt 222 der elektrisch leitenden Struktur 108 gebildet werden.
  • In verschiedenen Ausführungsformen, wie z.B. der in 2B dargestellten, kann die elektrisch leitende Struktur 108 mindestens einen Abschnitt 222 umfassen, der auf einer ersten Seite der Umgebung ausgesetzt und auf einer zweiten, der ersten Seite gegenüberliegenden Seite von dem Einkapselungsmaterial 112 bedeckt ist.
  • Der erste Chip 102 und der zweite Chip 104 können auf gegenüberliegenden Seiten der elektrisch leitenden Struktur 108 angebracht werden und bilden so beispielsweise einen Stapel. Die beispielhaften Ausführungsformen von 2A bis 2C und von 3A und 3B veranschaulichen eine solche Konfiguration eines Chip-Gehäuses 200. 2A und 2D zeigen eine doppelseitige Kühl-Chip-GehäuseAnordnung, bei der eine Oberfläche sowohl des oberen Clips 106 als auch des Leiterrahmens 110 der Umgebung ausgesetzt ist.
  • In verschiedenen Ausführungsformen, z.B. wenn der erste Chip 102 und der zweite Chip 104 auf gegenüberliegenden Seiten der elektrisch leitenden Struktur 108 montiert sind (aber optional zusätzlich in der unten beschriebenen Side-by-Side-Konfiguration), kann der Abschnitt 222 der elektrisch leitenden Struktur seitlich zwischen dem ersten Chip 102 und einem Umfang des Chip-Gehäuses 200, 400 und/oder zwischen dem zweiten Chip 104 und dem Umfang des Chip-Gehäuses 200, 400 angeordnet sein. Zum Beispiel kann der Abschnitt 222 in einer Draufsicht seitlich in Bezug auf einen oder beide Chips 102, 104 angeordnet sein. In 3A ist das Einkapselungsmaterial 112 weggelassen, um die relativen Positionen der Chips 102, 104, der elektrisch leitenden Struktur 108, einer oberen Kontaktstruktur 106 (z.B. eines oberen Clips) usw. zu zeigen, aber in Kombination mit der Querschnittsansicht von 3B, die das Einkapselungsmaterial 112 enthält, ist die Anordnung des Abschnitts 222, der seitlich vom ersten Chip 102 versetzt ist (und den zweiten Chip 104 teilweise überlappt), in der Draufsicht deutlich.
  • In verschiedenen Ausführungsformen kann der Abschnitt 222 auf mehr als einer Seite des ersten Chips 102 und/oder des zweiten Chips 104 in seitlicher Richtung angeordnet sein. Eine entsprechende beispielhafte Ausführungsform ist in 2C dargestellt, in der der Abschnitt 222 auf zwei gegenüberliegenden Seiten des ersten Chips 102 und des zweiten Chips 104 in seitlicher Richtung angeordnet ist.
  • Eine ähnliche Anordnung kann in verschiedenen Ausführungsformen für ein Chip-Gehäuse 200 geeignet sein, das mehr als zwei Chips enthalten kann. In einer gestapelten Konfiguration, bei der ein dritter Chip zwischen dem ersten Chip 102 und dem zweiten Chip 104 angeordnet ist, kann die elektrisch leitende Struktur 108 beispielsweise zwischen dem ersten Chip 102 und dem mittleren Chip angeordnet sein und auf einer lateralen Seite des ersten Chips 102 freiliegen, und eine weitere elektrisch leitende Struktur kann beispielsweise zwischen dem zweiten Chip 104 und dem dritten Chip angeordnet sein und ihren freiliegenden Abschnitt 222 auf einer anderen, z.B. gegenüberliegenden, lateralen Seite des ersten Chips 102 haben.
  • In verschiedenen Ausführungsformen, wie z.B. in 4A und 4B, können der erste Chip 102 und der zweite Chip 104 auf der gleichen Seite der elektrisch leitenden Struktur 108 befestigt sein. Die beispielhafte Ausführungsform des Chip-Gehäuses 400 von 4A zeigt eine solche Konfiguration. Der Abschnitt 222 der elektrisch leitenden Struktur 108 kann in einem solchen Fall seitlich zwischen dem ersten Chip 102 und dem zweiten Chip 104 angeordnet sein. Bei Chip-Gehäusen mit mehr als zwei Chips können die Chips in einer Reihe, in einer Matrixkonfiguration oder in einer anderen geeigneten Konfiguration angeordnet sein, und der Abschnitt 222 kann als einzelner Abschnitt oder als mehrere Unterabschnitte zwischen entsprechenden Chip-Paaren angeordnet sein.
  • In verschiedenen Ausführungsformen können die gestapelte Konfiguration und die Side-by-Side-Konfiguration kombiniert werden, wobei der erste Chip und der zweite Chip auf der ersten Seite der elektrisch leitenden Struktur 108 angeordnet sind, mit dem Abschnitt zwischen ihnen und mindestens einem weiteren Chip, der auf der gegenüberliegenden Seite der elektrisch leitenden Struktur 108 angeordnet ist, und einem weiteren Abschnitt zwischen mindestens einem der Chips und einem seitlichen Umfang des Chip-Gehäusekörpers 222, oder, wie man es anders ausdrücken könnte, seitlich von mindestens einem der Chips (z.B. dem oberen Chip 102) in einer Draufsicht versetzt. Eine beispielhafte Ausführungsform mit einer doppelseitigen Kühlanordnung ist in 4B dargestellt. In diesem Beispiel sind der erste Chip 102 und der zweite Chip 104, die auf einer Oberseite der elektrisch leitenden Struktur 108 montiert sind, mit freiliegenden oberen Clips 106 verbunden, während der dritte Chip 402 und der vierte Chip 404, die auf einer unteren, gegenüberliegenden Seite der elektrisch leitenden Struktur 108 montiert sind, mit einem Leiterrahmen mit einer freiliegenden Wärmeabgabefläche verbunden sind.
  • Beide Ausführungsformen, die gestapelte Konfiguration und die Nebeneinander-Liegend-Konfiguration, können ein Chip-Gehäuse 200, 400 mit einer abgestuften Kontur bereitstellen, mit anderen Worten mit einer zusätzlichen Stufe im Vergleich zu einem Chip-Gehäuse 100, 101 des Standes der Technik. Auf der abgestuften Ebene kann der Abschnitt 222 als zusätzliche Kühlfläche freigelegt sein.
  • Die Chip-Gehäuse 200, 400 verschiedener Ausführungsformen können eine erhöhte Kühleffizienz aufweisen.
  • Dies kann durch einen Vergleich des Chip-Gehäuses 100 von 1A und des Chip-Gehäuses 200 von 3A und 3B in Bezug auf ihre Kühleffizienz in Bezug auf die im ersten (oberen) Chip 102 erzeugte Wärme veranschaulicht werden: Beide Chip-Gehäuse 100, 200 können einen oberen Clip 106 als Kühlpfad enthalten. So kann in beiden Fällen Wärme vom ersten Chip 102 über den oberen Clip 106 an die Umgebung abgegeben werden. Der Kühlpfad durch die Unterseite des ersten Chips 102 unterscheidet sich jedoch in den beiden Fällen: Während bei dem Chip-Gehäuse 100 des Standes der Technik ein Hauptkühlpfad vom ersten Chip 102 zum mittleren Clip 108 zum zweiten (unteren) Chip 104 zum Leiterrahmen 110 zur Umgebung führen kann, bietet das Chip-Gehäuse 200 verschiedener Ausführungsformen einen zusätzlichen Kühlpfad vom ersten Chip 102 zum mittleren Clip 108 zur Umgebung. Der wesentlich kürzere thermische Pfad im Chip-Gehäuse 200 erhöht die Kühleffizienz. Gleiche Überlegungen gelten für das Chip-Gehäuse 400 und weitere Ausführungsformen.
  • In verschiedenen Ausführungsformen kann der Abschnitt 222 so konfiguriert sein, dass er direkt mit einem Kühlfluid, z.B. Luft oder einer Flüssigkeit, z.B. Wasser, in Kontakt kommt.
  • In verschiedenen Ausführungsformen kann ein Chipsystem 500 gebildet werden.
  • 5 zeigt eine schematische Querschnittsansicht eines Chipsystems 500 gemäß verschiedenen Ausführungsformen.
  • Das Chipsystem 500 kann ein Chip-Gehäuse 200, 400 gemäß einer der oben beschriebenen Ausführungsformen (in 5 wird ein Chip-Gehäuse 200 verwendet) und eine Wärmesenke 550 umfassen, der den Abschnitt 222 der elektrisch leitenden Struktur 108 thermisch kontaktiert.
  • Die Wärmesenke 550 kann im Wesentlichen so konfiguriert und angebracht werden, wie es in der Technik bekannt ist. Beispielsweise kann die Wärmesenke 550 eine hohe Wärmeleitfähigkeit aufweisen (z.B. höher als die Wärmeleitfähigkeit des Einkapselungsmaterial s 112 und optional höher als die elektrisch leitende Struktur 108) und/oder die Wärmesenke 550 kann ein hohes Verhältnis von Oberfläche zu Volumen aufweisen, beispielsweise durch Einbeziehung von Rippen oder ähnlichen Strukturen. Die Wärmesenke 550 kann zum Beispiel mit einem thermischen Schnittstellenmaterial 552 an dem Abschnitt 222 befestigt werden. Die Wärmesenke 550 kann so konfiguriert sein, dass er der Umgebung ausgesetzt ist, z.B. um mit einem Kühlfluid, z.B. Luft oder einer Flüssigkeit, in Kontakt zu kommen.
  • Das Chip-Gehäuse 200, 400 kann weitere Kühlstrukturen enthalten, die an äußeren Bereichen des Chip-Gehäusekörpers 222 freiliegen können, zum Beispiel an einer Oberseite des Chip-Gehäuses 200, 400 (siehe zum Beispiel 2A bis 2D, 3A bis 3B und 4A bis 4B, in denen ein oberer Clip 106 freiliegt) und/oder an einer Unterseite des Chip-Gehäuses 200, 400 (siehe zum Beispiel 2A, 2D, 3A und 3B, in denen ein Leiterrahmen 110 an der Unterseite des Chip-Gehäuses 200 freiliegt).
  • In einem Fall, in dem zwei oder mehr Stufen des Chip-Gehäuses 200, 400 Kühlflächen umfassen, kann die Wärmesenke 550 des Chip-Systems 500 als gestufte Wärmesenke 550 (siehe 5) oder beispielsweise als zweiteiliger Wärmesenke 550 konfiguriert sein.
  • 6 zeigt ein Flussdiagramm 600 eines Verfahrens zur Herstellung eines Chip-Gehäuses gemäß verschiedenen Ausführungsformen.
  • Das Verfahren kann das Montieren eines ersten Chips und eines zweiten Chips an einer elektrisch leitenden Struktur (in 610), das zumindest teilweise Einkapseln des ersten Chips, des zweiten Chips und der elektrisch leitenden Struktur, wodurch ein Chip-Gehäusekörper gebildet wird, aus dem mindestens ein Kontaktanschluss herausragt (in 620), und das Konfigurieren mindestens eines Abschnitts der elektrisch leitenden Struktur als einen Abschnitt einer Außenfläche des Chip-Gehäusekörpers (in 630) umfassen.
  • 7 zeigt ein Flussdiagramm 700 eines Verfahrens zur Herstellung eines Chip-Gehäuses gemäß verschiedenen Ausführungsformen.
  • Das Verfahren kann das Montieren eines ersten Chips und eines zweiten Chips an einer elektrisch leitenden Struktur (in 710), das zumindest teilweise Einkapseln des ersten Chips, des zweiten Chips und der elektrisch leitenden Struktur (in 720) und das Aussetzen mindestens eines Abschnitts der elektrisch leitenden Struktur auf einer ersten Seite an die Umgebung umfassen, wobei der mindestens eine Abschnitt auf einer zweiten, der ersten Seite gegenüberliegenden Seite durch das Einkapselungsmaterial abgedeckt ist (in 730).
  • Während der größte Teil der Chip-Verarbeitung und -Häusung als normale Front-End- und Back-End-Prozesse konfiguriert sein kann, d.h. die Verwendung etablierter Prozesse ermöglicht, kann der Abschnitt 222 der elektrisch leitenden Struktur 108 durch Methoden wie Film-Assist-Molding-Verfahren freigelegt werden. Mit anderen Worten, ein spezifisch geformter Hohlraum kann für die selektive Verkapselung der Anordnung einschließlich der elektrisch leitenden Struktur 108, des ersten Chips 102 und des zweiten Chips 104 verwendet werden. Eine Folie, die in Kontakt mit dem Abschnitt 222 angeordnet ist (z.B. als filmunterstütztes Formverfahren), verhindert, dass dieser Abschnitt während des Formverfahrens eingekapselt wird. In anderen Ausführungsformen kann die gesamte elektrisch leitende Struktur 108 durch einen Formgebungsprozess verkapselt werden, wobei ein Teil des Einkapselungsmaterials 112 anschließend entfernt wird (z.B. durch Laserablation), so dass der Abschnitt 222 der elektrisch leitenden Struktur 108 freigelegt wird.
  • 8 zeigt ein Flussdiagramm 800 eines Verfahrens zur Herstellung eines Chipsystems gemäß verschiedenen Ausführungsformen.
  • Das Verfahren kann das Bilden eines Chip-Gehäuses gemäß den oben beschriebenen Ausführungsformen (in 810) und das thermische Kontaktieren einer Wärmesenke mit dem Abschnitt der elektrisch leitenden Struktur (in 820) umfassen.
  • Das Bilden des Chip-Gehäuses kann in verschiedenen Ausführungsformen das Montieren eines ersten Chips und eines zweiten Chips an einer elektrisch leitenden Struktur, das zumindest teilweise Einkapseln des ersten Chips, des zweiten Chips und der elektrisch leitenden Struktur, wodurch ein Chip-Gehäusekörper gebildet wird, aus dem mindestens ein Kontaktanschluss herausragt, und das Konfigurieren mindestens eines Abschnitts der elektrisch leitenden Struktur als Abschnitt einer Außenfläche des Chip-Gehäusekörpers umfassen.
  • Das Bilden des Chip-Gehäuses kann in verschiedenen Ausführungsformen das Montieren eines ersten Chips und eines zweiten Chips an einer elektrisch leitenden Struktur, das zumindest teilweise Einkapseln des ersten Chips, des zweiten Chips und der elektrisch leitenden Struktur und das Aussetzen mindestens eines Abschnitts der elektrisch leitenden Struktur der Umgebung auf einer ersten Seite umfassen, wobei der mindestens eine Abschnitt durch das Einkapselungsmaterial auf einer zweiten Seite, die der ersten Seite gegenüber liegt, abgedeckt ist.
  • Das thermische Kontaktieren der Wärmesenke mit dem Abschnitt kann beispielsweise das Anbringen eines Materials für die thermische Schnittstelle auf dem Abschnitt und das Anbringen der Wärmesenke in Kontakt mit dem Material für die thermische Schnittstelle umfassen, z.B. das Drücken der Wärmesenke auf das Material für die thermische Schnittstelle.
  • Im Folgenden werden verschiedene Beispiele erläutert:
    • Beispiel 1 ist ein Chip-Gehäuse. Das Chip-Gehäuse kann einen ersten Chip, einen zweiten Chip, eine elektrisch leitende Struktur, an der der erste Chip und der zweite Chip befestigt sind, mindestens einen Kontaktanschluss zum elektrischen Kontaktieren des ersten Chips und/oder des zweiten Chips und Einkapselungsmaterial, das den ersten Chip, den zweiten Chip und die elektrisch leitende Struktur zumindest teilweise einkapselt, umfassen, wobei das Einkapselungsmaterial einen Chip-Gehäusekörper bildet, aus dem der mindestens eine Kontaktanschluss herausragt, wobei mindestens ein Abschnitt der elektrisch leitenden Struktur einen Abschnitt einer Außenfläche des Chip-Gehäusekörpers bildet.
    • In Beispiel 2 kann der Gegenstand von Beispiel 1 optional beinhalten, dass mindestens ein Abschnitt der Umgebung ausgesetzt ist (oder so konfiguriert ist, dass er von einer Wärmesenke kontaktiert wird).
    • In Beispiel 3 kann der Gegenstand von Beispiel 1 oder 2 optional beinhalten, dass die elektrisch leitende Struktur außerdem einen zweiten Abschnitt umfasst, der von dem Einkapselungsmaterial bedeckt ist.
    • In Beispiel 4 kann der Gegenstand eines der Beispiele 1 bis 3 optional beinhalten, dass der erste Chip und der zweite Chip auf gegenüberliegenden Seiten der elektrisch leitenden Struktur angebracht sind.
    • In Beispiel 5 kann der Gegenstand von Beispiel 4 optional beinhalten, dass der erste Chip und der zweite Chip einen Stapel bilden.
    • In Beispiel 6 kann der Gegenstand eines der Beispiele 1 bis 5 optional beinhalten, dass der Abschnitt der elektrisch leitenden Struktur seitlich zwischen dem ersten Chip und einem Umfang des Chip-Gehäuses und/oder zwischen dem zweiten Chip und dem Umfang des Chip-Gehäuses angeordnet ist.
    • In Beispiel 7 kann der Gegenstand von Beispiel 1 oder 2 optional beinhalten, dass der erste Chip und der zweite Chip auf der gleichen Seite der elektrisch leitenden Struktur angebracht sind.
    • In Beispiel 8 kann der Gegenstand eines der Beispiele 1 bis 3 optional beinhalten, dass der Abschnitt der elektrisch leitenden Struktur seitlich zwischen dem ersten Chip und dem zweiten Chip angeordnet ist.
    • In Beispiel 9 kann der Gegenstand aus einem der Beispiele 1 bis 8 optional beinhalten, dass die elektrisch leitende Struktur ein Clip ist.
    • In Beispiel 10 kann der Gegenstand eines der Beispiele 1 bis 9 optional zusätzlich eine zweite elektrisch leitende Struktur enthalten, die an dem ersten Chip gegenüber der elektrisch leitenden Struktur angebracht ist.
    • In Beispiel 11 kann der Gegenstand von Beispiel 10 optional beinhalten, dass eine Seite der zweiten elektrisch leitenden Struktur, die dem ersten Chip gegenüberliegt, der Umgebung ausgesetzt ist.
    • In Beispiel 12 kann der Gegenstand von Beispiel 10 oder 11 optional beinhalten, dass die zweite elektrisch leitende Struktur ein Clip oder ein Leiterrahmen ist.
    • In Beispiel 13 kann der Gegenstand eines der Beispiele 10 bis 12 optional weiterhin eine dritte elektrisch leitende Struktur umfassen, die an dem zweiten Chip gegenüber der elektrisch leitenden Struktur angebracht ist, wobei eine Seite der dritten elektrisch leitenden Struktur gegenüber dem zweiten Chip der Umgebung ausgesetzt ist.
    • In Beispiel 14 kann der Gegenstand von einem der Beispiele 1 bis 13 optional beinhalten, dass der erste Chip und/oder der zweite Chip Leistungschips sind.
    • Beispiel 15 ist ein Chipsystem. Das Chipsystem kann ein Chip-Gehäuse nach einem der Beispiele 1 bis 14 und eine Wärmesenke umfassen, der den Abschnitt der elektrisch leitenden Struktur thermisch kontaktiert.
    • Beispiel 16 ist ein Verfahren zur Herstellung eines Chip-Gehäuses. Das Verfahren kann das Montieren eines ersten Chips und eines zweiten Chips an einer elektrisch leitenden Struktur, das zumindest teilweise Einkapseln des ersten Chips, des zweiten Chips und der elektrisch leitenden Struktur, wodurch ein Chip-Gehäusekörper gebildet wird, aus dem mindestens ein Kontaktanschluss herausragt, und das Konfigurieren mindestens eines Abschnitts der elektrisch leitenden Struktur als Abschnitt einer Außenfläche des Chip-Gehäusekörpers umfassen.
    • In Beispiel 17 kann der Gegenstand von Beispiel 16 optional weiter beinhalten, dass das Konfigurieren von mindestens einem Abschnitt der elektrisch leitenden Struktur als ein Abschnitt einer äußeren Oberfläche des Chip-Gehäusekörpers beinhaltet, dass mindestens ein Abschnitt der elektrisch leitenden Struktur der Umgebung ausgesetzt wird.
    • In Beispiel 18 kann der Gegenstand von Beispiel 16 oder 17 optional beinhalten, dass die elektrisch leitende Struktur außerdem einen zweiten Abschnitt umfasst, der von dem Einkapselungsmaterial bedeckt ist
    • In Beispiel 19 kann der Gegenstand eines der Beispiele 16 bis 18 optional beinhalten, dass der erste Chip und der zweite Chip auf gegenüberliegenden Seiten der elektrisch leitfähigen Struktur angebracht sind.
    • In Beispiel 20 kann der Gegenstand von Beispiel 19 optional beinhalten, dass der erste Chip und der zweite Chip einen Stapel bilden.
    • In Beispiel 21 kann der Gegenstand eines der Beispiele 16 bis 20 optional beinhalten, dass der Abschnitt der elektrisch leitenden Struktur seitlich zwischen dem ersten Chip und einem Umfang des Chip-Gehäuses und/oder zwischen dem zweiten Chip und dem Umfang des Chip-Gehäuses angeordnet ist.
    • In Beispiel 22 kann der Gegenstand der Beispiele 16 bis 18 optional beinhalten, dass der erste Chip und der zweite Chip auf der gleichen Seite der elektrisch leitenden Struktur angebracht sind.
    • In Beispiel 23 kann der Gegenstand von Beispiel 22 optional beinhalten, dass der Abschnitt der elektrisch leitenden Struktur seitlich zwischen dem ersten Chip und dem zweiten Chip angeordnet ist.
    • In Beispiel 24 kann der Gegenstand von Beispiel 16 optional beinhalten, dass das Konfigurieren des mindestens einen Abschnitts der elektrisch leitenden Struktur als ein Abschnitt einer äußeren Oberfläche des Chip-Gehäusekörpers das Freilegen des Abschnitts durch einen Schleifprozess und/oder durch einen Laserabtragungsprozess beinhaltet.
    • In Beispiel 25 kann der Gegenstand von Beispiel 17 optional beinhalten, dass das Aussetzen des mindestens einen Abschnitts der elektrisch leitenden Struktur an die Umgebung das Aussetzen des Abschnitts durch einen Schleifprozess und/oder durch einen Laserabtragungsprozess beinhaltet.
    • In Beispiel 26 kann der Gegenstand eines der Beispiele 16 bis 25 optional beinhalten, dass die elektrisch leitende Struktur ein Clip ist.
    • In Beispiel 27 kann der Gegenstand eines der Beispiele 16 bis 26 optional auch das Anbringen einer zweiten elektrisch leitenden Struktur an dem ersten Chip gegenüber der elektrisch leitenden Struktur umfassen.
    • In Beispiel 28 kann der Gegenstand von Beispiel 27 optional auch beinhalten, dass eine Seite der zweiten elektrisch leitenden Struktur gegenüber dem ersten Chip der Umgebung ausgesetzt wird.
    • In Beispiel 29 kann der Gegenstand von Beispiel 27 oder 28 optional beinhalten, dass die zweite elektrisch leitende Struktur ein Clip oder ein Leiterrahmen ist.
    • In Beispiel 30 kann der Gegenstand eines der Beispiele 27 bis 29 optional ferner das Anbringen einer dritten elektrisch leitenden Struktur an dem zweiten Chip gegenüber der elektrisch leitenden Struktur und das Aussetzen einer Seite der dritten elektrisch leitenden Struktur gegenüber dem zweiten Chip gegenüber der Umgebung umfassen.
    • In Beispiel 31 kann der Gegenstand eines der Beispiele 16 bis 30 optional beinhalten, dass der erste Chip und/oder der zweite Chip Leistungschips sind.
    • Beispiel 32 ist ein Verfahren zur Herstellung eines Chipsystems. Das Verfahren kann das Bilden eines Chip-Gehäuses gemäß einem der Beispiele 16 bis 31 und das thermische Kontaktieren einer Wärmesenke mit dem Abschnitt der elektrisch leitenden Struktur umfassen.
  • Obwohl die Erfindung insbesondere unter Bezugnahme auf bestimmte Ausführungsformen gezeigt und beschrieben wurde, sollte der Fachmann verstehen, dass verschiedene Änderungen in Form und Detail darin vorgenommen werden können, ohne vom Geist und Umfang der Erfindung, wie er durch die beigefügten Ansprüche definiert ist, abzuweichen. Der Umfang der Erfindung ist daher durch die beigefügten Ansprüche angegeben, und alle Änderungen, die in den Bedeutungs- und Äquivalenzbereich der Ansprüche fallen, sollen daher einbezogen werden.

Claims (32)

  1. Ein Chip-Gehäuse, aufweisend: einen ersten Chip; einen zweiten Chip; eine elektrisch leitende Struktur, an der der erste Chip und der zweite Chip befestigt sind; mindestens einen Kontaktanschluss zur elektrischen Kontaktierung des ersten Chips und/oder des zweiten Chips; Einkapselungsmaterial, das den ersten Chip, den zweiten Chip und die elektrisch leitende Struktur zumindest teilweise einkapselt, wobei das Einkapselungsmaterial einen Chip-Gehäusekörper bildet, aus dem der mindestens eine Kontaktanschluss herausragt; wobei mindestens ein Abschnitt der elektrisch leitenden Struktur einen Abschnitt einer Außenfläche des Chip-Gehäuse-Körpers bildet.
  2. Das Chip-Gehäuse nach Anspruch 1, wobei der Abschnitt der elektrisch leitenden Struktur der Umgebung ausgesetzt ist.
  3. Das Chip-Gehäuse nach Anspruch 1 oder 2, wobei die elektrisch leitende Struktur ferner einen zweiten Abschnitt umfasst, der von dem Einkapselungsmaterial bedeckt ist.
  4. Das Chip-Gehäuse nach einem der Ansprüche 1 bis 3, wobei der erste Chip und der zweite Chip auf gegenüberliegenden Seiten der elektrisch leitenden Struktur angebracht sind.
  5. Das Chip-Gehäuse nach Anspruch 4, wobei der erste Chip und der zweite Chip einen Stapel bilden.
  6. Das Chip-Gehäuse nach einem der Ansprüche 1 bis 5, wobei der Abschnitt der elektrisch leitenden Struktur seitlich zwischen dem ersten Chip und einem Umfang des Chip-Gehäuses und/oder zwischen dem zweiten Chip und dem Umfang des Chip-Gehäuses angeordnet ist.
  7. Das Chip-Gehäuse nach einem der Ansprüche 1 bis 3, wobei der erste Chip und der zweite Chip auf der gleichen Seite der elektrisch leitenden Struktur angebracht sind.
  8. Das Chip-Gehäuse nach Anspruch 7, wobei der Abschnitt der elektrisch leitenden Struktur seitlich zwischen dem ersten Chip und dem zweiten Chip angeordnet ist.
  9. Das Chip-Gehäuse nach einem der Ansprüche 1 bis 8, wobei die elektrisch leitende Struktur ein Clip ist.
  10. Das Chip-Gehäuse nach einem der Ansprüche 1 bis 9, ferner aufweisend: eine zweite elektrisch leitende Struktur, die an dem ersten Chip gegenüber der elektrisch leitenden Struktur angebracht ist.
  11. Das Chip-Gehäuse nach Anspruch 9, wobei eine dem ersten Chip gegenüberliegende Seite der zweiten elektrisch leitenden Struktur der Umgebung ausgesetzt ist.
  12. Das Chip-Gehäuse nach Anspruch 10 oder 11, wobei die zweite elektrisch leitende Struktur ein Clip oder ein Leiterrahmen ist.
  13. Das Chip-Gehäuse nach einem der Ansprüche 10 bis 12, ferner aufweisend: eine dritte elektrisch leitende Struktur, die an dem zweiten Chip gegenüber der elektrisch leitenden Struktur angebracht ist, wobei eine Seite der dritten elektrisch leitenden Struktur gegenüber dem zweiten Chip der Umgebung ausgesetzt ist.
  14. Das Chip-Gehäuse nach einem der Ansprüche 1 bis 13, wobei der erste Chip und/oder der zweite Chip Leistungschips sind.
  15. Ein Chipsystem, aufweisend: ein Chip-Gehäuse nach einem der Ansprüche 1 bis 14; und eine Wärmesenke, die den Abschnitt der elektrisch leitenden Struktur thermisch kontaktiert.
  16. Verfahren zur Herstellung eines Chip-Gehäuses, das Verfahren aufweisend: Montieren eines ersten Chips und eines zweiten Chips an einer elektrisch leitenden Struktur; zumindest teilweises Einkapseln des ersten Chips, des zweiten Chips und der elektrisch leitenden Struktur, wodurch ein Chip-Gehäusekörper gebildet wird, aus dem mindestens ein Kontaktanschluss herausragt; und Konfigurieren mindestens eines Abschnitts der elektrisch leitenden Struktur als Abschnitt einer Außenfläche des Chip-Gehäusekörpers.
  17. Das Verfahren nach Anspruch 14, wobei das Konfigurieren mindestens eines Abschnitts der elektrisch leitenden Struktur als ein Abschnitt einer Außenfläche des Chip-Gehäusekörpers das Aussetzen des mindestens einen Abschnitts an die Umgebung umfasst.
  18. Das Verfahren nach Anspruch 16 oder 17, wobei die elektrisch leitende Struktur ferner einen zweiten Abschnitt umfasst, der von dem Einkapselungsmaterial bedeckt ist.
  19. Das Verfahren nach einem der Ansprüche 16 bis 18, wobei der erste Chip und der zweite Chip auf gegenüberliegenden Seiten der elektrisch leitenden Struktur angebracht sind.
  20. Das Verfahren nach Anspruch 19, wobei der erste Chip und der zweite Chip einen Stapel bilden.
  21. Das Verfahren nach einem der Ansprüche 16 bis 20, wobei der Abschnitt der elektrisch leitenden Struktur seitlich zwischen dem ersten Chip und einem Umfang des Chip-Gehäuses und/oder zwischen dem zweiten Chip und dem Umfang des Chip-Gehäuses angeordnet wird.
  22. Verfahren nach einem der Ansprüche 16 bis 18, wobei der erste Chip und der zweite Chip auf der gleichen Seite der elektrisch leitenden Struktur angebracht werden.
  23. Das Verfahren nach Anspruch 22, wobei der Abschnitt der elektrisch leitfähigen Struktur seitlich zwischen dem ersten Chip und dem zweiten Chip angeordnet wird.
  24. Das Verfahren nach einem der Ansprüche 16 bis 23, wobei das Konfigurieren des mindestens einen Abschnitts der elektrisch leitenden Struktur als ein Abschnitt einer Außenfläche des Chip-Gehäusekörpers das Freilegen des Abschnitts durch einen Schleifprozess und/oder durch einen Laserabtragungsprozess umfasst.
  25. Das Verfahren nach Anspruch 17, wobei das Aussetzen des mindestens einen Abschnitts der elektrisch leitenden Struktur an die Umgebung das Aussetzen des Abschnitts durch einen Schleifprozess und/oder durch einen Laserabtragungsprozess umfasst.
  26. Das Verfahren nach einem der Ansprüche 16 bis 25, wobei die elektrisch leitende Struktur ein Clip ist.
  27. Das Verfahren nach einem der Ansprüche 16 bis 26, ferner aufweisend: Anbringen einer zweiten elektrisch leitenden Struktur an dem ersten Chip gegenüber der elektrisch leitenden Struktur.
  28. Das Verfahren nach Anspruch 27, ferner aufweisend: Aussetzen einer dem ersten Chip gegenüberliegenden Seite der zweiten elektrisch leitenden Struktur gegenüber der Umgebung.
  29. Das Verfahren nach Anspruch 27 oder 28, wobei die zweite elektrisch leitende Struktur ein Clip oder ein Leiterrahmen ist.
  30. Das Verfahren nach einem der Ansprüche 27 bis 29, ferner aufweisend: Anbringen einer dritten elektrisch leitenden Struktur an dem zweiten Chip gegenüber der elektrisch leitenden Struktur; und Aussetzen einer dem zweiten Chip gegenüberliegenden Seite der dritten elektrisch leitenden Struktur der Umgebung.
  31. Das Verfahren nach einem der Ansprüche 16 bis 30, wobei der erste Chip und/oder der zweite Chip Leistungschips sind.
  32. Verfahren zur Herstellung eines Chipsystems, das Verfahren aufweisend: Herstellen eines Chip-Gehäuses nach einem der Ansprüche 16 bis 31; und thermisches Kontaktieren einer Wärmesenke mit dem Abschnitt der elektrisch leitenden Struktur.
DE102022122823.1A 2022-09-08 2022-09-08 Chip-gehäuse, chip-system, verfahren zur herstellung eines chip-gehäuses und verfahren zur herstellung eines chipsystems Pending DE102022122823A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102022122823.1A DE102022122823A1 (de) 2022-09-08 2022-09-08 Chip-gehäuse, chip-system, verfahren zur herstellung eines chip-gehäuses und verfahren zur herstellung eines chipsystems
US18/453,475 US20240087992A1 (en) 2022-09-08 2023-08-22 Chip package, chip system, method of forming a chip package, and method of forming a chip system
CN202311153071.0A CN117673071A (zh) 2022-09-08 2023-09-07 芯片封装、芯片系统、芯片封装及芯片系统的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022122823.1A DE102022122823A1 (de) 2022-09-08 2022-09-08 Chip-gehäuse, chip-system, verfahren zur herstellung eines chip-gehäuses und verfahren zur herstellung eines chipsystems

Publications (1)

Publication Number Publication Date
DE102022122823A1 true DE102022122823A1 (de) 2024-03-14

Family

ID=90054732

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022122823.1A Pending DE102022122823A1 (de) 2022-09-08 2022-09-08 Chip-gehäuse, chip-system, verfahren zur herstellung eines chip-gehäuses und verfahren zur herstellung eines chipsystems

Country Status (3)

Country Link
US (1) US20240087992A1 (de)
CN (1) CN117673071A (de)
DE (1) DE102022122823A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150179626A1 (en) 2013-07-31 2015-06-25 Alpha And Omega Semiconductor Incorporated Method of making stacked multi-chip packaging structure
US20170317015A1 (en) 2016-04-29 2017-11-02 Delta Electronics, Inc. Power module package having patterned insulation metal substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150179626A1 (en) 2013-07-31 2015-06-25 Alpha And Omega Semiconductor Incorporated Method of making stacked multi-chip packaging structure
US20170317015A1 (en) 2016-04-29 2017-11-02 Delta Electronics, Inc. Power module package having patterned insulation metal substrate

Also Published As

Publication number Publication date
US20240087992A1 (en) 2024-03-14
CN117673071A (zh) 2024-03-08

Similar Documents

Publication Publication Date Title
DE69325749T2 (de) Gestapelte Mehrchip-Module und Verfahren zur Herstellung
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102007019809B4 (de) Gehäuste Schaltung mit einem wärmeableitenden Leitungsrahmen und Verfahren zum Häusen einer integrierten Schaltung
DE102006008632B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE102006047989B4 (de) Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung
DE102009055648B4 (de) Leistungshalbleitermodul
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE112008001657T5 (de) Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102008035911A1 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE102020000169A1 (de) Leistungshalbleitervorrichtungsgehäuse
DE102004041088B4 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE102013114938A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102011053519A1 (de) Elektronisches Bauelement
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung
DE102014117523A1 (de) Elektronische Vorrichtung
DE102020109692A1 (de) Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips
DE102017101185B4 (de) Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
DE102018201013A1 (de) Halbleiter-package mit kühlkörper und nietfreiem die-befestigungsbereich
DE102021005969A1 (de) Leadframe-gehäuse mit einstellbarem clip
DE102010016798B4 (de) Halbleiterchip-Package
DE112018005048T5 (de) Chip mit integrierter schaltung (ic), der zwischen einem offset-leiterrahmen-chip-befestigungspad und einem diskreten chip-befestigungspad befestigt ist
DE102022122823A1 (de) Chip-gehäuse, chip-system, verfahren zur herstellung eines chip-gehäuses und verfahren zur herstellung eines chipsystems

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed