DE102021127297A1

DE102021127297A1 - Modularer sequenzierer für radaranwendungen

Info

Publication number: DE102021127297A1
Application number: DE102021127297.1A
Authority: DE
Inventors: Rainer FINDENIG; Bernhard GRESLEHNER-NIMMERVOLL
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2020-10-21
Filing date: 2021-10-21
Publication date: 2022-04-21
Also published as: US20220120852A1; CN114385526A; US12000952B2

Abstract

Eine Radarvorrichtung kann einen Speicher umfassen, um ein Programm zu speichern, das dem Betreiben der Radarvorrichtung zugeordnet ist. Die Radarvorrichtung kann einen Decodierer umfassen, um das Programm aus dem Speicher zu lesen und einen Steuerwert und einen Zeitstempel basierend zumindest teilweise auf dem Programm zu erzeugen. Der Steuerwert kann ein Wert sein, der als eine Eingabe an eine Komponente der Radarvorrichtung zu einer durch den Zeitstempel angegebenen Zeit bereitzustellen ist. Die Radarvorrichtung kann einen First-In-First-Out-, FIFO-, Puffer umfassen, um zumindest den Steuerwert zu speichern und den Steuerwert als die Eingabe an die Komponente der Radarvorrichtung zu der durch den Zeitstempel angegebenen Zeitpunkt bereitzustellen.

Description

HINTERGRUND
Eine Radaranwendung, wie z. B. eine frequenzmodulierte Dauerstrich- (FMCW-; frequencymodulated continuous-wave) Anwendung für Kraftfahrzeuge, kann auf dem Übertragen von Frequenzsweeps (auch als Frequenzrampen bezeichnet) beruhen, wobei eine gegebene Frequenzrampe durch eine Startfrequenz, eine Stoppfrequenz und eine Dauer (z. B. eine Zeitperiode, in der sich die Frequenz ändert) definiert ist. Im Betrieb werden mehrere Frequenzrampen verkettet und wiederholt, um ein so genanntes Frequenzrampenszenario für den Einsatz in der Radaranwendung zu bilden. Zusätzlich zu der Erzeugung von Frequenzrampen ist es erforderlich, dass andere On- und Off-Chip-Funktionen (z. B. Sendekanäle, Analog-zu-DigitalWandler (ADCs; analog-to-digital converters), Überwachungskomponenten, Leistungsverstärker oder Ähnliches) sowie Werteinstellungen (z.B. Tief- und Hochpass-Eckfrequenz) synchron zu den Frequenzrampen gesteuert werden.
ZUSAMMENFASSUNG
Es kann ein Bedarf bestehen zum Bereitstellen eines verbesserten Konzepts für eine Radarvorrichtung, ein Verfahren und ein System.
Ein solcher Bedarf kann durch den Gegenstand eines der Ansprüche erfüllt werden.
Bei einigen Implementierungen umfasst eine Radarvorrichtung einen Speicher, um ein Programm zu speichern, das dem Betreiben der Radarvorrichtung zugeordnet ist; einen Decodierer (z. B. implementiert in Hardware und/oder in Software), um das Programm aus dem Speicher zu lesen und einen Steuerwert und einen Zeitstempel basierend zumindest teilweise auf dem Programm zu erzeugen, wobei der Steuerwert ein Wert ist, der als eine Eingabe an eine Komponente der Radarvorrichtung zu einer durch den Zeitstempel angegebenen Zeit bereitzustellen ist; und einen First-In-First-Out-, FIFO-, Puffer, um zumindest den Steuerwert zu speichern, und den Steuerwert als die Eingabe an die Komponente der Radarvorrichtung zu der durch den Zeitstempel angegebenen Zeit bereitzustellen.
Bei einigen Implementierungen umfasst ein Verfahren Lesen eines Programms aus einem Speicher einer Radarvorrichtung, Erzeugen eines Steuerwertes und eines Zeitstempels basierend zumindest teilweise auf dem Programm, wobei der Steuerwert ein Wert ist, der als eine Eingabe an eine Komponente der Radarvorrichtung zu einer durch den Zeitstempel angegebenen Zeit bereitzustellen ist; Speichern des Steuerwertes in einem der Komponente zugeordneten FIFO-Puffer; und Bereitstellen des Steuerwertes als die Eingabe an die Komponente zu der durch den Zeitstempel angegebenen Zeit.
Bei einigen Implementierungen umfasst ein System einen Decodierer, um ein Programm zu erhalten, das dem Steuern des Radarbetriebs eines Satzes von Komponenten des Systems zugeordnet ist, und ein Wertepaar basierend zumindest teilweise auf dem Programm zu erzeugen, wobei das Wertepaar einen Steuerwert, der einer Komponente des Satzes von Komponenten zugeordnet ist, und einen Zeitstempel, der dem Steuerwert entspricht, umfasst; und einen FIFO-Puffer, um zu bestimmen, dass eine durch einen dem System zugeordneten, globalen Zeitgeber angegebene Zeit mit der durch den Zeitstempel angegebenen Zeit übereinstimmt, und den Steuerwert an die Komponente basierend auf der Bestimmung, dass die von dem globalen Zeitgeber angegebene Zeit mit der von dem Zeitstempel angegebenen Zeit übereinstimmt, bereitzustellen.
Figurenliste

1A ist ein Diagramm, das ein beispielhaftes Frequenzrampenszenario darstellt.
1B ist ein Diagramm, das eine herkömmliche Implementierung eines monolithischen Sequenzierungsblocks in einer Radarvorrichtung darstellt.
1C zeigt ein Beispiel für eine untere Grenze, die für eine Länge eines Frequenzrampensegments erforderlich ist, wenn die herkömmliche Implementierung des in 1B gezeigten monolithischen Sequenzblocks verwendet wird.
2A-2C sind Diagramme, die einer Radarvorrichtung zugeordnet sind, bei der die Sequenziererfunktionalität zwischen einem Decodierer und einem Satz von First-In-First-Out- (FIFO-) Puffern aufgeteilt ist, wie hier beschrieben.
3A-3H sind Diagramme, die einen beispielhaften Betrieb der in 2A-2C gezeigten Radarvorrichtung darstellen.
4 ist ein Flussdiagramm eines beispielhaften Prozesses, der sich auf den Betrieb der in 2A-2C gezeigten Radarvorrichtung bezieht.

DETAILLIERTE BESCHREIBUNG
Die folgende detaillierte Beschreibung von beispielhaften Implementierungen bezieht sich auf die beiliegenden Zeichnungen. Die gleichen Bezugszeichen in unterschiedlichen Zeichnungen können die gleichen oder ähnliche Elemente identifizieren.
Einige Anwendungen, wie z. B. ein hochentwickeltes Fahrerassistenzsystem (ADAS; advanced driver assistance system), erfordern die Fähigkeit, komplexe Frequenzrampenszenarien zu definieren. Diese komplexen Frequenzrampenszenarien beruhen in der Regel auf der Wiederholung grundlegender Frequenzrampen-Bausteine, wobei Details der Konfiguration der Bausteine in einem bestimmten Segment des Frequenzrampenszenarios geändert wird. 1A ist ein Diagramm, das ein beispielhaftes Frequenzrampenszenario zeigt, in dem drei Frequenzrampensegmente verschiedene Sende- (TX-) Kanäle (z. B. TX1, TX2, TX3) aktivieren, bevor dieselbe Sequenz mit einem Frequenzversatz (z. B. Δƒ₁, Δƒ₂, Δƒ₃) wiederholt wird. Es wird darauf hingewiesen, dass die Ausführung des beispielhaften Frequenzrampenszenarios verschiedene Steuersignale erfordern kann, wie beispielsweise die in dem unteren Abschnitt von 1A gezeigten TX-Freigabesignale (enable signals) (z. B. TX1 en, TX2 en, TX3 en). Es ist erforderlich, dass diese Steuersignale in zyklusgenauer Zeitgebung (z. B. auf einen digitalen Taktzyklus genau) geschaltet werden, sowohl untereinander als auch in Bezug auf die Ausführung der Frequenzrampen.
Üblicherweise wird eine Konfiguration für eine Sequenz von Frequenzrampen, die ein Frequenzrampenszenario bilden (hierin als Sequenzkonfigurationsdaten bezeichnet), in einem oder mehreren Flip-Flops und/oder einem Speicher einer Radarvorrichtung (z. B. einer monolithischen integrierten Millimeterwellenschaltung (MMIC; monolithic millimeter-wave integrated circuit)) gespeichert. Beispielsweise kann eine Konfiguration für einen Satz von Prototyp-Chirps in einem Satz von Flip-Flops der Radarvorrichtung gespeichert werden, und ein zusätzlicher Speicher (z. B. ein weiterer Satz von Flip-Flops, ein Direktzugriffsspeicher (RAM; random access memory) oder Ähnliches) kann Konfigurationen für Deltas zu dem Satz von Prototyp-Chirps speichern, wobei ein Delta einen anderen Chirp definiert, indem es einen Unterschied zu einem aus dem Satz von Prototyp-Chirps angibt. Um die Gesamtkosten des Systems zu reduzieren, wurden speichereffiziente Ansätze für das Speichern solcher Sequenzkonfigurationsdaten verwendet. Diese Ansätze umfassen z. B. Schleifen, indirekte Datenzugriffe und andere Optimierungen, um die Sequenzkonfigurationsdaten so weit wie möglich zu komprimieren. Als Ergebnis dieser Ansätze werden die Sequenzkonfigurationsdaten in einigen Fällen mittels sogenannter „Opcodes“ implementiert, die von einer Einheit in der Radarvorrichtung interpretiert werden können. Solche Opcodes können einen Code umfassen, der zum Beispiel die Ausführung eines Rampensegments mit einer Startfrequenz f, einer Steigung Δƒ und einer Konfiguration c veranlasst, wobei c z. B. Informationen umfassen kann, die einen Satz von zu aktivierenden TX-Kanälen identifizieren. Bei diesem Beispiel könnten die Opcodes ferner einen Code umfassen, der veranlasst, dass die Startfrequenz ƒ für alle nachfolgenden Frequenzrampensegmente versetzt wird, sowie einen Code, der veranlasst, dass ein Satz von anderen Opcodes in einer Schleife ausgeführt wird. Eine Kombination solcher Opcodes ermöglicht es, dass ein Szenario, wie das in 1A Gezeigte, durch die Radarvorrichtung effizient implementiert werden kann.
Einige herkömmliche Implementierungen sind monolithisch aufgebaut, wobei ein einzelner Hardwareblock der Radarvorrichtung die den Sequenzkonfigurationsdaten zugeordneten Opcodes liest, irgendwelche Schleifen auflöst, indirekte Datenzugriffe auflöst, einen Zeitpunkt bestimmt, an dem ein Frequenzrampensegment beginnen soll, und alle dem Frequenzrampensegment zugeordneten Konfigurationen in dem System zu diesem Zeitpunkt anwendet. Diese Schritte werden für einen nächsten Opcode wiederholt, bis alle Opcodes bearbeitet sind. Eine herkömmliche Implementierung eines monolithischen Sequenzierungsblocks, der Aufgaben auf diese Weise ausführt, ist in 1B gezeigt. Im Betrieb liest der herkömmliche monolithische Sequenzierungsblock die den Sequenzkonfigurationsdaten zugeordneten Opcodes aus einem Speicher des Systems (in 1B als Programm bezeichnet), interpretiert die Opcodes wie oben beschrieben und steuert direkt Eingaben (z. B. Aktivierungseingaben oder Konfigurationseingaben, wie beispielsweise eine Verstärkung, eine Grenzfrequenz, eine Dezimierungsrateneinstellung oder Ähnliches) von zu steuernden Komponenten (z. B. Komponente 1 bis Komponente X) basierend auf dem Opcodes. Wie vorangehend erwähnt wurde, ist es erforderlich, dass diese Operationen zyklusgenau (d. h. unter harten Echtzeitbedingungen) ausgeführt werden, um eine akzeptable Performance der Radarvorrichtung zu gewährleisten.
Wie vorangehend erwähnt wurde, stellt die Anforderung, dass die Sequenzkonfigurationsdaten im Gleichschritt zu interpretieren und auszuführen sind, harte Echtzeitanforderungen an die Radarvorrichtung. Da die Länge eines Frequenzrampensegments beispielsweise nur einige hundert Nanosekunden betragen kann, wird der monolithische Sequenzierungsblock im Allgemeinen rein in Hardware implementiert. Durch die Implementierung in Hardware können diese strengen Zeitgebungsanforderungen zwar erfüllt werden, doch hat dieser Ansatz auch eine Reihe von Nachteilen. Ein solcher Nachteil ist, dass die monolithische Struktur der Sequenzierungsblock-Hardware einen Aufwand in Bezug sowohl auf den Entwurf als auch die Überprüfung des monolithischen Sequenzierungsblocks erhöht. Das Fehlen natürlicher Grenzen innerhalb des monolithischen Sequenzierungsblocks erschwert auch das Verteilen der Implementierung auf verschiedene Ingenieure während des Entwurfs. Ein weiterer Nachteil ist, dass die monolithische Sequenzierungsblock-Hardware beim Tape-Out fixiert ist, was bedeutet, dass irgendwelche Fehlerbehebungen oder späten Funktionswünsche (feature requests) nur schwer oder gar nicht implementiert werden können. Ein weiterer Nachteil ist, dass die dedizierte Hardware die Daten zwar schnell verarbeiten kann, eine Anzahl von RAM-Zugriffen zum Lesen eines einzelnen Frequenzrampensegments jedoch hoch sein kann (z. B. in dem Bereich von 10 bis 20 Zugriffen), was eine untere Grenze in Bezug auf eine Länge eines Frequenzrampensegments festlegt.
1C zeigt ein Beispiel für eine untere Grenze, die für eine Länge eines Frequenzrampensegments erforderlich ist, wenn die herkömmliche Implementierung eines monolithischen Sequenzierungsblocks, wie beispielsweise des in 1B Gezeigten, verwendet wird. In 1C wird eine Decodierzeit (z. B. eine Zeit, die der monolithische Sequenzierungsblock benötigt, um einen Abschnitt des Programms zu decodieren, der einem bestimmten Segment einer Frequenzrampe zugeordnet ist) als dec X bezeichnet, wobei X das zu decodierende Frequenzrampensegment ist. Bei dem in 1C gezeigten Beispiel kann, da das Dekodieren des Frequenzrampensegments a länger als das Ausführen des Frequenzrampensegments c, das Frequenzsegment a nicht rechtzeitig für die zweite Frequenzrampe gestartet werden kann, was gegen die oben beschriebenen harten Echtzeitanforderungen verstößt. In der Praxis können Konfigurationen, die im Gleichschritt mit den Frequenzrampensegmenten angewandt werden, wie z. B. die in dem unteren Abschnitt von 1C gezeigten TX-Freigabesignale, in Bezug auf den Beginn eines Frequenzrampensegments verzögert werden oder können sogar vor dem Beginn des Frequenzsegments angewandt werden (z. B. indem sie um eine negative Anzahl von Zyklen „verzögert“ werden). Da jedoch verschiedene Konfigurationen unterschiedlich verzögert werden können, erschwert dies den Entwurf dieses monolithischen Sequenzierungsblocks erheblich, da es erforderlich ist, alle Verzögerungen parallel zu handhaben.
Solche hierin beschriebenen Implementierungen stellen eine Radarvorrichtung mit einem Sequenzierer bereit, bei dem die Funktionalität zwischen einem Decodierer und einem Satz von First-In-First-Out- (FIFO-) Puffern aufgeteilt ist. Bei einigen Implementierungen liest der Decodierer ein Programm (z. B. einen Satz von Opcodes, die dem Betreiben der Radarvorrichtung zugeordnet sind) aus einem Speicher der Radarvorrichtung und erzeugt einen Steuerwert und einen Zeitstempel basierend zumindest teilweise auf dem Programm. Hier ist der Steuerwert ein Wert, der als eine Eingabe an eine Komponente der Radarvorrichtung zu einer durch den Zeitstempel angegebenen Zeit bereitzustellen ist. Der Steuerwert (und optional der Zeitstempel) werden durch einen der Komponente zugeordneten FIFO-Puffer gespeichert, und der FIFO-Puffer stellt den Steuerwert als die Eingabe an die Komponente der Radarvorrichtung zu der durch den Zeitstempel angegebenen Zeitpunkt bereit. Zusätzliche Details werden nachfolgend bereitgestellt.
Diese Aufteilung der Sequenziererfunktionalität zwischen dem Decodierer und dem Satz von FIFO-Puffern stellt eine natürliche Zerlegung des herkömmlichen monolithischen Sequenziererblocks dar. In der Praxis ermöglicht die Verwendung von Steuerwerten und ihren zugeordneten Zeitstempeln eine Minimierung eines Teils der Funktionalität, der harte Echtzeitanforderungen zu erfüllen hat und für den daher eine Implementierung in Hardware erforderlich ist. Folglich kann ein erheblicher Teil der Sequenziererfunktionalität in Software implementiert werden, wodurch die Komplexität des Entwurfs der Radarvorrichtung reduziert und gleichzeitig die Flexibilität verbessert wird (z. B. für späte Änderungen, Fehlerbehebungen, Neukonfigurationen oder Ähnliches), selbst nach dem Tape-Out oder wenn sich die Radarvorrichtung im Einsatz befindet.
2A-2C sind Diagramme, die einer Radarvorrichtung 200 zugeordnet sind, bei der die Sequenziererfunktionalität zwischen einem Decodierer und einem Satz von FIFO-Puffern aufgeteilt ist, wie hier beschrieben. Wie in 2A gezeigt, kann die Radarvorrichtung 200 einen Speicher 202, einen Decodierer 204, einen Satz von FIFO-Puffern 206 (z. B. FIFO-Puffer 206-1 bis 206-m (m ≥ 1)) und einen Satz von Komponenten 210 (z. B. Komponenten 210-1 bis 210-n (n ≥ 1)) umfassen. Bei einigen Implementierungen ist die Radarvorrichtung 200 in einem Radarsystem umfasst, das dem Erzeugen, Senden und/oder Empfangen von Radarsignalen zugeordnet ist. Bei einigen Implementierungen ist die Radarvorrichtung 200 auf einer einzelnen integrierten Schaltung implementiert. Alternativ dazu kann die Radarvorrichtung 200 bei einigen Implementierungen über zwei oder mehr integrierte Schaltungen hinweg implementiert sein. Zum Beispiel kann bei einigen Implementierungen ein erster Satz von Komponenten der Radarvorrichtung 200 auf einer ersten integrierten Schaltung implementiert sein, während ein zweiter Satz von Komponenten der Radarvorrichtung 200 auf einer zweiten integrierten Schaltung implementiert sein kann.
Der Speicher 202 ist eine Komponente zum Speichern eines Programms (auch als Sequenziererprogramm bezeichnet), das dem Betrieb der Radarvorrichtung 200, wie hier beschrieben, zugeordnet ist. Bei einigen Implementierungen kann der Speicher 202 einen RAM, einen Nur-Lese-Speicher (ROM; read only memory) und/oder eine andere Art von Speicher (z.B. einen Flash-Speicher, einen magnetischen Speicher und/oder einen optischen Speicher) umfassen. Bei einigen Implementierungen umfasst das Programm einen oder mehrere Opcodes, auf deren Grundlage eine oder mehrere Komponenten 210 der Radarvorrichtung 200 arbeiten sollen (z. B. in Verbindung mit dem Senden oder Empfangen einer Sequenz von Frequenzrampen). Bei einigen Implementierungen ist das Programm durch den Decodierer 204 zu decodieren, sodass der Decodierer 204 Wertepaare (z. B. einen Steuerwert und zugeordneten Zeitstempel) erzeugen kann, die dem Steuern der Komponenten 210 der Radarvorrichtung 200 zugeordnet sind, wie nachfolgend beschrieben wird.
Der Decodierer 204 ist eine Komponente zum Lesen des Programms aus dem Speicher 202 und zum Erzeugen eines Wertepaares, das einen Steuerwert und einen dem Steuerwert zugeordneten Zeitstempel umfasst basierend zumindest teilweise auf dem Programm (z. B. durch Decodieren des Programms). Ein Steuerwert ist ein Wert, der als eine Eingabe an eine Komponente 210 der Radarvorrichtung 200 zu einer durch den dem Steuerwert zugeordneten Zeitstempel angegebenen Zeit bereitzustellen ist. Wie in 2A gezeigt, kann der Decodierer 204 derart ausgebildet sein, dass der Decodierer 204 zumindest den Steuerwert (und optional den zugeordneten Zeitstempel) an einen FIFO-Puffer 206 bereitstellen kann, der einer Komponente 210 zugeordnet ist, die unter Verwendung des Steuerwertes zu steuern ist.
Bei einigen Implementierungen, wie nachfolgend detaillierter beschrieben wird, ermöglicht die Verwendung der FIFO-Puffer 206, dass der Decodierer 204 nur weiche Echtzeitanforderungen zu erfüllen hat. Das heißt, solange der Decodierer 204 das Programm im Durchschnitt schnell genug decodieren kann (relativ zur Ausführung des Frequenzrampenszenarios), um Wertepaare zu erzeugen, ermöglichen ausreichend große FIFO-Puffer 206 der Radarvorrichtung 200, die harten Echtzeitanforderungen zu erfüllen. Da es für den Decodierer 204 nur erforderlich ist, weiche Echtzeitanforderungen zu erfüllen, kann der Decodierer 204 bei einigen Implementierungen zumindest teilweise in Software implementiert werden.
Ein Vorteil der zumindest teilweisen Implementierung des Decodierers 204 in Software ist, dass irgendwelche Änderungen oder Fehler in den Komponenten 210 in der Software behoben werden können. In einem Beispielfall wird beispielsweise eine Verstärkung einer Komponente 210 in Form eines Leistungsverstärkers so programmiert, dass sie sich zu einem bestimmten Zeitpunkt t_g von 0 auf einen bestimmten Wert g ändert. Das heißt, in einem Beispielfall verlangt das Programm, dass ein einzelnes Wertepaar (t_g, g) in den FIFO-Puffer 206 für den Verstärkungseingang des Leistungsverstärkers geschoben wird. Ferner verursacht in diesem Beispielsfall die Änderung der Verstärkung des Leistungsverstärkers in einem Schritt aufgrund eines Fehlers in dem Entwurf zu einem erheblichen Versorgungslastschritt und sollte daher nach Möglichkeit vermieden werden. In diesem Fall könnte die Software des Decodierers 204, der das Programm decodiert, verwendet werden, um ein „Rampen“ der Verstärkung einzufügen, indem mehrere Wertepaare geschoben werden (z. B. $(t_{0}, 1 \frac{g}{4}),$
$(t_{1}, 2 \frac{g}{4}),$
$(t_{2}, 3 \frac{g}{4}),$
und $(t_{3}, 4 \frac{g}{4}),$
wobei ein bestimmter Wert von t_i vor oder nach t_g sein kann. Insbesondere bliebe das im Speicher 202 gespeicherte Programm von dieser Änderung unberührt.
Ein weiterer Vorteil der zumindest teilweisen Implementierung des Decodierers 204 in Software ist, dass zusätzliche FIFO-Puffer 206 in der Radarvorrichtung 200 umfasst sein können, um zusätzliche Konfigurationen der Radarvorrichtung 200 zu ermöglichen. Diese zusätzlichen Konfigurationen können entweder in zuvor ungenutzte oder reservierte Teile des Programms eingefügt oder sogar von anderen bestimmten Konfigurationen abgeleitet werden. Zum Beispiel, angenommen ein Leistungsverstärker der Radarvorrichtung 200 hat einen Fehler, der eine Änderung der Verstärkung unmöglich macht, während der Leistungsverstärker eingeschaltet ist. Wenn ein FIFO-Puffer 206 für ein Signal, das zum Aktivieren/Deaktivieren des Leistungsverstärkers verwendet wird, zur Verfügung steht, kann hier die Software für jedes Wertepaar (t_i, g_i), das in den FIFO-Puffer 206 geschoben wird, zugeordnet der Verstärkung des Leistungsverstärkers, auch die Wertepaare (t_i - Δt₁, disabled) und (t_i + Δt₂, enabled) in den Aktivierungs-FIFO-Puffer 206 schieben, was zum Deaktivieren des Leistungsverstärkers um eine Zeitspanne Δt vor Ändern der Verstärkung und zum erneuten Aktivieren des Leistungsverstärkers um eine Zeitspanne Δt nach Ändern der Verstärkung verwendet werden könnte. Auch hier sind keine Änderungen an dem Programm erforderlich, um eine solche Konfiguration bereitzustellen.
In einigen Implementierungen ist der Decodierer 204 daher zumindest teilweise in Software implementiert. In einigen Implementierungen kann der Decodierer 204 beispielsweise ein softwarebasierter Decodierer sein (d. h. der Decodierer 204 kann rein in Software implementiert sein), wovon ein Beispiel durch Bezugszeichen 204a in 2B dargestellt ist. Als weiteres Beispiel kann der Decodierer 204 in einigen Implementierungen eine Kombination aus einem softwarebasierten Decodierer und einem hardwarebasierten Decodierer sein (d. h. der Decodierer 204 kann sowohl in Software als auch in Hardware implementiert sein), Beispiele hierfür sind durch Bezugszeichen 204b, 204c und 204d in 2B dargestellt. Insbesondere, wenn der Decodierer 204 als Kombination eines softwarebasierten Decodierers und eines hardwarebasierten Decodierers implementiert ist, können die Vorteile von Software (z. B. Flexibilität) und Hardware (z. B. Geschwindigkeit) bis zu einem gewissen Grad beide bereitgestellt werden. Alternativ ist der Decodierer 204 in einigen Implementierungen ein hardwarebasierter Decodierer (d. h. der Decodierer 204 kann rein in Hardware implementiert sein), wovon ein Beispiel durch Bezugszeichen 204e in 2B dargestellt ist. Insbesondere werden die Anforderungen an den Decodierer 204 reduziert, wenn der Decodierer 204 ein hardwarebasierter Decodierer ist, wodurch eine vergleichsweise effizientere Hardware-Implementierung möglich ist (z. B. im Vergleich zu der oben beschriebenen monolithischen Implementierung).
Um zu 2A zurückzukehren, ist der FIFO-Puffer 206 eine Komponente (z. B. ein FIFObasierter Puffer), um zumindest einen Steuerwert zu speichern und den Steuerwert als die Eingabe an die Komponente 210 der Radarvorrichtung 200 zu einer durch einen dem Steuerwert zugeordneten Zeitstempel angegebenen Zeit bereitzustellen. Das heißt, der FIFO-Puffer 206 ist eine Komponente der Radarvorrichtung 200, der Steuerwerte hält, die an eine Komponente 210 der Radarvorrichtung 200 bereitzustellen sind, und die Steuerwerte an die Komponente zu geeigneten Zeiten während des Betriebs der Radarvorrichtung 200 bereitstellt. In einigen Implementierungen speichert der FIFO-Puffer 206 die Steuerwerte und die zugeordneten Zeitstempel als Wertepaare (z. B. derart, dass ein Steuerwert einem entsprechenden Zeitstempel innerhalb des FIFO-Puffers 206 zugeordnet ist). Alternativ kann der FIFO-Puffer 206 in einigen Implementierungen nur die Steuerwerte speichern. Beispielsweise kann der FIFO-Puffer 206 die Steuerwerte speichern, und den Steuerwerten zugeordnete Zeitstempel können außerhalb des FIFO-Puffers 206 gespeichert werden. In einem solchen Fall kann die Radarvorrichtung 200 eine Triggerkomponente umfassen, die Zeitstempel speichert, die mehreren FIFO-Puffern 206 zugeordnet sind. Hier kann die Triggerkomponente, wenn sie bestimmt, dass ein Wert des globalen Zeitgebers 208 einen ersten Zeitstempel erreicht hat, ein Triggersignal bereitstellen, das einen oder mehrere der mehreren FIFO-Puffer 206 veranlasst, jeweilige Steuerwerte an ihre zugeordneten Komponenten 210 bereitzustellen. Eine solche Implementierung kann verwendet werden, um eine Notwendigkeit zu beseitigen, mehrere Instanzen desselben Zeitstempels zu speichern, wodurch die Menge des in der Radarvorrichtung 200 benötigten Speichers reduziert wird, was bedeutet, dass eine Größe und/oder Kosten der Radarvorrichtung 200 reduziert werden.
Wie in 2A gezeigt, kann die Radarvorrichtung 200 einen oder mehrere FIFO-Puffer 206 für jede Komponente 210 der Radarvorrichtung 200 umfassen. Das heißt, die Radarvorrichtung 200 kann einen oder mehrere FIFO-Puffer 206 zum Bereitstellen von Steuerwerten an eine bestimmte Komponente 210 der Radarvorrichtung 200 umfassen. Insbesondere ist in der Radarvorrichtung 200 der FIFO-Puffer 206 die einzige Komponente, die harte Echtzeitanforderungen zu erfüllen hat. Das heißt, es ist erforderlich, dass der FIFO-Puffer 206 harte Echtzeitanforderungen erfüllt, wenn es darum geht, Steuerwerte zyklusgenau als Eingaben an Komponenten 210 bereitzustellen, aber es ist nicht erforderlich, dass der Decodierer 204 harte Echtzeitanforderungen erfüllt, wenn er die FIFO-Puffer 206 mit Wertepaaren füllt.
2C ist ein Diagramm eines einem FIFO-Puffer 206 zugeordneten Beispiels. Wie in 2C gezeigt, kann jeder Eintrag in dem FIFO-Puffer 206 ein Wertepaar sein, das einen Steuerwert val_i und einen zugeordneten Zeitstempel t_i umfasst, zu dem der Steuerwert val_i an eine bestimmte Komponente 210 bereitgestellt werden sollte. Hier sind die Zeitstempel t_i Zykluszählungen, die zwischen allen FIFO-Puffern 206 der Radarvorrichtung 200 durch den globalen Zeitgeber 208 synchronisiert werden. Im Betrieb kann der FIFO-Puffer 206 so gefüllt werden, dass t_i > t(_i-1) für alle i sichergestellt ist (d. h. derart, dass die Werte für t ansteigen). Wie in 2C weiter gezeigt, kann ein Komparator (gekennzeichnet durch den Kreis mit dem „=“-Zeichen) verwendet werden, um einen Wert t_global des globalen Zeitgebers 208 mit dem ersten Wert von t_i innerhalb des FIFO-Puffers 206 zu vergleichen. Wenn der Wert t_global mit dem ersten Wert von t_i innerhalb des FIFO-Puffers 206 übereinstimmt, wird der erste Steuerwert val_i in einem Ausgangs-Flip-Flop (-FF) gelatscht und als Ergebnis als Eingabe einer Komponente 210 bereitgestellt, die mit dem FIFO-Puffer 206 verbunden ist. Hier kann das Wertepaar (t_i val_i) aus dem FIFO-Puffer 206 entfernt werden, sodass der nächste Eintrag (t(_i+1),val_(i+1)) der erste Eintrag in dem FIFO-Puffer 206 ist. Der nächste Steuerwert val_(i+1) wird in den FF gelatcht (zwischengespeichert) (und dadurch als Eingabe an die Komponente 210 bereitgestellt), wenn der Wert t_global t_(i+1) erreicht.
Die Verwendung des FIFO-Puffers 206 auf diese Weise bietet eine Reihe von Vorteilen. Ein Vorteil ist, dass der FIFO-Puffer 206 klare und intuitive Schnittstellen bietet, die es ermöglichen, die FIFO-Puffer 206 parallel zu dem Entwurf und zu der Implementierung des Decodierers 204 zu entwerfen und zu implementieren. Ein weiterer Vorteil ist, dass der FIFO-Puffer 206 eine regelmäßige Struktur ist und daher leicht für alle Eingaben, die eine zyklusgenaue Steuerung erfordern, repliziert werden kann. Dies vereinfacht die Entwicklung einer funktional sicheren Radarvorrichtung, da Sicherheitsmechanismen für den FIFO-Puffer 206 implementiert werden können und leicht für alle FIFO-Puffer 206 skaliert werden können. Ein weiterer Vorteil ist, dass es durch die Verwendung des FIFO-Puffers 206 für den Decodierer 204 nicht erforderlich ist, harten Echtzeitanforderungen zu erfüllen. Stattdessen ist es erforderlich, dass der Decodierer 204 nur weiche Echtzeitanforderungen erfüllt. Das heißt, es ist erforderlich, dass der Decodierer 204 schnell genug ist, um nur zu garantieren, dass kein Wertepaar in den FIFO-Puffer 206 geschoben wird, wenn der Wert des globalen Zeitgebers 208 größer ist als ein in dem Wertepaar umfasster Zeitstempel. Anders ausgedrückt, aufgrund der Verwendung des FIFO-Puffers 206 ist es erforderlich, dass der Decodierer 204 nur garantiert, dass ein Paar (ti, val_i) zu einem Zeitpunkt vor t_i in den FIFO-Puffer 206 geschoben wird. Dies steht im Gegensatz zu dem herkömmlichen monolithischen Sequenzierungsblock, bei dem es erforderlich ist, dass ein bestimmtes Wertepaar (t_i, val_i) an dem Ausgang des Sequenzierungsblocks genau zu dem Zeitpunkt zur Verfügung gestellt wird, zu dem der Steuerwert als die Eingabe an die Komponente 210 bereitzustellen ist (nicht davor oder danach). Ferner ermöglicht die Verwendung der FIFO-Puffer 206, dass verzögerte Steuerwerte (sowohl positive als auch negative verzögerte Steuerwerte) einfach verwaltet werden. Beispielsweise kann der Decodierer 204 für den FIFO-Puffer 206, dessen Ausgabe um die Zeit Δt verzögert werden soll, ein Wertepaar umfassend (t_i + Δt, val_i) an den FIFO-Puffer 206 bereitstellen.
Der globale Zeitgeber 208 ist eine Komponente zum Aufrechterhalten einer Zykluszählung in der Radarvorrichtung 200. In einigen Implementierungen kann ein Wert des globalen Zeitgebers 208 von einem FIFO-Puffer 206 verwendet werden, um den FIFO-Puffer 206 zu triggern, einen Steuerwert an eine Komponente 210 der Radarvorrichtung 200 bereitzustellen, wie hierin beschrieben ist. In einigen Implementierungen kann der globale Zeitgeber 208 ein softwarebasierter Zeitgeber, ein hardwarebasierter Zeitgeber oder eine Kombination aus einem softwarebasierten Zeitgeber und einem hardwarebasierten Zeitgeber sein. In einigen Implementierungen kann die Radarvorrichtung 200 einen Satz lokaler Zeitgeber (z. B. anstelle des globalen Zeitgebers 208) umfassen, wobei jeder lokale Zeitgeber in dem Satz lokaler Zeitgeber einem jeweiligen FIFO-Puffer 206 der Radarvorrichtung 200 zugeordnet ist und die lokalen Zeitgeber in dem Satz lokaler Zeitgeber synchronisiert sind.
Die Komponente 210 ist eine Komponente der Radarvorrichtung 200, die basierend zumindest teilweise auf dem Programm (z. B. dem Programm, das durch das Betreiben der Radarvorrichtung 200 zugeordnete Opcodes definiert ist) zu steuern ist, das durch Speicher 202 gespeichert ist. Die Komponente 210 kann beispielsweise eine Phasenregelschleife (PLL; phase-locked loop) der Radarvorrichtung 200, eine Komponente eines Kanals der Radarvorrichtung 200 (z. B. eines TX-Kanals oder eines RX-Kanals), wie z. B. einen Leistungsverstärker, einen ADC, eine Überwachungskomponente oder eine andere Art von Komponente umfassen, die dem Betrieb der Radarvorrichtung 200 in Bezug auf das Erzeugen, das Senden oder das Empfangen eines Radarsignals zugeordnet ist.
Insbesondere werden weder das in dem Speicher 202 gespeicherte Programm noch die Komponenten 210 im Vergleich zu einer Radarvorrichtung, die einen monolithischen Sequenzierungsblock umfasst, geändert. Das bedeutet, dass der Decodierer 204, die FIFO-Puffer 206 und der globale Zeitgeber 208 in einigen Fällen ein „Drop-in“-Ersatz für den monolithischen Sequenzierungsblock sein können, wodurch sich der geforderte Aufwand für einen Hersteller (z. B. für das Integrieren des Decodierers 204, der FIFO-Puffer 206 und des globalen Zeitgebers 208 innerhalb einer Radarschaltung) und für einen Kunden (z. B. für das Entwickeln des Programms) reduziert.
Wie oben angezeigt ist, sind 2A-2C als Beispiel bereitgestellt. Andere Beispiele können von dem, was in Bezug auf die 2A-2C beschrieben, abweichen. Die Anzahl und Anordnung von in 2A-2C gezeigten Komponenten sind als Beispiel bereitgestellt. In der Praxis können zusätzliche Komponenten, weniger Komponenten, unterschiedliche Komponenten oder unterschiedlich angeordnete Komponenten als jene vorhanden sein, die in 2A-2C gezeigt sind. Ferner können zwei oder mehr in 2A-2C gezeigte Komponenten innerhalb einer einzelnen Komponente implementiert sein oder eine einzelne in 2A-2C gezeigte Komponente kann als mehrere, verteilte Komponenten implementiert sein. Zusätzlich oder alternativ kann ein Satz von Komponenten (z. B. ein oder mehrere Komponenten), die in 2A-2C gezeigt sind, eine oder mehrere Funktionen ausführen, die als durch einen anderen Satz von in 2A-2C gezeigten Komponenten ausgeführt beschrieben sind.
3A-3H sind Diagramme eines Beispiels 300, das den Betrieb der Radarvorrichtung 200 veranschaulicht. Ein Frequenzrampenszenario, das dem Beispiel 300 zugeordnet ist, wird in dem oberen Abschnitt jeder der 3A-3H gezeigt. Wie gezeigt, ist für jede Frequenzrampe ein Signal, das dem Aktivieren/Deaktivieren einer Komponente 210 der Radarvorrichtung 200 zugeordnet ist, ausgebildet zu verursachen, dass die Komponente 210 zu einem Beginn jeder Frequenzrampe (z. B. zu den Zeiten 10 und 110) aktiviert wird, und ausgebildet zu verursachen, dass die Komponente 210 an einem Ende jeder Frequenzrampe (z. B. zu den Zeiten 100 und 200) deaktiviert wird. Hier kann das durch Speicher 202 gespeicherte Programm Opcodes umfassen, die dieses Frequenzrampenszenario definieren.
3A-3C veranschaulichen eine Einrichtungsphase, die von der Radarvorrichtung 200 in Verbindung mit dem Ausführen mit dem Frequenzrampenszenario ausgeführt wird. Die Einrichtungsphase ist eine Phase, die vor Ausführung des Frequenzrampenszenarios ausgeführt wird. In einigen Implementierungen kann die Zeit, zu der die Einrichtungsphase beginnt, durch Software des Decodierers 204 getriggert werden.
Wie durch Bezugszeichen 302 in 3A gezeigt, liest der Decodierer 204 zunächst das dem Frequenzrampenszenario zugeordnete Programm aus Speicher 202. In einigen Implementierungen kann der Decodierer 204 das gesamte Programm lesen, um mit der Ausführung zu beginnen, oder er kann einen Abschnitt des Programms lesen, um mit der Ausführung des Programms zu beginnen (d. h. der Decodierer 204 kann das Programm direkt („on the fly“) lesen). Wie durch Bezugszeichen 304 gezeigt, erzeugt der Decodierer 204 einen ersten Steuerwert (0) und einen ersten Zeitstempel (0), der dem ersten Steuerwert zugeordnet ist basierend zumindest teilweise auf dem Programm. Hier gibt das Wertepaar an, dass zu Zeit t = 0 der an die Komponente 210 bereitgestellte Steuerwert val 0 sein soll (derart, dass die Komponente 210 zu Zeit t = 0 deaktiviert ist). Wie durch Bezugszeichen 306 gezeigt, speichert ein FIFO-Puffer 206, der der Komponente 210 zugeordnet ist (z. B. ein FIFO-Puffer 206, der dem Steuern des Signals zugeordnet ist, das dem Aktivieren/Deaktivieren der Komponente 210 zugeordnet ist), den ersten Steuerwert und den ersten Zeitstempel als ein erstes Wertepaar in dem FIFO-Puffer 206.
Wie durch Bezugszeichen 308 in 3B gezeigt, erzeugt der Decodierer 204 als nächstes einen zweiten Steuerwert (1) und einen zweiten Zeitstempel (10), der dem zweiten Steuerwert zugeordnet ist basierend zumindest teilweise auf dem Programm. Hier gibt das Wertepaar an, dass zu Zeit t = 10 der an die Komponente 210 bereitgestellte Steuerwert val 1 sein soll (derart, dass die Komponente 210 zu Zeit t = 10 aktiviert ist). Wie durch Bezugszeichen 310 gezeigt, speichert der FIFO-Puffer 206 den zweiten Steuerwert und den zweiten Zeitstempel als zweites Wertepaar in dem FIFO-Puffer 206.
Wie durch Bezugszeichen 312 in 3C gezeigt, erzeugt der Decodierer 204 als nächstes einen dritten Steuerwert (0) und einen dritten Zeitstempel (100), der dem dritten Steuerwert zugeordnet ist basierend zumindest teilweise auf dem Programm. Hier gibt das Wertepaar an, dass zu Zeit t = 100 der an die Komponente 210 bereitgestellte Steuerwert val 0 sein soll (derart, dass die Komponente 210 zur Zeit t = 100 deaktiviert ist). Wie durch Bezugszeichen 314 gezeigt, speichert der FIFO-Puffer 206 den dritten Steuerwert und den dritten Zeitstempel als drittes Wertepaar in dem FIFO-Puffer 206.
3D-3H veranschaulichen eine dem Frequenzrampenszenario zugeordnete Ausführungsphase. In einigen Implementierungen kann die Zeit, zu der die Ausführungsphase beginnt, durch ein Ereignis (z. B. wenn der FIFO-Puffer 206 bis zu einem bestimmten Grad gefüllt ist) und/oder durch Software des Decodierers 204 getriggert werden.
Wie durch Bezugszeichen 316 in 3D gezeigt, stellt der FIFO-Puffer 206 den ersten Steuerwert als eine Eingabe an die Komponente 210 zu der Zeit, die durch den ersten Zeitstempel angegeben wird, bereit. Beispielsweise kann der FIFO-Puffer 206 bestimmen, dass eine von dem globalen Zeitgeber 208 angegebene Zeit mit der von dem ersten Zeitstempel angegebenen Zeit übereinstimmt (z. B. dass die von dem globalen Zeitgeber 208 angegebene Zeit 0 ist), und, basierend auf dieser Bestimmung, kann den ersten Steuerwert (z. B. 0) als die Eingabe an die Komponente 210 bereitstellen. Hier wird das erste Wertepaar aus dem FIFO-Puffer 206 entfernt, sobald der erste Steuerwert an die Komponente 210 bereitgestellt wird.
Wie durch Bezugszeichen 318 in 3E gezeigt, kann der FIFO-Puffer 206 weiterhin den ersten Steuerwert als die Eingabe an die Komponente 210 zu Zeiten zwischen dem ersten Zeitstempel und dem zweiten Zeitstempel bereitstellen (z. B. während einer Zeitperiode zwischen dem ersten Zeitstempel und dem zweiten Zeitstempel). Somit stellt der FIFO-Puffer 206 z. B. zu Zeit t = 5 immer noch den ersten Steuerwert als die Eingabe an die Komponente 210 bereit (z. B. derart, dass die Komponente 210 deaktiviert bleibt). Wie ferner in 3E durch Bezugszeichen 320 gezeigt, kann der Decodierer 204 einen vierten Steuerwert (1) und einen vierten Zeitstempel (110), der dem vierten Steuerwert zugeordnet ist basierend zumindest teilweise auf dem Programm erzeugen. Hier gibt das Wertepaar an, dass zu Zeit t = 110 der an die Komponente 210 bereitgestellte Steuerwert val 1 sein soll (derart, dass die Komponente 210 zu Zeit t = 110 aktiviert ist). Wie durch Bezugszeichen 322 gezeigt, speichert der FIFO-Puffer 206 den vierten Steuerwert und den vierten Zeitstempel als viertes Wertepaar in dem FIFO-Puffer 206. In einigen Implementierungen kann der Decodierer 204 getriggert werden, den vierten Steuerwert nach einer gewissen Zeit während der Ausführungsphase zu erzeugen, basierend auf einer Anzeige, dass der FIFO-Puffer 206 bis zu einem gewissen oder unterhalb eines gewissen Grad(s), oder Ähnlichem, gefüllt ist.
Wie durch Bezugszeichen 324 in 3F gezeigt, stellt der FIFO-Puffer 206 den zweiten Steuerwert als eine Eingabe an die Komponente 210 zu der Zeit, die durch den zweiten Zeitstempel angegeben wird, bereit. Beispielsweise kann der FIFO-Puffer 206 bestimmen, dass eine von dem globalen Zeitgeber 208 angegebene Zeit mit der von dem zweiten Zeitstempel angegebenen Zeit übereinstimmt (z. B. dass die von dem globalen Zeitgeber 208 angegebene Zeit 10 ist), und, basierend auf dieser Bestimmung, kann den zweiten Steuerwert (z. B. 1) als die Eingabe an die Komponente 210 bereitstellen. Hier wird das zweite Wertepaar aus dem FIFO-Puffer 206 entfernt, sobald der zweite Steuerwert an die Komponente 210 bereitgestellt wird.
Wie durch Bezugszeichen 326 in 3G gezeigt, kann der FIFO-Puffer 206 weiterhin den zweiten Steuerwert als die Eingabe an die Komponente 210 zu Zeiten zwischen dem zweiten Zeitstempel und dem dritten Zeitstempel bereitstellen (z. B. während einer Zeitperiode zwischen dem zweiten Zeitstempel und dem dritten Zeitstempel). Somit stellt der FIFO-Puffer 206 z. B. zu Zeit t = 50 immer noch den zweiten Steuerwert als die Eingabe an die Komponente 210 bereit (z. B. derart, dass die Komponente 210 aktiviert bleibt). Wie ferner in 3G durch Bezugszeichen 328 gezeigt, kann der Decodierer 204 einen fünften Steuerwert (0) und einen fünften Zeitstempel (200), der dem fünften Steuerwert zugeordnet ist basierend zumindest teilweise auf dem Programm, erzeugen. Hier gibt das Wertepaar an, dass zu Zeit t = 200 der an die Komponente 210 bereitgestellte Steuerwert val 0 sein soll (derart, dass die Komponente 210 zu Zeit t = 200 deaktiviert ist). Wie durch Bezugszeichen 330 gezeigt, speichert der FIFO-Puffer 206 den fünften Steuerwert und den fünften Zeitstempel als fünftes Wertepaar in dem FIFO-Puffer 206.
Wie durch Bezugszeichen 332 in 3H gezeigt, stellt der FIFO-Puffer 206 den dritten Steuerwert als eine Eingabe an die Komponente 210 zu der Zeit, die durch den dritten Zeitstempel angegeben wird, bereit. Beispielsweise kann der FIFO-Puffer 206 bestimmen, dass eine von dem globalen Zeitgeber 208 angegebene Zeit mit der von dem dritten Zeitstempel angegebenen Zeit übereinstimmt (z. B. dass die von dem globalen Zeitgeber 208 angegebene Zeit 100 ist), und, basierend auf dieser Bestimmung, kann den dritten Steuerwert (z. B. 0) als die Eingabe an die Komponente 210 bereitstellen. Hier wird das dritte Wertepaar aus dem FIFO-Puffer 206 entfernt, sobald der dritte Steuerwert an die Komponente 210 bereitgestellt wird. Die dem Frequenzrampenszenario zugeordnete Ausführungsphase kann auf diese Weise bis zum Abschluss des Frequenzrampenszenarios fortgesetzt werden.
Insbesondere können Operationen, die denjenigen ähnlich sind, die in Verbindung mit 3A-3H beschrieben sind, parallel für einen oder mehrere andere FIFO-Puffer 206 der Radarvorrichtung 200 während desselben Zeitraums ausgeführt werden. Beispielsweise kann der Decodierer 204 einen sechsten Steuerwert und einen sechsten Zeitstempel basierend zumindest teilweise auf dem Programm erzeugen, wobei der sechste Steuerwert ein Wert ist, der als eine Eingabe an eine zweite Komponente 210 der Radarvorrichtung 200 zu einer durch den sechsten Zeitstempel angegebenen Zeit bereitzustellen ist. Der Decodierer 204 kann dieses sechste Wertepaar vor, nach oder gleichzeitig mit einer Operation erzeugen, die in dem in 3A-3H gezeigten Beispiel als durch den Decodierer 204 ausgeführt beschrieben wird. Hier kann ein zweiter FIFO-Puffer 206 (z. B. ein FIFO-Puffer 206, der der zweiten Komponente 210 der Radarvorrichtung 200 zugeordnet ist) den sechsten Steuerwert speichern und den sechsten Steuerwert als die Eingabe an die zweite Komponente 210 zu der durch den sechsten Zeitstempel angegebenen Zeit bereitstellen, in ähnlicher Weise wie oben in Bezug auf 3A-3H beschrieben. Insbesondere kann in einigen Szenarien die durch den sechsten Zeitstempel angegebene Zeit mit einer Zeit übereinstimmen, die durch irgendeinen der ersten bis fünften Zeitstempel angegeben wird, die der ersten Komponente 210 zugeordnet sind, aber der sechste Steuerwert und der sechste Zeitstempel können zu einer anderen Zeit erzeugt werden, wenn (z. B. vor oder nachdem) der Decodierer 204 den Steuerwert mit dem passenden Zeitstempel erzeugt. Auf diese Weise können Werte zum gleichzeitigen Steuern verschiedener Komponenten 210 zu unterschiedlichen Zeiten erzeugt werden (d. h. es ist nicht erforderlich, dass der Decodierer 204 gleichzeitig Eingaben zum Steuern der verschiedenen Komponenten 210 bereitstellt).
Wie oben angezeigt ist, sind 3A-3H als Beispiel bereitgestellt. Andere Beispiele können von dem, was in Bezug auf die 3A-3H beschrieben ist, abweichen. Die Anzahl und Anordnung von in 3A-3H gezeigten Komponenten sind als Beispiel bereitgestellt. In der Praxis können zusätzliche Komponenten, weniger Komponenten, unterschiedliche Komponenten oder unterschiedlich angeordnete Komponenten als jene vorhanden sein, die in 3A-3H gezeigt sind. Ferner können zwei oder mehr in den 3A-3H gezeigte Komponenten innerhalb einer einzelnen Komponente implementiert sein oder eine einzelne in 3A-3H gezeigte Komponente kann als mehrere, verteilte Komponenten implementiert sein. Zusätzlich oder alternativ kann ein Satz von Komponenten (z. B. ein oder mehrere Komponenten), die in 3A-3H gezeigt sind, eine oder mehrere Funktionen ausführen, die als durch einen anderen Satz von in 3A-3H gezeigten Komponenten ausgeführt beschrieben sind.
4 ist ein Flussdiagramm eines Beispielprozesses 400 eines Beispielbetriebs einer Radarvorrichtung, bei dem die Sequenziererfunktionalität zwischen einem Decodierer und einem Satz von FIFO-Puffern aufgeteilt ist, wie hierin beschrieben. In einigen Implementierungen können ein oder mehrere Prozessblöcke von 4 durch eine oder mehrere Komponenten einer Radarvorrichtung (z. B. Radarvorrichtung 200) ausgeführt werden. Zum Beispiel können in einigen Implementierungen ein oder mehrere Prozessblöcke von 4 von einem Decodierer (z. B. einem Decodierer 204), einem FIFO-Puffer (z. B. FIFO-Puffer 206) und/oder einer anderen Komponente der Radarvorrichtung ausgeführt werden.
Wie in 4 gezeigt, kann der Prozess 400 ein Lesen eines Programms aus einem Speicher einer Radarvorrichtung (Block 410) umfassen. Zum Beispiel kann der Decodierer ein Programm (z. B. Programm 104) aus einem Speicher (z. B. Speicher 202) der Radarvorrichtung lesen, wie oben beschrieben.
Wie in 4 ferner gezeigt, kann der Prozess 400 ein Erzeugen eines Steuerwertes und eines Zeitstempels basierend zumindest teilweise auf dem Programm umfassen, wobei der Steuerwert ein Wert ist, der als eine Eingabe an eine Komponente einer Radarvorrichtung zu einer durch den Zeitstempel angegebenen Zeit bereitzustellen ist (Block 420). Beispielsweise kann der Decodierer einen Steuerwert und einen Zeitstempel basierend zumindest teilweise auf dem Programm erzeugen, wobei der Steuerwert ein Wert ist, der als eine Eingabe an eine Komponente (z. B. Komponente 210) der Radarvorrichtung zu einer durch den Zeitstempel angegebenen Zeit bereitzustellen ist, wie oben beschrieben.
Wie in 4 ferner gezeigt, kann der Prozess 400 ein Speichern des Steuerwertes in einem der Komponente zugeordneten FIFO-Puffer umfassen (Block 430). Zum Beispiel kann der Decodierer den Steuerwert in einem FIFO-Puffer (z. B. FIFO-Puffer 206) speichern, der der Komponente zugeordnet ist, wie oben beschrieben.
Wie in 4 ferner gezeigt, kann der Prozess 400 ein Bereitstellen des Steuerwertes als die Eingabe an die Komponente zu der durch den Zeitstempel angegebenen Zeit umfassen (Block 440). Zum Beispiel kann der FIFO-Puffer den Steuerwert als die Eingabe an die Komponente zu der durch den Zeitstempel angegebenen Zeit bereitstellen, wie vorangehend beschrieben wurde.
Der Prozess 400 kann zusätzliche Implementierungen umfassen, wie beispielsweise irgendeine einzelne Implementierung oder irgendeine Kombination von Implementierungen, die im Folgenden und/oder in Verbindung mit einem oder mehreren anderen an anderer Stelle hierin beschriebenen Prozessen beschrieben werden.
Bei einer ersten Implementierung umfasst das Bereitstellen des Steuerwertes ein Bestimmen, dass eine von einem globalen Zeitgeber (z. B. globalem Zeitgeber 208) der Radarvorrichtung angegebene Zeit mit der durch den Zeitstempel angegebenen Zeit übereinstimmt, und Bereitstellen des Steuerwertes an die Komponente basierend auf der Bestimmung, dass die von dem globalen Zeitgeber angegebene Zeit mit der von dem Zeitstempel angegebenen Zeit übereinstimmt.
Bei einer zweiten Implementierung, allein oder in Kombination mit der ersten Implementierung, umfasst der Prozess 400 ein Speichern des Zeitstempels in dem FIFO-Puffer, derart, dass der Zeitstempel dem Steuerwert zugeordnet ist.
Bei einer dritten Implementierung, allein oder in Kombination mit einer oder mehreren der ersten und zweiten Implementierung, ist ein Decodierer, der dem Erzeugen des Steuerwertes und des Zeitstempels zugeordnet ist, einer von einem softwarebasierten Decodierer, einem hardwarebasierten Decodierer oder einer Kombination aus einem softwarebasierten Decodierer und einem hardwarebasierten Decodierer.
Bei einer vierten Implementierung, allein oder in Kombination mit einer oder mehreren der ersten bis dritten Implementierung, ist der Steuerwert ein erster Steuerwert, ist der Zeitstempel ein erster Zeitstempel und der Prozess 400 umfasst Erzeugen eines zweiten Steuerwertes und eines zweiten Zeitstempels basierend zumindest teilweise auf dem Programm, wobei der zweite Steuerwert ein Wert ist, der als die Eingabe an die Komponente der Radarvorrichtung zu einer durch den zweiten Zeitstempel angegebenen Zeit bereitzustellen ist, Speichern des zweiten Steuerwertes in dem der Komponente zugeordneten FIFO-Puffer, und Bereitstellen des zweiten Steuerwertes als die Eingabe an die Komponente der Radarvorrichtung zu der durch den zweiten Zeitstempel angegebenen Zeit.
Bei einer fünften Implementierung, allein oder in Kombination mit einer oder mehreren der ersten bis vierten Implementierung, ist der Steuerwert ein erster Steuerwert, ist der Zeitstempel ein erster Zeitstempel, ist die Komponente eine erste Komponente und ist der FIFO-Puffer ein erster FIFO-Puffer, und der Prozess 400 umfasst ferner Erzeugen eines zweiten Steuerwertes und eines zweiten Zeitstempels basierend zumindest teilweise auf dem Programm, wobei der zweite Steuerwert ein Wert ist, der als eine Eingabe an eine zweite Komponente (z. B. zweite Komponente 210) der Radarvorrichtung zu einer durch den zweiten Zeitstempel angegebenen Zeit bereitzustellen ist, Speichern des zweiten Steuerwertes in einem zweiten, der zweiten Komponente zugeordneten FIFO-Puffer, und Bereitstellen des zweiten Steuerwertes als die Eingabe an die zweite Komponente zu der durch den zweiten Zeitstempel angegebenen Zeit.
Bei einer sechsten Implementierung, allein oder in Kombination mit einer oder mehreren der ersten bis fünften Implementierung, stimmt die durch den zweiten Zeitstempel angegebene Zeit mit der durch den ersten Zeitstempel angegebenen Zeit überein und der zweite Steuerwert und der zweite Zeitstempel werden erzeugt, nachdem der erste Steuerwert und der erste Zeitstempel erzeugt werden.
Bei einer siebten Implementierung, allein oder in Kombination mit einer oder mehreren der ersten bis sechsten Implementierung, ist die Radarvorrichtung auf einer einzelnen integrierten Schaltung implementiert oder ist über mehrere integrierte Schaltungen implementiert.
Obwohl 4 beispielhafte Blöcke des Prozesses 400 zeigt, kann der Prozess 400 bei einigen Implementierungen zusätzliche Blöcke, weniger Blöcke, unterschiedliche Blöcke oder unterschiedlich angeordnete Blöcke als jene umfassen, die in 4 dargestellt sind. Zusätzlich oder alternativ können zwei oder mehr der Blöcke des Prozesses 400 parallel ausgeführt werden.
Die vorstehende Offenbarung stellt eine Veranschaulichung und Beschreibung bereit, soll aber nicht vollständig sein oder die Implementierungen auf die bestimmte offenbarte Form begrenzen. Modifikationen und Variationen können unter Berücksichtigung der obigen Offenbarung durchgeführt werden oder können aus der praktischen Ausführung der Implementierungen gewonnen werden.
Ferner soll nach hiesigem Gebrauch der Begriff „Komponente“ sehr breit als Hardware, Firmware und/oder eine Kombination von Hardware und Firmware ausgelegt werden.
Es ist offensichtlich, dass hierin beschriebene Systeme und/oder Verfahren in unterschiedlichen Formen von Hardware, Firmware oder einer Kombination von Hardware und Software implementiert werden können. Der tatsächliche spezialisierte Steuerungs-Hardware- oder - Software-Code, der zum Implementieren dieser Systeme und/oder Verfahren verwendet wird, ist nicht begrenzend für die Implementierungen. Der Betrieb und das Verhalten der Systeme und/oder Verfahren werden somit hiermit ohne Bezugnahme auf einen spezifischen Software-Code beschrieben - wobei davon ausgegangen wird, dass Software und Hardware entworfen sein können, um die Systeme und/oder Verfahren basierend auf der hiesigen Beschreibung zu implementieren.
Einige Implementierungen sind hierin in Verbindung mit Schwellen beschrieben. Nach hiesigem Gebrauch kann sich das Erfüllen einer Schwelle, abhängig von dem Zusammenhang, auf einen Wert beziehen, der größer ist als die Schwelle, mehr als die Schwelle, höher als die Schwelle, größer als oder gleich der Schwelle, kleiner als die Schwelle, geringer als die Schwelle, niedriger als die Schwelle, kleiner oder gleich der Schwelle, gleich der Schwelle, etc., abhängig vom Kontext ist.
Obgleich bestimmte Kombinationen von Merkmalen in den Ansprüchen wiedergegeben und/oder in der Beschreibung offenbart sind, sollen diese Kombinationen die Offenbarung verschiedener Implementierungen nicht begrenzen. Tatsächlich können viele dieser Merkmale auf eine Art und Weise kombiniert werden, die in den Ansprüchen nicht eigens wiedergegeben und/oder in der Beschreibung offenbart ist. Obwohl jeder nachfolgend aufgeführte abhängige Anspruch direkt von nur einem Anspruch abhängen kann, umfasst die Offenbarung verschiedener Implementierungen jeden abhängigen Anspruch in Kombination mit jedem anderen Anspruch in dem Anspruchssatz.
Kein hierin verwendetes Element, Schritt oder Anweisung soll als entscheidend oder wesentlich ausgelegt werden, sofern es nicht explizit als solches beschrieben ist. Ferner sollen gemäß hiesiger Verwendung die Artikel „ein, eine“ ein oder mehrere Elemente umfassen und können synonym mit „ein oder mehrere“ verwendet werden. Ferner soll der Artikel „der, die, das“ nach hiesigem Gebrauch einen oder mehrere Gegenstände umfassen, auf die in Verbindung mit dem Artikel „der, die, das“ Bezug genommen wird, und kann synonym mit „dem/der einen oder den mehreren“ verwendet werden. Ferner soll nach hiesigem Gebrauch der Begriff „Satz“ ein oder mehrere Gegenstände (z.B. verwandte Gegenstände, nicht verwandte Gegenstände, eine Kombination von verwandten und nicht verwandten Gegenständen etc.) umfassen, und kann synonym mit „einem/er oder mehreren“ verwendet werden. In den Fällen, in denen nur ein Element beabsichtigt ist, wird die Phrase „nur ein“ oder eine ähnliche Sprache verwendet. Ferner sollen nach hiesigem Gebrauch die Begriffe „aufweist“, „aufweisen“, „aufweisend“ oder dergleichen offene Begriffe sein. Ferner soll der Ausdruck „basierend auf‟ bedeuten ''basierend, zumindest teilweise, auf, sofern nicht ausdrücklich etwas anderes angegeben ist. Auch der Begriff „oder“ soll nach hiesigem Gebrauch umfassend sein, wenn er in einer Serie verwendet wird, und kann synonym mit „und/oder“ verwendet werden, soweit nicht ausdrücklich anders angegeben (z. B. falls er in Kombination mit „entweder“ oder „nur eines von“ verwendet wird).
Ausführungsbeispiel 1 ist eine Radarvorrichtung, umfassend: einen Speicher, um ein Programm zu speichern, das dem Betreiben der Radarvorrichtung zugeordnet ist; einen Decodierer, um: das Programm aus dem Speicher zu lesen; und einen Steuerwert und einen Zeitstempel basierend zumindest teilweise auf dem Programm zu erzeugen, wobei der Steuerwert ein Wert ist, der als eine Eingabe an eine Komponente der Radarvorrichtung zu einer durch den Zeitstempel angegebenen Zeit bereitzustellen ist; und einen First-In-First-Out-, FIFO-, Puffer, um: zumindest den Steuerwert zu speichern, und den Steuerwert als die Eingabe an die Komponente der Radarvorrichtung zu der durch den Zeitstempel angegebenen Zeit bereitzustellen.
Ausführungsbeispiel 2, in der Radarvorrichtung von Ausführungsbeispiel 1, wobei der FIFO beim Bereitstellen des Steuerwertes ausgebildet ist: zu bestimmen, dass eine von einem globalen Zeitgeber der Radarvorrichtung angegebene Zeit mit der durch den Zeitstempel angegebenen Zeit übereinstimmt, und den Steuerwert an die Komponente basierend auf der Bestimmung, dass die von dem globalen Zeitgeber angegebene Zeit mit der von dem Zeitstempel angegebenen Zeit übereinstimmt, bereitzustellen.
Ausführungsbeispiel 3, in der Radarvorrichtung von Ausführungsbeispiel 1 oder 2, wobei der FIFO ausgebildet ist, den Steuerwert und den Zeitstempel als Wertepaar zu speichern.
Ausführungsbeispiel 4, in der Radarvorrichtung von einem der vorangehenden Ausführungsbeispiele, wobei der Decodierer einer ist von: einem softwarebasierten Decodierer, einem hardwarebasierten Decodierer oder einer Kombination aus einem softwarebasierten Decodierer und einem hardwarebasierten Decodierer.
Ausführungsbeispiel 5, in der Radarvorrichtung von einem der vorangehenden Ausführungsbeispiele, wobei der Steuerwert ein erster Steuerwert ist, der Zeitstempel ein erster Zeitstempel ist und wobei der Decodierer ferner ausgebildet ist: einen zweiten Steuerwert und einen zweiten Zeitstempel basierend zumindest teilweise auf dem Programm zu erzeugen, wobei der zweite Steuerwert ein Wert ist, der als die Eingabe an die Komponente der Radarvorrichtung zu einer durch den zweiten Zeitstempel angegebenen Zeit bereitzustellen ist, wobei sich die durch den zweiten Zeitstempel angegebene Zeit von der durch den ersten Zeitstempel angegebenen Zeit unterscheidet, und wobei der FIFO-Puffer ferner ausgebildet ist: zumindest den zweiten Steuerwert zu speichern, und den zweiten Steuerwert als die Eingabe an die Komponente der Radarvorrichtung zu der durch den zweiten Zeitstempel angegebenen Zeit bereitzustellen.
Ausführungsbeispiel 6, in der Radarvorrichtung von einem der vorangehenden Ausführungsbeispiele, wobei der Steuerwert ein erster Steuerwert ist, der Zeitstempel ein erster Zeitstempel ist, die Komponente eine erste Komponente ist und der FIFO-Puffer ein erster FIFO-Puffer ist, und wobei der Decodierer ferner ausgebildet ist: einen zweiten Steuerwert und einen zweiten Zeitstempel basierend zumindest teilweise auf dem Programm zu erzeugen, wobei der zweite Steuerwert ein Wert ist, der als eine Eingabe an eine zweite Komponente der Radarvorrichtung zu einer durch den zweiten Zeitstempel angegebenen Zeit bereitzustellen ist, und wobei die Radarvorrichtung ferner einen zweiten FIFO-Puffer umfasst, um: zumindest den zweiten Steuerwert zu speichern, und den zweiten Steuerwert als die Eingabe an die zweite Komponente der Radarvorrichtung zu der durch den zweiten Zeitstempel angegebenen Zeit bereitzustellen.
Ausführungsbeispiel 7, in der Radarvorrichtung von Ausführungsbeispiel 6, wobei die durch den zweiten Zeitstempel angegebene Zeit mit der durch den ersten Zeitstempel angegebenen Zeit übereinstimmt und der Decodierer den zweiten Steuerwert und den zweiten Zeitstempel erzeugt, nachdem der Decodierer den ersten Steuerwert und den ersten Zeitstempel erzeugt.
Ausführungsbeispiel 8, in der Radarvorrichtung von einem der vorangehenden Ausführungsbeispiele, wobei die Radarvorrichtung auf einer einzelnen integrierten Schaltung implementiert ist.
Ausführungsbeispiel 9 ist ein Verfahren, umfassend: Lesen eines Programms aus einem Speicher einer Radarvorrichtung, Erzeugen eines Steuerwertes und eines Zeitstempels basierend zumindest teilweise auf dem Programm, wobei der Steuerwert ein Wert ist, der als eine Eingabe an eine Komponente der Radarvorrichtung zu einer durch den Zeitstempel angegebenen Zeit bereitzustellen ist; Speichern des Steuerwertes in einem der Komponente zugeordneten First-In-First-Out-, FIFO-, Puffer; und Bereitstellen des Steuerwertes als die Eingabe an die Komponente zu der durch den Zeitstempel angegebenen Zeit.
Ausführungsbeispiel 10, in dem Verfahren von Ausführungsbeispiel 9, wobei das Bereitstellen des Steuerwertes umfasst: Bestimmen, dass eine von einem globalen Zeitgeber der Radarvorrichtung angegebene Zeit mit der durch den Zeitstempel angegebenen Zeit übereinstimmt, und Bereitstellen des Steuerwertes an die Komponente basierend auf der Bestimmung, dass die von dem globalen Zeitgeber angegebene Zeit mit der von dem Zeitstempel angegebenen Zeit übereinstimmt.
Ausführungsbeispiel 11, in dem Verfahren von Ausführungsbeispiel 9 oder 10, ferner umfassend ein Speichern des Zeitstempels in dem FIFO-Puffer, derart, dass der Zeitstempel dem Steuerwert zugeordnet ist.
Ausführungsbeispiel 12, in dem Verfahren von einem der Ausführungsbeispiele 9 bis 11, wobei ein Decodierer, der dem Erzeugen des Steuerwertes und des Zeitstempels zugeordnet ist, einer von einem softwarebasierten Decodierer, einem hardwarebasierten Decodierer oder einer Kombination aus einem softwarebasierten Decodierer und einem hardwarebasierten Decodierer ist.
Ausführungsbeispiel 13, in dem Verfahren von einem der Ausführungsbeispiele 9 bis 12, wobei der Steuerwert ein erster Steuerwert ist, der Zeitstempel ein erster Zeitstempel ist und wobei das Verfahren ferner umfasst: Erzeugen eines zweiten Steuerwertes und eines zweiten Zeitstempels basierend zumindest teilweise auf dem Programm, wobei der zweite Steuerwert ein Wert ist, der als die Eingabe an die Komponente der Radarvorrichtung zu einer durch den zweiten Zeitstempel angegebenen Zeit bereitzustellen ist, Speichern des zweiten Steuerwertes in dem der Komponente zugeordneten FIFO-Puffer, und Bereitstellen des zweiten Steuerwertes als die Eingabe an die Komponente der Radarvorrichtung zu der durch den zweiten Zeitstempel angegebenen Zeit.
Ausführungsbeispiel 14, in dem Verfahren von einem der Ausführungsbeispiele 9 bis 13, wobei der Steuerwert ein erster Steuerwert ist, der Zeitstempel ein erster Zeitstempel ist, die Komponente eine erste Komponente ist und der FIFO-Puffer ein erster FIFO-Puffer ist, und wobei das Verfahren ferner umfasst: Erzeugen eines zweiten Steuerwertes und eines zweiten Zeitstempels basierend zumindest teilweise auf dem Programm, wobei der zweite Steuerwert ein Wert ist, der als eine Eingabe an eine zweite Komponente der Radarvorrichtung zu einer durch den zweiten Zeitstempel angegebenen Zeit bereitzustellen ist, Speichern des zweiten Steuerwertes in einem zweiten, der zweiten Komponente zugeordneten FIFO-Puffer, und Bereitstellen des zweiten Steuerwertes als die Eingabe an die zweite Komponente zu der durch den zweiten Zeitstempel angegebenen Zeit.
Ausführungsbeispiel 15 ist ein System, umfassend: einen Decodierer, um: ein Programm zu erhalten, das dem Steuern des Radarbetriebs eines Satzes von Komponenten des Systems zugeordnet ist, und ein Wertepaar basierend zumindest teilweise auf dem Programm zu erzeugen, wobei das Wertepaar einen Steuerwert, der einer Komponente des Satzes von Komponenten zugeordnet ist, und einen Zeitstempel, der dem Steuerwert entspricht, umfasst; und einen First-In-First-Out-, FIFO-, Puffer, um: zu bestimmen, dass eine durch einen dem System zugeordneten, globalen Zeitgeber angegebene Zeit mit der durch den Zeitstempel angegebenen Zeit übereinstimmt, und den Steuerwert an die Komponente basierend auf der Bestimmung, dass die von dem globalen Zeitgeber angegebene Zeit mit der von dem Zeitstempel angegebenen Zeit übereinstimmt, bereitzustellen.

Claims

Eine Radarvorrichtung, umfassend: einen Speicher, um ein Programm zu speichern, das dem Betreiben der Radarvorrichtung zugeordnet ist; einen Decodierer, um: das Programm aus dem Speicher zu lesen, und einen Steuerwert und einen Zeitstempel basierend zumindest teilweise auf dem Programm zu erzeugen, wobei der Steuerwert ein Wert ist, der als eine Eingabe an eine Komponente der Radarvorrichtung zu einer durch den Zeitstempel angegebenen Zeit bereitzustellen ist, und einen First-In-First-Out-, FIFO-, Puffer, um: zumindest den Steuerwert zu speichern, und den Steuerwert als die Eingabe an die Komponente der Radarvorrichtung zu der durch den Zeitstempel angegebenen Zeit bereitzustellen.
Die Radarvorrichtung gemäß Anspruch 1, wobei der FIFO beim Bereitstellen des Steuerwertes ausgebildet ist: zu bestimmen, dass eine von einem globalen Zeitgeber der Radarvorrichtung angegebene Zeit mit der durch den Zeitstempel angegebenen Zeit übereinstimmt, und den Steuerwert an die Komponente basierend auf der Bestimmung, dass die von dem globalen Zeitgeber angegebene Zeit mit der von dem Zeitstempel angegebenen Zeit übereinstimmt, bereitzustellen.
Die Radarvorrichtung gemäß Anspruch 1 oder 2, wobei der FIFO ausgebildet ist, den Steuerwert und den Zeitstempel als Wertepaar zu speichern.
Die Radarvorrichtung gemäß einem der vorangehenden Ansprüche, wobei der Decodierer einer ist von: einem softwarebasierten Decodierer, einem hardwarebasierten Decodierer oder einer Kombination aus einem softwarebasierten Decodierer und einem hardwarebasierten Decodierer.
Die Radarvorrichtung gemäß einem der vorangehenden Ansprüche, wobei der Steuerwert ein erster Steuerwert ist, der Zeitstempel ein erster Zeitstempel ist und wobei der Decodierer ferner ausgebildet ist: einen zweiten Steuerwert und einen zweiten Zeitstempel basierend zumindest teilweise auf dem Programm zu erzeugen, wobei der zweite Steuerwert ein Wert ist, der als die Eingabe an die Komponente der Radarvorrichtung zu einer durch den zweiten Zeitstempel angegebenen Zeit bereitzustellen ist, wobei sich die durch den zweiten Zeitstempel angegebene Zeit von der durch den ersten Zeitstempel angegebenen Zeit unterscheidet, und wobei der FIFO-Puffer ferner ausgebildet ist: zumindest den zweiten Steuerwert zu speichern, und den zweiten Steuerwert als die Eingabe an die Komponente der Radarvorrichtung zu der durch den zweiten Zeitstempel angegebenen Zeit bereitzustellen.
Die Radarvorrichtung gemäß einem der vorangehenden Ansprüche, wobei der Steuerwert ein erster Steuerwert ist, der Zeitstempel ein erster Zeitstempel ist, die Komponente eine erste Komponente ist und der FIFO-Puffer ein erster FIFO-Puffer ist, und wobei der Decodierer ferner ausgebildet ist: einen zweiten Steuerwert und einen zweiten Zeitstempel basierend zumindest teilweise auf dem Programm zu erzeugen, wobei der zweite Steuerwert ein Wert ist, der als eine Eingabe an eine zweite Komponente der Radarvorrichtung zu einer durch den zweiten Zeitstempel angegebenen Zeit bereitzustellen ist, und wobei die Radarvorrichtung ferner einen zweiten FIFO-Puffer umfasst, um: zumindest den zweiten Steuerwert zu speichern, und den zweiten Steuerwert als die Eingabe an die zweite Komponente der Radarvorrichtung zu der durch den zweiten Zeitstempel angegebenen Zeit bereitzustellen.
Die Radarvorrichtung gemäß Anspruch 6, wobei die durch den zweiten Zeitstempel angegebene Zeit mit der durch den ersten Zeitstempel angegebenen Zeit übereinstimmt und der Decodierer den zweiten Steuerwert und den zweiten Zeitstempel erzeugt, nachdem der Decodierer den ersten Steuerwert und den ersten Zeitstempel erzeugt.
Die Radarvorrichtung gemäß einem der vorangehenden Ansprüche, wobei die Radarvorrichtung auf einer einzelnen integrierten Schaltung implementiert ist.
Ein Verfahren, umfassend: Lesen eines Programms aus einem Speicher einer Radarvorrichtung, Erzeugen eines Steuerwertes und eines Zeitstempels basierend zumindest teilweise auf dem Programm, wobei der Steuerwert ein Wert ist, der als eine Eingabe an eine Komponente der Radarvorrichtung zu einer durch den Zeitstempel angegebenen Zeit bereitzustellen ist; Speichern des Steuerwertes in einem der Komponente zugeordneten First-In-First-Out-, FIFO-, Puffer; und Bereitstellen des Steuerwertes als die Eingabe an die Komponente zu der durch den Zeitstempel angegebenen Zeit.
Das Verfahren gemäß Anspruch 9, wobei das Bereitstellen des Steuerwertes umfasst: Bestimmen, dass eine von einem globalen Zeitgeber der Radarvorrichtung angegebene Zeit mit der durch den Zeitstempel angegebenen Zeit übereinstimmt, und Bereitstellen des Steuerwertes an die Komponente basierend auf der Bestimmung, dass die von dem globalen Zeitgeber angegebene Zeit mit der von dem Zeitstempel angegebenen Zeit übereinstimmt.
Das Verfahren gemäß Anspruch 9 oder 10, ferner umfassend ein Speichern des Zeitstempels in dem FIFO-Puffer, derart, dass der Zeitstempel dem Steuerwert zugeordnet ist.
Das Verfahren gemäß einem der Ansprüche 9 bis 11, wobei ein Decodierer, der dem Erzeugen des Steuerwertes und des Zeitstempels zugeordnet ist, einer von einem softwarebasierten Decodierer, einem hardwarebasierten Decodierer oder einer Kombination aus einem softwarebasierten Decodierer und einem hardwarebasierten Decodierer ist.
Das Verfahren gemäß einem der Ansprüche 9 bis 12, wobei der Steuerwert ein erster Steuerwert ist, der Zeitstempel ein erster Zeitstempel ist und wobei das Verfahren ferner umfasst: Erzeugen eines zweiten Steuerwertes und eines zweiten Zeitstempels basierend zumindest teilweise auf dem Programm, wobei der zweite Steuerwert ein Wert ist, der als die Eingabe an die Komponente der Radarvorrichtung zu einer durch den zweiten Zeitstempel angegebenen Zeit bereitzustellen ist, Speichern des zweiten Steuerwertes in dem der Komponente zugeordneten FIFO-Puffer, und Bereitstellen des zweiten Steuerwertes als die Eingabe an die Komponente der Radarvorrichtung zu der durch den zweiten Zeitstempel angegebenen Zeit.
Das Verfahren gemäß einem der Ansprüche 9 bis 13, wobei der Steuerwert ein erster Steuerwert ist, der Zeitstempel ein erster Zeitstempel ist, die Komponente eine erste Komponente ist und der FIFO-Puffer ein erster FIFO-Puffer ist, und wobei das Verfahren ferner umfasst: Erzeugen eines zweiten Steuerwertes und eines zweiten Zeitstempels basierend zumindest teilweise auf dem Programm, wobei der zweite Steuerwert ein Wert ist, der als eine Eingabe an eine zweite Komponente der Radarvorrichtung zu einer durch den zweiten Zeitstempel angegebenen Zeit bereitzustellen ist, Speichern des zweiten Steuerwertes in einem zweiten, der zweiten Komponente zugeordneten FIFO-Puffer, und Bereitstellen des zweiten Steuerwertes als die Eingabe an die zweite Komponente zu der durch den zweiten Zeitstempel angegebenen Zeit.
Ein System, umfassend: einen Decodierer, um: ein Programm zu erhalten, das dem Steuern des Radarbetriebs eines Satzes von Komponenten des Systems zugeordnet ist, und ein Wertepaar basierend zumindest teilweise auf dem Programm zu erzeugen, wobei das Wertepaar einen Steuerwert, der einer Komponente des Satzes von Komponenten zugeordnet ist, und einen Zeitstempel, der dem Steuerwert entspricht, umfasst; und einen First-In-First-Out-, FIFO-, Puffer, um: zu bestimmen, dass eine durch einen dem System zugeordneten, globalen Zeitgeber angegebene Zeit mit der durch den Zeitstempel angegebenen Zeit übereinstimmt, und den Steuerwert an die Komponente basierend auf der Bestimmung, dass die von dem globalen Zeitgeber angegebene Zeit mit der von dem Zeitstempel angegebenen Zeit übereinstimmt, bereitzustellen.