DE102021121875A1 - Halbleitereinrichtung und herstellungsverfahren einer halbleitereinrichtung - Google Patents

Halbleitereinrichtung und herstellungsverfahren einer halbleitereinrichtung Download PDF

Info

Publication number
DE102021121875A1
DE102021121875A1 DE102021121875.6A DE102021121875A DE102021121875A1 DE 102021121875 A1 DE102021121875 A1 DE 102021121875A1 DE 102021121875 A DE102021121875 A DE 102021121875A DE 102021121875 A1 DE102021121875 A1 DE 102021121875A1
Authority
DE
Germany
Prior art keywords
semiconductor device
electrode
insulating substrate
until
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021121875.6A
Other languages
English (en)
Inventor
Takuya Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102021121875A1 publication Critical patent/DE102021121875A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Eine Halbleitereinrichtung umfasst ein isolierendes Substrat, das eine Schaltungsstruktur aufweist, eine Halbleitervorrichtung, die auf dem isolierenden Substrat montiert und mit der Schaltungsstruktur elektrisch verbunden ist, ein Gehäuse, das das isolierende Substrat und die Halbleitervorrichtung aufnimmt, und eine Elektrode, die am Gehäuse angebracht ist, wobei eine Spitzenfläche der Elektrode mit Lot mit der Schaltungsstruktur verbunden ist, die Elektrode durch das Gehäuse mit der Schaltungsstruktur in Kontakt gebracht und gegen diese gedrückt wird und ein Vorsprung auf der Spitzenfläche angeordnet ist.

Description

  • Hintergrund der Erfindung
  • Gebiet
  • Die vorliegende Offenbarung bezieht sich auf eine Halbleitereinrichtung und ein Herstellungsverfahren der Halbleitereinrichtung.
  • Hintergrund
  • Eine Halbleitereinrichtung, in der an einem Gehäuse angebrachte Elektroden mit einer Schaltungsstruktur eines isolierenden Substrats mittels Lot verbunden sind, ist offenbart (siehe zum Beispiel offengelegtes japanisches Patent Nr. 2006-295158 ).
  • Zusammenfassung
  • Während eines Temperaturzyklus tritt aufgrund einer Differenz in linearen Ausdehnungskoeffizienten von Komponenten ein Verzug einer Halbleitereinrichtung auf. Dieser Verzug verändert Positionen von Elektroden in einer vertikalen Richtung in Bezug auf ein Gehäuse und ein isolierendes Substrat, und somit wirkt an Teilbereichen der Lotverbindung der Elektroden eine Zugspannung oder Druckspannung in einer vertikalen Richtung. Wegen des Vorhandenseins des isolierenden Substrats ist es weniger wahrscheinlich, dass die Elektroden in Druckrichtung verschoben werden. Es ist jedoch wahrscheinlich, dass die Elektroden in Zugrichtung verschoben werden, was zu einer Verschlechterung des Lots führt und eine Ablösung verursacht und ein Problem mit sich bringt, dass sich die Zuverlässigkeit verschlechtert.
  • Die vorliegende Offenbarung wurde gemacht, um das Problem wie oben beschrieben zu lösen, und ist darauf gerichtet, eine Halbleitereinrichtung und ein Herstellungsverfahren der Halbleitereinrichtung bereitzustellen, die die Zuverlässigkeit verbessern können.
  • Eine Halbleitereinrichtung gemäß der vorliegenden Offenbarung enthält ein isolierendes Substrat, das eine Schaltungsstruktur aufweist, eine Halbleitervorrichtung, die auf dem isolierenden Substrat montiert und mit der Schaltungsstruktur elektrisch verbunden ist, ein Gehäuse, das das isolierende Substrat und die Halbleitervorrichtung aufnimmt, und eine Elektrode, die am Gehäuse angebracht ist, wobei eine Spitzenfläche der Elektrode mit Lot mit der Schaltungsstruktur verbunden ist, die Elektrode durch das Gehäuse mit der Schaltungsstruktur in Kontakt gebracht und gegen diese gedrückt wird und ein Vorsprung auf der Spitzenfläche angeordnet ist.
  • In der vorliegenden Offenbarung wird die Elektrode durch das Gehäuse mit der Schaltungsstruktur in Kontakt gebracht und gegen diese gedrückt. Dies kann eine durch einen Verzug während des Temperaturzyklus am Verbindungsteilbereich der Elektrode und der Schaltungsstruktur auftretende Zugspannung reduzieren. Während eine Dicke des Lots abnimmt, wenn die Elektrode mit der Schaltungsstruktur in Kontakt gebracht und gegen diese gedrückt wird, kann ferner die Dicke des Lots durch den an der Spitzenfläche angeordneten Vorsprung beibehalten werden. Daher ist es möglich, eine Ablösung des Lots während des Temperaturzyklus zu verhindern und die Zuverlässigkeit zu verbessern.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden sich aus der folgenden Beschreibung vollständiger zeigen.
  • Figurenliste
    • 1 ist eine Querschnittsansicht, die eine Halbleitereinrichtung gemäß einer ersten Ausführungsform veranschaulicht.
    • 2 ist eine vergrößerte Querschnittsansicht entlang I-II in 1.
    • 3 ist eine Ansicht, die einen Herstellungsprozess der Halbleitereinrichtung gemäß der ersten Ausführungsform veranschaulicht.
    • 4 ist eine Ansicht, die einen Herstellungsprozess der Halbleitereinrichtung gemäß der ersten Ausführungsform veranschaulicht.
    • 5 ist eine vergrößerte Querschnittsansicht eines Teils der Halbleitereinrichtung gemäß der ersten Ausführungsform.
    • 6 ist eine Querschnittsansicht, die eine Halbleitereinrichtung gemäß einer zweiten Ausführungsform veranschaulicht.
    • 7 ist eine Querschnittsansicht eines modifizierten Beispiels der Halbleitereinrichtung gemäß der zweiten Ausführungsform.
    • 8 ist eine Draufsicht, die das modifizierte Beispiel der Halbleitereinrichtung gemäß der zweiten Ausführungsform veranschaulicht.
    • 9 ist eine Querschnittsansicht, die eine Halbleitereinrichtung gemäß einer dritten Ausführungsform veranschaulicht.
    • 10 ist eine Querschnittsansicht, die eine Halbleitereinrichtung gemäß einer vierten Ausführungsform veranschaulicht.
    • 11 ist eine vergrößerte Querschnittsansicht entlang I-II in 10.
    • 12 ist eine Querschnittsansicht, die eine Halbleitereinrichtung gemäß einer fünften Ausführungsform veranschaulicht.
    • 13 ist eine Seitenansicht, die einen aufragenden Teilbereich einer Elektrode gemäß einer sechsten Ausführungsform veranschaulicht.
    • 14 ist eine Seitenansicht, die ein modifiziertes Beispiel 1 des aufragenden Teilbereichs der Elektrode gemäß der sechsten Ausführungsform veranschaulicht.
    • 15 ist eine Seitenansicht, die ein modifiziertes Beispiel 2 des aufragenden Teilbereichs der Elektrode gemäß der sechsten Ausführungsform veranschaulicht.
  • Beschreibung von Ausführungsformen
  • Eine Halbleitereinrichtung und ein Herstellungsverfahren der Halbleitereinrichtung gemäß den Ausführungsformen der vorliegenden Offenbarung werden mit Verweis auf die Zeichnungen beschrieben. Die gleichen Komponenten werden mit den gleichen Symbolen bezeichnet, und deren wiederholte Beschreibung kann weggelassen werden.
  • Erste Ausführungsform
  • 1 ist eine Querschnittsansicht, die eine Halbleitereinrichtung gemäß einer ersten Ausführungsform veranschaulicht. Ein isolierendes Substrat 1 umfasst eine isolierende Platte 2, eine Metallstruktur 3 auf einer unteren Oberfläche der isolierenden Platte 2 und Schaltungsstrukturen 4 und 5 auf einer oberen Oberfläche der isolierenden Platte 2. Die isolierende Platte 2 ist eine Keramik wie etwa AIN und SiN und kann eine Harzisolierung sein.
  • Die Metallstruktur 3 des isolierenden Substrats 1 ist mit einem Lot 7 mit einer oberen Oberfläche einer Basisplatte 6 verbunden. Auf dem isolierenden Substrat 1 ist eine Halbleitervorrichtung 8 montiert. Eine untere Elektrode der Halbleitervorrichtung 8 ist mit einem Lot 9 mit der Schaltungsstruktur 4 elektrisch verbunden. Man beachte, dass ein Verbinden nicht auf ein Verbinden mittels Lot beschränkt ist und ein Ag-Bonding oder Laserschweißen sein kann. Eine obere Elektrode der Halbleitervorrichtung 8 ist mittels einer Verdrahtung 10 wie etwa eines Drahts mit der Schaltungsstruktur 5 elektrisch verbunden. Ein Gehäuse 11 nimmt das isolierende Substrat 1 und die Halbleitervorrichtung 8 auf. Das Gehäuse 11 ist an die obere Oberfläche der Basisplatte 6 gebondet.
  • Die Elektroden 12 und 13 sind am Gehäuse 11 angebracht. Eine Spitzenfläche der Elektrode 12 ist mit einem Lot 14 mit der Schaltungsstruktur 4 verbunden. Die Elektroden 12 und 13 haben eine plattenartige Form und weisen Hauptoberflächen, die einander gegenüberliegen, seitliche Oberflächen, die einander gegenüberliegen, und Spitzenflächen auf. Die Spitzenfläche hat eine rechteckige Form, und eine kurze Seite der Spitzenfläche entspricht einer Plattendicke der Elektrode 12, und eine lange Seite der Spitzenfläche entspricht einer Breite der Elektrode 12.
  • Ein Versiegelungsmaterial 15 versiegelt das isolierende Substrat 1, die Halbleitervorrichtung 8 und die Elektrode 12, um die Halbleitervorrichtung 8 oder dergleichen gegen die äußere Umgebung elektrisch zu isolieren. Das Versiegelungsmaterial 15 ist beispielsweise ein Gel und ist vorzugsweise ein Harz wie etwa ein Harz für direktes Vergießen. Das Harz hemmt eine Verschiebung der Elektrode 12 während eines Temperaturzyklus, sodass die Zuverlässigkeit der Lotverbindung verbessert wird.
  • Die Elektrode 12 weist einen fixierten Teilbereich 12a, der in das Gehäuse 11 eingesetzt und fixiert ist, einen aufragenden Teilbereich 12b, der auf der Schaltungsstruktur 4 aufragt, und einen Verbindungsteilbereich 12c auf, der den fixierten Teilbereich 12a und ein oberes Ende des aufragenden Teilbereichs 12b verbindet. Eine Höhe des oberen Endes des aufragenden Teilbereichs 12b der Elektrode 12 ist höher als eine Höhe des fixierten Teilbereichs 12a. Der fixierte Teilbereich 12a ist zur oberen Oberfläche der Basisplatte 6 und der Schaltungsstrukturen 4 und 5 des isolierenden Substrats 1 parallel. Indes steigt der in den Innenraum des Gehäuses 11 herausgezogene Verbindungsteilbereich 12c vom fixierten Teilbereich 12a aus in Richtung des oberen Endes des aufragenden Teilbereichs 12b an und neigt sich in Bezug auf die obere Oberfläche der Basisplatte 6 und der Schaltungsstrukturen 4 und 5 des isolierenden Substrats 1. Mit solch einer Konfiguration wird die Elektrode 12 durch das Gehäuse 11 mit der Schaltungsstruktur 4 in Kontakt gebracht und gegen diese gedrückt. In einer der Elektrode 12 ähnlichen Art und Weise ist eine Spitzenfläche der Elektrode 13 mit der Schaltungsstruktur 5 mittels Lot verbunden und wird die Elektrode 13 durch das Gehäuse 11 mit der Schaltungsstruktur 5 in Kontakt gebracht und gegen diese gedrückt.
  • 2 ist eine vergrößerte Querschnittsansicht entlang I-II in 1. Auf der Spitzenfläche ist ein Vorsprung 12d angeordnet. Als Folge davon, dass der Vorsprung 12d der Elektrode 12 mit der Schaltungsstruktur 4 in Kontakt gebracht und gegen diese gedrückt wird, wird auf einer Oberfläche der Schaltungsstruktur 4 eine leichte Vertiefung ausgebildet. In einer der Elektrode 12 ähnlichen Art und Weise ist auf der Spitzenfläche der Elektrode 13 ebenfalls ein (nicht veranschaulichter) Vorsprung angeordnet.
  • Nachfolgend wird ein Herstellungsverfahren der Halbleitereinrichtung gemäß der vorliegenden Ausführungsform beschrieben. 3 und 4 sind Ansichten, die einen Herstellungsprozess der Halbleitereinrichtung gemäß der ersten Ausführungsform veranschaulichen. Zunächst wird die Halbleitervorrichtung 8 auf dem isolierenden Substrat 1 montiert und mit der Schaltungsstruktur 4 des isolierenden Substrats 1 elektrisch verbunden. Dann wird das Gehäuse 11 auf der oberen Oberfläche der Basisplatte 6 so angebracht, dass es das isolierende Substrat 1 und die Halbleitervorrichtung 8 aufnimmt. Bei diesem Vorgang wird die Elektrode 12 durch das Gehäuse 11 mit der Schaltungsstruktur 4 in Kontakt gebracht und gegen diese gedrückt. Die Spitzenfläche der Elektrode 12 wird dann mittels Lot mit der Schaltungsstruktur 4 verbunden.
  • Bevor das Gehäuse 11 angebracht wird, weisen, wie in 3 veranschaulicht ist, der fixierte Teilbereich 12a und der Verbindungsteilbereich 12c der Elektrode 12 eine lineare Form auf, und die Höhe des oberen Endes des aufragenden Teilbereichs 12b der Elektrode 12 ist die gleiche wie die Höhe des fixierten Teilbereichs 12a. Nachdem das Gehäuse 11 angebracht ist, wird, wie in 4 veranschaulicht ist, die Höhe des oberen Endes des aufragenden Teilbereichs 12b der Elektrode 12 höher als die Höhe des fixierten Teilbereichs 12a. Eine solche Verformung der Elektrode 12 bringt die Elektrode 12 mit der Schaltungsstruktur 4 in Kontakt und drückt sie gegen diese.
  • In der vorliegenden Ausführungsform wird die Elektrode 12 durch das Gehäuse 11 mit der Schaltungsstruktur 4 in Kontakt gebracht und gegen diese gedrückt. Dies kann eine durch einen Verzug während des Temperaturzyklus am Verbindungsteilbereich der Elektrode 12 und der Schaltungsstruktur 4 auftretende Zugspannung reduzieren. Während eine Dicke des Lots 14 abnimmt, wenn die Elektrode mit der Schaltungsstruktur in Kontakt gebracht und gegen diese gedrückt wird, kann die Dicke des Lots 14 durch den auf der Spitzenfläche angeordneten Vorsprung 12d beibehalten werden. Daher ist es möglich, eine Ablösung des Lots während des Temperaturzyklus zu verhindern und die Zuverlässigkeit zu verbessern.
  • Ferner kann die Beanspruchung abgeschwächt werden, falls das Lot 14 an einem peripheren Teilbereich der Spitzenfläche, wo die Beanspruchung größer ist, angeordnet wird. Folglich ist der Vorsprung 12d vorzugsweise nicht am peripheren Teilbereich der Spitzenfläche vorgesehen. Zwei oder mehr Vorsprünge 12d sind ferner vorzugsweise angeordnet, um so eine gleichmäßige Dicke des Lots 14 aufrechtzuerhalten. Dies verbessert die Zuverlässigkeit einer Lotverbindung.
  • Ferner wird nicht eine Ebene der plattenartigen Elektrode 12, sondern die Spitzenfläche des aufragenden Teilbereichs 12b der Elektrode 12 mit der Schaltungsstruktur 4 verbunden. Dies reduziert eine Verbindungsfläche der Elektrode 12. Folglich vergrößert sich der Platz zum Verbinden der Halbleitervorrichtung 8 oder der Verdrahtung 10 mit der Schaltungsstruktur 4, mit der die Elektrode 12 verbunden wird. Ferner ist es möglich, die Stromkapazität zu erhöhen.
  • 5 ist eine vergrößerte Querschnittsansicht eines Teils der Halbleitereinrichtung gemäß der ersten Ausführungsform. Ein Abstand R vom Verbindungsteilbereich der Elektrode 12 und der Schaltungsstruktur 4 zu einem Endteilbereich der Schaltungsstruktur 4, der Halbleitervorrichtung 8 oder der externen Verdrahtung 10 ist gleich einer Höhe L des Lots 14 oder länger (R ≥ L). Folglich hat eine Hohlkehle des Lots 14 eine Form mit einer sanften Neigung mit einem Winkel von weniger als 45°, was die Beanspruchung am Lot 14 reduziert, sodass die Zuverlässigkeit einer Lotverbindung verbessert wird.
  • Zweite Ausführungsform
  • 6 ist eine Querschnittsansicht, die eine Halbleitereinrichtung gemäß einer zweiten Ausführungsform veranschaulicht. Das Gehäuse 11 weist eine Außenwand 11a, die ein rechteckiger Rahmen ist, der das isolierende Substrat 1 und die Halbleitervorrichtung 8 umschließt, und einen vorragenden Teilbereich 11b auf, der von der Außenwand 11a aus in Richtung der Innenseite der Außenwand 11a vorragt. Der Verbindungsteilbereich 12c der Elektrode 12, der zur Innenseite der Außenwand 11a herausgezogen ist, wird in eine obere Richtung verschoben, aber nach unten gedrückt, indem ein Kontakt mit einer unteren Oberfläche des vorragenden Teilbereichs 11b hergestellt wird. Infolgedessen nimmt die Elektrode 12 eine Kraft auf, durch die sie mit der Schaltungsstruktur 4 in Kontakt gebracht und gegen diese gedrückt wird. Auf diese Weise ist es in einer der ersten Ausführungsform ähnlichen Art und Weise möglich, eine Zugspannung, die durch einen Verzug während des Temperaturzyklus am Verbindungsteilbereich der Elektrode 12 und der Schaltungsstruktur 4 auftritt, zu reduzieren.
  • 7 ist eine Querschnittsansicht eines modifizierten Beispiels der Halbleitereinrichtung gemäß der zweiten Ausführungsform. 8 ist eine Draufsicht, die das modifizierte Beispiel der Halbleitereinrichtung gemäß der zweiten Ausführungsform veranschaulicht. Der vorragende Teilbereich 11b wird zu einem Träger, der quer zur Außenwand 11 a des Gehäuses 11 verläuft, die einander gegenüberliegen. Auch in diesem Fall werden die oben beschriebenen Effekte geliefert.
  • Dritte Ausführungsform
  • 9 ist eine Querschnittsansicht, die eine Halbleitereinrichtung gemäß einer dritten Ausführungsform veranschaulicht. Das Gehäuse 11 ist direkt an das isolierende Substrat 1 gebondet und daran fixiert. Die übrigen Konfigurationen sind ähnlich jenen der ersten Ausführungsform. Auch in diesem Fall werden die Elektroden 12 und 13 durch das Gehäuse 11 mit den Schaltungsstrukturen 4 und 5 in Kontakt gebracht und gegen diese gedrückt, sodass es möglich ist, Effekte ähnlich jenen der ersten Ausführungsform zu erhalten.
  • Vierte Ausführungsform
  • 10 ist eine Querschnittsansicht, die eine Halbleitereinrichtung gemäß einer vierten Ausführungsform veranschaulicht. 11 ist eine vergrößerte Querschnittsansicht entlang I-II in 10. Auf der Schaltungsstruktur 4 ist eine Aussparung 16 angeordnet. Die Aussparung 16 muss nicht durch die Schaltungsstruktur 4 hindurchgehen und die isolierende Platte 2 erreichen. Der Vorsprung 12d ist in die Aussparung 16 eingepasst. Dies vergrößert einen Verbindungsbereich der Schaltungsstruktur 4 und des Lots 14, sodass die Zuverlässigkeit einer Verbindung verbessert wird.
  • Fünfte Ausführungsform
  • 12 ist eine Querschnittsansicht, die eine Halbleitereinrichtung gemäß einer fünften Ausführungsform veranschaulicht. Parallel zur Elektrode 12 ist eine weitere Elektrode 17 platziert. Platziert man die zwei Elektroden 12 und 17, deren Stromrichtungen einander entgegengesetzt sind, nahe beieinander parallel, hebt dies Magnetfelder gegeneinander auf, sodass es möglich ist, die Induktivität zu reduzieren. Falls die beiden Elektroden 12 und 17 das gleiche Potential haben, kann ferner eine Elektrodendichte erhöht werden, sodass die Erregungsfähigkeit verbessert wird.
  • Sechste Ausführungsform
  • 13 ist eine Seitenansicht, die einen aufragenden Teilbereich einer Elektrode gemäß einer sechsten Ausführungsform veranschaulicht. Auf einer seitlichen Oberfläche des aufragenden Teilbereichs 12b der Elektrode 12 sind Schlitze 12e angeordnet. Die Steifigkeit der Elektrode 12 ist bei den Schlitzen 12e verringert. Infolgedessen wird eine Beanspruchung am Lot 14 durch eine Verformung der Elektrode 12 reduziert, sodass die Zuverlässigkeit einer Lotverbindung verbessert wird.
  • 14 ist eine Seitenansicht, die ein modifiziertes Beispiel 1 des aufragenden Teilbereichs der Elektrode gemäß der sechsten Ausführungsform veranschaulicht. Während in 13 die Schlitze 12e auf beiden Seiten des aufragenden Teilbereichs 12b angeordnet sind, ist in 14 der Schlitz 12e nur auf einer Seite angeordnet. Auch in diesem Fall können ähnliche Effekte erhalten werden.
  • 15 ist eine Seitenansicht, die ein modifiziertes Beispiel 2 des aufragenden Teilbereichs der Elektrode gemäß der sechsten Ausführungsform veranschaulicht. Der Schlitz 12e ist in einer Dickenrichtung angeordnet, sodass eine Dicke des aufragenden Teilbereichs 12b der Elektrode 12 teilweise dünn wird. Die Steifigkeit der Elektrode 12 ist an diesem dünnen Teilbereich verringert. Infolgedessen wird eine Beanspruchung am Lot 14 durch eine Verformung der Elektrode 12 reduziert, sodass die Zuverlässigkeit einer Lotverbindung verbessert wird.
  • Die Halbleitervorrichtung 8 ist nicht auf eine aus Silizium gebildete Halbleitervorrichtung beschränkt, sondern kann stattdessen aus einem Halbleiter mit breiter Bandlücke gebildet sein, der eine breitere Bandlücke als jene von Silizium aufweist. Der Halbleiter mit breiter Bandlücke ist beispielsweise ein Siliziumcarbid, ein Material auf Galliumnitrid-Basis oder Diamant. Eine aus solch einem Halbleiter mit breiter Bandlücke gebildete Halbleitervorrichtung weist eine hohe Spannungsfestigkeit und eine hohe zulässige Stromdichte auf und kann folglich miniaturisiert werden. Die Verwendung solch einer miniaturisierten Halbleitervorrichtung ermöglicht die Miniaturisierung und hohe Integration der Halbleitereinrichtung, in der die Halbleitervorrichtung integriert ist. Da die Halbleitervorrichtung eine hohe Wärmebeständigkeit aufweist, kann ferner eine Abstrahllamelle eines Kühlkörpers miniaturisiert werden und kann ein wassergekühlter Teil luftgekühlt werden, was zu einer weiteren Miniaturisierung der Halbleitereinrichtung führt. Da die Halbleitervorrichtung einen geringen Leistungsverlust und einen hohen Wirkungsgrad aufweist, kann ferner eine hocheffiziente Halbleitereinrichtung erreicht werden.
  • Die aus einem Halbleiter mit breiter Bandlücke gebildete Halbleitervorrichtung 8 kann ferner bei einer hohen Temperatur arbeiten. Auf der anderen Seite kann, indem man die obigen Ausführungsformen verwendet, die Beanspruchung des Lots 14 reduziert werden, sodass die Zuverlässigkeit bei hoher Temperatur verbessert wird.
  • Offensichtlich sind im Lichte der obigen Lehren viele Modifikationen und Variationen der vorliegenden Offenbarung möglich. Es versteht sich daher, dass innerhalb des Umfangs der beigefügten Ansprüche die Erfindung anders als konkret beschrieben in die Praxis umgesetzt werden kann.
  • Die gesamte Offenbarung der am 16. November 2020 eingereichten japanischen Patentanmeldung Nr. 2020-190395 , einschließlich Beschreibung, Ansprüche, Zeichnungen und Zusammenfassung, worauf die Priorität gemäß Übereinkommen der vorliegenden Anmeldung basiert, ist hierin durch Verweis in ihrer Gesamtheit einbezogen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2006295158 [0002]
    • JP 2020190395 [0032]

Claims (16)

  1. Halbleitereinrichtung, aufweisend: ein isolierendes Substrat (1), das eine Schaltungsstruktur (4) aufweist; eine Halbleitervorrichtung (8), die auf dem isolierenden Substrat (1) montiert und mit der Schaltungsstruktur (4) elektrisch verbunden ist; ein Gehäuse (11), das das isolierende Substrat (1) und die Halbleitervorrichtung (8) aufnimmt; und eine Elektrode (12), die am Gehäuse (11) angebracht ist, wobei eine Spitzenfläche der Elektrode (12) mit Lot (14) mit der Schaltungsstruktur (4) verbunden ist, die Elektrode (12) durch das Gehäuse (11) mit der Schaltungsstruktur (4) in Kontakt gebracht und gegen diese gedrückt wird und ein Vorsprung (12d) auf der Spitzenfläche angeordnet ist.
  2. Halbleitereinrichtung nach Anspruch 1, wobei die Elektrode (12) einen fixierten Teilbereich (12a), der am Gehäuse (11) fixiert ist, und einen aufragenden Teilbereich (12b), der auf der Schaltungsstruktur (4) aufragt, aufweist und eine Höhe eines oberen Endes des aufragenden Teilbereichs (12b) der Elektrode (12) höher ist als eine Höhe des fixierten Teilbereichs (12a).
  3. Halbleitereinrichtung nach Anspruch 1 oder 2, wobei das Gehäuse (11) eine Außenwand (11a), die das isolierende Substrat (1) und die Halbleitervorrichtung (8) umschließt, und einen vorragenden Teilbereich (11 b) aufweist, der von der Außenwand (11a) aus in Richtung der Innenseite der Außenwand (11a) vorragt, und die Elektrode (12) nach unten gedrückt wird, indem ein Kontakt mit einer unteren Oberfläche des vorragenden Teilbereichs (11b) hergestellt wird, und eine Kraft empfängt, mit der sie mit der Schaltungsstruktur (4) in Kontakt gebracht und gegen diese gedrückt wird.
  4. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, ferner aufweisend eine Basisplatte (6), wobei das isolierende Substrat (1) mit einer oberen Oberfläche der Basisplatte (6) verbunden ist und das Gehäuse (11) auf die obere Oberfläche der Basisplatte (6) gebondet ist.
  5. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, wobei das Gehäuse (11) direkt an das isolierende Substrat (1) gebondet ist.
  6. Halbleitereinrichtung nach einem der Ansprüche 1 bis 5, wobei eine Aussparung (16) auf der Schaltungsstruktur (4) angeordnet ist und der Vorsprung (12d) in die Aussparung (16) eingepasst ist.
  7. Halbleitereinrichtung nach einem der Ansprüche 1 bis 6, ferner aufweisend eine weitere Elektrode (17), die zur Elektrode (12) parallel platziert ist.
  8. Halbleitereinrichtung nach einem der Ansprüche 1 bis 7, wobei der Vorsprung (12d) nicht an einem peripheren Teilbereich der Spitzenfläche angeordnet ist.
  9. Halbleitereinrichtung nach einem der Ansprüche 1 bis 8, wobei zwei oder mehr Vorsprünge (12d) angeordnet sind.
  10. Halbleitereinrichtung nach einem der Ansprüche 1 bis 9, wobei ein Schlitz (12e) auf einer seitlichen Oberfläche des aufragenden Teilbereichs (12b) der Elektrode (12) angeordnet ist.
  11. Halbleitereinrichtung nach einem der Ansprüche 1 bis 9, wobei eine Dicke des aufragenden Teilbereichs (12b) der Elektrode (12) teilweise dünn ist.
  12. Halbleitereinrichtung nach einem der Ansprüche 1 bis 11, wobei die Halbleitervorrichtung (8) oder eine Verdrahtung (10) mit der Schaltungsstruktur (4) verbunden ist, mit der die Elektrode (12) verbunden ist.
  13. Halbleitereinrichtung nach Anspruch 12, wobei ein Abstand von einem Verbindungsteilbereich der Elektrode (12) und der Schaltungsstruktur (4) zu einem Endteilbereich der Schaltungsstruktur (4), der Halbleitervorrichtung (8) oder einer externen Verdrahtung (10) gleich einer Höhe des Lots (14) oder länger ist.
  14. Halbleitereinrichtung nach einem der Ansprüche 1 bis 13, ferner aufweisend ein Harz (15), das das isolierende Substrat (1), die Halbleitervorrichtung (8) und die Elektrode (12) versiegelt.
  15. Halbleitereinrichtung nach einem der Ansprüche 1 bis 14, wobei die Halbleitervorrichtung (8) aus einem Halbleiter mit breiter Bandlücke gebildet ist.
  16. Herstellungsverfahren der Halbleitereinrichtung, aufweisend: ein Platzieren einer Halbleitervorrichtung (8) auf einem isolierenden Substrat (1) und ein elektrisches Verbinden der Halbleitervorrichtung (8) mit einer Schaltungsstruktur (4) des isolierenden Substrats (1); und ein Anbringen eines Gehäuses (11), um das isolierende Substrat (1) und die Halbleitervorrichtung (8) aufzunehmen, und ein Verbinden, mittels Lot, einer Spitzenfläche einer am Gehäuse (11) angebrachten Elektrode (12) mit der Schaltungsstruktur (4), wobei, wenn das Gehäuse (11) angebracht wird, die Elektrode (12) durch das Gehäuse (11) mit der Schaltungsstruktur (4) in Kontakt gebracht und gegen diese gedrückt wird und ein Vorsprung (12d) auf der Spitzenfläche angeordnet ist.
DE102021121875.6A 2020-11-16 2021-08-24 Halbleitereinrichtung und herstellungsverfahren einer halbleitereinrichtung Pending DE102021121875A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-190395 2020-11-16
JP2020190395A JP7435415B2 (ja) 2020-11-16 2020-11-16 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
DE102021121875A1 true DE102021121875A1 (de) 2022-05-19

Family

ID=81345681

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021121875.6A Pending DE102021121875A1 (de) 2020-11-16 2021-08-24 Halbleitereinrichtung und herstellungsverfahren einer halbleitereinrichtung

Country Status (4)

Country Link
US (1) US11605568B2 (de)
JP (1) JP7435415B2 (de)
CN (1) CN114512462A (de)
DE (1) DE102021121875A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240021505A1 (en) * 2022-07-12 2024-01-18 Littelfuse, Inc. Solderless and pressure contact connection

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295158A (ja) 2005-04-12 2006-10-26 Semikron Elektronik Gmbh & Co Kg 材料結合式で配設された端子要素を有するパワー半導体モジュール
JP2020190395A (ja) 2019-05-23 2020-11-26 積水化学工業株式会社 温度調節システム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014232832A (ja) 2013-05-30 2014-12-11 カルソニックカンセイ株式会社 電源装置およびビームリード
JP6308300B2 (ja) * 2014-08-12 2018-04-11 富士電機株式会社 半導体装置
US10475667B2 (en) 2014-11-06 2019-11-12 Mitsubishi Electric Corporation Semiconductor module and conductive member for semiconductor module including cut in bent portion
JP6272213B2 (ja) 2014-11-26 2018-01-31 三菱電機株式会社 半導体装置
DE112015005654T5 (de) * 2014-12-18 2017-08-31 Mitsubishi Electric Corporation Isolierte Leiterplatte, Leistungsmodul und Leistungseinheit
JP6621714B2 (ja) * 2016-07-01 2019-12-18 三菱電機株式会社 半導体装置
JP6515886B2 (ja) 2016-07-08 2019-05-22 株式会社豊田自動織機 半導体モジュール
US10622288B2 (en) * 2017-11-06 2020-04-14 Rohm Co., Ltd. Semiconductor device and method for producing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295158A (ja) 2005-04-12 2006-10-26 Semikron Elektronik Gmbh & Co Kg 材料結合式で配設された端子要素を有するパワー半導体モジュール
JP2020190395A (ja) 2019-05-23 2020-11-26 積水化学工業株式会社 温度調節システム

Also Published As

Publication number Publication date
JP7435415B2 (ja) 2024-02-21
CN114512462A (zh) 2022-05-17
US20220157672A1 (en) 2022-05-19
US11605568B2 (en) 2023-03-14
JP2022079287A (ja) 2022-05-26

Similar Documents

Publication Publication Date Title
DE10066443B4 (de) Halbleitervorrichtung mit Abstrahlungsbauteilen
DE102009055648B4 (de) Leistungshalbleitermodul
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE102017200256B4 (de) Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE102014202651A1 (de) Halbleitervorrichtung und Halbleitermodul
DE2352357A1 (de) Halbleitergehaeuse
DE102014213564A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102014105727A1 (de) Direkt gekühlte substrate für halbleitermodule und entsprechende herstellungsverfahren
DE112020006524T5 (de) Halbleitermodul
DE112007000919T5 (de) Gemeinsames Gehäuse für eine hohe Leistungsdichte aufweisende Bauteile, insbesondere für IGBTs und Dioden, mit niedriger Induktivität und drahtfreien Bond-Verbindungen
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE102020111652A1 (de) Halbleitergehäuse mit leitfähigem clip mit mehreren ebenen zur kühlung der oberseite
DE102019112935A1 (de) Halbleitermodul
DE102017129924B4 (de) Verkapseltes, anschlussleiterloses package mit zumindest teilweise freiliegender innenseitenwand eines chipträgers, elektronische vorrichtung, verfahren zum herstellen eines anschlussleiterlosen packages und verfahren zum herstellen einer elektronischen vorrichtung
DE102017120747B4 (de) SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
DE102015223300B4 (de) Halbleitervorrichtung
DE102018217231A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
DE102016208029A1 (de) Halbleitervorrichtung
DE102016223651A1 (de) Halbleitermodul und halbleitervorrichtung
DE102021121875A1 (de) Halbleitereinrichtung und herstellungsverfahren einer halbleitereinrichtung
DE102015216779A1 (de) Leistungshalbleitervorrichtung
DE102019135373A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102017209904B4 (de) Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes
DE112018006382T5 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102021122591A1 (de) Mehrlagiges verbindungsband

Legal Events

Date Code Title Description
R012 Request for examination validly filed